JPH1019944A - 識別器 - Google Patents
識別器Info
- Publication number
- JPH1019944A JPH1019944A JP18695396A JP18695396A JPH1019944A JP H1019944 A JPH1019944 A JP H1019944A JP 18695396 A JP18695396 A JP 18695396A JP 18695396 A JP18695396 A JP 18695396A JP H1019944 A JPH1019944 A JP H1019944A
- Authority
- JP
- Japan
- Prior art keywords
- level
- input signal
- circuit
- threshold
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 振幅の大きな雑音が信号に重畳されている場
合に、その信号の立上り/立下りの識別を高精度で行
う。 【解決手段】 入力信号の変化のタイミングを立上り/
立下り検出回路1でとらえ、その時点において、立上り
の場合にはLレベルとHレベルの中間よりも低いレベル
のしきい値を設定した識別回路2で識別した信号をしき
い値選択回路4で選択し、立下りの場合にはLレベルと
Hレベルの中間よりも高いレベルのしきい値を設定した
識別回路3で識別した信号をしきい値選択回路4で選択
する。
合に、その信号の立上り/立下りの識別を高精度で行
う。 【解決手段】 入力信号の変化のタイミングを立上り/
立下り検出回路1でとらえ、その時点において、立上り
の場合にはLレベルとHレベルの中間よりも低いレベル
のしきい値を設定した識別回路2で識別した信号をしき
い値選択回路4で選択し、立下りの場合にはLレベルと
Hレベルの中間よりも高いレベルのしきい値を設定した
識別回路3で識別した信号をしきい値選択回路4で選択
する。
Description
【0001】
【発明の属する技術分野】本発明は、劣化の大きなデジ
タル伝送信号を受信するための高い受信感度を有する受
信モジュールに用いられる識別器に係り、特に振幅の大
きな雑音が重畳された信号を正確に識別再生できるよう
にした識別器に関するものである。
タル伝送信号を受信するための高い受信感度を有する受
信モジュールに用いられる識別器に係り、特に振幅の大
きな雑音が重畳された信号を正確に識別再生できるよう
にした識別器に関するものである。
【0002】
【従来の技術】従来の識別器は、入力信号のHレベル
(高電圧レベル)とLレベル(低電圧レベル)との中間
のしきい値を有するD型フリップフロップ回路(DFF
回路)により構成されている。このDFF回路は、クロ
ック信号の立上り時に、入力信号のレベルがしきい値よ
り高い場合はHレベルの信号を、低い場合にはLレベル
の信号を、各々次のクロック信号の立上り時点まで出力
し続ける回路である。
(高電圧レベル)とLレベル(低電圧レベル)との中間
のしきい値を有するD型フリップフロップ回路(DFF
回路)により構成されている。このDFF回路は、クロ
ック信号の立上り時に、入力信号のレベルがしきい値よ
り高い場合はHレベルの信号を、低い場合にはLレベル
の信号を、各々次のクロック信号の立上り時点まで出力
し続ける回路である。
【0003】
【発明が解決しようとする課題】したがって、Hレベル
の信号に雑音が重畳することによって、しきい値を下回
った入力信号の場合には、従来の識別器では、本来Hレ
ベルの信号を出力すべきところ、誤ってLレベルの信号
を出力する。このように、従来の識別器では、雑音の振
幅が大きい場合に、識別を誤るという問題があった。
の信号に雑音が重畳することによって、しきい値を下回
った入力信号の場合には、従来の識別器では、本来Hレ
ベルの信号を出力すべきところ、誤ってLレベルの信号
を出力する。このように、従来の識別器では、雑音の振
幅が大きい場合に、識別を誤るという問題があった。
【0004】劣化の大きいデジタル伝送信号を受信する
ための、高い受信感度を有する受信モジュールにおいて
用いられる識別器では、雑音の振幅が大きくなるため、
前記問題が顕著となり、識別器の符号誤りを低減するこ
とができなかった。
ための、高い受信感度を有する受信モジュールにおいて
用いられる識別器では、雑音の振幅が大きくなるため、
前記問題が顕著となり、識別器の符号誤りを低減するこ
とができなかった。
【0005】本発明は、前記問題点に鑑みてなされもの
で、その目的は、振幅の大きい雑音が重畳された信号で
あっても、これを低い符号誤り率で識別再生できるよう
にした識別器を提供することにある。
で、その目的は、振幅の大きい雑音が重畳された信号で
あっても、これを低い符号誤り率で識別再生できるよう
にした識別器を提供することにある。
【0006】
【課題を解決するための手段】第1の発明は、入力信号
がLレベルかHレベルかを識別する識別器において、前
記入力信号のレベルが変化したとき、立上りのときは前
記Lレベルと前記Hレベルの中間より低いレベルのしき
い値で識別し、立下りのときは前記Lレベルと前記Hレ
ベルの中間より高いレベルのしきい値で識別することを
特徴とする識別器として構成した。
がLレベルかHレベルかを識別する識別器において、前
記入力信号のレベルが変化したとき、立上りのときは前
記Lレベルと前記Hレベルの中間より低いレベルのしき
い値で識別し、立下りのときは前記Lレベルと前記Hレ
ベルの中間より高いレベルのしきい値で識別することを
特徴とする識別器として構成した。
【0007】第2の発明は、入力信号のHレベルとLレ
ベルの変化を検出する立上り/立下り検出回路と、前記
入力信号のLレベルとHレベルの中間の電位よりも低い
しきい値をもち前記入力信号を入力してその識別再生を
行う低しきい値識別回路と、前記入力信号のLレベルと
Hレベルの中間の電位よりも高いしきい値をもち前記入
力信号を入力してその識別再生を行う高しきい値識別回
路と、前記立上り/立下り検出回路の検出出力に基づい
て前記入力信号が立ち上る場合に前記低しきい値識別回
路の出力信号を選択し、前記入力信号が立ち下る場合に
前記高しきい値識別回路の出力信号を選択し、入力信号
の変化がない場合にこれまで出力していた信号を選択し
続けるしきい値選択回路と、を備えることを特徴とする
識別器として構成した。
ベルの変化を検出する立上り/立下り検出回路と、前記
入力信号のLレベルとHレベルの中間の電位よりも低い
しきい値をもち前記入力信号を入力してその識別再生を
行う低しきい値識別回路と、前記入力信号のLレベルと
Hレベルの中間の電位よりも高いしきい値をもち前記入
力信号を入力してその識別再生を行う高しきい値識別回
路と、前記立上り/立下り検出回路の検出出力に基づい
て前記入力信号が立ち上る場合に前記低しきい値識別回
路の出力信号を選択し、前記入力信号が立ち下る場合に
前記高しきい値識別回路の出力信号を選択し、入力信号
の変化がない場合にこれまで出力していた信号を選択し
続けるしきい値選択回路と、を備えることを特徴とする
識別器として構成した。
【0008】第3の発明は、第2の発明において、前記
立上り/立下り検出器を、前記入力信号を反転遅延する
遅延手段と、該遅延手段の出力信号と前記入力信号との
第1の論理をとり前記入力信号の立上り時にパルスを発
生する第1の論理回路と、前記遅延手段の出力信号と前
記入力信号との第2の論理をとり前記入力信号の立下り
時にパルスを発生する第2の論理回路とから構成したこ
とを特徴とする識別器として構成した。
立上り/立下り検出器を、前記入力信号を反転遅延する
遅延手段と、該遅延手段の出力信号と前記入力信号との
第1の論理をとり前記入力信号の立上り時にパルスを発
生する第1の論理回路と、前記遅延手段の出力信号と前
記入力信号との第2の論理をとり前記入力信号の立下り
時にパルスを発生する第2の論理回路とから構成したこ
とを特徴とする識別器として構成した。
【0009】第4の発明は、第2又は第3の発明におい
て、前記低しきい値識別回路、前記高しきい値識別回
路、および前記しきい値選択回路を同一タイミングで動
作させることを特徴とする識別器として構成した。
て、前記低しきい値識別回路、前記高しきい値識別回
路、および前記しきい値選択回路を同一タイミングで動
作させることを特徴とする識別器として構成した。
【0010】
[第1の実施の形態]図1は本発明の識別器の原理を説
明するための第1の実施の形態の機能ブロック図であ
る。1は立上り/立下り検出器であって、入力信号の立
上りと立下りを検出する。2は低しきい値識別回路であ
って、入力信号のLレベルとHレベルの中間電位よりも
低いしきい値が予め設定され、この低しきい値によっ
て、入力信号を識別再生する。3は高しきい値識別回路
であって、入力信号のLレベルとHレベルの中間電位よ
りも高いしきい値が予め設定され、この高しきい値によ
って、入力信号を識別再生する。4はしきい値選択回路
であって、立上り/立下り検出回路1が出力する立上り
/立下り検出信号に基づき、入力信号の立上りが検出さ
れた場合には低しきい値をもつ識別回路2の識別結果を
選択採用し、入力信号の立下りが検出された場合には高
しきい値をもつ識別回路3の識別結果を選択採用し、立
上り、立下りのいずれもが検出されない場合は、これま
で採用していた方の識別結果を続けて採用する。
明するための第1の実施の形態の機能ブロック図であ
る。1は立上り/立下り検出器であって、入力信号の立
上りと立下りを検出する。2は低しきい値識別回路であ
って、入力信号のLレベルとHレベルの中間電位よりも
低いしきい値が予め設定され、この低しきい値によっ
て、入力信号を識別再生する。3は高しきい値識別回路
であって、入力信号のLレベルとHレベルの中間電位よ
りも高いしきい値が予め設定され、この高しきい値によ
って、入力信号を識別再生する。4はしきい値選択回路
であって、立上り/立下り検出回路1が出力する立上り
/立下り検出信号に基づき、入力信号の立上りが検出さ
れた場合には低しきい値をもつ識別回路2の識別結果を
選択採用し、入力信号の立下りが検出された場合には高
しきい値をもつ識別回路3の識別結果を選択採用し、立
上り、立下りのいずれもが検出されない場合は、これま
で採用していた方の識別結果を続けて採用する。
【0011】さて、入力信号の立上り後(時)、雑音が
重畳されることによって信号の電位が低くなり、立上り
後の入力信号の電位がLレベルとHレベルの中間の電位
よりも高くならなかった場合には、従来の識別器では、
その入力信号は誤ってLレベルと識別される。
重畳されることによって信号の電位が低くなり、立上り
後の入力信号の電位がLレベルとHレベルの中間の電位
よりも高くならなかった場合には、従来の識別器では、
その入力信号は誤ってLレベルと識別される。
【0012】しかし、本発明の識別器では、入力信号の
立上りを、立上り/立下がり検出回路1によって検出す
ると、しきい値がLレベルとHレベルの中間の電位より
も低い低しきい値識別回路2の出力を採用する。このよ
うに、従来の識別器のしきい値よりも低いしきい値によ
って識別するので、雑音によって本来の電位よりも低く
なった信号に対しても、正しく識別することが可能とな
る。
立上りを、立上り/立下がり検出回路1によって検出す
ると、しきい値がLレベルとHレベルの中間の電位より
も低い低しきい値識別回路2の出力を採用する。このよ
うに、従来の識別器のしきい値よりも低いしきい値によ
って識別するので、雑音によって本来の電位よりも低く
なった信号に対しても、正しく識別することが可能とな
る。
【0013】なお、入力信号の立上り後(時)、雑音が
重畳されない信号や、雑音が重畳されることによって信
号の電位が高くなる場合には、従来の識別器、本発明の
識別器ともに、正しく識別する。
重畳されない信号や、雑音が重畳されることによって信
号の電位が高くなる場合には、従来の識別器、本発明の
識別器ともに、正しく識別する。
【0014】一方、入力信号の立下り後(時)、雑音が
重畳されることよって信号の電位が高くなり、立下り後
の入力信号の電位がLレベルとHレベルとの中間の電位
よりも低くならなかった場合には、その入力信号は従来
の識別器では誤ってHレベルと識別される。
重畳されることよって信号の電位が高くなり、立下り後
の入力信号の電位がLレベルとHレベルとの中間の電位
よりも低くならなかった場合には、その入力信号は従来
の識別器では誤ってHレベルと識別される。
【0015】しかし、本発明の識別器では、入力信号の
立下りを、立上り/立下り検出回路1によって検出する
と、しきい値がLレベルとHレベルの中間の電位よりも
高い高しきい値識別回路3を採用する。このように、従
来の識別器のしきい値よりも高いしきい値によって識別
するので、雑音によって本来の電位よりも高くなった信
号に対しても、正しく識別することが可能となる。
立下りを、立上り/立下り検出回路1によって検出する
と、しきい値がLレベルとHレベルの中間の電位よりも
高い高しきい値識別回路3を採用する。このように、従
来の識別器のしきい値よりも高いしきい値によって識別
するので、雑音によって本来の電位よりも高くなった信
号に対しても、正しく識別することが可能となる。
【0016】なお、入力信号の立下り後(時)、雑音が
重畳されない場合や、雑音が重畳されることによって信
号の電位が低くなる場合には、本発明の識別器は従来の
識別器と同様に、正しく識別する。
重畳されない場合や、雑音が重畳されることによって信
号の電位が低くなる場合には、本発明の識別器は従来の
識別器と同様に、正しく識別する。
【0017】本発明の識別器の立上り/立下り検出回路
1が、入力信号に雑音が重畳されることによって、立上
りもしくは立下りを誤って検出する場合は、従来の識別
器における誤り率よりも本発明の識別器の誤り率が大き
くなるが、従来の識別器の誤り率と等しい場合には、立
上りもしくは立下りを誤って検出した場合においても、
正しく識別する確率が存在する分だけ、従来の識別器よ
りも誤り率が小さくなる。
1が、入力信号に雑音が重畳されることによって、立上
りもしくは立下りを誤って検出する場合は、従来の識別
器における誤り率よりも本発明の識別器の誤り率が大き
くなるが、従来の識別器の誤り率と等しい場合には、立
上りもしくは立下りを誤って検出した場合においても、
正しく識別する確率が存在する分だけ、従来の識別器よ
りも誤り率が小さくなる。
【0018】また、立上り/立下り検出回路1の誤り率
が、従来の識別器の誤り率よりも低い場合においても、
低しきい値識別回路2および高しきい値識別回路3のし
きい値を調整することによって、従来の識別器よりも誤
り率を改善することが可能である。
が、従来の識別器の誤り率よりも低い場合においても、
低しきい値識別回路2および高しきい値識別回路3のし
きい値を調整することによって、従来の識別器よりも誤
り率を改善することが可能である。
【0019】[第2の実施の形態]図2は本発明の識別
器を具体化した第2の実施の形態の回路ブロックを示す
図である。本実施の形態の識別器は、奇数段の直列接続
インバータによって構成されるインバータ群10、NA
NDゲート11、ORゲート12、セット・リセット型
フリップフロップ回路(SRFF回路)13、Lレベル
とHレベルの中間にしきい値をもつ中しきい値DFF回
路14、LレベルとHレベルの中間よりも低いしきい値
をもつ低しきい値DFF回路15、LレベルとHレベル
の中間よりも高いしきい値をもつ高しきい値DFF回路
16、両DFF回路15、16の出力信号の一方を選択
するセレクタ17から構成されている。
器を具体化した第2の実施の形態の回路ブロックを示す
図である。本実施の形態の識別器は、奇数段の直列接続
インバータによって構成されるインバータ群10、NA
NDゲート11、ORゲート12、セット・リセット型
フリップフロップ回路(SRFF回路)13、Lレベル
とHレベルの中間にしきい値をもつ中しきい値DFF回
路14、LレベルとHレベルの中間よりも低いしきい値
をもつ低しきい値DFF回路15、LレベルとHレベル
の中間よりも高いしきい値をもつ高しきい値DFF回路
16、両DFF回路15、16の出力信号の一方を選択
するセレクタ17から構成されている。
【0020】NANDゲート11は、立上り検出信号を
出力する。すなわち、図3に示すように、入力信号の立
上り時に、インバータ群10によって実現した遅延時間
の期間だけ、Lレベルの信号を出力し、入力信号の立上
りがない場合はHレベルの信号を出力している。
出力する。すなわち、図3に示すように、入力信号の立
上り時に、インバータ群10によって実現した遅延時間
の期間だけ、Lレベルの信号を出力し、入力信号の立上
りがない場合はHレベルの信号を出力している。
【0021】ORゲート12は、立下り検出信号を出力
する。すなわち、入力信号の立下り時に、インバータ群
10によって実現した遅延時間の期間だけLレベルの信
号を出力し、入力信号の立下りがない場合はHレベルの
信号を出力している。
する。すなわち、入力信号の立下り時に、インバータ群
10によって実現した遅延時間の期間だけLレベルの信
号を出力し、入力信号の立下りがない場合はHレベルの
信号を出力している。
【0022】低しきい値DFF回路15は図1の低しき
い値識別回路2に対応しており、LレベルとHレベルの
中間電位よりも低いしきい値によって、入力信号を識別
再生する。
い値識別回路2に対応しており、LレベルとHレベルの
中間電位よりも低いしきい値によって、入力信号を識別
再生する。
【0023】高しきい値DFF回路16は図1の高しき
い値識別回路3に対応しており、LレベルとHレベルの
中間電位よりも高いしきい値によって、入力信号を識別
再生する。
い値識別回路3に対応しており、LレベルとHレベルの
中間電位よりも高いしきい値によって、入力信号を識別
再生する。
【0024】SRFF回路13、中しきい値DFF回路
14、およびセレクタ17は、図1のしきい値選択回路
4に対応する。SRFF回路13は、NANDゲート1
1が出力する立上り検出信号によって、入力信号の立上
り時にセットされ、ORゲート12が出力する立下り検
出信号によって、入力信号の立下り時にリセットされ
る。
14、およびセレクタ17は、図1のしきい値選択回路
4に対応する。SRFF回路13は、NANDゲート1
1が出力する立上り検出信号によって、入力信号の立上
り時にセットされ、ORゲート12が出力する立下り検
出信号によって、入力信号の立下り時にリセットされ
る。
【0025】このSRFF回路13の出力は、中しきい
値DFF回路14によってリタイミングされ、セレクタ
17の切替え制御信号として利用される。また、セレク
タ17からは、入力信号の立上りが検出された場合に
は、低しきい値DFF回路15の識別結果が出力され、
立下りが検出された場合には、高しきい値DFF回路1
6の識別結果が出力される。また、入力信号の立上り、
立下りが検出されない場合は、セレクタ17の切替えは
行われず、これまで選択していた方の識別結果を続けて
出力する。
値DFF回路14によってリタイミングされ、セレクタ
17の切替え制御信号として利用される。また、セレク
タ17からは、入力信号の立上りが検出された場合に
は、低しきい値DFF回路15の識別結果が出力され、
立下りが検出された場合には、高しきい値DFF回路1
6の識別結果が出力される。また、入力信号の立上り、
立下りが検出されない場合は、セレクタ17の切替えは
行われず、これまで選択していた方の識別結果を続けて
出力する。
【0026】次に作用を説明する。入力信号の立上り後
(時)、雑音が重畳されることによって信号の電位が低
くなり、立上り後の入力信号の電位がLレベルとHレベ
ルとの中間の電位よりも高くならなった場合には、従来
の識別器では誤って識別される。
(時)、雑音が重畳されることによって信号の電位が低
くなり、立上り後の入力信号の電位がLレベルとHレベ
ルとの中間の電位よりも高くならなった場合には、従来
の識別器では誤って識別される。
【0027】しかし、図2の識別器では、インバータ群
10とNANDゲート11によって入力信号の立上り検
出信号が生成され、さらにSRFF回路13と中しきい
値DFF回路14によって、低しきい値DFF回路15
の識別結果を出力するよう、セレクタ17を切り替える
制御信号が生成される。したがって、入力信号の電位が
LレベルとHレベルとの中間の電位よりも高くならなか
った場合においても、低しきい値DFF回路15の識別
結果が出力され、正しい識別が行われる。
10とNANDゲート11によって入力信号の立上り検
出信号が生成され、さらにSRFF回路13と中しきい
値DFF回路14によって、低しきい値DFF回路15
の識別結果を出力するよう、セレクタ17を切り替える
制御信号が生成される。したがって、入力信号の電位が
LレベルとHレベルとの中間の電位よりも高くならなか
った場合においても、低しきい値DFF回路15の識別
結果が出力され、正しい識別が行われる。
【0028】入力信号と、入力信号をインバータ群10
を経由させることにより遅延させて反転させた信号との
NANDをとった信号は、入力信号が立ち上がった時点
から、インバータ群10の遅延時間の間だけLレベルに
なる。このLレベルの信号をSRFF回路13のセット
端子に入力させることによって、SRFF回路13の出
力はリセットされるまでHレベルの信号を出力すること
になる。そして、この信号を中しきい値DFF回路14
を通すことによって、低しきい値DFF回路15の識別
が完了するタイミングと、セレクタ17の切替えタイミ
ングが正確に揃えられる。
を経由させることにより遅延させて反転させた信号との
NANDをとった信号は、入力信号が立ち上がった時点
から、インバータ群10の遅延時間の間だけLレベルに
なる。このLレベルの信号をSRFF回路13のセット
端子に入力させることによって、SRFF回路13の出
力はリセットされるまでHレベルの信号を出力すること
になる。そして、この信号を中しきい値DFF回路14
を通すことによって、低しきい値DFF回路15の識別
が完了するタイミングと、セレクタ17の切替えタイミ
ングが正確に揃えられる。
【0029】このセレクタ17は、低しきい値DFF回
路15の識別結果を選択して出力するため、雑音によっ
て本来の電位よりも低くなった入力信号に対しても、低
く設定してあるしきい値を、入力信号の立上りによって
上回ることができるので、正しく識別することが可能と
なる。
路15の識別結果を選択して出力するため、雑音によっ
て本来の電位よりも低くなった入力信号に対しても、低
く設定してあるしきい値を、入力信号の立上りによって
上回ることができるので、正しく識別することが可能と
なる。
【0030】なお、入力信号の立上り後(時)、雑音が
重畳されない場合や、雑音が重畳されることによって信
号の電位が高くなる場合には、従来の識別器および本実
施例の識別器ともに、正しく識別することが可能であ
る。
重畳されない場合や、雑音が重畳されることによって信
号の電位が高くなる場合には、従来の識別器および本実
施例の識別器ともに、正しく識別することが可能であ
る。
【0031】一方、入力信号の立下り後、雑音が重畳さ
れることによって信号の電位が高くなり、立下り後の入
力信号の電位がLレベルとHレベルとの中間の電位より
も低くならなかった場合は、従来の識別器では誤って識
別される。
れることによって信号の電位が高くなり、立下り後の入
力信号の電位がLレベルとHレベルとの中間の電位より
も低くならなかった場合は、従来の識別器では誤って識
別される。
【0032】しかし、本実施例の識別器では、インバー
タ群10とORゲート12によって入力信号の立下り検
出信号が生成され、さらにSRFF回路13と中しきい
値DFF回路14によって、高しきい値DFF回路16
の識別結果を出力するよう、セレクタ17を切り替える
制御信号が生成される。したがって、入力信号の電位が
LレベルとHレベルとの中間の電位よりも低くならなか
った場合においても、高しきい値DFF回路16の識別
結果が出力され、正しい識別が行われる。
タ群10とORゲート12によって入力信号の立下り検
出信号が生成され、さらにSRFF回路13と中しきい
値DFF回路14によって、高しきい値DFF回路16
の識別結果を出力するよう、セレクタ17を切り替える
制御信号が生成される。したがって、入力信号の電位が
LレベルとHレベルとの中間の電位よりも低くならなか
った場合においても、高しきい値DFF回路16の識別
結果が出力され、正しい識別が行われる。
【0033】入力信号と、入力信号をインバータ群10
を経由させることによって遅延を与えて反転させた信号
とのORをとった信号は、入力信号が立ち下がった時点
から、インバータ群10の遅延時間の期間だけLレベル
となる。このLレベルの信号をSRFF回路13のリセ
ット端子に入力させることによって、SRFF回路13
の出力はセットされるまで、Lレベルの信号を出力す
る。そして、前記の信号を中しきい値DFF回路14を
通すことによって、高しきい値DFF回路16の識別が
完了するタイミングと、セレクタ17の切替えタイミン
グが正確に揃えられる。
を経由させることによって遅延を与えて反転させた信号
とのORをとった信号は、入力信号が立ち下がった時点
から、インバータ群10の遅延時間の期間だけLレベル
となる。このLレベルの信号をSRFF回路13のリセ
ット端子に入力させることによって、SRFF回路13
の出力はセットされるまで、Lレベルの信号を出力す
る。そして、前記の信号を中しきい値DFF回路14を
通すことによって、高しきい値DFF回路16の識別が
完了するタイミングと、セレクタ17の切替えタイミン
グが正確に揃えられる。
【0034】このセレクタ17は、高しきい値DFF回
路16の識別結果を選択して出力するため、雑音によっ
て本来の電位よりも高くなった入力信号に対しても、高
く設定してあるしきい値を、入力信号の立下りによって
下回ることができるので、正しく識別することが可能と
なる。
路16の識別結果を選択して出力するため、雑音によっ
て本来の電位よりも高くなった入力信号に対しても、高
く設定してあるしきい値を、入力信号の立下りによって
下回ることができるので、正しく識別することが可能と
なる。
【0035】なお、入力信号の立下り後、雑音が重畳さ
れない場合や、雑音が重畳されることによって信号の電
位が低くなる場合には、従来の識別器および本実施例の
識別器ともに、正しく識別することが可能である。
れない場合や、雑音が重畳されることによって信号の電
位が低くなる場合には、従来の識別器および本実施例の
識別器ともに、正しく識別することが可能である。
【0036】
【発明の効果】以上のように、第1、第2の発明によれ
ば、入力信号が立上るときはLレベルとHレベルの中間
より低いレベルのしきい値で識別し、立下るときはLレ
ベルとHレベルの中間より高いレベルのしきい値で識別
するので、振幅の大きな雑音が重畳された信号を入力し
た場合でも、低い誤り率で識別再生することができる。
また、第3の発明によれば、入力信号の立上り、立下り
のタイミングをパルスで得るので、識別回路の選択制御
が容易となり、さらに第4の発明によれば低しきい値識
別回路、高しきい値識別回路およびしきい値選択回路を
同一タイミングで動作させるので、入力信号の識別結果
の選択タイミングと信号レベル変化の検出のタイミング
を揃え、適格な識別を行うことができる。
ば、入力信号が立上るときはLレベルとHレベルの中間
より低いレベルのしきい値で識別し、立下るときはLレ
ベルとHレベルの中間より高いレベルのしきい値で識別
するので、振幅の大きな雑音が重畳された信号を入力し
た場合でも、低い誤り率で識別再生することができる。
また、第3の発明によれば、入力信号の立上り、立下り
のタイミングをパルスで得るので、識別回路の選択制御
が容易となり、さらに第4の発明によれば低しきい値識
別回路、高しきい値識別回路およびしきい値選択回路を
同一タイミングで動作させるので、入力信号の識別結果
の選択タイミングと信号レベル変化の検出のタイミング
を揃え、適格な識別を行うことができる。
【図1】 本発明の第1の実施の形態の識別器の識別器
の機能ブロック図である。
の機能ブロック図である。
【図2】 本発明の第2の実施の形態の識別器の識別器
の回路ブロック図である。
の回路ブロック図である。
【図3】 図2の回路の立上り/立下り検出の動作説明
のためのタイムチャートである。
のためのタイムチャートである。
フロントページの続き (72)発明者 広瀬 正樹 東京都新宿区西新宿三丁目19番2号 日本 電信電話株式会社内
Claims (4)
- 【請求項1】入力信号がLレベルかHレベルかを識別す
る識別器において、 前記入力信号のレベルが変化したとき、立上りのときは
前記Lレベルと前記Hレベルの中間より低いレベルのし
きい値で識別し、立下りのときは前記Lレベルと前記H
レベルの中間より高いレベルのしきい値で識別すること
を特徴とする識別器。 - 【請求項2】入力信号のHレベルとLレベルの変化を検
出する立上り/立下り検出回路と、 前記入力信号のLレベルとHレベルの中間の電位よりも
低いしきい値をもち前記入力信号を入力してその識別再
生を行う低しきい値識別回路と、 前記入力信号のLレベルとHレベルの中間の電位よりも
高いしきい値をもち前記入力信号を入力してその識別再
生を行う高しきい値識別回路と、 前記立上り/立下り検出回路の検出出力に基づいて前記
入力信号が立ち上る場合に前記低しきい値識別回路の出
力信号を選択し、前記入力信号が立ち下る場合に前記高
しきい値識別回路の出力信号を選択し、入力信号の変化
がない場合にこれまで出力していた信号を選択し続ける
しきい値選択回路と、 を備えることを特徴とする識別器。 - 【請求項3】前記立上り/立下り検出器を、前記入力信
号を反転遅延する遅延手段と、該遅延手段の出力信号と
前記入力信号との第1の論理をとり前記入力信号の立上
り時にパルスを発生する第1の論理回路と、前記遅延手
段の出力信号と前記入力信号との第2の論理をとり前記
入力信号の立下り時にパルスを発生する第2の論理回路
とから構成したことを特徴とする請求項2に記載の識別
器。 - 【請求項4】前記低しきい値識別回路、前記高しきい値
識別回路、および前記しきい値選択回路を同一タイミン
グで動作させることを特徴とする請求項2又は3に記載
の識別器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18695396A JPH1019944A (ja) | 1996-06-28 | 1996-06-28 | 識別器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18695396A JPH1019944A (ja) | 1996-06-28 | 1996-06-28 | 識別器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1019944A true JPH1019944A (ja) | 1998-01-23 |
Family
ID=16197620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18695396A Withdrawn JPH1019944A (ja) | 1996-06-28 | 1996-06-28 | 識別器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1019944A (ja) |
-
1996
- 1996-06-28 JP JP18695396A patent/JPH1019944A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3602828A (en) | Self-clocking detection system | |
| US7069481B2 (en) | Data recovery circuit for minimizing power consumption by non-integer times oversampling | |
| JPH0369238A (ja) | 復調データ識別判定装置 | |
| US5056114A (en) | Method and apparatus for decoding Manchester encoded data | |
| US20080187080A1 (en) | Oversampling data recovery circuit and method for a receiver | |
| US6960960B2 (en) | Frequency detector detecting variation in frequency difference between data signal and clock signal | |
| JPH07273809A (ja) | 通信網のデータ衝突検出回路および検出方法 | |
| JPH1019944A (ja) | 識別器 | |
| JP3076519B2 (ja) | ビット同期回路及びビット同期方法 | |
| JPH0775107B2 (ja) | 磁気記録装置の信号再生回路 | |
| JPH0685775A (ja) | デジタル信号受信用の同期信号検出回路 | |
| JP2612769B2 (ja) | 文字放送信号のスライス信号制御回路 | |
| JP4320414B2 (ja) | 符号判定装置及びその方法並びにプログラム | |
| US5148450A (en) | Digital phase-locked loop | |
| JPH05235752A (ja) | ディジタルpll回路 | |
| JP2545803B2 (ja) | スタ−トパタ−ン検出装置 | |
| JP2834881B2 (ja) | データ判定装置 | |
| KR940004997Y1 (ko) | 디지틀 데이터 신호의 에러검출 장치 | |
| JP2535840B2 (ja) | スタ−トパタ−ン検出装置 | |
| JP2667219B2 (ja) | 同期信号検出回路 | |
| JPH08330979A (ja) | 誤り訂正装置 | |
| JP2636349B2 (ja) | 位相制御回路 | |
| JPH10327207A (ja) | 誤同期検出装置 | |
| JP2000196575A (ja) | デ―タ判定回路 | |
| JPH04298116A (ja) | サンプリング信号発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030902 |