JPH10199882A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10199882A JPH10199882A JP354297A JP354297A JPH10199882A JP H10199882 A JPH10199882 A JP H10199882A JP 354297 A JP354297 A JP 354297A JP 354297 A JP354297 A JP 354297A JP H10199882 A JPH10199882 A JP H10199882A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- dummy
- heat
- film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 239000010410 layer Substances 0.000 claims description 43
- 229910052751 metal Inorganic materials 0.000 claims description 40
- 239000002184 metal Substances 0.000 claims description 40
- 239000011229 interlayer Substances 0.000 claims description 30
- 239000011810 insulating material Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 8
- 230000002542 deteriorative effect Effects 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 2
- 238000002161 passivation Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005855 radiation Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000000191 radiation effect Effects 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 多層配線構造を有する半導体装置では、半導
体装置で発生した熱を上層の配線層にまで伝達して表面
から放熱させることが困難となり、熱による半導体装置
の特性劣化が生じ易い。 【解決手段】 多層構造の配線層のそれぞれにダミー配
線膜３Ａ，５Ａ，７Ａ，９Ａを設け、各ダミー配線膜を
ダミースルーホール４ｂ，６ｂ，８ｂを通して相互に接
続する。半導体基板１で発生した熱をこれらダミー配線
膜及びダミースルーホールを介して上層の配線層にまで
伝達でき、配線構造の表面から効率的に放熱することが
できる。また、最上層にヒートシンク１２を設け、この
ヒートシンクにダミースルーホール１０ｂを介してダミ
ー配線９Ａ接続することで、放熱をより効果的に行うこ
とができ、半導体装置の高集積化を目的として各配線層
に熱伝導率の低い低誘電率の層間絶縁膜を使用した場合
にもデバイスの温度上昇を抑制することができ、熱によ
る半導体装置の故障を防止することができる。
体装置で発生した熱を上層の配線層にまで伝達して表面
から放熱させることが困難となり、熱による半導体装置
の特性劣化が生じ易い。 【解決手段】 多層構造の配線層のそれぞれにダミー配
線膜３Ａ，５Ａ，７Ａ，９Ａを設け、各ダミー配線膜を
ダミースルーホール４ｂ，６ｂ，８ｂを通して相互に接
続する。半導体基板１で発生した熱をこれらダミー配線
膜及びダミースルーホールを介して上層の配線層にまで
伝達でき、配線構造の表面から効率的に放熱することが
できる。また、最上層にヒートシンク１２を設け、この
ヒートシンクにダミースルーホール１０ｂを介してダミ
ー配線９Ａ接続することで、放熱をより効果的に行うこ
とができ、半導体装置の高集積化を目的として各配線層
に熱伝導率の低い低誘電率の層間絶縁膜を使用した場合
にもデバイスの温度上昇を抑制することができ、熱によ
る半導体装置の故障を防止することができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に微細な多層配線構造を有する半導体装置における放
熱特性を改善した半導体装置に関する。
特に微細な多層配線構造を有する半導体装置における放
熱特性を改善した半導体装置に関する。
【０００２】
【従来の技術】近年、半導体デバイスの高集積化に伴っ
て多層配線化が進められている。この多層配線構造で
は、多層に積層配置された配線膜を層間絶縁膜によって
相互に絶縁する構成がとられるため、この層間絶縁膜の
低熱伝導性によって半導体素子で発生した熱がこれら層
間絶縁膜に蓄積され、これがデバイスの誤動作の原因に
なったり、特性が低下されるという問題となっている。
特に、最近では多層構造の配線間容量の増加を抑えるた
めに、層間絶縁膜として誘電率の低い膜が使用されてき
ているが、このような誘電率の低い膜は熱伝導率が低い
ために、熱の放出効率が悪く、熱が溜りやすいものとな
っている。この場合、配線層上にヒートシンクを配設し
て放熱効果を高めることが考えられるが、多層配線構造
の層間絶縁膜内部での熱伝導性を高めることはできず、
特に下層の配線層における熱の蓄積が著しいものとな
り、結果として有効な解決策とはなり得ない。
て多層配線化が進められている。この多層配線構造で
は、多層に積層配置された配線膜を層間絶縁膜によって
相互に絶縁する構成がとられるため、この層間絶縁膜の
低熱伝導性によって半導体素子で発生した熱がこれら層
間絶縁膜に蓄積され、これがデバイスの誤動作の原因に
なったり、特性が低下されるという問題となっている。
特に、最近では多層構造の配線間容量の増加を抑えるた
めに、層間絶縁膜として誘電率の低い膜が使用されてき
ているが、このような誘電率の低い膜は熱伝導率が低い
ために、熱の放出効率が悪く、熱が溜りやすいものとな
っている。この場合、配線層上にヒートシンクを配設し
て放熱効果を高めることが考えられるが、多層配線構造
の層間絶縁膜内部での熱伝導性を高めることはできず、
特に下層の配線層における熱の蓄積が著しいものとな
り、結果として有効な解決策とはなり得ない。
【０００３】一方、特開平５−２６７２９５号公報に
は、多層配線構造にダミー配線膜を設けた構造が提案さ
れている。このダミー配線膜は多層配線構造の平坦化を
目的としたものであるが、ダミー配線膜を形成した部分
が低熱伝導性の層間絶縁膜から熱伝導性の高い金属に置
き替えられることで、層間絶縁膜での熱伝導性を改善
し、半導体装置全体としての放熱性を改善する上では有
効となる。しかしながら、このダミー配線膜の配置面積
にも限界があるため、期待したほどの改善効果を得るこ
とは困難である。
は、多層配線構造にダミー配線膜を設けた構造が提案さ
れている。このダミー配線膜は多層配線構造の平坦化を
目的としたものであるが、ダミー配線膜を形成した部分
が低熱伝導性の層間絶縁膜から熱伝導性の高い金属に置
き替えられることで、層間絶縁膜での熱伝導性を改善
し、半導体装置全体としての放熱性を改善する上では有
効となる。しかしながら、このダミー配線膜の配置面積
にも限界があるため、期待したほどの改善効果を得るこ
とは困難である。
【０００４】
【発明が解決しようとする課題】このように、従来の多
層配線構造では、配線間を絶縁するための層間絶縁膜の
低熱伝導性によって半導体素子で発生した熱の放熱性が
低く、半導体デバイスの特性を劣化させるという問題が
ある。また、ダミー配線膜を有する半導体装置では、ダ
ミー配線膜によって層間絶縁膜の体積が低減されるた
め、放熱特性を改善する上では有利ではあるが、根本的
な解決策とはならない。
層配線構造では、配線間を絶縁するための層間絶縁膜の
低熱伝導性によって半導体素子で発生した熱の放熱性が
低く、半導体デバイスの特性を劣化させるという問題が
ある。また、ダミー配線膜を有する半導体装置では、ダ
ミー配線膜によって層間絶縁膜の体積が低減されるた
め、放熱特性を改善する上では有利ではあるが、根本的
な解決策とはならない。
【０００５】本発明の目的は、多層配線構造の層間絶縁
膜に蓄積される熱を有効に放熱して半導体デバイスの熱
による特性劣化を防止することを可能とした半導体装置
を提供することにある。
膜に蓄積される熱を有効に放熱して半導体デバイスの熱
による特性劣化を防止することを可能とした半導体装置
を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、複数の配線層
が積層配置された多層配線構造を有する半導体装置にお
いて、前記配線層にはそれぞれ配線膜と共にダミーの配
線膜が形成され、これらダミーの配線膜が前記各配線層
を絶縁するための各層間絶縁膜に設けられたダミーのス
ルーホールを介して上下の配線層間で相互に接続されて
いることを特徴とする。また、本発明は、最上層の配線
層上にヒートシンクが設けられ、前記最上層のダミー配
線膜がダミースルーホールを介して前記ヒートシンクに
接続されることが好ましい。本発明においては、配線膜
及びダミー配線膜は熱伝導率の高い金属で形成され、層
間絶縁膜は低誘電率の絶縁材で形成される。
が積層配置された多層配線構造を有する半導体装置にお
いて、前記配線層にはそれぞれ配線膜と共にダミーの配
線膜が形成され、これらダミーの配線膜が前記各配線層
を絶縁するための各層間絶縁膜に設けられたダミーのス
ルーホールを介して上下の配線層間で相互に接続されて
いることを特徴とする。また、本発明は、最上層の配線
層上にヒートシンクが設けられ、前記最上層のダミー配
線膜がダミースルーホールを介して前記ヒートシンクに
接続されることが好ましい。本発明においては、配線膜
及びダミー配線膜は熱伝導率の高い金属で形成され、層
間絶縁膜は低誘電率の絶縁材で形成される。
【０００７】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。図１は本発明の第１の実施形態を示す断面
図であり、ここでは４層構造の多層配線構造に本発明を
適用した例を示している。半導体基板１には図外の素子
が形成されており、この半導体基板１上に下地絶縁膜２
が形成され、この下地絶縁膜２の上に第１配線金属膜３
が所要のパターンに形成されている。この第１配線金属
膜３としては、例えば１００００Åの厚さのアルミニウ
ム合金が用いられる。そして、この第１配線金属膜３を
覆うように第１層間絶縁膜４が形成されている。この第
１層間絶縁膜４としては、例えば、フツ素含有酸化シリ
コン膜を１００００Åの厚さに形成したものが用いられ
る。また、この第１層間絶縁膜４の所要箇所にはスルー
ホール４ａが開設され、このスルーホール４ａを含む前
記第１層間絶縁膜３上に第２配線金属膜５が形成され
る。以下、同様に、第２層間絶縁膜６、第３配線金属膜
７、第３層間絶縁膜８、第４配線金属膜９、第４層間絶
縁膜１０が形成され、最上にパッシベーション膜１１が
形成されて４層構造の多層配線構造が構成される。この
パッシベーション膜１１としては、例えば酸化シリコン
膜を５００Åの厚さに形成した構成とされる。なお、各
層の配線金属膜と層間絶縁膜はそれぞれ前記した材料の
ものが用いられる。
て説明する。図１は本発明の第１の実施形態を示す断面
図であり、ここでは４層構造の多層配線構造に本発明を
適用した例を示している。半導体基板１には図外の素子
が形成されており、この半導体基板１上に下地絶縁膜２
が形成され、この下地絶縁膜２の上に第１配線金属膜３
が所要のパターンに形成されている。この第１配線金属
膜３としては、例えば１００００Åの厚さのアルミニウ
ム合金が用いられる。そして、この第１配線金属膜３を
覆うように第１層間絶縁膜４が形成されている。この第
１層間絶縁膜４としては、例えば、フツ素含有酸化シリ
コン膜を１００００Åの厚さに形成したものが用いられ
る。また、この第１層間絶縁膜４の所要箇所にはスルー
ホール４ａが開設され、このスルーホール４ａを含む前
記第１層間絶縁膜３上に第２配線金属膜５が形成され
る。以下、同様に、第２層間絶縁膜６、第３配線金属膜
７、第３層間絶縁膜８、第４配線金属膜９、第４層間絶
縁膜１０が形成され、最上にパッシベーション膜１１が
形成されて４層構造の多層配線構造が構成される。この
パッシベーション膜１１としては、例えば酸化シリコン
膜を５００Åの厚さに形成した構成とされる。なお、各
層の配線金属膜と層間絶縁膜はそれぞれ前記した材料の
ものが用いられる。
【０００８】ここで、前記第１ないし第４の各配線金属
膜３，５，７，９には、本来の配線金属膜が形成されて
いない領域にそれぞれダミー配線金属膜３Ａ，５Ａ，７
Ａ，９Ａが形成されている。これらのダミー配線金属膜
３Ａ，５Ａ，７Ａ，９Ａは、各配線金属膜３，５，７，
９と同一材料で同一厚さに形成されている。例えば、本
来の配線金属膜は、全面に金属材料を形成した後、これ
をフォトリソグラフィ技術でエッチングして形成してい
るが、その際にダミー配線金属膜を同時に形成すればよ
い。また、第１ないし第３の配線層の各層間絶縁膜４，
６，８には、各配線金属膜間における本来のスルーホー
ル４ａ，６ａ，８ａとは別にダミースルーホール４ｂ，
６ｂ，８ｂが形成されており、このダミースルーホール
４ｂ，６ｂ，８ｂによって上下のダミー配線金属膜３
ａ，５ａ，７ａ，９ａが相互に接続された構成とされて
いる。
膜３，５，７，９には、本来の配線金属膜が形成されて
いない領域にそれぞれダミー配線金属膜３Ａ，５Ａ，７
Ａ，９Ａが形成されている。これらのダミー配線金属膜
３Ａ，５Ａ，７Ａ，９Ａは、各配線金属膜３，５，７，
９と同一材料で同一厚さに形成されている。例えば、本
来の配線金属膜は、全面に金属材料を形成した後、これ
をフォトリソグラフィ技術でエッチングして形成してい
るが、その際にダミー配線金属膜を同時に形成すればよ
い。また、第１ないし第３の配線層の各層間絶縁膜４，
６，８には、各配線金属膜間における本来のスルーホー
ル４ａ，６ａ，８ａとは別にダミースルーホール４ｂ，
６ｂ，８ｂが形成されており、このダミースルーホール
４ｂ，６ｂ，８ｂによって上下のダミー配線金属膜３
ａ，５ａ，７ａ，９ａが相互に接続された構成とされて
いる。
【０００９】したがって、この第１の実施形態の構成で
は、半導体基板１の素子で発生した熱は、第１の配線層
においては、配線金属膜３、層間絶縁膜４及びダミー配
線金属膜３Ａにそれぞれ伝達される。層間絶縁膜４は、
熱伝導率の悪い低誘電率膜であるフツ素含有酸化シリコ
ン膜で構成されているため、熱が蓄積され易い状態であ
るが、配線金属膜３及びダミー配線金属膜３Ａに伝達さ
れた熱は、それぞれスルーホール４ａ、ダミースルーホ
ール４ｂを介して上層（第２の配線層）の配線金属膜５
とダミー配線金属膜５Ａにそれぞれ伝達される。これに
より、本来の配線金属膜のみが存在する場合よりも、ダ
ミー配線金属膜が設けられている分、上層への熱の伝達
効果を高めることができる。第２の配線層に伝達された
熱は、同様にして配線金属膜５、ダミー配線金属膜５Ａ
からスルーホール６ａ、ダミースルーホール６ｂを介し
て第３の配線層に伝達され、さらに同様にして第４の配
線層に伝達される。このため、半導体基板１の熱は、配
線金属膜３，５，７，９及びダミー配線金属膜３Ａ，５
Ａ，７Ａ，９Ａを介して効率良く最上層の第４の配線層
まで伝達され、最上層面から放熱されることになる。こ
れらより、熱の溜まりやすい低誘電率の層間絶縁膜の多
層配線構造を有する半導体装置においても、高温による
半導体装置の特性劣化を防止することが可能となる。
は、半導体基板１の素子で発生した熱は、第１の配線層
においては、配線金属膜３、層間絶縁膜４及びダミー配
線金属膜３Ａにそれぞれ伝達される。層間絶縁膜４は、
熱伝導率の悪い低誘電率膜であるフツ素含有酸化シリコ
ン膜で構成されているため、熱が蓄積され易い状態であ
るが、配線金属膜３及びダミー配線金属膜３Ａに伝達さ
れた熱は、それぞれスルーホール４ａ、ダミースルーホ
ール４ｂを介して上層（第２の配線層）の配線金属膜５
とダミー配線金属膜５Ａにそれぞれ伝達される。これに
より、本来の配線金属膜のみが存在する場合よりも、ダ
ミー配線金属膜が設けられている分、上層への熱の伝達
効果を高めることができる。第２の配線層に伝達された
熱は、同様にして配線金属膜５、ダミー配線金属膜５Ａ
からスルーホール６ａ、ダミースルーホール６ｂを介し
て第３の配線層に伝達され、さらに同様にして第４の配
線層に伝達される。このため、半導体基板１の熱は、配
線金属膜３，５，７，９及びダミー配線金属膜３Ａ，５
Ａ，７Ａ，９Ａを介して効率良く最上層の第４の配線層
まで伝達され、最上層面から放熱されることになる。こ
れらより、熱の溜まりやすい低誘電率の層間絶縁膜の多
層配線構造を有する半導体装置においても、高温による
半導体装置の特性劣化を防止することが可能となる。
【００１０】図２は本発明の第２の実施形態の断面図で
ある。この実施形態においても第１の実施形態と同様に
４層の多層配線構造に本発明を適用した例を示してお
り、半導体基板１上に下地絶縁膜２を形成し、その上に
第１ないし第４の配線層を形成している。なお、第１の
実施形態と等価な部分には同一符号を付しており、その
詳細な説明は省略している。この第２の実施形態では、
最上のパッシベーション層は形成されておらず、その代
わりに金属板で構成されたヒートシンク１２が配置さ
れ、かつ第４配線層の層間絶縁膜１０に形成されたダミ
ースルーホール１０ｂによってこのヒートシンク１２と
第４配線層のダミー配線金属膜９Ａとが接続されてい
る。
ある。この実施形態においても第１の実施形態と同様に
４層の多層配線構造に本発明を適用した例を示してお
り、半導体基板１上に下地絶縁膜２を形成し、その上に
第１ないし第４の配線層を形成している。なお、第１の
実施形態と等価な部分には同一符号を付しており、その
詳細な説明は省略している。この第２の実施形態では、
最上のパッシベーション層は形成されておらず、その代
わりに金属板で構成されたヒートシンク１２が配置さ
れ、かつ第４配線層の層間絶縁膜１０に形成されたダミ
ースルーホール１０ｂによってこのヒートシンク１２と
第４配線層のダミー配線金属膜９Ａとが接続されてい
る。
【００１１】この第２の実施形態においても、半導体基
板１の素子で発生した熱は、第１配線層から第４配線層
に向けて、各配線層の配線金属膜３，５，７，９とダミ
ー配線金属膜３Ａ，５Ａ，７Ａ，９Ａおよびスルーホー
ル４ａ，６ａ，８ａとダミースルーホール４ｂ，６ｂ，
８ｂを介して順次伝達される。そして、最終的に第４配
線層まで伝達された熱のうち、配線金属膜９に伝達され
た熱は層間絶縁膜１０を通してヒートシンク１２に伝達
され、ダミー配線金属膜９Ａに伝達された熱はダミース
ルーホール１０ｂを介して直接的にヒートシンク１２に
伝達され、それぞれヒートシンク１２の全面から放熱さ
れる。これにより、各配線層の層間絶縁膜の熱伝導率が
低い場合でも、効率良く放熱を行うことが可能となる。
なお、この実施形態ではヒートシンク１２からの放熱を
行うことで、第４配線層にまで伝達された熱を第１の実
施形態よりも高い効率で放熱することが可能となる。
板１の素子で発生した熱は、第１配線層から第４配線層
に向けて、各配線層の配線金属膜３，５，７，９とダミ
ー配線金属膜３Ａ，５Ａ，７Ａ，９Ａおよびスルーホー
ル４ａ，６ａ，８ａとダミースルーホール４ｂ，６ｂ，
８ｂを介して順次伝達される。そして、最終的に第４配
線層まで伝達された熱のうち、配線金属膜９に伝達され
た熱は層間絶縁膜１０を通してヒートシンク１２に伝達
され、ダミー配線金属膜９Ａに伝達された熱はダミース
ルーホール１０ｂを介して直接的にヒートシンク１２に
伝達され、それぞれヒートシンク１２の全面から放熱さ
れる。これにより、各配線層の層間絶縁膜の熱伝導率が
低い場合でも、効率良く放熱を行うことが可能となる。
なお、この実施形態ではヒートシンク１２からの放熱を
行うことで、第４配線層にまで伝達された熱を第１の実
施形態よりも高い効率で放熱することが可能となる。
【００１２】なお、図３に示すように、前記第１の実施
形態においても、最上層のパッシベーション膜１１の上
側にヒートシンク１２を配置した構成としても、第４配
線層のダミー配線金属膜９Ａまで伝達された熱がパッシ
ベーション膜１１を介してヒートシンク１２に伝達さ
れ、ここから放熱されることになる。これにより、図１
の構成に比較して放熱効果を高めることは可能である。
形態においても、最上層のパッシベーション膜１１の上
側にヒートシンク１２を配置した構成としても、第４配
線層のダミー配線金属膜９Ａまで伝達された熱がパッシ
ベーション膜１１を介してヒートシンク１２に伝達さ
れ、ここから放熱されることになる。これにより、図１
の構成に比較して放熱効果を高めることは可能である。
【００１３】
【発明の効果】以上説明したように本発明は、多層構造
の配線層のそれぞれにダミー配線膜を設け、各ダミー配
線膜をダミースルーホールを通して相互に接続している
ので、半導体装置で発生した熱をダミー配線膜及びダミ
ースルーホールを介して上層の配線層にまで伝達でき、
配線構造の表面から効率的に放熱することができる。ま
た、最上層にヒートシンクを設け、このヒートシンクに
ダミースルーホールを介してダミー配線を接続すること
で、放熱をより効果的に行うことができる。これによ
り、半導体装置の高集積化を目的として各配線層に熱伝
導率の低い低誘電率の層間絶縁膜を使用した場合にもデ
バイスの温度上昇を抑制することができ、熱による半導
体装置の故障を防止することができる効果がある。
の配線層のそれぞれにダミー配線膜を設け、各ダミー配
線膜をダミースルーホールを通して相互に接続している
ので、半導体装置で発生した熱をダミー配線膜及びダミ
ースルーホールを介して上層の配線層にまで伝達でき、
配線構造の表面から効率的に放熱することができる。ま
た、最上層にヒートシンクを設け、このヒートシンクに
ダミースルーホールを介してダミー配線を接続すること
で、放熱をより効果的に行うことができる。これによ
り、半導体装置の高集積化を目的として各配線層に熱伝
導率の低い低誘電率の層間絶縁膜を使用した場合にもデ
バイスの温度上昇を抑制することができ、熱による半導
体装置の故障を防止することができる効果がある。
【図１】本発明の第１の実施形態の断面図である。
【図２】本発明の第２の実施形態の断面図である。
【図３】本発明の第１の実施形態の変形例を示す図であ
る。
る。
１ 半導体基板 ２ 下地絶縁膜 ３，５，７，９ 配線金属膜 ３Ａ，５Ａ，７Ａ，９Ａ ダミー配線金属膜 ４，６，８，１０ 層間絶縁膜 ４ａ，６ａ，８ａ スルーホール ４ｂ，６ｂ，８ｂ，１０ｂ ダミースルーホール １１ パッシベーション膜 １２ ヒートシンク
Claims (3)
- 【請求項１】 複数の配線層が積層配置された多層配線
構造を有する半導体装置において、前記配線層にはそれ
ぞれ配線膜と共にダミーの配線膜が形成され、これらダ
ミーの配線膜が前記各配線層を絶縁するための各層間絶
縁膜に設けられたダミーのスルーホールを介して上下の
配線層間で相互に接続されていることを特徴とする半導
体装置。 - 【請求項２】 最上層の配線層上にヒートシンクが設け
られ、前記最上層のダミー配線膜がダミースルーホール
を介して前記ヒートシンクに接続される請求項１の半導
体装置。 - 【請求項３】 配線膜及びダミー配線膜は熱伝導率の高
い金属で形成され、層間絶縁膜は低誘電率の絶縁材で形
成される請求項１または２の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP354297A JPH10199882A (ja) | 1997-01-13 | 1997-01-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP354297A JPH10199882A (ja) | 1997-01-13 | 1997-01-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10199882A true JPH10199882A (ja) | 1998-07-31 |
Family
ID=11560311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP354297A Pending JPH10199882A (ja) | 1997-01-13 | 1997-01-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10199882A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100347082B1 (ko) * | 1998-11-17 | 2002-08-03 | 닛본 덴기 가부시끼가이샤 | 반도체장치의 배선구조 |
| KR100351597B1 (ko) * | 2000-01-13 | 2002-09-05 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 |
| US6610592B1 (en) * | 2000-04-24 | 2003-08-26 | Taiwan Semiconductor Manufacturing Company | Method for integrating low-K materials in semiconductor fabrication |
| US6642622B2 (en) | 2002-02-28 | 2003-11-04 | Kabushiki Kaisha Toshiba | Semiconductor device with protective layer |
| US6768061B2 (en) * | 2001-07-06 | 2004-07-27 | Denso Corporation | Multilayer circuit board |
| WO2006061871A1 (ja) * | 2004-12-06 | 2006-06-15 | Fujitsu Limited | 半導体装置 |
| US7112883B2 (en) | 2004-09-10 | 2006-09-26 | Kabushiki Kaisha Toshiba | Semiconductor device with temperature control mechanism |
| KR100655427B1 (ko) | 2004-07-14 | 2006-12-08 | 삼성전자주식회사 | 용이하게 변경할 수 있는 배선 구조체, 상기 배선구조체의 설계 및 변경 방법 |
| JP2007235157A (ja) * | 2007-04-23 | 2007-09-13 | Ricoh Co Ltd | 半導体集積回路装置及びその製造方法 |
| JP2007335855A (ja) * | 2006-05-18 | 2007-12-27 | Nec Electronics Corp | 配線プログラム、配線方法、配線装置、および半導体装置 |
| US7446417B2 (en) | 2002-08-09 | 2008-11-04 | Ricoh Company, Ltd. | Semiconductor integrated circuit device and fabrication method thereof |
| US7605085B2 (en) | 2003-08-12 | 2009-10-20 | Renesas Technology Corp. | Method of manufacturing interconnecting structure with vias |
| US7804357B2 (en) | 2005-06-08 | 2010-09-28 | Fujitsu Limited | Distributed amplifier |
| US9059269B2 (en) | 2013-01-10 | 2015-06-16 | International Business Machines Corporation | Silicon-on-insulator heat sink |
-
1997
- 1997-01-13 JP JP354297A patent/JPH10199882A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100347082B1 (ko) * | 1998-11-17 | 2002-08-03 | 닛본 덴기 가부시끼가이샤 | 반도체장치의 배선구조 |
| KR100351597B1 (ko) * | 2000-01-13 | 2002-09-05 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 |
| US6717267B1 (en) | 2000-01-13 | 2004-04-06 | Renesas Technology Corp. | Semiconductor device having multilayer interconnection structure |
| US6956289B2 (en) | 2000-01-13 | 2005-10-18 | Renesas Technology Corporation | Semiconductor device |
| US6610592B1 (en) * | 2000-04-24 | 2003-08-26 | Taiwan Semiconductor Manufacturing Company | Method for integrating low-K materials in semiconductor fabrication |
| US7328505B2 (en) | 2001-07-06 | 2008-02-12 | Denso Corporation | Method for manufacturing multilayer circuit board |
| US6768061B2 (en) * | 2001-07-06 | 2004-07-27 | Denso Corporation | Multilayer circuit board |
| US6642622B2 (en) | 2002-02-28 | 2003-11-04 | Kabushiki Kaisha Toshiba | Semiconductor device with protective layer |
| US7446417B2 (en) | 2002-08-09 | 2008-11-04 | Ricoh Company, Ltd. | Semiconductor integrated circuit device and fabrication method thereof |
| US7930658B2 (en) | 2002-08-09 | 2011-04-19 | Ricoh Company, Ltd. | Semiconductor integrated circuit device and fabrication method thereof |
| US7605085B2 (en) | 2003-08-12 | 2009-10-20 | Renesas Technology Corp. | Method of manufacturing interconnecting structure with vias |
| KR100655427B1 (ko) | 2004-07-14 | 2006-12-08 | 삼성전자주식회사 | 용이하게 변경할 수 있는 배선 구조체, 상기 배선구조체의 설계 및 변경 방법 |
| US7112883B2 (en) | 2004-09-10 | 2006-09-26 | Kabushiki Kaisha Toshiba | Semiconductor device with temperature control mechanism |
| CN100383958C (zh) * | 2004-09-10 | 2008-04-23 | 株式会社东芝 | 半导体器件 |
| JPWO2006061871A1 (ja) * | 2004-12-06 | 2008-06-05 | 富士通株式会社 | 半導体装置 |
| WO2006061871A1 (ja) * | 2004-12-06 | 2006-06-15 | Fujitsu Limited | 半導体装置 |
| US7804357B2 (en) | 2005-06-08 | 2010-09-28 | Fujitsu Limited | Distributed amplifier |
| JP2007335855A (ja) * | 2006-05-18 | 2007-12-27 | Nec Electronics Corp | 配線プログラム、配線方法、配線装置、および半導体装置 |
| JP2007235157A (ja) * | 2007-04-23 | 2007-09-13 | Ricoh Co Ltd | 半導体集積回路装置及びその製造方法 |
| US9059269B2 (en) | 2013-01-10 | 2015-06-16 | International Business Machines Corporation | Silicon-on-insulator heat sink |
| US9530711B2 (en) | 2013-01-10 | 2016-12-27 | Globalfoundries Inc. | Silicon-on-insulator heat sink |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7649249B2 (en) | Semiconductor device, stacked structure, and manufacturing method | |
| JPH10199882A (ja) | 半導体装置 | |
| US8853007B2 (en) | In-plane silicon heat spreader and method therefor | |
| US7732916B2 (en) | Semiconductor package | |
| JP4140100B2 (ja) | ヒートパイプ内蔵プリント配線基板 | |
| US20060244156A1 (en) | Bond pad structures and semiconductor devices using the same | |
| JP2004214548A (ja) | 部品内蔵基板型モジュール、それを搭載した基板、部品内蔵基板型モジュールの製造方法、および部品内蔵基板型モジュールを搭載した基板の製造方法 | |
| US7049695B1 (en) | Method and device for heat dissipation in semiconductor modules | |
| JP2010251427A (ja) | 半導体モジュール | |
| JPH0613491A (ja) | 多層配線基板 | |
| JP7306294B2 (ja) | 半導体モジュール | |
| JP2011018807A (ja) | パワーモジュール | |
| WO2010134267A1 (ja) | 半導体装置 | |
| TW201927084A (zh) | 軟性線路板結構 | |
| US11056423B2 (en) | Semiconductor device | |
| JP4238998B2 (ja) | 電気デバイス | |
| JP2006179791A (ja) | 半導体装置 | |
| JP2000031487A (ja) | 半導体装置とその製造方法 | |
| CN100511660C (zh) | 半导体器件及其构建方法 | |
| JP2008034694A (ja) | 受動素子 | |
| US20240170365A1 (en) | Heat-dissipating structure for electronic device | |
| JP3458120B2 (ja) | 高周波半導体装置 | |
| JPH11135692A (ja) | 集積回路 | |
| KR100510937B1 (ko) | 반도체 장치 | |
| JP2002313791A (ja) | 回路配線およびその製造方法 |