JPH10200147A

JPH10200147A - 光起電力素子

Info

Publication number: JPH10200147A
Application number: JP9013365A
Authority: JP
Inventors: Koichi Matsuda; 高一松田; Fukateru Matsuyama; 深照松山
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1997-01-08
Filing date: 1997-01-08
Publication date: 1998-07-31

Abstract

(57)【要約】【課題】本発明は、光閉じ込め効果により、光電変換
効率を向上させつつ、製造工程における歩留まり、耐候
性および耐久性等の信頼性を向上させた光起電力素子を
提供する。【解決手段】本発明の光起電力素子は、基板上に多結
晶質薄膜と非単結晶半導体を有する光起電力素子におい
て、前記多結晶質薄膜は前記多結晶質薄膜の個々の結晶
粒の表面の平坦性に差があり、前記多結晶質薄膜の表面
に、凹凸の形成された表面を有する多結晶粒と平坦な表
面を有する多結晶粒が混在することを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光起電力素子に係る。
より詳細には、光閉じ込め効果により、光電変換効率を
向上させつつ、製造工程における歩留まり、耐候性およ
び耐久性等の信頼性を向上させた光起電力素子に関す
る。

【０００２】

【従来技術】太陽光を電気エネルギーに変換する光電変
換素子である光起電力素子は、電卓、腕時計など民生用
の小電力用電源として広く応用されており、また、将
来、石油、石炭などのいわゆる化石燃料の代替用電力と
して実用化可能な技術として注目されている。光起電力
素子は半導体のｐｎ接合の光起電力を利用した技術であ
り、シリコンなどの半導体が太陽光を吸収し電子と正孔
の光キャリヤーが生成し、該光キャリヤーをｐｎ接合部
の内部電界に依りドリフトさせ、外部に取り出すもので
ある。

【０００３】従来、最も一般的に用いられてきた光起電
力素子は、単結晶シリコンを材料に用いたものであっ
た。この様な光起電力素子の作製方法は、通常、半導体
プロセスを用いることにより行われる。具体的には、Ｃ
Ｚ法などの結晶成長法によりｐ型、あるいはｎ型に価電
子制御したシリコンの単結晶を作製し、該単結晶をスラ
イスして約３００μｍの厚みのシリコンウエハーを作
る。さらに前記ウエハーの導電型と反対の導電型となる
ように価電子制御剤を拡散などの適当な手段により、異
種の導電型の層を形成することでｐｎ接合を作るもので
ある。

【０００４】ところで、このような単結晶シリコンを用
いた光起電力素子は、シリコンウエハーを作るコストが
高くつくこと、また半導体プロセスを用いるため製造プ
ロセスのコストも高いことから、生産コストは高いもの
となっており、単位発電量に対する生産コストが既存の
発電方法に比べて割高になってしまい、これを電力用に
使用できるレベルに下げることは困難であると考えられ
ている。

【０００５】そこで、光起電力素子の電力用としての実
用化を進めるに当たって、低コスト化及び大面積化が重
要な技術的課題であると認識され、コストの安い材料、
変換効率の高い材料などの材料の探求が行なわれてき
た。

【０００６】このような光起電力素子の材料としては、
非晶質シリコン、非晶質シリコンゲルマニウム、非晶質
炭化珪素などのテトラヘドラル系の非晶質半導体あるい
は多結晶半導体、あるいはＣｄＳ，Ｃｕ₂ＳなどのＩＩ
−ＶＩ族やＧａＡｓ，ＧａＡｌＡｓなどのＩＩＩ−Ｖ族
の化合物半導体等が挙げられる。とりわけ、非晶質半導
体や多結晶半導体を光起電力発生層に用いた薄膜光起電
力素子は、単結晶シリコンを用いた光起電力素子に比較
して大面積の膜が作製できることや、膜厚が薄くて済む
こと、任意の基板材料に堆積できることなどの長所があ
り有望視されている。

【０００７】しかしながら、上記薄膜光起電力素子は、
単結晶シリコンを用いた光起電力素子なみの光電変換効
率は得られておらず、電力用素子として実用化するため
には、光電変換効率の向上と信頼性の向上が検討課題と
なっていた。

【０００８】そこで、薄膜光起電力素子の光電変換効率
の向上の手段として、さまざまな方法が検討されてき
た。

【０００９】薄膜光起電力素子の光電変換効率を向上さ
せる重要な課題の一つとして、薄膜の半導体層での光吸
収を増大させ、短絡電流（Ｊsc）を向上させるというこ
とがある。低コスト化のために半導体層を薄膜化すれ
ば、バルクの半導体に比べて光吸収が減少するからであ
る。薄膜半導体層での光吸収を増大させる技術として、
以下に示す５つの技術が挙げられる。

【００１０】（１）光起電力素子の光入射側と反対に、
Ａｇ，Ａｌ，Ｃｕ，Ａｕなどの、高い反射率を有する金
属膜による反射層を形成する技術が知られている。この
技術は、キャリアを生成する半導体層を透過した光を、
反射層で反射してやることによって、再び半導体層で吸
収させて、薄膜半導体層での光吸収を増大させ、出力電
流を増大させて光電変換効率を向上させようとしたもの
である。

【００１１】（２）裏面電極と半導体層の間に透明導電
層を介在させることにより基板表面性を向上させる方法
が、特公昭５９−４３１０１号公報（富士電機製造）及
び特公昭６０−４１８７８号公報（シャープ）において
開示されている。これらの公報では、裏面電極と半導体
層の間に透明導電層を介在させる効果として、裏面電極
の平坦性の向上、あるいは半導体層の密着性の向上、あ
るいは裏面電極の金属と半導体層の合金化の防止などが
あげられている。

【００１２】（３）特開昭６０−８４８８８号公報（エ
ナジー・コンバージョン・デバイセス）には、裏面電極
と半導体層の間にバリヤー層として透明導電層を介在さ
せることによって、半導体層の欠陥領域中を流れる電流
を減少させる技術が開示されている。

【００１３】（４）Ａｇの裏面電極とアモルファスシリ
コンの半導体層の間にＴｉＯ₂の透明導電層を介在させ
ることによって、太陽電池のスペクトル感度において、
長波長領域の感度が増大する事が、Y.Hamakawa, et.al,
Appl. Phys. Lett., 43 (1983) p644に報告されてい
る。

【００１４】（５）裏面電極の形状を光を散乱する光の
波長程度の大きさの凹凸形状（テクスチャー構造）にす
る事によって、半導体層で吸収しきれなかった長波長光
を散乱させて半導体層内での光路長を延ばし、光起電力
素子の長波長感度を向上させて短絡電流を増大させ、光
電変換効率を向上させる技術が、T.Tiedje, et.al, Pro
c. 16th IEEE Photovoltaic Specialist Conf.(1982) p
1423および、H.Deckman, et.al, Proc. 16th IEEE Phot
ovoltaic Specialist Conf. (1982) p1425に開示されて
いる。

【００１５】以上の技術を総合すれば、裏面電極を兼ね
る裏面反射層として、光を散乱する光の波長程度の大き
さの凹凸形状を有し、かつ高い反射率を有する金属膜を
形成し、裏面反射層と半導体層の間に透明導電層を介在
させた構成が、最も適していると考えられる。

【００１６】しかしながら、このような構成の裏面電極
を採用して、実際に光起電力素子を製造しようとすると
加工性や耐久性の観点で、以下に示す４つの問題点が出
てきた。

【００１７】（イ）従来のいわゆるテクスチャー構造と
呼ばれる典型的な凹凸形状は、T.Tiedje, et.al,Proc.
16th IEEE Photovoltaic Specialist Conf. (1982) p14
23に図示されているような、ピラミッド形の凹凸を有す
るものが、光閉じ込め効果が優れていると考えられてき
た。しかし、このような表面形状の基板上に電極と半導
体層を形成すると、半導体層の欠陥部分等を通して光起
電力素子のリーク電流が増加し、光起電力素子の製造の
歩留まりが低下することがあった。また、ピラミッド形
の凹凸を有する表面に形成された半導体層は、フラット
な表面に形成された半導体層に比べて実効的な膜厚が薄
くなるため、もともと薄く設計されたドーピング層等が
さらに薄くなり、フラットな基板表面に形成された光起
電力素子に比べて、光起電力素子の開放電圧（Ｖoc）と
フィルファクター（ＦＦ）が低下する場合があった。

【００１８】（ロ）例えばＡｇやＣｕを裏面金属反射層
として用いた場合、湿度が高く、かつ裏面金属反射層に
正のバイアス電圧がかかった場合、ＡｇやＣｕがマイグ
レーションを起こして、光入射側の電極を導通し、光起
電力素子がシャント（短絡）することがわかった。この
現象は、裏面金属反射層が光の波長程度の大きさの凹凸
形状（テクスチャー構造）を有する場合に顕著であっ
た。

【００１９】（ハ）Ａｌを裏面金属反射層として用いた
場合、ＡｇやＣｕのようなマイグレーションは起こさな
いが、テクスチャー構造を形成すると、反射率が低下す
ることがある。さらに、テクスチャー構造のＡｌに透明
導電層を積層すると著しく反射率が低下する場合があっ
た。

【００２０】（ニ）基板および裏面反射層を凹凸形状で
はなく、フラットに形成した場合は、裏面での光の散乱
が少ないので、半導体層での光吸収が十分でないという
問題と、基板および裏面電極の材質の組み合わせによっ
ては、基板と裏面反射層の密着性が不十分で、光起電力
素子の加工工程で、基板と裏面反射層の間ではがれを生
じることがあるという問題があった。

【００２１】以上のような問題点は、樹脂フィルムやス
テンレス等の低コストな基板を用いたり、半導体層の形
成速度を上げて生産速度を上げる等して、実用化に適し
た低コストな製造工程を採用した場合には、特に顕著で
あり、光起電力素子の製造の歩留まりを下げる要因にな
っていた。

【００２２】

【発明が解決しようとする課題】本発明は、基板を新し
い構造にすることによって、上述したような、加工性や
歩留まりや耐久性の問題点を解決して、なおかつ半導体
層の光吸収を増大させ、実用に適した低いコストであり
ながら、高い歩留まりで生産でき、信頼性が高くかつ光
電変換効率の高い薄膜光起電力素子を提供することを目
的とする。

【００２３】

【課題を解決するための手段】本発明者らは、上述した
加工性や信頼性の問題点を克服し、半導体層の光吸収を
増大させつつ、なおかつ加工性や信頼性に優れた光起電
力素子を得るために、多結晶質薄膜の新しい構造および
形成方法を鋭意検討した結果、以下のような構成の多結
晶質薄膜を備えた本発明の光起電力素子によって達成で
きた。

【００２４】すなわち、第１には、基板上に多結晶質薄
膜と非単結晶半導体を有する光起電力素子において、前
記多結晶質薄膜は前記多結晶質薄膜の個々の結晶粒の表
面の平坦性に差があり、前記多結晶質薄膜の表面に、凹
凸の形成された表面を有する多結晶粒と平坦な表面を有
する多結晶粒が混在することを特徴とする光起電力素子
である。

【００２５】第２には、前記基板の表面が、凹凸を有す
ることを特徴とする請求項１に記載の光起電力素子であ
る。

【００２６】第３には、前記多結晶質薄膜を構成する主
たる材料が、金属又は合金であることを特徴とする請求
項１又は２に記載の光起電力素子である。

【００２７】第４には、前記多結晶質薄膜を構成する主
たる材料が、金、銀、銅、アルミニウム、マグネシウム
等の可視から赤外光の反射率の高い金属であることを特
徴とする請求項１乃至３のいずれか１項に記載の光起電
力素子である。

【００２８】第５には、前記多結晶質薄膜と前記非単結
晶半導体の間に、透明導電層を形成したことを特徴とす
る請求項１乃至４のいずれか１項に記載の光起電力素子
である。

【００２９】第６には、前記透明導電層の表面が、前記
多結晶質薄膜の多結晶の粒界に応じて平坦性に差がある
ことを特徴とする請求項１乃至５のいずれか１項に記載
の光起電力素子である。

【００３０】第７には、前記多結晶質薄膜が、透明導電
層であることを特徴とする請求項１乃至６のいずれか１
項に記載の光起電力素子である。

【００３１】第８には、前記光起電力素子の表面が、前
記多結晶質薄膜の多結晶の粒界に応じて平坦性に差があ
ることを特徴とする請求項１乃至７のいずれか１項に記
載の光起電力素子である。

【００３２】第９には、前記多結晶質薄膜の表面に、前
記多結晶の粒界に沿った段差、又は、前記多結晶の粒界
部分に隆起若しくは凹みを設けることを特徴とする請求
項１乃至８のいずれか１項に記載の光起電力素子であ
る。

【００３３】第１０には、前記多結晶質薄膜の個々の結
晶粒の表面の平坦性の差が、Ｒmaxの差で０．０１μｍ
から１．５μｍであることを特徴とする請求項１乃至９
のいずれか１項に記載の光起電力素子である。

【００３４】第１１には、前記多結晶質薄膜の多結晶の
平均粒径が、０．１μｍから２ｍｍであることを特徴と
する請求項１乃至１０のいずれか１項に記載の光起電力
素子である。

【００３５】第１２には、前記基板の表面に設けた凹凸
が、Ｒmaxで０．０１μｍから１μｍであることを特徴
とする請求項１乃至１１のいずれか１項に記載の光起電
力素子である。

【００３６】第１３には、前記多結晶質薄膜の表面にお
いて、前記多結晶の粒界に沿った段差、隆起、又は凹み
における高さ又は深さが、０．０１μｍから２μｍであ
ることを特徴とする請求項１乃至１２のいずれか１項に
記載の光起電力素子である。

【００３７】

【発明の実施の形態】以下では、本発明に係る各請求項
の作用に関して説明する。

【００３８】請求項１に係る発明によれば、基板の上に
多結晶質薄膜を形成し、前記多結晶質薄膜の上に非単結
晶半導体を形成した光起電力素子において、前記多結晶
質薄膜の個々の結晶粒の表面の平坦性に差があり、前記
多結晶質薄膜の表面に、凹凸の形成された表面を有する
多結晶粒と平坦な表面を有する多結晶粒が混在する多結
晶質薄膜を用いたことによって、次のような作用があ
る。

【００３９】まず、表面が平坦な従来の多結晶薄膜を用
いた場合に比べて、多結晶質薄膜の上に積層する薄膜と
多結晶薄膜との密着性が向上し、光起電力素子の製造工
程において、多結晶薄膜と上に積層する薄膜との間で剥
離することがなくなり、製造工程の制御性と自由度が向
上すると同時に、光起電力素子の製造の歩留まりが向上
した。また、高温高湿サイクルテスト、塩水試験等の耐
候性加速試験の結果、耐候性が向上した。さらに、スク
ラッチテスト、曲げ試験等の機械的強度の試験の結果、
耐久性が向上した。また、多結晶質薄膜表面の凹凸によ
って、光起電力素子の裏面における乱反射が増大して、
半導体層で吸収しきれなかった長波長光が散乱されて半
導体層内での光路長が延び、光起電力素子の短絡電流
（Ｊsc）が増大して、光電変換効率が向上した。また、
光起電力素子のシリーズ抵抗が減少して、フィルファク
ター（ＦＦ）が向上し、光電変換効率が向上した。シリ
ーズ抵抗が減少する原理については、明確になっていな
いが、多結晶質薄膜の上に積層する薄膜と多結晶質薄膜
との密着性が向上したこと、さらには、多結晶質薄膜の
表面を本発明のように加工する場合には、物理的または
化学的に、気相または液相でエッチングするので、多結
晶質薄膜表面の不純物が除去されること、また多結晶質
薄膜表面の酸化層が除去されることが考えられる。

【００４０】また、表面に一様に凹凸を形成した従来の
多結晶質薄膜を用いた場合に比べて、光起電力素子のリ
ーク電流が減少し、光起電力素子の製造の歩留まりが向
上した。また、光起電力素子の短絡電流（Ｊsc）を高い
値に維持しつつ、開放電圧（Ｖoc）とフィルファクター
（ＦＦ）が向上して、光電変換効率が向上した。この作
用については、以下のように考えられる。すなわち、従
来のいわゆるテクスチャー構造は、前述したようにピラ
ミッド形の凹凸あるいはそれに近いものであったので、
光の散乱効果を高めようとして凹凸を大きくすると、ピ
ラミッドの山の部分に半導体層の欠陥部分を生じ易かっ
たが、本発明の光起電力素子の場合は、凹凸が形成され
ているのは一部の多結晶粒であり、他の多結晶粒の表面
は比較的平坦であるので、半導体層の欠陥部分を生じに
くくなったと考えられる。また、ピラミッド形の凹凸を
有する表面に形成された半導体層は、フラットな表面に
形成された半導体層に比べて実効的な膜厚が薄くなるた
め、もともと薄く設計されたドーピング層等がさらに薄
くなり、フラットな基板表面に形成された光起電力素子
に比べて、光起電力素子の開放電圧（Ｖoc）とフィルフ
ァクター（ＦＦ）が低下する場合があったが、本発明の
光起電力素子では、凹凸が形成された多結晶粒と平坦な
多結晶粒が混在するので、半導体層が薄くなる部分が少
なくなって、凹凸による光散乱で高い短絡電流（Ｊsc）
を維持しつつ、開放電圧（Ｖoc）とフィルファクター
（ＦＦ）が向上したと考えられる。

【００４１】さらに、多結晶質薄膜の上に積層する薄膜
も、多結晶質である場合、上に積層する多結晶質薄膜の
配向性が向上し、多結晶の平均粒径が増大し、多結晶の
粒径のばらつきが小さくなった。その結果、光起電力素
子のシリーズ抵抗が減少し、フィルファクター（ＦＦ）
が向上すると同時に、光の散乱がさらに促進されて、短
絡電流（Ｊsc）が増大した。この作用に関しては、以下
のように考えられる。まず、配向性については、基板の
多結晶の粒界に応じて凹凸が異なり、面方位も明確に区
切られるので、その上に成長する薄膜の面方位が揃い易
くなったと考えられる。また、上に積層する薄膜の多結
晶の平均粒径については、フラットな表面あるいはピラ
ミッド形の凹凸を有する表面に比べて、凹凸が形成され
た多結晶粒と平坦な多結晶粒が混在することによって成
長する多結晶薄膜の核形成密度が減少し、また核形成が
一様になったためと考えられる。

【００４２】また請求項２の発明によれば、前記基板の
表面が凹凸を有することによって基板と前記多結晶質薄
膜の密着性が向上し、光起電力素子の製造工程の制御性
と自由度が向上すると同時に、光起電力素子の製造の歩
留まりが向上し、また、光起電力素子の耐候性、耐久性
が向上した。

【００４３】また請求項３の発明によれば、前記多結晶
質薄膜を構成する主たる材料が、金属又は合金であるこ
とによって、光起電力素子の裏面電極としての機能を備
える。また、多結晶質薄膜の個々の結晶粒の表面の平坦
性に差をつけることが容易になった。また、本発明の用
途に適した粒径の多結晶を形成し易くなる。また、基板
が金属あるいは合金である場合には、基板と前記多結晶
質薄膜の密着性が向上する。

【００４４】また請求項４の発明によれば、前記多結晶
質薄膜を構成する主たる材料が、金、銀、銅、アルミニ
ウム、マグネシウム等の可視から赤外光の反射率の高い
金属であることによって、以下のような作用がある。

【００４５】すなわち、光起電力素子の裏面の反射率が
さらに向上し、半導体層の光吸収が増大して、光起電力
素子の短絡電流（Ｊsc）がさらに向上した。

【００４６】また、反射率の高い金属による多結晶質薄
膜が、従来のピラミッド形の凹凸のテクスチャー構造を
有する場合、上述の反射率の高い金属が、半導体層に拡
散したり、マイグレーションを起こして、光起電力素子
のシャントを生じ易かったが、本発明の多結晶質薄膜の
場合、多結晶の個々の結晶粒の表面の平坦性に差があ
り、表面に凹凸の形成された多結晶粒と表面が平坦な多
結晶粒が混在することによって、高い乱反射と高い短絡
電流（Ｊsc）を維持しながらも、上述の反射率の高い金
属が、半導体層に拡散したり、マイグレーションを起こ
すことがほとんど無くなり、光起電力素子の製造の歩留
まりが顕著に向上した。また、光起電力素子のリーク電
流が減少し、開放電圧（Ｖoc）とフィルファクター（Ｆ
Ｆ）が向上した。

【００４７】また、前記多結晶質薄膜の主たる材料に、
アルミニウムを用いることは、製造コストが低いことか
ら、また銀や銅に比べてマイグレーションが起こりにく
いことから、最も望ましいが、アルミニウムの多結晶質
薄膜が、従来のピラミッド形の凹凸のテクスチャー構造
を有すると、アルミニウム表面の全反射率が低下してし
まうことが多かった。また、前述のアルミニウムの多結
晶薄膜の上に透明導電層を積層した場合さらに全反射率
が低下してしまうことが多く、光起電力素子の裏面反射
層としては、不適当であることが多かった。一方、フラ
ットな表面のアルミニウムの多結晶質薄膜を形成した場
合には、半導体層裏面での光の散乱が少なくなって、光
起電力素子の短絡電流（Ｊsc）が低下するという問題
と、アルミニウムとその上に積層する薄膜の間ではがれ
を生じ易いという問題があった。これらに対し、本発明
のごとく、アルミニウムの表面を結晶粒の表面の平坦性
に差があり、表面に凹凸の形成された多結晶粒と表面が
平坦な多結晶粒が混在するようにすることによって、裏
面で光を散乱させつつ、透明導電層を積層した場合も含
めてアルミニウム表面の全反射率が低下してしまうこと
がなくなり、アルミニウム表面の高い全反射率によって
半導体層の光吸収が向上し、光起電力素子の短絡電流
（Ｊsc）が向上した。また、アルミニウムとその上に積
層する薄膜の間の密着性も向上し、製造工程の自由度と
制御性が向上し、製造の歩留まりが向上し、光起電力素
子の耐候性、耐久性が向上した。

【００４８】全面にピラミッド形の凹凸のテクスチャー
構造を有するアルミニウム表面の全反射率が低下してし
まう理由は、明らかになっていないが、光の波長程度の
微小なピラミッド形の凹凸によって、アルミニウムの表
面積が増大し、透明導電層との界面で反応が起こりやす
くなって、界面に化合物が形成されて反射率が低下する
と考えられる。本発明の構成では、アルミニウムの個々
の結晶粒の表面の平坦性に差があり、表面に凹凸の形成
された多結晶粒と表面が平坦な多結晶粒が混在するよう
にすることによって、アルミニウムの表面積の増大が抑
えられて、透明導電層との界面での反応が抑えられ、全
反射率が大幅に向上したと考えられる。

【００４９】また請求項５の発明によれば、前記多結晶
質薄膜と前記非単結晶半導体の間に、透明導電層を形成
したことによって、以下のような作用がある。

【００５０】すなわち、裏面反射層を兼ねる前記多結晶
質薄膜と透明導電層の組み合わせによって、特に長波長
光に於いて光起電力素子の裏面の反射率が向上すること
と、請求項１の特徴を有する多結晶質薄膜によって乱反
射が向上することとの相乗効果によって、半導体層内の
光路長が延びて、光吸収が増大し、光起電力素子の短絡
電流（Ｊsc）がさらに増大し、光電変換効率がさらに向
上した。なおかつ、前記多結晶質薄膜と透明導電層との
密着性が向上することによって、また、透明導電層が適
度な抵抗値を持つことで、半導体層の欠陥領域中を流れ
る電流が減少することによって、光起電力素子の製造工
程の自由度と制御性が向上し、製造の歩留まりが向上
し、光起電力素子の耐候性、耐久性が向上した。また、
多結晶薄膜が請求項１の特徴を有することによって、透
明導電層の配向性が向上し、透明導電層の多結晶の平均
粒径が増大し、粒径のばらつきが小さくなった。その結
果、光起電力素子のシリーズ抵抗が減少し、フィルファ
クター（ＦＦ）が向上すると同時に、光の散乱がさらに
促進されて、短絡電流（Ｊsc）が増大した。

【００５１】また請求項６の発明によれば、前記透明導
電層の表面が、前記多結晶質薄膜の多結晶の粒界に応じ
て平坦性に差があり、表面に凹凸の形成された領域と表
面が平坦な領域が混在することによって、以下のような
作用がある。

【００５２】すなわち、透明導電層と半導体層の密着性
が向上することによって、光起電力素子の製造工程の自
由度と制御性がさらに向上し、製造の歩留まりがさらに
向上し、光起電力素子の耐候性、耐久性がさらに向上し
た。また、透明導電層の表面に全面にわたってピラミッ
ド形の凹凸が形成されている場合には、ピラミッドの山
の部分に半導体層の欠陥部分を生じ易く、光起電力素子
がシャントしたり、開放電圧（Ｖoc）やフィルファクタ
ー（ＦＦ）が低下したりすることがあったが、本発明の
ごとく、透明導電層の表面が、前記多結晶質薄膜の多結
晶粒界に応じて平坦性に差があり、表面に凹凸の形成さ
れた領域と表面が平坦な領域が混在することによって、
光起電力素子の高い歩留まりを維持しつつ、また、高い
開放電圧（Ｖoc）とフィルファクター（ＦＦ）を維持し
つつ、透明導電層と半導体層の界面での光の散乱が促進
されて、短絡電流（Ｊsc）がさらに増大した。

【００５３】また請求項７の発明によれば、前記多結晶
質薄膜が透明導電層であることによって、以下のような
作用がある。

【００５４】すなわち、基板が透光性で、基板側から光
入射する構成の光起電力素子である場合であっても、光
起電力素子の光入射側での光散乱によって、高い短絡電
流（Ｊsc）を維持しつつ、光起電力素子の製造工程の制
御性と自由度が向上し、製造の歩留まりが向上し、ま
た、光起電力素子の耐光性、耐久性が向上した。また、
透明導電膜の表面に全面にわたってピラミッド形の凹凸
が形成されている場合には、ピラミッドの山の部分に半
導体層の欠陥部分を生じ易く、光起電力素子がシャント
したり、開放電圧（Ｖoc）やフィルファクター（ＦＦ）
が低下したりすることがあったが、本発明のごとく、透
明導電層膜の表面が、多結晶粒界に応じて平坦性に差が
あり、表面に凹凸の形成された多結晶粒と表面が平坦な
多結晶粒がが混在することによって、光起電力素子の高
い歩留まりを維持しつつ、また、高い開放電圧（Ｖoc）
とフィルファクター（ＦＦ）を維持しつつ、透明導電層
と半導体層の界面での光の散乱が促進されて、短絡電流
（Ｊsc）がさらに増大した。

【００５５】また請求項８の発明によれば、前記光起電
力素子の表面が、前記多結晶質薄膜の多結晶の粒界に応
じて平坦性に差があり、表面に凹凸の形成された領域と
表面が平坦な領域が混在することによって、光起電力素
子の光入射側、特に半導体層と上部の透明電極の界面で
の光の散乱が促進されて、半導体層の光入射側と裏面側
の両方で光が散乱されることになり、半導体層内の光路
長がさらに延びて、光吸収が増大し、短絡電流（Ｊsc）
がさらに増大した。

【００５６】また請求項９の発明によれば、前記多結晶
質薄膜の表面に、前記多結晶の粒界に沿った段差、又
は、前記多結晶の粒界部分に隆起若しくは凹みを設ける
ことによって、前記多結晶質薄膜の上に積層する薄膜と
前記多結晶薄膜との密着性がさらに向上し、光起電力素
子の製造工程の自由度と制御性がさらに向上し、製造の
歩留まりがさらに向上し、光起電力素子の耐候性、耐久
性がさらに向上した。また、前記多結晶質薄膜表面の結
晶粒界における段差あるいは凹凸によって、光起電力素
子の裏面における乱反射が増大して、半導体層で吸収し
きれなかった長波長光が散乱されて半導体層内での光路
長が延び、光起電力素子の短絡電流（Ｊsc）がさらに増
大して、光電変換効率がさらに向上した。さらに、前記
多結晶質薄膜の上に積層する薄膜の配向性がさらに向上
し、薄膜の多結晶の平均粒径がさらに増大した。その結
果、光起電力素子のシリーズ抵抗が減少し、フィルファ
クター（ＦＦ）が向上すると同時に、光の散乱がさらに
促進されて、短絡電流（Ｊsc）が増大した。

【００５７】以下では、本発明に係る実施態様例を説明
する。

【００５８】（光起電力素子）本発明に係る光起電力素
子としては、例えば図１及び図２に示すものが挙げられ
る。以下、図面を参照しながら、本発明の光起電力素子
の構成とその製造方法をさらに詳しく説明する。

【００５９】図１は、本発明の概念を詳しく説明するた
めの、光起電力素子の断面図の一例である。ただし、本
発明は図１の構成の光起電力素子に限られるものではな
い。図１において、１０１は基板、１０２は裏面金属反
射層、１０３は透明導電層、１０４はｎ型半導体層、１
０５はｉ型半導体層、１０６はｐ型半導体層、１０７は
透明電極、１０８は集電電極である。また、図１はｐ型
半導体層側から光入射する構成であるが、ｎ型半導体層
側から光入射する構成の光起電力素子の場合は、１０４
がｐ型半導体層、１０６がｎ型半導体層となる。

【００６０】さらに、図１は基板と逆側から光を入射す
る構成であるが、基板側から光を入射する構成の光起電
力素子では、基板を除いて図１とは逆の順番に各層が積
層されることもある。

【００６１】また図２は、本発明の概念を詳しく説明す
るための、スタック型の光起電力素子の断面図の一例で
ある。図２の本発明のスタック型の光起電力素子は、３
つのｐｉｎ接合が積層された構造をしており、２１５は
光入射側から数えて第一のｐｉｎ接合、２１６は第二の
ｐｉｎ接合、２１７は第三のｐｉｎ接合である。これら
３つのｐｉｎ接合は、基板２０１上に裏面金属反射層２
０２と透明導電層２０３を形成し、その上に積層された
ものであり、３つのｐｉｎ接合の最上部に、透明電極２
１３と集電電極２１４が形成されて、スタック型の光起
電力素子を形成している。そして、それぞれのｐｉｎ接
合は、ｎ型半導体層２０４、２０７、２１０、ｉ型半導
体層２０５、２０８、２１１、ｐ型半導体層２０６、２
０９、２１２から成る。また、図１の光起電力素子と同
様に光の入射方向によって、ドーピング層や電極の配置
が入れ替わることもある。

【００６２】以下、本発明の光起電力素子の各層につい
て形成する順に詳しく説明する。

【００６３】（基板）本発明では、半導体層１０４〜１
０６、２０４〜２１２は高々１μｍ程度の薄膜であるた
め、適当な基板上に堆積される。このような基板１０
１、２０１としては、単結晶質もしくは非単結晶質のも
のであってもよく、さらにそれらは導電性のものであっ
ても、また電気絶縁性のものであってもよい。さらに
は、それらは透光性のものであっても、また非透光性の
ものであってもよいが、変形、歪みが少なく、所望の強
度を有するものであることが好ましい。具体的にはＦ
ｅ，Ｎｉ，Ｃｒ，Ａｌ，Ｍｏ，Ａｕ，Ｎｂ，Ｔａ，Ｖ，
Ｔｉ，Ｐｔ，Ｐｂ等の金属またはこれらの合金、例えば
真鍮、ステンレス鋼等の薄板及びその複合体、及びポリ
エステル、ポリエチレン、ポリカーボネート、セルロー
スアセテート、ポリプロピレン、ポリ塩化ビニル、ポリ
塩化ビニリデン、ポリスチレン、ポリアミド、ポリイミ
ド、エポキシ等の耐熱性合成樹脂のフィルムまたはシー
ト又はこれらとガラスファイバー、カーボンファイバ
ー、ホウ素ファイバー、金属繊維等との複合体、及びこ
れらの金属の薄板、樹脂シート等の表面に異種材質の金
属薄膜及び／またはＳｉＯ₂，Ｓｉ₃Ｎ₄，Ａｌ₂Ｏ₃，Ａ
ｌＮ等の絶縁性薄膜をスパッタ法、蒸着法、鍍金法等に
より表面コーティング処理を行ったものおよび、ガラ
ス、セラミックスなどが挙げられる。

【００６４】基板が金属等の電気導電性である場合には
直接電流取り出し用の電極としても良いし、合成樹脂等
の電気絶縁性である場合には堆積膜の形成される側の表
面にＡｌ，Ａｇ，Ｐｔ，Ａｕ，Ｎｉ，Ｔｉ，Ｍｏ，Ｗ，
Ｆｅ，Ｖ，Ｃｒ，Ｃｕ，ステンレス，真ちゅう，ニクロ
ム，ＳｎＯ₂，Ｉｎ₂Ｏ₃，ＺｎＯ，ＩＴＯ等のいわゆる
金属単体又は合金、及び透明導電性酸化物（ＴＣＯ）を
鍍金、蒸着、スパッタ等の方法で、あらかじめ表面処理
を行って電流取り出し用の電極を形成しておくことが望
ましい。

【００６５】勿論、基板が金属等の電気導電性のもので
あっても、長波長光の基板表面上での反射率を向上させ
たり、基板材質と堆積膜との間での構成元素の相互拡散
を防止する等の目的で異種の金属層等を前記基板上の堆
積膜が形成される側に設けても良い。又、前記基板が比
較的透明であって、該基板の側から光入射を行う層構成
の光起電力素子とする場合には前記透明導電性酸化物や
金属薄膜等の導電性薄膜をあらかじめ堆積形成しておく
ことが望ましい。

【００６６】また、前記基板の表面性としてはいわゆる
平滑面であっても良いが、微小の凹凸面を有することが
より望ましい。

【００６７】従来は基板表面の凹凸によって、基板表面
で光を散乱させることを目的としていた為、Ｒmaxは光
の波長オーダーより大きいことが望ましかったが、基板
表面のＲmaxが大きいと、基板上に形成する多結晶質薄
膜も従来のいわゆるテクスチャー構造に近付いてしまう
ので、リーク電流の増加や光起電力素子のシャントある
いは開放電圧（Ｖoc）またはフィルファクター（ＦＦ）
の低下といった従来のテクスチャー構造の問題点が出て
きてしまう。また、基板表面のＲｍａｘが小さ過ぎて鏡
面に近い場合は、基板とその上に形成する多結晶質薄膜
の材料の組み合わせによっては、密着性が低下し、剥れ
の問題が生じることがある。

【００６８】そこで、微小の凹凸面とする場合にはその
凹凸形状は球状、円錐状、角錘状等であって、且つその
最大高さ（Ｒmax）が光の波長オーダー以下にすること
が望ましい。すなわち、好ましくは０．０１μｍ〜１μ
ｍ、より好ましくは０．０２μｍ〜０．５μｍとなるよ
うに形成することが望ましい。これによって、従来のテ
クスチャー構造の問題点を生ずることなく、基板と多結
晶質薄膜の密着性を向上させることができた。それによ
って、基板と多結晶質薄膜の材料の選択性が向上し、光
起電力素子の製造工程の制御性と自由度が向上し、製造
の歩留まりが向上し、また、光起電力素子の耐候性、耐
久性が向上した。

【００６９】基板の形状は、用途により平滑表面或は凸
凹表面の板状、長尺ベルト状、円筒状等であることがで
き、その厚さは、所望通りの光起電力素子を形成し得る
ように適宜決定するが、光起電力素子として可撓性が要
求される場合、または基板の側より光入射がなされる場
合には、基板としての機能が充分発揮される範囲内で可
能な限り薄くすることが出来る。しかしながら、基板の
製造上及び取扱い上、機械的強度等の点から、通常は、
１０μｍ以上とされる。

【００７０】（多結晶質薄膜）本発明に係る多結晶質薄
膜は、本発明の特徴であり、特にその結晶形態と表面形
状に特徴がある。

【００７１】結晶形態としては、多結晶のものが用いら
れ、前記基板の上に形成される。

【００７２】本発明者らは、検討の結果、多結晶質薄膜
の表面形状は、多結晶質薄膜の個々の結晶粒の表面の平
坦性に差があり、多結晶質薄膜の表面に、凹凸の形成さ
れた表面を有する多結晶粒と平坦な表面を有する多結晶
粒が混在する形状が好ましいことを見いだした。

【００７３】さらに、多結晶の個々の結晶粒の表面の平
坦性の差が、小さすぎる場合は、すなわち基板表面全面
にわたって平坦であるか、全面にわたってテクスチャー
構造であるかを意味するので、どちらの場合も、光の散
乱の減少あるいは光起電力素子のリーク電流の増加とい
った従来の問題点が出てきてしまうことが分かった。ま
た、多結晶の個々の結晶粒の表面の平坦性の差が、大き
すぎる場合は、表面に大きな凹凸が形成された多結晶粒
があるので、従来のテクスチャー構造が形成された基板
と同様に光起電力素子のシャントあるいはリーク電流の
増加あるいは開放電圧（Ｖoc）あるいはフィルファクタ
ー（ＦＦ）の低下といった問題点が出てきてしまうこと
が分かった。

【００７４】したがって、多結晶の個々の結晶粒の表面
の平坦性の差は、Ｒmaxの差で、好ましくは、０．０１
μｍから１．５μｍ、より好ましくは、０．０２μｍか
ら１μｍ、最適には、０．０５μｍから０．７μｍが望
ましいことが分かった。

【００７５】また、多結晶の平均粒径が、小さすぎる
（０．０５μｍ未満）場合は、基板表面全面にわたって
平坦であるか、全面にわたってテクスチャー構造である
かの状態に近付いてしまうので、どちらの場合も、光の
散乱の減少あるいは光起電力素子のリーク電流の増加や
光起電力素子のシャントあるいは開放電圧（Ｖoc）また
はフィルファクター（ＦＦ）の低下といった従来の問題
点が出てきてしまうことが分かった。また、多結晶の平
均粒径が、大きすぎる（２ｍｍを越える）場合は、光起
電力素子の裏面における乱反射が減少して、短絡電流
（Ｊsc）が減少してしまうことがわかった。

【００７６】したがって、多結晶の平均粒径は、好まし
くは、０．１μｍから２ｍｍ、より好ましくは、０．２
μｍから１ｍｍ、最適には、０．５μｍから１００μｍ
が望ましい。

【００７７】さらに、多結晶質薄膜表面に、多結晶の粒
界に沿って段差を設けるか、あるいは、多結晶の粒界の
部分に隆起あるいは凹みを設けた光起電力素子において
は、多結晶の粒界に沿った段差あるいは凹凸の高さが小
さすぎる場合は、光の散乱が減少し、光起電力素子の短
絡電流（Ｊsc）が減少してしまい、また、大きすぎる場
合は、光起電力素子のリーク電流が増加して製造の歩留
まりを低下させることがあることが分かった。

【００７８】そこで、多結晶の粒界に沿った多結晶質薄
膜表面の段差の高さ、あるいは多結晶の粒界の部分に隆
起あるいは凹みの高さあるいは深さは、好ましくは、
０．０１μｍから２μｍ、より好ましくは、０．０２μ
ｍから１．５μｍ、最適には、０．０３μｍから１μｍ
が望ましいことが分かった。また、個々の結晶粒内の表
面の平坦さは、Ｒmaxが、多結晶の粒界に沿った段差あ
るいは凹凸の高さより小さいことが好ましい。個々の結
晶粒内の表面のＲmaxが大きいと、従来のいわゆるテク
スチャー構造に近付いてしまうので、リーク電流の増加
や光起電力素子のシャントあるいは開放電圧（Ｖoc）あ
るいはフィルファクター（ＦＦ）の低下といった従来の
テクスチャー構造の問題点が出てきてしまう。したがっ
て、個々の結晶粒内の表面の平坦さは、多結晶の粒界に
沿った段差あるいは凹凸の高さによって、好適な範囲が
異なるが、好ましくは、Ｒmaxで２μｍ以下、より好ま
しくは、Ｒmaxで１．５μｍ以下、最適には、Ｒmaxで１
μｍ以下が望ましい。

【００７９】また、多結晶質薄膜の材質としては、導電
性のものであっても、また電気絶縁性のものであっても
よい。さらには、それらは透光性のものであっても、ま
た非透光性のものであってもよいが、光起電力素子の製
造プロセスに耐えうる耐熱性、耐久性を必要とする。具
体的にはＦｅ，Ｎｉ，Ｃｒ，Ａｌ，Ｍｇ，Ｍｏ，Ａｕ，
Ｎｂ，Ｔａ，Ｖ，Ｔｉ，Ｐｔ，Ｐｂ等の金属またはこれ
らの合金、例えば真鍮、ステンレス鋼等及びその複合体
の多結晶材料、あるいは、ＳｉＯ₂，Ｓｉ₃Ｎ₄，Ａｌ₂Ｏ
₃，ＡｌＮ等を含むの絶縁性の多結晶材料、あるいは、
後述する透明導電膜と同様にＩｎ₂Ｏ₃，ＳｎＯ₂，ＩＴ
Ｏ（Ｉｎ₂Ｏ₃＋ＳｎＯ₂），ＺｎＯ，ＣｄＯ，Ｃｄ₂Ｓｎ
Ｏ₄，ＴｉＯ₂，Ｔａ₂Ｏ₅，Ｂｉ₂Ｏ₃，ＭｏＯ₃，Ｎａ_xＷ
Ｏ₃等の導電性酸化物あるいはこれらを混合したものあ
るいはこれらの化合物にドーパントを添加したものを用
いることができる。

【００８０】多結晶質薄膜が金属等の電気導電性である
場合には直接電流取り出し用の電極としても良い。また
多結晶質薄膜が絶縁性である場合には、導電性の薄膜を
積層して電流取り出し用の電極とする。

【００８１】勿論、多結晶質薄膜が金属等の電気導電性
のものであっても、長波長光の基板表面上での反射率を
向上させたり、多結晶質薄膜と半導体層との間での構成
元素の相互拡散を防止する等の目的で、前記多結晶質薄
膜を２層以上の積層膜からなる構成に形成しても良い。

【００８２】半導体層に対して基板と逆側から光を入射
する光起電力素子の場合、本発明の特徴である多結晶質
薄膜１０２、２０２は光入射方向に対し半導体層の裏面
に配され、半導体層で吸収しきれなかった光を再び半導
体層に反射する光反射層の役割、および光起電力素子の
裏面電極の役割を兼ねる。この場合、前述した材料の中
でもアルミニウム、マグネシウム、銅、銀、金などの反
射率の高い金属が特に好ましい。反射率の高い金属を用
いることによって、半導体層で吸収しきれなかった光が
高い反射率で再び半導体層に反射され、半導体層内の光
路長が廷び、半導体層の光吸収が増大して、光起電力素
子の短絡電流（Ｊsc）が増大する。

【００８３】多結晶質薄膜の成膜方法としては、マイク
ロ波プラズマＣＶＤ法、ＲＦプラズマＣＶＤ法、光ＣＶ
Ｄ法、熱ＣＶＤ法、ＭＯＣＶＤ法などの各種ＣＶＤ法、
あるいはＥＢ蒸着、スパッタ蒸着、ＭＢＥ、イオンプレ
ーティング、イオンビーム等の各種蒸着法、あるいはメ
ッキ法、印刷法などが用いられる。また、多結晶質薄膜
の表面を本発明の特徴を有するように加工するには、以
下のような方法を用いることができる。

【００８４】（多結晶質薄膜の表面処理の方法）上述し
た本発明の特徴である多結晶質薄膜を形成する方法は、
多結晶質薄膜の材質によって異なるが、以下のような方
法が採用できる。

【００８５】すなわち、多結晶質薄膜の個々の結晶粒の
表面の平坦性に差があり、多結晶質薄膜の表面に、凹凸
の形成された表面を有する多結晶粒と平坦な表面を有す
る多結晶粒を混在させるためには、多結晶質薄膜表面に
露出した多結晶の面方位に応じてエッチングレートが異
なるような異方性エッチングを、物理的または化学的
に、気相または液相で行うことによって得られる。

【００８６】より具体的には、気相で行う場合、ガスエ
ッチング、プラズマエッチング、イオンエッチング等を
用いることができ、エッチングガスとしては、ＣＦ₄，
Ｃ₂Ｆ₆，Ｃ₃Ｆ₈，Ｃ₄Ｆ₁₀，ＣＨＦ₃，ＣＨ₂Ｆ₂，Ｃ
ｌ₂，ＣｌＦ₃，ＣＣｌ₄，ＣＣｌ₂Ｆ₂，ＣＣｌＦ₃，ＣＨ
ＣｌＦ₂，Ｃ₂Ｃｌ₂Ｆ₄，ＢＣｌ₃，ＰＣｌ₃，ＣＢｒ
Ｆ₃，ＳＦ₆，ＳｉＦ₄，ＳｉＣｌ₄，ＨＦ，Ｏ₂，Ｎ₂，Ｈ
₂，Ｈｅ，Ｎｅ，Ａｒ，Ｘｅ等あるいはこれらの混合ガ
スが挙げられる。プラズマエッチングの場合のガス圧力
は、１０^-3Ｔｏｒｒ〜１Ｔｏｒｒ、プラズマを生起させ
るエネルギーとしては、ＤＣあるいはＡＣあるいは、１
〜１００ＭＨｚのＲＦ波、０．１〜１０ＧＨｚのマイク
ロ波等の高周波を用いることができる。

【００８７】また、液相で行う場合、酸の例としては、
硫酸、塩酸、硝酸、リン酸、フッ酸、クロム酸、スルフ
ァミン酸、シュウ酸、酒石酸、クエン酸、ギ酸、乳酸、
グリコール酸、酢酸、グルコン酸、コハク酸、リンゴ酸
等、あるいはこれらを水で希釈したもの、あるいはこれ
らの混合液を用いることができる。また、アルカリの例
としては、カセイソーダ、水酸化アンモニウム、水酸化
カリウム、炭酸ソーダ、重炭酸ソーダ、セスキ炭酸ソー
ダ、第１リン酸ソーダ、第２リン酸ソーダ、第３リン酸
ソーダ、ピロリン酸ソーダ、トリポリリン酸ソーダ、テ
トラポリリン酸ソーダ、卜リメタリン酸ソーダ、テトラ
メタリン酸ソーダ、ヘキサメタリン酸ソーダ、オルソケ
イ酸塩ソーダ、メタケイ酸塩ソーダ等、あるいはこれら
を水で希釈したもの、あるいはこれらの混合液を用いる
ことができる。また、液相でエッチングを行う場合エッ
チング液を加熱したり、超音波等のエネルギーを加えて
も良い。

【００８８】さらに、好適なエッチング条件は、多結晶
質薄膜の材料あるいは表面形状によって大きく異なるの
で、一概に規定することはできないが、一例として、厚
さ０．５μｍのアルミニウム薄膜は、以下のような条件
が好ましい。

【００８９】例えば、気相でエッチングする場合、４７
ｍｍ角にカットしたステンレス（ＳＵＳ４３０−ＢＡ）
基板の上にアルミニウム薄膜を０．４μｍ形成したもの
をスパッタ装置の基板ホルダーに１０枚セットした状態
で、Ａｒを２０〜１５０ｓｃｃｍ流入し、ガス圧力を４
〜１００ｍＴｏｒｒに保持して、基板側に１００Ｗ〜４
００Ｗの１３．５６ＭＨｚのＲＦ高周波を印加してＡｒ
プラズマを生起させ、２分〜２０分のＡｒプラズマ処理
によって、基板表面をエッチングすることが望ましい。
もちろん、他のエッチングガスを用いることもできる
し、ＤＣ電力あるいはマイクロ波といった他のエネルギ
ーによってプラズマを生起させても良い。その場合は当
然、ガスやエネルギーによって好適な条件が異なる。

【００９０】また、液相で前述のアルミニウム薄膜をエ
ッチングする場合は、例えば、リン酸と硝酸と水を３：
１：２０の割合で混合したエッチング液を用いて、攪拌
させながら、０．２分〜５分のエッチングを行うことが
望ましい。もちろん、フッ酸と硝酸と酢酸と水の混合液
といった、他のエッチング液を用いることもできる。エ
ッチング時間は、エッチング液の種類あるいは混合比に
よって、好適な時間が異なる。ある多結晶質薄膜材料に
対して、強いエッチング作用のある酸あるいはアルカリ
の場合、希釈率を高める方が望ましく、エッチング時間
を短くする方が望ましい。

【００９１】また、気相のエッチングにおいても液相の
エッチングにおいても、成膜した多結質薄膜の表面状態
が鏡面に近いほど強めのエッチング条件が好ましい。ま
た、多結晶質薄膜の組成の変化、あるいは多結晶質薄膜
に混入している不純物の量によっても、好適なエッチン
グ条件が異なってくる。さらに、多結晶質薄膜の膜厚に
よっても、好適なエッチング条件が異なってくる。多結
晶質薄膜の組成と表面性が同じならば、多結晶質薄膜の
膜厚が厚い場合の方が、薄い場合よりもおおむね強めの
エッチング条件が好ましい。

【００９２】（裏面金属反射層）本発明では、基板が透
光性で基板側から光入射するタイプの光起電力素子の場
合、半導体層を形成した後、裏面電極を兼ねた裏面金属
反射層を積層する場合がある。

【００９３】裏面金属反射層は、半導体層で吸収しきれ
なかった長波長光を再び半導体層に反射して、半導体層
内の光路長を延ばして半導体層の光吸収を増大させ、光
起電力素子の短絡電流（Ｊsc）を増大させる。

【００９４】裏面金属反射層の材料としては、金、銀、
銅、アルミニウム、マグネシウム、ニッケル、鉄、クロ
ム、モリブデン、タングステン、チタン、コバルト、タ
ンタル、ニオブ、ジルコニウム等の金属またはステンレ
ス等の合金が挙げられる。なかでもアルミニウム、マグ
ネシウム、銅、銀、金などの反射率の高い金属が特に好
ましい。

【００９５】裏面金属反射層の形成には、ＥＢ蒸着、ス
パッタ蒸着などの各種蒸着法、各種ＣＶＤ法、メッキ
法、印刷法などが用いられる。

【００９６】（透明導電層）本発明に係る透明導電層１
０３は、主に以下のような目的で、基板と逆側から光入
射する光起電力素子の場合は、多結晶質薄膜１０２と半
導体層１０４の間に、基板側から光入射する光起電力素
子の場合は、裏面金属反射層と半導体層の間に配置され
る。

【００９７】まず、光起電力素子の裏面での乱反射を向
上させ、薄膜による多重干渉によって光を光起電力素子
内に閉じ込めて、半導体層内の光路長を延ばし、光起電
力素子の短絡電流（Ｊsc）を増大させること。次に、裏
面電極を兼ねる多結晶質薄膜１０２あるいは裏面金属反
射層の金属が、半導体層に拡散するか、あるいはマイグ
レーションを起こして、光起電力素子がシャントするこ
とを防止すること。また、透明導電層に若干の抵抗値を
もたせることで、半導体層を挟んで設けられた多結晶質
薄膜１０２あるいは裏面金属反射層と透明電極１０７と
の間に半導体層のピンホール等の欠陥で発生するショー
トを防止することである。

【００９８】透明導電層１０３は半導体層の吸収可能な
波長領域において高い透過率を有することと、適度の抵
抗率が要求される。好ましくは、６５０ｎｍ以上の透過
率が、８０％以上、より好ましくは、８５％以上、最適
には９０％以上であることが望ましい。また、抵抗率は
好ましくは、１×１０^-4Ωｃｍ以上、１×１０⁶Ωｃｍ
以下、より好ましくは、１×１０^-2Ωｃｍ以上、５×１
０⁴Ωｃｍ以下であることが望ましい。

【００９９】透明導電層１０３の材料としては、Ｉｎ₂
Ｏ₃，ＳｎＯ₂，ＩＴＯ（Ｉｎ₂Ｏ₃＋ＳｎＯ₂），Ｚｎ
Ｏ，ＣｄＯ，Ｃｄ₂ＳｎＯ₄，ＴｉＯ₂，Ｔａ₂Ｏ₅，Ｂｉ₂
Ｏ₃，ＭｏＯ₃，Ｎａ_xＷＯ₃等の導電性酸化物あるいはこ
れらを混合したものが好適に用いられる。また、これら
の化合物に、導電率を変化させる元素（ドーパント）を
添加しても良い。

【０１００】導電率を変化させる元素（ドーパント）と
しては、例えば透明導電層１０３がＺｎＯの場合には、
Ａｌ，Ｉｎ，Ｂ，Ｇａ，Ｓｉ，Ｆ等が、またＩｎ₂Ｏ₃の
場合には、Ｓｎ，Ｆ，Ｔｅ，Ｔｉ，Ｓｂ，Ｐｂ等が、ま
たＳｎＯ₂の場合には、Ｆ，Ｓｂ，Ｐ，Ａｓ，Ｉｎ，Ｔ
ｌ，Ｔｅ，Ｗ，Ｃｌ，Ｂｒ，Ｉ等が好適に用いられる。

【０１０１】透明導電層１０３の形成方法としては、Ｅ
Ｂ蒸着、スパッタ蒸着などの各種蒸着法、各種ＣＶＤ
法、スプレー法、スピンオン法、デップ法等が好適に用
いられる。

【０１０２】また、透明導電層１０３の表面は、平坦で
あっても良いが、多結晶質薄膜の多結晶粒界に応じた、
段差あるいは、隆起あるいは、凹みを形成することによ
って、透明導電層と半導体層の密着性が向上し、光起電
力素子の製造工程の自由度と制御性がさらに向上し、製
造の歩留まりがさらに向上し、光起電力素子の耐候性、
耐久性がさらに向上した。また、透明導電層と半導体層
の界面での光の散乱が促進されて、短絡電流（Ｊsc）が
さらに増大した。多結晶の粒界に応じた透明導電層１０
３の段差の高さ、あるいは多結晶の粒界の部分に隆起あ
るいは凹みの高さあるいは深さは、好ましくは、０．０
１μｍから２μｍ、より好ましくは、０．０２μｍから
１．５μｍ、最適には、０．０３μｍから１μｍが望ま
しい。

【０１０３】さらに、透明導電層の多結晶の成長によっ
て、表面に成長面に応じた凹凸が形成されることがあ
る。また、多結晶質薄膜が、多結晶粒界に応じた、段差
あるいは、隆起あるいは、凹みを有することによって、
透明導電層の多結晶の平均粒径が拡大し、光の散乱が増
大して、光起電力素子の短絡電流（Ｊsc）がさらに向上
した。

【０１０４】（半導体層）本発明に係る半導体層の材料
としては、Ｓｉ，Ｃ，Ｇｅ等のＩＶ族元素を用いたも
の、あるいはＳｉＧｅ，ＳｉＣ，ＳｉＳｎ等のＩＶ族合
金を用いたもの、あるいはＣｄＳ，ＣｄＴｅ等のＩＩ−
ＶＩ族元素を用いたもの、あるいはＣｕＩｎＳｅ₂，Ｃ
ｕ（ＩｎＧａ）Ｓｅ₂，ＣｕＩｎＳ₂等のＩ−ＩＩＩ−Ｖ
Ｉ₂族元素を用いたものが用いられる。

【０１０５】また、以上の半導体材料の中で、本発明の
光起電力装置に特に好適に用いられる半導体材料として
は、ａ−Ｓｉ：Ｈ（水素化非晶質シリコンの略記），ａ
−Ｓｉ：Ｆ，ａ−Ｓｉ：Ｈ：Ｆ，ａ−ＳｉＧｅ：Ｈ，ａ
−ＳｉＧｅ：Ｆ，ａ−ＳｉＧｅ：Ｈ：Ｆ，ａ−ＳｉＣ：
Ｈ，ａ−ＳｉＣ：Ｆ，ａ−ＳｉＣ：Ｈ：Ｆ等のＩＶ族及
びＩＶ族合金系非晶質半導体材料、あるいは微結晶半導
体材料、あるいは多結晶半導体材料が挙げられる。

【０１０６】また、半導体層は価電子制御及び禁制帯幅
制御を行うことができる。具体的には半導体層を形成す
る際に価電子制御剤又は禁制帯幅制御剤となる元素を含
む原料化合物を単独で、又は前記堆積膜形成用原料ガス
又は前記希釈ガスに混合して成膜空間内に導入してやれ
ば良い。

【０１０７】また、半導体層は、価電子制御によって、
少なくともその一部が、ｐ型およびｎ型にドーピングさ
れ、少なくとも一組のｐｉｎ接合を形成する。そして、
ｐｉｎ接合を複数積層することにより、いわゆるスタッ
クセルの構成になる。

【０１０８】また、半導体層の形成方法としては、マイ
クロ波プラズマＣＶＤ法、ＲＦプラズマＣＶＤ法、光Ｃ
ＶＤ法、熱ＣＶＤ法、ＭＯＣＶＤ法などの各種ＣＶＤ法
によって、あるいはＥＢ蒸着、ＭＢＥ、イオンプレーテ
ィング、イオンビーム法等の各種蒸着法、スパッタ法、
スプレー法、印刷法などによって、形成される。工業的
に採用されている方法としては、原料ガスをプラズマで
分解し、基板状に堆積させるプラズマＣＶＤ法が好んで
用いられる。また、反応装置としては、バッチ式の装置
や連続成膜装置などが所望に応じて使用できる。

【０１０９】以下、本発明の光起電力装置に特に好適な
ＩＶ族及びＩＶ族合金系非晶質半導体材料を用いた半導
体層について、さらに詳しく述べる。

【０１１０】（１）ｉ型半導体層（真性半導体層）特にＩＶ族及びＩＶ族合金系非晶質半導体材料を用いた
光起電力素子に於いて、ｐｉｎ接合に用いるｉ型層は照
射光に対してキャリアを発生輸送する重要な層である。

【０１１１】ｉ型層としては、僅かｐ型、僅かｎ型の層
も使用できるものである。

【０１１２】ＩＶ族及びＩＶ族合金系非単結晶半導体材
料には、上述のごとく、水素原子（Ｈ，Ｄ）またはハロ
ゲン原子（Ｘ）が含有され、これが重要な働きを持つ。

【０１１３】ｉ型層に含有される水素原子（Ｈ，Ｄ）ま
たはハロゲン原子（Ｘ）は、ｉ型層の未結合手（ダング
リングボンド）を補償する働きをし、ｉ型層でのキァリ
アの移動度と寿命の積を向上させるものである。またｐ
型層／ｉ型層、ｎ型層／ｉ型層の各界面の界面準位を補
償する働きをし、光起電力素子の光起電力、光電流そし
て光応答性を向上させる効果のあるものである。ｉ型層
に含有される水素原子または／及びハロゲン原子は１〜
４０ａｔ％が最適な含有量として挙げられる。特に、ｐ
型層／ｉ型層、ｎ型層／ｉ型層の各界面側で水素原子ま
たは／及びハロゲン原子の含有量が多く分布しているも
のが好ましい分布形態として挙げられ、該界面近傍での
水素原子または／及びハロゲン原子の含有量はバルク内
の含有量の１．１〜２倍の範囲が好ましい範囲として挙
げられる。更にシリコン原子の含有量に対応して水素原
子または／及びハロゲン原子の含有量が変化しているこ
とが好ましいものである。

【０１１４】また、スタック型の光起電力素子において
は、光入射側に近いｐｉｎ接合のｉ型半導体層の材料と
しては、バンドギャップの広い材料、光入射側に遠いｐ
ｉｎ接合のｉ型半導体層の材料としては、バンドギャッ
プの狭い材料を用いることが望ましい。

【０１１５】非晶質シリコン、非晶質シリコンゲルマニ
ウムは、ダングリングボンドを補償する元素によって、
ａ−Ｓｉ：Ｈ，ａ−Ｓｉ：Ｆ，ａ−Ｓｉ：Ｈ：Ｆ，ａ−
ＳｉＧｅ：Ｈ，ａ−ＳｉＧｅ：Ｆ，ａ−ＳｉＧｅ：Ｈ：
Ｆ等と表記される。

【０１１６】さらに、本発明の光起電力素子のに好適な
ｉ型半導体層の特性としては、水素原子の含有量
（Ｃ_H）が、１．０〜２５．０％、ＡＭ１．５、１００
ｍＷ／ｃｍ²の疑似太陽光照射下の光電導度（σ_p）が、
１．０×１０^-7Ｓ／ｃｍ以上、暗電導度（σ_d）が、
１．０×１０^-9Ｓ／ｃｍ以下、コンスタントフォトカレ
ントメソッド（ＣＰＭ）によるアーバックエナジーが、
５５ｍｅＶ以下、局在準位密度は１０¹⁷／ｃｍ³以下の
ものが好適に用いられる。

【０１１７】（２）ｐ型半導体層またはｎ型半導体層ｐ型半導体層またはｎ型半導体層の非晶質材料（ａ−と
表示する）あるいは微結晶材料（μｃ−と表示する）と
しては、例えばａ−Ｓｉ：Ｈ，ａ−Ｓｉ：ＨＸ，ａ−Ｓ
ｉＣ：Ｈ，ａ−ＳｉＣ：ＨＸ，ａ−ＳｉＧｅ：Ｈ，ａ−
ＳｉＧｅ：ＨＸ，ａ−ＳｉＧｅＣ：Ｈ，ａ−ＳｉＧｅ
Ｃ：ＨＸ，ａ−ＳｉＯ：Ｈ，ａ−ＳｉＯ：ＨＸ，ａ−Ｓ
ｉＮ：Ｈ，ａ−ＳｉＮ：ＨＸ，ａ−ＳｉＯＮ：Ｈ，ａ−
ＳｉＯＮ：ＨＸ，ａ−ＳｉＯＣＮ：Ｈ，ａ−ＳｉＯＣ
Ｎ：ＨＸ，μｃ−Ｓｉ：Ｈ，μｃ−Ｓｉ：ＨＸ，μｃ−
ＳｉＣ：Ｈ，μｃ−ＳｉＣ：ＨＸ，μｃ−ＳｉＯ：Ｈ，
μｃ−ＳｉＯ：ＨＸ，μｃ−ＳｉＮ：Ｈ，μｃ−Ｓｉ
Ｎ：ＨＸ，μｃ−ＳｉＧｅＣ：Ｈ，μｃ−ＳｉＧｅＣ：
ＨＸ，μｃ−ＳｉＯＮ：Ｈ，μｃ−ＳｉＯＮ：ＨＸ，μ
ｃ−ＳｉＯＣＮ：Ｈ，μｃ−ＳｉＯＣＮ：ＨＸ，等にｐ
型の価電子制御剤（周期率表第ＩＩＩ族原子Ｂ，Ａｌ，
Ｇａ，Ｉｎ，Ｔｌ）やｎ型の価電子制御剤（周期率表第
Ｖ族原子Ｐ，Ａｓ，Ｓｂ，Ｂｉ）を高濃度に添加した材
料が挙げられ、多結晶材料（ｐｏｌｙ−と表示する）と
しては、例えばｐｏｌｙ−Ｓｉ：Ｈ，ｐｏｌｙ−Ｓｉ：
ＨＸ，ｐｏｌｙ−ＳｉＣ：Ｈ，ｐｏｌｙ−ＳｉＣ：Ｈ
Ｘ，ｐｏｌｙ−ＳｉＯ：Ｈ，ｐｏｌｙ−ＳｉＯ：ＨＸ，
ｐｏｌｙ−ＳｉＮ：Ｈ，ｐｏｌｙ−ＳｉＮ：ＨＸ，ｐｏ
ｌｙ−ＳｉＧｅＣ：Ｈ，ｐｏｌｙ−ＳｉＧｅＣ：ＨＸ，
ｐｏｌｙ−ＳｉＯＮ：Ｈ，ｐｏｌｙ−ＳｉＯＮ：ＨＸ，
ｐｏｌｙ−ＳｉＯＣＮ：Ｈ，ｐｏｌｙ−ＳｉＯＣＮ：Ｈ
Ｘ，ｐｏｌｙ−Ｓｉ，ｐｏｌｙ−ＳｉＣ，ｐｏｌｙ−Ｓ
ｉＯ，ｐｏｌｙ−ＳｉＮ，等にｐ型の価電子制御剤（周
期率表第ＩＩＩ族原子Ｂ，Ａｌ，Ｇａ，Ｉｎ，Ｔｌ）や
ｎ型の価電子制御剤（周期率表第Ｖ族原子Ｐ，Ａｓ，Ｓ
ｂ，Ｂｉ）を高濃度に添加した材料が挙げられる。

【０１１８】特に光入射側のｐ型層またはｎ型層には、
光吸収の少ない結晶性の半導体層かバンドギャップの広
い非晶質半導体層が適している。

【０１１９】ｐ型層への周期率表第ＩＩＩ族原子の添加
量およびｎ型層への周期率表第Ｖ族原子の添加量は０．
１〜５０ａｔ％が最適量として挙げられる。

【０１２０】またｐ型層またはｎ型層に含有される水素
原子（Ｈ，Ｄ）またはハロゲン原子はｐ型層またはｎ型
層の未結合手を補償する働きをしｐ型層またはｎ型層の
ドーピング効率を向上させるものである。ｐ型層または
ｎ型層へ添加される水素原子またはハロゲン原子は０．
１〜４０ａｔ％が最適量として挙げられる。特にｐ型層
またはｎ型層が結晶性の場合、水素原子またはハロゲン
原子は０．１〜８ａｔ％が最適量として挙げられる。更
にｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面側で水素原
子または／及びハロゲン原子の含有量が多く分布してい
るものが好ましい分布形態として挙げられ、該界面近傍
での水素原子または／及びハロゲン原子の含有量はバル
ク内の含有量の１．１〜２倍の範囲が好ましい範囲とし
て挙げられる。このようにｐ型層／ｉ型層、ｎ型層／ｉ
型層の各界面近傍で水素原子またはハロゲン原子の含有
量を多くすることによって該界面近傍の欠陥準位や機械
的歪を減少させることができ本発明の光起電力素子の光
起電力や光電流を増加させることができる。

【０１２１】光起電力素子のｐ型層及びｎ型層の電気特
性としては活性化エネルギーが０．２ｅＶ以下のものが
好ましく、０．１ｅＶ以下のものが最適である。また非
抵抗としては１００Ωｃｍ以下が好ましく、１Ωｃｍ以
下が最適である。さらにｐ型層及びｎ型層の層厚は１〜
５０ｎｍが好ましく、３〜１０ｎｍが最適である。

【０１２２】また、ＩＩ−ＶＩ族元素を用いたｐ型半導
体層またはｎ型半導体層の例としては、ＣｄＳ，ＣｄＴ
ｅ，ＺｎＯ，ＺｎＳｅ等が挙げられ、Ｉ−ＩＩＩ−ＶＩ
₂族元素を用いた例としては、ＣｕＩｎＳｅ₂，Ｃｕ（Ｉ
ｎＧａ）Ｓｅ₂，ＣｕＩｎＳ₂，ＣｕＩｎ（Ｓｅ，
Ｓ）₂，ＣｕＩｎＧａＳｅＴｅ等が挙げられる。

【０１２３】（３）半導体層の形成方法本発明の光起電力装置の半導体層として、好適なＩＶ族
及びＩＶ族合金系非晶質半導体層を形成するために、好
適な製造方法は、ＲＦプラズマＣＶＤ法あるいはマイク
ロ波プラズマＣＶＤ法等の交流あるいは高周波を用いた
プラズマＣＶＤ法である。

【０１２４】マイクロ波プラズマＣＶＤ法は、減圧状態
にできる堆積室（真空チャンバー）に原料ガス、希釈ガ
スなどの材料ガスを導入し、真空ポンプによって排気し
つつ、堆積室の内圧を一定にして、マイクロ波電源によ
って発振されたマイクロ波を、導波管によって導き、誘
電体窓（アルミナセラミックス等）を介して前記堆積室
に導入して、材料ガスのプラズマを生起させて分解し、
堆積室内に配置された基板上に、所望の堆積膜を形成す
る方法であり、広い堆積条件で光起電力装置に適用可能
な堆積膜を形成することができる。

【０１２５】本発明の光起電力装置用の半導体層を、マ
イクロ波プラズマＣＶＤ法で、堆積する場合、堆積室内
の基板温度は１００〜４５０℃、内圧は０．５〜３０ｍ
Ｔｏｒｒ、マイクロ波パワーは０．０１〜１Ｗ／ｃ
ｍ³、マイクロ波の周波数は０．１〜１０ＧＨｚが好ま
しい範囲として挙げられる。

【０１２６】また、ＲＦプラズマＣＶＤ法で堆積する場
合、堆積室内の基板温度は１００〜３５０℃、内圧は
０．１〜１０Ｔｏｒｒ、ＲＦパワーは０．００１〜５．
０Ｗ／ｃｍ³、堆積速度は０．１〜３０Å／ｓｅｃが好
適な条件として挙げられる。

【０１２７】本発明の光起電力装置に好適なＩＶ族及び
ＩＶ族合金系非晶質半導体層の堆積に適した原料ガスと
しては、シリコン原子を含有したガス化し得る化合物、
ゲルマニウム原子を含有したガス化し得る化合物、炭素
原子を含有したガス化し得る化合物等、及び該化合物の
混合ガスを挙げることができる。

【０１２８】具体的にシリコン原子を含有するガス化し
得る化合物としては、鎖状または環状シラン化合物が用
いられ、具体的には例えば、ＳｉＨ₄，Ｓｉ₂Ｈ₆，Ｓｉ
Ｆ₄，ＳｉＦＨ₃，ＳｉＦ₂Ｈ₂，ＳｉＦ₃Ｈ，Ｓｉ₃Ｈ₈，
ＳｉＤ₄，ＳｉＨＤ₃，ＳｉＨ₂Ｄ₂，ＳｉＨ₃Ｄ，ＳｉＦ
Ｄ₃，ＳｉＦ₂Ｄ₂，Ｓｉ₂Ｄ₃Ｈ₃，（ＳｉＦ₂）₅，（Ｓｉ
Ｆ₂）₆，（ＳｉＦ₂）₄，Ｓｉ₂Ｆ₆，Ｓｉ₃Ｆ₈，Ｓｉ₂Ｈ₂
Ｆ₄，Ｓｉ₂Ｈ₃Ｆ₃，ＳｉＣｌ₄，（ＳｉＣｌ₂）₅，Ｓｉ
Ｂｒ₄，（ＳｉＢｒ₂）₅，Ｓｉ₂Ｃｌ₆，ＳｉＨＣｌ₃，Ｓ
ｉＨ₂Ｂｒ₂，ＳｉＨ₂Ｃｌ₂，Ｓｉ₂Ｃｌ₃Ｆ₃などのガス
状態のまたは容易にガス化し得るものが挙げられる。

【０１２９】具体的にゲルマニウム原子を含有するガス
化し得る化合物としてはＧｅＨ₄，ＧｅＤ₄，ＧｅＦ₄，
ＧｅＦＨ₃，ＧｅＦ₂Ｈ₂，ＧｅＦ₃Ｈ，ＧｅＨＤ₃，Ｇｅ
Ｈ₂Ｄ₂，ＧｅＨ₃Ｄ，Ｇｅ₂Ｈ₆，Ｇｅ₂Ｄ₆等が挙げられ
る。

【０１３０】また、本発明の光起電力素子の第１のｐ型
半導体層の形成に用いられるｉ型半導体層のバンドギャ
ップを拡大する元素としては、炭素、酸素、窒素等が挙
げられる。

【０１３１】具体的に炭素原子を含有するガス化し得る
化合物としてはＣＨ₄，ＣＤ₄，Ｃ_nＨ_2n+2（ｎは整数）
Ｃ_nＨ_2n（ｎは整数），Ｃ₂Ｈ₂，Ｃ₆Ｈ₆，ＣＯ₂，ＣＯ等
が挙げられる。

【０１３２】窒素含有ガスとしてはＮ₂，ＮＨ₃，Ｎ
Ｄ₃，ＮＯ，ＮＯ₂，Ｎ₂Ｏが挙げられる。

【０１３３】酸素含有ガスとしてはＯ₂，ＣＯ，ＣＯ₂，
ＮＯ，ＮＯ₂，Ｎ₂Ｏ，ＣＨ₃ＣＨ₂ＯＨ，ＣＨ₃ＯＨ等が
挙げられる。

【０１３４】また、価電子制御するためにｐ型層または
ｎ型層に導入される物質としては周期率表第ＩＩＩ族原
子及び第ＩＩＩ族原子が挙げられる。

【０１３５】第ＩＩＩ族原子導入用の出発物質として有
効に使用されるものとしては、具体的にはホウソ原子導
入用としては、Ｂ₂Ｈ₆，Ｂ₄Ｈ₁₀，Ｂ₅Ｈ₉，Ｂ₅Ｈ₁₁，Ｂ
₆Ｈ₁₀，Ｂ₆Ｈ₁₂，Ｂ₆Ｈ₁₄等の水素化ホウソ、ＢＦ₃，Ｂ
Ｃｌ₃，等のハロゲン化ホウソ等を挙げることができ
る。このほかにＡｌＣｌ₃，ＧａＣｌ₃，ＩｎＣｌ₃，Ｔ
ｌＣｌ₃等も挙げることができる。特にＢ₂Ｈ₆，ＢＦ₃が
適している。

【０１３６】第Ｖ族原子導入用の出発物質として有効に
使用されるのは、具体的には燐原子導入用としてはＰＨ
₃，Ｐ₂Ｈ₄等の水素化燐、ＰＨ₄Ｉ，ＰＦ₃，ＰＦ₅，ＰＣ
ｌ₃，ＰＣｌ₅，ＰＢｒ₃，ＰＢｒ₅，ＰＩ₃等のハロゲン
化燐が挙げられる。このほかＡｓＨ₃，ＡｓＦ₃，ＡｓＣ
ｌ₃，ＡｓＢｒ₃，ＡｓＦ₅，ＳｂＨ₃，ＳｂＦ₃，Ｓｂ
Ｆ₅，ＳｂＣｌ₃，ＳｂＣｌ₅，ＢｉＨ₃，ＢｉＣｌ₃，Ｂ
ｉＢｒ₃等も挙げることができる。特にＰＨ₃，ＰＦ₃が
適している。

【０１３７】また前記ガス化し得る化合物をＨ₂，Ｈ
ｅ，Ｎｅ，Ａｒ，Ｘｅ，Ｋｒ等のガスで適宜希釈して堆
積室に導入しても良い。

【０１３８】特に微結晶あるいは多結晶半導体やａ−Ｓ
ｉＣ：Ｈ等の光吸収の少ないかバンドギャップの広い層
を堆積する場合は水素ガスで２〜１００倍に原料ガスを
希釈し、マイクロ波パワー、あるいはＲＦパワーは比較
的高いパワーを導入するのが好ましいものである。

【０１３９】（透明電極）本発明に係る透明電極１０７
は、光を透過する光入射側の電極であるとともに、その
膜厚を最適化する事によって反射防止膜としての役割も
兼ねる。透明電極１０７は半導体層の吸収可能な波長領
域において高い透過率を有することと、抵抗率が低いこ
とが要求される。好ましくは、５５０ｎｍ以上の波長に
おける透過率が、８０％以上、より好ましくは、８５％
以上であることが望ましい。また、抵抗率は好ましく
は、５×１０^-3Ωｃｍ以下、より好ましくは、１×１０
^-3Ωｃｍ以下であることが望ましい。その材料として
は、Ｉｎ₂Ｏ₃，ＳｎＯ₂，ＩＴＯ（Ｉｎ₂Ｏ₃＋Ｓｎ
Ｏ₂），ＺｎＯ，ＣｄＯ，Ｃｄ₂ＳｎＯ₄，ＴｉＯ₂，Ｔａ
₂Ｏ₅，Ｂｉ₂Ｏ₃，ＭｏＯ₃，Ｎａ_xＷＯ₃等の導電性酸化
物あるいはこれらを混合したものが好適に用いられる。
また、これらの化合物に、導電率を変化させる元素（ド
ーパント）を添加しても良い。

【０１４０】導電率を変化させる元素（ドーパント）と
しては、例えば透明電極１０７がＺｎＯの場合には、Ａ
ｌ，Ｉｎ，Ｂ，Ｇａ，Ｓｉ，Ｆ等が、またＩｎ₂Ｏ₃の場
合には、Ｓｎ，Ｆ，Ｔｅ，Ｔｉ，Ｓｂ，Ｐｂ等が、また
ＳｎＯ₂の場合には、Ｆ，Ｓｂ，Ｐ，Ａｓ，Ｉｎ，Ｔ
ｌ，Ｔｅ，Ｗ，Ｃｌ，Ｂｒ，Ｉ等が好適に用いられる。

【０１４１】また、透明電極１０７の形成方法として
は、ＥＢ蒸着、スパッタ蒸着などの各種蒸着法、各種Ｃ
ＶＤ法、スプレー法、スピンオン法、デップ法等が好適
に用いられる。

【０１４２】（集電電極）本発明に係る集電電極１０８
は、透明電極１０７の抵抗率が充分低くできない場合に
必要に応じて透明電極１０７上の一部分に形成され、電
極の抵抗率を下げ光起電力素子の直列抵抗を下げる働き
をする。その材料としては、金、銀、銅、アルミニウ
ム、ニッケル、鉄、クロム、モリブデン、タングステ
ン、チタン、コバルト、タンタル、ニオブ、ジルコニウ
ム等の金属、またはステンレス等の合金、あるいは粉末
状金属を用いた導電ペーストなどが挙げられる。そして
その形状は、できるだけ半導体層への入射光を遮らない
ように、例えば図４のように枝状に形成される。

【０１４３】また、光起電力装置の全体の面積の中で、
集電電極の占める面積は、好ましくは１５％以下、より
好ましくは１０％以下、最適には５％以下が望ましい。

【０１４４】また、集電電極のパターンの形成には、マ
スクを用い、形成方法としては、蒸着法、スパッタ法、
メッキ法、印刷法などが用いられる。

【０１４５】なお、本発明の光起電力素子を用いて、所
望の出力電圧、出力電流の光起電力装置（モジュールあ
るいはパネル）を製造する場合には、本発明の光起電力
素子を直列あるいは並列に接続し、表面と裏面に保護層
を形成し、出力の取り出し電極等が取り付けられる。こ
のとき、光起電力素子を形成した基板を、別の支持基板
の上に配置することもある。また、本発明の光起電力素
子を直列接続する場合、逆流防止用のダイオードを組み
込むことがある。

【０１４６】

【実施例】以下、非単結晶シリコン系半導体材料からな
る光起電力素子およびフォトダイオードの作製によって
本発明の光起電力素子を詳細に説明するが、本発明はこ
れらに限定されるものではない。

【０１４７】（実施例１）本例では、反射層表面のエッ
チング処理としては酸処理法を、反射層材料としてはＡ
ｌを用いて、図１の構成を有する光起電力素子を作製し
た。

【０１４８】以下では、作製手順にしたがって説明す
る。

【０１４９】（１）基板の作製から行った。厚さ０．２
ｍｍ、５０×５０ｍｍ²のＳＵＳ４３０ＢＡ板をアセト
ンとイソプロパノールで超音波洗浄し温風乾燥させ、基
板表面上に残っている油脂成分を完全に除去した。

【０１５０】（２）スパッタリング装置により反射層の
形成を行った。まず、図５に示すＤＣマグネトロンスパ
ッタリング装置を用いてＡｌ反射層を形成した。図５の
ヒーター５０３にこの酸処理されたＳＵＳ４３０ＢＡ板
５０２を密着させ、油拡散ポンプが接続された排気口か
ら堆積室５０１を真空排気した。圧力が１×１０^-6にな
ったところでバルブ５１４を開け、マスフローコントロ
ーラー５１６を調整してＡｒガスを５０ｓｃｃｍ導入
し、圧力が７ｍＴｏｒｒになるようにコンダクタンスバ
ルブ５１３で調整した。トロイダルコイルに電流を流
し、スパッタ電源５０６から−３８０ＶのＤＣ電力をＡ
ｌターゲット５０４に印加し、Ａｒプラズマを生起し
た。ターゲットシャッター５０７を開けてステンレス板
表面上に層厚２．５μｍのＡｌの光反射層を形成したと
ころでシャッターを閉じ、プラズマを消滅させ、Ａｌ反
射層の作製を終えた。

【０１５１】（３）酸処理による基板表面のエッチング
を行った。Ａｌ反射層が堆積したステンレス板をテフロ
ン製基板ホルダ（不図示）にセットし、表１に示すよう
に室温に温度制御されているりん硝酸（モル比Ｈ₃Ｐ
Ｏ₄：ＨＮＯ₃：Ｈ₂Ｏ＝３：１：２０）から成る酸の入
った容器（不図示）に基板が十分に浸される様基板ホル
ダを配置した。次に、酸の入った容器を超音波洗浄器
（不図示）にセットし、３０秒間超音波を印加し表面処
理を行った。

【０１５２】（４）エッチング処理を行った反射層を持
つ基板の一部は評価用に残し（サンプル実１−１）、そ
の他の基板については透明導電層の形成を行った。

【０１５３】（５）反射層と同様の形成方法でＺｎＯ薄
膜層を形成した。堆積室にＡｒガスを４０ｓｃｃｍ導入
し、基板温度を２００℃、圧力５ｍＴｏｒｒとし、スパ
ッタ電源５１０から−４８０ＶのＤＣ電力をＺｎＯター
ゲット５０８に印加し、Ａｒプラズマを生起した。

【０１５４】（６）ターゲットシャッター５１１を開
け、反射層表面上に層厚１．０μｍのＺｎＯ薄膜層を形
成したところでシャッターを閉じ、プラズマを消滅させ
た。

【０１５５】（７）透明導電層を作製した段階で基板の
一部は評価用に残し（サンプル実１−２）、その他の基
板は以下の方法で半導体層の形成を行った。

【０１５６】（８）ＺｎＯ薄膜層上にｎ層、ｉ層、ｐ層
を図６に示す多室分離型の堆積装置で順次形成した。ａ
−Ｓｉからなるｎ層及びμｃ−Ｓｉからなるｐ層はＲＦ
ＰＣＶＤ法で形成し、ａ−Ｓｉからなるｉ層はＲＦＰＣ
ＶＤ法及びＭＷＰＣＶＤ法で形成した。作製手順は、以
下の様にして行った。

【０１５７】（８−１）全ての搬送系及び堆積室を１０
^-6Ｔｏｒｒ台に真空引きした。基板ホルダー６９０に基
板をセットしロードロック室６０１に入れた。ロードロ
ック室を不図示のメカニカルブースターポンプ／ロータ
リーポンプで１０^-3Ｔｏｒｒ台の真空度まで真空引き
し、ターボ分子ポンプに切り替えて１０^-6Ｔｏｒｒ台ま
で真空引きした。ゲートバルブ６０６を開け、基板ホル
ダー６９０をｎ型層搬送室６０２に搬送した。ゲートバ
ルブ６０６を閉じる。基板加熱用ヒーター６１０下に基
板を移動させ、水素ガスを流し、成膜時の圧力とほぼ同
じ圧力にし、基板加熱用ヒーター６１０で表１に示す温
度に加熱し安定化させた。マスフローコントロラー６３
６〜６３９、ストップバルブ６３０〜６３４、６４１〜
６４４でｎ型層堆積用の表１に示す原料ガスを堆積室に
供給した。ＲＦ導入用カップ６２０へＲＦ電源６２２か
ら表１に示すＲＦ電力を投入した。所望の堆積時間堆積
して表１に示す層厚のｎ型層を堆積した。

【０１５８】（８−２）ｎ型層堆積用の原料ガスの供給
を停止して、ターボ分子ポンプで１０^-6Ｔｏｒｒ台の真
空度まで排気した。基板加熱用ヒーター６１０を上に上
げゲートバルブ６０７を開け、基板ホルダーをＭＷ−ｉ
またはＲＦ−ｉ搬送室６０３に移動した。ゲートバルブ
６０７を閉じた。基板加熱用ヒーター６１１の下に基板
を搬送して、基板加熱用ヒーター６１１を下げて基板を
表１に示す基板温度に加熱し、安定化させた。ＲＦ−ｉ
層を堆積した。ＲＦ−ｉ層は、堆積室６１８にＭＷ−ｉ
またはＲＦ−ｉ層堆積用ガス供給設備（ガス供給管６４
９、ストップバルブ６５０〜６５５、６６１〜６６５、
マスフローコントローラー６５６〜６６０）からＲＦ−
ｉ層堆積用の表１に示す原料ガスを供給した。ＲＦ−ｉ
層堆積用の表１に示す真空度になる様に排気ポンプで調
整した。バイアス印加用電極６２８に不図示のＲＦ電源
から所望のＲＦ電力を導入し、ＲＦプラズマＣＶＤ法に
よりＲＦ−ｉ層を表１に示す層厚で前記ｎ型層上に堆積
した。

【０１５９】（８−３）原料ガスの供給を停止し、堆積
室内をターボ分子ポンプで１０^-6Ｔｏｒｒ台に排気し
た。同時に基板温度をＭＷ−ｉ層の堆積に適した表１に
示す温度に設定し保持した。ＭＷ−ｉ層の堆積に適した
表１に示す原料ガスをＭＷ−ｉまたはＲＦ−ｉ層堆積用
ガス供給設備から堆積室６１８へ供給した。不図示の拡
散ポンプ等の排気装置によって、堆積室内の真空度を表
１に示す真空度に保持した。不図示のＭＷ電源から表１
に示すＭＷ電力を堆積室６１８へ導入した。同時に不図
示のＲＦ電源からバイアス電極６２８へ表１に示すバイ
アス電力を導入した。シャッター６２７を開け基板上に
本発明のマイクロ波プラズマＣＶＤ法でＭＷ−ｉ層を堆
積した。

【０１６０】（８−４）その後ＭＷ−ｉ層の堆積に適し
た表１に示す原料ガスをＭＷ−ｉまたはＲＦ−ｉ層堆積
用ガス供給設備から堆積室６１８へ供給し所定の層厚の
ＭＷ−ｉ層を形成した後シャッターを閉じＭＷ電力等を
停止し原料ガスの供給を停止した。堆積室６１８内を、
ターボ分子ポンプで１０^-6Ｔｏｒｒ台に排気した。前記
ＲＦ−ｉ層の堆積と同様にして、ＭＷ−ｉ層上にＲＦ−
ｉ層を表１に示す条件で堆積した。

【０１６１】（８−５）ＲＦ−ｉ層の堆積後も１０^-6Ｔ
ｏｒｒ台に堆積室内を排気した。基板加熱用ヒーター６
１１を基板から離し、ゲートバルブ６０８を開けて基板
ホルダー６９０をｐ型層搬送室６０４に移動させた。ゲ
ートバルブ６０８を閉じ、基板加熱用ヒーター６１２下
に基板を移動させて、基板温度を表１に示す基板温度に
設定し、安定化させた。ｐ型層堆積用ガス供給設備（ス
トップバルブ６７０〜６７４、６８１〜６８４、マスフ
ローコントローラー６７６〜６７９）からｐ型層堆積用
ガスを堆積室６１９に供給した。不図示の排気ポンプで
堆積室内の真空度を表１に示す真空度になる様に調整し
た。ＲＦ導入用カップ６２１にＲＦ電源６２３から表１
に示す電力を導入し、ＲＦプラズマＣＶＤ法によりｐ型
層を表１に示す層厚に堆積した。以上の様にしてｐｉｎ
構造が基板上に形成されるものである。

【０１６２】（９）次に、ガスの流入を止め、５分間、
Ｈ₂ガスを流し続けた後、Ｈ₂ガスの流入も止め、堆積室
内およびガス配管内を１×１０^-5Ｔｏｒｒまで真空排気
し、基板をアンロード室６０５に移動した。基板を十分
冷却した後、取り出した。

【０１６３】（１０）次に、ｐ層上に、透明電極とし
て、表１に示すＩＴＯを抵抗加熱真空蒸着法で真空蒸着
した。そして次に透明電極上に櫛型の穴が開いたマスク
を乗せ、表１に示すようにＣｒ／Ａｇ／Ｃｒからなる櫛
形の集電電極を電子ビーム真空蒸着法で真空蒸着した。

【０１６４】以上で図１の構成を有する光起電力素子の
作製を終えた。この光起電力素子を（実１）と呼ぶこと
にした。

【０１６５】

【表１】

【０１６６】（比較例１−１）本例では、反射層の表面
処理を行う際に、超音波による酸処理時間を１秒とした
点が実施例１と異なる。

【０１６７】他の点は実施例１と同じ条件で、サンプル
（サンプル比１−１）、（サンプル比１−４）及び光起
電力素子（比１−１）を作製した。

【０１６８】（比較例１−２）本例では、反射層の表面
処理を行う際に、超音波による酸処理温度を８０℃とし
た点が実施例１と異なる。

【０１６９】他の点は実施例１と同じ条件で、サンプル
（サンプル比１−２）、（サンプル比１−５）及び光起
電力素子（比１−１）を作製した。

【０１７０】（比較例１−３）本例では、反射層の表面
処理を行う際に、超音波による酸処理時間を２０分とし
た点が実施例１と異なる。

【０１７１】他の点は実施例１と同じ条件で、サンプル
（サンプル比１−３）、（サンプル比１−６）及び光起
電力素子（比１−１）を作製した。

【０１７２】以下では、上述した実施例１、比較例１−
１、比較例１−２、及び比較例１−３で表面処理まで行
った反射層、すなわち（サンプル実１−１）、（サンプ
ル比１−１）、（サンプル比１−２）、（サンプル比１
−３）について評価した結果について述べる。まず、そ
れぞれ電子顕微鏡（ＳＥＭ）による表面形状観察を行
い、結晶粒径を調べた。また、針ステップにより基板表
面の粗さ（最大ピークトウピーク値、以下「Ｒmax」）
を調べ、テクスチャー構造を持つ多結晶粒のＲmaxと平
坦な多結晶粒のＲmaxの差（Ｒmax（差）と記す）を求め
た。また、これらの結果から反射層断面の概略形を調べ
た。

【０１７３】これらの結果を表２に示した。

【０１７４】

【表２】

【０１７５】（サンプル実１−１）のＳＥＭ像は図３に
示す通りであり、表面が結晶粒毎に凸凹を有する部分と
平坦な部分に分かれており、凸凹を有する部分と平坦な
部分のＲmaxには差があるのに対し、（サンプル比１−
１）では全体的に結晶粒は平坦でありＲmaxに差はな
く、（サンプル比１−２）、（サンプル比１−３）にお
いては全体的にピラミッド型の凸凹構造となっておりＲ
maxも差がないものとなった。

【０１７６】以下では、上述した実施例１、比較例１−
１、比較例１−２、及び比較例１−３で透明導電層まで
作製した基板、すなわち（サンプル実１−２）、（サン
プル比１−４）、（サンプル比１−５）、（サンプル比
１−６）について評価した結果について述べる。まず、
それぞれ電子顕微鏡（ＳＥＭ）による表面形状観察を行
い、ＺｎＯ結晶粒径を調べた。また、積分球を備えた分
光光度計を用いてそれぞれのサンプルについて全反射率
及び乱反射率を求めた。

【０１７７】これらの結果を表３に示した。

【０１７８】

【表３】

【０１７９】（サンプル実１−１）では表３のように透
明導電層を形成するＺｎＯの結晶粒径が大きく、全反射
率／乱反射率、共に優れているのに対し、（サンプル比
１−４）では結晶粒径が小さく乱反射率が低く、（サン
プル比１−５）、（サンプル比１−６）においては全反
射率／乱反射率共に非常に低いものとなった。

【０１８０】以下では、上述した実施例１、比較例１−
１、比較例１−２、及び比較例１−３で作製した光起電
力素子、すなわち（実−１）、（比１−１）、（比１−
２）及び（比１−３）について評価した結果について述
べる。まず、それぞれ３個づつ作製し、全ての光起電力
素子について更に２５個づつのサブセルに分けた後、暗
所で−１．０Ｖの逆バイアス電圧をかけた状態でシャン
ト抵抗を測定した。シャント抵抗の基準値を４×１０⁴
Ωｃｍ²とし、歩留りを調べた。更に続いて、密着性試
験、初期光電変換効率（光起電力／入射光電力）、光劣
化、高温高湿度逆バイアス（ＨＨＲＢ）劣化、及び温湿
度劣化の測定を行なった。

【０１８１】密着性試験については、碁盤目テープ法に
より作製された光起電力素子に格子状に１ｍｍ間隔で１
０本づつの切り傷を付け、１００個のます目をつける。
セロハン粘着テープをはりつけ、十分に付着した後に瞬
間的に引きはがし、はがれた部分の面積で評価を行っ
た。

【０１８２】初期光電変換効率の測定は、作製した光起
電力素子を、ＡＭ−１．５（１００ｍＷ／ｃｍ²）光照
射下に設置して、Ｖ−Ｉ特性を測定することにより得ら
れる。

【０１８３】光劣化の測定は、予め初期光電変換効率を
測定しておいた光起電力素子を、湿度５０％、温度２５
℃の環境に設置し、ＡＭ−１．５光を５００時間照射後
の、ＡＭ１．５光照射下での光電変換効率の低下率（光
劣化試験後の光電変換効率／初期光電変換効率）により
行った。

【０１８４】高温高湿度逆バイアス（ＨＨＲＢ）劣化の
測定は、予め初期光電変換効率を測定しておいた光起電
力素子を温度８５℃、湿度８５％の暗所に設置し光起電
力素子に逆バイアスを０．７Ｖ印加し１００時間保持、
その後のＡＭ１．５光照射下での光電変換効率の低下率
（振動劣化試験後の光電変換効率／初期光電変換効率）
により行った。

【０１８５】温湿度劣化の測定は、予め初期光電変換効
率を測定しておいた光起電力素子を温度８５℃、湿度８
５％の暗所に設置し３０分間保持、その後約７０分間か
けて温度−２０℃まで下げ３０分間保持、再び７０分間
かけて温度８５℃、湿度８５％まで戻す、このサイクル
を１００回繰り返した後の、ＡＭ１．５光照射下での光
電変換効率の低下率（振動劣化試験後の光電変換効率／
初期光電変換効率）により行った。

【０１８６】これらの結果を表４に示した。

【０１８７】

【表４】

【０１８８】測定の結果、（実−１）に対して（比１−
１）は歩留り、密着性において低い値となった。また各
劣化試験後の光電変換効率も劣っているが、これらの差
は主に密着性に起因するシリーズ抵抗の低下によるＦＦ
の低下が原因である。（実−１）に対して（比１−
２）、（比１−３）は、初期光電変換効率、及び各劣化
後の光電変換効率が全て低い値となった。初期光電変換
効率については、全反射率及び乱反射率の低下により短
絡電流（Ｊsc）が減少したためであり、各劣化後の光電
変換効率については主に開放電圧（Ｖoc）の低下による
ものであった。

【０１８９】以上のように本発明の光起電力素子（実−
１）は、従来の光起電力素子（比１−１）、（比１−
２）、（比１−３）よりも優れた特性を有することが分
かった。

【０１９０】（実施例２）本例では、反射層表面のエッ
チング処理としてはＲＦスパッタリング法を、反射層材
料としてはＡｌＳｉを用いて、図１の構成を有する光起
電力素子を作製した。

【０１９１】以下では、作製手順にしたがって説明す
る。

【０１９２】（１）実施例１と同様にＳＵＳ４３０−２
Ｂ板上の油脂成分を完全除去した後、図５（ａ）に示す
スパッタリング装置を用いて表５に示す条件でＡｌＳｉ
反射層の形成を行った。

【０１９３】（２）次に、反射層表面のエッチング処理
を行うために図５（ａ）のヒーター５０３にこの基板５
０２を密着させ、排気口から処理室５０１を真空排気し
た。圧力が１×１０^-6になったところでバルブ５１４を
開け、マスフローコントローラー５１６を調整してＡｒ
ガスを１００ｓｃｃｍ導入し、圧力が１０ｍＴｏｒｒに
なるようにコンダクタンスバルブ５１３で調節した。ス
パッタ電源５０６から１５０ＷのＲＦ電力を基板に印加
し、Ａｒプラズマを生起した。１５分間Ａｒプラズマを
維持した後、プラズマを消滅させ、エッチング処理を終
えた。

【０１９４】（３）エッチング処理を行った基板の一部
は評価用に残し（サンプル実２−１）、その他の基板に
ついては実施例１と同様に表５に示す条件でＺｎＯ透明
電極層を形成し、基板の一部は評価用に残し（サンプル
実２−２）、その他の基板はＣＶＤ装置により表５に示
す条件でｐｉｎ型半導体層、Ｉｎ₂Ｏ₃透明電極、集電電
極を形成し光起電力素子を作製した（実−２）。

【０１９５】

【表５】

【０１９６】（比較例２−１）本例では、基板の表面処
理を行う際に、ＲＦスパッタリングによる処理時間を５
秒とした点が実施例２と異なる。

【０１９７】他の点は実施例２と同様で、サンプル（サ
ンプル比２−１）、（サンプル比２−４）及び光起電力
素子（比２−１）を作製した。

【０１９８】（比較例２−２）本例では、基板の表面処
理を行う際に、基板温度を２５０℃とした点が実施例２
と異なる。

【０１９９】他の点は実施例２と同じ条件で、サンプル
（サンプル比２−２）、（サンプル比２−５）及び光起
電力素子（比２−２）を作製した。

【０２００】（比較例２−３）本例では、基板の表面処
理を行う際に、ＲＦスパッタリングによる処理時間を６
０分とした点が実施例２と異なる。

【０２０１】他の点は実施例２と同じ条件で、サンプル
（サンプル比２−３）、（サンプル比２−６）及び光起
電力素子（比２−３）を作製した。

【０２０２】以下では、実施例１と同様に表面処理まで
行った反射層、すなわち（サンプル実２−１）、（サン
プル比２−１）、（サンプル比２−２）、（サンプル比
２−３）について評価した結果について述べる。実施例
１と同様に、表面形状観察を行い、結晶粒径、基板表面
の粗さ（最大ピークトウピーク値、以下「Ｒmax」）か
らＲmaxの差（Ｒmax（差）と記す）、及び反射層断面の
概略形を調べた。

【０２０３】これらの結果を表６に示した。

【０２０４】

【表６】

【０２０５】実施例１と同様に（サンプル実２−１）で
は表６のように表面が結晶粒毎に凸凹を有する部分と平
坦な部分に分かれており、凸凹を有する部分と平坦な部
分のＲmaxには差があるのに対し、（サンプル比１−
１）では全体的に結晶粒は平坦でありＲmaxに差はな
く、（サンプル比１−２）、（サンプル比１−３）にお
いては全体的にピラミッド型の凸凹構造となっておりＲ
maxも差がないものとなった。

【０２０６】以下では、上述した実施例２、比較例２−
１、比較例２−２、及び比較例２−３で透明導電層まで
作製した基板、すなわち（サンプル実２−２）、（サン
プル比２−４）、（サンプル比２−５）、（サンプル比
２−６）について評価した結果について述べる。それぞ
れ表面形状観察を行い、ＺｎＯ結晶粒径を調べ積分球を
備えた分光光度計を用いてそれぞれの全反射率及び乱反
射率を求めた。

【０２０７】これらの結果を表７に示した。

【０２０８】

【表７】

【０２０９】実施例１と同様に（サンプル実２−２）で
は表７のように透明導電層を形成するＺｎＯの結晶粒径
が大きく、全反射率／乱反射率、共に優れているのに対
し、（サンプル比２−４）では結晶粒径が小さく乱反射
率が低く、（サンプル比２−５）、（サンプル比２−
６）においては下地が露出しているものは特に、全反射
率／乱反射率共に非常に低いものとなった。

【０２１０】以下では、上述した実施例２、比較例２−
１、比較例２−２、及び比較例２−３で作製した光起電
力素子、すなわち（実−２）、（比２−１）、（比２−
２）及び（比２−３）について評価した結果について述
べる。まず、それぞれ３個づつ作製し、更に２５個づつ
のサブセルに分けた後、暗所で−１．０Ｖの逆バイアス
電圧をかけた状態でシャント抵抗を測定した。シャント
抵抗の基準値を４×１０⁴Ωｃｍ²とし、歩留りを調べ
た。更に実施例１と同様に密着性試験、初期光電変換効
率（光起電力／入射光電力）、光劣化、高温高湿度逆バ
イアス（ＨＨＲＢ）劣化、及び温湿度劣化の測定を行な
った。

【０２１１】これらの結果を表８に示した。

【０２１２】

【表８】

【０２１３】測定の結果、（実−２）に対して（比２−
１）は歩留り、密着性において低い値となった。また各
劣化試験後の光電変換効率も劣っているが、これらの差
は主に密着性に起因するシリーズ抵抗の低下によるＦＦ
の低下が原因である。（実−２）に対して（比２−
２）、（比２−３）は、初期光電変換効率、及び各劣化
後の光電変換効率が全て低い値となった。初期光電変換
効率については、全反射率及び乱反射率の低下により短
絡電流（Ｊsc）が減少したためであり、各劣化後の光電
変換効率については主に開放電圧（Ｖoc）の低下による
ものであった。

【０２１４】以上のように本発明の光起電力素子（実−
２）は、従来の光起電力素子（比２−１）、（比２−
２）、（比２−３）よりも優れた特性を有することが分
かった。

【０２１５】（実施例３）本例では、反射層表面のエッ
チング処理としてはエッチングガスを用いたドライエッ
チング法を、反射層材料としてはＡｌＳｉを用いて、図
１の構成を有する光起電力素子を表９に示す条件で作製
した。

【０２１６】以下では、作製手順にしたがって説明す
る。

【０２１７】（１）実施例１と同様にＵＳ４３０−２Ｄ
板上の油脂成分を完全除去した後、図５（ｂ）に示すス
パッタリング装置を用いて表９に示す条件でＡｌＳｉ反
射層の形成を行った。

【０２１８】（２）次に、反射層表面のエッチング処理
を行うために図５（ｂ）の基板ホルダ５２１にこの基板
５２２を密着させ、排気口から処理室５２０を真空排気
した。十分に真空排気されたところでバルブ５２７、５
２８を開け、マスフローコントローラー５３２、５３３
を調整してＣＣｌ₄，Ｃｌ₂ガスを２０ｓｃｃｍ導入し、
圧力が０．３Ｔｏｒｒになるようにコンダクタンスバル
ブ５２３で調整した。スパッタ電源５２６から２００Ｗ
のＲＦ電力を電極５２５に印加し、プラズマを生起し
た。５分間プラズマを維持した後、プラズマを消滅さ
せ、エッチング処理を終えた。

【０２１９】（３）エッチング処理を行った基板の一部
は評価用に残し（サンプル実３−１）、その他の基板に
ついては実施例１と同様に表９に示す条件でＺｎＯ透明
電極層を形成し、基板の一部は評価用に残し（サンプル
実３−２）、その他の基板はＣＶＤ装置により表９に示
す条件でｐｉｎ型半導体層、Ｉｎ₂Ｏ₃透明電極、集電電
極を形成し光起電力素子を作成した（実−３）。

【０２２０】

【表９】

【０２２１】（比較例３−１）本例では、反射層の表面
処理を行う際に、エッチングガスによる処理時間を３秒
とした点が実施例３と異なる。

【０２２２】他の点は実施例３と同じ条件で、サンプル
（サンプル比３−１）、（サンプル比３−５）、（サン
プル比３−９）及び光起電力素子（比３−１）を作製し
た。

【０２２３】（比較例３−２）本例では、反射層の表面
処理を行う際に基板温度を１５０℃とした点が実施例３
と異なる。

【０２２４】他の点は実施例３と同じ条件で、サンプル
（サンプル比３−２）、（サンプル比３−６）、（サン
プル比３−１０）及び光起電力素子（比３−２）を作製
した。

【０２２５】（比較例３−３）本例では、反射層の表面
処理を行う際に、エッチングガスによる処理時間を１５
分とした点が実施例３と異なる。

【０２２６】他の点は実施例３と同じ条件で、サンプル
（サンプル比３−３）、（サンプル比３−７）、（サン
プル比３−１１）及び光起電力素子（比３−３）を作製
した。

【０２２７】以下では、実施例１と同様に表面処理まで
行った反射層、すなわち（サンプル実３−１）、（サン
プル比３−１）、（サンプル比３−２）、（サンプル比
３−３）について評価した結果について述べる。それぞ
れ表面形状観察を行い、結晶粒径、反射層表面の粗さ
（最大ピークトウピーク値、以下「Ｒmax」）からＲmax
の差（Ｒmax（差）と記す）、及び反射層断面の概略形
を調べた。

【０２２８】これらの結果を表１０に示した。

【０２２９】

【表１０】

【０２３０】実施例１と同様に（サンプル実３−１）で
は表１０のように表面が結晶粒毎に凸凹を有する部分と
平坦な部分に分かれており、凸凹を有する部分と平坦な
部分のＲmaxには差があるのに対し、（サンプル比３−
１）では全体的に結晶粒は平坦でありＲmaxに差はな
く、（サンプル比３−２）、（サンプル比３−３）にお
いては全体的にピラミッド型の凸凹構造となっておりＲ
maxも差がないものとなった。

【０２３１】以下では、上述した実施例３、比較例３−
１、比較例３−２、及び比較例３−３で透明導電層まで
作製した基板、すなわち（サンプル実３−２）、（サン
プル比３−４）、（サンプル比３−５）、（サンプル比
３−６）について評価した結果について述べる。まず、
それぞれ表面形状観察を行い、ＺｎＯ結晶粒径、全反射
率及び乱反射率を求めた。

【０２３２】これらの結果を表１１に示した。

【０２３３】

【表１１】

【０２３４】実施例１と同様に（サンプル実３−２）で
は表１１のように透明導電層を形成するＺｎＯの結晶粒
径が大きく、全反射率／乱反射率、共に優れているのに
対し、（サンプル比３−４）では結晶粒径が小さく、乱
反射率が低く、（サンプル比３−５）、（サンプル比３
−６）ではピラミッド型の反射層と透明導電層が界面で
反応し全反射率／乱反射率共に非常に低いものとなっ
た。

【０２３５】以下では、上述した実施例３、比較例３−
１、比較例３−２、及び比較例３−３で作製した光起電
力素子、すなわち（実−３）、（比３−１）、（比３−
２）及び（比３−３）について評価した結果について述
べる。まず、それぞれ３個づつ作製し、更に２５個づつ
のサブセルに分けた後、歩留りを調べた。更に実施例１
と同様に密着性試験、初期光電変換効率（光起電力／入
射光電力）、光劣化、高温高湿度逆バイアス（ＨＨＲ
Ｂ）劣化、及び温湿度劣化の測定を行なった。

【０２３６】これらの結果を表１２に示した。

【０２３７】

【表１２】

【０２３８】測定の結果、（実−３）に対して（比３−
１）、（比３−２）は歩留り、密着性において低い値と
なった。また各劣化試験後の光電変換変換効率も劣って
いるが、これらの差は主に密着性に起因するシリーズ抵
抗の低下によるＦＦの低下が原因である。（実−３）に
対して（比３−３）、（比３−４）は、初期光電変換効
率、及び各劣化後の光電変換効率が全て低い値となっ
た。初期光電変換効率については、全反射率及び乱反射
率の低下により短絡電流（Ｊsc）が減少したためであ
り、各劣化後の光電変換効率については主に開放電圧
（Ｖoc）の低下によるものであった。

【０２３９】以上のように本発明の光起電力素子（実−
３）は、従来の光起電力素子（比３−１）、（比３−
２）、（比３−３）よりも優れた特性を有することが分
かった。

【０２４０】（実施例４）本例では、実施例３と同様
に、反射層表面のエッチング処理としては酸処理法を、
反射層材料としてはＡｇを用い、図１の構成を有する光
起電力素子を作製した。

【０２４１】以下では、作製手順にしたがって説明す
る。

【０２４２】（１）実施例３と同様にＳＵＳ４３０−２
Ｂ板上に、表１３に示す条件でＡｇ反射層を作製した
後、酸を用いて反射層表面のエッチング処理を行った。

【０２４３】（２）エッチング処理を行った基板の一部
は評価し（サンプル実４−１）、その後実施例３と同様
に表１３に示す条件でＺｎＯ透明電極層を形成し、基板
の一部は評価用に残した（サンプル実４−２）。

【０２４４】（３）その他の基板は実施例３と同様に表
９に示す条件でｐｉｎ型半導体層、Ｉｎ₂Ｏ₃透明電極、
集電電極を形成し光起電力素子を作製した（実−４）。

【０２４５】

【表１３】

【０２４６】（比較例４−１）本例では、透明導電層を
堆積する際に、基板温度を室温、かつ堆積膜厚を１０μ
ｍとした点が実施例４と異なる。

【０２４７】他の点は実施例４と同じ条件で、サンプル
（サンプル比４−１）、（サンプル比４−４）及び光起
電力素子（比４−１）を作製した。

【０２４８】（比較例４−２）本例では、透明導電層を
堆積する際に、基板温度を５００℃、かつ堆積膜厚を５
μｍとした点が実施例４と異なる。

【０２４９】他の点は実施例４と同じ条件で、サンプル
（サンプル比４−２）、（サンプル比４−５）及び光起
電力素子（比４−２）を作製した。

【０２５０】（比較例４−３）本例では、ＲＦスパッタ
リングにより反射層の表面処理を行う際に、処理時間を
６０分とした点が実施例４と異なる。

【０２５１】他の点は実施例４と同じ条件で、サンプル
（サンプル比４−３）、（サンプル比４−６）及び光起
電力素子（比４−３）を作製した。

【０２５２】以下では、実施例３と同様に表面処理まで
行った基板、すなわち（サンプル実４−１）、（サンプ
ル比４−１）、（サンプル比４−２）、（サンプル比４
−３）について評価した結果について述べる。それぞれ
表面形状観察を行い、結晶粒径、基板表面の粗さ（Ｒma
x）からＲmaxの差（Ｒmax（差））を求め、基板断面の
概略形（概略形表面形状（基）と記す）を調べた。ま
た、それぞれのサンプルについて電子顕微鏡で基板表面
上を観察したものと全く同じ場所について、透明導電層
を形成した後の基板断面の概略形（概略形表面形状
（透）と記す）を観察した。

【０２５３】これらの結果を表１４に示した。

【０２５４】

【表１４】

【０２５５】実施例１と同様に（サンプル実４−１）で
は表１４のように表面が結晶粒毎に凸凹を有する部分と
平坦な部分に分かれており、透明導電層の形状はエッチ
ング処理を行った基板表面の段差をそのまま反映し、凸
凹を有する部分と平坦な部分のＲmaxの差を受け継いで
いるのに対し、（サンプル比４−１）、（サンプル比４
−２）では基板は結晶粒毎に凸凹を有する部分と平坦な
部分に分かれているものの透明導電層にその形状は反映
されておらず、（サンプル比４−３）においては全体的
にピラミッド型の凸凹構造となっておりＲmaxも差がな
いものとなった。

【０２５６】以下では、上述した実施例４、比較例４−
１、比較例４−２、及び比較例４−３で透明導電層まで
作製した基板、すなわち（サンプル実４−２）、（サン
プル比４−４）、（サンプル比４−５）、（サンプル比
４−６）について評価した結果について述べる。まず、
それぞれ表面形状観察を行い、ＺｎＯ結晶粒径、全反射
率及び乱反射率を求めた。

【０２５７】これらの結果を表１５に示した。

【０２５８】

【表１５】

【０２５９】実施例３と同様に（サンプル実４−２）で
は透明導電層を形成するＺｎＯの結晶粒径が大きく、全
反射率／乱反射率、共に優れているのに対し、（サンプ
ル比４−４）では結晶粒径が小さく乱反射率が低く、
（サンプル比４−５）、（サンプル比４−６）において
は全反射率／乱反射率共に非常に低いものとなった。

【０２６０】以下では、上述した実施例４、比較例４−
１、比較例４−２、及び比較例４−３で作製した光起電
力素子、すなわち（実−４）、（比４−１）、（比４−
２）及び（比４−３）について評価した結果について述
べる。まず、それぞれ３個づつ作製し、更に２５個づつ
のサブセルに分けた後、歩留りを調べ、更に実施例３と
同様に密着性試験、初期光電変換効率（光起電力／入射
光電力）、光劣化、高温高湿度逆バイアス（ＨＨＲＢ）
劣化、及び温湿度劣化の測定を行なった。

【０２６１】これらの結果を表１６に示した。

【０２６２】

【表１６】

【０２６３】測定の結果、（実−４）に対して（比４−
１）は歩留り、密着性において低い値となった。また各
劣化試験後の光電変換変換効率も劣っているが、これら
の差は主に密着性に起因するシリーズ抵抗の低下による
ＦＦの低下が原因である。（実−４）に対して（比４−
２）、（比４−３）は、初期光電変換効率、及び各劣化
後の光電変換効率が全て低い値となった。初期光電変換
効率については、全反射率及び乱反射率の低下により短
絡電流（Ｊsc）が減少したためであり、各劣化後の光電
変換効率については主に開放電圧（Ｖoc）の低下による
ものであった。

【０２６４】以上のように本発明の光起電力素子（実−
４）は、従来の光起電力素子（比４−１）、（比４−
２）、（比４−３）よりも優れた特性を有することが分
かった。

【０２６５】（実施例５）本例では、実施例４と同様
に、反射層表面のエッチング処理としてはＲＦスパッタ
リング法を、反射層材料としてはＣｕを用いて、図１の
構成を有する光起電力素子を作製した。

【０２６６】以下では、作製手順にしたがって説明す
る。

【０２６７】（１）実施例４と同様にＵＳ４３０−２Ｂ
板上に、表１７に示す酸を用いて基板表面のエッチング
処理を行った。エッチング処理を行った基板の一部は評
価した（サンプル実５−１）。

【０２６８】（２）その後実施例４と同様に表１７に示
す条件でＣｕ反射層の形成を行った。Ｃｕ反射層を作成
した後、表１７に示す条件でＺｎＯ透明電極層を形成
し、基板の一部は評価用に残した（サンプル実５−
２）。

【０２６９】（３）その他の基板は表９に示す条件で実
施例４と同様にｐｉｎ型半導体層、Ｉｎ₂Ｏ₃透明電極、
集電電極を形成し光起電力素子を作成した（実−５）。

【０２７０】光起電力素子の一部はサンプル評価用に残
した。

【０２７１】

【表１７】

【０２７２】（比較例５−１）本例では、透明導電層を
堆積する際に、堆積膜厚を１０μｍとした点が実施例５
と異なる。

【０２７３】他の点は実施例５と同じ条件で、サンプル
（サンプル比５−１）、（サンプル比５−４）、及び光
起電力素子（比５−１）を作製した。

【０２７４】（比較例５−２）本例では、透明導電層を
堆積する際に、基板温度を５００℃、かつ堆積膜厚を５
μｍとしたとした点が実施例５と異なる。

【０２７５】他の点は実施例５と同じ条件で、サンプル
（サンプル比５−２）、（サンプル比５−５）及び光起
電力素子（比５−２）を作製した。

【０２７６】（比較例５−３）本例では、酸を用いた表
面処理を行う際に、処理時間を２０分とした点が実施例
５と異なる。

【０２７７】他の点は実施例５と同じ条件で、サンプル
（サンプル比５−３）、（サンプル比５−６）及び光起
電力素子（比５−２）を作製した。

【０２７８】以下では、実施例４と同様に表面処理まで
行った反射層を持つ基板、すなわち（サンプル実５−
１）、（サンプル比５−１）、（サンプル比５−２）、
（サンプル比５−３）について評価した結果について述
べる。それぞれ表面形状観察を行い、結晶粒径、基板表
面の粗さ（Ｒmax）からＲmaxの差（Ｒmax（差））を求
め、基板断面の概略形（概略形表面形状（反）と記す）
を調べた。また、それぞれのサンプルについて電子顕微
鏡で基板表面上を観察したものと全く同じ場所につい
て、光起電力素子を形成した後の基板断面の概略形（概
略形表面形状（素）と記す）を観察した。

【０２７９】これらの結果を表１８に示した。

【０２８０】

【表１８】

【０２８１】実施例１と同様に（サンプル実５−１）で
は表１８のように表面が結晶粒毎に凸凹を有する部分と
平坦な部分に分かれており、光起電力素子上の形状はエ
ッチング処理を行った反射層表面の形状をそのまま反映
し、半導体層表面は凸凹を有する部分と平坦な部分のＲ
maxの差を受け継いでいるのに対し、（サンプル比５−
１）、（サンプル比５−２）、（サンプル比５−３）で
は全て光起電力素子に基板の表面形状は反映されておら
ず、（サンプル比５−１）では光起電力素子表面形状は
比較的平坦でありＲmax（差）も小さく、（サンプル比
５−２）、（サンプル比５−３）においてはピラミッド
型の凸凹構造でＲmax（差）も小さいものとなった。

【０２８２】以下では、上述した実施例５、比較例５−
１、比較例５−２、及び比較例５−３で透明導電層まで
作製した基板、すなわち（サンプル実５−２）、（サン
プル比５−４）、（サンプル比５−５）、（サンプル比
５−６）について評価した結果について述べる。まず、
それぞれ表面形状観察を行い、ＺｎＯ結晶粒径、全反射
率及び乱反射率を求めた。

【０２８３】これらの結果を表１９に示した。

【０２８４】

【表１９】

【０２８５】実施例４と同様に（サンプル実５−２）で
は透明導電層を形成するＺｎＯの結晶粒径が大きく、全
反射率／乱反射率、共に優れているのに対し、（サンプ
ル比５−４）では結晶粒径が小さく（サンプル比５−
５）、（サンプル比５−６）においては全反射率／乱反
射率共に非常に低いものとなった。

【０２８６】以下では、上述した実施例５、比較例５−
１、比較例５−２、及び比較例５−３で作製した光起電
力素子、すなわち（実−５）、（比５−１）、（比５−
２）及び（比５−３）について評価した結果について述
べる。まず、それぞれ３個づつ作製し、更に２５個づつ
のサブセルに分けた後、歩留りを調べ、更に実施例４と
同様に密着性試験、初期光電変換効率（光起電力／入射
光電力）、光劣化、高温高湿度逆バイアス（ＨＨＲＢ）
劣化、及び温湿度劣化の測定を行なった。

【０２８７】これらの結果を表２０に示した。

【０２８８】

【表２０】

【０２８９】測定の結果、（実−５）に対して（比５−
１）、（比５−３）は歩留り、密着性において低い値と
なった。また各劣化試験後の光電変換変換効率も劣って
いるが、これらの差は主に密着性に起因するシリーズ抵
抗の低下によるＦＦの低下が原因である。（実−５）に
対して（比５−２）は、初期光電変換効率、及び各劣化
後の光電変換効率が全て低い値となった。初期光電変換
効率については、全反射率及び乱反射率の低下により短
絡電流（Ｊsc）が減少したためであり、各劣化後の光電
変換効率については主に開放電圧（Ｖoc）の低下による
ものであった。

【０２９０】以上のように本発明の光起電力素子（実−
５）は、従来の光起電力素子（比５−１）、（比５−
２）、（比５−３）よりも優れた特性を有することが分
かった。

【０２９１】（実施例６）本例では、図７のロール・ツ
ー・ロール法を用いた堆積装置を使用して、図２のｐｉ
ｎｐｉｎｐｉｎ型の太陽電池を作製した。

【０２９２】基板は長さ１００ｍ、幅３０ｃｍ、厚さ
０．１２５ｍｍの帯状ＳＵＳ４３０ＢＡシートを用い
た。まず、ＳＵＳ４３０ＢＡシートは真空容器（不図
示）中の送りボビン（不図示）に巻き、一方の端を接続
した巻き取りボビンを回転させＳＵＳ４３０ＢＡシート
を送り込みながらロール・ツー・ロール法により表２１
に示す条件でＡｌＳｉ反射層を形成した。

【０２９３】次に、Ａｒプラズマにより反射層表面のＲ
Ｆプラズマエッチング処理を行った。

【０２９４】エッチングを行った反射層については一部
を評価し（サンプル実６−１）、断面形状を調べ（概略
表面形状（反）と記す）、その後ロール・ツー・ロール
法により表２１に示す条件でＡｌＳｉ反射層およびＺｎ
Ｏ透明電極層を形成し、基板の一部は評価用に残し（サ
ンプル実６−２）、断面形状を調べ（概略表面形状
（反）と記す）、その他の基板はロール・ツー・ロール
法によるＣＶＤ装置により表２１に示す条件で光起電力
素子を作製した（実−６）。

【０２９５】以下では、図７の堆積装置について説明す
る。

【０２９６】図７（ａ）は、ロール・ツー・ロール法を
用いた光起電力素子の連続形成装置の概略図である。こ
の装置は基板送り出し室７２９と、複数の堆積室７０１
〜７１３と、基板巻き取り室７３０を順次配置し、それ
らの間を分離通路７１４で接続してなり、各堆積室には
排気口があり、内部を真空にすることができる。

【０２９７】帯状の基板７４０はこれらの堆積室、分離
通路を通って、基板送り出し室から基板巻き取り室に巻
き取られていく。同時に各堆積室、分離通路のガス入り
口からガスを導入し、それぞれの排気口からガスを排気
し、それぞれの層を形成することができるようになって
いる。各堆積室には基板を裏から加熱するハロゲンラン
プヒーター７１８が内部に設置され、各堆積室で所定の
温度に加熱される。

【０２９８】図７（ｂ）は、堆積室７０１〜７１３を上
から見た図で、各堆積室には原料ガスの入り口７１５と
排気口７１６があり、ＲＦ電極７１７あるいはマイクロ
波アプリケーター７１８が取り付けられ、原料ガスの入
り口７１５には原料ガス供給装置（不図示）が接続され
ている。各堆積室の排気口には油拡散ポンプ、メカニカ
ルブースターポンプなどの真空排気ポンプ（不図示）が
接続され、堆積室に接続された分離通路７１４には掃気
ガスを流入させる入り口７１９があり、掃気ガスを導入
する。

【０２９９】ＭＷ−ｉ層の堆積室である堆積室７０３と
７０７には、バイアス電極７２０が配置されており、電
源としてＲＦ電源（不図示）が接続されている。基板送
り出し室には送り出しロール７２１と基板に適度の張力
を与え、常に水平に保つためのガイドローラー７２２が
あり、基板巻き取り室には巻き取りロール７２３とガイ
ドローラー７２４がある。

【０３００】以下では、作製手順にしたがって説明す
る。

【０３０１】（１）まず、前記のＳＵＳ４３０ＢＡシー
トを送り出しロール７２１に巻き付け（平均曲率半径３
０ｃｍ）、基板送り出し室７２９にセットし、各堆積室
内を通過させた後に基板の端を基板巻き取りロール７２
３に巻き付けた。

【０３０２】（２）装置全体を真空排気ポンプで真空排
気し、各堆積室のランプヒーターを点灯させ、各堆積室
内の基板温度が所定の温度になるように設定した。

【０３０３】（３）装置全体の圧力が１ｍＴｏｒｒ以下
になったら掃気ガスの入り口７１９から図７（ａ）示す
ような掃気ガスを流入させ、基板を図の矢印の方向に移
動させながら、巻き取りロールで巻き取った。

【０３０４】（４）各堆積室にそれぞれの原料ガスを流
入させた。この際、各堆積室に流入させる原料ガスが他
の堆積室に拡散しないように各分離通路に流入させるガ
スの流量、あるいは各堆積室の圧力を調整した。

【０３０５】（５）次にＲＦ電力、またはＭＷ電力およ
びＲＦバイアス電力を導入してプラズマを生起し、表２
１に示す条件で第１のｐｉｎ接合として堆積室７０１で
ｎ１層、堆積室７０２、７０３、７０４でｉ１層、堆積
室７０５でｐ１層を堆積し、第２のｐｉｎ接合として堆
積室７０６でｎ２層、堆積室７０７、７０８、７０９で
ｉ２層、堆積室７１０でｐ２層を堆積し、第３のｐｉｎ
接合として堆積室７１１でｎ３層、堆積室７１２でｉ３
層、堆積室７１３でｐ３層を堆積し３層のｐｉｎ接合か
らなる光起電力素子を形成した。

【０３０６】（６）基板の巻き取り終わったところで、
すべてのＭＷ電源、ＲＦ電源、プラズマを消滅させ、原
料ガス、掃気ガスの流入を止めた。装置全体をリーク
し、巻き取りロールを取りだした。

【０３０７】（７）次に反応性スパッタリング装置を用
いて表２１に示す条件で透明電極２１３を３層のｐｉｎ
接合上に作製した。

【０３０８】（８）次にスクリーン印刷法で層厚５μ
ｍ、線幅０．５ｍｍのカーボンペーストを印刷し、その
上に層厚１０μｍ、線幅０．５ｍｍの銀ペーストを印刷
し、集電電極を形成し、ロール状の太陽電池を２５０ｍ
ｍ×１００ｍｍの大きさに切断した。

【０３０９】以上でロール・ツー・ロール法を用いたｎ
ｉｐｎｉｐｎｉｐ型太陽電池（実−６）の作製を終え
た。

【０３１０】

【表２１】

【０３１１】（比較例６−１）本例では、反射層の表面
処理を行う際に、ＲＦスパッタリングによる処理時間を
５秒とした点が実施例６と異なる。

【０３１２】他の点は実施例６と同じ条件で、サンプル
（サンプル比６−１）、（サンプル比６−４）及び光起
電力素子（比６−１）を作製した。

【０３１３】（比較例６−２）本例では、反射層の表面
処理を行う際に、ＲＦスパッタリングに用いるＲＦ電力
を６００Ｗとした点が実施例６と異なる。

【０３１４】他の点は実施例６と同じ条件で、サンプル
（サンプル比６−２）、（サンプル比６−５）及び光起
電力素子（比６−２）を作製した。

【０３１５】（比較例６−３）本例では、反射層の表面
処理を行う際に、基板温度を３５０℃とした点が実施例
６と異なる。

【０３１６】他の点は実施例６と同じ条件で、サンプル
（サンプル比６−３）、（サンプル比６−６）及び光起
電力素子（比６−３）を作製した。

【０３１７】以下では、実施例１と同様に表面処理まで
行った基板、すなわち（サンプル実６−１）、（サンプ
ル比６−１）、（サンプル比６−２）、（サンプル比６
−３）について評価した結果について述べる。それぞれ
表面形状観察を行い、結晶粒径、基板表面の粗さ（最大
ピークトウピーク−値、以下「Ｒmax」）からＲmaxの差
（Ｒmax（差）と記す）を求め、基板断面の概略形を調
べた。

【０３１８】これらの結果を表２２に示した。

【０３１９】

【表２２】

【０３２０】実施例１と同様に（サンプル実６−２）で
は表２２のように表面が結晶粒毎に凸凹を有する部分と
平坦な部分に分かれており、凸凹を有する部分と平坦な
部分のＲmaxには差があるのに対し、（サンプル比６−
１）では全体的に結晶粒は平坦でありＲmaxに差はな
く、（サンプル比６−２）、（サンプル比６−３）にお
いては全体的にピラミッド型の凸凹構造となっておりＲ
maxも差がないものとなった。

【０３２１】また、実施例１と同様に透明導電層まで作
製した基板、すなわち（サンプル実６−２）、（サンプ
ル比６−４）、（サンプル比６−５）、（サンプル比６
−６）については、それぞれ表面形状観察を行い、Ｚｎ
Ｏ結晶粒径を調べ全反射率及び乱反射率を求めた。

【０３２２】これらの結果を表２３に示した。

【０３２３】

【表２３】

【０３２４】実施例１と同様に（サンプル実−６）では
表２３のように透明導電層を形成するＺｎＯの結晶粒径
が大きく、全反射率／乱反射率、共に優れているのに対
し、（サンプル比６−４）では結晶粒径が小さく乱反射
率が低く、（サンプル比６−５）、（サンプル比６−
６）においては全反射率／乱反射率共に非常に低いもの
となった。

【０３２５】以下では、実施例５と同様に、上述した実
施例６、比較例６−１、比較例６−２、及び比較例６−
３で作製した光起電力素子、すなわち（実−６）、（比
６−１）、（比６−２）及び（比６−３）について評価
した結果について述べる。まず、それぞれ３個づつ作製
し、暗所で−１．０Ｖの逆バイアス電圧をかけた状態で
シャント抵抗を測定した。シャント抵抗の基準値を４×
１０⁴Ωｃｍ²とし、歩留りを調べた。更に実施例１と同
様に密着性試験、初期光電変換効率（光起電力／入射光
電力）、光劣化、高温高湿度逆バイアス（ＨＨＲＢ）劣
化、及び温湿度劣化の測定を行なった。

【０３２６】これらの結果を表２４に示した。

【０３２７】

【表２４】

【０３２８】測定の結果、（実−６）に対して（比６−
１）は歩留り、密着性において低い値となった。また各
劣化試験後の光電変換変換効率も劣っているが、これら
の差は主に密着性に起因するシリーズ抵抗の低下による
ＦＦの低下が原因である。（実−６）に対して（比６−
２）、（比６−３）は、初期光電変換効率、及び各劣化
後の光電変換効率が全て低い値となった。初期光電変換
効率については、全反射率及び乱反射率の低下により短
絡電流（Ｊsc）が減少したためであり、各劣化後の光電
変換効率については主に開放電圧（Ｖoc）の低下による
ものであった。

【０３２９】以上のように本発明の光起電力素子（実−
６）は、従来の光起電力素子（比６−１）、（比６−
２）、（比６−３）よりも優れた特性を有することが分
かった。

【０３３０】（実施例７）本例では、実施例１と同様
に、りん硝酢酸を用いて反射層表面のエッチング処理を
行い、反射層材料としてＣｕＡｌを用いた図１の構成を
有する光起電力素子を作製した。

【０３３１】実施例１と同様にＳＵＳ３０４基板上に、
表２５に示す条件でＣｕＡｌ合金反射層の形成を行っ
た。次に表２５に示すりん硝酢酸を用いて反射層表面の
エッチング処理を行った。エッチング処理を行った基板
の一部は評価し（サンプル実７−１）、その後実施例１
と同様に表２５に示す条件でＺｎＯ透明電極層を形成
し、基板の一部は評価用に残し（サンプル実７−２）、
その他の基板は表２５に示す条件でｐｉｎ型半導体層、
Ｉｎ₂Ｏ₃透明電極、集電電極を形成し光起電力素子を作
製した（実−７）。

【０３３２】次にＺｎＯ薄膜層上に多室分離型の堆積装
置（不図示）でａ−Ｓｉからなるｎ層及びμｃ−Ｓｉか
らなるｐ層、ｐｏｌｙ−Ｓｉからなるｉ層を順次形成し
た。

【０３３３】以下では、作製手順にしたがって説明す
る。

【０３３４】（１）まず、実施例１と同様の装置でＺｎ
Ｏ薄膜層上にａ−Ｓｉからなるｎ層を堆積した。

【０３３５】（２）次に、二重管（不図示）を用いたＨ
ＲＣＶＤ法による堆積装置（不図示）を用いて、表２５
に示す条件でｐｏｌｙ−Ｓｉからなるｉ層を堆積した。

【０３３６】（３）そして更に実施例１と同様の装置を
用いてμｃ−Ｓｉからなるｐ層を堆積した。

【０３３７】（４）その後、実施例１と同様に表２５に
示す条件でＩｎ₂Ｏ₃透明電極、集電電極を形成し光起電
力素子を作製した（実−７）。

【０３３８】

【表２５】

【０３３９】（比較例７−１）本例では、反射層の表面
処理を行う際に、りん硝酢酸による処理時間を３秒とし
た点が実施例７と異なる。

【０３４０】他の点は実施例７と同じ条件で、サンプル
（サンプル比７−１）、（サンプル比７−４）及び光起
電力素子（比７−１）を作製した。

【０３４１】（比較例７−２）本例では、反射層の表面
処理を行う際に、りん硝酢酸の溶液温度を８０℃とした
点が実施例７と異なる。

【０３４２】他の点は実施例７と同じ条件で、サンプル
（サンプル比７−２）、（サンプル比７−５）及び光起
電力素子（比７−２）を作製した。

【０３４３】（比較例７−３）本例では、反射層の表面
処理を行う際に、りん硝酢酸による処理時間を２０分と
した点が実施例７と異なる。

【０３４４】他の点は実施例７と同じ条件で、サンプル
（サンプル比７−３）、（サンプル比７−６）及び光起
電力素子（比７−３）を作製した。

【０３４５】以下では、実施例１と同様に表面処理を行
った反射層、すなわち（サンプル実７−１）、（サンプ
ル比７−１）、（サンプル比７−２）、（サンプル比７
−３）について評価した結果について述べる。それぞれ
表面形状観察を行い、結晶粒径、基板表面の粗さ（最大
ピークトウピーク値、以下「Ｒmax」）からＲmaxの差
（Ｒmax（差）と記す）を求め、基板断面の概略形を調
べた。

【０３４６】これらの結果を表２６に示した。

【０３４７】

【表２６】

【０３４８】実施例１と同様に（サンプル実７−２）で
は表２６のように表面が結晶粒毎に凸凹を有する部分と
平坦な部分に分かれており、凸凹を有する部分と平坦な
部分のＲmaxには差があるのに対し、（サンプル比７−
１）では全体的に結晶粒は平坦でありＲmaxに差はな
く、（サンプル比７−２）、（サンプル比７−３）にお
いては全体的にピラミッド型の凸凹構造となっておりＲ
maxも差がないものとなった。

【０３４９】また、実施例１と同様に透明導電層まで作
製した基板、すなわち（サンプル実７−２）、（サンプ
ル比７−４）、（サンプル比７−５）、（サンプル比７
−６）については、それぞれ表面形状観察を行い、Ｚｎ
Ｏ結晶粒径を調べ全反射率及び乱反射率を求めた。

【０３５０】これらの結果を表２７に示した。

【０３５１】

【表２７】

【０３５２】実施例１と同様に（サンプル実７−２）で
は表２７のように透明導電層を形成するＺｎＯの結晶粒
径が大きく、全反射率／乱反射率、共に優れているのに
対し、（サンプル比７−４）では結晶粒径が小さく乱反
射率が低く、（サンプル比７−５）、（サンプル比７−
６）においては全反射率／乱反射率共に非常に低いもの
となった。

【０３５３】以下では、実施例５と同様に、上述した実
施例７、比較例７−１、比較例７−２、及び比較例７−
３で作製した光起電力素子、すなわち（実−７）、（比
７−１）、（比７−２）及び（比７−３）について評価
した結果について述べる。まず、それぞれ３個づつ作製
し、更に２５個づつのサブセルに分けた後、暗所で−
１．０Ｖの逆バイアス電圧をかけた状態でシャント抵抗
を測定した。シャント抵抗の基準値を４×１０⁴Ωｃｍ²
とし、歩留りを調べた。更に実施例１と同様に密着性試
験、初期光電変換効率（光起電力／入射光電力）、光劣
化、高温高湿度逆バイアス（ＨＨＲＢ）劣化、及び温湿
度劣化の測定を行なった。

【０３５４】これらの結果を表２８に示した。

【０３５５】

【表２８】

【０３５６】測定の結果、（実−７）に対して（比７−
１）は歩留り、密着性において低い値となった。また各
劣化試験後の光電変換変換効率も劣っているが、これら
の差は主に密着性に起因するシリーズ抵抗の低下による
ＦＦの低下が原因である。（実−７）に対して（比７−
２）、（比７−３）は、初期光電変換効率、及び各劣化
後の光電変換効率が全て低い値となった。初期光電変換
効率については、全反射率及び乱反射率の低下により短
絡電流（Ｊsc）が減少したためであり、各劣化後の光電
変換効率については主に開放電圧（Ｖoc）の低下による
ものであった。

【０３５７】以上のように本発明の光起電力素子（実−
７）は、従来の光起電力素子（比７−１）、（比７−
２）、（比７−３）よりも優れた特性を有することが分
かった。

【０３５８】（実施例８）本例では、反射層の多結晶平
均粒径と、反射層の表面粗さの差（Ｒmax（差））との
関係を調べた。実施例３と同様に、ドライエッチング装
置を用いて反射層表面のエッチング処理を行い、反射層
材料としてＡｌ，ＣｕＡｌ，ＡｇＡｌ，Ａｇ，Ｃｕ，Ｃ
ｕＭｇ，ＡｌＳｉを用いた図１の構成を有する光起電力
素子を作製した。

【０３５９】実施例３と同様にＳＵＳ基板上に、表２９
に示す反射層の形成を行った。次に反射層の表面処理と
して表２９に示すエッチング処理を行った。エッチング
処理を行った基板の一部は評価し（サンプル実８−１〜
８１）、その後実施例３と同様に表２９に示す条件でＺ
ｎＯ透明電極層を形成し、基板の一部は評価用に残し
（サンプル実８−１〜８１）、その他の基板は表２９に
示す条件で実施例１と全く同様にｐｉｎ型半導体層、Ｉ
ｎ₂Ｏ₃透明電極、集電電極を形成し光起電力素子を作製
した（実−１〜８１）。

【０３６０】

【表２９】

【０３６１】実施例１と同様に反射層の表面処理まで行
った基板、（サンプル実８−１〜８１）については表面
形状観察を行い、結晶粒径、基板表面の粗さ（Ｒmax）
の差（Ｒmax（差））及び基板断面の概略形を調べた。

【０３６２】これらの結果を表３０に示した。

【０３６３】

【表３０】

【０３６４】表３０から、反射層の結晶粒径は０．０５
μｍ〜２５００μｍ、反射層表面粗さの差（Ｒmax
（差））は０〜２．５μｍの範囲にあることが分かっ
た。

【０３６５】実施例１と同様に透明導電層まで作製した
基板（サンプル実８−１〜８１）については、それぞれ
表面形状観察を行い、ＺｎＯ結晶粒径を調べ全反射率及
び乱反射率を求めた。その結果、結晶粒径はＲmax
（差）が０．０１μｍ以上であれば良好な大きさに成長
することがわかった。一方全反射率及び乱反射率は、Ｒ
max（差）が０．０１μｍより小さければ乱反射率が低
く、１．５０μｍより大きくなると全反射率が落ちてき
てしまう結果となった。

【０３６６】好適なエッチング条件（サンプル実８−２
１〜２４、３０〜３３、３９〜４２、４８〜５１）であ
ればＺｎＯの結晶粒径が大きく、全反射率／乱反射率、
共に優れていることがわかった。

【０３６７】実施例１と同様に、光起電力素子（実８−
１〜８１）については、それぞれ３個づつ作製し、更に
２５個づつのサブセルに分けた後、歩留りを調べ、更に
密着性試験、高温高湿度逆バイアス（ＨＨＲＢ）劣化、
及び温湿度劣化の各試験を行なった。

【０３６８】これらの結果を表３１〜３４に示した。

【０３６９】

【表３１】

【０３７０】

【表３２】

【０３７１】

【表３３】

【０３７２】

【表３４】

【０３７３】測定の結果、（実８−２１〜２４、３０〜
３３、３９〜４２、４８〜５１）に対してその他のもの
は歩留り、密着性において低い値となった。また各結晶
粒径が０．１μｍより小さいものまたはＲmax（差）が
０．０１μｍより小さいものについては、劣化試験後の
光電変換変換効率も劣っているが、これらは主に密着性
に起因するシリーズ抵抗の低下によるＦＦの低下が原因
である。また、結晶粒径が２０００μｍより大さいもの
またはＲmax（差）が１．５０μｍより大きいものにつ
いては、各劣化後の光電変換効率が全て低い値となった
がこれは主に開放電圧（Ｖoc）の低下によるものであっ
た。

【０３７４】以上のように本発明の多結晶基板の多結晶
平均粒径が０．１μｍ〜２ｍｍで、Ｒmax（差）が０．
０１μｍ〜１．５μｍである光起電力素子は、優れた特
性を有することが分かった。

【０３７５】（実施例９）本例では、多結晶基板の段差
に関して調べた。酸を用いて反射層表面のエッチング処
理を行い、反射層材料としてＡｌ，ＣｕＡｌ，ＡｇＡ
ｌ，Ａｇ，Ｃｕ，ＣｕＭｇ，ＡｌＳｉを用いた図１の構
成を有する光起電力素子を作製した。

【０３７６】実施例８と同様にＳＵＳ基板上に、表３５
に示す反射層の形成を行った。次に反射層の表面処理と
して表３５に示すエッチング処理を行った。エッチング
処理を行った基板の一部は評価し、その後実施例８と同
様に表３５に示す条件でＺｎＯ透明電極層を形成し、表
３５に示す条件で実施例８と全く同様にｐｉｎ型半導体
層、Ｉｎ₂Ｏ₃透明電極、集電電極を形成し光起電力素子
を作製した。

【０３７７】

【表３５】

【０３７８】実施例８と同様に表面処理まで行った基板
については表面形状観察を行い、結晶粒径が６．０μ
ｍ、Ｒmax（差）が０．２μｍである基板を選んだ後、
Ｒmaxの分布を調べた。その結果、Ｒmaxは０．００５〜
１．５μｍの範囲であることが分かった。

【０３７９】これらの基板は実施例８と同様に、光起電
力素子まで作製し、歩留りを調べ、更に密着性試験、高
温高湿度逆バイアス（ＨＨＲＢ）劣化、及び温湿度劣化
の各試験を行なった。

【０３８０】これらの結果を表３６〜３９に示した。

【０３８１】

【表３６】

【０３８２】

【表３７】

【０３８３】

【表３８】

【０３８４】

【表３９】

【０３８５】測定の結果、Ｒmaxが０．０１〜１．００
μｍであるものは全ての試験に対して良好な結果を示し
たが、Ｒmaxが０．０１μｍ以下のものは歩留り、密着
性試験後の光電変換効率において低い値となった。これ
らは主に密着性に起因するシリーズ抵抗の低下によるＦ
Ｆの低下が原因である。Ｒmaxが１．００μｍよりも大
きいものは、歩留り、密着性においてそれほど悪い値で
はないものの、他の劣化試験後の光電変換変換効率は大
幅に劣っている。これらについては、主に開放電圧（Ｖ
oc）の低下によるものであった。

【０３８６】以上のように本発明の多結晶基板の段差が
０．０１μｍ〜１μｍである光起電力素子は、優れた特
性を有することが分かった。

【０３８７】（実施例１０）本例では、実施例９と同様
に、Ａｌ，ＣｕＡｌ，ＡｇＡｌ，Ａｇ，Ｃｕ，ＣｕＭ
ｇ，ＡｌＳｉを反射層材料として用い、酸によるエッチ
ング処理を行い、図１の構成を有する光起電力素子を作
製した。

【０３８８】実施例９と同様にＳＵＳ基板上に、表４０
に示す反射層の形成を行った。次に反射層の表面処理と
して表４０に示すエッチング処理を行った。エッチング
処理を行った基板の一部は評価し、その後実施例９と同
様に表４０に示す条件でＺｎＯ透明電極層を形成し、表
４０に示す条件で実施例９と全く同様にｐｉｎ型半導体
層、Ｉｎ₂Ｏ₃透明電極、集電電極を形成し光起電力素子
を作製した。

【０３８９】

【表４０】

【０３９０】実施例８と同様に表面処理まで行った基板
については表面形状観察を行い、結晶粒径が６．５μ
ｍ、Ｒmax（差）が０．３μｍである基板を選んだ後、
多結晶粒界に沿った段差あるいは凹凸の高低の分布（略
して「段差」と記す）を調べた。その結果、段差の分布
は０．００５〜２．５μｍの範囲であることが分かっ
た。

【０３９１】これらの基板は実施例９と同様に、光起電
力素子まで作製し、歩留りを調べ、更に密着性試験、高
温高湿度逆バイアス（ＨＨＲＢ）劣化、及び温湿度劣化
の各試験を行なった。

【０３９２】これらの結果を表４１〜４４に示した。

【０３９３】

【表４１】

【０３９４】

【表４２】

【０３９５】

【表４３】

【０３９６】

【表４４】

【０３９７】測定の結果、段差が０．０１〜２．００μ
ｍであるものは全ての試験に対して良好な結果を示した
が、段差が０．０１μｍ以下のものは歩留り、密着性試
験後の光電変換効率において低い値となった。これらは
主に密着性に起因するシリーズ抵抗の低下によるＦＦの
低下が原因である。段差が２．００μｍよりも大きいも
のは、歩留り、密着性においてそれほど悪い値ではない
ものの、他の劣化試験後の光電変換変換効率は大幅に劣
っている。これらについては、主に開放電圧（Ｖoc）の
低下によるものであった。

【０３９８】以上のように本発明の多結晶基板の段差が
０．０１μｍ〜２μｍである光起電力素子は、優れた特
性を有することが分かった。

【０３９９】

【発明の効果】請求項１の発明によれば、基板の上に多
結晶質薄膜を形成し、前記多結晶質薄膜の上に非単結晶
半導体を形成した光起電力素子において、前記多結晶質
薄膜の個々の結晶粒の表面の平坦性に差があり、前記多
結晶質薄膜の表面に、凹凸の形成された表面を有する多
結晶粒と平坦な表面を有する多結晶粒が混在する多結晶
質薄膜を用いたことによって、以下のような効果があ
る。

【０４００】まず、表面が平坦な従来の多結晶薄膜を用
いた場合に比べて、多結晶質薄膜の上に積層する薄膜と
多結晶薄膜との密着性が向上し、光起電力素子の製造工
程において、多結晶薄膜と上に積層する薄膜との間で剥
離することがなくなり、製造工程の制御性と自由度が向
上すると同時に、光起電力素子の製造の歩留まりが向上
した。また、高温高湿サイクルテスト、塩水試験等の耐
候性加速試験の結果、耐候性が向上した。さらに、スク
ラッチテスト、曲げ試験等の機械的強度の試験の結果、
耐久性が向上した。また、多結晶質薄膜表面の凹凸によ
って、光起電力素子の裏面における乱反射が増大して、
半導体層で吸収しきれなかった長波長光が散乱されて半
導体層内での光路長が延び、光起電力素子の短絡電流
（Ｊsc）が増大して、光電変換効率が向上した。また、
光起電力素子のシリーズ抵抗が減少して、フィルファク
ター（ＦＦ）が向上し、光電変換効率が向上した。

【０４０１】また、表面に一様に凹凸を形成した従来の
多結晶質薄膜を用いた場合に比べて、光起電力素子のリ
ーク電流が減少し、光起電力素子の製造の歩留まりが向
上した。また、光起電力素子の短絡電流（Ｊsc）を高い
値に維持しつつ、開放電圧（Ｖoc）とフィルファクター
（ＦＦ）が向上して、光電変換効率が向上した。

【０４０２】さらに、多結晶質薄膜の上に積層する薄膜
も、多結晶質である場合、上に積層する多結晶質薄膜の
配向性が向上し、多結晶の平均粒径が増大し、多結晶の
粒径のばらつきが小さくなった。その結果、光起電力素
子のシリーズ抵抗が減少し、フィルファクター（ＦＦ）
が向上すると同時に、光の散乱がさらに促進されて、短
絡電流（Ｊsc）が増大した。

【０４０３】また請求項２の発明によれば、前記基板の
表面が凹凸を有することによって、基板と前記多結晶質
薄膜の密着性が向上し、光起電力素子の製造工程の制御
性と自由度が向上すると同時に、光起電力素子の製造の
歩留まりが向上し、また光起電力素子の耐候性、耐久性
が向上した。

【０４０４】また請求項３の発明によれば、前記多結晶
質薄膜を構成する主たる材料が、金属又は合金であるこ
とによって、光起電力素子の裏面電極としての機能を備
える。また、多結晶質薄膜の個々の結晶粒の表面の平坦
性に差をつけることが容易になった。また、本発明の用
途に適した粒径の多結晶を形成し易くなる。また、基板
が金属あるいは合金である場合には、基板と前記多結晶
質薄膜の密着性が向上する。

【０４０５】また請求項４の発明によれば、前記多結晶
質薄膜を構成する主たる材料が、金、銀、銅、アルミニ
ウム、マグネシウム等の可視から赤外光の反射率の高い
金属であることによって、以下のような効果がある。

【０４０６】すなわち、光起電力素子の裏面の反射率が
さらに向上し、半導体層の光吸収が増大して、光起電力
素子の短絡電流（Ｊsc）がさらに向上した。

【０４０７】また、反射率の高い金属による多結晶質薄
膜が、多結晶の個々の結晶粒の表面の平坦性に差があ
り、表面に凹凸の形成された多結晶粒と表面が平坦な多
結晶粒が混在することによって、高い乱反射と高い短絡
電流（Ｊsc）を維持しながらも、上述の反射率の高い金
属が、半導体層に拡散したり、マイグレーションを起こ
すことがほとんど無くなり、光起電力素子の製造の歩留
まりが顕著に向上した。また、光起電力素子のリーク電
流が減少し、開放電圧（Ｖoc）とフィルファクター（Ｆ
Ｆ）が向上した。

【０４０８】また、前記多結晶質薄膜の主たる材料に、
アルミニウムを用いた場合であっても、本発明のごとく
アルミニウムの表面を結晶粒の表面の平坦性に差があ
り、表面に凹凸の形成された多結晶粒と表面が平坦な多
結晶粒が混在するようにすることによって、裏面で光を
散乱させつつ、透明導電層を積層した場合も含めてアル
ミニウム表面の全反射率が低下してしまうことがなくな
り、アルミニウム表面の高い全反射率によって半導体層
の光吸収が向上し、光起電力素子の短絡電流（Ｊsc）が
向上した。また、アルミニウムとその上に積層する薄膜
の間の密着性も向上し、製造工程の自由度と制御性が向
上し、製造の歩留まりが向上し、光起電力素子の耐候
性、耐久性が向上した。

【０４０９】また請求項５の発明によれば、前記多結晶
質薄膜と前記非単結晶半導体の間に、透明導電層を形成
したことによって、以下のような効果がある。

【０４１０】すなわち、裏面反射層を兼ねる前記多結晶
質薄膜と透明導電層の組み合わせによって、特に長波長
光に於て光起電力素子の裏面の反射率が向上すること
と、請求項１の特徴を有する多結晶質薄膜によって乱反
射が向上することとの相乗効果によって、半導体層内の
光路長が延びて、光吸収が増大し、光起電力素子の短絡
電流（Ｊsc）がさらに増大し、光電変換効率がさらに向
上した。なおかつ、前記多結晶質薄膜と透明導電層との
密着性が向上することによって、また、透明導電層が適
度な抵抗値を持つことで、半導体層の欠陥領域中を流れ
る電流が減少することによって、光起電力素子の製造工
程の自由度と制御性が向上し、製造の歩留まりが向上
し、光起電力素子の耐候性、耐久性が向上した。また、
多結晶薄膜が請求項１の特徴を有することによって、透
明導電層の配向性が向上し、透明導電層の多結晶の平均
粒径が増大し、粒径のばらつきが小さくなった。その結
果、光起電力素子のシリーズ抵抗が減少し、フィルファ
クター（ＦＦ）が向上すると同時に、光の散乱がさらに
促進されて、短絡電流（Ｊsc）が増大した。

【０４１１】また請求項６の発明によれば、前記透明導
電層の表面が、前記多結晶質薄膜の多結晶の粒界に応じ
て平坦性に差があり、表面に凹凸の形成された領域と表
面が平坦な領域が混在することによって、以下のような
効果がある。

【０４１２】すなわち、透明導電層と半導体層の密着性
が向上することによって、光起電力素子の製造工程の自
由度と制御性がさらに向上し、製造の歩留まりがさらに
向上し、光起電力素子の耐候性、耐久性がさらに向上し
た。また、透明導電層の表面に全面にわたってピラミッ
ド形の凹凸が形成されている場合には、ピラミッドの山
の部分に半導体層の欠陥部分を生じ易く、光起電力素子
がシャントしたり、開放電圧（Ｖoc）やフィルファクタ
ー（ＦＦ）が低下したりすることがあったが、本発明の
ごとく、透明導電層の表面が、前記多結晶質薄膜の多結
晶粒界に応じて平坦性に差があり、表面に凹凸の形成さ
れた領域と表面が平坦な領域が混在することによって、
光起電力素子の高い歩留まりを維持しつつ、また、高い
開放電圧（Ｖoc）とフィルファクター（ＦＦ）を維持し
つつ、透明導電層と半導体層の界面での光の散乱が促進
されて、短絡電流（Ｊsc）がさらに増大した。

【０４１３】また請求項７の発明によれば、前記多結晶
質薄膜が透明導電層であることによって、以下のような
効果がある。

【０４１４】すなわち、基板が透光性で、基板側から光
入射する構成の光起電力素子である場合であっても、光
起電力素子の光入射側での光散乱によって、高い短絡電
流（Ｊsc）を維持しつつ、光起電力素子の製造工程の制
御性と自由度が向上し、製造の歩留まりが向上し、ま
た、光起電力素子の耐候性、耐久性が向上した。また、
透明導電膜の表面に全面にわたってピラミッド形の凹凸
が形成されている場合には、ピラミッドの山の部分に半
導体層の欠陥部分を生じ易く、光起電力素子がシャント
したり、開放電圧（Ｖoc）やフィルファクター（ＦＦ）
が低下したりすることがあったが、本発明のごとく、透
明導電層膜の表面が、多結晶粒界に応じて平坦性に差が
あり、表面に凹凸の形成された多結晶粒と表面が平坦な
多結晶粒が混在することによって、光起電力素子の高い
歩留まりを維持しつつ、また、高い開放電圧（Ｖoc）と
フィルファクター（ＦＦ）を維持しつつ、透明導電層と
半導体層の界面での光の散乱が促進されて、短絡電流
（Ｊsc）がさらに増大した。

【０４１５】また請求項８の発明によれば、前記光起電
力素子の表面が、前記多結晶質薄膜の多結晶の粒界に応
じて平坦性に差があり、表面に凹凸の形成された領域と
表面が平坦な領域が混在することによって、光起電力素
子の光入射側、特に半導体層と上部の透明電極の界面で
の光の散乱が促進されて、半導体層の光入射側と裏面側
の両方で光が散乱されることになり、半導体層内の光路
長がさらに延びて、光吸収が増大し、短絡電流（Ｊsc）
がさらに増大した。

【０４１６】また請求項９の発明によれば、前記多結晶
質薄膜の表面に、前記多結晶の粒界に沿った段差、又
は、前記多結晶の粒界部分に隆起若しくは凹みを設ける
ことによって、前記多結晶質薄膜の上に積層する薄膜と
前記多結晶薄膜との密着性がさらに向上し、光起電力素
子の製造工程の自由度と制御性がさらに向上し、製造の
歩留まりがさらに向上し、光起電力素子の耐候性、耐久
性がさらに向上した。また、前記多結晶質薄膜表面の結
晶粒界における段差あるいは凹凸によって、光起電力素
子の裏面における乱反射が増大して、半導体層で吸収し
きれなかった長波長光が散乱されて半導体層内での光路
長が延び、光起電力素子の短絡電流（Ｊsc）がさらに増
大して、光電変換効率がさらに向上した。さらに、前記
多結晶質薄膜の上に積層する薄膜の配向性がさらに向上
し、薄膜の多結晶の平均粒径がさらに増大した。その結
果、光起電力素子のシリーズ抵抗が減少し、フィルファ
クター（ＦＦ）が向上すると同時に、光の散乱がさらに
促進されて、短絡電流（Ｊsc）が増大した。

【図面の簡単な説明】

【図１】本発明に係る光起電力素子の層構成の―例を示
す模式的な断面図である。

【図２】本発明に係る光起電力素子の層構成の他の一例
を示す模式的な断面図である。

【図３】本発明に係る光起電力素子の基板の電子顕微鏡
写真の一例である。

【図４】本発明に係る光起電力素子の集電電極を示す模
式的な平面図である。

【図５】本発明に係る光起電力素子の基板を作製するの
に好適なスパッタリング装置及びドライエッチング装置
を示す模式的な断面図である。

【図６】本発明に係る光起電力素子を作製するのに好適
な堆積膜形成装置を示す模式的な断面図である。

【図７】本発明に係る光起電力素子を作製するのに好適
なロール・ツー・ロール式堆積膜形成装置を示す模式的
な断面図と平面図である。

【符号の説明】

１０１、２０１基板、１０２、２０２裏面金属反射層、１０３、２０３透明導電層、１０４、２０４、２０７、２１０ｎ型半導体層、１０５、２０５、２０８、２１１ｉ型半導体層、１０６、２０６、２０９、２１２ｐ型半導体層、１０７、２１３透明電極、１０８、２１４集電電極、５０１、５２０処理室、５０２、５２２基板、５０３、５２１ヒーター、５０４、５０８ターゲット、５０６、５１０、５２６電源、５２５電極、５０７、５１１シャッター、５１２、５２９圧力計、５１３、５２３コンダクタンスバルブ、５１４、５１５、５２４、５２７、５２８、５３０、５
３１供給バルブ、５１６、５１７、５３２、５３３マスフローコントロ
ーラー、６００堆積装置、６０１ロードロック室、６０２、６０３、６０４搬送室、６０５アンロード室、６０６、６０７、６０８、６０９ゲートバルブ、６１０、６１１、６１２基板加熱ヒーター、６１３基板搬送レール、６３１〜６３４、６４１〜６４４、６５１〜６５５、６
６１〜６６６、６７１〜６７４、６８１〜６８４スト
ップバルブ、６３６〜６３９、６５６〜６６０、６７６〜６７９マ
スフローコントローラー、６１７、６１８、６１９堆積室、６２０、６２１電極、６２２、６２３、６２４ＲＦ電源、６２８バイアス電極、６４９ガス供給管、６５０シャッター、７０１〜７１３堆積室、７１４分離通路、７１５原料ガス入り口、７１６排気口、７１７ＲＦ電極、７１８マイクロ波アプリケーター、７１９掃気ガス入り口、７２０バイアス電極、７２１送り出しロール、７２２、７２４ガイドローラー、７２３巻き取りロール、７２９送り出し室、７３０巻き取り室。

Claims

【特許請求の範囲】

【請求項１】基板上に多結晶質薄膜と非単結晶半導体
を有する光起電力素子において、前記多結晶質薄膜は前
記多結晶質薄膜の個々の結晶粒の表面の平坦性に差があ
り、前記多結晶質薄膜の表面に、凹凸の形成された表面
を有する多結晶粒と平坦な表面を有する多結晶粒が混在
することを特徴とする光起電力素子。
【請求項２】前記基板の表面が、凹凸を有することを
特徴とする請求項１に記載の光起電力素子。
【請求項３】前記多結晶質薄膜を構成する主たる材料
が、金属又は合金であることを特徴とする請求項１又は
２に記載の光起電力素子。
【請求項４】前記多結晶質薄膜を構成する主たる材料
が、金、銀、銅、アルミニウム、マグネシウム等の可視
から赤外光の反射率の高い金属であることを特徴とする
請求項１乃至３のいずれか１項に記載の光起電力素子。
【請求項５】前記多結晶質薄膜と前記非単結晶半導体
の間に、透明導電層を形成したことを特徴とする請求項
１乃至４のいずれか１項に記載の光起電力素子。
【請求項６】前記透明導電層の表面が、前記多結晶質
薄膜の多結晶の粒界に応じて平坦性に差があることを特
徴とする請求項１乃至５のいずれか１項に記載の光起電
力素子。
【請求項７】前記多結晶質薄膜が、透明導電層である
ことを特徴とする請求項１乃至６のいずれか１項に記載
の光起電力素子。
【請求項８】前記光起電力素子の表面が、前記多結晶
質薄膜の多結晶の粒界に応じて平坦性に差があることを
特徴とする請求項１乃至７のいずれか１項に記載の光起
電力素子。
【請求項９】前記多結晶質薄膜の表面に、前記多結晶
の粒界に沿った段差、又は、前記多結晶の粒界部分に隆
起若しくは凹みを設けることを特徴とする請求項１乃至
８のいずれか１項に記載の光起電力素子。
【請求項１０】前記多結晶質薄膜の個々の結晶粒の表
面の平坦性の差が、Ｒmaxの差で０．０１μｍから１．
５μｍであることを特徴とする請求項１乃至９のいずれ
か１項に記載の光起電力素子。
【請求項１１】前記多結晶質薄膜の多結晶の平均粒径
が、０．１μｍから２ｍｍであることを特徴とする請求
項１乃至１０のいずれか１項に記載の光起電力素子。
【請求項１２】前記基板の表面に設けた凹凸が、Ｒma
xで０．０１μｍから１μｍであることを特徴とする請
求項１乃至１１のいずれか１項に記載の光起電力素子。
【請求項１３】前記多結晶質薄膜の表面において、前
記多結晶の粒界に沿った段差、隆起、又は凹みにおける
高さ又は深さが、０．０１μｍから２μｍであることを
特徴とする請求項１乃至１２のいずれか１項に記載の光
起電力素子。