JPH10200211A - Compound semiconductor layer growth method and vapor phase growth apparatus - Google Patents

Compound semiconductor layer growth method and vapor phase growth apparatus

Info

Publication number
JPH10200211A
JPH10200211A JP339097A JP339097A JPH10200211A JP H10200211 A JPH10200211 A JP H10200211A JP 339097 A JP339097 A JP 339097A JP 339097 A JP339097 A JP 339097A JP H10200211 A JPH10200211 A JP H10200211A
Authority
JP
Japan
Prior art keywords
compound semiconductor
semiconductor layer
substrate
growth chamber
growing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP339097A
Other languages
Japanese (ja)
Inventor
Hiroyuki Okuyama
浩之 奥山
Satoru Kijima
悟 喜嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP339097A priority Critical patent/JPH10200211A/en
Publication of JPH10200211A publication Critical patent/JPH10200211A/en
Pending legal-status Critical Current

Links

Landscapes

  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 基板上にIII−V族化合物半導体層を成長
させた後、その上にII−VI族化合物半導体層を成長
させる場合、それらのIII−V族化合物半導体層とI
I−VI族化合物半導体層との界面から発生する積層欠
陥を大幅に低減することができる化合物半導体層の成長
方法およびそれに用いる気相成長装置を提供する。 【解決手段】 第1の成長室1においてMBE法または
MOCVD法により基板5上にIII−V族化合物半導
体層を成長させた後、基板5を搬送路3を通して第2の
成長室2に搬送し、この第2の成長室2においてIII
−V族化合物半導体層上にMBE法またはMOCVD法
によりII−VI族化合物半導体層を成長させる場合
に、搬送中の基板5の温度を300℃以上570℃以下
に保ち、また、第2の成長室2におけるII−VI族化
合物半導体層の成長開始前に基板5を480℃以上57
0℃以下に加熱する。
(57) Abstract: In a case where a group III-V compound semiconductor layer is grown on a substrate and then a group II-VI compound semiconductor layer is grown thereon, the group III-V compound semiconductor layer and I
Provided is a method for growing a compound semiconductor layer, which can significantly reduce stacking faults generated from an interface with an I-VI compound semiconductor layer, and a vapor phase growth apparatus used for the method. After growing a group III-V compound semiconductor layer on a substrate in a first growth chamber by MBE or MOCVD, the substrate is transported to a second growth chamber through a transport path. In this second growth chamber 2, III
When growing the II-VI compound semiconductor layer on the group V compound semiconductor layer by the MBE method or the MOCVD method, the temperature of the substrate 5 during transportation is kept at 300 ° C. or more and 570 ° C. or less, and the second growth Before starting the growth of the II-VI compound semiconductor layer in the chamber 2, the substrate 5 is heated to
Heat below 0 ° C.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、化合物半導体層
の成長方法および気相成長装置に関し、特に、III−
V族化合物半導体層を成長させた後、その上にII−V
I族化合物半導体層を成長させる必要のある素子、例え
ば、II−VI族化合物半導体を用いた半導体発光素子
や高速動作素子の製造に適用して好適なものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and apparatus for growing a compound semiconductor layer, and more particularly to a method for growing a compound semiconductor layer.
After growing the group V compound semiconductor layer, II-V
It is suitable for application to the manufacture of an element that requires the growth of a group I compound semiconductor layer, for example, a semiconductor light emitting element or a high-speed operation element using a II-VI compound semiconductor.

【0002】[0002]

【従来の技術】近年、レーザ光を用いて記録/再生を行
う光ディスクや光磁気ディスクに対する記録/再生の高
密度化または高解像度化のために、青色ないし緑色で発
光可能な半導体レーザに対する要求が高まっており、そ
の実用化を目指して活発に研究が行われている。
2. Description of the Related Art In recent years, there has been a demand for a semiconductor laser capable of emitting blue or green light in order to increase the recording / reproduction density or the resolution of an optical disk or a magneto-optical disk which performs recording / reproduction using a laser beam. It is growing and research is being actively conducted for its practical use.

【0003】このような青色ないし緑色で発光可能な半
導体発光素子の製造に用いる材料としては、Zn、M
g、Be、Cd、Hgなどのうちの少なくとも一種類以
上のII族元素とO、S、Se、Te、Poなどのうち
の少なくとも一種類以上のVI族元素とからなるII−
VI族化合物半導体が最も有望である。特に、四元混晶
であるZnMgSSeは、GaAs基板上への結晶成長
が可能で、波長400〜550nm帯の青色ないし緑色
で発光可能な半導体レーザをGaAs基板を用いて製造
するときのクラッド層や光導波層に適していることが知
られている(例えば、Electronics Letters 28(1992)17
98、Electronics Letters 29(1993)1488、Appl.Phys.Le
tt.,66(1995)656)。
[0003] Materials used for manufacturing such a semiconductor light emitting device capable of emitting blue or green light include Zn and M.
II- comprising at least one or more group II elements such as g, Be, Cd, and Hg and at least one or more group VI elements such as O, S, Se, Te, and Po;
Group VI compound semiconductors are most promising. In particular, ZnMgSSe, which is a quaternary mixed crystal, is capable of crystal growth on a GaAs substrate and has a cladding layer when a semiconductor laser capable of emitting blue to green light in a wavelength band of 400 to 550 nm is manufactured using a GaAs substrate. It is known that it is suitable for an optical waveguide layer (for example, Electronics Letters 28 (1992) 17
98, Electronics Letters 29 (1993) 1488, Appl.Phys.Le
tt., 66 (1995) 656).

【0004】このII−VI族化合物半導体を用いた半
導体発光素子においては、信頼性および寿命が大きな問
題となっており、発光強度の劣化などの原因である結晶
欠陥密度を低減し、結晶性を向上させることが重要な課
題となっている。そこで、この結晶欠陥密度を低減する
ために、GaAs基板上にまずGaAsバッファ層を成
長させ、その上にII−VI族化合物半導体層を成長さ
せる方法が用いられている。
In the semiconductor light emitting device using the II-VI group compound semiconductor, reliability and life are serious problems, and the crystal defect density, which is a cause of deterioration of light emission intensity, is reduced, and crystallinity is reduced. Improvement is an important issue. Therefore, in order to reduce the crystal defect density, a method of first growing a GaAs buffer layer on a GaAs substrate and then growing a II-VI group compound semiconductor layer thereon is used.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、このよ
うにGaAsバッファ層上にII−VI族化合物半導体
層を成長させて半導体発光素子を製造した場合において
も、GaAsバッファ層とその上に成長されたII−V
I族化合物半導体層との界面から発生する積層欠陥が高
密度で存在するため、信頼性および寿命に優れた半導体
発光素子は実現されていない。
However, even when a semiconductor light-emitting device is manufactured by growing a II-VI group compound semiconductor layer on a GaAs buffer layer as described above, the GaAs buffer layer and the overlying GaAs buffer layer are grown. II-V
Since stacking faults generated from the interface with the group I compound semiconductor layer are present at a high density, a semiconductor light emitting device excellent in reliability and lifetime has not been realized.

【0006】最近の研究によれば、II−VI族化合物
半導体を用いた半導体発光素子の信頼性は、その基板か
ら生じる結晶欠陥の密度に大きく依存する。例えば、分
子線エピタキシー(MBE)法によりGaAs基板上に
ZnSe層を成長させようとするとき、Seが基板のG
aと反応してしまうため、これが積層欠陥発生の原因に
なるとの報告がなされている(Appl.Phys.Lett.,68(199
6)2413) 。また、積層欠陥が原因となって、II−VI
族化合物半導体を用いた半導体発光素子の劣化が進行す
ることも明らかにされている(Appl.Phys.Lett.,63(199
3)3107)。これらの実験事実は、その後の各研究機関に
よる追試でも確認されつつある。
According to recent studies, the reliability of a semiconductor light emitting device using a II-VI compound semiconductor largely depends on the density of crystal defects generated from its substrate. For example, when a ZnSe layer is to be grown on a GaAs substrate by molecular beam epitaxy (MBE), Se becomes the G of the substrate.
a, it has been reported that this causes stacking faults (Appl. Phys. Lett., 68 (199
6) 2413). Further, due to stacking faults, II-VI
It has also been clarified that the deterioration of semiconductor light emitting devices using group compound semiconductors proceeds (Appl. Phys. Lett., 63 (199).
3) 3107). These experimental facts are being confirmed in subsequent tests by each research institution.

【0007】これらのことから、II−VI族化合物半
導体を用いた半導体発光素子の信頼性および寿命の向上
を図るためには、III−V族化合物半導体層とその上
に成長されるII−VI族化合物半導体層との界面から
発生する積層欠陥などの結晶欠陥を低減する必要があ
る。
From these facts, in order to improve the reliability and life of a semiconductor light emitting device using a II-VI group compound semiconductor, a III-V group compound semiconductor layer and a II-VI layer grown thereon are required. It is necessary to reduce crystal defects such as stacking faults generated from the interface with the group III compound semiconductor layer.

【0008】したがって、この発明の目的は、III−
V族化合物半導体層上にII−VI族化合物半導体層を
成長させる場合に、それらのIII−V族化合物半導体
層とII−VI族化合物半導体層との界面から発生する
積層欠陥などの結晶欠陥の大幅な低減を図ることができ
る化合物半導体層の成長方法および気相成長装置を提供
することにある。
Accordingly, an object of the present invention is to provide
When a II-VI compound semiconductor layer is grown on a group V compound semiconductor layer, crystal defects such as stacking faults generated from an interface between the III-V compound semiconductor layer and the II-VI compound semiconductor layer are removed. An object of the present invention is to provide a compound semiconductor layer growth method and a vapor phase growth apparatus capable of achieving a significant reduction.

【0009】[0009]

【課題を解決するための手段】本発明者は、従来技術が
有する上述の課題を解決すべく、鋭意検討を行った。以
下にその概要を説明する。
Means for Solving the Problems The present inventor has made intensive studies in order to solve the above-mentioned problems of the prior art. The outline is described below.

【0010】図1にGaAs表面に対するSの付着係数
の温度依存性を示す。ただし、このSの付着係数の温度
依存性は、基板温度を変えてGaAs基板上にMBE法
によりZnMgSSe層を成長させ、そのS組成の基板
温度による変化を調べることにより求めたものである。
また、Sの分子線源の原料にはZnSを用い、基板温度
以外の条件は同一とした。図1より、基板温度が上昇す
るとともにSの付着係数は小さくなることがわかる。
FIG. 1 shows the temperature dependence of the adhesion coefficient of S on the GaAs surface. However, the temperature dependence of the adhesion coefficient of S was determined by changing the substrate temperature, growing a ZnMgSSe layer on a GaAs substrate by the MBE method, and examining the change in the S composition with the substrate temperature.
Further, ZnS was used as a raw material of the molecular beam source of S, and conditions other than the substrate temperature were the same. From FIG. 1, it can be seen that as the substrate temperature increases, the S adhesion coefficient decreases.

【0011】また、Seについても、例えば基板温度が
300℃のときと400℃のときとではその成長速度が
異なり、400℃のときの方が成長速度が小さいので、
付着係数は基板温度の上昇とともに小さくなる。Teに
ついても同様の傾向を示すものと考えられる。
Also, for Se, for example, when the substrate temperature is 300 ° C. and 400 ° C., the growth rate is different, and when the substrate temperature is 400 ° C., the growth rate is lower.
The adhesion coefficient decreases with increasing substrate temperature. It is considered that Te also shows a similar tendency.

【0012】ところで、II−VI族化合物半導体を用
いた半導体発光素子をMBE法により製造する場合にお
いては通常、III−V族化合物半導体成長用の成長室
とII−VI族化合物半導体成長用の成長室とを搬送路
で接続した構成のMBE装置が用いられる。そして、ま
ず、III−V族化合物半導体成長用の成長室内におい
て基板ホルダー上にGaAs基板を装着した後、このG
aAs基板を所定の成長温度に加熱してその上にGaA
sバッファ層を成長させる。次に、基板ホルダーの加熱
を停止した後、この基板ホルダーを搬送路に設けられた
中間室内に搬送する。次に、この中間室内においてトラ
ンスファーロッドによりGaAs基板を基板ホルダーか
ら取り外した後、別のトランスファーロッドに移し替
え、このトランスファーロッドによりGaAs基板をI
I−VI族化合物半導体成長用の基板ホルダーに装着す
る。その後、この基板ホルダーをII−VI族化合物半
導体成長用の成長室内に導入し、この成長室内において
GaAsバッファ層上にII−VI族化合物半導体層を
成長させる。
When a semiconductor light emitting device using a II-VI compound semiconductor is manufactured by the MBE method, a growth chamber for growing a III-V compound semiconductor and a growth chamber for growing a II-VI compound semiconductor are usually used. An MBE apparatus having a configuration in which the chambers are connected by a transport path is used. First, a GaAs substrate is mounted on a substrate holder in a growth chamber for growing a group III-V compound semiconductor,
The GaAs substrate is heated to a predetermined growth temperature, and GaAs is
Grow the s-buffer layer. Next, after the heating of the substrate holder is stopped, the substrate holder is transported to an intermediate room provided in the transport path. Next, after the GaAs substrate is removed from the substrate holder by the transfer rod in the intermediate chamber, the GaAs substrate is transferred to another transfer rod.
It is mounted on a substrate holder for growing a group I-VI compound semiconductor. Thereafter, the substrate holder is introduced into a growth chamber for growing a II-VI compound semiconductor, and a II-VI compound semiconductor layer is grown on the GaAs buffer layer in the growth chamber.

【0013】しかしながら、本発明者の知見によれば、
この場合、III−V族化合物半導体成長用の成長室か
らII−VI族化合物半導体成長用の成長室にGaAs
基板を搬送する間に、GaAsバッファ層の表面に主と
してS、SeなどのVI族元素が不純物として付着して
しまうことにより、II−VI族化合物半導体成長用の
成長室内においてGaAsバッファ層上にII−VI族
化合物半導体層を成長させたとき、それらの不純物が核
となって、GaAsバッファ層とII−VI族化合物半
導体層との界面から積層欠陥が高密度で発生してしま
う。ここで、成長室や搬送路が十分に清浄で汚染がなけ
れば、これらの不純物の付着は起きないと考えられる
が、実際には、II−VI族化合物半導体の成長を行っ
たMBE装置においては、これらの不純物による汚染は
避けられないものと考えられる。
However, according to the findings of the present inventors,
In this case, GaAs is transferred from the growth chamber for growing a III-V compound semiconductor to the growth chamber for growing a II-VI compound semiconductor.
During the transport of the substrate, a group VI element such as S or Se mainly adheres to the surface of the GaAs buffer layer as an impurity, so that II is formed on the GaAs buffer layer in a growth chamber for growing a II-VI compound semiconductor. When the -VI compound semiconductor layer is grown, the impurities serve as nuclei, and stacking faults are generated at a high density from the interface between the GaAs buffer layer and the II-VI compound semiconductor layer. Here, unless the growth chamber and the transport path are sufficiently clean and free from contamination, it is considered that these impurities do not adhere. In practice, however, in an MBE apparatus for growing a II-VI group compound semiconductor, It is considered that contamination by these impurities is inevitable.

【0014】本発明者の検討によれば、この積層欠陥の
低減のためには、GaAs基板の表面にS、Seなどの
VI族元素の不純物を付着させないことがまず必要であ
り、それらの不純物が付着してしまった場合には、II
−VI族化合物半導体の成長前にそれらを除去しておく
ことが必要である。そして、このためには、SおよびS
eなどの付着係数が、基板温度の上昇とともに小さくな
るという先に述べた事実を積極的に利用し、基板の搬送
中におけるS、Seなどの不純物の付着を低減するか、
付着した不純物を脱離させて除去することが有効であ
る。
According to the study of the present inventor, in order to reduce this stacking fault, it is first necessary to prevent the impurities of Group VI elements such as S and Se from adhering to the surface of the GaAs substrate. Is attached, II
It is necessary to remove them before growing the group VI compound semiconductors. And for this, S and S
The adhesion coefficient such as e decreases as the substrate temperature increases, by positively utilizing the aforementioned fact to reduce the adhesion of impurities such as S and Se during the transfer of the substrate,
It is effective to remove attached impurities by removing them.

【0015】具体的には、まず、搬送中の基板表面への
S、Seなどの不純物の付着を低減するためには、基板
ホルダーを保温することなどにより搬送中の基板の温度
が300℃以下、好適には480℃以下にならないよう
にするのが有効である。図2に、搬送時の最低温度と積
層欠陥密度との関係を示す。ただし、この積層欠陥密度
の測定に用いた試料は、III−V族化合物半導体成長
用の成長室においてGaAs基板上にGaAsバッファ
層を成長させた後、このGaAs基板をII−VI族化
合物半導体成長用の成長室に搬送し、この成長室におい
て、まずZnの分子線を20分間照射してからZnSe
層を成長させることにより作製した。ここで、搬送時の
最低温度とは、II−VI族化合物半導体成長用の成長
室に基板ホルダーが取り付けられた際の温度である。こ
れは、III−V族化合物半導体成長用の成長室におい
てGaAs層を成長させる際には、Asの分子線を照射
して(2×4)β構造と呼ばれる表面構造が観測される
ようにするため、成長温度を約550℃とするが、成長
終了後、基板ホルダーの加熱を停止し、搬送を行ってい
る間に温度が下がり、II−VI族化合物半導体成長用
の成長室内で最低の温度になるからである。図2による
と、搬送時の最低温度が低下すればするほど積層欠陥密
度が増加している。これは、搬送時の成長室内でのS、
Seなどの不純物を核として積層欠陥が発生するためで
あり、搬送中の温度を上昇させることにより、これらの
不純物は付着しにくくなることを意味している。
Specifically, first, in order to reduce the adhesion of impurities such as S and Se to the surface of the substrate being transported, the temperature of the substrate being transported should be 300 ° C. or less by keeping the substrate holder warm. It is effective to keep the temperature below 480 ° C. FIG. 2 shows the relationship between the minimum temperature during transport and the stacking fault density. The sample used for the measurement of the stacking fault density was obtained by growing a GaAs buffer layer on a GaAs substrate in a growth chamber for growing a III-V compound semiconductor, and then growing the GaAs substrate on a II-VI compound semiconductor. To a growth chamber for irradiation, where the molecular beam of Zn is first irradiated for 20 minutes and then ZnSe.
Fabricated by growing layers. Here, the minimum temperature during transport is the temperature when the substrate holder is attached to the growth chamber for growing a II-VI compound semiconductor. This is because when growing a GaAs layer in a growth chamber for growing a III-V compound semiconductor, a molecular structure of As is irradiated so that a surface structure called (2 × 4) β structure is observed. For this reason, the growth temperature is set to about 550 ° C., but after the growth is completed, the heating of the substrate holder is stopped, and the temperature decreases during the transfer, and the lowest temperature in the growth chamber for II-VI group compound semiconductor growth. Because it becomes. According to FIG. 2, the stacking fault density increases as the minimum temperature during transport decreases. This is because S in the growth chamber during transport,
This is because stacking faults occur with impurities such as Se as nuclei, and this means that by raising the temperature during transportation, it becomes difficult for these impurities to adhere.

【0016】次に、搬送時に基板表面に付着したS、S
eなどの不純物をII−VI族化合物半導体層の成長前
に除去するためには、II−VI族化合物半導体成長用
の成長室におけるII−VI族化合物半導体層の成長開
始前に基板を480℃以上の温度に昇温して基板表面に
付着した不純物を脱離させることが有効である。図3
に、II−VI族化合物半導体成長用の成長室内での昇
温時の最高温度と積層欠陥密度との関係を示す。ただ
し、昇温はII−VI族化合物半導体成長用の成長室内
に基板ホルダーを取り付けた後に行った。図3による
と、昇温時の最高温度が高いほど積層欠陥が低減してお
り、基板表面に付着した不純物が脱離していることがわ
かる。これは、この不純物の脱離に伴い積層欠陥密度が
低減したものと考えられる。
Next, S, S adhering to the substrate surface during transport
In order to remove impurities such as e before the growth of the II-VI compound semiconductor layer, the substrate is heated to 480 ° C. before the growth of the II-VI compound semiconductor layer is started in the growth chamber for growing the II-VI compound semiconductor. It is effective to elevate the temperature to the above temperature to desorb impurities adhering to the substrate surface. FIG.
The relationship between the maximum temperature and the stacking fault density in a growth chamber for growing II-VI group compound semiconductors is shown in FIG. However, the temperature was raised after mounting the substrate holder in the growth chamber for growing the II-VI compound semiconductor. According to FIG. 3, it can be seen that stacking faults are reduced as the maximum temperature at the time of temperature increase is higher, and impurities attached to the substrate surface are desorbed. This is presumably because the stacking fault density was reduced due to the desorption of the impurities.

【0017】そして、これらの手法により、積層欠陥密
度を1×104 cm-2程度に低減することができること
が確認され、さらに部分的には103 cm-2台にまで積
層欠陥密度を低減することができることも確認され、こ
れらの手法が有効であることがわかった。また、この手
法は、使用するMBE装置が古かったり、使用前に別の
物質を成長させていた場合などに特に有効な方法であ
る。
It has been confirmed that the stacking fault density can be reduced to about 1 × 10 4 cm −2 by these techniques, and further, the stacking fault density can be partially reduced to the order of 10 3 cm −2. It was also confirmed that these methods could be used, and it was found that these techniques were effective. This method is particularly effective when the used MBE apparatus is old or another substance is grown before use.

【0018】以上はIII−V族化合物半導体層および
II−VI族化合物半導体層をMBE法により成長させ
る場合であるが、同様な手法は、例えば、III−V族
化合物半導体層を有機金属化学気相成長(MOCVD)
法により成長させ、II−VI族化合物半導体層をMB
E法により成長させる場合などにも適用することができ
る。ここで、III−V族化合物半導体層をMOCVD
法により成長させる場合には、成長後に原料ガスの供給
を停止して反応管内を窒素ガスでパージし、さらに反応
管内を真空排気した後にII−VI族化合物半導体成長
用の成長室に搬送する。
The above is a case where the III-V compound semiconductor layer and the II-VI compound semiconductor layer are grown by the MBE method. Phase growth (MOCVD)
The II-VI compound semiconductor layer is grown by MB method.
The present invention can be applied to a case where the growth is performed by the E method. Here, the group III-V compound semiconductor layer is formed by MOCVD.
In the case of growing by the method, after the growth, the supply of the raw material gas is stopped, the inside of the reaction tube is purged with nitrogen gas, and the inside of the reaction tube is evacuated and then transferred to a growth chamber for II-VI group compound semiconductor growth.

【0019】この発明は、以上の検討に基づいて案出さ
れたものである。
The present invention has been devised based on the above study.

【0020】すなわち、上記目的を達成するために、こ
の発明の第1の発明による化合物半導体層の成長方法
は、III−V族化合物半導体成長用の第1の成長室に
おいて分子線エピタキシー法または有機金属化学気相成
長法により基板上にIII−V族化合物半導体層を成長
させた後、基板をII−VI族化合物半導体成長用の第
2の成長室に搬送し、この第2の成長室において分子線
エピタキシー法または有機金属化学気相成長法により基
板上にII−VI族化合物半導体層を成長させるように
した化合物半導体層の成長方法において、第1の成長室
から第2の成長室への搬送中の基板の温度を300℃以
上570℃以下に保つようにしたことを特徴とするもの
である。
That is, in order to achieve the above object, a method for growing a compound semiconductor layer according to the first invention of the present invention is a method for growing a compound semiconductor layer in a first growth chamber for growing a III-V compound semiconductor by a molecular beam epitaxy method or an organic light emitting method. After growing a group III-V compound semiconductor layer on a substrate by metal chemical vapor deposition, the substrate is transported to a second growth chamber for growing a group II-VI compound semiconductor, where the second growth chamber is used. In a compound semiconductor layer growth method in which a II-VI group compound semiconductor layer is grown on a substrate by a molecular beam epitaxy method or a metal organic chemical vapor deposition method, the first growth chamber is moved from the first growth chamber to the second growth chamber. The temperature of the substrate during transfer is maintained at 300 ° C. or more and 570 ° C. or less.

【0021】この発明の第1の発明において、基板表面
へのS、SeなどのVI族元素などの不純物の付着をよ
り有効に防止するために、好適には、第1の成長室から
第2の成長室への搬送中の基板の温度を480℃以上5
70℃以下に保つ。
In the first aspect of the present invention, in order to more effectively prevent the attachment of impurities such as Group VI elements such as S and Se to the substrate surface, it is preferable to remove the second growth chamber from the first growth chamber. The temperature of the substrate during transfer to the growth chamber is 480 ° C. or higher5
Keep below 70 ° C.

【0022】この発明の第2の発明は、III−V族化
合物半導体成長用の第1の成長室において分子線エピタ
キシー法または有機金属化学気相成長法により基板上に
III−V族化合物半導体層を成長させた後、基板をI
I−VI族化合物半導体成長用の第2の成長室に搬送
し、この第2の成長室において分子線エピタキシー法ま
たは有機金属化学気相成長法により基板上にII−VI
族化合物半導体層を成長させるようにした化合物半導体
層の成長方法において、第2の成長室におけるII−V
I族化合物半導体層の成長開始前に基板を480℃以上
570℃以下の温度に加熱するようにしたことを特徴と
するものである。
According to a second aspect of the present invention, a III-V compound semiconductor layer is formed on a substrate by a molecular beam epitaxy method or a metal organic chemical vapor deposition method in a first growth chamber for growing a III-V compound semiconductor. After the growth of
The substrate is transported to a second growth chamber for growing a group I-VI compound semiconductor, where the II-VI compound semiconductor is grown on the substrate by molecular beam epitaxy or metal organic chemical vapor deposition.
In the method for growing a compound semiconductor layer in which a group III compound semiconductor layer is grown, the II-V
The method is characterized in that the substrate is heated to a temperature of 480 ° C. or more and 570 ° C. or less before the start of the growth of the group I compound semiconductor layer.

【0023】この発明の第1の発明および第2の発明に
おいて、III−V族化合物半導体層は、典型的にはG
aAs層である。また、II−VI族化合物半導体層
は、Zn、Mg、Be、CdおよびHgからなる群より
選ばれた少なくとも一種類以上のII族元素とO、S、
Se、TeおよびPoからなる群より選ばれた少なくと
も一種類以上のVI族元素とからなり、具体例をいくつ
か挙げると、ZnCdMgSSe層、ZnMgSSe
層、ZnSSe層、ZnSe層、ZnTe層などであ
る。
In the first and second aspects of the present invention, the group III-V compound semiconductor layer typically comprises
aAs layer. Further, the II-VI group compound semiconductor layer includes at least one or more group II elements selected from the group consisting of Zn, Mg, Be, Cd, and Hg, and O, S,
It is composed of at least one or more group VI elements selected from the group consisting of Se, Te, and Po. To name a few specific examples, a ZnCdMgSSe layer, a ZnMgSSe
Layer, ZnSSe layer, ZnSe layer, ZnTe layer, and the like.

【0024】この発明の第3の発明は、分子線エピタキ
シー法または有機金属化学気相成長法によりIII−V
族化合物半導体層を成長させるための第1の成長室と、
分子線エピタキシー法または有機金属化学気相成長法に
よりII−VI族化合物半導体層を成長させるための第
2の成長室と、第1の成長室と第2の成長室との間で基
板を搬送するための搬送路とを有する気相成長装置にお
いて、第1の成長室から第2の成長室への搬送中の基板
の温度を300℃以上570℃以下に保つことができる
ように構成されていることを特徴とするものである。
According to a third aspect of the present invention, there is provided a method according to the present invention, which comprises the steps of III-V by molecular beam epitaxy or metalorganic chemical vapor deposition.
A first growth chamber for growing a group III compound semiconductor layer;
A second growth chamber for growing a II-VI compound semiconductor layer by molecular beam epitaxy or metal organic chemical vapor deposition, and a substrate transported between the first growth chamber and the second growth chamber And a transfer path for performing the transfer, the temperature of the substrate being transferred from the first growth chamber to the second growth chamber can be maintained at 300 ° C. or higher and 570 ° C. or lower. It is characterized by having.

【0025】この発明の第3の発明においては、基板表
面へのS、SeなどのVI族元素などの不純物の付着を
より有効に防止するために、好適には、第1の成長室か
ら第2の成長室への搬送中の基板の温度を480℃以上
570℃以下に保つことができるようにする。
In the third aspect of the present invention, in order to more effectively prevent the attachment of impurities such as Group VI elements such as S and Se to the substrate surface, it is preferable to remove the first growth chamber from the first growth chamber. 2, so that the temperature of the substrate during transfer to the growth chamber can be maintained at 480 ° C. or higher and 570 ° C. or lower.

【0026】この発明の第3の発明において、第1の成
長室から第2の成長室への搬送中の基板の温度を300
℃以上570℃以下に保つためには、具体的には、例え
ば、基板ホルダーの熱容量を十分に大きくしたり、トラ
ンスファーロッドを加熱可能に構成し、このトランスフ
ァーロッドにより基板を保持したときにこの基板を加熱
したりすればよい。
In the third aspect of the present invention, the temperature of the substrate being transferred from the first growth chamber to the second growth chamber is set to 300 degrees.
In order to maintain the temperature in the range of not less than 570 ° C. and not more than 570 ° C., specifically, for example, the heat capacity of the substrate holder is sufficiently increased, or the transfer rod is configured to be heatable, and the substrate is held by the transfer rod. May be heated.

【0027】この発明において、分子線エピタキシー法
には、ガス原料を用いた分子線エピタキシー法や有機金
属化合物原料を用いた分子線エピタキシー(MOMB
E)法などの各種の分子線エピタキシー法が含まれる。
In the present invention, the molecular beam epitaxy includes a molecular beam epitaxy using a gas source and a molecular beam epitaxy (MOMB) using an organometallic compound source.
Various molecular beam epitaxy methods such as the E) method are included.

【0028】上述のように構成されたこの発明の第1の
発明によれば、第1の成長室から第2の成長室への搬送
中の基板の温度を300℃以上570℃以下に保つよう
にしていることにより、搬送中の基板表面へのS、Se
などの不純物の付着を防止することができる。
According to the first aspect of the present invention configured as described above, the temperature of the substrate during transfer from the first growth chamber to the second growth chamber is maintained at 300 ° C. or more and 570 ° C. or less. S, Se on the substrate surface during transportation
And the like can be prevented from adhering.

【0029】上述のように構成されたこの発明の第2の
発明によれば、第2の成長室におけるII−VI族化合
物半導体層の成長開始前に基板を480℃以上570℃
以下の温度に加熱するようにしていることにより、搬送
中に基板表面に付着したS、Seなどの不純物を脱離さ
せて除去することができる。
According to the second aspect of the present invention configured as described above, before starting the growth of the II-VI group compound semiconductor layer in the second growth chamber, the substrate is heated from 480 ° C. to 570 ° C.
By heating to the following temperature, impurities such as S and Se adhered to the substrate surface during transport can be removed by desorption.

【0030】上述のように構成されたこの発明の第3の
発明によれば、第1の成長室から第2の成長室への搬送
中の基板の温度を300℃以上570℃以下に保つこと
ができるように構成されていることにより、搬送中の基
板表面へのS、Seなどの不純物の付着を防止すること
ができる。
According to the third aspect of the present invention configured as described above, the temperature of the substrate during transfer from the first growth chamber to the second growth chamber is maintained at 300 ° C. or more and 570 ° C. or less. This configuration can prevent impurities such as S and Se from adhering to the substrate surface during transfer.

【0031】[0031]

【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0032】まず、以下の実施形態においてIII−V
族化合物半導体層およびII−VI族化合物半導体層の
成長に用いるMBE装置について説明する。図4はこの
MBE装置の構成を示す。
First, in the following embodiment, III-V
An MBE apparatus used for growing a group III compound semiconductor layer and a group II-VI compound semiconductor layer will be described. FIG. 4 shows the configuration of this MBE apparatus.

【0033】図4に示すように、このMBE装置は、そ
れぞれ超高真空に排気可能な真空容器からなる第1の成
長室1および第2の成長室2が超高真空に排気可能な搬
送路3で接続された構成を有する。ここで、第1の成長
室1はIII−V族化合物半導体成長用であり、第2の
成長室2はII−VI族化合物半導体成長用である。第
1の成長室1と搬送路3との間および第2の成長室2と
搬送路3との間にはそれぞれゲートバルブ(図示せず)
が設けられ、搬送時にこれらのゲートバルブが開閉され
る。
As shown in FIG. 4, this MBE apparatus has a transfer path in which a first growth chamber 1 and a second growth chamber 2 each composed of a vacuum vessel capable of being evacuated to an ultra-high vacuum. 3 are connected. Here, the first growth chamber 1 is for growing a III-V compound semiconductor, and the second growth chamber 2 is for growing a II-VI compound semiconductor. A gate valve (not shown) is provided between the first growth chamber 1 and the transport path 3 and between the second growth chamber 2 and the transport path 3, respectively.
Are provided, and these gate valves are opened and closed during transport.

【0034】これらの第1の成長室1および第2の成長
室2は互いに同一の構成を有する。すなわち、これらの
第1の成長室1および第2の成長室2においては、例え
ばヒータ(図示せず)を内蔵するMo製の基板ホルダー
4が配置され、この基板ホルダー4に基板5が例えばI
n(図示せず)を用いて取り付けられるようになってい
る。この基板5の表面に対向してプラズマセル6および
必要な個数の分子線源7が配置されている。プラズマセ
ル6としては、電子サイクロトロン共鳴(ECR)セル
や高周波(RF)プラズマセルなどが用いられ、これら
に例えば窒素ガスなどを外部から供給することによりN
2 プラズマを生成することができるようになっている。
分子線源7としては、クヌーセンセル(Kセル)やバル
ブセルが用いられる。また、分子線源7の原料には、単
体原料、それらをクラッキングしたもの、化合物半導体
原料などが用いられる。
The first growth chamber 1 and the second growth chamber 2 have the same configuration. That is, in the first growth chamber 1 and the second growth chamber 2, for example, a Mo substrate holder 4 having a built-in heater (not shown) is disposed, and the substrate 5 is mounted on the substrate holder 4 by, for example, I.
n (not shown). A plasma cell 6 and a required number of molecular beam sources 7 are arranged facing the surface of the substrate 5. As the plasma cell 6, an electron cyclotron resonance (ECR) cell, a radio frequency (RF) plasma cell, or the like is used.
Two plasmas can be generated.
As the molecular beam source 7, a Knudsen cell (K cell) or a valve cell is used. As the raw material of the molecular beam source 7, a single raw material, a material obtained by cracking them, a compound semiconductor raw material, and the like are used.

【0035】このMBE装置においては、基板ホルダー
4は、十分に大きな熱容量を有するように例えば十分に
大きな肉厚に構成されており、第1の成長室1において
成長を行った後に基板ホルダー4の加熱を停止し、搬送
路3内を基板ホルダー4を搬送する間、基板5の温度が
少なくとも300℃以上、例えば400〜500℃に保
たれるようになっている。
In this MBE apparatus, the substrate holder 4 is formed, for example, with a sufficiently large thickness so as to have a sufficiently large heat capacity, and after growing in the first growth chamber 1, the substrate holder 4 While the heating is stopped and the substrate holder 4 is transported in the transport path 3, the temperature of the substrate 5 is kept at least 300 ° C. or more, for example, 400 to 500 ° C.

【0036】次に、この発明の一実施形態によるII−
VI族化合物半導体を用いた半導体レーザの製造方法に
ついて説明する。この半導体レーザは、SCH(Separa
te Confinement Heterostructure) 構造を有するもので
ある。
Next, according to one embodiment of the present invention, II-
A method for manufacturing a semiconductor laser using a group VI compound semiconductor will be described. This semiconductor laser is SCH (Separa
te Confinement Heterostructure).

【0037】この第1の実施形態による半導体レーザを
製造するには、まず、図4に示すMBE装置の超高真空
に排気されたIII−V族化合物半導体成長用の第1の
成長室1内に試料交換室(図示せず)を介してn型Ga
As基板11(図5)を導入し、基板ホルダー4に装着
する。ここで、このn型GaAs基板11にはn型不純
物として例えばSiがドープされている。次に、基板ホ
ルダー4をヒータにより加熱してn型GaAs基板11
を例えば580℃付近の温度に加熱し、その表面をサー
マルエッチングすることにより表面酸化膜などを除去し
て表面清浄化を行う。次に、このn型GaAs基板11
を所定の成長温度、例えば約550℃に保持し、図5に
示すように、このn型GaAs基板11上にMBE法に
よりn型不純物として例えばSiがドープされたn型G
aAsバッファ層12を成長させる。
In order to manufacture the semiconductor laser according to the first embodiment, first, the inside of the first growth chamber 1 for growing a III-V compound semiconductor evacuated to an ultra-high vacuum of the MBE apparatus shown in FIG. Through a sample exchange chamber (not shown)
The As substrate 11 (FIG. 5) is introduced and mounted on the substrate holder 4. Here, the n-type GaAs substrate 11 is doped with, for example, Si as an n-type impurity. Next, the n-type GaAs substrate 11 is heated by heating the substrate holder 4 with a heater.
Is heated to a temperature of, for example, about 580 ° C., and the surface is thermally etched to remove a surface oxide film and the like to clean the surface. Next, the n-type GaAs substrate 11
Is maintained at a predetermined growth temperature, for example, about 550 ° C., and as shown in FIG. 5, an n-type G doped with, for example, Si as an n-type impurity on the n-type GaAs substrate 11 by the MBE method.
The aAs buffer layer 12 is grown.

【0038】次に、基板ホルダー4の加熱を停止した
後、この基板ホルダー4を搬送路3に設けられた中間室
内に搬送する。次に、この中間室内においてトランスフ
ァーロッドによりn型GaAs基板11を基板ホルダー
4から取り外した後、別のトランスファーロッドに移し
替え、このトランスファーロッドによりn型GaAs基
板11をII−VI族化合物半導体成長用の基板ホルダ
ー4に装着する。次に、この基板ホルダー4をII−V
I族化合物半導体成長用の第2の成長室2内に導入す
る。この場合、上述のように基板ホルダー4の熱容量が
十分に大きいので、このn型GaAs基板11の搬送中
の温度は300℃以上、例えば400〜500℃に保つ
ことができ、その表面にS、Seなどの不純物が付着す
るのを防止することができる。
Next, after the heating of the substrate holder 4 is stopped, the substrate holder 4 is transferred to an intermediate room provided in the transfer path 3. Next, after removing the n-type GaAs substrate 11 from the substrate holder 4 by the transfer rod in the intermediate chamber, the transfer rod is transferred to another transfer rod, and the n-type GaAs substrate 11 is transferred by the transfer rod to the II-VI group compound semiconductor growth. Is mounted on the substrate holder 4. Next, this substrate holder 4 is
It is introduced into the second growth chamber 2 for growing a group I compound semiconductor. In this case, since the heat capacity of the substrate holder 4 is sufficiently large as described above, the temperature of the n-type GaAs substrate 11 during transportation can be maintained at 300 ° C. or more, for example, 400 to 500 ° C., and S, S It is possible to prevent impurities such as Se from attaching.

【0039】次に、この第2の成長室2において、レー
ザ構造を形成する各II−VI族化合物半導体層の成長
を行うが、それに先立ち、基板ホルダー4を加熱するこ
とによりn型GaAs基板11を480℃以上の温度、
例えば510℃に昇温し、例えば1〜2分間保持する。
これによって、搬送中などにGaAsバッファ層12の
表面に付着したS、Seなどの不純物を脱離させて除去
することができる。次に、n型GaAs基板11を例え
ば280℃程度の成長温度に設定した後、n型GaAs
バッファ層12上に、Znの分子線を20分間照射して
から、n型ZnSeバッファ層13、n型ZnMgSS
eクラッド層14、例えばZnS0.06Se0.94からなる
n型ZnSSe光導波層15、例えば厚さが3.5nm
の単一量子井戸構造のZn0.6 Cd0.4 Seからなる活
性層16、例えばZnS0.06Se0.94からなるp型Zn
SSe光導波層17、p型ZnMgSSeクラッド層1
8、p型ZnSSe層19、p型ZnSeコンタクト層
20、p型ZnTe/ZnSe多重量子井戸(MQW)
層21およびp型ZnTeコンタクト層22を、順次成
長させる。
Next, in the second growth chamber 2, each II-VI compound semiconductor layer forming the laser structure is grown. Prior to that, the n-type GaAs substrate 11 is heated by heating the substrate holder 4. At a temperature of 480 ° C or higher,
For example, the temperature is raised to 510 ° C., and the temperature is maintained, for example, for 1 to 2 minutes.
Thereby, impurities such as S and Se adhering to the surface of the GaAs buffer layer 12 during transportation or the like can be eliminated and removed. Next, after setting the n-type GaAs substrate 11 to a growth temperature of, for example, about 280 ° C., the n-type GaAs
After irradiating the buffer layer 12 with a molecular beam of Zn for 20 minutes, the n-type ZnSe buffer layer 13 and the n-type ZnMgSS
e-cladding layer 14, for example, n-type ZnSSe optical waveguide layer 15 made of ZnS 0.06 Se 0.94 , for example, having a thickness of 3.5 nm
Active layer 16 composed of Zn 0.6 Cd 0.4 Se having a single quantum well structure, for example, p-type Zn composed of ZnS 0.06 Se 0.94
SSe optical waveguide layer 17, p-type ZnMgSSe clad layer 1
8, p-type ZnSSe layer 19, p-type ZnSe contact layer 20, p-type ZnTe / ZnSe multiple quantum well (MQW)
A layer 21 and a p-type ZnTe contact layer 22 are grown sequentially.

【0040】ここで、n型ZnSeバッファ層13、n
型ZnMgSSeクラッド層14およびn型ZnSSe
光導波層15には、n型不純物として例えばClがドー
プされている。また、p型ZnSSe光導波層17、p
型ZnMgSSeクラッド層18、p型ZnSSe層1
9、p型ZnSeコンタクト層20、p型ZnTe/Z
nSeMQW層21およびp型ZnTeコンタクト層2
2には、p型不純物として例えばNがドープされてい
る。また、n型ZnSeバッファ層13、n型ZnMg
SSeクラッド層14およびn型ZnSSe光導波層1
5のn型不純物としてのClのドーピングは、例えば、
ZnCl2 の分子線源7を用いて行う。一方、p型Zn
SSe光導波層17、p型ZnMgSSeクラッド層1
8、p型ZnSSe層19、p型ZnSeコンタクト層
20、p型ZnTe/ZnSeMQW層21およびp型
ZnTeコンタクト層22のp型不純物としてのNのド
ーピングは、図4に示すMBE装置の第2の成長室2の
プラズマセル6により発生されたN2 プラズマを基板表
面に照射することにより行う。
Here, the n-type ZnSe buffer layer 13, n
-Type ZnMgSSe cladding layer 14 and n-type ZnSSe
The optical waveguide layer 15 is doped with, for example, Cl as an n-type impurity. Further, the p-type ZnSSe optical waveguide layer 17, p
-Type ZnMgSSe cladding layer 18, p-type ZnSSe layer 1
9, p-type ZnSe contact layer 20, p-type ZnTe / Z
nSeMQW layer 21 and p-type ZnTe contact layer 2
2 is doped with, for example, N as a p-type impurity. The n-type ZnSe buffer layer 13 and the n-type ZnMg
SSe clad layer 14 and n-type ZnSSe optical waveguide layer 1
The doping of Cl as the n-type impurity of No. 5 is, for example,
This is performed using a molecular beam source 7 of ZnCl 2 . On the other hand, p-type Zn
SSe optical waveguide layer 17, p-type ZnMgSSe clad layer 1
8, doping of p-type ZnSSe layer 19, p-type ZnSe contact layer 20, p-type ZnTe / ZnSe MQW layer 21 and p-type ZnTe contact layer 22 with N as a p-type impurity is the second doping of the MBE apparatus shown in FIG. This is performed by irradiating the substrate surface with N 2 plasma generated by the plasma cell 6 in the growth chamber 2.

【0041】これらの層の厚さは、例えば、n型ZnM
gSSeクラッド層14およびp型ZnMgSSeクラ
ッド層18は1000nm、n型ZnSSe光導波層1
5およびp型ZnSSe光導波層17は100nm、p
型ZnSSe層19は3000nm、p型ZnSeコン
タクト層20は100nmである。
The thickness of these layers is, for example, n-type ZnM
The gSSe cladding layer 14 and the p-type ZnMgSSe cladding layer 18 have a thickness of 1000 nm and the n-type ZnSSe optical waveguide layer 1
5 and p-type ZnSSe optical waveguide layer 17 are 100 nm, p
The type ZnSSe layer 19 has a thickness of 3000 nm, and the p-type ZnSe contact layer 20 has a thickness of 100 nm.

【0042】次に、ZnTeコンタクト層22上に所定
幅のストライプ形状のレジストパターン(図示せず)を
形成した後、このレジストパターンをマスクとして、少
なくともp型ZnSSe層19に達するまでウエットエ
ッチング法によりエッチングする。これによって、p型
ZnSeコンタクト層20、p型ZnTe/ZnSeM
QW層21およびp型ZnTeコンタクト層22がスト
ライプ形状にパターニングされる。
Next, a stripe-shaped resist pattern (not shown) having a predetermined width is formed on the ZnTe contact layer 22, and this resist pattern is used as a mask by a wet etching method until at least the p-type ZnSSe layer 19 is reached. Etch. Thereby, the p-type ZnSe contact layer 20, the p-type ZnTe / ZnSeM
The QW layer 21 and the p-type ZnTe contact layer 22 are patterned in a stripe shape.

【0043】次に、上述のエッチングに用いたレジスト
パターンを残したまま全面にAl23 膜を真空蒸着し
た後、このレジストパターンを、その上に形成されたA
23 膜とともに除去する(リフトオフ)。これによ
って、ストライプ部以外の部分のp型ZnSSe層19
上にのみAl2 3 膜からなる絶縁層23が形成され
る。この絶縁層23は電流狭窄を行うためのものであ
る。
Next, an Al 2 O 3 film was vacuum-deposited on the entire surface while leaving the resist pattern used for the above-mentioned etching, and the resist pattern was formed on the A
It is removed together with the l 2 O 3 film (lift-off). Thereby, the p-type ZnSSe layer 19 other than the stripe portion is formed.
An insulating layer 23 made of an Al 2 O 3 film is formed only on the upper surface. This insulating layer 23 is for performing current confinement.

【0044】次に、ストライプ形状のp型ZnTeコン
タクト層22および絶縁層23の全面にPd膜、Pt膜
およびAu膜を順次真空蒸着してPd/Pt/Au電極
からなるp側電極24を形成し、その後必要に応じて熱
処理を行って、このp側電極24をp型ZnTeコンタ
クト層22にオーミックコンタクトさせる。一方、n型
GaAs基板11の裏面にはIn電極のようなn側電極
25を形成する。
Next, a Pd film, a Pt film and an Au film are sequentially vacuum-deposited on the entire surface of the stripe-shaped p-type ZnTe contact layer 22 and the insulating layer 23 to form a p-side electrode 24 composed of a Pd / Pt / Au electrode. Then, a heat treatment is performed as necessary to make the p-side electrode 24 into ohmic contact with the p-type ZnTe contact layer 22. On the other hand, on the back surface of the n-type GaAs substrate 11, an n-side electrode 25 such as an In electrode is formed.

【0045】次に、以上のようにしてレーザ構造が形成
されたn型GaAs基板11をバー状に劈開して両共振
器端面を形成し、さらに端面コーティングを施した後、
このバーを劈開してチップ化し、パッケージングを行
う。
Next, the n-type GaAs substrate 11 on which the laser structure has been formed as described above is cleaved into a bar shape to form both resonator end faces, and after coating the end faces,
This bar is cleaved into chips and packaging is performed.

【0046】以上のように、この一実施形態によれば、
III−V族化合物半導体成長用の第1の成長室1にお
いてMBE法によりn型GaAs基板11上にn型Ga
Asバッファ層12を成長させた後、このn型GaAs
基板11を搬送路3を通してII−VI族化合物半導体
成長用の第2の成長室2に搬送する間、このn型GaA
s基板11の温度を300℃以上570℃以下に保って
いることにより、この搬送中にn型GaAsバッファ層
12の表面にS、Seなどの不純物が付着するのを防止
することができる。さらに、第2の成長室2において、
成長開始前にn型GaAs基板11を480℃以上57
0℃以下の温度に加熱していることにより、搬送中など
にこのn型GaAsバッファ層12の表面にS、Seな
どの不純物が付着しても、これらの不純物を脱離させて
除去することができる。そして、これらによりn型Ga
Asバッファ層12の表面が清浄化されることにより、
その清浄な表面にII−VI族化合物半導体層を成長さ
せることができ、これによってn型GaAsバッファ層
12とその上に成長されるII−VI族化合物半導体層
との界面から発生する積層欠陥の密度を例えば103
-2台程度と大幅に低減することができる。
As described above, according to this embodiment,
In a first growth chamber 1 for growing a III-V compound semiconductor, n-type Ga is deposited on an n-type GaAs substrate 11 by MBE.
After growing the As buffer layer 12, the n-type GaAs
While the substrate 11 is transported through the transport path 3 to the second growth chamber 2 for II-VI group compound semiconductor growth, the n-type GaAs
By keeping the temperature of the s substrate 11 at 300 ° C. or more and 570 ° C. or less, it is possible to prevent impurities such as S and Se from adhering to the surface of the n-type GaAs buffer layer 12 during the transport. Further, in the second growth chamber 2,
Before the start of growth, the n-type GaAs substrate 11 is
By heating to a temperature of 0 ° C. or less, even if impurities such as S and Se adhere to the surface of the n-type GaAs buffer layer 12 during transportation or the like, these impurities are desorbed and removed. Can be. And, by these, n-type Ga
By cleaning the surface of the As buffer layer 12,
A II-VI group compound semiconductor layer can be grown on the clean surface, thereby reducing stacking faults generated from the interface between the n-type GaAs buffer layer 12 and the II-VI group compound semiconductor layer grown thereon. Density is, for example, 10 3 c
m -2 units.

【0047】図6は、積層欠陥密度と半導体レーザの寿
命との関係を示す。図6より、この一実施形態により得
られる積層欠陥密度では、半導体レーザの寿命を飛躍的
に延ばすことができることがわかる。
FIG. 6 shows the relationship between the stacking fault density and the life of the semiconductor laser. From FIG. 6, it can be seen that the stacking fault density obtained according to this embodiment can drastically extend the life of the semiconductor laser.

【0048】以上、この発明の一実施形態について具体
的に説明したが、この発明は、上述の実施形態に限定さ
れるものではなく、この発明の技術的思想に基づく各種
の変形が可能である。
As described above, one embodiment of the present invention has been specifically described. However, the present invention is not limited to the above-described embodiment, and various modifications based on the technical idea of the present invention are possible. .

【0049】例えば、上述の一実施形態において用いた
数値や構造などはあくまでも例に過ぎず、必要に応じて
これと異なる数値や構造などを用いてもよい。具体的に
は、図4に示すMBE装置の構成は一例に過ぎず、これ
と異なる構成のMBE装置を用いてもよい。
For example, the numerical values and structures used in the above embodiment are merely examples, and different numerical values and structures may be used as needed. Specifically, the configuration of the MBE apparatus shown in FIG. 4 is merely an example, and an MBE apparatus having a different configuration may be used.

【0050】また、上述の一実施形態においては、第1
の成長室1から第2の成長室2への搬送中にn型GaA
s基板11の温度を300℃以上570℃以下に保つと
ともに、第2の成長室2におけるII−VI族化合物半
導体層の成長開始前にn型GaAs基板11を480℃
以上570℃以下の温度に加熱しているが、これらのう
ちいずれか一方だけを行っても、同等の効果を得ること
ができる。
In the above-described embodiment, the first
N-type GaAs during transfer from the growth chamber 1 to the second growth chamber 2
The temperature of the s substrate 11 is maintained at 300 ° C. or higher and 570 ° C. or lower, and the n-type GaAs substrate 11 is heated to 480 ° C.
Although heating is performed at a temperature of 570 ° C. or lower, the same effect can be obtained by performing only one of these.

【0051】また、例えば、上述の一実施形態におい
て、p型ZnTe/ZnSeMQW層21のp型ZnT
e層の代わりにp型BeTe層またはp型GaAs層を
用い、p型ZnTeコンタクト層22の代わりにp型B
eTeコンタクト層またはp型GaAsコンタクト層を
用い、n型ZnSSe光導波層15およびp型ZnSS
e光導波層17の代わりにそれぞれn型BeZnSe光
導波層およびp型BeZnSe光導波層を用い、n型Z
nMgSSeクラッド層14およびp型ZnMgSSe
クラッド層18の代わりにそれぞれn型BeMgZnS
eクラッド層およびp型BeMgZnSeクラッド層を
用いてもよい。
Further, for example, in the above-described embodiment, the p-type ZnT / ZnSe MQW layer 21 of the p-type ZnT
A p-type BeTe layer or a p-type GaAs layer is used instead of the e-layer, and a p-type BTe layer is used instead of the p-type ZnTe contact layer 22.
Using an eTe contact layer or a p-type GaAs contact layer, the n-type ZnSSe optical waveguide layer 15 and the p-type ZnSS
An n-type BeZnSe optical waveguide layer and a p-type BeZnSe optical waveguide layer are used instead of the e-type optical waveguide layer 17, respectively.
nMgSSe cladding layer 14 and p-type ZnMgSSe
N-type BeMgZnS instead of cladding layer 18
An e-cladding layer and a p-type BeMgZnSe cladding layer may be used.

【0052】さらにまた、上述の一実施形態において
は、この発明をSCH構造の半導体レーザの製造に適用
した場合について説明したが、この発明は、DH(Doub
le Heterostructure)構造の半導体レーザはもちろん、
発光ダイオードの製造に適用することも可能であり、さ
らにはII−VI族化合物半導体を用いた高速半導体素
子の製造に適用することも可能である。
Further, in the above-described embodiment, the case where the present invention is applied to the manufacture of a semiconductor laser having an SCH structure has been described.
le Heterostructure) semiconductor laser,
The present invention can be applied to the manufacture of light-emitting diodes, and further to the manufacture of high-speed semiconductor devices using II-VI compound semiconductors.

【0053】[0053]

【発明の効果】以上説明したように、この発明によれ
ば、第1の成長室から第2の成長室への搬送中の基板の
温度を300℃以上570℃以下に保ち、あるいは、第
2の成長室におけるII−VI族化合物半導体層の成長
開始前に基板を480℃以上570℃以下に加熱するよ
うにしていることにより、搬送中の基板表面への不純物
の付着を防止し、あるいは、搬送中などに基板表面に付
着した不純物を除去することができ、これによってII
I−V族化合物半導体層とその上に成長されるII−V
I族化合物半導体層との界面から発生する積層欠陥の大
幅な低減を図ることができる。
As described above, according to the present invention, the temperature of the substrate during transfer from the first growth chamber to the second growth chamber is kept at 300 ° C. or more and 570 ° C. or less, The substrate is heated to 480 ° C. or more and 570 ° C. or less before the growth of the II-VI group compound semiconductor layer in the growth chamber of (1) to prevent the adhesion of impurities to the substrate surface during transportation, or Impurities adhering to the substrate surface during transportation or the like can be removed.
Group IV compound semiconductor layer and II-V grown thereon
Stacking faults generated from the interface with the group I compound semiconductor layer can be significantly reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】基板温度とSの付着係数との関係を示す略線図
である。
FIG. 1 is a schematic diagram showing a relationship between a substrate temperature and an S adhesion coefficient.

【図2】搬送時の最低温度と積層欠陥密度との関係を示
す略線図である。
FIG. 2 is a schematic diagram illustrating a relationship between a minimum temperature during transport and a stacking fault density.

【図3】昇温時の最高温度と積層欠陥密度との関係を示
す略線図である。
FIG. 3 is a schematic diagram illustrating a relationship between a maximum temperature at the time of temperature rise and a stacking fault density.

【図4】この発明の一実施形態において用いられるMB
E装置の構成を示す略線図である。
FIG. 4 shows an MB used in an embodiment of the present invention.
It is an approximate line figure showing the composition of E device.

【図5】この発明の一実施形態による半導体レーザの製
造方法を説明するための断面図である。
FIG. 5 is a cross-sectional view for explaining the method for manufacturing the semiconductor laser according to one embodiment of the present invention;

【図6】積層欠陥密度と半導体レーザの寿命との関係を
示す略線図である。
FIG. 6 is a schematic diagram illustrating the relationship between stacking fault density and the life of a semiconductor laser.

【符号の説明】[Explanation of symbols]

1・・・第1の成長室、2・・・第2の成長室、3・・
・搬送路、4・・・基板ホルダー、5・・・基板、6・
・・プラズマセル、7・・・分子線源、11・・・n型
GaAs基板、12・・・n型GaAsバッファ層、1
3・・・n型ZnSeバッファ層、14・・・n型Zn
MgSSeクラッド層、15・・・n型ZnSSe光導
波層、16・・・活性層、17・・・p型ZnSSe光
導波層、18・・・p型ZnMgSSeクラッド層、2
0・・・p型ZnSeコンタクト層、21・・・p型Z
nTe/ZnSeMQW層、22・・・p型ZnTeコ
ンタクト層、24・・・p側電極、25・・・n側電極
1 ... first growth chamber, 2 ... second growth chamber, 3 ...
・ Transport path, 4 ・ ・ ・ Substrate holder, 5 ・ ・ ・ Substrate, 6 ・
..Plasma cell, 7 ... molecular beam source, 11 ... n-type GaAs substrate, 12 ... n-type GaAs buffer layer, 1
3 ... n-type ZnSe buffer layer, 14 ... n-type Zn
MgSSe clad layer, 15: n-type ZnSSe optical waveguide layer, 16: active layer, 17: p-type ZnSSe optical waveguide layer, 18: p-type ZnMgSSe clad layer, 2
0 ... p-type ZnSe contact layer, 21 ... p-type Z
nTe / ZnSe MQW layer, 22 ... p-type ZnTe contact layer, 24 ... p-side electrode, 25 ... n-side electrode

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 III−V族化合物半導体成長用の第1
の成長室において分子線エピタキシー法または有機金属
化学気相成長法により基板上にIII−V族化合物半導
体層を成長させた後、上記基板をII−VI族化合物半
導体成長用の第2の成長室に搬送し、この第2の成長室
において分子線エピタキシー法または有機金属化学気相
成長法により上記基板上にII−VI族化合物半導体層
を成長させるようにした化合物半導体層の成長方法にお
いて、 上記第1の成長室から上記第2の成長室への搬送中の上
記基板の温度を300℃以上570℃以下に保つように
したことを特徴とする化合物半導体層の成長方法。
1. A first method for growing a group III-V compound semiconductor.
After growing a group III-V compound semiconductor layer on a substrate by a molecular beam epitaxy method or a metal organic chemical vapor deposition method in a growth chamber, the substrate is placed in a second growth chamber for growing a group II-VI compound semiconductor. And growing the II-VI compound semiconductor layer on the substrate by the molecular beam epitaxy method or the metal organic chemical vapor deposition method in the second growth chamber. A method for growing a compound semiconductor layer, wherein the temperature of the substrate during transfer from the first growth chamber to the second growth chamber is maintained at 300 ° C or higher and 570 ° C or lower.
【請求項2】 上記第1の成長室から上記第2の成長室
への搬送中の上記基板の温度を480℃以上570℃以
下に保つようにしたことを特徴とする請求項1記載の化
合物半導体層の成長方法。
2. The compound according to claim 1, wherein the temperature of the substrate during transfer from the first growth chamber to the second growth chamber is maintained at 480 ° C. or higher and 570 ° C. or lower. A method for growing a semiconductor layer.
【請求項3】 上記III−V族化合物半導体層はGa
As層であることを特徴とする請求項1記載の化合物半
導体層の成長方法。
3. The III-V compound semiconductor layer is formed of Ga
2. The method according to claim 1, wherein the compound semiconductor layer is an As layer.
【請求項4】 上記II−VI族化合物半導体層は、Z
n、Mg、Be、CdおよびHgからなる群より選ばれ
た少なくとも一種類以上のII族元素とO、S、Se、
TeおよびPoからなる群より選ばれた少なくとも一種
類以上のVI族元素とからなることを特徴とする請求項
1記載の化合物半導体層の成長方法。
4. The II-VI compound semiconductor layer according to claim 1,
at least one or more group II elements selected from the group consisting of n, Mg, Be, Cd and Hg, and O, S, Se,
2. The method for growing a compound semiconductor layer according to claim 1, comprising at least one or more Group VI elements selected from the group consisting of Te and Po.
【請求項5】 III−V族化合物半導体成長用の第1
の成長室において分子線エピタキシー法または有機金属
化学気相成長法により基板上にIII−V族化合物半導
体層を成長させた後、上記基板をII−VI族化合物半
導体成長用の第2の成長室に搬送し、この第2の成長室
において分子線エピタキシー法または有機金属化学気相
成長法により上記基板上にII−VI族化合物半導体層
を成長させるようにした化合物半導体層の成長方法にお
いて、 上記第2の成長室における上記II−VI族化合物半導
体層の成長開始前に上記基板を480℃以上570℃以
下の温度に加熱するようにしたことを特徴とする化合物
半導体層の成長方法。
5. A first semiconductor device for growing a group III-V compound semiconductor.
After growing a group III-V compound semiconductor layer on a substrate by a molecular beam epitaxy method or a metal organic chemical vapor deposition method in a growth chamber, the substrate is placed in a second growth chamber for growing a group II-VI compound semiconductor. And growing the II-VI compound semiconductor layer on the substrate by the molecular beam epitaxy method or the metal organic chemical vapor deposition method in the second growth chamber. A method for growing a compound semiconductor layer, wherein the substrate is heated to a temperature of 480 ° C. or more and 570 ° C. or less before the growth of the II-VI group compound semiconductor layer in the second growth chamber is started.
【請求項6】 上記III−V族化合物半導体層はGa
As層であることを特徴とする請求項5記載の化合物半
導体層の成長方法。
6. The III-V compound semiconductor layer is formed of Ga
6. The method according to claim 5, wherein the compound semiconductor layer is an As layer.
【請求項7】 上記II−VI族化合物半導体層は、Z
n、Mg、Be、CdおよびHgからなる群より選ばれ
た少なくとも一種類以上のII族元素とO、S、Se、
TeおよびPoからなる群より選ばれた少なくとも一種
類以上のVI族元素とからなることを特徴とする請求項
5記載の化合物半導体層の成長方法。
7. The II-VI compound semiconductor layer according to claim 1, wherein
at least one or more group II elements selected from the group consisting of n, Mg, Be, Cd and Hg, and O, S, Se,
6. The method for growing a compound semiconductor layer according to claim 5, comprising at least one group VI element selected from the group consisting of Te and Po.
【請求項8】 分子線エピタキシー法または有機金属化
学気相成長法によりIII−V族化合物半導体層を成長
させるための第1の成長室と、 分子線エピタキシー法または有機金属化学気相成長法に
よりII−VI族化合物半導体層を成長させるための第
2の成長室と、 上記第1の成長室と上記第2の成長室との間で基板を搬
送するための搬送路とを有する気相成長装置において、 上記第1の成長室から上記第2の成長室への搬送中の上
記基板の温度を300℃以上570℃以下に保つことが
できるように構成されていることを特徴とする気相成長
装置。
8. A first growth chamber for growing a group III-V compound semiconductor layer by molecular beam epitaxy or metalorganic chemical vapor deposition, and by a molecular beam epitaxy or metalorganic chemical vapor deposition. Vapor phase growth having a second growth chamber for growing a II-VI compound semiconductor layer, and a transfer path for transferring a substrate between the first growth chamber and the second growth chamber An apparatus, wherein the temperature of the substrate during transfer from the first growth chamber to the second growth chamber can be maintained at 300 ° C. or more and 570 ° C. or less. Growth equipment.
【請求項9】 上記第1の成長室から上記第2の成長室
への搬送中の上記基板の温度を480℃以上570℃以
下に保つことができるように構成されていることを特徴
とする請求項8記載の気相成長装置。
9. A structure wherein the temperature of the substrate during transfer from the first growth chamber to the second growth chamber can be maintained at 480 ° C. or higher and 570 ° C. or lower. The vapor phase growth apparatus according to claim 8.
JP339097A 1997-01-10 1997-01-10 Compound semiconductor layer growth method and vapor phase growth apparatus Pending JPH10200211A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP339097A JPH10200211A (en) 1997-01-10 1997-01-10 Compound semiconductor layer growth method and vapor phase growth apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP339097A JPH10200211A (en) 1997-01-10 1997-01-10 Compound semiconductor layer growth method and vapor phase growth apparatus

Publications (1)

Publication Number Publication Date
JPH10200211A true JPH10200211A (en) 1998-07-31

Family

ID=11556044

Family Applications (1)

Application Number Title Priority Date Filing Date
JP339097A Pending JPH10200211A (en) 1997-01-10 1997-01-10 Compound semiconductor layer growth method and vapor phase growth apparatus

Country Status (1)

Country Link
JP (1) JPH10200211A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003083164A1 (en) * 2002-03-29 2003-10-09 Lg Electronics Inc. Surface treatment system, surface treatment method and product produced by surface treatment method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003083164A1 (en) * 2002-03-29 2003-10-09 Lg Electronics Inc. Surface treatment system, surface treatment method and product produced by surface treatment method

Similar Documents

Publication Publication Date Title
JP3470623B2 (en) Method for growing nitride III-V compound semiconductor, method for manufacturing semiconductor device, and semiconductor device
JP3409958B2 (en) Semiconductor light emitting device
EP1196971B1 (en) Nitride semiconductor layer structure and a nitride semiconductor laser incorporating a portion of same
JPH06152072A (en) Semiconductor laser
JPH06164055A (en) Quantum-well semiconductor laser
JP3898798B2 (en) Method for manufacturing gallium nitride compound semiconductor light emitting device
JP3988961B2 (en) Gallium nitride compound semiconductor light emitting device and method for manufacturing the same
JPH10200211A (en) Compound semiconductor layer growth method and vapor phase growth apparatus
JPH09266355A (en) Semiconductor light emitting device
JP2737748B2 (en) Compound semiconductor bonding method
JPH08115877A (en) Semiconductor epitaxial growth method
JPH10303507A (en) Semiconductor light emitting device
JP2009088230A (en) Semiconductor light emitting device and manufacturing method thereof
JPH09148342A (en) Method for growing II-VI compound semiconductor
JPH10326944A (en) Method for manufacturing semiconductor device
JPH10199897A (en) Method for growing compound semiconductor layer
JPH09293937A (en) Semiconductor light emitting device
JP2003289047A (en) Method of growing nitride-based III-V compound semiconductor, method of manufacturing semiconductor device, and semiconductor device
JP2000208876A (en) Method of growing semiconductor layer, method of manufacturing semiconductor device, semiconductor light emitting element and method of manufacturing the same
JPH035051B2 (en)
JPH09232688A (en) Semiconductor light emitting device
JPH10233554A (en) Semiconductor light emitting device
JPH07153781A (en) Method for growing II-VI compound semiconductor
JPH07142514A (en) Method for growing II-VI compound semiconductor
JPH08288311A (en) Semiconductor laminated structure and manufacturing method thereof