JPH10200312A

JPH10200312A - マイクロ波集積回路

Info

Publication number: JPH10200312A
Application number: JP9003906A
Authority: JP
Inventors: Hideo Matsuki; 英夫松木; Yoriji Utsu; 順志宇津
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1997-01-13
Filing date: 1997-01-13
Publication date: 1998-07-31

Abstract

(57)【要約】【課題】整合回路、特にはそのショートスタブのリア
クタンスを高い精度で容易に調整することができるマイ
クロ波集積回路を提供する。【解決手段】整合回路１２の接地導体の一部を、トリ
ミング領域２６として接地導体２２に比して極めて薄く
形成された金属蒸着膜２４で構成し、且つ、トリミング
領域２６の幅寸法を、ショートスタブ１６のギャップ部
１６ｂの幅寸法Ｗｇに合わせるようにしたので、金属蒸
着膜２４をレーザやピンセットなどを用いて容易に除去
して、伝送線路１５ａ，１５ｂのインピーダンスを変化
させることなく、ショートスタブ１６のリアクタンスの
みを高精度にトリミングする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コプレーナ線路を
用いて構成されるショートスタブを具備し、マイクロ波
帯またはミリ波帯の信号を扱うマイクロ波集積回路に関
する。

【０００２】

【発明が解決しようとする課題】車載レーダや無線ＬＡ
Ｎなどの通信分野に対する応用が見込まれているマイク
ロ波集積回路は、インジウム燐（ＩｎＰ）やガリウム砒
素（ＧａＡｓ）等の半導体基板やアルミナなどの誘電体
基板上に、例えば高電子移動度トランジスタ（ＨＥＭ
Ｔ）などの能動素子や、リアクタンス素子からなる整合
回路等を形成して構成されている。このマイクロ波集積
回路としては、低雑音増幅器，発信器，周波数逓倍器，
周波数混合器などがある。

【０００３】この場合、整合回路を構成するリアクタン
ス素子としては、ショートスタブ，オープンスタブ，キ
ャパシタなどが用いられている。そして、整合回路は、
能動素子の入力側及び出力側に設けられることにより、
能動素子の入出力インピーダンスを変換して、所定の値
（例えば５０Ω）に整合させる機能を有している。

【０００４】図２１は、この様な集積回路の一例として
増幅器を構成した場合の回路図である。この図２１にお
いて、ＨＥＭＴ１の入力側（ゲート）及び出力側（ドレ
イン）に、整合回路２及び３を接続して集積回路４を構
成している。整合回路２及び３は、伝送線路２ａ，２ｂ
及び３ａ，３ｂとスタブ２ｃ及び３ｃとキャパシタ２ｄ
及び３ｄとから構成されている。これらのキャパシタ２
ｄ及び３ｄは、ＭＩＭ形のキャパシタからなる。また、
伝送線路２ａ，２ｂ及び３ａ，３ｂとスタブ２ｃ及び３
ｃとは、コプレーナ線路から構成されている。

【０００５】ここで、コプレーナ線路の構成を図２２に
従って説明する。コプレーナ線路５は、誘電体若しくは
半導体の基板６上に、導体７と、その導体７の両側にギ
ャップ部８を介して設けられる接地導体９とで構成され
ている。このコプレーナ線路５の特性インピーダンス
は、導体７の幅寸法Ｗｓとギャップ部８の幅寸法Ｗｇと
の比率で決定される。

【０００６】上記の様な集積回路４では、その作成後に
ＨＥＭＴ１の予測不可能なばらつきに対して、また、Ｈ
ＥＭＴ１に任意の動作条件を与えたいという要求に対し
て改めて整合を取る目的で、整合回路２及び３のリアク
タンスを変化させたい場合がある。

【０００７】この様な場合、扱う信号の周波数がＭＨｚ
帯の集積回路においては、回路内の伝送線路の近傍に複
数のボンディングパッドを予め設けておき、伝送線路と
ボンディングパッド、若しくはボンディングパッド同士
をワイヤで接続する方式がある。しかしながら、上記方
式で生じる、ワイヤの長さやそのワイヤで構成されるル
ープ形状のばらつきはＭＨｚ帯の信号に対しては無視で
きるものであるが、マイクロ波帯及びミリ波帯の信号を
扱う集積回路においては性能を左右するほどの影響とな
ってしまうため、上記方式をそのまま適用することはで
きない。

【０００８】また、特開平３−１９５１０８号公報に
は、マイクロストリップ線路で構成される整合回路の途
中にスイッチング素子を設けて、異なる長さの整合回路
を切替え可能に構成したものが開示されている。しかし
ながら、この方式では、整合回路の長さを離散的な値で
しか取ることができず、能動素子の予測不可能なばらつ
きに対して、若しくは、任意の動作条件を与えたいとい
う要求に対して最適な整合を取るのは極めて困難であ
る。

【０００９】整合回路２及び３を構成しているショート
スタブや伝送線路の導体を直接加工することを考えた。
しかし、上記導体は、通常メッキ等による厚膜（例え
ば、５μｍ程度）で形成されているため、ピンセットな
どの機械的手段を用いて加工するのは極めて難しい。ま
た、レーザを用いた場合でも、導体の厚さに加えて導体
の熱伝導率が高いという要因もあって、レーザの出力を
かなり上げても加工が容易ではなかった。しかも、加工
した部分にバリが生じるためトリミングの精度が上がら
ないという問題があった。

【００１０】本発明は上記課題を解決するものであり、
その目的は、整合回路、特にはそのショートスタブのリ
アクタンスを高い精度で容易に調整することができるマ
イクロ波集積回路を提供することにある。

【００１１】

【課題を解決するための手段】上記目的を達成するた
め、請求項１記載のマイクロ波集積回路によれば、ショ
ートスタブの導体が接続される接地導体における接続部
の周辺に設けられたトリミング領域をトリミングするこ
とにより、ショートスタブひいては整合回路のリアクタ
ンスを簡単且つ高精度に調整することが可能となる。具
体的には、請求項２に記載したようにトリミング領域を
金属蒸着膜で構成したので、例えば、レーザなどを用い
て金属蒸着膜を除去し、ショートスタブの導体長を容易
に変化させることにより、高精度の調整を行うことがで
きる。

【００１２】請求項３記載のマイクロ波集積回路によれ
ば、金属蒸着膜上に複数配置された島状の金属厚膜がト
リミング領域の抵抗を低下させるので、接地導体として
の導電性を確保することができる。

【００１３】請求項４記載のマイクロ波集積回路によれ
ば、複数の島状金属厚膜がトリミング用の目盛りとなる
ことによって、作業者は、その目盛りを基準としてトリ
ミング作業をすることができ、高精度の調整をより容易
に行うことができる。

【００１４】請求項５乃至７記載のマイクロ波集積回路
によれば、金属蒸着膜に（請求項５）また、金属蒸着膜
上に形成された保護膜に（請求項６）略等間隔で設けら
れた穿孔が、若しくは、金属蒸着膜に略等間隔で設けら
れた凸部若しくは凹部が（請求項７）トリミング用の目
盛りとなるので、請求項４と同様の作用効果が得られ
る。

【００１５】請求項８記載のマイクロ波集積回路によれ
ば、ＭＩＭ形キャパシタの接地電極側の線路付近にトリ
ミング領域を配設したことによって、ショートスタブの
導体をＭＩＭ形キャパシタを介して接地導体に接続する
ような構成においても、調整を容易に行うことが可能と
なる。

【００１６】請求項９記載のマイクロ波集積回路によれ
ば、トリミング領域が接地導体に多数の穿孔またはスリ
ットを設けることにより構成されているので、請求項２
と同様に容易に調整を行うことができる。

【００１７】請求項１０記載のマイクロ波集積回路によ
れば、略等間隔で配設された穿孔またはスリットがトリ
ミング用の目盛りを構成するので、請求項４乃至７と同
様の作用効果が得られる。

【００１８】請求項１１記載のマイクロ波集積回路によ
れば、ＭＩＭ形キャパシタの接地電極側の線路付近に請
求項９または１０におけるトリミング領域を配設したこ
とによって、請求項８と同様の作用効果が得られる。

【００１９】請求項１２記載のマイクロ波集積回路によ
れば、コプレーナ線路のギャップ幅寸法よりも十分大き
な領域に構成されたトリミング領域を加工することによ
って、ショートスタブを、その線路幅を変化させつつ延
長する場合にも、線路の特性インピーダンスを一定とす
ることができる。

【００２０】

【発明の実施の形態】以下、本発明の第１実施例につい
て図１乃至図３を参照して説明する。図２は、本発明の
マイクロ波集積回路として構成された増幅回路１０の等
価回路を示すものである。ＨＥＭＴ１１の入力側及び出
力側には、整合回路１２及び１３が配置されている。入
力側の整合回路１２は、入力端子１４とＨＥＭＴ１１の
ゲートとの間を接続する伝送線路１５ａ，１５ｂと、こ
れら伝送線路１５ａ，１５ｂの中間とアースとの間を接
続するショートスタブ１６とから構成されている。

【００２１】また、出力側の整合回路１３は、出力端子
１７とＨＥＭＴ１１のドレインとの間を接続する伝送線
路１８ａ，１８ｂと、これら伝送線路１８ａ，１８ｂの
中間とアースとの間を接続するショートスタブ１９とか
ら構成されている。尚、増幅回路１０は、例えばＩｎＰ
などからなる１枚の半導体基板２０（図１参照）上に形
成されており、所謂ＭＭＩＣ(Monolithic Microwave In
tegrated Circuit) として構成されている。

【００２２】図１（ａ）は、増幅回路１０における入力
側の整合回路１２の内のショートスタブ１６周辺部分を
切出して示す図である。図１（ｂ）は、図１（ａ）のＡ
−Ａ′断面を示す図である。この図１（ａ）において、
整合回路１２の伝送線路１５ａ，１５ｂは、コプレーナ
線路で構成されており、具体的には、図１（ａ）中左右
方向に延びる導体２１ａと、この導体２１ａの両側にギ
ャップ部２１ｂを介して配置された接地導体２２とから
構成されている。

【００２３】上記導体２１ａの図１中左端の延長部分が
入力端子１４に接続され、右端の延長部分がＨＥＭＴ１
１のゲートに接続されている。また、整合回路１２のシ
ョートスタブ１６は、コプレーナ線路で構成されてお
り、具体的には、上記導体２１ａの中央部から下方へ延
びて接地導体２２に接続する導体１６ａと、この導体１
６ａの両側にギャップ部１６ｂを介して配置された接地
導体２２とから構成されている。尚、導体２１ａ及び１
６ａの幅寸法はＷｓ，ギャップ部２１ｂ及び１６ｂの幅
寸法はＷｇである。

【００２４】一方、導体２１ａ及び導体１６ａの両側に
ある接地導体２２は、導体２３により接続されている。
この導体２３は、導体２１ａ及び導体１６ａの下層に絶
縁膜を介して配置されている。

【００２５】さて、接地導体２２におけるショートスタ
ブ１６の導体１６ａが接続される接続部２６ａの周辺に
は、トリミング領域２６，２６が設けられている。この
トリミング領域２６，２６は、上記導体１６ａを下方へ
延長した部分１６ｃの両側に、ギャップ部１６ｂと同じ
幅寸法の領域として形成されている。そして、トリミン
グ領域２６，２６は、例えば金属蒸着膜２４から構成さ
れており、接地導体２２の他の部分と比べて膜厚がかな
り薄く（具体的には、０．２μｍ程度）なるように形成
されている（図１（ｂ）参照）。尚、このトリミング領
域２６，２６及び導体１６ａの延長部分１６ｃは接地導
体２２に導通しており、その一部分となっている。

【００２６】図１（ｂ）に示すＡ−Ａ′断面構造の形成
プロセスを、図３を参照して概略的に述べる。尚、図３
においては、図１（ｂ）の左半分のみを示している。先
ず、半導体基板２０上に金属蒸着膜２４を、必要な領域
に蒸着によって膜厚０．２μｍ程度に形成する（図３
（ａ）参照）。尚、この膜厚は、増幅回路１０が扱う信
号の周波数における表皮深さ以上に設定されており、金
属蒸着膜２４の接地導体としての機能が確保されるよう
になっている。

【００２７】次に、その上層に保護膜（窒化膜，図１
（ａ）では図示を省略している）２５を形成し、金属蒸
着膜２４の接触領域となる部分を除去する（図３（ｂ）
参照）。その後、トリミング領域２６となる部分にメッ
キに対する（下層）レジストＬＲを施し（図３（ｃ）参
照）てから、上層に給電電極層Ｋを形成する（図３
（ｄ）参照）。更に、下層レジストＬＲが施された部分
を覆うようにして上層レジストＵＲを形成してから（図
３（ｅ）参照）、Ａｕメッキする（図３（ｆ）参照）。
メッキが完了すると、上層及び下層レジストＵＲ及びＬ
Ｒ並びに給電電極層Ｋを除去する（図３（ｇ）〜（ｉ）
参照）。

【００２８】以上のようにして、導体１６ａ及びその延
長部分１６ｃ（及び導体２１ａ）並びに接地導体２２を
膜厚５μｍ程度に形成する。尚、金属蒸着膜２４は、例
えば、Ａｕ単層，若しくは、Ｔｉ／Ｍｏ／Ａｕ，Ｔｉ／
Ｎｉ／Ａｕ，Ｔｉ／Ａｕなどの複数層で構成されてい
る。尚、出力側の整合回路１３についても、同様に構成
されている。

【００２９】次に、本実施例の作用について説明する。
以上のように構成されたトリミング領域２６の金属蒸着
膜２４を、レーザを照射して蒸発させたり、或いは、ピ
ンセットや針などの機械的な手段を用いて除去するなど
によってショートスタブ１６の導体１６ａの長さを変化
させ、リアクタンスのトリミングを行う。

【００３０】この場合、導体１６ａの延長部分１６ｃ両
側のトリミング領域２６，２６を、接続部２６ａからギ
ャップ１６ｂの幅寸法Ｗｇに合わせて略均等に除去すれ
ば、導体１６ａの幅寸法Ｗｓと幅寸法Ｗｇとの比で決定
される伝送線路１５ａ，１５ｂのインピーダンスを変化
させることなく、ショートスタブ１６の長さを変化させ
てそのリアクタンスのみをトリミング（調整）すること
が可能である。

【００３１】以上のように本実施例によれば、増幅回路
１０に設けられた整合回路１２において、ショートスタ
ブ１６の導体１６ａが接地導体２２に接続される接続部
２６ａの周辺に、トリミング領域２６を金属蒸着膜２４
で構成した。従って、従来とは異なり、接地導体２２に
比して極めて薄く形成された金属蒸着膜２４を、レーザ
やピンセットなどを用いて容易に除去することが可能で
あり、トリミングの作業性を向上させることができると
共に、より高精度のトリミングを行うことができる。

【００３２】また、本実施例によれば、トリミング領域
２６の幅寸法を、ショートスタブ１６のギャップ部１６
ｂの幅寸法Ｗｇに合わせるようにしたので、ショートス
タブ１６の両側のトリミング領域２６，２６を略均等に
トリミングすることによって、伝送線路１５ａ，１５ｂ
のインピーダンスを変化させることなく、ショートスタ
ブ１６のリアクタンスのみをトリミングすることができ
る。

【００３３】図４は、本発明の第２実施例を示すもので
あり、第１実施例と同一部分には同一符号を付して説明
を省略し、以下異なる部分についてのみ説明する。図４
に示す整合回路１２は、第１実施例のトリミング領域２
６を構成する金属蒸着膜２４上に、略同一形状を有する
島状の金属厚膜２７を略等間隔を以て配置し、トリミン
グ領域２８，２８としたものである。金属厚膜２７は、
金属蒸着膜２４よりも大なる厚さであり（例えば、接地
導体２２の厚さと略同じ）メッキにより形成される。

【００３４】次に、第２実施例の作用について説明す
る。整合回路１２を例えばレーザを用いてトリミングす
る場合に、略等間隔を以て配置された島状の金属厚膜２
７がトリミング用の目盛りとなり、作業者は、これらの
目盛を参照してトリミング作業の目安とすることができ
る（例えば、何目盛り分トリミングするかなど）。金属
厚膜２７は、ワイヤボンダやウエッジボンダ等を用いて
容易に除去することができる。また、金属厚膜２７は接
地導体２２と略同じ厚さを有しているので、トリミング
領域２８を形成しても、接地導体の抵抗の上昇は抑制さ
れる。尚、整合回路１３についても同様の構成である。

【００３５】以上のように第２実施例によれば、金属蒸
着膜２４上に、略同一形状を有する島状の金属厚膜２７
を略等間隔を以て配置しトリミング領域２８を形成した
ので、トリミングの作業性をより高めることができると
共に、接地導体のインピーダンスを低い値に維持するこ
とができる。

【００３６】図５は、本発明の第３実施例を示すもので
あり、第１実施例と同一部分には同一符号を付して説明
を省略し、以下異なる部分についてのみ説明する。図５
に示す整合回路１２は、第１実施例のトリミング領域２
６を構成する金属蒸着膜２４に、複数個の穿孔２９を等
間隔で設けてトリミング用の目盛りを構成し、トリミン
グ領域３０，３０としたものである。

【００３７】図５（ｂ）は、図５（ａ）のＢ−Ｂ′断面
を示す図である。金属蒸着膜２４に穿孔２９が設けら
れ、その上に保護膜２５が形成されている。以上のよう
に構成された第５実施例によれば、等間隔で設けられた
穿孔２９をトリミング用の目盛りとすることによって、
第２実施例と同様の効果が得られる。

【００３８】また、第３実施例のように、金属蒸着膜２
４に複数個の穿孔２９を等間隔で設けてトリミング用の
目盛りを構成するのに代えて、図６乃至図８に示すよう
にトリミング用の目盛りを構成しても良い。図６乃至図
８は、何れも図５（ｂ）相当図である。

【００３９】図６は、本発明の第４実施例として、金属
蒸着膜２４の上層である保護膜２５に、第３実施例と同
様の穿孔３１を設けたものである。

【００４０】図７は、本発明の第５実施例として、半導
体基板２０表面の活性層をメサ形エッチングすることに
より、第２実施例の穿孔２９を設ける位置に対応して複
数の凸部３２を形成した半導体基板２０ａを用いる。そ
の半導体基板２０ａ上に、第１実施例などと同様の工程
によって金属蒸着膜２４，保護膜２５や接地導体２２を
形成する。すると、半導体基板２０ａの凸部３２に掛か
る部分の金属蒸着膜２４（及び保護膜２５）にも凸部３
３が形成され、トリミング時において視認可能な目盛り
が構成される。

【００４１】また、図８は、本発明の第６実施例とし
て、第５実施例とは逆に、半導体基板２０をエッチング
して第２実施例の穿孔２９を設ける位置に対応して複数
の凹部３４を形成した半導体基板２０ｂを用いる。その
半導体基板２０ｂ上の凹部３４にかかる部分の金属蒸着
膜２４にも凹部３５が形成され、トリミング時において
視認可能な目盛りが構成される。以上のように構成され
た第４乃至第６実施例によっても、第２実施例と同様の
効果が得られる。

【００４２】図９は、本発明の第７実施例を示すもので
あり、第１実施例と同一部分には同一符号を付して説明
を省略し、以下異なる部分についてのみ説明する。図９
に示す整合回路１２は、第１実施例の様に金属蒸着膜２
４を用いてトリミング領域２６を構成する代わりに、接
地導体２２に複数個の穿孔３６を設けてトリミング領域
３７，３７としたものである。

【００４３】穿孔３６は、ギャップ部１６ｂの幅寸法Ｗ
ｇと略同じ間隔を有して、ショートスタブ１６の延長方
向に２列設けられ、その延長方向における配置も略等間
隔となっている。これらの穿孔３６は、メッキにより接
地導体２２を形成する際にレジストを施して形成する。
また、接地導体２２に穿孔３６を形成する部分を、金属
蒸着膜に置き換えて穿孔を設けても良い。

【００４４】次に、第７実施例の作用について説明す
る。接地導体２２に複数個の穿孔３６が設けられたトリ
ミング領域３７の熱伝導は、他の接地導体２２部分に比
して低下する。従って、ギャップ部１６ｂの端部、即ち
接続部２６ａから、各穿孔３６夫々の間の僅かな距離に
対して例えばレーザを照射することにより、トリミング
領域３７をトリミングすることが可能となる。また、穿
孔３６が略等間隔で配設されていることによって、トリ
ミング用の目盛りとしても利用することができる。以上
のように第７実施例によれば、第２乃至第６実施例と略
同様の効果が得られる。

【００４５】図１０及び図１１は、本発明の第８実施例
を示すものであり、第１実施例と同一部分には同一符号
を付して説明を省略し、以下異なる部分についてのみ説
明する。図１０は、マイクロ波集積回路たる増幅回路３
８の電気的構成を示すものである。図２に示す第１実施
例の増幅回路１０におけるＨＥＭＴ１１の入力側及び出
力側の整合回路１２及び１３は、整合回路３９及び４０
に置き換わっている。整合回路３９及び４０の、ショー
トスタブ１６及び１９の先端部には、ＭＩＭ(Metal Ins
ulator Metal) 形キャパシタ（以下、単にキャパシタと
称す）４１及び４２が形成されている。

【００４６】斯様なキャパシタ４１及び４２は、この第
８実施例のようにショートスタブの線路長を短縮するた
めや、スタブの先端に後述のようにバイアス印加用線路
が接続される場合に、高周波成分が直流回路部に流入す
ることを防ぐためなどに形成されるものである。以下、
図１１を参照して整合回路３９につき説明する。

【００４７】図１１（ｂ）は、図１１（ａ）におけるＣ
−Ｃ′断面を示すものである。この図１１（ｂ）におい
て、半導体基板２０上には金属蒸着膜４３からなるキャ
パシタ４１の接地電極４３ａが形成され、その接地電極
４３ａは接地導体２２に接続されている。そして、接地
電極４３ａとショートスタブ１６の導体１６ａとが保護
膜４４を介して対向している部分がキャパシタ４１を構
成している。尚、これらが形成されるプロセスは、第１
実施例において述べたものと同様である。

【００４８】そして、トリミング領域４５，４５は、第
１実施例と同様に金属蒸着膜４３によって接地導体の一
部として構成されており、図１１（ａ）に示すように、
ショートスタブ１６の両側にあるギャップ部１６ｂに連
続するように形成されている。尚、整合回路４０につい
ても構成は同様である。

【００４９】以上のように構成した第８実施例によれ
ば、増幅回路３８に設けられた整合回路３９のように、
ショートスタブ１６の先端部にキャパシタ４１が形成さ
れている場合でも、トリミング領域４５の金属蒸着膜４
３を容易に除去することにより、高精度のトリミングを
行うことができる。

【００５０】図１２は、本発明の第９実施例を示すもの
であり、第８実施例と同一部分には同一符号を付して説
明を省略し、以下異なる部分についてのみ説明する。図
１２に示す整合回路３９は、第８実施例のトリミング領
域４５を構成する金属蒸着膜４３上に、第２実施例と同
様の島状の金属厚膜４６を配置して、トリミング領域４
７，４７としたものである。

【００５１】以上のように構成された第９実施例によれ
ば、ショートスタブ１６の先端部にキャパシタ４１が形
成されている整合回路３９に対しても、第２実施例と同
様の効果が得られる。

【００５２】図１３は、本発明の第１０実施例を示すも
のであり、第８実施例と同一部分には同一符号を付して
説明を省略し、以下異なる部分についてのみ説明する。
図１３に示す整合回路３９は、第８実施例のトリミング
領域４５を構成する金属蒸着膜４３に、第３実施例，若
しくは第４乃至第６実施例と同様に複数個の穿孔４８を
等間隔で設けてトリミング用の目盛りを構成し、トリミ
ング領域４９，４９としたものである。

【００５３】以上のように構成された第１０実施例によ
れば、ショートスタブ１６の先端部にキャパシタ４１が
形成されている整合回路３９に対しても、第３乃至第６
実施例と同様の効果が得られる。

【００５４】また、図１４は、本発明の第１１実施例を
示すものであり、第８実施例と同一部分には同一符号を
付して説明を省略し、以下異なる部分についてのみ説明
する。図１４に示す整合回路３９は、第８実施例のトリ
ミング領域４５に代えて、第７実施例と同様に、接地導
体２２に直接複数個の穿孔４８ａを略等間隔で配設して
トリミング領域４９ａ，４９ａとしたものである。

【００５５】以上のように構成された第１１実施例によ
れば、ショートスタブ１６の先端部にキャパシタ４１が
形成されている整合回路３９に対しても、第７実施例と
同様の効果が得られる。

【００５６】図１５及び図１６は、本発明の第１２実施
例を示すものであり、第１実施例と同一部分には同一符
号を付して説明を省略し、以下異なる部分についてのみ
説明する。図１５は、マイクロ波集積回路たる増幅回路
５０の電気的構成を示すものである。図２に示す第１実
施例の増幅回路１０における、ＨＥＭＴ１１の入力側及
び出力側の整合回路１２及び１３は、整合回路５１及び
５２に置き換わっている。

【００５７】また、整合回路５１及び５２の、ショート
スタブ１６及び１９の先端部には、ＭＩＭ形のキャパシ
タ５３及び５４が形成されていると共に、両者の接続点
には、バイアス印加用線路５５及び５６並びにバイアス
印加用端子５５ａ及び５６ａが設けられている。

【００５８】図１６（ａ）は、増幅回路５０から整合回
路５１部分を切出して示す図であり、図１６（ｂ）は、
図１６（ａ）のＤ−Ｄ′断面を示す図である。半導体基
板２０上に、第１実施例と同様の工程によって、接地導
体２２接続用の導体２３及びキャパシタ５３の接地電極
５７，保護膜５８，導体１６ａ及びバイアス印加用線路
５５並びに接地導体２２を順次形成している。

【００５９】接地電極５７は、ショートスタブ１６と直
交するように、即ち、図１６（ａ）において、ショート
スタブ１６の導体１６ａの両側に左右対称となるように
配置され、ショートスタブ１６で左右両側に分断されて
いる接地導体２２を接続しており、その接地電極５７と
導体１６ａとが保護膜５８を介して対向している部分
に、ＭＩＭ形のキャパシタ５３が構成されている。ま
た、ショートスタブ１６の先端部には、図１６（ａ）に
示すように、ショートスタブ１６の幅寸法Ｗｓよりも小
なる幅寸法のバイアス印加用線路５５が接続されてい
る。

【００６０】この整合回路５１において、トリミング領
域５９，５９は、第１実施例のトリミング領域２６と同
様に、接地導体２２の一部としてギャップ部１６ｂの幅
寸法Ｗｇと同一幅の金属蒸着膜６０で構成され、ショー
トスタブ１６の両側に左右対称となるように、且つ、ギ
ャップ部１６ｂと垂直に交わるように配設されている。
また、左右のトリミング領域５９，５９夫々は、接地電
極５７を中心とした両側に、接地電極５７の幅寸法Ｗｃ
と同一の間隔で配設されている。尚、整合回路５２につ
いても同様の構成である。

【００６１】以上のように構成された第１２実施例によ
れば、増幅回路５０に設けられた整合回路５１のよう
に、ショートスタブ１６の先端部にバイアス印加用線路
５５及びキャパシタ５３が構成されているものにおいて
も、第１実施例と同様の効果が得られる。

【００６２】また、図１７乃至図１９において示される
第１３乃至第１５実施例は、整合回路５１の基本的な構
成が第１２実施例と同様の場合に、第２，第３及び第４
乃至第７実施例に対応するものである。

【００６３】図１７に示す第１３実施例は、第１２実施
例のトリミング領域５９の金属蒸着膜６０上に、第２実
施例と同様の金属厚膜６１を設けてトリミング領域６
２，６２としたものである。

【００６４】図１８に示す第１４実施例は、第１２実施
例のトリミング領域５９の金属蒸着膜６０に、第３実施
例と同様の穿孔６３を設けてトリミング領域６４，６４
としたものである。尚、穿孔６３に代えて、第４乃至第
６実施例と同様に、保護膜５８に穿孔を設けたり、金属
蒸着膜６０に凸部若しくは凹部を設けても良い。

【００６５】図１９に示す第１５実施例は、第１２実施
例のトリミング領域５９に代えて、接地導体２２に複数
個の穿孔６５を設けて、トリミング領域６６，６６とし
たものである。

【００６６】以上のように第１３乃至第１５実施例によ
れば、増幅回路５０に設けられた整合回路５１のよう
に、ショートスタブ１６の先端部にバイアス印加用線路
５５及びＭＩＭ形のキャパシタ５３が構成されている場
合でも、第２，第３及び第４乃至第７実施例と同様の効
果が得られる。

【００６７】図２０は、本発明の第１６実施例を示すも
のであり、第１実施例と異なる部分についてのみ説明す
る。第１６実施例の整合回路１２ａは、図２に示す増幅
回路１０における整合回路１２に代えて設けられるもの
である。

【００６８】第１実施例のトリミング領域２６は、ギャ
ップ部１６ｂの幅寸法Ｗｇと同一の幅寸法の矩形状に形
成されているが、整合回路１２ａのトリミング領域（金
属蒸着膜で構成されている）６７は、ギャップ部１６ｂ
の端部から図２０中下方へ向けて、幅寸法がＷｇから次
第に大となるような台形状に形成されている。尚、ショ
ートスタブ１６の導体１６ａに続く延長部分１６ｃは、
幅寸法Ｗｓをもって接地導体２２と同一のＡｕメッキで
構成されている。

【００６９】次に、第１６実施例の作用について説明す
る。以上のように構成された整合回路１２ａのショート
スタブ１６を、その導体幅を変化させつつ延長する場合
を想定する。例えば、最終的な伝送線路幅をＷｓ′，ギ
ャップ幅をＷｇ′（但し、Ｗｓ′＞Ｗｓ，Ｗｇ′＞Ｗ
ｇ，Ｗｇ／Ｗｓ＝Ｗｇ′／Ｗｓ′）とする。

【００７０】この場合、トリミング領域６７を図２０中
破線で示すようにトリミングする。即ち、導体１６ａの
端部から、延長部分１６ｃを含んで）延長される部分の
導体幅がＷｓからＷｓ′へと線形に増加するように、ま
た、それに伴って、導体の両側に形成されるギャップ部
の幅が、ＷｇからＷｇ′へと線形に増加するようにトリ
ミングする。

【００７１】この時、トリミング領域６７内で変化する
導体幅及びギャップ幅を夫々Ｗｓｘ及びＷｇｘとする
と、両者の比Ｗｇｘ／Ｗｓｘが常にＷｇ／Ｗｓと等しく
なるようにトリミングすることによって、特性インピー
ダンスを一定としながらショートスタブ１６を延長する
ことができる。例えば、集積回路を構成した後に、回路
内の異なる導体幅を有するコプレーナ線路にショートス
タブを接続する必要が生じた場合などに有効である。

【００７２】以上のように第１６実施例によれば、トリ
ミング領域６７を、ショートスタブ１６を構成するコプ
レーナ線路のギャップ部１６ｂの幅よりも大なる領域に
構成したので、特性インピーダンスを一定としながらシ
ョートスタブ１６を延長することができ、また、集積回
路を作成した後であっても、回路内の異なる線路幅を有
するコプレーナ線路にショートスタブ１６を接続するこ
とが可能となる。

【００７３】本発明は上記しかつ図面に記載した実施例
にのみ限定されるものではなく、次のような変形または
拡張が可能である。第２実施例において、略同一形状の
金属厚膜２７を略等間隔を以て配置したが、金属厚膜を
必ずしも略同一形状にする必要はなく、また、必ずしも
略等間隔を以て配置する必要はない。要は、島状に複数
配置すれば良く、斯様な場合であっても、金属厚膜によ
ってトリミング領域のインピーダンスを低下させる効果
を奏することは可能である。第７及び第１１実施例にお
いて、接地導体２２に複数個の穿孔３６及び４８ａを設
ける代わりに、ショートスタブ１６の延長方向に複数個
のスリットを破線状に配設しても良い。また、第１１実
施例においても、穿孔６５に代えてスリットを設けても
良い。第１６実施例におけるショートスタブ１６の先端
部にＭＩＭ形キャパシタを構成しても良い。

【００７４】また、第１６実施例のトリミング領域６７
の金属蒸着膜上に、第２実施例のように金属厚膜を略同
一形状で且つ略等間隔を以て配置したり、若しくは、単
に島状に複数配置しても良い。更に、第１６実施例のト
リミング領域６７の金属蒸着膜上に、第３実施例のよう
に複数個の穿孔を設けたり、第４実施例のように金属蒸
着膜上層の保護膜に複数個の穿孔を設けたり、第５また
は第６実施例のように基板を加工して金属蒸着膜に凸部
または凹部を設けてトリミング用の目盛りを構成しても
良い。また、第７実施例のトリミング領域３７を、第１
６実施例のトリミング領域６７のように構成しても良
い。

【００７５】トリミングは、コプレーナ線路の特性イン
ピーダンスを一定に保つように行うものに限らず、トリ
ミングする寸法をギャップ幅寸法Ｗｇより小さくするこ
とによりインピーダンスを小さくしたり、また、第１６
実施例のようなトリミング領域６７を形成した場合は、
伝送線路幅Ｗｓは一定にしながら、トリミング寸法をギ
ャップ幅寸法Ｗｇよりも大きくすることによりインピー
ダンスを大きくするようにしても良い。斯様にすること
によって、例えば、反射器等を形成することもできる。
半導体基板２０，２０ａ及び２０ｂに代えて、誘電体基
板を用いても良い。

【図面の簡単な説明】

【図１】（ａ）は本発明の第１実施例を示す増幅回路に
おける入力側の整合回路部分を切出して示す図であり、
（ｂ）は（ａ）のＡ−Ａ′断面を示す図

【図２】増幅回路の電気的構成図

【図３】増幅回路を作成する場合の製造工程を示す図

【図４】本発明の第２実施例を示す図１（ａ）相当図

【図５】（ａ）は本発明の第３実施例を示す増幅回路に
おける入力側の整合回路部分を切出して示す図であり、
（ｂ）は（ａ）のＢ−Ｂ′断面を示す図

【図６】本発明の第４実施例を示す図５（ｂ）相当図

【図７】本発明の第５実施例を示す図５（ｂ）相当図

【図８】本発明の第６実施例を示す図５（ｂ）相当図

【図９】本発明の第７実施例を示す図１（ａ）相当図

【図１０】本発明の第８実施例を示す図２相当図

【図１１】（ａ）は増幅回路における入力側の整合回路
部分を切出して示す図であり、（ｂ）は（ａ）のＣ−
Ｃ′断面を示す図

【図１２】本発明の第９実施例を示す図１１（ａ）相当
図

【図１３】本発明の第１０実施例を示す図１１（ａ）相
当図

【図１４】本発明の第１１実施例を示す図１１（ａ）相
当図

【図１５】本発明の第１２実施例を示す図２相当図

【図１６】（ａ）は増幅回路における入力側の整合回路
部分を切出して示す図であり、（ｂ）は（ａ）のＤ−
Ｄ′断面を示す図

【図１７】本発明の第１３実施例を示す図１６（ａ）相
当図

【図１８】本発明の第１４実施例を示す図１６（ａ）相
当図

【図１９】本発明の第１５実施例を示す図１６（ａ）相
当図

【図２０】本発明の第１６実施例を示す図１（ａ）相当
図

【図２１】従来技術を示す図２相当図

【図２２】コプレーナ線路の構成を摸式的に示す斜視図

【符号の説明】

１０は増幅回路（マイクロ波集積回路）、１２，１２ａ
及び１３は整合回路、１６はショートスタブ、１６ａは
導体、１６ｂはギャップ部、２０，２０ａ及び２０ｂは
半導体基板、２１ａは導体、２１ｂはギャップ部、２２
は接地導体、２４は金属蒸着膜、２５は保護膜、２６は
トリミング領域、２６ａは接続部、２７は金属厚膜、２
８はトリミング領域、２９は穿孔、３０はトリミング領
域、３１は穿孔、３３は凸部、３５は凹部、３６は穿
孔、３７はトリミング領域、３８は増幅回路（マイクロ
波集積回路）、３９及び４０は整合回路、４１はＭＩＭ
形キャパシタ、４３は金属蒸着膜、４３ａは接地電極、
４４は保護膜、４５はトリミング領域、４６は金属厚
膜、４７はトリミング領域、４８及び４８ａは穿孔、４
９及び４９ａはトリミング領域、５０は増幅回路（マイ
クロ波集積回路）、５１及び５２は整合回路、５３及び
５４はＭＩＭ形キャパシタ、５５及び５６はバイアス印
加用線路、５７は接地電極、５８は保護膜、５９はトリ
ミング領域、６０は金属蒸着膜、６１は金属厚膜、６２
はトリミング領域、６３は穿孔、６４はトリミング領
域、６５は穿孔、６６及び６７はトリミング領域を示
す。

Claims

【特許請求の範囲】

【請求項１】誘電体または半導体基板上にコプレーナ
線路からなるショートスタブを設けてなるマイクロ波集
積回路において、前記ショートスタブの導体が接続される接地導体におけ
る接続部の周辺にトリミング可能なトリミング領域を設
けたことを特徴とするマイクロ波集積回路。
【請求項２】前記トリミング領域を、金属蒸着膜によ
り構成したことを特徴とする請求項１記載のマイクロ波
集積回路。
【請求項３】前記金属蒸着膜上に、その金属蒸着膜よ
りも厚さが大なる金属厚膜を島状に複数配置したことを
特徴とする請求項２記載のマイクロ波集積回路。
【請求項４】前記複数の島状金属厚膜を略同一形状に
形成し且つ略等間隔を以て配置することにより、前記ト
リミング用の目盛りを構成したことを特徴とする請求項
３記載のマイクロ波集積回路。
【請求項５】前記金属蒸着膜に略等間隔で穿孔を設け
て前記トリミング用の目盛りを構成したことを特徴とす
る請求項２記載のマイクロ波集積回路。
【請求項６】前記金属蒸着膜上に保護膜を形成し、そ
の保護膜に略等間隔で穿孔を設けて前記トリミング用の
目盛りを構成したことを特徴とする請求項２記載のマイ
クロ波集積回路。
【請求項７】前記金属蒸着膜に凸部若しくは凹部を略
等間隔で設けて、前記トリミング用の目盛りを構成した
ことを特徴とする請求項２記載のマイクロ波集積回路。
【請求項８】前記ショートスタブの導体をＭＩＭ形キ
ャパシタを介して接地導体に接続するように構成すると
共に、前記トリミング領域を前記ＭＩＭ形キャパシタの
接地電極側の線路付近に配設することを特徴とする請求
項１乃至７の何れかに記載のマイクロ波集積回路。
【請求項９】前記トリミング領域を、前記接地導体に
多数の穿孔またはスリットを設けることにより構成した
ことを特徴とする請求項１記載のマイクロ波集積回路。
【請求項１０】前記穿孔またはスリットを略等間隔で
配設することにより、前記トリミング用の目盛りを構成
したことを特徴とする請求項１０記載のマイクロ波集積
回路。
【請求項１１】前記ショートスタブの導体をＭＩＭ形
キャパシタを介して接地導体に接続するように構成する
と共に、前記ＭＩＭ形キャパシタの接地電極側の線路を
前記ショートスタブの導体の両側に左右対称になるよう
に配設し、前記トリミング領域を前記ＭＩＭ形キャパシ
タの接地電極側の線路付近に配設することを特徴とする
請求項９または１０記載のマイクロ波集積回路。
【請求項１２】前記トリミング領域を、前記コプレー
ナ線路のギャップの幅寸法よりも十分大きな領域に構成
することを特徴とする請求項１乃至１１の何れかに記載
のマイクロ波集積回路。