JPH10200594A - ディジタル復調器におけるシンボルタイミング復元回路 - Google Patents
ディジタル復調器におけるシンボルタイミング復元回路Info
- Publication number
- JPH10200594A JPH10200594A JP9266228A JP26622897A JPH10200594A JP H10200594 A JPH10200594 A JP H10200594A JP 9266228 A JP9266228 A JP 9266228A JP 26622897 A JP26622897 A JP 26622897A JP H10200594 A JPH10200594 A JP H10200594A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- unit
- output value
- filter
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M5/00—Conversion of the form of the representation of individual digits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
- H04L7/0029—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of received data signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 可変レートディジタル復調器の受信信号に対
して正確なシンボルタイミングで復元できるシンボルタ
イミング復元回路を提供する。 【解決手段】 クロック発生器３１のクロック信号に応
じてサンプル信号を出力するサンプラ３２と、周期毎に
所定の小数間隔により計算されたフィルタータップ係数
にサンプル信号を補間して生成されたインタポラントを
補間周期で出力する補間器３３と、インタポラントをフ
ィルター処理してストローブデータを出力するデータフ
ィルター３４と、ストローブデータからタイミングエラ
ーを測定してタイミングエラー信号を出力するタイミン
グエラー検出器３５と、タイミングエラー信号のノイズ
成分を取り除いてタイミングエラー信号の平均値を出力
するループフィルター３６と、補間器３３に小数間隔を
提供し、データフィルター３４等の動作を制御する制御
部３７とから構成される。
して正確なシンボルタイミングで復元できるシンボルタ
イミング復元回路を提供する。 【解決手段】 クロック発生器３１のクロック信号に応
じてサンプル信号を出力するサンプラ３２と、周期毎に
所定の小数間隔により計算されたフィルタータップ係数
にサンプル信号を補間して生成されたインタポラントを
補間周期で出力する補間器３３と、インタポラントをフ
ィルター処理してストローブデータを出力するデータフ
ィルター３４と、ストローブデータからタイミングエラ
ーを測定してタイミングエラー信号を出力するタイミン
グエラー検出器３５と、タイミングエラー信号のノイズ
成分を取り除いてタイミングエラー信号の平均値を出力
するループフィルター３６と、補間器３３に小数間隔を
提供し、データフィルター３４等の動作を制御する制御
部３７とから構成される。
Description
【０００１】
【発明の属する技術分野】本発明は、受信された変調信
号をディジタル方式で復調するディジタル復調器におい
て、シンボルタイミングを復元するシンボルタイミング
復元回路に係り、特に可変レートで受信された信号に対
して正確なシンボルレートを探して復元できるシンボル
タイミング復元回路に関する。
号をディジタル方式で復調するディジタル復調器におい
て、シンボルタイミングを復元するシンボルタイミング
復元回路に係り、特に可変レートで受信された信号に対
して正確なシンボルレートを探して復元できるシンボル
タイミング復元回路に関する。
【０００２】
【従来の技術】ディジタル通信システムにおいて、受信
器は、チャンネルを通して伝送された変調信号を受信
し、所定のサンプリングクロックにてサンプリングして
ディジタル信号に変化させる。次に、送信器で用いられ
た変調形態に応じて該周波数と位相を有するキャリアー
信号を前記ディジタル信号から復元し、復元されたキャ
リアー信号を用いて復調を行い、元の情報信号を復元す
る。受信器が具備するタイミング復元回路は、受信器の
性能に大きな影響を及ぼす正確なサンプリングクロック
を決める役割を果たす。
器は、チャンネルを通して伝送された変調信号を受信
し、所定のサンプリングクロックにてサンプリングして
ディジタル信号に変化させる。次に、送信器で用いられ
た変調形態に応じて該周波数と位相を有するキャリアー
信号を前記ディジタル信号から復元し、復元されたキャ
リアー信号を用いて復調を行い、元の情報信号を復元す
る。受信器が具備するタイミング復元回路は、受信器の
性能に大きな影響を及ぼす正確なサンプリングクロック
を決める役割を果たす。
【０００３】受信器の種類のうちディジタルモデムにお
いて、サンプリングがデータシンボルに同期して行われ
る場合には、アナログモデムと同様にローカルクロック
の位相を調節してサンプリングクロックを調整するフィ
ードバックループあるいは受信された変調信号からタイ
ミング波を再生成してサンプリングクロックを調整する
フィードフォワードループを用いる。一方、サンプリン
グがデータシンボルに同期して行われない場合、すなわ
ちサンプリングクロックがシンボルタイミングと関係な
い場合には、補間によりタイミング調整が行われるべき
である。すなわち、非同期のサンプルの間を補間して、
モデムで正確なストローブ値、すなわちサンプリングが
シンボルに同期された場合に生成されるものと同一なス
トローブ値を生成する。
いて、サンプリングがデータシンボルに同期して行われ
る場合には、アナログモデムと同様にローカルクロック
の位相を調節してサンプリングクロックを調整するフィ
ードバックループあるいは受信された変調信号からタイ
ミング波を再生成してサンプリングクロックを調整する
フィードフォワードループを用いる。一方、サンプリン
グがデータシンボルに同期して行われない場合、すなわ
ちサンプリングクロックがシンボルタイミングと関係な
い場合には、補間によりタイミング調整が行われるべき
である。すなわち、非同期のサンプルの間を補間して、
モデムで正確なストローブ値、すなわちサンプリングが
シンボルに同期された場合に生成されるものと同一なス
トローブ値を生成する。
【０００４】ここで、補間とはローカルクロックやタイ
ミング波ではなく、信号に対するタイミング調整動作の
ことを称することであり、高速のディジタル信号処理を
可能にする。
ミング波ではなく、信号に対するタイミング調整動作の
ことを称することであり、高速のディジタル信号処理を
可能にする。
【０００５】図１は、一般的なディジタルタイミング復
元回路を示したブロック図であり、フィードバックルー
プを用いてタイミング復元を行うことを例に挙げたもの
である。前記ディジタルタイミング復元回路は、サンプ
リングクロック発生器１１、第１サンプラ１２、補間器
１３、データフィルター１４、タイミングエラー検出器
１５、ループフィルター１６及び制御部１７から構成さ
れる。
元回路を示したブロック図であり、フィードバックルー
プを用いてタイミング復元を行うことを例に挙げたもの
である。前記ディジタルタイミング復元回路は、サンプ
リングクロック発生器１１、第１サンプラ１２、補間器
１３、データフィルター１４、タイミングエラー検出器
１５、ループフィルター１６及び制御部１７から構成さ
れる。
【０００６】図１において、サンプリングクロック発生
器１１ではエイリアシング(aliasing)が発生しないＴｓ
周期でサンプリングクロックを発生する。第１サンプラ
１２では帯域制限された受信信号(Ｘ(ｔ))をサンプリン
グクロックに応じてサンプリングした信号(Ｘ(ｍＴs))
を生成して出力する。
器１１ではエイリアシング(aliasing)が発生しないＴｓ
周期でサンプリングクロックを発生する。第１サンプラ
１２では帯域制限された受信信号(Ｘ(ｔ))をサンプリン
グクロックに応じてサンプリングした信号(Ｘ(ｍＴs))
を生成して出力する。
【０００７】補間器１３ではサンプリングされた信号
(Ｘ(ｍＴｓ))を補間間隔Ｔｉで補間したインタポラント
(ｙ(ｋＴｉ))を生成して出力する。データフィルター１
４は、インタポラント(ｙ(ｋＴｉ))をフィルタリング処
理して最終ストローブデータを生成して出力する。タイ
ミングエラー検出器１５は、ストローブデータからタイ
ミングエラーを検出し、ループフィルター１６は、検出
されたタイミングエラーからノイズ成分を取り除く。制
御部１７は、フィルタリングされたタイミングエラーを
用いて補間器１３の動作を制御することにより、正確な
タイミング復元を行わせる。
(Ｘ(ｍＴｓ))を補間間隔Ｔｉで補間したインタポラント
(ｙ(ｋＴｉ))を生成して出力する。データフィルター１
４は、インタポラント(ｙ(ｋＴｉ))をフィルタリング処
理して最終ストローブデータを生成して出力する。タイ
ミングエラー検出器１５は、ストローブデータからタイ
ミングエラーを検出し、ループフィルター１６は、検出
されたタイミングエラーからノイズ成分を取り除く。制
御部１７は、フィルタリングされたタイミングエラーを
用いて補間器１３の動作を制御することにより、正確な
タイミング復元を行わせる。
【０００８】次に、補間器１３をディジタル回路で具現
化するための過程を図２に基づき説明することにする。
化するための過程を図２に基づき説明することにする。
【０００９】図２は、図１に示した補間器１３の動作を
説明するためのブロック図であり、補間器１３は、ディ
ジタル／アナログ変換器２１(以下、Ｄ／Ａ変換器とい
う)と補間フィルター２２及び第２サンプラ２３から構
成される。図２において、第１サンプラ１２(図１参照)
からサンプリングされた信号(Ｘ(ｍＴｓ))は、Ｄ／Ａ変
換器２１を通して再びアナログ信号(ｘ(ｔ))に変換され
た後、補間フィルター２２を通してフィルタリングされ
補間された信号(ｙ(ｔ))として出力され、再び第２サン
プラ２３で再サンプリングされインタポラント(ｙ(ｋＴ
ｉ))として出力される。ここで、第２サンプラ２３のサ
ンプリング間隔、すなわちインタポラント間の間隔(Ｔ
ｉ)は、制御部１７(図１参照)から供給される。
説明するためのブロック図であり、補間器１３は、ディ
ジタル／アナログ変換器２１(以下、Ｄ／Ａ変換器とい
う)と補間フィルター２２及び第２サンプラ２３から構
成される。図２において、第１サンプラ１２(図１参照)
からサンプリングされた信号(Ｘ(ｍＴｓ))は、Ｄ／Ａ変
換器２１を通して再びアナログ信号(ｘ(ｔ))に変換され
た後、補間フィルター２２を通してフィルタリングされ
補間された信号(ｙ(ｔ))として出力され、再び第２サン
プラ２３で再サンプリングされインタポラント(ｙ(ｋＴ
ｉ))として出力される。ここで、第２サンプラ２３のサ
ンプリング間隔、すなわちインタポラント間の間隔(Ｔ
ｉ)は、制御部１７(図１参照)から供給される。
【００１０】補間フィルター２２のインパルス応答をｈ
I(ｔ)とすると、補間フィルター２２の出力ｙ(ｔ)は、
下記の式１のように示される。
I(ｔ)とすると、補間フィルター２２の出力ｙ(ｔ)は、
下記の式１のように示される。
【００１１】
【数１】
【００１２】次に、第２サンプラ２３を通してｔ＝ｋＴ
ｉの時点でｙ(ｔ)を再サンプリングして得られた新たな
サンプル、すなわちインタポラントｙ(ｋＴｉ)は下記の
式２のように示される。
ｉの時点でｙ(ｔ)を再サンプリングして得られた新たな
サンプル、すなわちインタポラントｙ(ｋＴｉ)は下記の
式２のように示される。
【００１３】
【数２】
【００１４】前記式２において、入力信号ｘ(ｍ)と補間
フィルター２２のインパルス応答ｈI(ｔ)、第１サンプ
ラ１２のサンプリング間隔ｍＴｓ及び第２サンプラ２３
のサンプリング間隔ｋＴｉが分かっていれば、式２で示
されるインタポラントを完全にディジタル的に計算する
ことができる。
フィルター２２のインパルス応答ｈI(ｔ)、第１サンプ
ラ１２のサンプリング間隔ｍＴｓ及び第２サンプラ２３
のサンプリング間隔ｋＴｉが分かっていれば、式２で示
されるインタポラントを完全にディジタル的に計算する
ことができる。
【００１５】次に、式２に用いられた変数を定義するた
めに、ｍを信号インデックスとする場合、フィルターイ
ンデックス(ｉ)、基準ポイントインデックス(ｍk)、小
数間隔(μk)はそれぞれ下記の式３のように示され得
る。
めに、ｍを信号インデックスとする場合、フィルターイ
ンデックス(ｉ)、基準ポイントインデックス(ｍk)、小
数間隔(μk)はそれぞれ下記の式３のように示され得
る。
【００１６】
【数３】
【００１７】前記式３において、ｉｎｔ[ｚ]はｚを超え
ない最大の整数のことを意味し、０≦μk＜１である。
ない最大の整数のことを意味し、０≦μk＜１である。
【００１８】ここで、小数間隔(μk)は、実際の補間器
１３の再サンプリング間隔を調整するために重要であ
り、制御部１７で計算され第２サンプラ２３に供給され
る。
１３の再サンプリング間隔を調整するために重要であ
り、制御部１７で計算され第２サンプラ２３に供給され
る。
【００１９】一方、第１サンプラ１２の周期Ｔｓと第２
サンプラ２３の周期Ｔｉの関係からμkの変化を見てみ
ると、次の通りである。第一に、ＴｓとＴｉが相互約分
されないと、μkは無理数になり、それぞれのインタポ
ラントを求める度に変わるようになる。第二に、Ｔｓと
Ｔｉが類似な値を有しながらサンプリングがほとんど同
期化されると、μkは、非常にゆっくりと変わり、量子
化させれば定数を有するようになる。第三に、ＴｓとＴ
ｉが約分されるが相互に同一でないと、μkは周期的に
変動するようになる。
サンプラ２３の周期Ｔｉの関係からμkの変化を見てみ
ると、次の通りである。第一に、ＴｓとＴｉが相互約分
されないと、μkは無理数になり、それぞれのインタポ
ラントを求める度に変わるようになる。第二に、Ｔｓと
Ｔｉが類似な値を有しながらサンプリングがほとんど同
期化されると、μkは、非常にゆっくりと変わり、量子
化させれば定数を有するようになる。第三に、ＴｓとＴ
ｉが約分されるが相互に同一でないと、μkは周期的に
変動するようになる。
【００２０】一方、前記式２は、前記式３の変数置換を
通して下記の式４のように示され得る。
通して下記の式４のように示され得る。
【００２１】
【数４】
【００２２】前記式４によりモデムにおけるディジタル
補間が可能になる。式４において、補間フィルター２２
のインパルス応答ｈI[(ｉ＋μk)Ｔｓ]値は、フィルター
のタップ係数になる。
補間が可能になる。式４において、補間フィルター２２
のインパルス応答ｈI[(ｉ＋μk)Ｔｓ]値は、フィルター
のタップ係数になる。
【００２３】そして、連続された二つのインタポラント
の時間間隔ｋＴｉと（ｋ＋１）Ｔｉは下記のとおりであ
る。
の時間間隔ｋＴｉと（ｋ＋１）Ｔｉは下記のとおりであ
る。
【００２４】
【数５】
【００２５】前記式５の二つの式の差により下記の標準
ポイントインデックスｍk+1値は、下記の式６のように
なるのがわかる。
ポイントインデックスｍk+1値は、下記の式６のように
なるのがわかる。
【００２６】
【数６】
【００２７】ここで、式３の定義に応じて基準ポイント
インデックスｍk，ｍk+1は定数で、小数間隔は０≦
μk，μk+1＜１で、基準ポイントインデックス増加分Δ
ｍkは、式７のようになる。
インデックスｍk，ｍk+1は定数で、小数間隔は０≦
μk，μk+1＜１で、基準ポイントインデックス増加分Δ
ｍkは、式７のようになる。
【００２８】
【数７】
【００２９】同じように、式６から増加分の小数部分fp
[]が０であることがわかるので、次の小数間隔μ
k+1は、下記の式８のようになる。
[]が０であることがわかるので、次の小数間隔μ
k+1は、下記の式８のようになる。
【００３０】
【数８】
【００３１】従って、前記に説明したとおり図１の制御
部１７では式８のように計算して、前記補間器１３に提
供するようにハードウェアで具現化し、前記補間器１３
は、前記制御部１７から提供された基準ポイントインデ
ックスの増加分Δｍkと小数間隔μkを用いて前記式４の
ようにインタポラントを計算するようにハードウェアで
具現化することのみで、ディジタル復調器の正確なシン
ボルタイミング復元回路を具現化することができる。
部１７では式８のように計算して、前記補間器１３に提
供するようにハードウェアで具現化し、前記補間器１３
は、前記制御部１７から提供された基準ポイントインデ
ックスの増加分Δｍkと小数間隔μkを用いて前記式４の
ようにインタポラントを計算するようにハードウェアで
具現化することのみで、ディジタル復調器の正確なシン
ボルタイミング復元回路を具現化することができる。
【００３２】
【発明が解決しようとする課題】本発明は、前記のよう
な問題点を解決するために案出されたものであり、可変
レートディジタル復調器で受信された信号に対して正確
なシンボルタイミングを探して復元できるようにしたシ
ンボルタイミング復元回路を提供することにその目的が
ある。
な問題点を解決するために案出されたものであり、可変
レートディジタル復調器で受信された信号に対して正確
なシンボルタイミングを探して復元できるようにしたシ
ンボルタイミング復元回路を提供することにその目的が
ある。
【００３３】
【課題を解決するための手段】前記目的を達成するため
に本発明のディジタル復調器のシンボルタイミング復元
回路は、所定の周期でクロック信号を発生するクロック
発生手段と、前記クロック信号に応じて受信信号からサ
ンプリングされたサンプル信号を出力するサンプリング
手段と、周期毎に所定の小数間隔により計算されたフィ
ルタータップ係数に前記サンプル信号を補間して生成さ
れたインタポラントを補間周期で出力する補間器と、前
記インタポラントをフィルター処理してストローブデー
タを出力するデータフィルターと、前記ストローブデー
タからタイミングエラーを測定してタイミングエラー信
号を出力するタイミングエラー検出器と、前記タイミン
グエラー信号のノイズ成分を取り除いてタイミングエラ
ー信号の平均値を出力するループフィルターと、前記補
間器に小数間隔を提供し、前記データフィルター、前記
タイミングエラー検出器、及び前記ループフィルターの
信号処理動作を制御するための制御部とから構成され、
前記制御部は、前記クロック信号で生成された小数間隔
と前記タイミングエラー信号の平均値信号、補間周期対
サンプリング周期の比で計算動作を行う計算手段と、初
期化状態で前記計算手段の出力値を補償する補償手段
と、前記補償手段の出力値から小数部分を抽出して、前
記補間器と計算手段に小数間隔として出力する小数抽出
部と、前記補償手段の出力値から整数部分を抽出する整
数抽出部と、前記整数抽出部の出力値に応じて前記補間
器が出力するインタポラントの有効性を指示する制御信
号を生成して、前記計算手段、前記データフィルター、
前記タイミングエラー検出器及び前記ループフィルター
等に出力する判断部とから構成されることを特徴とす
る。
に本発明のディジタル復調器のシンボルタイミング復元
回路は、所定の周期でクロック信号を発生するクロック
発生手段と、前記クロック信号に応じて受信信号からサ
ンプリングされたサンプル信号を出力するサンプリング
手段と、周期毎に所定の小数間隔により計算されたフィ
ルタータップ係数に前記サンプル信号を補間して生成さ
れたインタポラントを補間周期で出力する補間器と、前
記インタポラントをフィルター処理してストローブデー
タを出力するデータフィルターと、前記ストローブデー
タからタイミングエラーを測定してタイミングエラー信
号を出力するタイミングエラー検出器と、前記タイミン
グエラー信号のノイズ成分を取り除いてタイミングエラ
ー信号の平均値を出力するループフィルターと、前記補
間器に小数間隔を提供し、前記データフィルター、前記
タイミングエラー検出器、及び前記ループフィルターの
信号処理動作を制御するための制御部とから構成され、
前記制御部は、前記クロック信号で生成された小数間隔
と前記タイミングエラー信号の平均値信号、補間周期対
サンプリング周期の比で計算動作を行う計算手段と、初
期化状態で前記計算手段の出力値を補償する補償手段
と、前記補償手段の出力値から小数部分を抽出して、前
記補間器と計算手段に小数間隔として出力する小数抽出
部と、前記補償手段の出力値から整数部分を抽出する整
数抽出部と、前記整数抽出部の出力値に応じて前記補間
器が出力するインタポラントの有効性を指示する制御信
号を生成して、前記計算手段、前記データフィルター、
前記タイミングエラー検出器及び前記ループフィルター
等に出力する判断部とから構成されることを特徴とす
る。
【００３４】このような構成により、制御部は、サンプ
リングル周期毎に小数間隔を計算して補間器に提供し、
前記提供された小数間隔により計算されたフィルタータ
ップ係数と入力されたサンプル信号をベクトル乗してイ
ンタポラントを出力し、かつ制御信号に応じて正確なシ
ンボルタイミングで再サンプリングされた信号のみを選
択して出力できるように全体回路を制御するようにな
る。
リングル周期毎に小数間隔を計算して補間器に提供し、
前記提供された小数間隔により計算されたフィルタータ
ップ係数と入力されたサンプル信号をベクトル乗してイ
ンタポラントを出力し、かつ制御信号に応じて正確なシ
ンボルタイミングで再サンプリングされた信号のみを選
択して出力できるように全体回路を制御するようにな
る。
【００３５】
【発明の実施の形態】以下、本発明の一実施の形態を添
付した図面に基づき更に詳細に説明する。
付した図面に基づき更に詳細に説明する。
【００３６】ディジタル復調器における本発明によるシ
ンボルサンプルタイミング復元回路は、図３に表したと
おり、クロック発生器３１、サンプラ３２、補間器３
３、データフィルター３４、タイミングエラー検出器３
５、ループフィルター３６及び制御部３７から構成され
ている。
ンボルサンプルタイミング復元回路は、図３に表したと
おり、クロック発生器３１、サンプラ３２、補間器３
３、データフィルター３４、タイミングエラー検出器３
５、ループフィルター３６及び制御部３７から構成され
ている。
【００３７】前記クロック発生器３１は、受信信号(Ｘ
(ｔ))同士でエイリアシングが発生しないように所定の
サンプリング周期(Ｔｓ)でクロック信号を発生させ、前
記クロック信号に応じて、前記サンプラ３２は、受信信
号(Ｘ(ｔ))をサンプリングしてサンプル信号(Ｘ(ｍＴ
ｓ))をＴｓ周期で出力する。
(ｔ))同士でエイリアシングが発生しないように所定の
サンプリング周期(Ｔｓ)でクロック信号を発生させ、前
記クロック信号に応じて、前記サンプラ３２は、受信信
号(Ｘ(ｔ))をサンプリングしてサンプル信号(Ｘ(ｍＴ
ｓ))をＴｓ周期で出力する。
【００３８】前記補間器３３は、前記サンプル信号(Ｘ
(ｍＴｓ))を順次に入力され入力ベクトル列で格納し、
前記制御部３７から提供された小数間隔μkに応じるフ
ィルタータップ係数と相互ベクトル乗を行い、すべて加
算してインタポラント(ｙ(ｋＴｉ))を出力する。
(ｍＴｓ))を順次に入力され入力ベクトル列で格納し、
前記制御部３７から提供された小数間隔μkに応じるフ
ィルタータップ係数と相互ベクトル乗を行い、すべて加
算してインタポラント(ｙ(ｋＴｉ))を出力する。
【００３９】前記データフィルター３４は、前記インタ
ポラント(ｙ(ｋＴｉ))を入力されダウンサンプリングで
フィルターリング処理してシンボルタイミング復元に用
いられる最終ストローブデータを出力する。
ポラント(ｙ(ｋＴｉ))を入力されダウンサンプリングで
フィルターリング処理してシンボルタイミング復元に用
いられる最終ストローブデータを出力する。
【００４０】この際、前記タイミングエラー検出器３５
は、前記ストローブデータをフィードバック入力されタ
イミングエラーφを測定して出力し、前記ループフィル
ター３６は、前記タイミングエラーφ信号をフィルタリ
ング処理してノイズを取り除いた平均値のタイミングエ
ラー信号Δφを出力する。
は、前記ストローブデータをフィードバック入力されタ
イミングエラーφを測定して出力し、前記ループフィル
ター３６は、前記タイミングエラーφ信号をフィルタリ
ング処理してノイズを取り除いた平均値のタイミングエ
ラー信号Δφを出力する。
【００４１】前記制御部３７は、前記平均値のタイミン
グエラー信号Δφを入力され小数間隔μkを計算して前
記補間器３３に提供すると同時に、基本ポイントインデ
ックス増加分Δｍkに応じて前記補間器３３の出力であ
るインタポラント(ｙ(ｋＴｉ))が有効であるかどうかを
判断し、前記データフィルター３４、タイミングエラー
検出器３５、ループフィルター３６及び後端装置(図示
せず)等が正確なシンボルタイミングで再サンプルされ
た信号のみを選択して信号処理するように制御する有効
データ指示信号(valid_data_indicator)を出力する。
グエラー信号Δφを入力され小数間隔μkを計算して前
記補間器３３に提供すると同時に、基本ポイントインデ
ックス増加分Δｍkに応じて前記補間器３３の出力であ
るインタポラント(ｙ(ｋＴｉ))が有効であるかどうかを
判断し、前記データフィルター３４、タイミングエラー
検出器３５、ループフィルター３６及び後端装置(図示
せず)等が正確なシンボルタイミングで再サンプルされ
た信号のみを選択して信号処理するように制御する有効
データ指示信号(valid_data_indicator)を出力する。
【００４２】一方、図３に示したシンボルタイミング復
元回路の補間器３３は、図４に表したように、Ｌ個の状
態があるシフトレジスタ４１、フィルタータップ係数計
算部４２、Ｌ個の乗算器４３及び加算器４４から構成さ
れている。
元回路の補間器３３は、図４に表したように、Ｌ個の状
態があるシフトレジスタ４１、フィルタータップ係数計
算部４２、Ｌ個の乗算器４３及び加算器４４から構成さ
れている。
【００４３】前記Ｌ個のシフトレジスタ４１は、ディジ
タル信号に変換されたサンプル信号(Ｘ(ｍＴｓ))をサン
プルリング周期Ｔｓの１クロック毎一個ずつ順次に入力
され右側にシフトさせながら格納してから、Ｌ個のサン
プル信号を乗算器４３に並列で出力する。
タル信号に変換されたサンプル信号(Ｘ(ｍＴｓ))をサン
プルリング周期Ｔｓの１クロック毎一個ずつ順次に入力
され右側にシフトさせながら格納してから、Ｌ個のサン
プル信号を乗算器４３に並列で出力する。
【００４４】そして、前記フィルタータップ係数計算部
４２は、入力された小数間隔μkに応じて対応するＬ個
のタップ係数を計算して、前記乗算器４３に出力する。
４２は、入力された小数間隔μkに応じて対応するＬ個
のタップ係数を計算して、前記乗算器４３に出力する。
【００４５】前記Ｌ個の乗算器４３は、前記シフトレジ
スタ４１に格納されたＬ個のサンプル信号と前記フィル
タータップ係数計算部４２のＬ個のフィルタータップ係
数同士で乗算して出力し、前記加算器４４ではＬ個の乗
算器４３の出力をすべて加算してインタポラント(ｙ(ｋ
Ｔｉ))を出力する。
スタ４１に格納されたＬ個のサンプル信号と前記フィル
タータップ係数計算部４２のＬ個のフィルタータップ係
数同士で乗算して出力し、前記加算器４４ではＬ個の乗
算器４３の出力をすべて加算してインタポラント(ｙ(ｋ
Ｔｉ))を出力する。
【００４６】この際、本発明の補間器３３のシフトレジ
スタ４１は、サンプリング周期Ｔｓのクロックによって
右の方にシフト動作するために次のクロックに同期され
て、入力されたサンプル信号に対する補間を行う。した
がって、クロック毎に計算されたインタポラント等は、
基本ポイントインデックス増加分Δｍk＝１に固定され
ている。
スタ４１は、サンプリング周期Ｔｓのクロックによって
右の方にシフト動作するために次のクロックに同期され
て、入力されたサンプル信号に対する補間を行う。した
がって、クロック毎に計算されたインタポラント等は、
基本ポイントインデックス増加分Δｍk＝１に固定され
ている。
【００４７】しかし、前記基本ポイントインデックス増
加分Δｍkが２以上である場合には、補間するデータ
は、前記シフトレジスタが前記基本ポイントインデック
ス増加分Δｍkずつシフトした後に出力されたデータで
ある。
加分Δｍkが２以上である場合には、補間するデータ
は、前記シフトレジスタが前記基本ポイントインデック
ス増加分Δｍkずつシフトした後に出力されたデータで
ある。
【００４８】従って、前記のようにサンプリング周期毎
補間器３３の動作を正確に制御するためには、基本ポイ
ントインデックス増加分Δｍkから現在のインタポラン
トが有効であるかどうかを半断して制御信号を生成する
機能が制御部３７で具現化されなければならない。
補間器３３の動作を正確に制御するためには、基本ポイ
ントインデックス増加分Δｍkから現在のインタポラン
トが有効であるかどうかを半断して制御信号を生成する
機能が制御部３７で具現化されなければならない。
【００４９】一方、図５に示すように、図３に示したサ
ンプリング復元回路の制御部３７は、計算部５１、クラ
ンパ５２、小数抽出部５３、整数抽出部５４、及び制御
信号発生部５５から構成されている。
ンプリング復元回路の制御部３７は、計算部５１、クラ
ンパ５２、小数抽出部５３、整数抽出部５４、及び制御
信号発生部５５から構成されている。
【００５０】そこで、前記計算部５１は、以前の小数間
隔μk-1を格納する小数間隔格納部５７、固定された補
間周期対サンプリング周期の比を格納する比格納部５
８、前記比格納部５８に格納された値（Ｔｉ/Ｔｓ）と
前記ループフィルター３６の出力値であるタイミングエ
ラー信号の平均値Δφを加算して出力する第一加算器５
９、第一加算器５９の出力値に前記小数間隔格納部５７
に格納された以前の小数間隔μk-1を加算して出力する
第２加算器６０から構成されている。
隔μk-1を格納する小数間隔格納部５７、固定された補
間周期対サンプリング周期の比を格納する比格納部５
８、前記比格納部５８に格納された値（Ｔｉ/Ｔｓ）と
前記ループフィルター３６の出力値であるタイミングエ
ラー信号の平均値Δφを加算して出力する第一加算器５
９、第一加算器５９の出力値に前記小数間隔格納部５７
に格納された以前の小数間隔μk-1を加算して出力する
第２加算器６０から構成されている。
【００５１】したがって、前記計算器５１の出力値は下
記式９のように表現される。
記式９のように表現される。
【００５２】
【数９】
【００５３】ここで、補間周期Ｔｉがサンプリング周期
Ｔｓより実質的に大きいのでＴｉ/Ｔｓは“１”より大
きな値を有するようになる。
Ｔｓより実質的に大きいのでＴｉ/Ｔｓは“１”より大
きな値を有するようになる。
【００５４】したがって、前記計算部５１の出力値は、
常に１より大きな値を有するが、例外的にシステムの初
期時には前記計算部５１の出力値より小さい値を有する
ことができる。これにより、前記クランパ５２は、前記
計算部５１の出力値が１以上である時にはそのとおり通
過させるが、システム初期時に前記計算部５１が１より
小さい値を出力する時には、前記計算部５１の値を１で
補償して前記小数抽出部５３と整数抽出部５４に出力す
る。
常に１より大きな値を有するが、例外的にシステムの初
期時には前記計算部５１の出力値より小さい値を有する
ことができる。これにより、前記クランパ５２は、前記
計算部５１の出力値が１以上である時にはそのとおり通
過させるが、システム初期時に前記計算部５１が１より
小さい値を出力する時には、前記計算部５１の値を１で
補償して前記小数抽出部５３と整数抽出部５４に出力す
る。
【００５５】前記小数抽出部５３は、前記クランパ５２
の出力から小数部分を抽出して前記計算部５１の小数小
間隔格納部５７と前記補間器３３のフィルタータップ係
数計算部４２に出力する。
の出力から小数部分を抽出して前記計算部５１の小数小
間隔格納部５７と前記補間器３３のフィルタータップ係
数計算部４２に出力する。
【００５６】この際、前記小数抽出部５３が前記クラン
パ５２の出力値から抽出した小数部分が前記補間器３３
のフィルタータップ係数計算に用いる小数間隔μkにな
る。
パ５２の出力値から抽出した小数部分が前記補間器３３
のフィルタータップ係数計算に用いる小数間隔μkにな
る。
【００５７】一方、前記クランパ５２の出力値から抽出
された整数部は、基本ポイントインデックス増加分Δｍ
kとタイミングエラー信号の平均値Δφを加算した値で
あり、前記整数抽出部５４は、この整数値を前記制御信
号発生部５５に出力する。
された整数部は、基本ポイントインデックス増加分Δｍ
kとタイミングエラー信号の平均値Δφを加算した値で
あり、前記整数抽出部５４は、この整数値を前記制御信
号発生部５５に出力する。
【００５８】ここで、前記整数抽出部５４の出力値の意
味は、前記補間器３３で補間するサンプル信号Ｘ(ｍＴ
ｓ）を前記整数抽出部５４の出力値ずつシフトした後に
出力されたインタポルラントが有効なデータであること
を示す。
味は、前記補間器３３で補間するサンプル信号Ｘ(ｍＴ
ｓ）を前記整数抽出部５４の出力値ずつシフトした後に
出力されたインタポルラントが有効なデータであること
を示す。
【００５９】したがって、前記制御信号発生部５５で
は、前記整数抽出部５４の出力値を順次的に遅延減少さ
せて、基準値と比較してその結果による制御信号を発生
して補間器３３以後の信号処理を選択的に行うように制
御する。
は、前記整数抽出部５４の出力値を順次的に遅延減少さ
せて、基準値と比較してその結果による制御信号を発生
して補間器３３以後の信号処理を選択的に行うように制
御する。
【００６０】前記制御信号発生部５５は、臨時格納部６
１、選択信号発生部６２、マルチプレクサ６３、減算器
６４及び判断部６５から構成されている。そこで、前記
臨時格納部６１は、以前のクロックで以前減算器６４の
出力値を格納して前記選択信号発生部６２及び前記マル
チプレクサ６３の一側入力部に出力し、前記減算器６４
の現在の出力値を格納する。
１、選択信号発生部６２、マルチプレクサ６３、減算器
６４及び判断部６５から構成されている。そこで、前記
臨時格納部６１は、以前のクロックで以前減算器６４の
出力値を格納して前記選択信号発生部６２及び前記マル
チプレクサ６３の一側入力部に出力し、前記減算器６４
の現在の出力値を格納する。
【００６１】前記選択信号発生部６２は前記臨時格納部
６１の格納値を１と比較して、その結果による出力値を
前記マルチプレクサ６３に選択信号として出力すると共
に前記減算器６４へ出力する。
６１の格納値を１と比較して、その結果による出力値を
前記マルチプレクサ６３に選択信号として出力すると共
に前記減算器６４へ出力する。
【００６２】この際前記選択信号発生部６２は、前記臨
時格納部６１の格納値が“１”より大きい場合には
“１”、その格納値が“１”未満の場合には“０”を出
力する。
時格納部６１の格納値が“１”より大きい場合には
“１”、その格納値が“１”未満の場合には“０”を出
力する。
【００６３】前記マルチプレクサ６３は、前記選択信号
発生部６２の選択信号に応じて、前記整数抽出部５４の
出力値又は前記臨時格納部６１の出力値のうちに何れか
一つを選択して前記減算器６４に出力する。
発生部６２の選択信号に応じて、前記整数抽出部５４の
出力値又は前記臨時格納部６１の出力値のうちに何れか
一つを選択して前記減算器６４に出力する。
【００６４】この際、前記マルチプレクサ６３は、前記
選択信号が“１”のとき、前記臨時格納部６１の出力値
を選択して出力し、前記選択信号が“０”のとき、前記
整数抽出部５４の出力値を選択して出力するように動作
する。そして、前記減算器６４は、前記マルチプレクサ
６３の出力値から前記選択信号発生部６２の選択信号値
を減算した結果値を前記臨時格納部６１に格納すると同
時に前記判断部６５に出力する。
選択信号が“１”のとき、前記臨時格納部６１の出力値
を選択して出力し、前記選択信号が“０”のとき、前記
整数抽出部５４の出力値を選択して出力するように動作
する。そして、前記減算器６４は、前記マルチプレクサ
６３の出力値から前記選択信号発生部６２の選択信号値
を減算した結果値を前記臨時格納部６１に格納すると同
時に前記判断部６５に出力する。
【００６５】従って、前記制御信号発生部５５における
前記臨時格納部６１に“１”又は“０”が格納された場
合には整数抽出部５４の出力値をそのまま判断部６５に
出力し、前記臨時格納部６１に“２”以上の値が格納さ
れていると、前記臨時格納部６１の値を１ずつ減少させ
て、前記判断部６５に提供する。
前記臨時格納部６１に“１”又は“０”が格納された場
合には整数抽出部５４の出力値をそのまま判断部６５に
出力し、前記臨時格納部６１に“２”以上の値が格納さ
れていると、前記臨時格納部６１の値を１ずつ減少させ
て、前記判断部６５に提供する。
【００６６】前記判断部６５は、前記減算器６４の出力
値を“２”と比較した結果に応じて、前記計算部５１の
小数間隔格納部５７、データフィルター３４、タイミン
グエラー検出器３５、ループフィルター３６及び後段回
路の動作を制御する。
値を“２”と比較した結果に応じて、前記計算部５１の
小数間隔格納部５７、データフィルター３４、タイミン
グエラー検出器３５、ループフィルター３６及び後段回
路の動作を制御する。
【００６７】即ち、前記減算器６４の出力値“１”であ
る場合には有効データ指示信号(valid_data_indicator)
を出力して、前記小数間隔格納部５７、データフィルタ
ー３４、タイミングエラー検出器３５、ループフィルタ
ー３６及び後段回路が正常に動作するように制御する。
る場合には有効データ指示信号(valid_data_indicator)
を出力して、前記小数間隔格納部５７、データフィルタ
ー３４、タイミングエラー検出器３５、ループフィルタ
ー３６及び後段回路が正常に動作するように制御する。
【００６８】もし、前記減算器６４の出力値が“２”以
上である場合には有効データ指示信号(valid_data_indi
cator)を出力しないので、前記小数間隔格納部５７、デ
ータフィルター３４、タイミングエラー検出器３５、ル
ープフィルター３６及び後段回路が次のクロックで動作
しないように制御する。
上である場合には有効データ指示信号(valid_data_indi
cator)を出力しないので、前記小数間隔格納部５７、デ
ータフィルター３４、タイミングエラー検出器３５、ル
ープフィルター３６及び後段回路が次のクロックで動作
しないように制御する。
【００６９】前記のように構成された制御部３７の動作
を一例を挙げて説明する。まず、制御部３７の入力信号
であるタイミングエラー信号が常にΔφ＝０であり、補
間周期対サンプルリング周期の比がＴｉ／Ｔｓ＝１.３
だと仮定する。これにより、時間ｋ(＝ｔ／Ｔｉ)に応じ
る各種信号値を下記の表１に示した。
を一例を挙げて説明する。まず、制御部３７の入力信号
であるタイミングエラー信号が常にΔφ＝０であり、補
間周期対サンプルリング周期の比がＴｉ／Ｔｓ＝１.３
だと仮定する。これにより、時間ｋ(＝ｔ／Ｔｉ)に応じ
る各種信号値を下記の表１に示した。
【００７０】
【表１】
【００７１】ここで、Ｔｉ/Ｔｓ＋μk-1は、前記クラン
パ５２の出力信号値を表示したものであり、基本ポイン
トインデックス増加分Δｍkは、前記整数抽出部５４の
出力信号を表示したものであり、有効データ指示信号
は、前記判断部６５の出力信号である。
パ５２の出力信号値を表示したものであり、基本ポイン
トインデックス増加分Δｍkは、前記整数抽出部５４の
出力信号を表示したものであり、有効データ指示信号
は、前記判断部６５の出力信号である。
【００７２】まず、時間ｋが−１である場合にはシステ
ムが初期化される時点として、前記小数間隔格納部５７
と臨時格納部６１は、０にリセットされ、前記判断部６
５は、有効データ指示信号(valid_data_indicator)を出
力する。そして、ｋ＝０である場合には、前記クランパ
５２の出力信号は、１.３である。従って、前記小数抽
出部５３から前記補間器３３に出力される小数間隔μ0
＝０.３であり、判断部６５の入力値は１であるので、
補間器３３以後の信号処理を正常に行うように有効デー
タ信号“１”を出力する。
ムが初期化される時点として、前記小数間隔格納部５７
と臨時格納部６１は、０にリセットされ、前記判断部６
５は、有効データ指示信号(valid_data_indicator)を出
力する。そして、ｋ＝０である場合には、前記クランパ
５２の出力信号は、１.３である。従って、前記小数抽
出部５３から前記補間器３３に出力される小数間隔μ0
＝０.３であり、判断部６５の入力値は１であるので、
補間器３３以後の信号処理を正常に行うように有効デー
タ信号“１”を出力する。
【００７３】同様に、ｋ＝１である場合に、前記クラン
パ５２の出力信号値は、μ0＋Ｔｉ／Ｔｓ＝０.３＋１.
３=１.６となる。従って、前記小数抽出部５３から出力
される小数間隔μ1＝０.６であり、判断部６５の入力値
は１であるので、有効データ指示信号“１”を出力す
る。
パ５２の出力信号値は、μ0＋Ｔｉ／Ｔｓ＝０.３＋１.
３=１.６となる。従って、前記小数抽出部５３から出力
される小数間隔μ1＝０.６であり、判断部６５の入力値
は１であるので、有効データ指示信号“１”を出力す
る。
【００７４】一方、ｋ＝３である場合には、前記クラン
パ５２の出力信号値は、μ2＋Ｔｉ／Ｔｓ＝０.９＋１.
３＝２.２であり、判断部６５の入力値は２であるの
で、有効データ指示信号(valid_data_indicator)“０”
を出力する。その結果、小数抽出部５３の出力値が小数
間隔格納部５７に格納されない。そして、ｋ＝４である
場合には、前記クロックで小数間隔格納部５７は更新さ
れないで、クランパ５２の出力信号値は、ｋ＝３である
時と同一な値２.２を出力する。
パ５２の出力信号値は、μ2＋Ｔｉ／Ｔｓ＝０.９＋１.
３＝２.２であり、判断部６５の入力値は２であるの
で、有効データ指示信号(valid_data_indicator)“０”
を出力する。その結果、小数抽出部５３の出力値が小数
間隔格納部５７に格納されない。そして、ｋ＝４である
場合には、前記クロックで小数間隔格納部５７は更新さ
れないで、クランパ５２の出力信号値は、ｋ＝３である
時と同一な値２.２を出力する。
【００７５】一方、臨時格納部６１に２が格納されてい
るので、減算器５５の出力値は、臨時格納部６１の格納
値２から１を減少させた値１を判断部６５に出力する。
従って、前記判断部６５は、有効データ指示信号(valid
_data_indicator)“１”を出力する。
るので、減算器５５の出力値は、臨時格納部６１の格納
値２から１を減少させた値１を判断部６５に出力する。
従って、前記判断部６５は、有効データ指示信号(valid
_data_indicator)“１”を出力する。
【００７６】本実施の形態では、補間周期対サンプルリ
ンング周期の比Ｔｉ／Ｔｓが１.３なので、基本ポイン
トインデックス増加分Δｍk＝１、２だけ存在したが、
Ｔｉ／Ｔｓがかなり大きい場合には、基本ポイントイン
デックス増加分Δｍk＝３、４、５、…など大きな値を
有するようになり、その値に対応するクロック周期ほど
有効データ指示信号(valid_data_indicator)が“ロー”
値を有するようになる。
ンング周期の比Ｔｉ／Ｔｓが１.３なので、基本ポイン
トインデックス増加分Δｍk＝１、２だけ存在したが、
Ｔｉ／Ｔｓがかなり大きい場合には、基本ポイントイン
デックス増加分Δｍk＝３、４、５、…など大きな値を
有するようになり、その値に対応するクロック周期ほど
有効データ指示信号(valid_data_indicator)が“ロー”
値を有するようになる。
【００７７】
【発明の効果】以上、本発明による補間器は、サンプル
周期Ｔｓ毎に制御部から提供される小数間隔を用いてフ
ィルター係数を計算した後に補間を行い、制御部によ
り、補間器の後段装置で補間器の出力のうち有効なデー
タのみを信号処理できるようになり、可変レートで受信
される信号を正確なシンボルタイミングで復元するディ
ジタル復調器を簡略化する。
周期Ｔｓ毎に制御部から提供される小数間隔を用いてフ
ィルター係数を計算した後に補間を行い、制御部によ
り、補間器の後段装置で補間器の出力のうち有効なデー
タのみを信号処理できるようになり、可変レートで受信
される信号を正確なシンボルタイミングで復元するディ
ジタル復調器を簡略化する。
【図１】ディジタル復調器における一般的なタイミング
復元回路を示したブロック図である。
復元回路を示したブロック図である。
【図２】図１に示された補間器を示したブロック図であ
る。
る。
【図３】本発明によるタイミング復元回路を示したブロ
ック図である。
ック図である。
【図４】図３に示された補間器の細部ブロック図であ
る。
る。
【図５】図３に示された制御部の細部ブロック図であ
る。
る。
３１ クロック発生器 ３２ サンプラ ３３ 補間器 ３４ データフィルター ３５ タイミングエラー検出器 ３６ ループフィルター ３７ 制御器
Claims (4)
- 【請求項１】 所定の周期でクロック信号を発生するク
ロック発生手段と、 前記クロック信号に応じて受信信号からサンプリングさ
れたサンプル信号を出力するサンプリング手段と、 周期毎に所定の小数間隔により計算されたフィルタータ
ップ係数に前記サンプル信号を補間して生成されたイン
タポラントを補間周期で出力する補間器と、 前記インタポラントをフィルター処理してストローブデ
ータを出力するデータフィルターと、 前記ストローブデータからタイミングエラーを測定して
タイミングエラー信号を出力するタイミングエラー検出
器と、 前記タイミングエラー信号のノイズ成分を取り除いてタ
イミングエラー信号の平均値を出力するループフィルタ
ーと、 前記補間器に小数間隔を提供し、前記データフィルタ
ー、前記タイミングエラー検出器、及び前記ループフィ
ルターの信号処理動作を制御するための制御部とを備
え、 前記制御部は、 前記クロック信号で生成された小数間隔、前記タイミン
グエラー信号の平均値信号、及び補間周期対サンプリン
グ周期の比を用いて計算動作を行う計算手段と、 初期化状態で前記計算手段の出力値を補償する補償手段
と、 前記補償手段の出力値から小数部分を抽出して、前記補
間器と計算手段に小数間隔として出力する小数抽出部
と、 前記補償手段の出力値から整数部分を抽出する整数抽出
部と、 前記整数抽出部の出力値に応じて前記補間器が出力する
インタポラントの有効性を指示する制御信号を生成し
て、前記計算手段、前記データフィルター、前記タイミ
ングエラー検出器及び前記ループフィルターに出力する
制御信号発生部とを備えるディジタル復調器のシンボル
タイミング復元回路。 - 【請求項２】 前記補間器は、 サンプリング周期で前記サンプリング手段から出力され
たサンプル信号を入力され順次に格納して、補間周期に
応じて並列で出力する格納部と、 前記制御部から提供された小数間隔に応じてそれぞれの
該サンプル信号に対するフィルタータップ係数を計算し
て出力するフィルタータップ係数計算手段と、 前記格納部のサンプル信号と前記フィルタータップ係数
計算手段から出力されたフィルタータップ係数をそれぞ
れ乗じて出力する乗算手段と、 前記乗算手段の出力値を加算して前記データフィルター
にインタポラントとして出力する加算手段とを備えるこ
とを特徴とする請求項１に記載のディジタル復調器のサ
ンプルタイミング復元回路。 - 【請求項３】 前記計算手段は、 補間周期対サンプリング周期の比値を格納する第一格納
部と、 前記制御部の制御信号により前記小数抽出部の出力値を
格納する第二格納部と、 前記ループフィルターの出力値に前記第一格納部の出力
値を加算する第一加算器と、 前記第一加算器の出力値に前記第二格納部の出力値を加
算して前記補償手段に出力する第二加算器とを備えるこ
とを特徴とする請求項１に記載のディジタル復調器のサ
ンプルタイミング復調回路。 - 【請求項４】 前記制御信号発生部は、 臨時格納部と、 前記臨時格納部の出力値と“１”を比較した結果に応じ
て選択信号を出力する選択信号発生部と、 前記選択信号に応じて前記整数抽出部の出力値と前記臨
時格納部の出力値のうち何れか一つを選択して出力する
選択手段と、 前記選択手段の出力値から前記選択信号値を減算して前
記臨時格納部を更新する減算手段と、 前記減算手段の出力値と“２”を比較し、その結果に応
じて制御信号を出力する判断部とを備えることを特徴と
する請求項１に記載のディジタル復調器のシンボルタイ
ミング復元回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960043230A KR100195756B1 (ko) | 1996-09-30 | 1996-09-30 | 가변 레이트 복조기의 심볼 타이밍 복원 회로 |
| KR1996-43230 | 1996-09-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10200594A true JPH10200594A (ja) | 1998-07-31 |
| JP3811873B2 JP3811873B2 (ja) | 2006-08-23 |
Family
ID=19475757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26622897A Expired - Fee Related JP3811873B2 (ja) | 1996-09-30 | 1997-09-30 | ディジタル復調器におけるシンボルタイミング復元回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6055284A (ja) |
| JP (1) | JP3811873B2 (ja) |
| KR (1) | KR100195756B1 (ja) |
| CN (1) | CN1161921C (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100937404B1 (ko) * | 2002-07-13 | 2010-01-18 | 엘지전자 주식회사 | 타이밍 복원 장치 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100463507B1 (ko) * | 1997-12-31 | 2005-09-30 | 엘지전자 주식회사 | 에이치디티브이의 타이밍 북구장치 |
| US6452948B1 (en) * | 1998-06-10 | 2002-09-17 | Sicom, Inc. | Method for baud-clock phase synchronization in a TDMA digital communications system and apparatus therefor |
| KR100287867B1 (ko) * | 1998-12-31 | 2001-05-02 | 구자홍 | 디지털 텔레비전의 타이밍 복원 장치 |
| KR100330236B1 (ko) * | 1998-12-31 | 2002-08-08 | 삼성전자 주식회사 | 무선통신시스템에서 수신단의 타이밍 복구회로 |
| KR100652563B1 (ko) * | 1999-12-17 | 2006-12-01 | 엘지전자 주식회사 | 디지탈 심볼 복구용 보간기 |
| AU2001247257A1 (en) * | 2000-03-03 | 2001-09-17 | Avaz Networks | Method and apparatus for data rate synchronization |
| US6879623B2 (en) * | 2001-03-28 | 2005-04-12 | Motorola, Inc. | Method and apparatus for timing recovery in a communication device |
| KR100374648B1 (ko) * | 2001-06-28 | 2003-03-03 | 삼성전자주식회사 | 전자파를 감소시키기 위한 위상동기루프회로 및 그의제어방법 |
| US7006457B2 (en) * | 2001-08-30 | 2006-02-28 | Thomson Licensing | Modem front-end apparatus and method |
| CN100505719C (zh) * | 2001-11-20 | 2009-06-24 | 三洋电机株式会社 | 无线接收装置、码元定时控制方法 |
| US6775341B2 (en) | 2001-11-30 | 2004-08-10 | Motorola, Inc. | Time recovery circuit and method for synchronizing timing of a signal in a receiver to timing of the signal in a transmitter |
| KR100438519B1 (ko) * | 2001-12-28 | 2004-07-03 | 한국전자통신연구원 | 순방향 구조로 심볼 타이밍을 추정하는 수신 시스템 및 그타이밍 추정방법 |
| KR20040006661A (ko) * | 2002-07-13 | 2004-01-24 | 엘지전자 주식회사 | 타이밍 복원 장치 |
| KR100493026B1 (ko) * | 2002-09-09 | 2005-06-07 | 삼성전자주식회사 | 전화선 모뎀을 위한 강건한 심벌 타이밍 복구 회로 |
| US7576779B2 (en) * | 2003-07-07 | 2009-08-18 | Fujifilm Corporation | Control apparatus and controlled apparatus utilized in system supporting both command-based model and user-interface export model, control system and computer used in said system |
| US7486747B1 (en) | 2004-07-09 | 2009-02-03 | L-3 Communications Corporation | Digital timing recovery operable at very low or less than zero dB Eb/No |
| GB0421930D0 (en) * | 2004-10-01 | 2004-11-03 | Nokia Corp | Signal receiver |
| JP4213132B2 (ja) * | 2005-03-28 | 2009-01-21 | 富士通マイクロエレクトロニクス株式会社 | タイミングリカバリ回路及び間引きクロック生成方法 |
| US20090154626A1 (en) * | 2007-12-15 | 2009-06-18 | Anderson Warren R | Continuous receiver clock alignment and equalization optimization |
| CN101610146B (zh) * | 2009-07-23 | 2011-11-16 | 西安空间无线电技术研究所 | 全数字解调中并行插值位同步系统及同步方法 |
| CN102377557B (zh) * | 2010-08-23 | 2014-08-27 | 联咏科技股份有限公司 | 时序恢复控制器及其操作方法 |
| CN103178805B (zh) * | 2011-12-20 | 2018-02-02 | 亚太卫星宽带通信（深圳）有限公司 | 插值滤波器输出控制方法、装置及系统 |
| CN110247751B (zh) * | 2018-11-15 | 2022-05-03 | 浙江芯昇电子技术有限公司 | 正交幅度调制qam信号位同步的方法、装置及存储介质 |
| CN116318165B (zh) * | 2023-03-02 | 2025-06-17 | 上海交通大学 | 采用二阶噪声耦合技术的两阶段线性-指数型增量型高分辨率模数转换器 |
| US12401488B1 (en) * | 2024-03-28 | 2025-08-26 | Credo Technology Group Limited | Dynamic timing loop gain to compensate phase interpolation nonlinearities |
| CN119544173B (zh) * | 2024-10-25 | 2025-09-26 | 中国电子科技集团公司第五十四研究所 | 一种星地高速数据传输的并行定时同步方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4707841A (en) * | 1984-08-21 | 1987-11-17 | University Of Toronto, Innovations Foundation | Digital data receiver for preamble free data transmission |
| US4692931A (en) * | 1984-10-31 | 1987-09-08 | Nec Corporation | Synchronization circuit capable of establishing synchronism even when a sampling rate is invariable |
| US5504785A (en) * | 1993-05-28 | 1996-04-02 | Tv/Com Technologies, Inc. | Digital receiver for variable symbol rate communications |
| US5793818A (en) * | 1995-06-07 | 1998-08-11 | Discovision Associates | Signal processing system |
-
1996
- 1996-09-30 KR KR1019960043230A patent/KR100195756B1/ko not_active Expired - Fee Related
-
1997
- 1997-09-30 US US08/941,654 patent/US6055284A/en not_active Expired - Lifetime
- 1997-09-30 JP JP26622897A patent/JP3811873B2/ja not_active Expired - Fee Related
- 1997-09-30 CN CNB971141649A patent/CN1161921C/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100937404B1 (ko) * | 2002-07-13 | 2010-01-18 | 엘지전자 주식회사 | 타이밍 복원 장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3811873B2 (ja) | 2006-08-23 |
| US6055284A (en) | 2000-04-25 |
| CN1161921C (zh) | 2004-08-11 |
| KR19980023730A (ko) | 1998-07-06 |
| CN1189729A (zh) | 1998-08-05 |
| KR100195756B1 (ko) | 1999-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3811873B2 (ja) | ディジタル復調器におけるシンボルタイミング復元回路 | |
| JP3858160B2 (ja) | ディジタル復調器におけるタイミング補間器 | |
| US5541958A (en) | Clock recovery circuit of demodulator | |
| US5513209A (en) | Resampling synchronizer of digitally sampled signals | |
| JPS6194419A (ja) | アダプテイブ受信装置 | |
| JP3160675B2 (ja) | サンプル・データ補間装置 | |
| US4692931A (en) | Synchronization circuit capable of establishing synchronism even when a sampling rate is invariable | |
| EP0575071A2 (en) | A/D converter | |
| JP3225405B2 (ja) | セルラ通信システムにおけるタイミング回復およびフレーム同期 | |
| JP3148834B2 (ja) | ディジタル変調信号用キャリヤ再生方法および装置 | |
| US7333579B2 (en) | Robust symbol timing recovery circuit for telephone line modem | |
| CN1795636B (zh) | 使用自适应插值对接收信号进行相位跟踪 | |
| US6501811B1 (en) | Sampling system | |
| US5333149A (en) | Process and a circuit for adapting coefficients in a modem equalizer | |
| JP3688147B2 (ja) | サンプリングシステム | |
| EP0191468A2 (en) | An apparatus for generating a velocity error signal | |
| JPH11261661A (ja) | ボータイミング同期方式 | |
| KR100652563B1 (ko) | 디지탈 심볼 복구용 보간기 | |
| JP2001237908A (ja) | Ｑｐｓｋ／ｑａｍ同期獲得装置 | |
| KR100438519B1 (ko) | 순방향 구조로 심볼 타이밍을 추정하는 수신 시스템 및 그타이밍 추정방법 | |
| JPH07226781A (ja) | 位相誤差検出回路およびクロック再生回路 | |
| JP3957110B2 (ja) | 周波数誤差推定回路 | |
| JPH11243432A (ja) | タイミング同期回路 | |
| JPH0618366B2 (ja) | 変復調装置のタイミング再生回路 | |
| JPH0323020B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040514 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060518 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |