JPH10201135A - 電源回路 - Google Patents
電源回路Info
- Publication number
- JPH10201135A JPH10201135A JP9004970A JP497097A JPH10201135A JP H10201135 A JPH10201135 A JP H10201135A JP 9004970 A JP9004970 A JP 9004970A JP 497097 A JP497097 A JP 497097A JP H10201135 A JPH10201135 A JP H10201135A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- microcomputer
- voltage
- turned
- peripheral circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 claims abstract description 29
- 230000002265 prevention Effects 0.000 claims description 7
- 230000003449 preventive effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Landscapes
- Stand-By Power Supply Arrangements (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】
【課題】 バックアップ用電源を用いるマイクロコンピ
ュータ１５とその周辺回路の各電源系統を独立させたシ
ステムにおいて、周辺回路から加わる高い電圧が、マイ
クロコンピュータをラッチアップさせる現象をなくす。 【解決手段】 システムスイッチ１２の投入時に動作し
てマイクロコンピュータ１５に電圧ＶM を供給する主電
源１３と、主電源電圧ＶM より低いバックアップ用電圧
ＶB を逆流防止ダイオード１６を通してマイクロコンピ
ュータ１５に供給するバックアップ用電源１４と、シス
テムスイッチ１２の投入時に上記主電源電圧ＶM を周辺
回路１７に供給し、システムスイッチ１２の非投入時に
周辺回路１７の電源端子を電源供給側から切り離すスイ
ッチ回路１８を設ける。
ュータ１５とその周辺回路の各電源系統を独立させたシ
ステムにおいて、周辺回路から加わる高い電圧が、マイ
クロコンピュータをラッチアップさせる現象をなくす。 【解決手段】 システムスイッチ１２の投入時に動作し
てマイクロコンピュータ１５に電圧ＶM を供給する主電
源１３と、主電源電圧ＶM より低いバックアップ用電圧
ＶB を逆流防止ダイオード１６を通してマイクロコンピ
ュータ１５に供給するバックアップ用電源１４と、シス
テムスイッチ１２の投入時に上記主電源電圧ＶM を周辺
回路１７に供給し、システムスイッチ１２の非投入時に
周辺回路１７の電源端子を電源供給側から切り離すスイ
ッチ回路１８を設ける。
Description
【０００１】
【発明の属する技術分野】この発明は、バックアップ用
電源を設けたマイクロコンピュータシステムの電源回路
に関する。
電源を設けたマイクロコンピュータシステムの電源回路
に関する。
【０００２】
【従来の技術】バックアップ用電源を備えるマイクロコ
ンピュータシステムの電源供給方式として、主電源オン
時にマイクロコンピュータと、その周辺回路に主電源か
ら電源を供給し、主電源オフ時にマイクロコンピュータ
にのみバックアップ用電源より電源供給を行なうものが
ある。
ンピュータシステムの電源供給方式として、主電源オン
時にマイクロコンピュータと、その周辺回路に主電源か
ら電源を供給し、主電源オフ時にマイクロコンピュータ
にのみバックアップ用電源より電源供給を行なうものが
ある。
【０００３】この電源回路の従来構成を図２により説明
する。図２において、１は１次電源、２はシステムスイ
ッチである。３は主電源、４はバックアップ用電源で、
夫々、スイッチングレギュレータ等の定電圧回路から構
成される。
する。図２において、１は１次電源、２はシステムスイ
ッチである。３は主電源、４はバックアップ用電源で、
夫々、スイッチングレギュレータ等の定電圧回路から構
成される。
【０００４】主電源３は、上記システムスイッチ２が投
入されたとき動作して電源供給を行なう。バックアップ
用電源４はシステムスイッチ２の投入・非投入にかかわ
らず動作して、主電源３より低い電圧を発生する。
入されたとき動作して電源供給を行なう。バックアップ
用電源４はシステムスイッチ２の投入・非投入にかかわ
らず動作して、主電源３より低い電圧を発生する。
【０００５】５はマイクロコンピュータで、この電源端
子ＶDDには、逆流防止ダイオード６を通してバックアッ
プ用電源４の出力電圧ＶB が供給される。
子ＶDDには、逆流防止ダイオード６を通してバックアッ
プ用電源４の出力電圧ＶB が供給される。
【０００６】７はマイクロコンピュータの周辺回路で、
主電源３の出力電圧ＶM が供給される。
主電源３の出力電圧ＶM が供給される。
【０００７】８はスイッチ回路で、システムスイッチ２
の投入時に主電源の出力電圧ＶM をマイクロコンピュー
タ５の電源端子ＶDDに供給し、システムスイッチ２の非
投入時に、バックアップ用電源４の出力電圧ＶB が周辺
回路７に加わらないように設けられている。このスイッ
チ回路８は、システムスイッチ２が投入されたとき一次
電源１の電圧を受けて導通する第１のトランジスタ９
と、第１のトランジスタ９の導通出力によって導通し
て、主電源３の出力電圧ＶM を、マイクロコンピュータ
５の電源端子ＶDDに供給する第２のトランジスタ１０か
ら構成される。
の投入時に主電源の出力電圧ＶM をマイクロコンピュー
タ５の電源端子ＶDDに供給し、システムスイッチ２の非
投入時に、バックアップ用電源４の出力電圧ＶB が周辺
回路７に加わらないように設けられている。このスイッ
チ回路８は、システムスイッチ２が投入されたとき一次
電源１の電圧を受けて導通する第１のトランジスタ９
と、第１のトランジスタ９の導通出力によって導通し
て、主電源３の出力電圧ＶM を、マイクロコンピュータ
５の電源端子ＶDDに供給する第２のトランジスタ１０か
ら構成される。
【０００８】上記構成において、システムスイッチ２が
非投入のとき、バックアップ用電源４から低い電圧ＶB
がマイクロコンピュータ５に供給されて、低消費電力で
バックアップ状態を維持する。
非投入のとき、バックアップ用電源４から低い電圧ＶB
がマイクロコンピュータ５に供給されて、低消費電力で
バックアップ状態を維持する。
【０００９】主電源オン時には、主電源３から周辺回路
７に電圧ＶM を供給すると同時に、スイッチ回路８を通
して、主電源３からマイクロコンピュータ５に電圧ＶM
を供給する。このとき、バックアップ用電源４の電圧Ｖ
B は主電源３の電圧ＶM より低いので、逆流防止ダイオ
ード６により遮断される。
７に電圧ＶM を供給すると同時に、スイッチ回路８を通
して、主電源３からマイクロコンピュータ５に電圧ＶM
を供給する。このとき、バックアップ用電源４の電圧Ｖ
B は主電源３の電圧ＶM より低いので、逆流防止ダイオ
ード６により遮断される。
【００１０】
【発明が解決しようとする課題】上記従来の構成におい
て、システムスイッチ２を投入したとき、マイクロコン
ピュータ５への主電源電圧ＶM の供給は、スイッチ回路
８が導通した後に行われる。
て、システムスイッチ２を投入したとき、マイクロコン
ピュータ５への主電源電圧ＶM の供給は、スイッチ回路
８が導通した後に行われる。
【００１１】したがって、マイクロコンピュータ５がバ
ックアップ用電源４から低い電圧ＶB を供給されている
とき、これよりも高い主電源３の出力電圧ＶM を受けた
周辺回路７から、双方の接続線を通じて、マイクロコン
ピュータの内部電圧より高い電圧が加わるタイミングが
生じ、これによってマイクロコンピュータ５がラッチア
ップ現象を起こす場合があった。
ックアップ用電源４から低い電圧ＶB を供給されている
とき、これよりも高い主電源３の出力電圧ＶM を受けた
周辺回路７から、双方の接続線を通じて、マイクロコン
ピュータの内部電圧より高い電圧が加わるタイミングが
生じ、これによってマイクロコンピュータ５がラッチア
ップ現象を起こす場合があった。
【００１２】そこで、この発明は、バックアップ用電源
を用いるマイクロコンピュータシステムにおいて、周辺
回路から加わる高い電圧によって、ラッチアップを起こ
させない電源回路を提供することを目的とする。
を用いるマイクロコンピュータシステムにおいて、周辺
回路から加わる高い電圧によって、ラッチアップを起こ
させない電源回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】前述した問題点を解決す
るために、本発明が提供するバックアップ付き電源は、
主電源オフ時にバックアップ用電圧ＶB が供給されるマ
イクロコンピュータに、上記マイクロコンピュータの電
源端子から独立した電源端子を持つ周辺回路を接続した
マイクロコンピュータシステムに電源供給するものであ
って、
るために、本発明が提供するバックアップ付き電源は、
主電源オフ時にバックアップ用電圧ＶB が供給されるマ
イクロコンピュータに、上記マイクロコンピュータの電
源端子から独立した電源端子を持つ周辺回路を接続した
マイクロコンピュータシステムに電源供給するものであ
って、
【００１４】システムスイッチの投入によって動作して
マイクロコンピュータの電源端子に電圧ＶM を供給する
主電源と、主電源の出力電圧ＶM より低いバックアップ
用電圧ＶB を、逆流防止ダイオードを通してマイクロコ
ンピュータの上記電源端子に供給するバックアップ用電
源と、システムスイッチの投入時にオンして、上記主電
源の出力電圧ＶM を周辺回路の電源端子に供給し、シス
テムスイッチの非投入時にオフして、周辺回路の電源端
子を電源供給側から切り離すスイッチ回路を設けたこと
を特徴とする。
マイクロコンピュータの電源端子に電圧ＶM を供給する
主電源と、主電源の出力電圧ＶM より低いバックアップ
用電圧ＶB を、逆流防止ダイオードを通してマイクロコ
ンピュータの上記電源端子に供給するバックアップ用電
源と、システムスイッチの投入時にオンして、上記主電
源の出力電圧ＶM を周辺回路の電源端子に供給し、シス
テムスイッチの非投入時にオフして、周辺回路の電源端
子を電源供給側から切り離すスイッチ回路を設けたこと
を特徴とする。
【００１５】
【発明の実施の形態】本発明の一実施例を示す図１にお
いて、１１は１次電源、１２はシステムスイッチであ
る。
いて、１１は１次電源、１２はシステムスイッチであ
る。
【００１６】１３は主電源、１４はバックアップ用電源
で、夫々、スイッチングレギュレータ等の定電圧回路か
ら構成される。
で、夫々、スイッチングレギュレータ等の定電圧回路か
ら構成される。
【００１７】主電源１３は、上記システムスイッチ１２
が投入されたとき動作して電源供給を行なう。バックア
ップ用電源１４はシステムスイッチの投入・非投入にか
かわらず動作して、主電源３より低い電圧を発生する。
これらの出力電圧は、例えば主電源１３が５Ｖであり、
バックアップ用電源１４が４.５Ｖである。
が投入されたとき動作して電源供給を行なう。バックア
ップ用電源１４はシステムスイッチの投入・非投入にか
かわらず動作して、主電源３より低い電圧を発生する。
これらの出力電圧は、例えば主電源１３が５Ｖであり、
バックアップ用電源１４が４.５Ｖである。
【００１８】１５はマイクロコンピュータで、この電源
端子ＶDDには、主電源１３の出力ＶM が供給されると共
に、逆流防止ダイオード１６を通してバックアップ用電
源１４の出力電圧ＶB が供給される。
端子ＶDDには、主電源１３の出力ＶM が供給されると共
に、逆流防止ダイオード１６を通してバックアップ用電
源１４の出力電圧ＶB が供給される。
【００１９】１７はマイクロコンピュータの周辺回路
で、マイクロコンピュータ１７と信号線等によって接続
されている。この周辺回路１７への電源供給はマイクロ
コンピュータ１５と独立して行われ、独自の電源端子Ｖ
DDを持つ。
で、マイクロコンピュータ１７と信号線等によって接続
されている。この周辺回路１７への電源供給はマイクロ
コンピュータ１５と独立して行われ、独自の電源端子Ｖ
DDを持つ。
【００２０】１８はスイッチ回路で、システムスイッチ
１２の投入時に主電源の出力電圧ＶM を周辺回路１７に
供給し、システムスイッチ１２の非投入時にバックアッ
プ用電源１４の出力電圧ＶB が周辺回路１７の電源端子
ＶDDに加わらないように設けられている。このスイッチ
回路１８はシステムスイッチ１２を投入したとき一次電
源１１の電圧を受けて導通する第１のトランジスタ１９
と、第１のトランジスタ１９の導通出力によって導通し
て、主電源３の出力電圧ＶM を、周辺回路１７の電源端
子ＶDDに供給する第２のトランジスタ２０から構成され
る。
１２の投入時に主電源の出力電圧ＶM を周辺回路１７に
供給し、システムスイッチ１２の非投入時にバックアッ
プ用電源１４の出力電圧ＶB が周辺回路１７の電源端子
ＶDDに加わらないように設けられている。このスイッチ
回路１８はシステムスイッチ１２を投入したとき一次電
源１１の電圧を受けて導通する第１のトランジスタ１９
と、第１のトランジスタ１９の導通出力によって導通し
て、主電源３の出力電圧ＶM を、周辺回路１７の電源端
子ＶDDに供給する第２のトランジスタ２０から構成され
る。
【００２１】上記構成において、システムスイッチ１２
が投入されていないとは、主電源１３は動作せず、バッ
クアップ用電源１４が動作して、マイクロコンピュータ
１５の電源端子ＶDDにバックアップ用電源１４の出力電
圧ＶB が供給される。このとき、スイッチ回路１８はオ
フしているので、周辺回路１７への電源供給はされな
い。
が投入されていないとは、主電源１３は動作せず、バッ
クアップ用電源１４が動作して、マイクロコンピュータ
１５の電源端子ＶDDにバックアップ用電源１４の出力電
圧ＶB が供給される。このとき、スイッチ回路１８はオ
フしているので、周辺回路１７への電源供給はされな
い。
【００２２】次に、システムスイッチ１２が投入される
と、主電源１３が動作を開始し、マイクロコンピュータ
１５に電圧ＶM を供給する。バックアップ用電源１４の
出力電圧ＶB は、主電源１３の出力電圧ＶM よりも低い
ので、逆流防止ダイオード１６により阻止されて、電圧
供給を行わない。
と、主電源１３が動作を開始し、マイクロコンピュータ
１５に電圧ＶM を供給する。バックアップ用電源１４の
出力電圧ＶB は、主電源１３の出力電圧ＶM よりも低い
ので、逆流防止ダイオード１６により阻止されて、電圧
供給を行わない。
【００２３】システムスイッチ１２が投入されると、ス
イッチ回路１８はオンになるので、主電源１３の出力電
圧ＶM は、周辺回路１７の電源端子ＶDDにも供給される
ようになる。
イッチ回路１８はオンになるので、主電源１３の出力電
圧ＶM は、周辺回路１７の電源端子ＶDDにも供給される
ようになる。
【００２４】上記構成で、周辺回路１７に主電源１３か
ら電圧供給されるときは、必ず主電源１３からマイクロ
コンピュータ１５に電源供給されているので、マイクロ
コンピュータ１５に、バックアップ用電源１４からの低
い電圧ＶB が供給されている状態で、周辺回路１７から
これよりも高い電圧が供給されるという事態は起こら
ず、ラッチアップ現象を防止できる。
ら電圧供給されるときは、必ず主電源１３からマイクロ
コンピュータ１５に電源供給されているので、マイクロ
コンピュータ１５に、バックアップ用電源１４からの低
い電圧ＶB が供給されている状態で、周辺回路１７から
これよりも高い電圧が供給されるという事態は起こら
ず、ラッチアップ現象を防止できる。
【００２５】
【発明の効果】以上説明したように、本発明によれば、
バックアップ用電源を用いるマイクロコンピュータとそ
の周辺回路の各電源系統を独立させたシステムにおい
て、部品を追加することなく回路の設計変更のみで、周
辺回路からマイクロコンピュータに高い電圧が加わりマ
イクロコンピュータをラッチアップさせる現象をなくす
ことができる。
バックアップ用電源を用いるマイクロコンピュータとそ
の周辺回路の各電源系統を独立させたシステムにおい
て、部品を追加することなく回路の設計変更のみで、周
辺回路からマイクロコンピュータに高い電圧が加わりマ
イクロコンピュータをラッチアップさせる現象をなくす
ことができる。
【図１】本発明のバックアップ付き電源を、一次電源と
マイクロコンピュータ及びその周辺回路の間に接続した
状態を示すブロック図である。
マイクロコンピュータ及びその周辺回路の間に接続した
状態を示すブロック図である。
【図２】従来例を示すブロック図である。
１１ １次電源 １２ システムスイッチ １３ 主電源 １４ バックアップ用電源 １５ マイクロコンピュータ １６ 逆流防止ダイオード １７ マイクロコンピュータの周辺回路 １８ スイッチ回路 １９ 第１のトランジスタ ２０ 第２のトランジスタ Ｂ 電源回路
Claims (1)
- 【請求項１】 主電源オフ時にバックアップ用電圧が供
給されるマイクロコンピュータに、上記マイクロコンピ
ュータの電源端子から独立した電源端子を持つ周辺回路
を接続したマイクロコンピュータシステムに電源供給す
るものであって、 システムスイッチの投入によって動作してマイクロコン
ピュータの電源端子に電圧を供給する主電源と、 主電源の出力電圧より低いバックアップ用電圧を、逆流
防止ダイオードを通してマイクロコンピュータの上記電
源端子に供給するバックアップ用電源と、 システムスイッチの投入時にオンして、上記主電源の出
力電圧を周辺回路の電源端子に供給し、システムスイッ
チの非投入時にオフして、周辺回路の電源端子を電源供
給側から切り離すスイッチ回路を設けたことを特徴とす
る電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9004970A JPH10201135A (ja) | 1997-01-14 | 1997-01-14 | 電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9004970A JPH10201135A (ja) | 1997-01-14 | 1997-01-14 | 電源回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10201135A true JPH10201135A (ja) | 1998-07-31 |
Family
ID=11598461
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9004970A Pending JPH10201135A (ja) | 1997-01-14 | 1997-01-14 | 電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10201135A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009536815A (ja) * | 2006-05-10 | 2009-10-15 | クゥアルコム・インコーポレイテッド | 集積回路の電力分配制御の方法及びシステム |
| US8193630B2 (en) | 2006-05-10 | 2012-06-05 | Qualcomm Incorporated | System and method of silicon switched power delivery using a package |
-
1997
- 1997-01-14 JP JP9004970A patent/JPH10201135A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009536815A (ja) * | 2006-05-10 | 2009-10-15 | クゥアルコム・インコーポレイテッド | 集積回路の電力分配制御の方法及びシステム |
| JP4897877B2 (ja) * | 2006-05-10 | 2012-03-14 | クゥアルコム・インコーポレイテッド | 集積回路の電力分配制御の方法及びシステム |
| US8193630B2 (en) | 2006-05-10 | 2012-06-05 | Qualcomm Incorporated | System and method of silicon switched power delivery using a package |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5734585A (en) | Method and apparatus for sequencing power delivery in mixed supply computer systems | |
| KR100603926B1 (ko) | 여러 전원 관리 상태를 갖는 컴퓨터 시스템을 위한 전원 공급 제어 회로 및 그의 제어 방법 | |
| US5387820A (en) | Power supply circuit | |
| US5450003A (en) | Power-supply control system for a portable data processor and method for driving the same | |
| US20030080625A1 (en) | Low cost redundant AC to DC power supply | |
| US6189107B1 (en) | Fault tolerant voltage regulator module circuit for supplying core voltage and cache voltage to a processor | |
| JPH02148210A (ja) | フラットパネルディスプレイの着脱制御回路 | |
| US6259171B1 (en) | Hot-swap device preventing system crash when switching power source | |
| JP3459692B2 (ja) | 電源装置 | |
| KR20020062982A (ko) | 리얼 타임 클록의 저누설 배터리 동작용 ｃｍｏｓ 회로 | |
| EP0419902B1 (en) | Rush current prevention circuit | |
| US20030177404A1 (en) | Power distribution control system and method for limiting transient current conditions in computer architectures | |
| US6427210B2 (en) | Apparatus and method for power management of embedded subsystems | |
| JPH10201135A (ja) | 電源回路 | |
| WO2010103603A1 (ja) | 稼働電源種切替回路 | |
| US5751175A (en) | Control of clock signal in semiconductor device | |
| JP4449264B2 (ja) | インターフェイス回路 | |
| US5530672A (en) | Integrated circuit for operation with plural supply voltages | |
| KR20010110091A (ko) | 보조 출력 전압 공급을 위한 전력 공급 시스템 | |
| JP2000156941A (ja) | 電源切換制御システム | |
| JPH1195877A (ja) | コントローラ用パワーシーケンス回路装置 | |
| KR100295987B1 (ko) | Usb코어의절전/활성모드전환방법 | |
| KR0161136B1 (ko) | 발화 방지형 보조전압 출력회로 | |
| JPH0519876A (ja) | 半導体集積回路装置 | |
| KR200156527Y1 (ko) | 모니터에 있어서 서스팬드 모드에서 오디오 전원전압 공급회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030107 |