JPH10206169A - 静電容量型外力検出装置 - Google Patents

Abstract

(57)【要約】 【課題】 シリコン基板から発生する寄生容量を減少さ
せ、外力の検出感度を向上させる。 【解決手段】 シリコン基板２２に分離溝３８を設け、
出力電極パッド３７が設けられたパッド形成部３６を、
検出部２３の電極支持体２７と容量電圧変換回路３２が
設けられた回路形成部３１とから電気的に分離する。こ
れにより、電極支持体２７と回路形成部３１の面積を縮
小し、検出電極２９によって検出される静電容量に混在
する寄生容量成分を減少させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば加速度、角
速度等の外力を静電容量の変化として検出する静電容量
型外力検出装置に関する。

【０００２】

【従来の技術】一般に、車両等に作用する加速度、角速
度の検出や、カメラの手ぶれ検出等を行う静電容量型外
力検出装置は、例えば特開平４−２４２１１４号公報等
により知られている。このような静電容量型外力検出装
置は、外力を静電容量の変化として検出する検出部と、
該検出部によって検出された静電容量の変化を電圧信号
に変換する容量電圧変換回路とから構成されている。

【０００３】ここで、従来技術による静電容量型外力検
出装置として角速度検出装置を例に挙げて図１４、図１
５を参照しつつ説明する。

【０００４】１は従来技術による静電容量型外力検出装
置としての角速度検出装置であり、該角速度検出装置１
は、後述するように、検出部４が設けられたセンサチッ
プ２と容量電圧変換回路１４が設けられた変換回路チッ
プ１２とから構成されている。

【０００５】２はセンサチップであり、該センサチップ
２は、図１４に示すように、変換回路チップ１２とは別
個のチップとして形成されている。

【０００６】３はセンサチップ２を構成するシリコン基
板であり、該シリコン基板３は、シリコン材料からなる
表面側シリコン層３Ａと、シリコン材料からなる裏面側
シリコン層３Ｂと、表面側シリコン層３Ａと裏面側シリ
コン層３Ｂとの間に設けられ、酸化シリコン等からなる
絶縁層３Ｃとから構成されている。そして、シリコン基
板３の表面側シリコン層３Ａは、リン，ボロン等の不純
物をドーピングすることにより低抵抗化されている。

【０００７】４はシリコン基板３の表面側シリコン層３
Ａにエッチングを施すことにより設けられた検出部であ
り、該検出部４は、シリコン基板３の中央に位置し、シ
リコン基板３に対して平行方向に振動可能に設けられた
振動子５と、該振動子５の周囲４箇所に配置され、シリ
コン基板３に固定して設けられた電極支持体６，６，…
とから大略構成されている。

【０００８】ここで、振動子５は、４本の支持梁７，
７，…によってシリコン基板３上に支持されている。そ
して、振動子５は、図１５に示すように、シリコン基板
３の絶縁層３Ｃの一部をエッチングによって除去するこ
とにより、シリコン基板３上で浮上した状態となってい
る。これにより、振動子５は、図１４中の矢示Ｘ，Ｙ方
向に振動可能となっている。また、振動子５の各辺には
くし状電極５Ａ，５Ａ，…が設けられている。

【０００９】一方、各電極支持体６にもくし状電極６
Ａ，６Ａ，…が設けられ、これらくし状電極６Ａは、振
動子５の各くし状電極５Ａと離間した状態で噛合してい
る。

【００１０】ここで、図１４において上側に位置するく
し状電極５Ａ，６Ａと、下側に位置するくし状電極５
Ａ，６Ａは、それぞれ駆動電極８を構成している。これ
ら駆動電極８は、各くし状電極５Ａ，６Ａ間に静電力を
発生させることにより、振動子５を図１４中の矢示Ｙ方
向に振動させるものである。

【００１１】また、図１４において、左側に位置するく
し状電極５Ａ，６Ａと、右側に位置するくし状電極５
Ａ，６Ａは、それぞれ検出電極９を構成している。これ
ら検出電極９は、振動子５がコリオリ力により図１４中
の矢示Ｘ方向に振動したときに、各くし状電極５Ａ，６
Ａ間に生じる静電容量の変化を検出するものである。

【００１２】１０，１０は図１４において上側、下側に
位置する各電極支持体６の表面に設けられた入力電極パ
ッドを示し、該各入力電極パッド１０には、振動子５を
振動させるための駆動信号を出力する発振回路がワイヤ
（いずれも図示せず）を介して接続されている。

【００１３】１１，１１は図１４において左側、右側に
位置する各電極支持体６の表面に設けられた出力電極パ
ッドを示し、該各出力電極パッド１１は、各検出電極９
によって検出される静電容量の変化を出力するものであ
る。

【００１４】１２は変換回路チップであり、該変換回路
チップ１２は、センサチップ２とは別個のチップとして
形成されている。

【００１５】１３は変換回路チップ１２を構成する回路
基板、１４は該回路基板１３に設けられた容量電圧変換
回路を示し、該容量電圧変換回路１４は、検出部４の各
検出電極９によって検出された静電容量の変化を電圧に
変換する回路であり、例えば、コンデンサブリッジ回路
またはスイッチドキャパシタ回路により構成されてい
る。

【００１６】１５，１５，…は回路基板１３上に設けら
れた入力電極パッドを示し、該各入力電極パッド１５
は、各検出電極９によって検出され、センサチップ２の
出力電極パッド１１から出力される静電容量の変化を受
け取り、この静電容量の変化を容量電圧変換回路１４に
入力するためのものである。

【００１７】１６，１６は容量電圧変換回路１４から出
力される電圧信号を外部に設けられた信号処理回路（図
示せず）に向けて出力するための出力電極パッドであ
る。

【００１８】１７はセンサチップ２の一方の出力電極パ
ッド１１と変換回路チップ１２の入力電極パッド１５と
を電気的に接続するワイヤであり、該ワイヤ１７の端部
はセンサチップ２の出力電極パッド１１、変換回路チッ
プ１２の入力電極パッド１５に半田１８，１８によって
それぞれ接続されている。

【００１９】なお、センサチップ２の他方の出力電極パ
ッド１１には、変換回路チップ１２の他の入力電極パッ
ド１５と接続するためのワイヤが設けられ、センサチッ
プ２の各入力電極パッド１０には、発振回路と接続する
ためのワイヤが設けられ、さらに変換回路チップ１２の
各出力電極パッド１６には外部の信号処理回路に接続す
るためのワイヤがそれぞれ設けられているが、図１４，
図１５ではこれら各ワイヤの記載を省略する。

【００２０】従来技術による角速度検出装置１は上述し
たような構成を有するもので、次にその動作について説
明する。

【００２１】即ち、発振回路（図示せず）からセンサチ
ップ２の入力電極パッド１０に駆動信号が供給される
と、各駆動電極８を構成するくし状電極５Ａ，６Ａ間に
静電力が発生し、振動子５が図１４中の矢示Ｙ方向に振
動する。このように振動子５が振動している状態で、図
１５中のＺ−Ｚ軸周りの角速度Ωが作用すると、振動子
５がコリオリ力により矢示Ｘ方向に振動する。これによ
り、各検出電極９を構成するくし状電極５Ａ，６Ａ間の
離間距離が変化するため、このくし状電極５Ａ，６Ａ間
の静電容量が変化する。この結果、センサチップ２の出
力電極パッド１１からは各検出電極９によって検出され
た静電容量の変化が出力される。

【００２２】そして、センサチップ２の出力電極パッド
１１から出力された静電容量の変化は、ワイヤ１７を介
して変換回路チップ１２の入力電極パッド１５に入力さ
れ、この入力電極パッド１５から容量電圧変換回路１４
に入力される。そして、この静電容量の変化は、容量電
圧変換回路１４によって電圧信号に変換され、各出力電
極パッド１６から外部の信号処理回路に出力される。そ
して、外部の信号処理回路により角速度が求められる。

【００２３】

【発明が解決しようとする課題】ところで、上述した従
来技術による角速度検出装置１は、センサチップ２と変
換回路チップ１２とをワイヤ１７等で接続し、センサチ
ップ２の各検出電極９により検出された静電容量の変化
を、ワイヤ１７等を介して変換回路チップ１２の容量電
圧変換回路１４に出力する構成である。このため、セン
サチップ２に設けられた各電極支持体６には、ワイヤ１
７等を接続するための出力電極パッド１１が設けられて
いる。従って、出力電極パッド１１を設けるために、各
電極支持体６の面積を大きくする必要がある。

【００２４】即ち、検出部４の構成要素である振動子５
等は、マイクロマシニング技術により微細に形成するこ
とができるのに対し、出力電極パッド１１は、半田１８
の接着面積の確保等の理由により振動子５等のように微
細化することが難しい。このため、出力電極パッド１１
を各電極支持体６に設けることによって、各電極支持体
６の面積が大幅に増加する。

【００２５】ところが、検出部４の各電極支持体６の面
積が増加すると、シリコン基板３の表面側シリコン層３
Ａと裏面側シリコン層３Ｂとの間に生じる寄生容量が増
加する。即ち、図１５に示すように、シリコン基板３
は、表面側シリコン層３Ａと裏面側シリコン層３Ｂとの
間に絶縁層３Ｃが設けられた構成となっているため、表
面側シリコン層３Ａと裏面側シリコン層３Ｂとの間に
は、寄生容量が生じる。この寄生容量は、表面側シリコ
ン層３Ａ、裏面側シリコン層３Ｂの面積が大きくなれば
なるほど増加する。

【００２６】従って、各電極支持体６の面積が増加する
と、各電極支持体６を構成する表面側シリコン層３Ａと
裏面側シリコン層３Ｂとの間に生じる寄生容量が増加
し、この寄生容量の増加が角速度の検出感度を低下させ
るという問題がある。

【００２７】本発明は上述した従来技術の問題に鑑みな
されたもので、シリコン基板から発生する寄生容量を減
少させ、外力の検出感度を向上させることができる静電
容量型外力検出装置を提供することを目的としている。

【００２８】

【課題を解決するための手段】上述した課題を解決する
ために請求項１に係る発明は、表面側シリコン層と裏面
側シリコン層との間に絶縁層を介在させたシリコン基板
と、該シリコン基板の表面側シリコン層に設けられ、外
力を静電容量の変化により検出する検出部と、前記シリ
コン基板の表面側シリコン層に設けられ、該検出部から
出力される静電容量の変化を電圧信号に変換する容量電
圧変換回路と、前記シリコン基板の表面側シリコン層に
設けられ、該容量電圧変換回路から出力される電圧信号
を外部の信号処理回路に出力するための出力電極とを備
え、前記シリコン基板には、前記検出部と容量電圧変換
回路が設けられた表面側シリコン層と前記出力電極が設
けられた表面側シリコン層とを電気的に分離する絶縁部
を設ける構成としたことにある。

【００２９】このように構成したことにより、検出部と
容量電圧変換回路が設けられた表面側シリコン層の面積
を縮小させることができ、検出部と容量電圧変換回路が
設けられた表面側シリコン層と裏面側シリコン層との間
に生じる寄生容量を減少させることができる。

【００３０】また、シリコン基板の表面側シリコン層
に、検出部と容量電圧変換回路とを一体的に設けること
により、検出部と容量電圧変換回路とを接続する電極、
配線等をなくすことができる。従って、検出部と容量変
換回路を設ける表面側シリコン層の面積を縮小させるこ
とができ、表面側シリコン層と裏面側シリコン層との間
に生じる寄生容量を減少させることができる。

【００３１】請求項２に係る発明は、絶縁部をシリコン
基板の表面側シリコン層にシリコン基板の絶縁層まで延
びる縦溝により構成したことにある。これにより、検出
部等が設けられた表面側シリコン層と出力電極が設けら
れた表面側シリコン層とを容易に分離することができ
る。

【００３２】また、請求項３に係る発明にように、前記
縦溝はシリコン基板の表面側シリコン層の一部を異方性
エッチングによって除去することにより設けることがで
きる。

【００３３】さらに、請求項４に係る発明のように、絶
縁部をシリコン基板の表面側シリコン層にシリコン基板
の絶縁層に到達する縦溝により構成し、該縦溝の溝面に
絶縁膜を設け、該絶縁膜が設けられた縦溝内に埋込部材
を埋設する構成としてもよい。

【００３４】一方、請求項５に係る発明は、容量電圧変
換回路を、接合形電界効果トランジスタを用いたソース
ホロワ回路から構成したことにある。このように構成し
たことにより、検出部から出力される静電容量の変化
を、ソースホロワ回路によって電圧信号に効率よく変換
することができ、外力の検出感度を高めることができ
る。

【００３５】

【発明の実施の形態】以下、本発明の実施の形態を添付
図面に従って詳述する。

【００３６】ここで、図１ないし図１１は本発明の第１
の実施例による静電容量型外力検出装置として角速度検
出装置を例に挙げて示している。

【００３７】２１は本実施例による静電容量型外力検出
装置としての角速度検出装置である。２２は該角速度検
出装置２１を構成するシリコン基板であり、該シリコン
基板２２は、従来技術による角速度検出装置１のシリコ
ン基板３と同様に、シリコン材料からなる表面側シリコ
ン層２２Ａと、シリコン材料からなる裏面側シリコン層
２２Ｂと、表面側シリコン層２２Ａと裏面側シリコン層
２２Ｂとの間に設けられ、酸化シリコン等からなる絶縁
層２２Ｃとから構成されている。そして、シリコン基板
２２の表面側シリコン層２２Ａは、リン、ボロン等の不
純物をドーピングすることにより低抵抗化されている。

【００３８】２３はシリコン基板２２の表面側シリコン
層２２Ａに設けられ、角速度を静電容量の変化によって
検出する検出部を示し、該検出部２３は、従来技術によ
る検出部４とほぼ同様に、シリコン基板２２に対して平
行方向に振動可能な振動子２４と、該振動子２４をシリ
コン基板２２に支持する４本の支持梁２５，２５，…
と、図１において振動子２４の上側、下側に配設された
駆動用の電極支持体２６，２６とを備えている。また、
従来技術と同様に、振動子２４にはくし状電極２４Ａ，
２４Ａ，…が設けられ、各電極支持体２６にはくし状電
極２６Ａ，２６Ａが設けられている。そして、各くし状
電極２４Ａ，２６Ａは互いに離間し状態で噛合してい
る。

【００３９】２７，２７は図１において振動子２４の左
側、右側に配設された検出用の電極支持体を示し、該各
電極支持体２７には、駆動用の電極支持体２６と同様
に、くし状電極２７Ａ，２７Ａが設けられ、該各くし状
電極２７Ａは、振動子２４の各くし状電極２４Ａと互い
に離間した状態で噛合している。

【００４０】ここで、各電極支持体２７は、シリコン基
板２２の表面側シリコン層２２Ａにエッチングを施すこ
とにより、図１に示すように、例えば細長い方形状に形
成されている。即ち、各電極支持体２７は、各くし状電
極２７Ａを支持するのに十分な最小限の面積となるよう
に形成されており、従来技術による各電極支持体６と比
較して、その面積が大幅に縮小されている。

【００４１】２８，２８は振動子２４を静電力により図
１中の矢示Ｙ方向に振動させる駆動電極であり、該各駆
動電極２８は、前記振動子２４に設けられた各くし状電
極２４Ａと各電極支持体２６に設けられた各くし状電極
２６Ａにより構成されている。

【００４２】２９，２９は角速度を静電容量の変化とし
て検出する検出電極であり、該各検出電極２９は、振動
子２４に設けられた各くし状電極２４Ａと各電極支持体
２７に設けられた各くし状電極２７Ａにより構成されて
いる。そして、該各検出電極２９は、振動子２４がコリ
オリ力により図１中の矢示Ｘ方向に変位したときに、各
くし状電極２４Ａ，２７Ａ間の静電容量の変化を検出す
るものである。

【００４３】３０，３０は駆動用の各電極支持体２６の
表面に設けられた入力電極パッドを示し、該各入力電極
パッド３０には、振動子２４を振動させるための駆動信
号を出力する発振回路がワイヤ（いずれも図示せず）を
介して接続されている。

【００４４】３１，３１は各電極支持体２７の外側に設
けられた回路形成部であり、該各回路形成部３１は、シ
リコン基板２２の表面側シリコン層２２Ａに形成され、
各電極支持体２７と一体化している。そして、該各回路
形成部３１には、後述する各容量電圧変換回路３２が形
成されている。ここで、各回路形成部３１は容量電圧変
換回路３２を形成するのに十分な最小限の面積をもって
形成されている。

【００４５】３２，３２は各回路形成部３１に設けられ
た容量電圧変換回路を示し、該各容量電圧変換回路３２
は、図５に示すような接合形電界効果トランジスタ３３
（以下、「接合形ＦＥＴ３３」という）を用いたソース
ホロワ回路によって構成されている。

【００４６】即ち、各容量電圧変換回路３２は、ゲート
端子Ｇが検出部２３の検出電極２９に接続され、ドレイ
ン端子Ｄが後述の電源電極パッド３７Ａに接続された接
合形ＦＥＴ３３と、一側が接合形ＦＥＴ３３のソース端
子Ｓに接続され、他側が後述のアース電極パッド３７Ｃ
に接続された抵抗素子３４と、一側が接合形ＦＥＴ３３
のゲート端子Ｇに接続され、他側が接合形ＦＥＴ３３の
ソース端子Ｓに接続された抵抗素子３５とから構成され
ている。また、接合形ＦＥＴ３３のソース端子Ｓは、後
述の信号出力電極パッド３７Ｂに接続されている。

【００４７】そして、各容量電圧変換回路３２は、検出
部２３の検出電極２９によって検出される静電容量の変
化を電圧信号に変換するものである。

【００４８】３６，３６は各回路形成部３１の外側に設
けられたパッド形成部であり、該各パッド形成部３６
は、シリコン基板２２の表面側シリコン層２２Ａにより
形成されている。

【００４９】３７，３７は各回路形成部３１の表面に設
けられた出力電極としての出力電極パッドを示し、該各
出力電極パッド３７は、電源電極パッド３７Ａ、信号出
力電極パッド３７Ｂ、アース電極パッド３７Ｃからな
り、電源電極パッド３７Ａは、図２、図５に示すよう
に、後述の配線４０Ａを介して容量電圧変換回路３２を
構成する接合形ＦＥＴ３３のドレイン端子Ｄに接続され
ている。また、信号出力電極パッド３７Ｂは、配線４０
Ｂを介して接合形ＦＥＴ３３のソース端子Ｓに接続され
ている。また、アース電極パッド３７Ｃは、配線４０Ｃ
を介して抵抗素子３４の一端に接続され、該抵抗素子３
４の他端が配線４０Ｂに接続されている。

【００５０】また、各出力電極パッド３７には、ワイヤ
等が接続され、外部に設けられた電源、信号処理回路
等、アース端子に接続される（いずれも図示せず）。

【００５１】３８，３８は各回路形成部３１と各パッド
形成部３６との間に設けられた絶縁部としての分離溝を
示し、該各分離溝３８は、回路形成部３１と各パッド形
成部３６との間に位置する表面側シリコン層２２Ａを異
方性エッチングにより除去することによって断面Ｖ字状
の縦溝として形成されている。そして、各分離溝３８の
底部はシリコン基板２２の絶縁層２２Ｃまで達してお
り、表面側シリコン層２２Ａを、回路形成部３１とパッ
ド形成部３６との間で電気的に分離（絶縁）させてい
る。

【００５２】３９，３９は各分離溝３８の各溝面（分離
溝３８内の側面、底面）に沿うように設けられた絶縁膜
であり、該各絶縁膜３９は酸化シリコン等により形成さ
れいる。さらに、各絶縁膜３９は、各回路形成部３１、
各パッド形成部３６の表面をも覆っている。

【００５３】４０Ａ，４０Ｂ，４０Ｃは各回路形成部３
１に設けられた容量電圧変換回路３２と各パッド形成部
３６に設けられた各出力電極パッド３７とを接続する配
線であり、該各配線４０Ａ，４０Ｂ，４０Ｃは、例えば
アルミニウム、ポリシリコン等の導電性材料により形成
され、絶縁膜３９上に設けられている。また、該各配線
４０Ａ，４０Ｂは、図４に示すように、各分離溝３８の
各溝面に沿ってＶ字状に屈曲している。

【００５４】本実施例による角速度検出装置２１は上述
したような構成を有するもので、次にその製造方法につ
いて説明する。

【００５５】まず、図６に示すように、表面側シリコン
層２２Ａと裏面側シリコン層２２Ｂとの間に絶縁層２２
Ｃが設けられたシリコン基板２２を準備する。そして、
表面側シリコン層２２Ａに、リン、ボロン等の不純物を
ドーピングし、表面側シリコン層２２Ａを低抵抗化す
る。

【００５６】分離溝形成工程では、図７に示すように、
シリコン基板２２の表面側シリコン層２２Ａに分離溝３
８，３８を形成する。即ち、表面側シリコン層２２Ａ上
に酸化シリコン膜４１を形成した後、各分離溝３８を形
成する部分の酸化シリコン膜４１をＢＨＦ（バッファフ
ッ酸）液等を用いて除去する。そして、酸化シリコン膜
４１をマスクにして表面側シリコン層２２Ａに対して異
方性エッチングを行い、分離溝３８を形成する部分の表
面側シリコン層２２Ａを絶縁層２２Ｃに達するまで完全
に除去する。なお、この異方性エッチングには、ＴＭＡ
Ｈ等のシリコン用エッチャントを用いる。これにより、
シリコン基板２２には、各溝面が傾斜したＶ字状の分離
溝３８，３８が形成される。

【００５７】回路形成工程では、図８に示すように、表
面側シリコン層２２Ａの所定の位置に、接合形ＦＥＴ３
３等からなる容量電圧変換回路３２，３２を形成する。

【００５８】電極形成工程では、図９に示すように、シ
リコン基板２２に形成された各分離溝３８上に、絶縁膜
３９，３９を成膜し、これら絶縁膜３９上に各出力電極
パッド３７と配線４０Ａ，４０Ｂ，４０Ｃを形成する
（図２参照）。このとき、配線４０Ａ，４０Ｂは、各分
離溝３８の各溝面に沿ってＶ字状に形成される。

【００５９】検出部形成工程では、図１０に示すよう
に、レジストをマスクにしてシリコン基板２２の表面側
シリコン層２２Ａに対し、エッチング（ＲＩＥ等）を行
い、検出部２３の振動子２４、各電極支持体２７、くし
状電極２４Ａ，２７Ａ、各回路形成部３１、各パッド形
成部３６等を形成する。その後、図１１に示すように、
振動子２４の下側に位置する絶縁層２２Ｃを、ＢＨＦ液
等を用いたエッチングによって除去する。

【００６０】このようにして、角速度検出装置２１は製
造される。なお、分離溝形成工程、回路形成工程、検出
部形成工程の順番はこれに限るものでなく、例えば、最
初に検出部形成工程によって検出部２３を形成した後、
分離溝形成工程によって各分離溝３８を形成し、その
後、回路形成工程によって容量電圧変換回路３２を形成
してもよい。

【００６１】次に、本実施例による角速度検出装置２１
の動作について説明する。即ち、従来技術と同様に、振
動子２４を図１中の矢示Ｙ方向に振動させる。この状態
で、図３中のＺ−Ｚ軸周りの角速度Ωが作用すると、振
動子２４は、コリオリ力により図１中の矢示Ｘ方向に変
位する。これにより、各検出電極２９を構成するくし状
電極２４Ａ，２７Ａ間の静電容量が変化し、この静電容
量の変化が容量電圧変換回路３２に入力される。

【００６２】これにより、図５に示す容量電圧変換回路
３２に設けられた接合形ＦＥＴ３３のゲート端子Ｇの電
圧が変化するため、接合形ＦＥＴ３３のドレイン端子Ｄ
とソース端子Ｓとの間に電流が流れる。この結果、接合
形ＦＥＴ３３のソース端子Ｓの電圧が、検出電極２９に
より検出された静電容量の変化に対応して変化する。

【００６３】そして、接合形ＦＥＴ３３のソース端子Ｓ
の電圧変化は、電圧信号として配線４０Ｂを介して信号
出力電極パッド３７Ｂに出力され、信号出力電極パッド
３７Ｂから外部に設けられた信号処理回路等に出力され
る。そして、信号処理回路等により角速度が求められ
る。

【００６４】ここで、検出部２３の各検出電極２９から
検出される静電容量に、シリコン基板２２の表面側シリ
コン層２２Ａと裏面側シリコン層２２Ｂとの間に生じる
寄生容量が混在し、寄生容量が増加すると、角速度の検
出感度を低下させる原因となる。

【００６５】ところが、本実施例による角速度検出装置
２１は、比較的大きな面積を必要とする各出力電極パッ
ド３７を各パッド形成部３６上に設けると共に、該各パ
ッド形成部３６を、各分離溝３８により各電極支持体２
７と各回路形成部３１とから分離させる構成である。こ
れにより、各電極支持体２７と各回路形成部３１の面積
を縮小させることができ、各電極支持体２７と各回路形
成部３１を構成する表面側シリコン層２２Ａと裏面側シ
リコン層２２Ｂとの間に生じる寄生容量を減少させるこ
とができる。

【００６６】従って、各検出電極２９から検出される静
電容量に混在する寄生容量成分を減少させることがで
き、角速度の検出感度を向上させることができる。

【００６７】かくして、本実施例によれば、シリコン基
板２２に各分離溝３８を設け、各出力電極パッド３７が
設けられた各パッド形成部３６を、各電極支持体２７と
各回路形成部３１とから電気的に分離（絶縁）させる構
成としたから、検出部２３の各検出電極２９によって検
出される静電容量に混在する寄生容量成分を減少させる
ことができ、角速度の検出感度を向上させることができ
る。

【００６８】特に、本実施例によれば、シリコン基板２
２の表面側シリコン層２２Ａに、異方性エッチングを施
すことによって、容易に各分離溝３８を形成することが
でき、製造作業の複雑化、製造コストの上昇を防止する
ことができる。

【００６９】また、各分離溝３８を異方性エッチングに
よって形成することにより、各分離溝３８の各溝面を、
図４に示すようにＶ字状に傾斜させることができる。こ
れにより、各分離溝３８の各溝面に、配線４０Ａ，４０
Ｂを容易に形成することができる。

【００７０】また、本実施例によれば、容量電圧変換回
路３２を、シリコン基板２２の検出部２３と共に一体的
に形成する構成としたから、角速度検出装置２１を全体
的に小型化することができる。さらに、検出部２３と容
量電圧変換回路３２を一体化することにより、従来技術
のように、検出部と容量電圧変換回路とを接続する電
極、ワイヤ等をなくすることができる。これにより、検
出部２３の各電極支持体２７と容量電圧変換回路３２が
設けられた回路形成部３１の面積を大幅に縮小すること
でき、寄生容量を減少させることができる。

【００７１】さらに、検出部２３と容量電圧変換回路３
２を単一のシリコン基板２２に形成したことにより、検
出部２３の各検出電極２９と容量電圧変換回路３２の入
力端子（接合形ＦＥＴ３３のゲート端子Ｇ）との距離を
短くすることができ、容量電圧変換回路３２に入力され
る外来ノイズを大幅に減少させることができる。

【００７２】また、本実施例によれば、各容量電圧変換
回路３２を、接合形ＦＥＴ３３を用いたソースホロワ回
路により構成したから、検出部２３の各検出電極２９か
ら検出される静電容量の変化を、効率よく電圧信号に変
換することができる。特に、接合形ＦＥＴ３３のゲート
端子Ｇは、検出部２３の電極支持体２７に直接接続され
ている。即ち、ゲート端子Ｇは電極支持体２７と一体化
している。これにより、電極支持体２７に設けられた検
出電極２９から接合形ＦＥＴ３３のゲート端子Ｇまでの
信号経路を非常に短くでき、検出電極２９により検出さ
れる静電容量に外来ノイズが混在するのを抑制すること
ができる。

【００７３】次に、本発明の第２の実施例による静電容
量型外力検出装置として角速度検出装置を例に挙げ、図
１２、図１３に基づいて説明する。本実施例の特徴は、
絶縁部を、シリコン基板の表面側シリコン層に該シリコ
ン基板に対して直交方向に延びシリコン基板の絶縁層に
到達する縦溝により構成し、該縦溝の溝面に絶縁膜を設
け、該絶縁膜が設けられた縦溝内にシリコンを埋設する
構成としたことにある。なお、本実施例では、前述した
第１の実施例と同一の構成要素に同一の符号を付し、そ
の説明を省略するものとする。

【００７４】即ち、５１は本実施例による静電容量型外
力検出装置としての角速度検出装置である。５２，５２
は各回路形成部３１と各パッド形成部３６との間に設け
られた絶縁部としての分離溝を示し、該各分離溝５２
は、角速度検出装置５１のシリコン基板２２の表面側シ
リコン層２２Ａの一部をドライエッチング等の手段を用
いて除去することにより形成されている。また、各分離
溝５２は、シリコン基板２２に対して直交方向に延びる
縦溝であり、その底部はシリコン基板２２の絶縁層２２
Ｃに達している。

【００７５】５３，５３は各分離溝５２の各溝面に沿う
ように設けられた絶縁膜であり、該各絶縁膜５３は、酸
化シリコン等により形成されている。さらに、各絶縁膜
５３は、各回路形成部３１、各パッド形成部３６の表面
をも覆っている。

【００７６】また、各分離溝５２内には、ポリシリコン
等からなる埋込部材５４が埋め込まれている。これによ
り、各回路形成部３１と各パッド形成部３６は電気的に
は絶縁されているものの、各回路形成部３１の表面と各
パッド形成部３６の表面は、段差のない平らな状態で連
続的につながっている。

【００７７】５５，５５，…は各回路形成部３１に設け
られ、各容量電圧変換回路３２と各出力電極パッド３７
とを電気的に接続する配線であり、該各配線５５は、前
述した第１の実施例と同様に、各出力電極パッド３７に
対応するように複数本設けられている。

【００７８】このように構成される本実施例によって
も、各パッド形成部３６を、検出部２３の各電極支持体
２７と回路形成部３１とから電気的に分離することがで
きる。これにより、検出部２３の各検出電極２９によっ
て検出される静電容量に混在する寄生容量成分を減少さ
せることができ、角速度の検出感度を向上させることが
できる。

【００７９】なお、前記各実施例では、絶縁部として分
離溝３８（５２）を設けるものとして述べたが、本発明
はこれに限らず、絶縁部を他のトレンチ技術によって形
成してもよい。

【００８０】また、前記各実施例では、図１に示すよう
な検出部２３を有する角速度検出装置２１（５１）を例
に挙げて説明したが、検出部２３の振動子２４の形状、
各電極支持体２６，２７の形状や配置、電極２４Ａ，２
６Ａ，２７Ａの形状等をこれに限定するものではない。

【００８１】また、前記各実施例では、容量電圧変換回
路３２を接合形ＦＥＴ３３を用いたソースホロワ回路に
より構成するものとして述べたが、本発明はこれに限ら
ず、容量電圧変換回路をコンデンサブリッジ回路、スイ
ッチドキャパシタ回路等によって構成してもよい。

【００８２】さらに、前記各実施例では、静電容量型外
力検出装置として角速度検出装置２１（５１）を例に挙
げて述べたが、本発明はこれに限らず、加速度を検出す
る加速度検出装置等にも適用することができる。

【００８３】

【発明の効果】以上詳述した通り、請求項１に係る発明
によれば、表面側シリコン層と裏面側シリコン層との間
に絶縁層を介在させたシリコン基板と、該シリコン基板
の表面側シリコン層に設けられ、外力を静電容量の変化
により検出する検出部と、前記シリコン基板の表面側シ
リコン層に設けられ、該検出部から出力される静電容量
の変化を電圧信号に変換する容量電圧変換回路と、前記
シリコン基板の表面側シリコン層に設けられ、該容量電
圧変換回路から出力される電圧信号を外部の信号処理回
路に出力するための出力電極とを備え、前記シリコン基
板には、前記検出部と容量電圧変換回路とが設けられた
表面側シリコン層と前記出力電極が設けられた表面側シ
リコン層とを電気的に分離する絶縁部を設ける構成とし
たから、検出部と容量電圧変換回路が設けられた表面側
シリコン層の面積を縮小させることができ、検出部が設
けられた表面側シリコン層と裏面側シリコン層との間に
生じる寄生容量を減少させることができる。

【００８４】従って、検出部から出力される静電容量に
混在する寄生容量成分を低減させることができ、外力の
検出感度を向上させることができる。

【００８５】請求項２に係る発明によれば、絶縁部をシ
リコン基板の表面側シリコン層にシリコン基板の絶縁層
まで延びる縦溝により構成したから、絶縁部を容易に形
成することができ、検出部等が設けられた表面側シリコ
ン層と出力電極が設けられた表面側シリコン層とを確実
に分離することができる。

【００８６】請求項３に係る発明によれば、絶縁部とし
ての縦溝を、シリコン基板の表面側シリコン層の一部を
異方性エッチングによって除去することによって設ける
構成としたから、絶縁部を容易に形成することができ、
静電容量型外力検出装置の製造が複雑化するのを防止で
きる。

【００８７】請求項４に係る発明によれば、絶縁部をシ
リコン基板の表面側シリコン層にシリコン基板の絶縁層
に到達する縦溝により構成し、該縦溝の溝面に絶縁膜を
設け、該絶縁膜が設けられた縦溝内に埋込部材を埋設す
ることによって構成することとしたから、検出部等が設
けられた表面側シリコン層と出力電極が設けられた表面
側シリコン層とを確実に分離することができる。また、
前記縦溝内にシリコンを埋設する構成としたから、絶縁
部が形成された部分の表面側シリコン層の表面を平らに
することができる。これにより、絶縁部上に配線等を容
易に設けることができる。

【００８８】請求項５に係る発明によれば、容量電圧変
換回路を、接合形電界効果トランジスタを用いたソース
ホロワ回路により構成したから、検出部から出力される
静電容量の変化を効率よく電圧信号に変換することがで
き、外力の検出感度を向上させることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例による角速度検出装置を
示す平面図である。

【図２】図１中の要部を拡大して示す平面図である。

【図３】図１中の角速度検出装置を矢示III −III 方向
からみた断面図である。

【図４】図３中の角速度検出装置の要部を拡大して示す
断面図である。

【図５】本発明の第１の実施例による容量電圧変換回路
を示す回路図である。

【図６】第１の実施例による角速度検出装置の製造に用
いるシリコン基板を示す断面図である。

【図７】分離溝形成工程を示す断面図である。

【図８】回路形成工程を示す断面図である。

【図９】電極形成工程を示す断面図である。

【図１０】検出部形成工程を示す断面図である。

【図１１】検出部形成工程において振動子の下側に位置
する絶縁膜を除去した状態を示す断面図である。

【図１２】本発明の第２の実施例による角速度検出装置
を示す断面図である。

【図１３】図１２中の要部を拡大して示す断面図であ
る。

【図１４】従来技術による角速度検出装置を示す平面図
である。

【図１５】図１４中の角速度検出装置を矢示XV−XV方向
からみた断面図である。

【符号の説明】

２１，５１ 角速度検出装置 ２２ シリコン基板 ２２Ａ 表面側シリコン層 ２２Ｂ 裏面側シリコン層 ２２Ｃ 絶縁層 ２３ 検出部 ２７ 電極支持体 ３１ 回路形成部 ３２ 容量電圧変換回路 ３３ 接合形電界効果トランジスタ ３６ パッド形成部 ３７ 出力電極パッド（出力電極） ３８，５２ 分離溝 ３９，５３ 絶縁膜 ５４ 埋込部材

Claims (5)

【特許請求の範囲】
1. 【請求項１】 表面側シリコン層と裏面側シリコン層と
   の間に絶縁層を介在させたシリコン基板と、 該シリコン基板の表面側シリコン層に設けられ、外力を
   静電容量の変化により検出する検出部と、 前記シリコン基板の表面側シリコン層に設けられ、該検
   出部から出力される静電容量の変化を電圧信号に変換す
   る容量電圧変換回路と、 前記シリコン基板の表面側シリコン層に設けられ、該容
   量電圧変換回路から出力される電圧信号を外部の信号処
   理回路に出力するための出力電極とを備え、 前記シリコン基板には、前記検出部と容量電圧変換回路
   が設けられた表面側シリコン層と前記出力電極が設けら
   れた表面側シリコン層とを電気的に分離する絶縁部を設
   ける構成としてなる静電容量型外力検出装置。
2. 【請求項２】 前記絶縁部を、前記シリコン基板の表面
   側シリコン層に前記シリコン基板の絶縁層まで延びる縦
   溝により構成してなる請求項１に記載の静電容量型外力
   検出装置。
3. 【請求項３】 前記縦溝は前記シリコン基板の表面側シ
   リコン層の一部を異方性エッチングによって除去するこ
   とにより設けるものである請求項２に記載の静電容量型
   外力検出装置。
4. 【請求項４】 前記絶縁部を、前記シリコン基板の表面
   側シリコン層に前記シリコン基板の絶縁層に到達する縦
   溝により構成し、該縦溝の溝面に絶縁膜を設け、該絶縁
   膜が設けられた縦溝内に埋込部材を埋設する構成として
   なる請求項１に記載の静電容量型外力検出装置。
5. 【請求項５】 前記容量電圧変換回路は、接合形電界効
   果トランジスタを用いたソースホロワ回路からなる請求
   項１，２，３または４に記載の静電容量型外力検出装
   置。