JPH10206457A

JPH10206457A - 静電容量式加速度センサ及びその製造方法

Info

Publication number: JPH10206457A
Application number: JP963397A
Authority: JP
Inventors: Keiji Hanzawa; 恵二半沢; Satoshi Shimada; 嶋田　　智; Kiyomitsu Suzuki; 清光鈴木; Masahiro Matsumoto; 昌大松本; Akihiko Saito; 明彦斉藤; Norio Ichikawa; 範男市川; Junichi Horie; 潤一堀江; Terumi Nakazawa; 照美仲沢
Original assignee: Hitachi Ltd; Hitachi Car Engineering Co Ltd
Current assignee: Hitachi Ltd; Astemo Ltd
Priority date: 1997-01-22
Filing date: 1997-01-22
Publication date: 1998-08-07

Abstract

(57)【要約】（修正有）【課題】検出回路が比較的簡単でサーボ制御しなくて
も検出精度がよいセンサ構造を提供する。【解決手段】基板表面に固定された両持ち梁１０２
ａ，１０２ｂ；１０２ｃ，１０２ｄと、両持ち梁によっ
て基板に対して空隙を持って支持され基板表面と平行な
方向に変位可能な可動電極１０１と、可動電極に対向し
て基板に設けられた固定電極１０４，１０５と、可動電
極の側方に位置し基板表面から突出して設けられたサイ
ド電極１０６〜１１１とを備える。可動電極１０１と固
定電極１０４，１０５との対向面積の変化を静電容量の
変化として検出する。両持ち梁の半分の長さＬ２と、可
動電極が両持ち梁に固定されている長さＬ１の比Ｌ２／
Ｌ１を０．８〜２．２とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、加速度を検出する
加速度センサに関し、特に自動車エアバッグやシートベ
ルトの制御を行う安全装置等に組み込んで使用するのに
好適な静電容量式加速度センサに関する。

【０００２】

【従来の技術】自動車のエアバッグシステムやシートベ
ルトベルトシステム等の安全装置には自動車の衝突を検
知するための加速度センサが組み込まれている。この安
全装置は、自動車の衝突時以外の時に作動すると運転者
の自由が安全装置によって奪われるため非常に危険であ
る。一方、衝突時には確実に作動しないと運転者や同乗
者の生命を保護するという安全装置本来の目的を達成す
ることができない。したがって、自動車の安全装置に組
み込まれて自動車の衝突検知を行う加速度センサには極
めて高い信頼性が要求される。

【０００３】この加速度センサとして、ビームで支持さ
れ且つ可動電極の機能を有する可動マス及び可動マスに
対向して配置された固定電極よりなる加速度検出部と、
加速度に応じて変位する可動マスの動きを加速度信号に
変換する信号処理回路部とをシリコン基板上に一体に集
積化した構造のものが"ELECTRONIC DESIGN"１９９１年
８月号、４５〜５６ページに記載されている。

【０００４】

【発明が解決しようとする課題】前記した従来の加速度
センサは、加速度検出精度を高めるために、また可動マ
ス（可動電極）が変位してセンサの加速度検出部が破壊
されるのを防止するために、可動マスが固定電極に対し
て所定の位置関係となるように加速度検出部をサーボ制
御し、その制御出力から加速度信号を得るようにしてい
る。このため、信号処理回路が複雑化している。また、
加速度検出部の構造は、加工のために用いるマスクのパ
ターン精度等、製造プロセスの影響を受けやすく、セン
サ特性のバラツキが大きい。

【０００５】更に、自動車のエアバッグシステム等に使
用される加速度センサは、検出方向以外から印加される
加速度成分に対する所定の弁別比（他軸感度）特性や、
所定の周波数特性、エンジンスイッチ投入時等に実行さ
れる自己診断機能等を備えていなければならない。

【０００６】本発明は、このような加速度センサの現状
に鑑みてなされたもので、比較的簡単な検出回路を用
い、加速度検出部をサーボ制御しなくても高精度な加速
度検出が可能な加速度センサを提供することを目的とす
る。また、本発明は、センサ間の特性のバラツキが少な
く、他軸感度特性や自己診断機能に対する要求を満足
し、且つ最も小さな構造で最大の検出精度の得られる加
速度センサを提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明では、基板に設け
られた固定電極と、基板に梁で支持されて固定電極に対
向配置された電極機能を有する可動マスとを用い、加速
度によって固定電極と可動マスの間の対向面積が変化す
るセンサ構造を採用することによって前記目的を達成す
る。固定電極と可動マス（可動電極）の対向面積が変化
すると、その間の静電容量が変化するため、この静電容
量の変化を検知することにより加速度を検出することが
できる。

【０００８】図１は、本発明による静電容量式加速度セ
ンサの一例の基本構成を示す略図である。図１（ａ）は
固定電極と可動マス（可動電極）の位置関係を示す略平
面図、図１（ｂ）はそのＡ−Ａ断面図である。固定電極
１４はシリコン等の基板１６に形成されており、電極機
能を有する可動マス（可動電極）１１は固定電極１４と
一部重なり合うようにして固定電極１４の上方に配置さ
れている。可動マス１１は、アンカー部１３ａ，１３ｂ
で基板１６に固定された梁１２ａ，１２ｂによって、固
定電極１４の上方に所定の間隙を有して支持されてい
る。

【０００９】加速度が基板１６と平行に図１の左右方向
から加わると、可動電極１１は慣性力によって固定電極
１４に対して相対的に変位する。この可動電極１１と固
定電極１４との相対変位によって、２つの電極１１，１
４の対向面積が変化する。したがって、これを一対の電
極１１，１４によって構成されるコンデンサの静電容量
の変化として捉えることにより、加速度を検出すること
ができる。

【００１０】図２は、本発明による静電容量式加速度セ
ンサの他の例の基本構成を示す略図である。図２（ａ）
は固定電極と可動マスの位置関係を示す略平面図、図２
（ｂ）はそのＡ−Ａ断面図である。図２の例は、基板１
６上に固定電極１４に加えて他の固定電極１５を追加
し、２つの固定電極１４，１５に各々一部が重なるよう
にして可動マス（可動電極）１１を設けたものである。
可動マス１１は、アンカー部１３ａ，１３ｂで基板１６
に固定された梁１２ａ，１２ｂによって、固定電極１４
の上方に所定の間隙を有して支持されている。

【００１１】加速度が基板１６と平行に図２の左右方向
から加わると、可動電極１１は慣性力によって固定電極
１４，１５に対して相対的に変位する。この可動電極１
１と固定電極１４との相対変位によって、可動電極１１
と固定電極１４の対向面積、及び可動電極１１と固定電
極１５ｂの対向面積が各々変化する。したがって、これ
を可動電極１１と固定電極１４によって構成される第１
のコンデンサの静電容量変化、及び可動電極１１と固定
電極１５によって構成される第２のコンデンサの静電容
量変化として捉えることにより、加速度を検出すること
ができる。具体的には、２つのコンデンサの静電容量は
一方が増加すれば他方は減少する関係で変化するので、
２つのコンデンサの静電容量の差の変化から加速度を検
出することができる。このとき、加速度がゼロの平衡状
態において、２つのコンデンサの静電容量が等しいよう
に電極形状を定めておくのが好ましい。

【００１２】本発明による静電容量式加速度センサは、
基板表面に固定された両持ち梁と、両持ち梁によって基
板に対して空隙を持って支持され基板表面と平行な方向
に変位可能な可動電極と、可動電極に対向して基板に設
けられた固定電極と、可動電極の側方に位置し基板表面
から突出して設けられたサイド電極とを備え、可動電極
と固定電極との対向面積の変化を静電容量の変化として
検出することを特徴とする。

【００１３】両持ち梁の半分の長さＬ２と、可動電極が
両持ち梁に固定されている長さＬ１の比Ｌ２／Ｌ１は、
０．８〜２．２であることが好ましい。また、可動電極
の厚みｈと空隙ｄの比ｈ／ｄは１．２〜３．４であるこ
とが好ましい。

【００１４】前記固定電極は第１の電極と第２の電極と
からなり、可動電極と第１の電極との対向面積と、可動
電極と第２の電極との対向面積とは、可動電極の変位に
よって一方が増加するとき他方が減少する関係を有する
ように構成し、可動電極と第１電極間の静電容量と、可
動電極と第２の電極間の静電容量の差を検出することで
加速度検出を行うことができる。

【００１５】可動電極は変位方向と略直交する方向に延
び互いに接続された複数の電極から構成することができ
る。サイド電極は可動電極と同一の材料で形成されてい
るものとすることができる。固定電極は単結晶シリコン
基板表面に不純物を拡散して形成された電極とすること
ができる。固定電極は、また、単結晶シリコン基板表面
に積層され、且つ不純物が含まれる多結晶シリコン電極
で構成することができる。

【００１６】本発明の静電容量式加速度センサには、可
動電極と固定電極との対向面積を調整するための調整機
構を設けることができる。この調整機構は基板表面に設
けられた面積調整用の電極パターンと電極パターンを固
定電極に選択的に接続するためのスイッチング手段とを
備えることができる。面積調整用の電極パターンは、可
動電極の変位にかかわらず常に可動電極と対向する位置
に配置される。

【００１７】また、前記調整機構は可動電極とサイド電
極との間に所定の電圧を印加する電圧印可手段を備え、
サイド電極への電圧印可により可動電極を強制的に変位
させるものとすることができる。前記調整機構は、ま
た、可動電極とサイド電極との間に電圧を印加する電圧
印可手段と、電圧印可手段にサイド電極を選択的に接続
するためのスイッチング手段とを備え、サイド電極への
電圧印可により可動電極を強制的に変位させるものとす
ることができる。

【００１８】調整機構が備えるスイッチング手段は、ツ
ェナーザップトリミング、多結晶シリコンヒューズ又は
ＥＥＰＲＯＭからなるデジタル調整手段とすることがで
きる。また、本発明による静電容量式加速度センサは、
基板表面を彫り込んで形成された凹部底面に固定された
両持ち梁と、両持ち梁によって基板に対して空隙を持っ
て支持され基板表面と平行な方向に変位可能な可動電極
と、可動電極の側方に空隙をもって基板に設けられた固
定電極とを備え、可動電極と固定電極の空隙距離の変化
を静電容量の変化として検出することを特徴とする。

【００１９】可動電極は導電化された多結晶シリコンに
より構成し、固定電極は導電化された単結晶シリコン、
導電化された多結晶シリコン又は金属によって構成する
ことができる。両持ち梁の半分の長さＬ２と、可動電極
が両持ち梁に固定される長さＬ１の比Ｌ２／Ｌ１は０．
８〜２．２であることが好ましい。

【００２０】また、本発明による静電容量式加速度セン
サは、基板表面に固定された両持ち梁と、両持ち梁によ
って基板に対して空隙を持って支持され基板表面と平行
な方向に変位可能な可動電極と、可動電極の側方に空隙
をもって基板表面から突出して設けられた固定電極とを
備え、可動電極と固定電極の空隙距離の変化を静電容量
の変化として検出することを特徴とする。

【００２１】可動電極は導電化された多結晶シリコンに
より構成し、固定電極は導電化された多結晶シリコン又
は金属により構成することができる。あるいは、可動電
極及び固定電極は導電化された単結晶シリコンにより構
成することができる。前記可動電極は固定電極を囲むよ
うな形状とすることができる。あるいは、可動電極の外
周を包囲する枠を基板から突出して設けることができ
る。

【００２２】このセンサにおいても、両持ち梁の半分の
長さＬ２と、可動電極が両持ち梁に固定される長さＬ１
の比は０．８〜２．２であることが好ましい。前記し
た、基板表面に固定された両持ち梁と、両持ち梁によっ
て基板に対して空隙を持って支持され基板表面と平行な
方向に変位可能な可動電極と、可動電極に対向して基板
に設けられた固定電極と、可動電極の側方に位置し基板
表面から突出して設けられたサイド電極とを備え、可動
電極と固定電極との対向面積の変化を静電容量の変化と
して検出する静電容量式加速度センサは、（ａ）単結晶
シリコン基板にマスク用の第１の膜を形成する工程と、
（ｂ）第１の膜にパターンを形成し、パターンが形成さ
れた膜をマスクとして基板に不純物をドープし、基板に
固定電極を形成する工程と、（ｃ）第１の膜を除去し、
そののちマスク用の第２の膜を形成する工程と、（ｄ）
第２の膜に両持ち梁のアンカー部となる孔及びサイド電
極が結合される孔を形成する工程と、（ｅ）その上に多
結晶シリコン膜を形成し、多結晶シリコン膜を導電化処
理したのち、その上にマスク用の第３の膜を形成する工
程と、（ｆ）第３の膜に多結晶シリコン膜を加工するた
めのパターンを形成する工程と、（ｇ）パターンが形成
された膜をマスクとして多結晶シリコン膜をエッチング
加工し、両持ち梁、両持ち梁に結合された可動電極及び
サイド電極を形成する工程と、（ｈ）多結晶シリコン膜
の下方に位置する第２の膜を除去する工程とを含む製造
方法によって製造すすることができる。マスク用の膜に
は、酸化膜や窒化膜を用いることができる。

【００２３】また、前記静電容量式加速度センサは、
（ａ）基板上に多結晶シリコン膜を形成し、多結晶シリ
コン膜を導電化処理したのち、その上にマスク用の第１
の膜を形成する工程と、（ｂ）第１の膜にパターンを形
成し、パターンが形成された膜をマスクとして多結晶シ
リコン膜をエッチング加工し、固定電極を形成する工程
と、（ｃ）第１の膜を除去し、そののちマスク用の第２
の膜を形成する工程と、（ｄ）第２の膜に両持ち梁のア
ンカー部となる孔及びサイド電極が結合される孔を形成
する工程と、（ｅ）その上に多結晶シリコン膜を形成
し、多結晶シリコン膜を導電化処理したのち、その上に
マスク用の第３の膜を形成する工程と、（ｆ）第３の膜
に多結晶シリコン膜を加工するためのパターンを形成す
る工程と、（ｇ）パターンが形成された膜をマスクとし
て多結晶シリコン膜をエッチング加工し、両持ち梁、両
持ち梁に結合された可動電極及びサイド電極を形成する
工程と、（ｈ）多結晶シリコン膜の下方に位置する第２
の膜を除去する工程とを含む製造方法によって製造する
ことができる。

【００２４】また、前記した、基板表面を彫り込んで形
成された凹部底面に固定された両持ち梁と、両持ち梁に
よって基板に対して空隙を持って支持され基板表面と平
行な方向に変位可能な可動電極と、可動電極の側方に空
隙をもって基板に設けられた固定電極とを備え、可動電
極と固定電極の空隙距離の変化を静電容量の変化として
検出する静電容量式加速度センサは、（ａ）単結晶シリ
コン基板にマスク用の第１の膜を形成する工程と、
（ｂ）第１の膜にパターンを形成し、パターンが形成さ
れた膜をマスクとして基板に不純物をドープし、基板に
固定電極を形成する工程と、（ｃ）第１の膜を除去し、
そののちマスク用の第２の膜を形成する工程と、（ｄ）
第２の膜にパターンを形成し、それをマスクとして基板
及び固定電極をエッチング加工し、基板に形成された溝
の側面に固定電極を露出させる工程と、（ｅ）基板上に
電気絶縁膜及びマスク用の第３の膜を積層する工程と、
（ｆ）第３の膜に両持ち梁のアンカー部となる孔を形成
する工程と、（ｇ）その上に多結晶シリコン膜を形成
し、多結晶シリコン膜を導電化処理したのち、その上に
マスク用の第４の膜を形成する工程と、（ｈ）第４の膜
に多結晶シリコン膜を加工するためのパターンを形成す
る工程と、（ｉ）パターンが形成された膜をマスクとし
て多結晶シリコン膜をエッチング加工する工程と、
（ｊ）多結晶シリコン膜と電気絶縁膜の間に位置する第
３の膜を除去する工程とを含む製造方法によって製造す
ることができる。

【００２５】また、前記した、基板表面に固定された両
持ち梁と、両持ち梁によって基板に対して空隙を持って
支持され基板表面と平行な方向に変位可能な可動電極
と、可動電極の側方に空隙をもって基板表面から突出し
て設けられた固定電極とを備え、可動電極と固定電極の
空隙距離の変化を静電容量の変化として検出する静電容
量式加速度センサは、（ａ）基板に固定電極用の配線を
形成する工程と、（ｂ）基板上に酸化膜を堆積する工程
と、（ｃ）酸化膜の垂直壁が配線上に位置するようにし
て酸化膜をエッチング加工する工程と、（ｄ）酸化膜の
垂直壁に配線に接続されるようにして固定電極を形成す
る工程と、（ｅ）基板上に電気絶縁膜及びマスク用の第
１の膜を積層する工程と、（ｆ）電気絶縁膜上の第１の
膜に両持ち梁のアンカー部となる孔を形成する工程と、
（ｇ）その上に多結晶シリコン膜を形成し、多結晶シリ
コン膜を導電化処理したのち、その上にマスク用の第２
の膜を形成する工程と、（ｈ）第２の膜に多結晶シリコ
ン膜を加工するためのパターンを形成する工程と、
（ｉ）パターンが形成された膜をマスクとして多結晶シ
リコン膜をエッチング加工する工程と、（ｊ）多結晶シ
リコン膜と電気電気絶縁膜の間に位置する第１の膜を除
去する工程とを含む製造方法によって製造することがで
きる。

【００２６】本発明によると、製造プロセスを増加させ
ることなく、簡単な構成で、所望の周波数特性、自己診
断特性等を満足させることのできる比較的高精度な加速
度センサを得ることができる。

【００２７】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図３は本発明による静電容量式加
速度センサの一例を示す平面図、図４はその断面図であ
る。図４（ａ），（ｂ），（ｃ）は、各々図３中に指示
されたＡ−Ａ，Ｂ−Ｂ，Ｃ−Ｃラインでの断面図であ
る。

【００２８】この静電容量式加速度センサは、単結晶シ
リコン基板１１４上に設けられた一対の固定電極１０
４，１０５、基板１１４から突出して設けられたサイド
電極１０６，１０７，１０８，１０９，１１０，１１
１、面積調整用パターン１２１ａ〜１２１ｃ、ギャップ
１２０を介して基板１１４上に設けられた可動マス（可
動電極）１０１、可動マス１０１を支持する４本の梁１
０２ａ〜１０２ｄ、梁１０２ａ〜１０２ｄを基板１１４
に固定するアンカー部１０３ａ〜１０３ｄを備える。梁
１０２ａ，１０２ｂ；１０２ｃ，１０２ｄは長さ２×Ｌ
２の両持ち梁を構成し、可動マス１０１は長さＬ１にわ
たってその両側部を両持ち梁に支持されている。一対の
固定電極１０４，１０５は相互に入り組んだ櫛形電極で
ある。

【００２９】可動マス１０１は、図示の例では４本のス
リットによって分離された６本の細長い電極部、サイド
電極１０８，１０９と１１０，１１１が入り込む窓部、
中央部に設けられた貫通溝１１２，１１３を有し、アン
カー部１０３ａ〜１０３ｄを支点として基板１１４の表
面に平行に変位可能な可動電極として機能する。スリッ
トで区切られた可動マス１０１の細長い電極部は各々固
定電極１０４，１０５の一方又は双方と重なり、可動マ
ス１０１が図３の左右方向に変位したとき、それぞれ固
定電極１０４，１０５との重なり程度が変化する。

【００３０】基板面に対し水平方向（図３の左右方向）
の加速度が加わった場合に、可動マス１０１が固定電極
１０４，１０５に対して相対的に変位し、可動マス１０
１と固定電極１０４，１０５との対向電極面積が変化す
る。ここで、可動マス（可動電極）１０１と固定電極１
０４によって構成される第１のコンデンサの静電容量
と、可動マス（可動電極）１０１と固定電極１０５によ
って構成される第２のコンデンサの静電容量との差を考
える。可動マス１０１と固定電極１０４の対向面積をＳ
１、可動マス１０１と固定電極１０５との対向面積をＳ
２、可動マス１０１と固定電極１０４，１０５の間に形
成されたギャップ１２０の距離をｄ、誘電率をεとする
と、加速度が加わった時の２つのコンデンサの静電容量
の差の変化ΔＣは次の〔数１〕で表される。

【００３１】

【数１】ΔＣ＝ε（Ｓ１−Ｓ２）／ｄ

【００３２】したがって、この加速度センサに加速度が
加わると、可動マス１０１と固定電極１０４によって構
成される第１のコンデンサの静電容量と、可動マス１０
１と固定電極１０５によって構成される第２のコンデン
サの静電容量が変化し、その差を検出することで加速度
の大きさを検出することができる。この方法により加速
度検出を行うと、可動マス１０１と可動電極１０４，１
０５間のギャップ１２０が変わることがないため、容量
検出特性は入力加速度に対してほぼ直線となる。したが
って、この加速度センサは、加速度によってギャップが
変化することを検出する従来のタイプの加速度センサと
比較して良好な特性を有する。

【００３３】また、過大な加速度が加わった場合に梁１
０２ａ〜１０２ｃに過大な応力が印加されるのを防止の
ため、ストッパーとして機能するサイド電極１０６〜１
１１が設けられている。このサイド電極１０６〜１１１
は、可動マス１０１との空隙間隔を狭く（例えば１μ
ｍ）することによって、スクイズフィルム効果によるエ
アダンピングにより可動マス１０１の共振を抑える機能
も有する。更に、可動マス１０１とサイド電極１０６〜
１１１との間に電圧を印加することによって両電極間に
静電力が働き、可動マス１０１を強制変位させることが
できる。このことにより、検出部の自己診断を行うこと
が可能となる。

【００３４】また、基板１１４上には、可動マス１０１
が移動したとしても可動マス１０１の電極パターンから
はみ出ることなく確実に覆われるようにして、固定電極
１０４，１０５の面積調整用のパターン１２１ａ〜１２
１ｃが設けられている。この面積調整用パターン１２１
ａ〜１２１ｃを固定電極１０４又は固定電極１０５に接
続するかしないかを切り替えることにより、可動マス１
０１と固定電極１０４，１０５の位置ズレに原因する２
つのコンデンサの静電容量のアンバランスを補償するこ
とが可能である。すなわち、この面積調整用パターン１
２１ａ〜１２１ｃの一つあるいは複数のものを固定電極
１０４又は１０５に電気的に接続することによって可動
マス１０１と対向する固定電極１０４又は１０５の面積
を実効的に増大させ、可動マス１０１と固定電極１０４
によって構成される第１のコンデンサの静電容量と、可
動マス１０１と固定電極１０５によって構成される第２
のコンデンサの静電容量とが略等しくなるようにされ
る。

【００３５】このような構成により、印可加速度に対し
てほぼ直線的に変化する検出出力が得られるため、高精
度な加速度センサを得ることができる。また、可動マス
（可動電極）１０１の側方に基板１１４から突出して設
けられたサイド電極１０６〜１１１により、梁１０２ａ
〜１０２ｄに過大な応力が印可されるのが防止されると
ともに、共振防止と自己診断機能を同時に実現すること
ができる。更に、基板１１４に面積調整用パターン１２
１ａ〜１２１ｃを設けることにより、可動電極１０１と
固定電極１０４，１０５によって構成される２つのコン
デンサの静電容量のバラツキを検出素子内部で補償でき
るため、後段に接続される検出回路の構成を簡略化する
ことができる。

【００３６】図５は本発明による静電容量式加速度セン
サの他の例を示す平面図、図６はその断面図である。図
６（ａ），（ｂ），（ｃ）は、各々図５中に指示された
Ａ−Ａ，Ｂ−Ｂ，Ｃ−Ｃラインでの断面図である。

【００３７】この例の静電容量式加速度センサは、単結
晶シリコン基板２１４上に設けられた一対の固定電極２
０４，２０５、基板２１４から突出して設けられたサイ
ド電極２０６，２０７，２０８，２０９，２１０，２１
１、面積調整用パターン２２１ａ〜２２１ｃ、ギャップ
２２０を介して基板２１４上に設けられた可動マス（可
動電極）２０１、可動マス２０１を支持する４本の梁２
０２ａ〜２０２ｄ、梁２０２ａ〜２０２ｄを基板２１４
に固定するアンカー部２０３ａ〜２０３ｄを備える。梁
２０２ａ，２０２ｂ；２０２ｃ，２０２ｄは長さ２×Ｌ
２の両持ち梁を構成し、可動マス２０１は長さＬ１にわ
たってその両側部を両持ち梁に支持されている。一対の
固定電極２０４，２０５は相互に入り組んだ櫛形電極で
ある。

【００３８】この例の可動マス２０１は、先の例と同様
に６本の細長い電極部を有する。ただし、６本の細長い
電極部を連結する固定用の筋交い梁２１５，２１６が、
可動マス２０１の端部に配置されている図３の場合と異
なり、内部に配置されている点で先の例と異なる。この
ためサイド電極２０８〜２１１が可動マス２０１によっ
て完全に囲われていない構造となっている。このような
構造を採用することによって、サイド電極２０８，２０
９，２１０，２１１の配線が取り出しやすくなる。可動
マスの中央部には貫通溝２１２，２１３が設けられてい
る。

【００３９】可動マス２０１は、基板２１４に固定され
たアンカー部２０３ａ〜２０３ｄを支点として基板２１
４の表面に平行に変位可能な可動電極として機能する。
可動マス２０１の細長い電極部は各々固定電極２０４，
２０５の一方又は双方と重なり、可動マス２０１が図５
の左右方向に変位したとき、それぞれ固定電極２０４，
２０５との重なり程度が変化する。

【００４０】加速度の検出原理等は、図３、図４で説明
した先の例のものと同様である。図５に示すような構造
を採用することによって、サイド電極２０８，２０９，
２１０，２１１の配線が取り出しやすくなる。

【００４１】図７は、本発明による静電容量式加速度セ
ンサの全体的な回路構成の一例を示す概略図である。こ
の回路は、信号印加部２３１、加速度検出部２３２、容
量検出部２３３、出力調整部２３４からなる。信号印加
部２３１は、電源ＶＤＤ、アナログスイッチＳＷ１，Ｓ
Ｗ２よりなる。加速度検出部２３２は、静電容量ＣＳ
１，ＣＳ２を有する２つの可変容量コンデンサからなっ
ており、これらの可変容量コンデンサは図３〜図６で説
明した可動マス（可動電極）１０１；２０１と１組の固
定電極１０４，１０５；２０４，２０５によって構成さ
れる。容量検出部２３３はアナログスイッチＳＷ３，Ｓ
Ｗ４，ＳＷ５、演算増幅器ＯＰ１、コンデンサＣＴ，Ｃ
Ｆによって構成される。出力調整部２３４は電源ＶＤ
Ｄ、演算増幅器ＯＰ２、抵抗Ｒ４，Ｒ５，６，Ｒ７，Ｖ
Ｒ、コンデンサＣ４、ツェナーロムＺＲによって構成さ
れる。

【００４２】信号印加部２３１と加速度検出部２３２、
容量検出部２３３はスイッチドキャパシタ回路構成にな
っており、各スイッチのＯＮ−ＯＦＦ動作によって容量
値に比例した出力が得られる。容量検出部２３３の出力
電圧（ＯＰ１の出力）をＶｏとすると、本回路の動作は
次の〔数２〕で表される。〔数２〕において、ｎはデジ
タル処理における計測タイミングを表し、Ｖｏ(ｎ−１)
は計測タイミングｎの１タイミング前の出力電圧を表
す。

【００４３】

【数２】ＣＦ・Ｖｏ(ｎ)＝ＣＦ・Ｖｏ(ｎ−１)−ＣＴ・
Ｖｏ(ｎ−１)−ＣＳ１・ＶＤＤ＋ＣＳ２・ＶＤＤ

【００４４】上記〔数２〕は、最終的には次の〔数３〕
で表される関係になる。

【００４５】

【数３】Ｖｏ＝（ＣＳ２−ＣＳ１）・ＶＤＤ／ＣＴ

【００４６】従って、加速度が検出素子に印加されると
き、可動マス（可動電極）と２つの固定電極によって構
成される２つのコンデンサの静電容量の差（ＣＳ２−Ｃ
Ｓ１）の値が電圧出力Ｖｏに変換される。この出力電圧
Ｖｏは、出力調整回路２３４によって所定のオフセット
電圧（通常は加速度が加わらない状態で２．５Ｖ）と感
度〔通常は４０ｍＶ／Ｇ程度（１Ｇは９．８ｍ／
ｓ²）〕に調整される。このような回路構成によって、
加速度信号を比較的容易に電圧信号に比較することがで
きる。

【００４７】本発明による静電容量式加速度センサの特
性例を図８に示す。図３及び図５に図示したように、両
持ち梁と可動マスの固定長をＬ１、両持ち梁の半分の長
さをＬ２とし、その比Ｌ２／Ｌ１をλとする。更に、加
速度が加わった場合の２つのコンデンサの静電容量の差
（ＣＳ２−ＣＳ１）の値をΔＣとすると、図８に示され
ているように、λが１．３３のところで容量変化ΔＣが
最大になる。容量変化ΔＣは大きければ大きいほど加速
度の検出分解能が高くなる。容量変化ΔＣの大きさは検
出精度に影響を与えるため、検出精度から考えてピーク
値の９５％以上の感度があればよいとすると、そのとき
の可動電極と梁の固定長の長さＬ１に対する両持ち梁の
半分の長さＬ２の比λは０．８〜２．２となる。従っ
て、λ（＝Ｌ２／Ｌ１）が０．８〜２．２の範囲で可動
マスの寸法を決定すると、最小の面積で最も効率よく大
きな感度（ΔＣ）を得ることが可能となる。

【００４８】本発明による静電容量式加速度センサの断
面図を図９に示す。図９は図４（ａ）あるいは図６
（ａ）に相当する断面図である。可動マス（可動電極）
１０１；２０１とサイド電極１０６〜１０９；２０６〜
２０９のパターンと固定電極１０４，１０５；２０４，
２０５のパターンがバラツキなく適正にパターンニング
できた場合には、図９（ａ）に示すように、可動マス１
０１；２０１と２つの固定電極１０４，１０５；２０
４，２０５の対向部の長さＷ１，Ｗ２がそれぞれ等しく
なる。しかし、これらの電極のパターンニングにズレが
生じると、図９（ｂ）に図示するように、対向部の長さ
Ｗ１とＷ２とは等しくならない。このため、基板１１
４；１２４と垂直方向に加速度が加わり、可動マス１０
１；２０１に基板１１４；１２４と垂直方向の変位Δｙ
が生じた場合、次の〔数４〕で表される容量変化が生じ
てしまう。

【００４９】

【数４】ΔＣ_ax＝ε（Ｓ２−Ｓ１）／（ｄ＋Δｙ）加速度が検出方向に加わった時の容量変化ΔＣに対する
ΔＣ_axの比が他軸感度となり、検出誤差の一要因とな
る。

【００５０】可動マス１０１，２０１の厚みをｈとし、
基板１１４；２１４と可動マス１０１；２０１間のギャ
ップをｄとし、ｈとｄの比ｈ／ｄをβとするとき、βと
ΔＣ_ax／ΔＣの関係を図１０に示す。図１０に示されて
いるように、βが２のとき他軸感度（ΔＣ_ax／ΔＣ）が
最小となり、検出誤差が最小になる。加速度センサに要
求される他軸感度特性は一般に±４〜５％以下となって
いる。本発明の静電容量式加速度センサの他軸感度が±
５％以下になるβの値は図１０から１．２〜３．４であ
り、この範囲でβの値を設定すればよいことが分かる。

【００５１】次に、基板に形成された面積調整用パター
ンの利用方法について説明する。図３及び図５に示した
平面図において、面積調整用パターンが形成された部分
の拡大図を図１１（ａ）に、調整方法を説明する断面模
式図を図１１（ｂ）、（ｃ）に示す。なお、図１１
（ｂ）、（ｃ）は、それぞれ図１１（ａ）のＢ−Ｂ断面
図及びＢ’−Ｂ’断面図である。

【００５２】製造プロセスに原因して、可動マス１０
１；２０１の部分が基板に対して紙面の右方向にずれて
形成された場合の様子を図示したものが図１１（ｂ）で
ある。この場合、可動マス（可動電極）１０１；２０１
と固定電極１０４；２０４の間の静電容量よりも、可動
マス（可動電極）１０１；２０１と固定電極１０５；２
０５間の静電容量が大きくなる。これを補償するため、
スイッチＳＷａ１，ＳＷａ２，ＳＷａ３を切り替えて、
固定電極１０４；２０４に面積調整用のパターン１２
１；２２１を接続する。この操作により固定電極１０
４；２０４の面積が実効的に増大され、可動マス１０
１；２０１と固定電極１０４；２０４の間の静電容量
を、可動マス１０１；２０１と固定電極１０５；２０５
間の静電容量と等しくすることができる。

【００５３】同様に、可動マス１０１；２０１の部分が
基板に対して紙面の左方向にずれた場合の様子を図示し
たものが図１１（ｃ）である。この場合、可動マス（可
動電極）１０１；２０１と固定電極１０５；２０５の間
の静電容量よりも、可動マス（可動電極）１０１；２０
１と固定電極１０４；２０４間の静電容量が大きくな
る。これを補償するため、スイッチＳＷｂ１，ＳＷｂ
２，ＳＷｂ３を切り替えて、今度は固定電極１０５；２
０５に面積調整用のパターン１２１；２２１を接続す
る。この操作により固定電極１０５；２０５の面積が実
効的に増大され、可動マス１０１；２０１と固定電極１
０５；２０５間の静電容量を、可動マス１０１；２０１
と固定電極１０４；２０４間の静電容量と等しくなるよ
うに調整することができる。

【００５４】このように、スイッチによって固定電極と
選択的に接続可能な面積調整用のパターンを基板上に設
けておくことにより、製造プロセスでのパターンずれに
起因して２つのコンデンサ間に生ずる静電容量のアンバ
ランスを容易に補償することができる。また、加速度セ
ンサ全体としての回路構成の点からしても、面積調整用
のパターンを利用して前段で静電容量のバラツキを補償
することができるため、後段の容量検出回路の構成が簡
素化される。

【００５５】図１２に、スイッチを切り替えるための調
整回路の一例を示す。この調整方法はツェナーザッピン
グを用いたものである。この調整回路は入力端子ＩＮ、
電源Ｖｃｃ、トランジスタＭＮ１、ツェナーダイオード
ＺＲ１、インバータＩＮＶ、スイッチＳｗａｂ（図１１
に示した調整用スイッチ）で構成される。入力端子ＩＮ
に所定の電圧、電流波形を印加するとツェナーザップＺ
Ｒ１が短絡して破壊され、アノード−カソード間がショ
ートされ、入力端子ＩＮはグラウンドにショートされ
る。このことによってインバータＩＮＶが反転され、ス
イッチＳＷａｂのＯＮ−ＯＦＦが制御される。このよう
なスイッチング切り替え方法を用いることにより、デジ
タル的にかつ容易に対向する電極の面積調整を行うこと
が可能となる。

【００５６】図１３は、調整回路の他の例を示す図であ
る。この調整回路は入力端子ＩＮ、電源電圧Ｖｃｃ、ト
ランジスタＭＮ１、抵抗ＰＲ１、インバータＩＮＶ、ス
イッチＳｗａｂ（図１１に示した調整用スイッチ）で構
成される。抵抗ＰＲ１は多結晶シリコンでできており、
入力端子ＩＮに所定の電圧、電流波形を印加すると抵抗
ＰＲ１が短絡して破壊され、アノード−カソード間がシ
ョートされ、入力端子ＩＮはグラウンドにショートされ
る。このことによってインバータＩＮＶが反転され、同
様にスイッチＳＷａｂのＯＮ−ＯＦＦが制御される。こ
の方法を用いることによっても、デジタル的にかつ容易
に対向する電極の面積調整を行うことが可能となる。

【００５７】この他、ＥＥＰＲＯＭ等の回路を用いても
同様に電極面積調整回路を構成することができる。図１
４は、可動マスと（可動電極）と２つの固定電極によっ
て構成される２つのコンデンサの静電容量を調整する他
の方法を示す説明図である。

【００５８】図１４（ａ）に示した例では、調整用電圧
２４１を可動マス１０１；２０１とサイド電極１０６；
２０６間に印加する。この方法は、可動マス１０１；２
０１とサイド電極１０６；２０６の間に作用する静電気
力によって、可動マス１０１；２０１を固定電極１０
４，１０５；２０４，２０５との対向部の長さＷ１，Ｗ
２が等しくなる位置まで変位させ、パターンずれを強制
的に補償する方法である。静電気力の大きさは、調整用
電圧２４１の電圧値を変えることによって調整する。こ
の方法によると、基板上に前述の面積調整用パターンの
ような特別なパターンを付加することなく、２つのコン
デンサの静電容量を調整することが可能となる。

【００５９】図１４（ｂ）は、図１４（ａ）の方法と同
様に、調整用電圧２４２を可動マス１０１、；０１とサ
イド電極１０６；２０６間に印加することによって可動
マス１０１；２０１をＷ１とＷ２が等しくなる位置まで
変位させ、パターンずれを強制的に補償する方法であ
る。静電気力の調整は、調整用電圧２４２につながるサ
イド電極の一部（図示の例では１０８；２０８）との接
続をスイッチ２４３を介して切り換えてサイド電極の面
積を変化させることによって行う。すなわち、サイド電
極の面積制御によって、可動マス１０１；２０１とサイ
ド電極間の静電気力を調整する。この方法によっても、
前述の面積調整用パターンのような特別なパターンを付
加することなく、２つのコンデンサの静電容量を調整す
ることができる。

【００６０】次に、本発明による静電容量式加速度セン
サの製造方法について説明する。なお、図３及び図４を
用いて説明した加速度センサと、図５及び図６を用いて
説明した加速度センサは同一の製造プロセスで製造でき
るため、以下では図３及び図４に示した加速度センサの
例で説明をおこなう。

【００６１】図１５，図１６は、本発明による静電容量
式加速度センサの製造方法の一例を説明する工程図であ
る。図１５及び図１６は、図３のＡ−Ａ断面に相当する
図である。まず、単結晶シリコンからなる基板１１４に
熱酸化膜（ＳｉＯ₂膜）３０１をデポジションし、さら
にその上に窒化膜（Ｓｉ₃Ｎ₄膜）３０２をデポジション
する（ａ）。

【００６２】次に、Ｓｉ₃Ｎ₄膜３０２に塗布したホトレ
ジストに形成されたパターンを介してＳｉ₃Ｎ₄膜３０２
をドライエッチングし、Ｓｉ₃Ｎ₄膜３０２にホトレジス
トのパターンを転写する。続いて、Ｓｉ₃Ｎ₄膜３０２を
マスクとしてボロンやリン等の不純物をイオン打ち込み
によりドープし、熱拡散して固定電極１０４，１０５を
形成する（ｂ）。

【００６３】その後、ＳｉＯ₂膜３０１、Ｓｉ₃Ｎ₄膜３
０２をエッチング除去し、その後酸化膜（ＳｉＯ₂膜）
３０３をＣＶＤによりデポジションする（ｃ）。ＳｉＯ
₂膜３０３をホトレジスト加工により、ドライエッチン
グをおこない、梁のアンカー部やサイド電極になる孔３
０４を形成する（ｄ）。

【００６４】その上に多結晶シリコン膜３０５をＬＰＣ
ＶＤによりデポジションし、リン処理による導電化処理
の後、ＳｉＯ₂酸化膜３０６をＣＶＤによりデポジショ
ンする（ｅ）。続いて、ＳｉＯ₂膜３０６をホトレジス
ト加工により、ドライエッチングをおこない、ＳｉＯ₂
膜３０６に多結晶シリコン膜３０５を加工するためのパ
ターンを転写する（ｆ）。

【００６５】次に、ＳｉＯ₂膜３０６をマスクとして、
多結晶シリコン膜３０５をドライエッチングで加工を行
う（ｇ）。最後に、多結晶シリコン膜３０５の下方のＳ
ｉＯ₂膜３０３をフッ酸処理によって除去し、アンカー
部分を除いて基板１１４と可動マスの間に空隙を形成
し、完成する。このとき、図３に示した貫通溝１１２，
１１３はフッ酸をＳｉＯ₂膜３０３に効率的に導くため
の通路として作用する（ｈ）。

【００６６】このような製造プロセスを採用することに
よって、一般的なＩＣ製造プロセスを用いて製造できる
ため、回路部との１チップ化が可能となり、小型化、低
価格化が可能となる。また、可動マス１０１とサイド電
極１０６〜１０９を同一部材、同一プロセスで製造でき
るため、サイド電極を形成するための特別なプロセスが
必要なく、コストアップ要因が生じない。更に、基板上
の固定電極と可動マスの間のギャップはＣＶＤによって
形成されるＳｉＯ₂膜による膜厚制御が可能であり、高
精度に制御できる。一方、従来例では、可動マスと固定
電極間のギャップはホトリソグラフィーとドライエッチ
ングの精度によるため、バラツキが大きい。

【００６７】図１７，図１８，図１９は、本発明による
静電容量式加速度センサの製造方法の他の例を説明する
工程図である。まず、単結晶シリコンからなる基板１１
４に熱酸化膜（ＳｉＯ₂膜）３１１をデポジションし、
さらにその上に窒化膜（Ｓｉ₃Ｎ₄膜）３１２をデポジシ
ョンする（ａ）。

【００６８】更に、多結晶シリコン膜３１３、ＳｉＯ₂
膜３１４をデポジションし、リン処理により、導電化す
る（ｂ）。ＳｉＯ₂膜３１４をホトレジストに形成され
たパターンを介してドライエッチングし、ＳｉＯ₂膜３
１４にホトレジストのパターンを転写する（ｃ）。

【００６９】次に、ＳｉＯ₂膜３１４をマスクとして多
結晶シリコン３１３をドライエッチングし、固定電極１
０４，１０５、サイド電極用配線３１５を形成する。そ
の後、ＳｉＯ₂膜３１４を除去する（ｄ）。次に、Ｓｉ
Ｏ₂膜３１６をＣＶＤによりデポジションする（ｅ）。

【００７０】次に、ＳｉＯ₂膜３１６をホトレジスト加
工によりドライエッチングし、梁のアンカー部やサイド
電極になる孔３１７を形成する（ｆ）。その上に多結晶
シリコン膜３１８をＬＰＣＶＤによりデポジションし、
リン処理による導電化処理の後、ＳｉＯ₂膜３１９をＣ
ＶＤによりデポジションする（ｇ）。

【００７１】ＳｉＯ₂膜３１９をホトレジスト加工によ
りドライエッチングし、ＳｉＯ₂膜３１９に多結晶シリ
コン膜３１８を加工するためのパターンを転写する
（ｈ）。次に、ＳｉＯ₂膜３１９をマスクとして、多結
晶シリコン膜３１８をドライエッチングで加工を行った
後、ＳｉＯ₂膜３１９を除去する（ｉ）。

【００７２】最後に、多結晶シリコン膜３１８の下方の
ＳｉＯ₂膜３１６をフッ酸処理によって除去し、基板１
１４と可動マスの間に空隙を形成し完成する。このと
き、図３に示した貫通溝１１２，１１３はフッ酸を除去
すべきＳｉＯ₂膜３１６に効率的に導くための通路とし
て作用する。

【００７３】このような製造プロセスを採用することに
よって、一般的なＩＣ製造プロセスを用いて製造できる
ため、回路部との１チップ化が可能となり、小型化、低
価格化が可能となる。また、可動マスとサイド電極を同
一部材、同一プロセスで製造できるため、サイド電極を
形成するための特別なプロセスが必要なく、コストアッ
プ要因が生じない。更に、基板上の固定電極と可動マス
の間のギャップはＣＶＤＳｉＯ₂膜による膜厚制御が可
能であり、高精度に制御できる。更に、固定電極の配線
を不純物によるｐｎ分離で形成するのではなく、酸化膜
によって完全分離された多結晶シリコンを用いて形成し
ているため、浮遊容量が少なく、高精度な容量検出を行
うことができる。固定電極は金属を用いても良い。

【００７４】図２０は、本発明による静電容量式加速度
センサの他の例の平面図である。図２１はその断面図で
あり、（ａ）、（ｂ）は図２０中に指示されたＡ−Ａ，
Ｂ−Ｂラインでの断面形状を示す。

【００７５】この例の静電容量式加速度センサは、単結
晶シリコン基板４０７に対向して配置された一対の固定
電極４０４，４０５、アンカー部４０３ａ〜４０３ｄで
基板４０７に固定された４個の梁４０２ａ〜４０２ｄに
よって基板４０７上に支持された可動マス４０１を備え
る。梁４０２ａ，４０２ｂ；４０２ｃ，４０２ｄは長さ
２×Ｌ２の両持ち梁を構成し、可動マス４０１は長さＬ
１にわたってその両側部を両持ち梁に支持されている。
単結晶シリコン基板４０７の表面には保護膜となるＳｉ
Ｏ₂膜４１１とＳｉ₃Ｎ₄膜４１２が積層されている。可
動マス４０１には、この図の例では３個のスリット４０
６が設けられ、電極機能を有する。図２１（ａ）に示さ
れているように、固定電極４０４，４０５は可動マス４
０１に設けられたスリット４０６内に入り込んで可動マ
ス（可動電極）４０１の側方に位置している。

【００７６】基板面に対し水平方向（図２０、図２１の
左右方向）に加速度が加わると、可動マス４０１が固定
電極４０４，４０５に対して変位し、可動マス４０１の
スリット４０６の端面と固定電極４０４，４０５との間
のギャップがそれぞれ変化する。

【００７７】可動マス４０１と固定電極４０４，４０５
との対向面積をＳ、加速度ゼロの平衡状態における可動
マス４０１と固定電極４０４，４０５とのギャップを
ｄ、誘電率をεとし、加速度が加わった時のギャップの
変化量をΔｄとすると、可動マス４０１と固定電極４０
４によって構成される第１のコンデンサの静電容量と、
可動マス４０１と固定電極４０５によって構成される第
２のコンデンサの静電容量の差ΔＣは次の〔数５〕で表
される。このように、加速度が作用することによって加
速度センサ内に形成されている２組のコンデンサの静電
容量の差が変化し、それを検出することで加速度を検出
することができる。

【００７８】

【数５】ΔＣ＝２ε・Ｓ・Δｄ／｛ｄ²−（Δｄ）²｝

【００７９】この例の加速度センサでは、可動マス４０
１は固定電極４０４，４０５を完全に囲う構造となって
いる。このような構造の採用によって、加速度センサに
いずれの方向から過大な衝撃が印加されても、ストッパ
ーの役目を兼用する固定電極４０４，４０５によって可
動マス４０１の変位が制限され保護されるため、センサ
検出部が破壊することはない。

【００８０】図２２は、図２０，図２１に示した加速度
センサの特性を示す図である。図２０に図示したよう
に、梁４０２ａ〜４０２ｄと可動マス４０１の固定長を
Ｌ１、両持ち梁４０２ａ，４０２ｂ；４０２ｃ，４０２
ｄの半分の長さをＬ２とし、その比Ｌ２／Ｌ１をλとす
る。横軸にλをとり、縦軸に前記〔数５〕のΔＣをとっ
て、λとΔＣの関係を求めると、図２２に示したように
λが１．３３のところでΔＣが最大となる。容量変化Δ
Ｃは大きければ大きいほど加速度の検出分解能が高くな
る。容量変化ΔＣの大きさは検出精度に影響を与えるた
め、検出精度から考えてピーク値の９５％以上の感度が
あればよいとすると、そのときの可動電極と梁の固定長
の長さＬ１に対する梁の半分の長さＬ２の比λは０．８
〜２．２となる。従って、λ（＝Ｌ２／Ｌ１）が０．８
〜２．２の範囲で可動マスの寸法を決定すると、最小の
面積で最も効率よく大きな感度（ΔＣ）を得ることが可
能となる。

【００８１】図２３〜図２５は、図２０，図２１に示し
た静電容量式加速度センサの製造方法の一例を説明する
工程図である。この工程図は、図２０のＡ−Ａに沿った
断面に相当する図である。

【００８２】まず、単結晶シリコンからなる基板４０７
に熱酸化膜（ＳｉＯ₂膜）５０１をデポジションし、さ
らにその上に窒化膜（Ｓｉ₃Ｎ₄膜）５０２をデポジショ
ンする（ａ）。

【００８３】次に、ホトレジストに形成されたパターン
を介してＳｉ₃Ｎ₄膜５０２をドライエッチングし、Ｓｉ
₃Ｎ₄膜５０２にホトレジストのパターンを転写する。続
いて、Ｓｉ₃Ｎ₄膜５０２をマスクとしてボロンやリン等
の不純物をイオン打ち込みによりドープし、熱拡散して
固定電極４０４，４０５を形成する（ｂ）。

【００８４】その後、ＳｉＯ₂膜５０１、Ｓｉ₃Ｎ₄膜５
０２を除去し、酸化膜（ＳｉＯ₂膜）５０３をＣＶＤに
よりデポジションする（ｃ）。ＳｉＯ₂膜５０３をホト
レジスト加工により、ドライエッチングする（ｄ）。

【００８５】ＳｉＯ₂膜５０３をマスクとして、単結晶
シリコン基板４０７をエッチング加工し、その後ＳｉＯ
₂膜５０３を除去する。この工程によって基板４０７の
表面が彫り込まれて凹部５０４が形成され、固定電極４
０４，４０５はその凹部５０４の垂直壁として出現する
（ｅ）。次に、その上にＳｉＯ₂膜４１１とＳｉ₃Ｎ₄膜
４１２をＣＶＤによりデポジションし、更にＳｉＯ₂膜
５０５をＣＶＤによりデポジションする（ｆ）。

【００８６】ＳｉＯ₂膜５０５をホトレジスト加工によ
りドライエッチングし、アンカー部となる部分５０６を
加工する（ｇ）。その後、多結晶シリコン膜５０７をＬ
ＰＣＶＤによりデポジションし、リン処理による導電化
処理の後、ＳｉＯ₂膜５０８をＣＶＤによりデポジショ
ンする（ｈ）。

【００８７】次に、ＳｉＯ₂膜５０８をホトレジスト加
工によりドライエッチングし、多結晶シリコン膜５０７
を加工するためのパターンを転写する（ｉ）。続いて、
パターンが転写されたＳｉＯ₂膜５０８をマスクとして
多結晶シリコン膜５０７をドライエッチングで加工し、
加工後、ＳｉＯ₂膜５０８を除去する（ｊ）。最後に、
一部が多結晶質シリコン膜５０７とＳｉ₃Ｎ₄膜４１２の
間に存在するＳｉＯ₂膜５０５をフッ酸処理によって除
去し、センサ検知部を完成する（ｋ）。

【００８８】このような製造プロセスを採用することに
より、一般的なＩＣ製造プロセスを用いてセンサの検知
部を製造することができるため、回路部との１チップ化
が可能となり、小型化、低価格化が可能となる。基板上
の固定電極４０４，４０５と可動マス４０１のギャップ
はＳｉＯ₂膜５０５によるＣＶＤ膜厚制御が可能であ
り、高精度に制御することができる。

【００８９】図２６は本発明による静電容量式加速度セ
ンサの他の例の平面図、図２７はその断面図である。図
２７（ａ）、（ｂ）は、各々図２６中に指示されたＡ−
Ａ，Ｂ−Ｂラインでの断面形状を示している。

【００９０】この例の加速度センサは、単結晶シリコン
基板６０７上に突出して設けられた一対の固定電極６０
９，６１０と、可動マス（可動電極）６０１と、可動マ
スの周囲を包囲するようにして基板６０７の表面に設け
られた枠６０８とを備える。固定電極６０９，６１０は
配線６０４，６０５により接続されている。単結晶シリ
コン基板６０７の表面には保護膜となるＳｉＯ₂膜６１
１とＳｉ₃Ｎ₄膜６１２が積層されている。電極機能を有
する可動マス６１１にはスリット６０６が設けられ、こ
のスリット６０６内に一対の固定電極６０９，６１０が
各々スリット６０６の端面に面して配置されている。可
動マス６１１は、アンカー部６０３ａ〜６０３ｄで基板
６０７に固定された４本の梁６０２ａ〜６０２ｄによっ
て、基板６０７上にギャップ６１３を介して支持されて
いる。梁６０２ａ，６０２ｂ；６０２ｃ，６０２ｄは長
さ２×Ｌ２の両持ち梁を構成し、可動マス６０１は長さ
Ｌ１にわたってその両側部を両持ち梁に支持されてい
る。

【００９１】基板面に対し水平方向（図２６の左右方
向）に加速度が加わると、可動マス６０１が固定電極６
０９，６１０に対して変位し、可動マス６０１と固定電
極６０９，６１０とのギャップがそれぞれ変化する。し
たがって、可動マス６０１と固定電極６０９によって構
成される第１のコンデンサの静電容量と、可動マス６０
１と固定電極６１０によって構成される第２のコンデン
サの静電容量との差が変化し、それを検知することによ
り加速度を検出することができる。

【００９２】この例ような構造を採用すると、単結晶シ
リコン基板６０７を彫り込むことがないため、配線が取
り出しやすくなる。また、可動マス６０１の周囲に枠６
０８を設けたため、センサ検出部にいずれの方向から過
大な衝撃が印加されても、枠６０８によって可動マス６
０１の変位が制限されるため、センサが破壊することは
ない。

【００９３】図２８〜図３０は、図２６及び図２７に示
した加速度センサの製造方法の一例を示す工程図であ
る。まず、単結晶シリコンからなる基板６０７に熱酸化
膜（ＳｉＯ₂）７０１をデポジションし、さらにその上
に窒化膜（Ｓｉ₃Ｎ₄膜）７０２をデポジションする
（ａ）。

【００９４】次に、ホトレジストに形成されたパターン
を介してＳｉ₃Ｎ₄膜７０２をドライエッチンし、Ｓｉ₃
Ｎ₄膜７０２にホトレジストのパターンを転写する。続
いて、Ｓｉ₃Ｎ₄膜７０２をマスクとしてボロンやリン等
の不純物をイオン打ち込みによりドープし、熱拡散して
固定電極の配線６０４，６０５を形成する（ｂ）。

【００９５】その後、ＳｉＯ₂膜７０１、Ｓｉ₃Ｎ₄膜７
０２を除去し、酸化膜（ＳｉＯ₂膜）７０３をＣＶＤに
よりデポジションする（ｃ）。ＳｉＯ₂膜７０３をホト
レジスト加工によりドライエッチングする。この加工に
より、配線６０４，６０５に一部重なった壁部が基板上
に突出して形成される（ｄ）。

【００９６】その上に多結晶シリコン膜７０４をＬＰＣ
ＶＤによりデポジションし、導電化のためのリン処理を
行う（ｅ）。次に、多結晶シリコン膜７０４をエッチン
グ加工して、前記壁部の側部に固定電極６０９，６１０
を形成する。固定電極６０９，６１０は配線６０４，６
０５に接続されている（ｆ）。

【００９７】その上に、ＳｉＯ₂膜６１１とＳｉ₃Ｎ₄膜
６１２とＳｉＯ₂膜７０５をＣＶＤによりデポジション
する（ｇ）。ＳｉＯ₂膜７０５をホトレジスト加工によ
りドライエッチングし、アンカー部となる部分７０６を
加工する（ｈ）。

【００９８】その後、多結晶シリコン膜７０７をＬＰＣ
ＶＤによりデポジションし、リン処理による導電化処理
の後、ＳｉＯ₂膜７０８をＣＶＤによりデポジションす
る（ｉ）。ＳｉＯ₂膜７０８をホトレジスト加工によ
り、ドライエッチングをおこない、多結晶シリコン膜７
０７を加工するためのパターンを転写する（ｊ）。

【００９９】多結晶シリコン膜７０７をドライエッチン
グで加工し、可動マス７０１や梁及び梁のアンカー部６
０３を形成し、その後ＳｉＯ₂膜７０８を除去する
（ｋ）。

【０１００】最後に、一部が多結晶シリコン膜７０７と
Ｓｉ₃Ｎ₄膜６１２の間に位置するＳｉＯ₂膜７０５をフ
ッ酸処理によって除去し、固定電極６０９．６１０と可
動マス６０１の間のギャップ６０６を形成し、センサ検
出部を完成する（ｌ）。

【０１０１】このような製造プロセスを採用することに
より、センサの検出部を一般的なＩＣ製造プロセスを用
いて製造できるため、回路部との１チップ化が可能とな
り、小型化、低価格化が可能となる。また、基板上の固
定電極６０９，６１０と可動マス６０１のギャップはＳ
ｉＯ₂膜によるＣＶＤ膜厚制御が可能となっており、高
精度に制御することができる。更に、基板表面に積層で
きるため配線が容易である。また、固定電極は金属を用
いても良い。

【０１０２】

【発明の効果】本発明によると、検出加速度に対して出
力が直線的に変化し、極めて高精度の加速度センサを得
ることができる。また、過大応力による損傷防止のため
のサイド電極を用いて共振防止と自己診断機能を同時に
実現可能となる。更に、面積調整用パターンを設けるこ
とにより、静電容量のバラツキを検出素子内部で補償で
きるため、後段につながる検出回路の構成が簡単にな
る。更に、最小の面積で最も効率よく大きな感度（Δ
Ｃ）を得ることが可能となり、他軸感度による検出誤差
を最小に抑えることができる。

【０１０３】本発明の加速度センサは、一般的なＩＣ製
造プロセスを用いて製造できるため、回路部との１チッ
プ化が可能となり、小型化、低価格化が可能となる。ま
た、可動マスとサイド電極を同一部材、同一プロセスで
製造できるため、サイド電極を形成するための特別なコ
ストアップ要因が生じない。更に、基板上の固定電極と
可動マスのギャップはＳｉＯ₂膜によるＣＶＤ膜厚制御
で高精度に制御できる。

【図面の簡単な説明】

【図１】本発明による静電容量式加速度センサの一例の
基本構成を示す略図。

【図２】本発明による静電容量式加速度センサの他の例
の基本構成を示す略図。

【図３】本発明による静電容量式加速度センサの一例を
示す平面図。

【図４】図３中に指示されたＡ−Ａ，Ｂ−Ｂ，Ｃ−Ｃラ
インでの断面図。

【図５】本発明による静電容量式加速度センサの他の例
を示す平面図。

【図６】図５中に指示されたＡ−Ａ，Ｂ−Ｂ，Ｃ−Ｃラ
インでの断面図。

【図７】本発明による静電容量式加速度センサの全体的
な回路構成の一例を示す概略図。

【図８】本発明による静電容量式加速度センサの特性例
を示す図。

【図９】本発明による静電容量式加速度センサの断面
図。

【図１０】本発明による静電容量式加速度センサの他軸
感度特性を示す図。

【図１１】面積調整用パターンが形成された部分の拡大
図、及び調整方法を説明する断面模式図。

【図１２】スイッチを切り替えるための調整回路の一例
を示す図。

【図１３】調整回路の他の例を示す図。

【図１４】可動マスと（可動電極）と２つの固定電極に
よって構成される２つのコンデンサの静電容量を調整す
る他の方法を示す説明図。

【図１５】本発明による静電容量式加速度センサの製造
方法の一例を説明する工程図。

【図１６】本発明による静電容量式加速度センサの製造
方法の一例を説明する工程図。

【図１７】本発明による静電容量式加速度センサの製造
方法の他の例を説明する工程図。

【図１８】本発明による静電容量式加速度センサの製造
方法の他の例を説明する工程図。

【図１９】本発明による静電容量式加速度センサの製造
方法の他の例を説明する工程図。

【図２０】本発明による静電容量式加速度センサの他の
例の平面図。

【図２１】図２０中に指示されたＡ−Ａ，Ｂ−Ｂライン
での断面形状を示す図。

【図２２】図２０，図２１に示した加速度センサの特性
を示す図。

【図２３】図２０，図２１に示した静電容量式加速度セ
ンサの製造方法の一例を説明する工程図。

【図２４】図２０，図２１に示した静電容量式加速度セ
ンサの製造方法の一例を説明する工程図。

【図２５】図２０，図２１に示した静電容量式加速度セ
ンサの製造方法の一例を説明する工程図。

【図２６】本発明による静電容量式加速度センサの他の
例の平面図。

【図２７】図２６中に指示されたＡ−Ａ，Ｂ−Ｂライン
での断面形状を示す図。

【図２８】図２６及び図２７に示した加速度センサの製
造方法の一例を示す工程図。

【図２９】図２６及び図２７に示した加速度センサの製
造方法の一例を示す工程図。

【図３０】図２６及び図２７に示した加速度センサの製
造方法の一例を示す工程図。

【符号の説明】

１０１…可動マス（可動電極）、１０２ａ〜１０２ｄ…
梁、１０３ａ〜１０３ｄ…アンカー部、１０４，１０５
…固定電極、１０６〜１１０…サイド電極、１１２，１
１３…貫通溝、１１４…基板、１２０…ギャップ、１２
１ａ〜１２１ｃ…面積調整用パターン、２０１…可動マ
ス（可動電極）、２０２ａ〜２０２ｄ…梁、２０３ａ〜
２０３ｄ…アンカー部、２０４，２０５…固定電極、２
０６〜２１１…サイド電極、２１２，２１３…貫通溝、
２１４…基板、２２０…ギャップ、２２１ａ〜２２１ｃ
…面積調整用パターン、２３１…信号印加部、２３２…
加速度検出部、２３３…容量検出部、２３４…出力調整
部、２４１，２４２調整用電圧、２４３…スイッチ、３
０１…ＳｉＯ₂熱酸化膜、３０２…Ｓｉ₃Ｎ₄膜、３０３
…ＳｉＯ₂膜、３０４…孔、３０５…多結晶シリコン
膜、３０６…ＳｉＯ₂膜、３１１…ＳｉＯ₂熱酸化膜、３
１２…Ｓｉ₃Ｎ₄膜、３１３…多結晶シリコン膜、３１４
…ＳｉＯ₂膜、３１５…サイド電極用配線、３１６…Ｓ
ｉＯ₂膜、３１７…孔、３１８…多結晶シリコン膜、３
１９…ＳｉＯ₂膜、４０１…可動マス（可動電極）、４
０２ａ〜４０２ｄ…梁、４０３ａ〜４０３ｄ…アンカー
部、４０４，４０５…固定電極、４０６…貫通溝、４０
７…基板、４１１…ＳｉＯ₂膜、４１２…Ｓｉ₃Ｎ₄膜、
５０１…ＳｉＯ₂熱酸化膜、５０２…Ｓｉ₃Ｎ₄膜、５０
３…酸化膜、５０５…ＳｉＯ₂膜、５０６…アンカー部
となる部分、５０７…多結晶シリコン膜、５０８…Ｓｉ
Ｏ₂膜、６０１…可動マス（可動電極）、６０２ａ〜６
０２ｄ…梁、６０３ａ〜６０３ｄ…アンカー部、６０
４，６０５，６０９，６１０…固定電極、６０６…貫通
溝、６０７…基板、６０８…枠、６１１…ＳｉＯ₂膜、
６１２…Ｓｉ₃Ｎ₄膜、７０１…ＳｉＯ₂熱酸化膜、７０
２…Ｓｉ₃Ｎ₄膜、７０３…酸化膜、７０４…多結晶シリ
コン膜、７０５…ＳｉＯ₂膜、７０６…アンカー部、７
０７…多結晶シリコン膜、７０８…ＳｉＯ₂膜、ＳＷ１
〜ＳＷ５…アナログスイッチ、ＣＳ１，ＣＳ２…静電容
量、ＯＰ１，ＯＰ２…オペアンプ、ＣＴ，ＣＦ…コンデ
ンサ、ＶＤＤ…電源、Ｒ４〜Ｒ７，ＶＲ…抵抗、Ｃ４…
コンデンサ、ＺＲ…ツェナーロム、ＳＷａ１〜Ｓｗａ
３，ＳＷｂ１〜ＳＷｂ３…スイッチ、ＩＮ…入力端子、
Ｖｃｃ…電源、ＭＮ１…トランジスタ、ＺＲ１…ツェナ
ーダイオード、ＩＮＶ…インバータ、ＰＲ１…多結晶シ
リコン抵抗

───────────────────────────────────────────────────── フロントページの続き (72)発明者鈴木清光茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (72)発明者松本昌大茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (72)発明者斉藤明彦茨城県日立市大みか町七丁目１番１号株式会社日立製作所日立研究所内 (72)発明者市川範男茨城県ひたちなか市高場2477番地株式会社日立カーエンジニアリング内 (72)発明者堀江潤一茨城県ひたちなか市大字高場2520番地株式会社日立製作所自動車機器事業部内 (72)発明者仲沢照美茨城県ひたちなか市大字高場2520番地株式会社日立製作所自動車機器事業部内

Claims

【特許請求の範囲】

【請求項１】基板表面に固定された両持ち梁と、前記
両持ち梁によって前記基板に対して空隙を持って支持さ
れ前記基板表面と平行な方向に変位可能な可動電極と、
前記可動電極に対向して前記基板に設けられた固定電極
と、前記可動電極の側方に位置し前記基板表面から突出
して設けられたサイド電極とを備え、前記可動電極と前
記固定電極との対向面積の変化を静電容量の変化として
検出することを特徴とする静電容量式加速度センサ。
【請求項２】請求項１記載の静電容量式加速度センサ
において、前記両持ち梁の半分の長さＬ２と、前記可動
電極が前記両持ち梁に固定されている長さＬ１の比Ｌ２
／Ｌ１が０．８〜２．２であることを特徴とする静電容
量式加速度センサ。
【請求項３】請求項１又は２記載の静電容量式加速度
センサにおいて、前記可動電極の厚みｈと前記空隙ｄの
比ｈ／ｄが１．２〜３．４であることを特徴とする静電
容量式加速度センサ。
【請求項４】請求項１〜３のいずれか１項記載の静電
容量式加速度センサにおいて、前記固定電極は第１の電極と第２の電極とからなり、前記可動電極と前記第１の電極との対向面積と、前記可
動電極と前記第２の電極との対向面積とは、前記可動電
極の変位によって一方が増加するとき他方が減少する関
係を有し、前記可動電極と前記第１電極間の静電容量と、前記可動
電極と前記第２の電極間の静電容量の差を検出すること
を特徴とする静電容量式加速度センサ。
【請求項５】基板表面を彫り込んで形成された凹部底
面に固定された両持ち梁と、前記両持ち梁によって前記
基板に対して空隙を持って支持され前記基板表面と平行
な方向に変位可能な可動電極と、前記可動電極の側方に
空隙をもって前記基板に設けられた固定電極とを備え、
前記可動電極と固定電極の空隙距離の変化を静電容量の
変化として検出することを特徴とする静電容量式加速度
センサ。
【請求項６】請求項５記載の静電容量式加速度センサ
において、前記両持ち梁の半分の長さＬ２と、前記可動
電極が前記両持ち梁に固定される長さＬ１の比Ｌ２／Ｌ
１が０．８〜２．２であることを特徴とする静電容量式
加速度センサ。
【請求項７】基板表面に固定された両持ち梁と、前記
両持ち梁によって前記基板に対して空隙を持って支持さ
れ前記基板表面と平行な方向に変位可能な可動電極と、
前記可動電極の側方に空隙をもって前記基板表面から突
出して設けられた固定電極とを備え、前記可動電極と固
定電極の空隙距離の変化を静電容量の変化として検出す
ることを特徴とする静電容量式加速度センサ。
【請求項８】請求項７記載の静電容量式加速度センサ
において、前記両持ち梁の半分の長さＬ２と、前記可動
電極が前記両持ち梁に固定される長さＬ１の比が０．８
〜２．２であることを特徴とする静電容量式加速度セン
サ。
【請求項９】基板表面に固定された両持ち梁と、前記
両持ち梁によって前記基板に対して空隙を持って支持さ
れ前記基板表面と平行な方向に変位可能な可動電極と、
前記可動電極に対向して前記基板に設けられた固定電極
と、前記可動電極の側方に位置し前記基板表面から突出
して設けられたサイド電極とを備え、前記可動電極と前
記固定電極との対向面積の変化を静電容量の変化として
検出する静電容量式加速度センサの製造方法であって、
（ａ）単結晶シリコン基板にマスク用の第１の膜を形成
する工程と、（ｂ）前記第１の膜にパターンを形成し、
前記パターンが形成された膜をマスクとして前記基板に
不純物をドープし、前記基板に前記固定電極を形成する
工程と、（ｃ）前記第１の膜を除去し、そののちマスク
用の第２の膜を形成する工程と、（ｄ）前記第２の膜に
前記両持ち梁のアンカー部となる孔及び前記サイド電極
が結合される孔を形成する工程と、（ｅ）その上に多結
晶シリコン膜を形成し、前記多結晶シリコン膜を導電化
処理したのち、その上にマスク用の第３の膜を形成する
工程と、（ｆ）前記第３の膜に前記多結晶シリコン膜を
加工するためのパターンを形成する工程と、（ｇ）前記
パターンが形成された膜をマスクとして前記多結晶シリ
コン膜をエッチング加工し、前記両持ち梁、前記両持ち
梁に結合された前記可動電極及び前記サイド電極を形成
する工程と、（ｈ）前記多結晶シリコン膜の下方に位置
する前記第２の膜を除去する工程と、を含むことを特徴
とする静電容量式加速度センサの製造方法。
【請求項１０】基板表面に固定された両持ち梁と、前
記両持ち梁によって前記基板に対して空隙を持って支持
され前記基板表面と平行な方向に変位可能な可動電極
と、前記可動電極に対向して前記基板に設けられた固定
電極と、前記可動電極の側方に位置し前記基板表面から
突出して設けられたサイド電極とを備え、前記可動電極
と前記固定電極との対向面積の変化を静電容量の変化と
して検出する静電容量式加速度センサの製造方法であっ
て、（ａ）基板上に多結晶シリコン膜を形成し、前記多
結晶シリコン膜を導電化処理したのち、その上にマスク
用の第１の膜を形成する工程と、（ｂ）前記第１の膜に
パターンを形成し、前記パターンが形成された膜をマス
クとして前記多結晶シリコン膜をエッチング加工し、前
記固定電極を形成する工程と、（ｃ）前記第１の膜を除
去し、そののちマスク用の第２の膜を形成する工程と、
（ｄ）前記第２の膜に前記両持ち梁のアンカー部となる
孔及び前記サイド電極が結合される孔を形成する工程
と、（ｅ）その上に多結晶シリコン膜を形成し、前記多
結晶シリコン膜を導電化処理したのち、その上にマスク
用の第３の膜を形成する工程と、（ｆ）前記第３の膜に
前記多結晶シリコン膜を加工するためのパターンを形成
する工程と、（ｇ）前記パターンが形成された膜をマス
クとして前記多結晶シリコン膜をエッチング加工し、前
記両持ち梁、前記両持ち梁に結合された前記可動電極及
び前記サイド電極を形成する工程と、（ｈ）前記多結晶
シリコン膜の下方に位置する前記第２の膜を除去する工
程と、を含むことを特徴とする静電容量式加速度センサ
の製造方法。
【請求項１１】基板表面を彫り込んで形成された凹部
底面に固定された両持ち梁と、前記両持ち梁によって前
記基板に対して空隙を持って支持され前記基板表面と平
行な方向に変位可能な可動電極と、前記可動電極の側方
に空隙をもって前記基板に設けられた固定電極とを備
え、前記可動電極と固定電極の空隙距離の変化を静電容
量の変化として検出する静電容量式加速度センサの製造
方法であって、（ａ）単結晶シリコン基板にマスク用の
第１の膜を形成する工程と、（ｂ）前記第１の膜にパタ
ーンを形成し、前記パターンが形成された膜をマスクと
して前記基板に不純物をドープし、前記基板に前記固定
電極を形成する工程と、（ｃ）前記第１の膜を除去し、
そののちマスク用の第２の膜を形成する工程と、（ｄ）
前記第２の膜にパターンを形成し、それをマスクとして
前記基板及び前記固定電極をエッチング加工し、前記基
板に形成された溝の側面に前記固定電極を露出させる工
程と、（ｅ）前記基板上に電気絶縁膜及びマスク用の第
３の膜を積層する工程と、（ｆ）前記第３の膜に前記両
持ち梁のアンカー部となる孔を形成する工程と、（ｇ）
その上に多結晶シリコン膜を形成し、前記多結晶シリコ
ン膜を導電化処理したのち、その上にマスク用の第４の
膜を形成する工程と、（ｈ）前記第４の膜に前記多結晶
シリコン膜を加工するためのパターンを形成する工程
と、（ｉ）前記パターンが形成された膜をマスクとして
前記多結晶シリコン膜をエッチング加工する工程と、
（ｊ）前記多結晶シリコン膜と前記電気絶縁膜の間に位
置する前記第３の膜を除去する工程と、を含むことを特
徴とする静電容量式加速度センサの製造方法。
【請求項１２】基板表面に固定された両持ち梁と、前
記両持ち梁によって前記基板に対して空隙を持って支持
され前記基板表面と平行な方向に変位可能な可動電極
と、前記可動電極の側方に空隙をもって前記基板表面か
ら突出して設けられた固定電極とを備え、前記可動電極
と固定電極の空隙距離の変化を静電容量の変化として検
出する静電容量式加速度センサの製造方法であって、
（ａ）基板に前記固定電極用の配線を形成する工程と、
（ｂ）基板上に酸化膜を堆積する工程と、（ｃ）前記酸
化膜の垂直壁が前記配線上に位置するようにして前記酸
化膜をエッチング加工する工程と、（ｄ）前記酸化膜の
垂直壁に前記配線に接続されるようにして前記固定電極
を形成する工程と、（ｅ）前記基板上に電気絶縁膜及び
マスク用の第１の膜を積層する工程と、（ｆ）前記前記
電気絶縁膜上の第１の膜に前記両持ち梁のアンカー部と
なる孔を形成する工程と、（ｇ）その上に多結晶シリコ
ン膜を形成し、前記多結晶シリコン膜を導電化処理した
のち、その上にマスク用の第２の膜を形成する工程と、
（ｈ）前記第２の膜に前記多結晶シリコン膜を加工する
ためのパターンを形成する工程と、（ｉ）前記パターン
が形成された膜をマスクとして前記多結晶シリコン膜を
エッチング加工する工程と、（ｊ）前記多結晶シリコン
膜と前記電気電気絶縁膜の間に位置する前記第１の膜を
除去する工程と、を含むことを特徴とする静電容量式加速度センサの製造
方法。