JPH10207780A - 度数計数装置 - Google Patents

Abstract

(57)【要約】 【構成】 本発明の度数計数装置は、第１の状態と第２
の状態とを有するフラグと、第１の記憶領域と第２の記
憶領域とを有し、前記フラグが第１の状態の時、前記第
１の記憶領域は前記度数の下位の桁の値を記憶し、かつ
前記第２の記憶領域は前記度数の上位の桁の値を記憶
し、前記フラグが第２の状態の時、前記第１の記憶領域
は前記度数の上位の桁の値を記憶し、かつ前記第２の記
憶領域は前記度数の下位の桁の値を記憶する記憶回路
と、前記記憶回路が記憶する前記度数が所定の値を越え
た場合又は前記第１又は第２の記憶領域の書き換え回数
が所定の値を越えた場合、前記フラグの状態を反転させ
る制御回路とを有することを特徴とする。 【効果】 第１の記憶領域と第２の記憶領域の書き換え
回数の隔たりを少なくすることにより、度数計数装置全
体の寿命を延ばすことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】度数を加算する命令が与えら
れる毎に、与えられた度数を逐次加算し、加算すること
によって得られた度数を記憶する度数計数装置に関する
ものであって、特に、度数を記憶するＥＥＰＲＯＭ等の
記憶領域を効率よく使用することによって、長期間使用
できる度数計数装置に関するものである。

【０００２】

【従来の技術】従来、この種の度数計数装置は、ＥＥＰ
ＲＯＭ等の記憶回路を有するＩＣカード等の携帯用モジ
ュールとして構成されている。度数計数装置は、カード
リーダから度数を加算する命令（度数加算命令）が与え
られると、度数加算命令によって与えられた度数をＥＥ
ＰＲＯＭがその時、記憶している度数（これまでに、度
数計数装置に入力された度数加算命令によって与えられ
た度数を合計したもの）に加算して、加算することによ
って得られた度数を記憶するものである。

【０００３】具体的に、ＥＥＰＲＯＭはそれぞれが複数
ビットからなる複数のレベルに分割されている。このＥ
ＥＰＲＯＭに於て、例えば、１度数を加算する命令（１
度数加算命令と称する）が与えられる毎に、最下位レベ
ルのビットが、１ビットづつ”１”に設定される。そし
て最下位レベルの全ビットが”１”になると、つぎに１
度数加算命令が与えられることに応答して、１つ上位の
レベルのの１つのビットが”１”になり、かつ最下位レ
ベルの全ビットが”０”に設定される。

【０００４】このように、従来の度数カウント装置は、
最下位レベルの全ビットが”０”の状態から”１”の状
態になることによって、下位レベルから上位レベルへの
桁上げ（桁上げ処理）を行なう。

【０００５】

【発明が解決しようとする課題】前記、度数計数装置で
は、上位レベルは常に上位の桁の値を記憶し、下位レベ
ルは常に下位の桁を記憶する。よって下位の桁の値を記
憶する下位レベルのビットの書き換え（書き込みと消去
とからなる）回数が、上位の桁の値を記憶する上位レベ
ルのビットの書き換え回数より必然的に多くなる。

【０００６】よって上位レベルのビットの寿命がくる以
前に、下位レベルの寿命が来てしまう。従って、度数計
数装置全体としての寿命は、上位レベルに係わらず下位
レベルのビットの寿命に依存し、短いという問題があっ
た。

【０００７】

【課題を解決するための手段】本発明の度数計数装置
は、第１の状態と第２の状態とを有するフラグと、複数
ビットからなる第１の記憶領域と複数ビットからなる第
２の記憶領域とを有し、前記第１記憶領域と前記第２の
記憶領域とで度数を記憶し、前記フラグが第１の状態の
時、前記第１の記憶領域は前記度数の下位の桁の値を記
憶し、かつ前記第２の記憶領域は前記度数の上位の桁の
値を記憶し、前記フラグが第２の状態の時、前記第１の
記憶領域は前記度数の上位の桁の値を記憶し、かつ前記
第２の記憶領域は前記度数の下位の桁の値を記憶する記
憶回路と、前記記憶回路が記憶する前記度数が所定の値
を越えた場合又は前記第１又は第２の記憶領域の書き換
え回数が所定の値を越えた場合、前記フラグの状態を反
転させる制御回路とを有することを特徴とする。

【０００８】

【発明の実施の形態】図１は本発明の度数計数装置の第
１の実施の形態を示すＩＣカードの概略構成図である。
図１に示す携帯用モジュールであるＩＣカード１０は、
ＥＥＰＲＯＭ１と制御回路２とを有する。ＩＣカード１
０は、カードリーダ２０に挿入されると起動し、度数加
算命令によって与えられた度数を、それまで記憶してい
た度数（それまでに、ＩＣカード１０に入力された度数
加算命令によって与えられた度数を合計したもの）に加
算して、加算することによって得られた度数をＥＥＰＲ
ＯＭに記憶し、外されると動作停止して、その度数を記
憶保持するものである。

【０００９】ＩＣカード１０とカードリーダ２０は、Ｉ
Ｃカードに電源を供給する電源線ＶＣＣと、グランド線
ＧＮＤと、ＩＣカードに動作クロックを供給するクロッ
ク線ＣＬＫと、ＩＣカードの制御回路２をリセットする
ためのリセット線ＲＳＴと、カードリーダ２０からの度
数加算命令を制御回路２に送信すると共に、ＥＥＰＲＯ
Ｍ１から読みだされた度数データをカードリーダ２０に
転送するシリアルデータ線ＳＩＯにより接続される。

【００１０】ＥＥＰＲＯＭ１はＹアドレスデコーダ３と
Ｘアドレスデコーダ４と制御／データインターフェイス
（Ｉ／Ｏ）５とユニットセル領域６とを有する。ＥＥＰ
ＲＯＭ１は、ビット指定による消去／書き込が可能であ
る。

【００１１】ユニットセル領域６は、度数を記憶する、
１０ビット（１０個のセル）のレベル１，１０ビットの
レベル２及び５ビットのレベル３と、１ビットのフラグ
７とを有する。

【００１２】ユニットセルは消去により、浮遊ゲートに
電荷が注入され、書き込みにより浮遊ゲートから電荷が
引き抜かれる。以下の説明では、ビットの初期値と書き
込み状態とが対応づけられ”０”と表記される。またビ
ットの反転値と消去状態とが対応づけられ”１”と表記
される。尚、初期値と消去状態とが対応づけられ、反転
値と書き込み状態が対応づけられてもよい。

【００１３】Ｙアドレスデコーダ３及びＸアドレスデコ
ーダ４は、制御回路２からのアドレスデータに従って、
消去、書き込み、或いは読みだしを行なうビットを指定
する。Ｉ／Ｏ５は、制御回路２からの書き込み命令
（Ｗ）、消去命令（Ｅ）、読みだし命令（Ｒ）に応じ
て、Ｙアドレスデコーダ３及びＸアドレスデコーダ４に
より指定されたビットに対して書き込み、消去、或いは
データの読みだしを行ない、読みだした度数データ及び
フラグ７に関するデータを制御回路２に送る。

【００１４】制御回路２は、フラグ７の値を調べ、フラ
グ７が”０”の時、レベル１が度数の下位の桁の値を記
憶するように制御し、かつレベル２が度数の上位の桁の
値を記憶するように制御し、フラグ７が”１”の時、レ
ベル１が度数の上位の桁の値を記憶するように制御し、
かつレベル２が度数の下位の桁の値を記憶するように制
御する。制御回路２は、４００度数を加算する毎に、フ
ラグ７の値を反転させる。また制御回路２は、カードリ
ーダ２０から度数加算命令が入力されると、ＥＥＰＲＯ
Ｍ１にアドレスデータ及び消去／書き込み命令を送り、
ＥＥＰＲＯＭに度数記憶処理を実行させる。これによ
り、ＥＥＰＲＯＭ１に記憶される度数が書き換わる。
尚、制御回路２はハード手段で実現しても良いし、マイ
クロプロセッサによるソフト処理によって実現してもよ
い。

【００１５】図２、図３は図１のＩＣカードに於ける度
数計数記憶処理を説明するための図である。最初に１〜
４００度数を記憶するまでの期間の度数計数装置の動作
を説明する。この期間では、フラグ７の値が”０”であ
るので、制御回路２によってレベル１が度数の下位の桁
の値を記憶するように制御され、かつレベル２が度数の
上位の桁の値を記憶するように制御される。

【００１６】まず、１度数加算命令が与えられる毎に、
レベル１のビットが、（ａ）に示すようにビットｂ０か
ら１ビットづつ”１”に設定される。これにより１〜１
０度数が記憶される。レベル１の全ビットが”１”にな
った（（ｂ）、１０度数）後、１度数加算命令が与えら
れると、レベル１のビットｂ０が”０”に設定される。
（（ｃ）、１１度数）その後、１度数加算命令が与えら
れる毎にレベル１の”１”であるビットが、１ビットづ
つ”０”に設定される。

【００１７】次に、レベル１のビットｂ９を除く全ビッ
トが”０”となった（（ｄ）、１９度数）後、１度数加
算命令が与えられると、レベル２のビットｂ０が”１”
に設定され（ｅ）、レベル１のビットｂ９が”０”に設
定される（（ｆ）、２０度数）。これによって、レベル
１からレベル２への桁上げがなされる。

【００１８】レベル１のビットｂ０〜ｂ９は、１度数加
算命令が２０回与えられることによって、１回書き換え
られる。（この場合、書き換えとは消去及び書き込みと
からなるもの） 次に、２１〜２１９度数を記憶するまでの間、レベル１
では前記同様、全ビットが”０”であるビットが、１度
数加算命令が与えられる毎に、１ビットずつ”１”に設
定され、全ビットが”１”になった後、全ビットが”
１”であるビットが、１度数加算命令が与えられる毎
に、１ビットずつ”０”に設定される処理が繰り返され
る。つまりレベル１では、１度数加算命令が２０回与え
られる毎に全ビットが”０”に設定される処理が繰り返
される。レベル２では１度数加算命令が２０回与えられ
る毎に、レベル２の”０”であるビットが１ビットず
つ”１”に設定される。

【００１９】次に、レベル２の全ビットが”１”かつレ
ベル１のビットｂ９を除く全ビットが”０”となった後
（（ｇ）、２１９度数）、次に１度数加算命令が与えら
れることによって、レベル２のビットｂ０が”０”に設
定され、かつレベル１のビットｂ９が”０”に設定され
る。（（ｈ）、２２０度数） 次に２２１〜３９９の度数を記憶するまでの間、レベル
１では前記同様に、全ビットが”０”であるビットが、
１度数加算命令が与えられる毎に、１ビットずつ”１”
に設定され、全ビットが”１”になった後、全ビット
が”１”であるビットが、１度数加算命令が与えられる
毎に、１ビットずつ”０”に設定される処理が繰り返さ
れる。レベル２では１度数加算命令が２０回与えられる
毎に、レベル２の”１”であるビットが１ビットずつ”
０”に設定される。

【００２０】次に、レベル１及びレベル２のビットｂ９
を除く全ビットが”０”となった後（３９９度数）、次
に１度数加算命令が与えられることによって、レベル３
のビットｂ０が”１”に設定され、レベル１及びレベル
２の全ビットが”０”に設定される。（（ｉ）、４００
度数）ここでフラグ７の値が”１”に設定される。

【００２１】次に、度数４０１〜８００を記憶するまで
の期間の度数計数装置の動作を説明する。 この期間で
は、フラグ７の値が”１”であるので、制御回路２によ
ってレベル１が度数の上位の桁の値を記憶するように制
御され、かつレベル２が度数の下位の桁の値を記憶する
ように制御される。

【００２２】まず、４０１〜４１０度数を記憶するまで
の間、１度数加算命令が与えられる毎に、レベル２のビ
ットが、（ｊ）に示すようにビットｂ０から１ビットづ
つ”１”に設定される。レベル２の全ビットが”１”に
なった（（ｋ）、４１０度数）後、１度数加算命令が与
えられると、レベル２のビットｂ０が”０”に設定され
る。（（ｌ）、４１１度数）その後、１度数加算命令が
与えられる毎にレベル２の”１”であるビットが、１ビ
ットづつ”０”に設定される。

【００２３】次に、レベル２のビットｂ９を除く全ビッ
トが”０”となった（（ｍ）、４１９度数）後、１度数
加算命令が与えられると、レベル１のビットｂ０が”
１”に設定され（ｎ）、レベル２のビットｂ９が”０”
に設定される（（ｏ）、度数４２０）。これによって、
レベル２からレベル１への桁上げがなされる。

【００２４】このときレベル２のビットｂ０〜ｂ９は、
１度数加算命令が２０回与えられることによって、１回
書き換えられる。（この場合、書き換えとは消去及び書
き込みとからなるもの） 次に、４２１〜６１９度数を記憶するまでの間、レベル
２では前記同様、全ビットが”０”であるビットが、１
度数加算命令が与えられる毎に、１ビットずつ”１”に
設定され、全ビットが”１”になった後、全ビットが”
１”であるビットが、１度数加算命令が与えられる毎
に、１ビットずつ”０”に設定される処理が繰り返され
る。つまりレベル２では、１度数加算命令が２０回与え
られる毎に全ビットが”０”に設定される処理が繰り返
される。レベル１では１度数加算命令が２０回与えられ
る毎に、レベル１の”０”であるビットが１ビットず
つ”１”に設定される。

【００２５】次に、レベル１の全ビットが”１”かつレ
ベル２のビットｂ９を除く全ビットが”０”となった後
（（ｐ）、６１９度数）、次に１度数加算命令が与えら
れることによって、レベル１のビットｂ０が”０”に設
定され、かつレベル２のビットｂ９が”０”に設定され
る。（（ｑ）、６２０度数） 次に６２１〜７９９度数を記憶するまでの間、レベル２
では前記同様に、全ビットが”０”であるビットが、１
度数加算命令が与えられる毎に、１ビットずつ”１”に
設定され、全ビットが”１”になった後、全ビットが”
１”であるビットが、１度数加算命令が与えられる毎
に、１ビットずつ”０”に設定される処理が繰り返され
る。レベル１では１度数加算命令が２０回与えられる毎
に、”１”であるビットが１ビットずつ”０”に設定さ
れる。

【００２６】レベル１及びレベル２のビットｂ９を除く
全ビットが”０”となった後（７９９度数）、次に１度
数加算命令が与えられることによって、レベル３のビッ
トｂ１が”１”に設定され、レベル１及びレベル２のビ
ットｂ９が”０”に設定される。（８００度数）これに
よってレベル１からレベル３への桁上がりがなされる。
レベル１は、１度数加算命令が４００回与えられると、
全ビットが”０”に設定される。ここでフラグ７の値
が”０”に設定される。

【００２７】これより以後は、４００度数を加算する毎
に、フラグ７の値が反転され、レベル１及びレベル２が
交互に度数の下位の桁の値を記憶するように制御され
る。

【００２８】第１の実施の形態によれば、４００度数を
加算する毎に、フラグ７の状態が反転することによっ
て、レベル１及びレベル２を交互に度数の下位の値を記
憶するように設定するので、レベル１とレベル２の書き
換え回数の隔たりがなくなる。よって度数計数装置全体
としての寿命が延びる。

【００２９】尚、レベル１〜３の消去順序及び書き込み
順序は下位ビットから上位ビットに限定されるものでは
ない。また、レベル１、２の構成ビット数は１０ビット
に限定されるものではない。レベル３の構成ビット数は
５ビットに限定されるものではない。

【００３０】また、携帯用モジュールは、カード形態に
限定されるものではない。

【００３１】図４は本発明の度数計数装置の第２の実施
の形態を示すＩＣカードの概略構成図である。図４に示
すＩＣカード３０は、ＥＥＰＲＯＭ３１と制御回路３２
とを有する。

【００３２】ＩＣカード３０は、カードリーダ２０に挿
入されると起動し、度数加算命令によって与えられた度
数を、それまで記憶していた度数（それまでに、ＩＣカ
ード２０に入力された度数加算命令によって与えられた
度数を合計したもの）に加算して、加算することによっ
て得られた度数をＥＥＰＲＯＭに記憶し、外されると動
作停止して、その度数を記憶保持するものである。

【００３３】ＥＥＰＲＯＭ３１は、図１のＥＥＰＲＯＭ
１のユニットセル領域６を、１０ビットのレベル１，レ
ベル２と５ビットのレベル３と１ビットのフラグ７とを
有するユニットセル領域３３に置き換えたものである。

【００３４】制御回路３２は、度数加算命令に応じて、
ＥＥＰＲＯＭ３１に度数記憶処理を実行させる。制御回
路３２は、フラグ７の値を調べ、フラグ７が”０”の
時、レベル１が度数の下位の桁の値を記憶するように制
御し、フラグ７が”１”の時、レベル２が度数の下位の
桁の値を記憶するように制御する。制御回路３２は、２
０度数を加算する毎に、フラグ７の値を反転させる。ま
た制御回路３２は、カードリーダ２０から度数加算命令
が入力されると、ＥＥＰＲＯＭ３１にアドレスデータ及
び消去／書き込み命令を送り、ＥＥＰＲＯＭに度数記憶
処理を実行させる。これにより、ＥＥＰＲＯＭ１に記憶
される度数が書き換わる。尚、制御回路３２はハード手
段で実現してもよいし、マイクロプロセッサによるソフ
ト処理によって実現してもよい。

【００３５】図５は本発明の第２の実施の形態に於ける
度数計数記憶処理を説明する為の図である。最初に１〜
２０度数を記憶するまでの期間の度数計数装置の動作を
説明する。この期間では、フラグ７の値が”０”である
ので、制御回路２によってレベル１が度数の下位の桁の
値を記憶するように制御される。

【００３６】１度数加算命令が与えられるごとに、レベ
ル１のビットが、（ａ）に示すようにビットｂ０から１
ビットづつ”１”に設定される。これにより１〜１０度
数が記憶される。レベル１の全ビットが”１”になった
後（（ｂ）、１０度数）、１度数加算命令が与えられる
ことによって、レベル１のビットｂ０が”０”に設定さ
れる。（（ｃ）、１１度数）次に、１度数加算命令が与
えられる毎にレベル１の”１”であるビットが、１ビッ
トづつ”０”に設定される。

【００３７】次に、レベル１のビットｂ９を除く全ビッ
トが”０”となった後（（ｄ）、１９度数）、１度数加
算命令が与えられることによって、レベル３の記憶値
が、それまでそこに記憶されていた２進数値（”0000
0”）に＋１した２進数値（”00001”）に書き換わる。
すなわちレベル３のビットｂ０が”１”に設定され、レ
ベル１のビットｂ９が”０”に設定される（（ｅ）、20
度数）。ここでフラグ７の値が”１”に設定される。

【００３８】次に度数２１〜４０を記憶するまでの期間
の度数計数装置の動作を説明する。この期間では、フラ
グ７の値が”１”であるので、制御回路２によってレベ
ル２が度数の下位の桁の値を記憶するように制御され
る。

【００３９】２１〜３０度数を記憶するまでの間、１度
数加算命令が与えられるごとに、レベル２のビットが、
（ｆ）に示すようにビットｂ０から１ビットづつ”１”
に設定される。レベル２の全ビットが”１”になった後
（（ｇ）、３０度数）、１度数加算命令が与えられるこ
とによって、レベル２のビットｂ０が”０”に設定され
る。（（ｈ）、３１度数）次に、１度数加算命令が与え
られる毎にレベル２の”１”であるビットが、１ビット
づつ”０”に設定される。

【００４０】次に、レベル２のビットｂ９を除く全ビッ
トが”０”となった後（（ｉ）、３９度数）、１度数加
算命令が与えられることによって、レベル３の記憶値
が、それまでそこに記憶されていた２進数値（”0000
1”）に＋１した２進数値（”00010”）に書き換わる。
すなわちレベル３のビットｂ０が”０”、ビットｂ１
が”１”に設定され、レベル２のビットｂ９が”０”に
設定される（（ｊ）、40度数）。ここでフラグ７の値
が”０”に設定される。

【００４１】これより以後は、２０度数を加算する毎
に、フラグ７の値が反転され、レベル１及びレベル２が
交互に度数の下位の桁の値を記憶するように制御され
る。

【００４２】第２の実施の形態によれば、２０度数毎
に、フラグ７の状態が反転することによって、レベル１
及びレベル２を交互に度数の下位の値を記憶するように
設定するので、レベル１とレベル２の書き換え回数の隔
たりがなくなる。よって度数計数装置全体としての寿命
が延びる。

【００４３】尚、レベル１の消去順序及び書き込み順序
は下位ビットから上位ビットに限定されるものではな
い。またレベル１、２の構成ビット数は１０ビットに限
定されるものではない。

【００４４】また形態用モジュールはカードに限定され
るものではない。さらに制御回路３２は固定モジュール
に設けた構成としてもよい。

【００４５】また第１の実施例及び第２の実施例に於
て、レベル１及びレベル２に２進数で表された値を記憶
させてもよい。

【００４６】

【発明の効果】第１の記憶領域と第２の記憶領域の書き
換え回数の隔たりを少なくすることにより、度数計数装
置全体の寿命を延ばすことができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態の概略構成図。

【図２】本発明の第１の実施の形態の度数計数記憶処理
を説明する為の図。

【図３】本発明の第１の実施の形態の度数計数記憶処理
を説明する為の図。

【図４】本発明の第２の実施の形態の概略構成図。

【図５】本発明の第２の実施の形態の度数計数記憶処理
を説明する為の図。

【符号の説明】

１…ＥＥＰＲＯＭ ２，３２…制御回路 ３…Ｙアドレスデコーダ ４…Ｘアドレスデコーダ ５…Ｉ／Ｏ ６…ユニットセル領域 ７…フラグ １０，３０…ＩＣカード ２０…カードリーダ

Claims (5)

【特許請求の範囲】
1. 【請求項１】 度数を加算する命令が与えられる毎に、
   その度数を逐次加算し、加算することによって得られた
   度数を記憶する度数計数装置に於て、 第１の状態と第２の状態とを有するフラグと、 度数を記憶するものであって、複数ビットからなる第１
   の記憶領域と複数ビットからなる第２の記憶領域とを有
   し、前記フラグが第１の状態の時、前記第１の記憶領域
   は前記度数の下位の桁の値を記憶し、かつ前記第２の記
   憶領域は前記度数の上位の桁の値を記憶し、前記フラグ
   が第２の状態の時、前記第１の記憶領域は前記度数の上
   位の桁の値を記憶し、かつ前記第２の記憶領域は前記度
   数の下位の桁の値を記憶する記憶回路と、 前記記憶回路が記憶する前記度数が所定の値を越えた場
   合又は前記第１又は第２の記憶領域の書き換え回数が所
   定の値を越えた場合、前記フラグの状態を反転させる制
   御回路とを有することを特徴とする度数計数装置。
2. 【請求項２】前記記憶回路は、前記度数の最上位の桁の
   値を２進数で表された値で記憶する第３の記憶領域を有
   することを特徴とする請求項１又は２記載の度数計数装
   置。
3. 【請求項３】度数を加算する命令が与えられる毎に、そ
   の度数を逐次加算し、加算することによって得られた度
   数を記憶する度数計数装置に於て、 第１の状態と第２の状態とを有するフラグと、 度数を記憶するものであって、第１の記憶領域、第２の
   記憶領域及び第３の記憶領域を有し、前記第３の記憶領
   域は前記度数の上位の桁の値を記憶し、前記フラグの状
   態に応じて、前記第１又は第２の記憶領域が前記度数の
   下位の桁の値を記憶する記憶回路と、 前記記憶回路が記憶する前記度数が所定の値を越えた場
   合又は前記第１又は第２の記憶領域の書き換え回数が所
   定の値を越えた場合、前記フラグの状態を反転させる制
   御回路とを有することを特徴とする度数計数装置。
4. 【請求項４】前記上位の桁を記憶する記憶領域は２進数
   で表された値であることを特徴とする請求項１又は２記
   載の度数計数装置。
5. 【請求項５】全ビットが初期値である前記第１の記憶領
   域又は第２の記憶領域のビットが、１度数を加算する命
   令が与えられる毎に、１ビットづつ反転値に換えられ、
   全ビットが反転値となった前記第１の記憶領域又は第２
   の記憶領域のビットが、１度数を加算する命令が与えら
   れる毎に、１ビットづつ初期値に戻されることを特徴と
   する請求項１又は３記載の度数計数装置。