JPH10208002A

JPH10208002A - 情報読出制御方法及び情報読出装置

Info

Publication number: JPH10208002A
Application number: JP9021091A
Authority: JP
Inventors: Hiroyuki Ishihara; 博幸石原
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1997-01-20
Filing date: 1997-01-20
Publication date: 1998-08-07

Abstract

(57)【要約】【課題】書込み可能な記録媒体の使用者に対し記録情
報の再生回数を制限することのできる情報読出し装置及
び情報読出し制御方法を提供するものである。【解決手段】書込み可能な記録媒体内の記録情報の情
報読出し制御方法において、情報読出し装置のＣＰＵ
が、情報読出し時に、記録媒体内に読出したことを検出
するためのフラグを書込み、フラグが所定回数書込まれ
たことを検出した場合に、読出し禁止指令を出力するか
又は所定回数以前と同じ記録情報が再生されないように
することを特徴とする。情報記録媒体を識別するための
ＩＤ情報が記録情報と共に記録されている書込み可能な
記録媒体内の記録情報の情報読出し装置において、ＩＤ
情報を記憶する記憶手段と、記録情報読出し時の情報記
録媒体のＩＤ情報と記憶手段に予め記憶されているＩＤ
情報との一致を検出する一致検出手段と、一致検出が所
定回数なされたとき記録情報の再生を禁止する制御手段
とを備えたことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、コンピュータ等で
利用されている半導体メモリカード等の固体メモリか
ら、記録されているプログラム情報（例えば、音楽情
報）を読出す情報読出制御方法及び情報読出装置に関す
る。

【０００２】

【従来の技術】半導体（ＩＣ）メモリカードは、半導体
メモリの小型大容量化に伴い、ＭＰＥＧオーディオのよ
うな優れたデジタル信号の符号化／圧縮処理技術を利用
し、光学式情報記録媒体に代わる次世代の情報記録媒体
として注目を浴びている。しかしながら、このような情
報記録媒体を利用した音楽情報等の記録情報の編集や特
殊再生方法等は、未だ提案されてはいない。

【０００３】また、従来、情報記録媒体として、いわゆ
るコンパクトディスク（ＣＤ−ＤＡ）が知られている。
使用者は、一旦コンパクトディスクを入手した場合、デ
ィスクの損傷等ない限り、記録された音楽情報等の記録
情報を各種のＣＤプレーヤ等で繰り返し再生することが
できる。更に、記録情報を記録又は消去可能な情報記録
媒体としていわゆるカセットテープも知られている。こ
れも、使用者が記録されている記録情報を自ら不要とし
て消去するか、カセットテープを変性、損傷、破壊等し
ない限り繰り返し再生することができる。このような音
楽情報などを記録した記録媒体であるソフトは、何度で
も繰り返し再生することができるため、そのソフトのコ
ストには著作権に対する対価が加えられている。

【０００４】

【発明が解決しようとする課題】ところが、従来におい
ては、上記いずれの記録媒体にしても、使用者に対し音
楽情報等の記録情報を再生回数を制限したり、その情報
記録媒体の使用（再生）回数を制限することができない
ため、ソフトを安く提供することができなかった。逆に
言うならば、使用回数が制限されるソフトは、その使用
回数に応じて、安く提供することができる。本発明は、
上述の問題点に鑑みなされたものであり、コストの安い
ソフトを利用可能にするために、使用者に対し、書込み
可能な記録媒体の記録情報の再生回数を制限する情報読
出制御方法及び情報読出装置を提供するものである。

【０００５】

【課題を解決するための手段】請求項１記載の発明は、
書込み可能な記録媒体に記録された記録情報の情報読出
制御方法において、記録情報を読出す毎に、記録情報を
読出したことを示すためのフラグを記録媒体に書込み、
書込まれたフラグの回数が所定回数であることを検出し
た場合に、前記記録情報の読出を禁止することを特徴と
する。

【０００６】また、請求項２記載の発明は、書込み可能
な記録媒体に記録された記録情報の情報読出制御方法に
おいて、所定回数目の前記記録情報の読出し時に、記録
情報を書き換えることにより、所定回数以降の記録情報
の読出し時に所定回数より前と同じ記録情報が再生され
ないようにすることを特徴とする。

【０００７】また、請求項３記載の発明は、記録情報と
共に、記録情報を識別するため、もしくは、記録情報が
記録される記録媒体を識別するためのＩＤ情報を記録し
ている記録媒体から記録情報を読出す情報読出装置にお
いて、ＩＤ情報を記憶する記憶手段と、記録情報を読出
す毎に、記録媒体に記録されているＩＤ情報と記憶手段
に既に記憶されているＩＤ情報とを比較し、一致を検出
する一致検出手段と、記録媒体に記録されているＩＤ情
報が一致検出手段により所定回数一致していることを検
出されたとき、記録情報の読出しを禁止する制御手段と
を備えたことを特徴とする。

【０００８】

【作用】本発明の請求項１記載の発明における情報読出
制御方法によれば、書込み可能な記録媒体から記録情報
を読出す毎に、記録媒体に記録情報を読出したことを示
すフラグが書込まれる。この時にフラグの書込まれる回
数が所定回数であることを検出した場合には、記録情報
の読出しを禁止する。従って、記録情報の再生を可能と
する回数を制限することができる。

【０００９】また、請求項２記載の発明における情報読
出制御方法によれば、書込み可能な記録媒体から所定回
数目に記録情報を読出す時に、読出した記録情報を書き
換える。従って、所定回数以降の記録情報を読出す時に
所定回数以前と同じ記録情報が再生されないようにする
ことができる。

【００１０】また、請求項３記載の発明における情報読
出装置は、記録情報を読出す毎に、一致検出手段によっ
て、記録媒体に記録されているＩＤ情報と既に記憶手段
に記憶されているＩＤ情報とを比較し、一致を検出し、
記録媒体に記録されているＩＤ情報が所定回数一致して
いることを検出されたとき、制御手段によって記録情報
の再生を禁止する。従って、記録情報の再生を可能とす
る回数を制限することができる。

【００１１】

【発明の実施の形態】本発明は、コストの安いソフトを
利用可能にする情報読出制御方法及び情報読出装置であ
り、以下図面を用いて説明する。図１は、本発明におけ
る情報読出装置のシステムブロック図である。図１にお
いて、キー入力部３は、選曲、再生（Ｐｌａｙ）、停止
（Ｓｔｏｐ）等の各種操作ボタン等を備えており、使用
者の指示操作により、各プログラムに対する各種指令デ
ータが出力される。また、ＰＣカードメモリ１は、半導
体等の固体メモリを用いた記録再生可能なカード状のデ
ータメモリであり、例えば情報読出装置に設けられたカ
ード挿入口からドライブ手段に装着されることにより、
図示しないカードメモリＩ／Ｆ（インタフェース）を介
してシステムバスに接続される。

【００１２】また、ＬＣＤ表示部２は、液晶ディスプレ
イ等を備えており、キー入力部３からの指令やＰＣカー
ドメモリ１の装着の検出に基づくＣＰＵ４の制御によ
り、ＰＣカードメモリ１に記録されている例えば音楽等
のプログラム、プログラム名、プログラム毎の収録時
間、各プログラムの経過時間情報、カードメモリＩＤ情
報等の各種情報に関するデータを、図示しないディスプ
レイＩ／Ｆを介してシステムバスから得ると共に、これ
ら各種情報に基づく表示を行う。

【００１３】また、ＣＰＵ４は、上述したＰＣカードメ
モリ１の装着や、キー入力部３からの各種指令に基づく
表示をＬＣＤ表示部２にて行うように制御すると共に、
ＰＣカードメモリ１又はＰＣカードメモリ１内の各音楽
データの再生指令又は再生禁止指令を行う。ＣＰＵ４が
再生指令を行った場合は、ＰＣカードメモリ１内の各音
楽データは、システムバスを介して一旦バッファ用ＲＡ
Ｍ８に送出された後、図示しないＤ／Ａ変換器を介して
Ａｕｄｉｏ出力部５に送出され、各音楽データに対応す
るオーディオ信号として再生される。

【００１４】また、履歴用メモリ６は、各ＰＣカードメ
モリ１の固有の情報を記憶保存するとともに、各ＰＣカ
ードメモリ１の使用回数を示す情報を、各ＰＣカードメ
モリ１の固有の情報に対応させて記憶保存するものであ
る。また、バッファ用ＲＡＭ８は、上述したシステムバ
スに送出された各種データを、ＣＰＵ４の制御に基づい
て一旦蓄積するものである。また、バックアップ電源９
は、タイマー７、バッファ用ＲＡＭ８を駆動させるため
に用いられる。

【００１５】本発明の情報読出装置のシステムは以上の
ように構成されており、情報読出装置に装着されたＰＣ
カードメモリ１の各音楽データを再生する場合に、ＣＰ
Ｕ４がＰＣカードメモリ１又はＰＣカードメモリ１内の
各音楽データの次回からの使用（再生）回数を制限する
ものである。

【００１６】次に図２を用いてＰＣカードメモリ１の構
成について説明する。ＰＣカードメモリ１は、各種デー
タが記録されている例えば４０ＭＢ程度の容量を有する
フラッシュメモリ１０と、例えば５１２Ｂ程度の容量を
有するバッファＲＡＭＡ、バッファＲＡＭＢとを備えて
いる。

【００１７】バッファＲＡＭＡは、フラッシュメモリ１
０内への各種データ書き込み時に、ＣＰＵ４による所定
のタイミングで、Ｗｒｉｔｅ信号や、音声データのアド
レス値などを、一時的に蓄積するための記憶手段であ
る。更に、バッファＲＡＭＡ内に蓄積されたＷｒｉｔｅ
信号は、ＣＰＵ４の制御により、フラッシュメモリ１０
内の任意のアドレス値の音声データブロックに上書きさ
れる。また、バッファＲＡＭＢは、フラッシュメモリ１
０内の各種データ読み出し時に、ＣＰＵ４によって順次
所定のタイミングで音声データブロック内の音声データ
やインデックス情報部内から転送されたデータ等を一時
的に蓄積させるための記憶手段である。更に、バッファ
ＲＡＭＢ内に蓄積されたデータは、ＣＰＵ４の制御によ
り、システムバスを介してバッファ用ＲＡＭ８に転送さ
れる。これらのバッファＲＡＭＡとバッファＲＡＭＢ
は、ＣＰＵ４のモード切り替え制御によって切り替えら
れ、切り替えられたバッファＲＡＭの上述した各動作が
実施される。

【００１８】図３は、フラッシュメモリ１０のデータ構
成を示したものである。フラッシュメモリ１０には、各
曲に対応する音声データが記録された複数の音声データ
ブロックと、インデックス情報部等が設けられている。
また、フラッシュメモリ１０内の上記インデックス情報
部には、各音声データナンバーを特定するデータと、各
音声データのブロックのスタートアドレス、エンドアド
レスとが、対応づけられて記録されている。更に、音声
データブロック数に対応するデータ及び、記録された音
声データブロックの最終アドレス、カードＩＤナンバー
に対応するデータ等も記録されている。また、再生禁止
制御用ワードを記録するエリアが設けられている。

【００１９】また、図４は、フラッシュメモリ１０のイ
ンデックス情報部に設けられた上記再生禁止制御用ワー
ドの構造の一例を示したものである。再生禁止制御用ワ
ードは、割り当てられたｎブロックのシフトレジスタ
（ｄ１〜ｄｎ）からなり、各シフトレジスタは、１又は
複数ビットにより構成され、それぞれビット加算により
更新記録される。

【００２０】再生禁止制御用ワードは、該当するＰＣカ
ードメモリ１又はＰＣカードメモリ１に記録された各音
声データの再生の有無の検出に用いられる。例えば、ｄ
１をカード再生検出フラグとし、ｄ２〜ｄｎまでを１曲
目からｎ−１曲目までの曲再生検出フラグとすると、Ｐ
Ｃカードメモリ１が未使用（再生）の時は、同図に示す
ように予め各レジスタに未再生状態を表すフラグ（０デ
ータ）が初期値として書込まれている。

【００２１】また、ＰＣカードメモリ１又はＰＣカード
メモリ１に記録された各音声データを再生する場合は、
ＣＰＵ４によって、対応するレジスタの未再生状態を表
すフラグ（０データ）は、既再生状態を表すフラグ（１
データ）に書き換えられる。そのように書き換えられる
ことにより、ＣＰＵは、ＰＣカードメモリ１又はＰＣカ
ードメモリ１に記録された各音声データが未再生かある
いは既再生かを確認することができる。

【００２２】なお、図４では、各シフトレジスタの構成
を１ビットとし、未再生かすでに再生されたかを確認可
能な構成として示したが、これに限らず、各シフトレジ
スタを複数ビットで構成することにより、ＰＣカードメ
モリ１又はＰＣカードメモリ１に記録された各音声デー
タの既再生回数を確認可能なものとすることもできる。

【００２３】以下に本発明における情報読出装置のＣＰ
Ｕ４が行う情報読出し制御動作の各実施例について、フ
ローチャートを用いて説明する。第１の実施例は、ＰＣ
カードメモリ１のインデックス情報部に設けた再生禁止
制御用ワード領域を利用するものである。その再生禁止
制御用ワード領域に再生済みカードか否かを検出するた
めのフラグを書込み、そのフラグが所定回数書込まれて
いることを検出された場合に、読出し禁止指令を出力
し、再生禁止制御を行うものであり、特に本実施例で
は、フラグの書込み制御を、情報読出装置にＰＣカード
メモリ１を装着する時に行うものである。

【００２４】図５は、上記第１の実施例におけるＣＰＵ
４の制御動作を示すフローチャートである。同図におい
て、ＣＰＵ４は、先ずステップＳ１にて情報読出装置に
ＰＣカードメモリ１が装着されたか否かを判断し、装着
された場合にステップＳ２に移行する。ステップＳ２
で、装着されたＰＣカードメモリ１のインデックス情報
を読出してバッファ用ＲＡＭ８に記憶させる。

【００２５】ステップＳ３では、ＣＰＵ４は、インデッ
クス情報の再生禁止制御用ワードのカード再生検出フラ
グが０か否かを検出する。ここで、カード再生検出フラ
グが複数ビットのシフトレジスタによる構成であれば、
カード再生検出フラグの最上位のビットに対応するフラ
グを検出し、カード再生検出フラグが１ビットのシフト
レジスタによる構成であれば、該当するビットに対応す
るフラグを検出する。ステップＳ３において、カード再
生検出フラグに対応するフラグが０でない場合（即ちＰ
Ｃカードメモリ１が再生回数に達した場合）は、ＣＰＵ
４は、ステップＳ９に移行し、例えば装着されたＰＣカ
ードメモリ１はこれ以上は再生できない旨のエラーメッ
セージをＬＣＤ表示部２に表示させると共に、再生禁止
指令を行ってＰＣカードメモリ１内の全ての音声データ
をシステムバスに送出させないように制御した後制御動
作を終了（エンド）する。一方、検出したフラグが０
（即ちＰＣカードメモリ１が未使用又は使用可能な状
態）の場合はステップＳ４に移行し、カード再生検出フ
ラグに１ビットを加算した後、ステップＳ５に移行す
る。

【００２６】ＣＰＵ４は、ステップＳ５にて再生指令を
行った後、ステップＳ６にて再生開始するように制御
し、ＰＣカードメモリ１の音声データを、順次システム
バスを介してバッファ用ＲＡＭ８に転送し、バッファ用
ＲＡＭ８に転送された音声データをＡｕｄｉｏ出力部５
から出力する。

【００２７】ステップＳ７では、ＣＰＵ４は、ＰＣカー
ドメモリ１内に記録された音声データが全て再生終了し
たことを、例えば順次再生する音声データのアドレスが
エンドアドレスに一致したことによって検出し、次いで
ステップＳ８に移行する。ステップＳ８では、ＣＰＵ４
は、例えばキー入力部３からの指令により、ＰＣカード
メモリ１内に記録された音声データを再度再生するか否
かを判断し、再度再生する場合は、ＣＰＵ４は、先のス
テップＳ３に移行して以降の制御動作を繰り返す。一
方、再度再生しない場合は、制御動作を終了（エンド）
する。また、このとき、ＣＰＵ４は、制御動作終了と共
に、ＰＣカードメモリ１を情報読出装置からイジェクト
させるようにしても良い。なお、ステップＳ８にて、Ｃ
ＰＵ４は、音声データの再生終了から所定時間経過まで
にキー入力部３からの指令が得られない場合も、音声デ
ータを再度再生しないものと判断する。

【００２８】以上のように、複数ビットのシフトレジス
タによりカード再生検出フラグが構成されている場合
は、ＰＣカードメモリ１内の音声データが再生される毎
に、シフトレジスタが１ビット加算されるので、ＰＣカ
ードメモリ１内の音声データはシフトレジスタの構成ビ
ット数に基づいた回数の再生が可能となる。なお、ＰＣ
カードメモリ１が情報読出装置に装着される毎に、カー
ド再生検出フラグは１ビット加算されるので、ＰＣカー
ドメモリ１をイジェクト動作等により情報読出装置から
外した後再度音声データを再生する場合の音声データの
再生回数はＰＣカードメモリ１を装着する回数分だけ少
なくなる。

【００２９】また、カード再生検出フラグが１ビットの
シフトレジスタにより構成されている場合は、情報読出
装置にＰＣカードメモリ１を装着した時点で、ＣＰＵ４
がカード再生検出フラグを初期値０から１に書き換えて
しまうため、次回のＰＣカードメモリ１装着時に、音声
データの再生を不能とすることができる。第１の実施例
におけるＣＰＵ４の制御動作は以上のように行われるた
め、ＰＣカードメモリ１のカード再生検出フラグのシフ
トレジスタのビット数に応じて、ＰＣカードメモリ１の
装着動作回数とＰＣカードメモリ１内の音声データの再
生動作回数を加算した回数を設定することにより、ＰＣ
カードメモリ１の使用回数を制限することができる。

【００３０】次に、第２の実施例について説明する。第
２の実施例は、第１の実施例と同様にＰＣカードメモリ
１のインデックス情報部に設けた再生禁止制御用ワード
領域を利用して、各ＰＣカードメモリの再生禁止制御を
行うものであるが、特に本実施例では、フラグの書込み
制御を、ＰＣカードメモリ１内に記録された音声データ
の再生終了後、もしくはイジェクト動作直前に行う点が
第１の実施例と異なる。

【００３１】図６は、上記第２の実施例におけるＣＰＵ
４の制御動作を示すフローチャートである。図６におい
て、ステップＳ１１〜Ｓ１３、及びステップＳ１９は、
それぞれ、図５におけるステップＳ１〜Ｓ３、及びステ
ップＳ９に対応し、それぞれ同様に動作するため説明を
省略し、ここではステップＳ１４以降の各ステップ動作
について説明する。

【００３２】図６中ステップＳ１３において、検出した
フラグが０（即ちＰＣカードメモリ１が未使用又は使用
可能な状態）の場合は、ステップＳ１５に移行し再生指
令を行った後、ステップＳ１６にて再生開始するように
制御し、ＰＣカードメモリ１の音声データを、順次シス
テムバスを介してバッファ用ＲＡＭ８に転送し、バッフ
ァ用ＲＡＭ８に転送された音声データをＡｕｄｉｏ出力
部５から出力する。

【００３３】ステップＳ１７ａでは、ＣＰＵ４は、音声
データの再生中におけるＰＣカードメモリ１のイジェク
ト指令の有無を検出する。このイジェクト指令とは、例
えば使用者が情報読出装置からＰＣカードメモリ１を取
り出したい場合に、キー入力部３の操作ボタンを用いて
行われる指令である。ステップＳ１７ａにて、ＣＰＵ４
が上記イジェクト指令が有ると判断した場合は、ステッ
プＳ１４に移行し、カード再生検出フラグに１ビットを
加算した後制御動作を終了（エンド）する。また、ステ
ップＳ１７ａにて、ＣＰＵ４が上記イジェクト指令がな
いと判断した場合は、ステップＳ１７に移行する。

【００３４】ステップＳ１７で、ＰＣカードメモリ１内
に記録された音声データが全て再生終了したことを、Ｃ
ＰＵ４が検出すると、ステップＳ１８に移行する。ステ
ップＳ１８では、ＣＰＵ４は、例えばキー入力部３から
の指令により、ＰＣカードメモリ１内に記録された音声
データを再度再生するか否かを判断し、再度再生する場
合は、先のステップＳ１５に戻って再度ステップＳ１５
〜Ｓ１８の動作を繰り返す。一方、再度再生しない場合
は、先に述べたステップＳ１４に移行し、その後の動作
を同様に行う。

【００３５】第２の実施例も第１に実施例同様に、ＰＣ
カードメモリ１のカード再生検出フラグのシフトレジス
タを構成するビット数に応じて、ＰＣカードメモリ１の
再生回数を制限することができる。但し、上記第２の実
施例は、ＰＣカードメモリ１を情報読出装置に挿入して
使用する回数を制限するものである。このため、ＰＣカ
ードメモリ１内の音声データが再生不能でない限り、か
つ、ＰＣカードメモリ１が情報読出装置から取り外され
ない限り、カード再生検出フラグに１ビット加算されな
いため、当該音声データを何度でも繰り返し再生するこ
とができてしまう。

【００３６】上述した第１、第２の実施例は、ＣＰＵ４
が、ＰＣカードメモリのインデックス情報部に設けられ
た再生禁止制御用ワード領域のカード再生検出フラグを
用いて、ＰＣカードメモリ１の再生禁止制御を行い、再
生回数の制限を行う例である。しかしこれに限らず、例
えば、ＣＰＵ４が、ＰＣカードメモリのインデックス情
報部に設けられた再生禁止制御用ワード領域を曲再生検
出フラグ用の領域として用いて、ＰＣカードメモリ１内
の各曲毎の使用回数制限を行うようにしても良い。その
場合のＣＰＵ４の制御動作を以下の第３〜第５の各実施
例として、フローチャートを用いて説明する。

【００３７】第３の実施例は、ＰＣカードメモリ１のイ
ンデックス情報部に設けられた再生禁止制御用ワード領
域を利用するものである。その再生禁止制御用ワード領
域に音声データが再生済みか否かを検出するためのフラ
グを書込み、当該音声データに対応するフラグが所定回
数書込まれていることを検出された場合に、読出し禁止
指令を出力し、再生禁止制御を行うものであり、特に本
実施例では、各音声データが選択される時に、フラグの
書込み制御を行うものである。

【００３８】図７は、上記第３の実施例におけるＣＰＵ
４の制御動作を示すフローチャートである。同図におい
て、ＣＰＵ４は、ステップＳ２１にて情報読出装置にＰ
Ｃカードメモリ１が装着されたか否かを判断し、装着さ
れた場合にステップＳ２２に移行する。ステップＳ２２
で、装着されたＰＣカードメモリ１のインデックス情報
を読出してバッファ用ＲＡＭ８に記憶させる。

【００３９】ステップＳ２３では、例えば使用者がキー
入力部３の操作ボタンを用いて音声データナンバーを選
択した場合に、ステップＳ２４に移行し、ＣＰＵ４は、
再生禁止制御用ワード領域内の当該音声データナンバー
に対応する曲再生検出フラグが０か否かを検出する。ス
テップＳ２４では、ＣＰＵ４は、装着されたＰＣカード
メモリ１の曲再生検出フラグが複数ビットのシフトレジ
スタによる構成であれば曲再生検出フラグの最上位のビ
ットに対応するフラグを検出し、装着されたＰＣカード
メモリ１の曲再生検出フラグが１ビットのシフトレジス
タによる構成であれば該当するビットに対応するフラグ
を検出し、検出したフラグが０（即ちＰＣカードメモリ
１内の該当する音声データが未使用又は使用可能な状
態）の場合はステップＳ２５に移行し、当該音声データ
に対応する曲再生検出フラグに１ビットを加算した後、
ステップＳ２６に移行する。

【００４０】ステップＳ２６にてＣＰＵ４は、該当する
音声データの再生指令を行い、その音声データを、順次
ＰＣカードメモリ１からシステムバスを介してバッファ
用ＲＡＭ８に転送し、バッファ用ＲＡＭ８に転送された
音声データをＡｕｄｉｏ出力部５から出力する。ステッ
プＳ２７では、ＣＰＵ４は、ステップＳ２６にて再生開
始された当該音声データブロックのエンドアドレスに対
応する音声データが出力されたことを検出することによ
って、再生終了したことを検出し、次いでステップＳ２
８に移行する。

【００４１】ステップＳ２８では、ＣＰＵ４は、先のス
テップＳ２３にて選択された次の音声データナンバーが
未だ有るか否かを判断し、もうないと判断した場合は制
御動作を終了（エンド）する。また、このとき、ＣＰＵ
４は、制御動作終了と共に、ＰＣカードメモリ１を情報
読出装置からイジェクトさせるようにしても良い。ま
た、ステップＳ２８において、ＣＰＵ４が、先のステッ
プＳ２３にて選択された次の音声データナンバーが未だ
有ると判断した場合には、先のステップＳ２４に再び戻
る。

【００４２】一方、ステップＳ２４において、ＣＰＵ４
は、該当する曲再生検出フラグに対応するフラグが０で
ない場合（即ちＰＣカードメモリ１内の該当する音声デ
ータが再生回数に達した場合）はステップＳ２９に移行
し、例えば装着されたＰＣカードメモリ１ではこれ以上
は該当する音声データナンバーに対応する音声データを
再生できない旨のエラーメッセージをＬＣＤ表示部２に
表示させると共に、再生禁止指令を行ってＰＣカードメ
モリ１内の該当する音声データをシステムバスに送出さ
せないように制御した後、ステップＳ２８に移行して先
に述べたステップＳ２８以降の制御動作を行う。

【００４３】第３の実施例におけるＣＰＵ４の制御動作
は以上のように行われるため、ＰＣカードメモリ１内の
各音声データに対応する曲再生検出フラグのシフトレジ
スタのビット数に応じて、当該各音声データの再生回数
を制限することができる。また、本実施例では各音声デ
ータが選択される時に、フラグが書込まれるため、曲再
生検出フラグが１ビットのシフトレジスタによる構成で
あれば、当該音声データの再生を一旦選択した後に、当
該音声データを再び選曲し再生することを禁止すること
ができる。

【００４４】次に、第４の実施例について説明する。第
４の実施例は、第３の実施例と同様に、ＰＣカードメモ
リ１のインデックス情報部に設けられた再生禁止制御用
ワード領域を利用し、各音声データの再生禁止制御を行
うものであり、特に本実施例では、ＣＰＵ４が各音声デ
ータの再生が終了する時に、フラグの書込み制御を行う
点が第３実施例と異なる。

【００４５】図８は、上記第４の実施例におけるＣＰＵ
４の制御動作を示すフローチャートであり、図８は、図
７のフローチャート中のステップＳ２５を、ステップＳ
２７の終了後に行うようにして形成されたものである。
したがって、図８における各ステップは、図７の同符号
を付した各ステップと同じ制御動作を行うのでステップ
Ｓ２１〜Ｓ２４、及び、ステップＳ２９の各ステップに
ついては説明を省略し、ここでは、図８におけるステッ
プＳ２４以降の各ステップ動作について説明する。

【００４６】図８中ステップＳ２４にて、ＣＰＵ４は、
先のステップＳ２３にて選択された音声データナンバー
に対応する曲再生検出フラグが０（即ちＰＣカードメモ
リ１内の該当する音声データが未使用又は使用可能な状
態）の場合は、ステップＳ２６にて再生開始するように
制御する。即ち、該当する音声データの再生指令を行っ
た後、順次ＰＣカードメモリ１から選択された音声デー
タをシステムバスを介してバッファ用ＲＡＭ８に転送
し、バッファ用ＲＡＭ８に転送された音声データをＡｕ
ｄｉｏ出力部５から出力する。

【００４７】ステップＳ２７では、ＣＰＵ４は、ステッ
プＳ２６にて再生開始された音声データが再生終了した
ことを検出し、次いでステップＳ２５に移行し、当該音
声データに対応する曲再生検出フラグに１ビットを加算
した後、ステップＳ２８に移行する。ステップＳ２８で
は、ＣＰＵ４は、先のステップＳ２３にて選択された次
の音声データナンバーが未だ有るか否かを判断し、もう
ないと判断した場合は制御動作を終了（エンド）する。
また、このとき、ＣＰＵ４は、制御動作終了と共に、Ｐ
Ｃカードメモリ１を情報読出装置からイジェクトさせる
ようにしても良い。また、ステップＳ２８において、Ｃ
ＰＵ４が、先のステップＳ２３にて選択された次の音声
データナンバーが未だ有ると判断した場合には、先のス
テップＳ２４に再び戻る。

【００４８】第４の実施例におけるＣＰＵ４の制御動作
は以上のように行われるため、ＰＣカードメモリ１内の
各音声データに対応する曲再生検出フラグのシフトレジ
スタのビット数に応じて、当該各音声データの再生終了
回数が設定されることにより、ＰＣカードメモリ１の記
録情報の再生回数を制限することができる。但し、第４
の実施例においては、各音声データの再生が終了する時
に、フラグが書込まれるため、音声データが再生不能で
ない限り、ＰＣカードメモリ１が情報再生装置に装着さ
れた状態においては、ＣＰＵ４がＰＣカードメモリ１内
の選択された音声データの再生終了を検出しない限り、
当該音声データをスタートアドレスから何度でも巻き戻
し再生することが可能となってしまう。

【００４９】次に、第５の実施例について説明する。第
５の実施例は、前述の第１の実施例と第４の実施例とを
組み合わせた例であり、情報読出装置のＣＰＵ４が、各
ＰＣカードメモリについて使用済みであるか否かを検出
するとともに、当該ＰＣカードメモリ１内の各音声デー
タについて再生済みであるか否か検出するものである。
即ち本実施例は、ＰＣカードメモリ１内のインデックス
情報部に設けられた再生禁止制御用ワード領域を利用
し、その再生禁止制御用ワード領域に当該ＰＣカードメ
モリ及び当該ＰＣカードメモリ１内の音声データが再生
済みか否かを検出するためのフラグを書込み、当該ＰＣ
カードメモリ及び当該音声データに対応するフラグが所
定回数書込まれていることを検出された場合に、読出し
禁止指令を出力し、再生禁止制御を行うものである。特
に本実施例では、ＰＣカードメモリ１用のフラグの書込
み制御はＰＣカードメモリ１装着時に、かつ各音声デー
タ用のフラグの書込み制御は当該各音声データの再生が
終了する時に行うものである。

【００５０】図９は、上記第５の実施例におけるＣＰＵ
４の制御動作を示すフローチャートである。図９におけ
るステップＳ１〜４、Ｓ９、及びＳ２３〜Ｓ２９の各ス
テップは、図５及び図８の同符号を付した各ステップと
同じ制御動作を行う。図９において、ＣＰＵ４は、先ず
ステップＳ１にて情報読出装置にＰＣカードメモリ１が
装着されたか否かを判断し、装着された場合にステップ
Ｓ２に移行する。ステップＳ２で、装着されたＰＣカー
ドメモリ１のインデックス情報を読出してバッファ用Ｒ
ＡＭ８に記憶させる。

【００５１】ステップＳ３では、ＣＰＵ４は、インデッ
クス情報の再生禁止制御用ワードのカード再生検出フラ
グが０か否かを検出する。ここで、カード再生検出フラ
グが複数ビットのシフトレジスタによる構成であれば、
カード再生検出フラグの最上位のビットに対応するフラ
グを検出し、カード再生検出フラグが１ビットのシフト
レジスタによる構成であれば、該当するビットに対応す
るフラグを検出する。ステップＳ３において、ＣＰＵ４
は、カード再生検出フラグに対応するフラグが０でない
場合（即ちＰＣカードメモリ１が再生回数に達した場
合）はステップＳ９に移行し、例えば装着されたＰＣカ
ードメモリ１はこれ以上は再生できない旨のエラーメッ
セージをＬＣＤ表示部２に表示させると共に、再生禁止
指令を行ってＰＣカードメモリ１内の全ての音声データ
をシステムバスに送出させないように制御した後制御動
作を終了（エンド）する。また、このとき、ＣＰＵ４
は、制御動作終了と共に、ＰＣカードメモリ１を情報読
出装置からイジェクトさせるようにしても良い。一方、
検出したフラグが０（即ちＰＣカードメモリ１が未使用
又は使用可能な状態）の場合はステップＳ４に移行し、
カード再生検出フラグに１ビットを加算した後、ステッ
プＳ２３に移行する。

【００５２】ステップＳ２３では、例えば使用者がキー
入力部３の操作ボタンを用いて音声データナンバーを選
択した場合に、ステップＳ２４に移行し、ＣＰＵ４は再
生禁止制御用ワード領域内の当該音声データナンバーに
対応する曲再生検出フラグが０か否かを検出する。

【００５３】ステップＳ２４では、ＣＰＵ４は、曲再生
検出フラグが複数ビットのシフトレジスタによる構成で
あれば、曲再生検出フラグの最上位のビットに対応する
フラグを検出し、曲再生検出フラグが１ビットのシフト
レジスタによる構成であれば、該当するビットに対応す
るフラグを検出する。ステップＳ２４において、ＣＰＵ
４は、該当する曲再生検出フラグに対応するフラグが０
でない場合（即ちＰＣカードメモリ１内の該当する音声
データが再生回数に達した場合）はステップＳ２９に移
行し、例えば装着されたＰＣカードメモリ１ではこれ以
上は該当する音声データナンバーに対応する音声データ
を再生できない旨のエラーメッセージをＬＣＤ表示部２
に表示させると共に、再生禁止指令を行ってＰＣカード
メモリ１内の該当する音声データをシステムバスに送出
させないように制御した後、先に述べたステップＳ２８
に移行しその後の制御動作を行う。一方、検出したフラ
グが０（即ちＰＣカードメモリ１内の該当する音声デー
タが未使用又は使用可能な状態）の場合はステップＳ２
６に移行する。

【００５４】ＣＰＵ４は、ステップＳ２６にて該当する
音声データの再生指令を行った後、順次ＰＣカードメモ
リ１から該当する音声データをシステムバスを介してバ
ッファ用ＲＡＭ８に転送し、バッファ用ＲＡＭ８に転送
された音声データを情報読出装置のＤ／Ａ変換器を介し
てＡｕｄｉｏ出力部５から出力するする。ステップＳ２
７では、ＣＰＵ４は、ステップＳ２６にて再生開始され
た音声データが、当該音声データブロックのエンドアド
レスに対応する音声データが出力されたことを検出する
ことによって、再生終了したことを検出し、次いでステ
ップＳ２５に移行し、曲再生検出フラグに１ビットを加
算した後、ステップＳ２８に移行する。

【００５５】ステップＳ２８では、ＣＰＵ４は先のステ
ップＳ２３にて選択された次の音声データナンバーが未
だ有るか否かを判断し、もうないと判断した場合は制御
動作を終了（エンド）する。また、このとき、ＣＰＵ４
は、制御動作終了と共に、ＰＣカードメモリ１を情報読
出装置からイジェクトさせるようにしても良い。また、
ステップＳ２８において、ＣＰＵ４が先のステップＳ２
３にて選択された次の音声データナンバーが未だ有ると
判断した場合には、先のステップＳ２４に戻る。

【００５６】第５の実施例におけるＣＰＵ４の制御動作
は以上のように行われるため、ＰＣカードメモリ１のカ
ード再生検出フラグのシフトレジスタ構成に応じて、Ｐ
Ｃカードメモリ１の装着動作回数が制限され、且つ、Ｐ
Ｃカードメモリ１内の各音声データに対応する曲再生検
出フラグのシフトレジスタのビット数に応じて、ＰＣカ
ードメモリ１の記録情報の再生回数を制限することがで
きる。但し、第５の実施例においては、各音声データの
再生が終了する時に、フラグが書込まれるため、音声デ
ータが再生不能でない限り、ＰＣカードメモリ１が情報
再生装置に装着された状態においては、ＣＰＵ４がＰＣ
カードメモリ１内の選択された音声データの再生終了を
検出しない限り、当該音声データをスタートアドレスか
ら何度でも巻き戻し再生することできてしまう。

【００５７】以上述べた第１〜第５の各実施例は、ＣＰ
Ｕ４が、ＰＣカードメモリのインデックス情報部に設け
られた再生禁止制御用ワード領域のカード再生検出フラ
グ又は曲再生検出フラグに基づいて、ＰＣカードメモリ
１内の全音声データ又は該当する音声データの再生禁止
制御を行うことにより、ＰＣカードメモリ１の使用回数
制限を行う場合の例である。しかしこれに限らず、例え
ば、ＣＰＵ４がＰＣカードメモリ１内の全音声データ又
は該当する音声データの一部もしくは全部に上書きする
書込み制御動作を行うことで、音声データが再生されな
いようにすると共に、先に述べた再生検出フラグを用い
て、ＰＣカードメモリ１の使用回数制限を行うようにし
ても良い。その場合のＣＰＵ４の制御動作を第６及び第
７の各実施例として、フローチャートを用いて以下に説
明する。

【００５８】第６の実施例は、ＣＰＵ４が、ＰＣカード
メモリ１内の音声データを順次ＰＣカードメモリ１内か
ら読出し、バッファ用ＲＡＭ８に転送し、転送された当
該音声データをバッファ用ＲＡＭ８から読出し再生を行
う動作と、読出された当該音声データがＰＣカードメモ
リ１内の記録されている部分に順次０データを上書きす
る動作とを、繰り返し行うことにより、ＰＣカードメモ
リ１内の音声データを消去して当該音声データが次回か
らは再生されないようにするものである。特に本実施例
では、先述の第３の実施例と組み合わせることにより、
再生回数の制御を行うものである。尚、ＣＰＵ４が制御
するＰＣカードメモリ１からの音声データの読出しと、
ＰＣカードメモリ１の音声データへの０データの書込み
との切り換えタイミングは、転送レート、再生レート及
びバッファ用ＲＡＭ８の容量、書込み速度に基づいて設
定される。

【００５９】図１０は、上記第６の実施例におけるＣＰ
Ｕ４の制御動作を示すフローチャートである。図１０に
おいて、ＣＰＵ４は、先ずステップＳ３１にて情報読出
装置にＰＣカードメモリ１が装着されたか否かを判断
し、装着された場合にステップＳ３２に移行する。ステ
ップＳ３２で、装着されたＰＣカードメモリ１のインデ
ックス情報を読出してバッファ用ＲＡＭ８に記憶させ
る。ステップＳ３３では、例えば使用者がキー入力部３
の操作ボタンを用いて音声データナンバーを選択した場
合にステップＳ３４に移行し、ＣＰＵ４は再生禁止制御
用ワード領域内の当該音声データナンバーに対応する曲
再生検出フラグが０か否かを検出する。

【００６０】ステップＳ３４では、ＣＰＵ４は、曲再生
検出フラグが複数ビットのシフトレジスタによる構成で
あれば曲再生検出フラグの最上位のビットに対応するフ
ラグを検出し、曲再生検出フラグが１ビットのシフトレ
ジスタによる構成であれば該当するビットに対応するフ
ラグを検出し、検出したフラグが０でない場合（即ちＰ
Ｃカードメモリ１内の該当する音声データが再生回数に
達した場合）はステップＳ４９に移行し、例えば装着さ
れたＰＣカードメモリ１ではこれ以上は該当する音声デ
ータナンバーに対応する音声データを再生できない旨の
エラーメッセージをＬＣＤ表示部２に表示させると共
に、再生禁止指令を行ってＰＣカードメモリ１内の該当
する音声データをシステムバスに送出させないように制
御した後制御動作を終了（エンド）する。また、このと
き、ＣＰＵ４は、制御動作終了と共に、ＰＣカードメモ
リ１を情報読出し装置からイジェクトさせるようにして
も良い。一方、ステップＳ３４にて、該当する曲再生検
出フラグに対応するフラグが０（即ちＰＣカードメモリ
１内の該当する音声データが未使用又は使用可能な状
態）の場合はステップＳ３５に移行し、ＣＰＵ４は、バ
ッファ用ＲＡＭ８内に音声データを転送させるための領
域を設定する。この領域の設定とは、バッファ用ＲＡＭ
８内の例えばＮｂｙｔｅの空き容量を確保することであ
る。

【００６１】次いで、ＣＰＵ４は、ステップＳ３６に移
行し、当該音声データに対応する曲再生検出フラグに１
ビットを加算した後、ステップＳ３７に移行する。ステ
ップＳ３７では、ＣＰＵ４は、ステップＳ３６にて１ビ
ット加算された曲再生検出フラグを検出し、検出したフ
ラグが０の場合（即ちＰＣカードメモリ１内の該当する
音声データが再生回数に達していない場合、つまり再度
再生可能な場合）は、ステップＳ３８に移行し、該当す
る音声データの再生指令を行った後、その音声データ
を、順次ＰＣカードメモリ１内のバッファＲＡＭＢに転
送し蓄積させる。また、ＣＰＵ４は、バッファＲＡＭＢ
に蓄積された音声データを順次システムバスを介してバ
ッファ用ＲＡＭ８に転送し、バッファ用ＲＡＭ８に転送
された音声データをＡｕｄｉｏ出力部５から出力する。

【００６２】ステップＳ３９では、ＣＰＵ４は、ステッ
プＳ３８にて再生開始された当該音声データブロックの
エンドアドレスに対応する音声データが出力されたこと
を検出することによって、再生終了したことを検出し、
次いでステップＳ４０に移行する。ステップＳ４０で
は、ＣＰＵ４は、先のステップＳ３３にて選択された次
の音声データナンバーが未だ有るか否かを判断し、もう
ないと判断した場合は先に述べたステップ４９に移行す
る。また、ステップＳ４０において、ＣＰＵ４が、先の
ステップＳ３３にて選択された次の音声データナンバー
が未だ有ると判断した場合には、先のステップＳ３４に
再び戻る。

【００６３】一方、ステップＳ３７において、ＣＰＵ４
は、検出したフラグが０でない場合（即ちステップＳ３
６において曲再生検出フラグが１ビット加算された結
果、ＰＣカードメモリ１内の該当する音声データが再度
再生可能でなくなった場合（つまり、今回限り再生が可
能な場合））は、ステップＳ４１に移行し、該当する音
声データの再生指令を行った後、その音声データを、順
次ＰＣカードメモリ１からバッファ用ＲＡＭ８に転送さ
せると共に、バッファ用ＲＡＭ８に転送されて蓄積され
た音声データをＡｕｄｉｏ出力部５から出力し、再生開
始してステップＳ４２に移行する。

【００６４】ここで、ＰＣカードメモリ１から音声デー
タをバッファ用ＲＡＭ８に転送する転送速度は、バッフ
ァ用ＲＡＭ８からてＡｕｄｉｏ出力部５に転送する転送
速度よりも速いので、バッファ用ＲＡＭ８内の音声デー
タは、次第に容量を増して蓄積される。したがって、ス
テップＳ４２において、ＣＰＵ４は、音声データの再生
動作と並行してバッファ用ＲＡＭ８に次第に蓄積される
音声データ量を検出し、バッファ用ＲＡＭ８内に設定さ
れた上述したＮｂｙｔｅに達した（つまり、Ｎｂｙｔｅ
のＲＡＭが音声データで充たされた）場合又は当該音声
データ全てがＮｂｙｔｅ内に転送完了した場合は、ステ
ップＳ４３に移行し、フラッシュメモリ１０内の当該音
声データをバッファ用ＲＡＭ８へ転送させる動作を中断
させると共に、ＰＣカードメモリ１内で、読み出し動作
から書き込み動作にモード切り替える。即ちＣＰＵ４
は、ＰＣカードメモリ１内の読み出し動作用のバッファ
ＲＡＭＢから書き込み動作用のバッファＲＡＭＡへの切
換を行う。

【００６５】ステップＳ４４では、ＣＰＵ４は、フラッ
シュメモリ１０内に現在記録されている当該音声データ
のうち、すでにバッファＲＡＭＢへ転送済みのデータの
先頭アドレスを検出することによって、バッファＲＡＭ
Ａ内にすでに蓄積されている０データを書込むためのア
ドレスを指定し、次いでステップＳ４５に移行する。ス
テップＳ４５では、ＣＰＵ４は、バッファＲＡＭＡ内に
すでに蓄積された０データを、フラッシュメモリ１０内
へ転送し、当該音声データの上記先頭アドレスから順次
上書きする制御を行う。

【００６６】また、ＣＰＵ４は、バッファＲＡＭＡ内の
０データがフラッシュメモリ１０内へ転送されたと同時
に、バッファＲＡＭＡにＷｒｉｔｅ信号（０データ）シ
ステムバスを介して送出することにより、再びバッファ
ＲＡＭＡ内に０データが蓄積される。これらの書込み制
御動作によって、音声データ上に０データが上書きされ
るので、上書きされた音声データが消去され、再生不能
となる。

【００６７】次に、ＣＰＵ４は、ステップＳ４６に移行
し、上記書込み制御動作によって音声データ上に上書き
された０データがＮｂｙｔｅに達したか否かを検出し、
Ｎｂｙｔｅに達したことを検出すると、もしくは、バッ
ファ用ＲＡＭ８に蓄積された音声データのうち所定量が
Ａｕｄｉｏ出力部５に向けて、システムバスに送出した
か否かを検出すると、ステップＳ４７に移行する。

【００６８】ステップＳ４７では、ＣＰＵ４は、当該音
声データのエンドアドレスに対応するデータの送出によ
って、当該音声データが全てシステムバスに送出したこ
とを検出した場合は、今回選択された音声データの読出
しが終了したと判断して、先に述べたステップＳ４０に
戻る。また、ステップＳ４７において、ＣＰＵ４は、当
該音声データが全てシステムバスに送出していないこと
を検出した場合は、今回選択された音声データの読出し
が未だ終了していないと判断して、ステップＳ４８に移
行する。ステップＳ４８では、ＣＰＵ４は、先のステッ
プＳ４５における書込み制御動作を中断させると共に、
ＰＣカードメモリ１内の読み出し動作用のバッファＲＡ
ＭＢから書き込み動作用のバッファＲＡＭＡへの切替を
行った後先に述べたステップＳ４１に戻る。

【００６９】したがって、ＣＰＵ４は、上述したステッ
プＳ４１〜Ｓ４８の各動作を繰り返すことにより、選択
された音声データを順次再生すると共に、当該音声デー
タの内再生が終了した部分に０データを上書きする。よ
って、当該音声データが次回からは再生できないように
することができるまた、第６の実施例におけるＣＰＵ４
の制御動作は以上のように行われるため、先に述べた第
３の実施例と同様にＰＣカードメモリ１内の各音声デー
タに対応する曲再生検出フラグのシフトレジスタのビッ
ト数に応じて、当該音声データの再生回数を制限するこ
とができる。

【００７０】上述した第６の実施例では、第３の実施例
を用いて、ステップＳ３６の曲再生検出フラグに１ビッ
ト加算する制御を、ステップＳ３８、及びステップＳ４
１の曲再生開始動作及びデータ読み出し動作の後に行っ
たが、例えば、第４の実施例を用いて、ステップＳ３６
の曲再生検出フラグに１ビット加算する制御を、ＣＰＵ
４が行うステップＳ３６の制御動作を、ステップＳ３９
及びＳ４７の再生終了検出後に行うようにしても良い。
その例を第７の実施例として、図１１にＣＰＵ４の制御
動作のフローチャートを示す。尚、ここでは各ステップ
の説明は省略する。

【００７１】第７の実施例も、選択された音声データを
順次再生すると共に、当該音声データの内再生が終了し
た部分に０データを上書きする。よって、当該音声デー
タが次回からは再生できないようにすることができると
ともに、ＰＣカードメモリ１内の各音声データに対応す
る各曲再生検出フラグのシフトレジスタのビット数に応
じて、当該音声データの再生回数を制限することができ
る。但し、第７の施例においても、第４の実施例同様
に、各音声データの再生が終了する時に、フラグが書込
まれるため、音声データが再生不能でない限り、ＰＣカ
ードメモリ１が情報再生装置に装着された状態において
は、ＣＰＵ４がＰＣカードメモリ１内の選択された音声
データの再生終了を検出しない限り、当該音声データを
スタートアドレスから何度でも巻き戻し再生することが
可能となってしまう。

【００７２】以上述べた第６〜第７の各実施例は、ＰＣ
カードメモリのインデックス情報部に設けられた再生禁
止制御用ワード領域の曲再生検出フラグに基づいて、Ｐ
Ｃカードメモリ１内の該当する音声データの全部もしく
は一部に上書きすることにより、ＰＣカードメモリ１の
使用回数制限を行う場合の例である。

【００７３】しかしこれに限らず、使用回数制限を行う
ＰＣカードメモリ１各々に、そのＰＣカードメモリ１自
体、もしくはそのＰＣカードメモリ１に記録されている
情報を識別する固有のデータを、カードＩＤナンバーと
して記録させておき、そのカードＩＤナンバーを利用し
て使用回数制限を行うこともできる。即ち、情報読出装
置に装着する際に、そのカードＩＤナンバーを履歴用メ
モリ６に記憶し、既に記録されている固有のカードＩＤ
ナンバーと、その装着中のＰＣカードメモリ１のカード
ＩＤナンバーとを比較することにより、当該ＰＣカード
メモリ１が使用済みであるか否かを判定しても良い。そ
の場合のＣＰＵ４の制御動作を第８及び第９の各実施例
として以下に説明する。

【００７４】図１２は、上記第８の実施例におけるＣＰ
Ｕ４の制御動作を示すフローチャートである。図１２に
おいて、ステップＳ５１にて情報読出装置にＰＣカード
メモリ１が装着されたか否かを判断し、装着された場合
にステップＳ５２に移行してＣＰＵ４内の挿入検出ビッ
トを０から１に切り替えることにより、情報読出装置の
各部の動作を開始させてステップＳ５３に移行する。ス
テップＳ５３では、ＣＰＵ４は、装着されたＰＣカード
メモリ１のインデックス情報からカードＩＤナンバーを
読出してステップＳ５４に移行する。

【００７５】ステップＳ５４では、ＣＰＵ４は、その読
出されたカードＩＤナンバーと、履歴用メモリ６内に設
けられたカードＩＤナンバーとを比較してステップＳ５
５に移行する。ステップＳ５５において、ＣＰＵ４は、
上記比較により履歴用メモリ６内に設けられたカードＩ
Ｄナンバーレジスタ内に、装着中のＰＣカードメモリ１
から読出されたカードＩＤナンバーと一致しない場合は
装着中のＰＣカードメモリ１は今回初めて使用されると
見なして、ステップＳ５６に移行する。ステップＳ５６
では、装着中のＰＣカードメモリ１から読出されたカー
ドＩＤナンバーを履歴用メモリ６内に設けられたカード
ＩＤナンバーレジスタ内に書込み、ステップＳ５７に移
行する。

【００７６】ＣＰＵ４は、ステップＳ５７にて再生指令
を行った後、ステップＳ５８にて、再生開始するように
制御する。即ち、装着中のＰＣカードメモリ１の音声デ
ータを、システムバスを介してバッファ用ＲＡＭ８に転
送し、バッファ用ＲＡＭ８に転送された音声データをＡ
ｕｄｉｏ出力部５から出力する。ステップＳ６４では、
ＣＰＵ４は、ＰＣカードメモリ１内に記録された音声デ
ータが全て終了したことを検出し、次いでステップＳ６
３に移行して、装着されているＰＣカードメモリ１を情
報読出装置からイジェクトさせた後、制御動作を終了
（エンド）する。

【００７７】一方、ステップＳ５５において、上記比較
により履歴用メモリ６内に設けられたカードＩＤナンバ
ーレジスタ内に、装着中のＰＣカードメモリ１から読出
されたカードＩＤナンバーに対応するデータと一致する
データが有る場合は、ＣＰＵ４は装着中のＰＣカードメ
モリ１がすでに少なくとも１度は使用されたと判断し、
ステップＳ５９に移行する。ステップＳ５９において、
ＣＰＵ４は、装着中のＰＣカードメモリ１から読出され
たカードＩＤナンバーに対応するデータに基づいて一致
検出フラグを書込む制御を行う。

【００７８】ここで一致検出フラグとは、第１〜第７の
実施例における再生禁止制御用ワードエリアに記録され
るカード再生検出用フラグに相当するものである。ま
た、第８、９の実施例では、ＰＣカードメモリ１の使用
回数制限を行うためのカード再生検出用フラグをＰＣカ
ードメモリ１に記録するのではなく、名称を一致検出フ
ラグとして履歴用メモリ６内に設けた再生禁止制御用ワ
ードエリアに記録する。また、第８、９の実施例におけ
る再生禁止制御用ワードは、各々記憶されているカード
ＩＤナンバーに対応して設けられたシフトレジスタで構
成されている。また、シフトレジスタは１又は複数ビッ
トにより構成されていて、初期状態は０データに設定さ
れている。したがって、ステップＳ５９において一致検
出フラグが書込まれると、シフトレジスタは１ビット加
算される。またＣＰＵ４は、ステップＳ５９において上
記シフトレジスタに一致検出フラグを書込むように制御
した後は、ステップＳ６０に移行する。

【００７９】ステップＳ６０では、ＣＰＵ４がシフトレ
ジスタのビットデータを検出し、上記一致検出フラグが
所定回数書込まれたか否かを検出し、未だ検出フラグが
所定回数書込まれていないと判断した場合は、先に述べ
たステップＳ５７に移行し、その後の動作を同様に実行
する。また、ステップＳ６０において、ＣＰＵ４は、検
出フラグが所定回数書込まれたと判断した場合は、ステ
ップＳ６１に移行し、再生禁止指令を出力し、装着中の
ＰＣカードメモリ１内の音声データが、システムバスに
送出されないように制御し、ステップＳ６２に移行す
る。ステップＳ６２では、ＣＰＵ４は、例えば装着され
たＰＣカードメモリ１はこれ以上は再生できない旨のエ
ラーメッセージをＬＣＤ表示部２に表示させるように制
御した後、ステップＳ６３に移行して、装着されたＰＣ
カードメモリ１を情報読出装置からイジェクトさせた後
制御動作を終了（エンド）する。

【００８０】第８の実施例におけるＣＰＵ４の制御動作
は以上のように行われるため、情報読出装置にＰＣカー
ドメモリ１が装着された場合に、装着中のＰＣカードメ
モリ１のカードＩＤナンバーを、履歴用メモリ６内にす
でに記憶されたカードＩＤナンバーと比較し、一致しな
い場合には新たに履歴用メモリ６内に記憶させ、一致し
た場合には、一致検出フラグによって、その一致回数を
検出することによってＰＣカードメモリ１の使用回数制
限を行うことができる。但し、第８の実施例では、カー
ドＩＤナンバーの比較（ステップＳ５３〜Ｓ５５）を、
再生指令（ステップＳ５７）に先立って行うため、使用
可能なＰＣカードメモリ１が情報読出し装置に装着され
た状態においては、ＰＣカードメモリ１内の音声データ
の再生終了もしくはＰＣカードメモリ１のイジェクトが
なされない限り、当該ＰＣカードメモリ１内の音声デー
タをスタートアドレスから何度でも繰り返し再生するこ
とができてしまう。

【００８１】また、上述した第８の実施例においては、
カードＩＤナンバーの比較（ステップＳ５３〜Ｓ５５）
を、再生指令に先立って行うようにしたが、再生指令の
後にカードＩＤナンバーの比較（ステップＳ５３〜Ｓ５
５）を行うようにしても良い。その例を第９の実施例と
して、図１３にＣＰＵ４の制御動作のフローチャートを
示す。第９の実施例では、ＰＣカードメモリ１内の音声
データの再生終了もしくはＰＣカードメモリ１のイジェ
クトがなされなくても当該音声データの使用回数を制限
することができる。

【００８２】なお、上述した第８及び第９の各実施例に
おける履歴用メモリ６は、情報読出装置が過去に再生し
たＰＣカードメモリの各ＩＤナンバー全てを記憶するよ
うにしたが、履歴用メモリ６は記憶容量に限りがあるた
め、記憶するカードＩＤナンバーの数を所定数（例えば
１０）に設定してもよい。この場合は、所定数越えて更
にカードＩＤナンバーを記憶しなければならなくなった
際に、先に記憶された古いカードＩＤナンバーを削除す
るようにすればよい。また、タイマー７を用いて履歴用
メモリ６がカードＩＤナンバーを記憶する時間を所定時
間（例えば４８時間程度）に設定しても良い。この場合
は、カードＩＤナンバー記憶後、所定時間経過するまで
保持し、経過後は消去するようにして空き容量を確保す
るようにすればよい。また、この場合、履歴用メモリ６
及びタイマー７は、情報読出装置の電源が切れた場合で
もタイマーの動作や、履歴用メモリの記憶動作が継続で
きるように、バックアップ電源９によって駆動される。

【００８３】なお、本発明は、以上述べた各実施例にお
けるＣＰＵ４の制御動作に基づいて構成されたものであ
るが、上記各実施例を適宜組み合わせて行うようにして
も良い。また、上述した各実施例においては、情報読出
装置が再生するＰＣカードメモリ１のデータを使用回数
が制限された音声データとして説明したが、これに限ら
ず、文字データやコンピュータソフトプログラムに関す
るデータであってもよい。

【００８４】

【発明の効果】本発明は以上のように構成したため、請
求項１記載の発明における情報読出制御方法によれば、
書込み可能な記録媒体から記録情報を読出す毎に、記録
媒体に記録情報を読出したことを示すフラグを書込み、
フラグが書込まれる回数が所定回数であることを検出し
た場合に読出しを禁止することにより、記録媒体からの
記録情報の読出し回数を制限することができるため、コ
ストの安いソフトを利用可能にすることができる。

【００８５】また、請求項２記載の発明における情報読
出制御方法によれば、書込み可能な記録媒体から所定回
数目に記録情報を読出す時に、読出した記録情報を書き
換えることにより、以降の情報読出し時に所定回数以前
と同じ記録情報が再生されないので、記録媒体からの記
録情報の読出し回数を制限することができるため、コス
トの安いソフトを利用可能にすることができる。

【００８６】また、請求項３記載の発明における情報読
出装置によれば、記録情報を読出す毎に、一致検出手段
によって、記録媒体に記録されているＩＤ情報と既に記
憶手段に記憶されているＩＤ情報とを比較し、一致を検
出し、記録媒体に記録されているＩＤ情報が所定回数一
致していることを検出されたとき、制御手段によって記
録情報の読出しを禁止することにより、記録媒体からの
記録情報の読出し回数を制限することができるため、コ
ストの安いソフトを利用可能にすることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態に関わる情報読出し装置の
システムブロック図である。

【図２】ＰＣカードメモリの構成の一例を示す図であ
る。

【図３】ＰＣカードメモリ内のフラッシュメモリのデー
タ構成を示した図である。

【図４】インデックス情報部内の再生禁止制御用ワード
の構造の一例を示した図である。

【図５】第１の実施例におけるＣＰＵ４の制御動作フロ
ーチャートを示す図である。

【図６】第２の実施例におけるＣＰＵ４の制御動作フロ
ーチャートを示す図である。

【図７】第３の実施例におけるＣＰＵ４の制御動作フロ
ーチャートを示す図である。

【図８】第４の実施例におけるＣＰＵ４の制御動作フロ
ーチャートを示す図である。

【図９】第５の実施例におけるＣＰＵ４の制御動作フロ
ーチャートを示す図である。

【図１０】第６の実施例におけるＣＰＵ４の制御動作フ
ローチャートを示す図である。

【図１１】第７の実施例におけるＣＰＵ４の制御動作フ
ローチャートを示す図である。

【図１２】第８の実施例におけるＣＰＵ４の制御動作フ
ローチャートを示す図である。

【図１３】第９の実施例におけるＣＰＵ４の制御動作フ
ローチャートを示す図である。

【符号の説明】１・・・・・ＰＣカードメモリ２・・・・・ＬＣＤ表示部３・・・・・キー入力部４・・・・・ＣＰＵ５・・・・・Ａｕｄｉｏ出力部６・・・・・履歴用メモリ７・・・・・タイマー８・・・・・バッファ用ＲＡＭ９・・・・・バックアップ電源１０・・・・フラッシュメモリ

Claims

【特許請求の範囲】

【請求項１】書込み可能な記録媒体に記録された記録
情報の情報読出制御方法において、前記記録情報を読出
す毎に、前記記録情報を読出したことを示すためのフラ
グを前記記録媒体に書込み、書込まれた前記フラグの回
数が所定回数であることを検出した場合に、前記記録情
報の読出を禁止することを特徴とする情報読出制御方
法。
【請求項２】書込み可能な記録媒体に記録された記録
情報の情報読出制御方法において、所定回数目の前記記
録情報の読出し時に、前記記録情報を書き換えることに
より、前記所定回数以降の前記記録情報の読出し時に、
前記所定回数より前と同じ前記記録情報が再生されない
ようにすることを特徴とする情報読出制御方法。
【請求項３】記録情報と共に、前記記録情報を識別す
るため、もしくは、前記記録情報が記録される記録媒体
を識別するためのＩＤ情報を記録している前記記録媒体
から前記記録情報を読出す情報読出装置において、前記ＩＤ情報を記憶する記憶手段と、前記記録情報を読出す毎に、前記記録媒体に記録されて
いるＩＤ情報と前記記憶手段に既に記憶されているＩＤ
情報とを比較し、一致を検出する一致検出手段と、前記記録媒体に記録されているＩＤ情報が、前記一致検
出手段により所定回数一致していることを検出されたと
き、前記記録情報の読出しを禁止する制御手段とを備え
たことを特徴とする情報読出装置。