JPH10208845A - サージ吸収器 - Google Patents
サージ吸収器Info
- Publication number
- JPH10208845A JPH10208845A JP9009340A JP934097A JPH10208845A JP H10208845 A JPH10208845 A JP H10208845A JP 9009340 A JP9009340 A JP 9009340A JP 934097 A JP934097 A JP 934097A JP H10208845 A JPH10208845 A JP H10208845A
- Authority
- JP
- Japan
- Prior art keywords
- surge absorber
- electrodes
- electrode
- varistor element
- absorber according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【課題】 ギャップ放電が起こったとき、続流の発生を
防止することのできるサージ吸収器を提供することを目
的とする。 【解決手段】 板状のバリスタ素子１の上、下面に設け
た二対の電極２ａ，２ｂ，２ｃ，２ｄと、電極２ａ，２
ｂ間に高抵抗層３を形成したものである。
防止することのできるサージ吸収器を提供することを目
的とする。 【解決手段】 板状のバリスタ素子１の上、下面に設け
た二対の電極２ａ，２ｂ，２ｃ，２ｄと、電極２ａ，２
ｂ間に高抵抗層３を形成したものである。
Description
【０００１】
【発明の属する技術分野】本発明は、コンピュータなど
の電気機器、電子機器を異常電圧から保護するためのサ
ージ吸収器に関するものである。
の電気機器、電子機器を異常電圧から保護するためのサ
ージ吸収器に関するものである。
【０００２】
【従来の技術】従来のサージ吸収器は、図８に示すよう
に、上面及び下面に回り込むように両端面に電極２１
ａ，２１ｂを形成した板状のバリスタ素子２０の上面に
高抵抗層２２を形成し、次に高抵抗層２２上に電極２１
ａ，２１ｂに対して並列にギャップを形成するためにギ
ャップ電極２３ａ，２３ｂを形成したものであった。
に、上面及び下面に回り込むように両端面に電極２１
ａ，２１ｂを形成した板状のバリスタ素子２０の上面に
高抵抗層２２を形成し、次に高抵抗層２２上に電極２１
ａ，２１ｂに対して並列にギャップを形成するためにギ
ャップ電極２３ａ，２３ｂを形成したものであった。
【０００３】このサージ吸収器は、図９にその等価回路
を示すように、バリスタ２５とギャップ２６とが並列に
接続された構造である。
を示すように、バリスタ２５とギャップ２６とが並列に
接続された構造である。
【０００４】このサージ吸収器の制限電圧は、放電電流
が増加するに従い、図１０の曲線ｈに示すように上昇す
る。そしてある電圧ｉになるとギャップに放電が起こ
り、制限電圧を低下させて、電子機器や電気機器などを
保護していた。
が増加するに従い、図１０の曲線ｈに示すように上昇す
る。そしてある電圧ｉになるとギャップに放電が起こ
り、制限電圧を低下させて、電子機器や電気機器などを
保護していた。
【０００５】
【発明が解決しようとする課題】この構成によると、ギ
ャップ放電が起こると、実質的に抵抗が０ボルトとな
り、続流が発生し、電子機器などに一時的に電流が供給
されず、電子機器が停止してしまう恐れがあった。
ャップ放電が起こると、実質的に抵抗が０ボルトとな
り、続流が発生し、電子機器などに一時的に電流が供給
されず、電子機器が停止してしまう恐れがあった。
【０００６】そこで本発明は、ギャップ放電が起こった
とき、続流の発生を防止することのできるサージ吸収器
を提供することを目的とするものである。
とき、続流の発生を防止することのできるサージ吸収器
を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】この目的を達成するため
に本発明のサージ吸収器は、板状のバリスタ素子と、こ
のバリスタ素子の上、下面に設けた少なくとも二対の電
極と、少なくともこのバリスタ素子上面に設けた電極間
に形成した高抵抗層とを備えたものであり、バリスタと
ギャップとを並列に接続したものに、直列にバリスタが
接続された状態となるのでギャップ放電が起こったとき
も続流を防ぐことができる。
に本発明のサージ吸収器は、板状のバリスタ素子と、こ
のバリスタ素子の上、下面に設けた少なくとも二対の電
極と、少なくともこのバリスタ素子上面に設けた電極間
に形成した高抵抗層とを備えたものであり、バリスタと
ギャップとを並列に接続したものに、直列にバリスタが
接続された状態となるのでギャップ放電が起こったとき
も続流を防ぐことができる。
【０００８】
【発明の実施の形態】本発明の請求項１に記載の発明
は、板状のバリスタ素子と、このバリスタ素子の上、下
面に設けた少なくとも二対の電極と、少なくともこのバ
リスタ素子上面に設けた電極間に形成した高抵抗層とを
備えたサージ吸収器であり、ギャップ放電が起こったと
き続流を防ぐことができる。
は、板状のバリスタ素子と、このバリスタ素子の上、下
面に設けた少なくとも二対の電極と、少なくともこのバ
リスタ素子上面に設けた電極間に形成した高抵抗層とを
備えたサージ吸収器であり、ギャップ放電が起こったと
き続流を防ぐことができる。
【０００９】請求項２に記載の発明は、上、下面の電極
間の最短距離をａ、高抵抗層の幅をｂ、下面に設けた電
極間の最短距離をｃとしたとき、２ａ＋ｂ＜ｃとなるよ
うにした請求項１に記載のサージ吸収器であり、下面に
設けた電極間に電流が流れるのを防止することができ
る。
間の最短距離をａ、高抵抗層の幅をｂ、下面に設けた電
極間の最短距離をｃとしたとき、２ａ＋ｂ＜ｃとなるよ
うにした請求項１に記載のサージ吸収器であり、下面に
設けた電極間に電流が流れるのを防止することができ
る。
【００１０】請求項３に記載の発明は、バリスタ素子
上、下面に設けた電極をバリスタ素子端縁に至らないよ
うにした請求項１に記載のサージ吸収器であり、バリス
タ素子端面による放電を防ぐことができる。
上、下面に設けた電極をバリスタ素子端縁に至らないよ
うにした請求項１に記載のサージ吸収器であり、バリス
タ素子端面による放電を防ぐことができる。
【００１１】請求項４に記載の発明は、上面に設けた電
極の対向する部分に少なくとも一つの突起を設けた請求
項１に記載のサージ吸収器であり、安定した放電開始電
圧を有するものである。
極の対向する部分に少なくとも一つの突起を設けた請求
項１に記載のサージ吸収器であり、安定した放電開始電
圧を有するものである。
【００１２】請求項５に記載の発明は、上面に設けた電
極の対向する部分の端部は、曲線状である請求項１に記
載のサージ吸収器であり、電界の集中を防止することが
できる。
極の対向する部分の端部は、曲線状である請求項１に記
載のサージ吸収器であり、電界の集中を防止することが
できる。
【００１３】請求項６に記載の発明は、上、下面の電極
間の最短距離をａ、高抵抗層の幅をｂ、下面に設けた前
記電極とこの電極とバリスタ素子を介して対向する上面
の前記電極に隣接する電極との最短距離をｄとしたと
き、ａ＋ｂ＜ｄとなるようにした請求項１に記載のサー
ジ吸収器であり、下面に設けた電極とこの電極とバリス
タ素子を介して対向する上面の電極に隣接する電極との
間に電流が流れるのを防止することができる。
間の最短距離をａ、高抵抗層の幅をｂ、下面に設けた前
記電極とこの電極とバリスタ素子を介して対向する上面
の前記電極に隣接する電極との最短距離をｄとしたと
き、ａ＋ｂ＜ｄとなるようにした請求項１に記載のサー
ジ吸収器であり、下面に設けた電極とこの電極とバリス
タ素子を介して対向する上面の電極に隣接する電極との
間に電流が流れるのを防止することができる。
【００１４】以下本発明の実施の形態について図面を参
照しながら説明する。 （実施の形態１）図１は本実施の形態におけるサージ吸
収器の斜視図、図２は図１におけるＡ−Ｂ断面図、図３
はこのサージ吸収器の等価回路図、図７は本実施の形態
におけるサージ吸収器の制限電圧−放電電流特性曲線図
である。
照しながら説明する。 （実施の形態１）図１は本実施の形態におけるサージ吸
収器の斜視図、図２は図１におけるＡ−Ｂ断面図、図３
はこのサージ吸収器の等価回路図、図７は本実施の形態
におけるサージ吸収器の制限電圧−放電電流特性曲線図
である。
【００１５】図２に示すようにバリスタ素子１の上、下
面に電極２ａ，２ｂ，２ｃ，２ｄを設け、電極２ａ，２
ｂ間に高抵抗層３を設けている。
面に電極２ａ，２ｂ，２ｃ，２ｄを設け、電極２ａ，２
ｂ間に高抵抗層３を設けている。
【００１６】まず、酸化亜鉛を主成分とするバリスタ素
子１上面の中央部分かつ短手方向の両端縁に至るように
高抵抗層３を形成する。この高抵抗層３は耐熱性を有す
る樹脂あるいはガラスなどを用いた。
子１上面の中央部分かつ短手方向の両端縁に至るように
高抵抗層３を形成する。この高抵抗層３は耐熱性を有す
る樹脂あるいはガラスなどを用いた。
【００１７】次に、銀、ニッケル、パラジウムなどを用
いて、焼付あるいはメッキなどにより電極２ａ，２ｂ，
２ｃ，２ｄを形成した。電極２ａ，２ｂは、バリスタ素
子１端縁に至らないようにかつ高抵抗層３の端縁を覆
い、この高抵抗層３を介してほぼ対称に形成した。また
電極２ａ，２ｂの対向する部分の端部は、電界の集中を
防止するために曲線状にしている。さらに電極２ｃ，２
ｄは、バリスタ素子１を介して、それぞれ電極２ａ，２
ｂと対向するようにかつバリスタ素子１端縁に至らない
ように形成した。
いて、焼付あるいはメッキなどにより電極２ａ，２ｂ，
２ｃ，２ｄを形成した。電極２ａ，２ｂは、バリスタ素
子１端縁に至らないようにかつ高抵抗層３の端縁を覆
い、この高抵抗層３を介してほぼ対称に形成した。また
電極２ａ，２ｂの対向する部分の端部は、電界の集中を
防止するために曲線状にしている。さらに電極２ｃ，２
ｄは、バリスタ素子１を介して、それぞれ電極２ａ，２
ｂと対向するようにかつバリスタ素子１端縁に至らない
ように形成した。
【００１８】図２に示すように上、下面の電極２ａと２
ｃあるいは２ｂと２ｄ間の最短距離をａ、高抵抗層３の
幅をｂ、下面に設けた電極２ｃ，２ｄ間の最短距離をｃ
としたとき、２ａ＋ｂ＜ｃとなるようにすることによ
り、下面に設けた電極２ｃ，２ｄ間に電流が流れるのを
防止している。また、下面に設けた電極２ｃ（あるいは
２ｄ）と上面に設けた電極２ｂ（あるいは２ａ）の最短
距離をｄとしたとき、ａ＋ｂ＜ｄとなるようにし、下面
に設けた電極２ｃ（あるいは２ｄ）と上面に設けた電極
２ｂ（あるいは２ａ）間に電流が流れるのを防止してい
る。
ｃあるいは２ｂと２ｄ間の最短距離をａ、高抵抗層３の
幅をｂ、下面に設けた電極２ｃ，２ｄ間の最短距離をｃ
としたとき、２ａ＋ｂ＜ｃとなるようにすることによ
り、下面に設けた電極２ｃ，２ｄ間に電流が流れるのを
防止している。また、下面に設けた電極２ｃ（あるいは
２ｄ）と上面に設けた電極２ｂ（あるいは２ａ）の最短
距離をｄとしたとき、ａ＋ｂ＜ｄとなるようにし、下面
に設けた電極２ｃ（あるいは２ｄ）と上面に設けた電極
２ｂ（あるいは２ａ）間に電流が流れるのを防止してい
る。
【００１９】このサージ吸収器の働きについて具体的に
説明する。図３に示すように、バリスタ５ｂとギャップ
６とが並列に接続されたものに、バリスタ５ａ，５ｂを
直列に接続している。このサージ吸収器は放電電流が増
加するに従い図７の曲線ｅのように、制限電圧が上昇す
る。従来は制限電圧が上昇し、ある電圧ｆでギャップに
放電が起こり、実質的に抵抗が０ボルトになり続流が発
生する恐れがあった。しかし本実施の形態によるサージ
吸収器では、直列に接続されたバリスタ５ａ，５ｂが存
在するため、続流が発生することなく、曲線ｇに示すよ
うな低い制限電圧を得ることができる。
説明する。図３に示すように、バリスタ５ｂとギャップ
６とが並列に接続されたものに、バリスタ５ａ，５ｂを
直列に接続している。このサージ吸収器は放電電流が増
加するに従い図７の曲線ｅのように、制限電圧が上昇す
る。従来は制限電圧が上昇し、ある電圧ｆでギャップに
放電が起こり、実質的に抵抗が０ボルトになり続流が発
生する恐れがあった。しかし本実施の形態によるサージ
吸収器では、直列に接続されたバリスタ５ａ，５ｂが存
在するため、続流が発生することなく、曲線ｇに示すよ
うな低い制限電圧を得ることができる。
【００２０】また、バリスタ５ａ，５ｂ，５ｃのバリス
タ電圧の和を４７０Ｖ（ＡＣ２２０Ｖ対応）、バリスタ
５ａ，５ｃのバリスタ電圧の和を２２０Ｖ（ＡＣ１００
Ｖ対応）に設定すれば、ＡＣ１００Ｖ回路において中性
線欠相や誤配線によりＡＣ２２０Ｖが印加されギャップ
放電が起こると、ＡＣ１００Ｖ回路対応用の低い制限電
圧を得ることができ、接続している電子機器や電気機器
をサージ電圧から保護することができる。
タ電圧の和を４７０Ｖ（ＡＣ２２０Ｖ対応）、バリスタ
５ａ，５ｃのバリスタ電圧の和を２２０Ｖ（ＡＣ１００
Ｖ対応）に設定すれば、ＡＣ１００Ｖ回路において中性
線欠相や誤配線によりＡＣ２２０Ｖが印加されギャップ
放電が起こると、ＡＣ１００Ｖ回路対応用の低い制限電
圧を得ることができ、接続している電子機器や電気機器
をサージ電圧から保護することができる。
【００２１】（実施の形態２）図４は本実施の形態にお
けるサージ吸収器の上面図であり、実施の形態１におけ
るサージ吸収器の電極２ａ，２ｂの対向する側に曲線状
の突起４ａ，４ｂを設けたものである。この突起４ａ，
４ｂの間隔で放電開始電圧が決まる。
けるサージ吸収器の上面図であり、実施の形態１におけ
るサージ吸収器の電極２ａ，２ｂの対向する側に曲線状
の突起４ａ，４ｂを設けたものである。この突起４ａ，
４ｂの間隔で放電開始電圧が決まる。
【００２２】（実施の形態３）図５は本実施の形態にお
けるサージ吸収器の断面図であり、実施の形態１におけ
るサージ吸収器においてバリスタ素子１の下面に凹部を
１箇所設け、電極２ｃ，２ｄ間の距離を長くしたもので
ある。この凹部を複数設けることにより、電極２ｃ，２
ｄ間距離をより長くすることができ、サージ吸収器の小
型化を図ることができる。
けるサージ吸収器の断面図であり、実施の形態１におけ
るサージ吸収器においてバリスタ素子１の下面に凹部を
１箇所設け、電極２ｃ，２ｄ間の距離を長くしたもので
ある。この凹部を複数設けることにより、電極２ｃ，２
ｄ間距離をより長くすることができ、サージ吸収器の小
型化を図ることができる。
【００２３】（実施の形態４）図６は本実施の形態にお
けるサージ吸収器の断面図であり、板状のバリスタ素子
１の上、下面にそれぞれ３つの電極２ａ，２ｂ，２ｃ，
２ｄ，２ｅ，２ｆを形成し、電極２ａと電極２ｂ間およ
び電極２ｂと電極２ｅ間にそれぞれ高抵抗層３，３ａを
設けたものである。一つのバリスタ素子１に実施の形態
１に示すようなサージ吸収器を２つ形成したものであ
る。このように複数のサージ吸収器を形成することによ
り、小型化および部品点数の削減を図ることができる。
けるサージ吸収器の断面図であり、板状のバリスタ素子
１の上、下面にそれぞれ３つの電極２ａ，２ｂ，２ｃ，
２ｄ，２ｅ，２ｆを形成し、電極２ａと電極２ｂ間およ
び電極２ｂと電極２ｅ間にそれぞれ高抵抗層３，３ａを
設けたものである。一つのバリスタ素子１に実施の形態
１に示すようなサージ吸収器を２つ形成したものであ
る。このように複数のサージ吸収器を形成することによ
り、小型化および部品点数の削減を図ることができる。
【００２４】
【発明の効果】以上本発明によると、ギャップバリスタ
とが並列に接続されたものに、直列にバリスタが接続さ
れた状態となるのでギャップ放電が起こったときも続流
を防ぐことができる。
とが並列に接続されたものに、直列にバリスタが接続さ
れた状態となるのでギャップ放電が起こったときも続流
を防ぐことができる。
【００２５】また、バリスタ電圧の和を４７０Ｖ（ＡＣ
２２０Ｖ対応）、ギャップに直列に接続したバリスタの
バリスタ電圧の和を２２０Ｖ（ＡＣ１００Ｖ対応）に設
定すれば、ＡＣ１００Ｖ回路において中性線欠相や誤配
線によりＡＣ２２０Ｖが印加されギャップ放電が起こる
と、ＡＣ１００Ｖ回路対応用の低い制限電圧を得ること
ができ、接続している電子機器や電気機器をサージ電圧
から保護することができる。
２２０Ｖ対応）、ギャップに直列に接続したバリスタの
バリスタ電圧の和を２２０Ｖ（ＡＣ１００Ｖ対応）に設
定すれば、ＡＣ１００Ｖ回路において中性線欠相や誤配
線によりＡＣ２２０Ｖが印加されギャップ放電が起こる
と、ＡＣ１００Ｖ回路対応用の低い制限電圧を得ること
ができ、接続している電子機器や電気機器をサージ電圧
から保護することができる。
【図１】実施の形態１におけるサージ吸収器の斜視図
【図２】図１のＡ−Ｂ断面図
【図３】図１に示すサージ吸収器の等価回路図
【図４】実施の形態２におけるサージ吸収器の上面図
【図５】実施の形態３におけるサージ吸収器の断面図
【図６】実施の形態４におけるサージ吸収器の断面図
【図７】実施の形態１におけるサージ吸収器の制限電圧
−放電電流の特性曲線図
−放電電流の特性曲線図
【図８】従来のサージ吸収器の斜視図
【図９】従来のサージ吸収器の等価回路図
【図１０】従来のサージ吸収器の制限電圧−放電電流の
特性曲線図
特性曲線図
１ バリスタ素子 ２ａ 電極 ２ｂ 電極 ２ｃ 電極 ２ｄ 電極 ２ｅ 電極 ２ｆ 電極 ３ 高抵抗層 ４ａ 突起 ４ｂ 突起
Claims (6)
- 【請求項１】 板状のバリスタ素子と、このバリスタ素
子の上、下面に設けた少なくとも二対の電極と、少なく
ともこのバリスタ素子上面に設けた電極間に形成した高
抵抗層とを備えたサージ吸収器。 - 【請求項２】 上、下面の電極間の最短距離をａ、高抵
抗層の幅をｂ、下面に設けた電極間の最短距離をｃとし
たとき、２ａ＋ｂ＜ｃとなるようにした請求項１に記載
のサージ吸収器。 - 【請求項３】 バリスタ素子上、下面に設けた電極は、
バリスタ素子端縁に至らないようにした請求項１に記載
のサージ吸収器。 - 【請求項４】 上面に設けた電極の対向する部分に少な
くとも一つの突起を設けた請求項１に記載のサージ吸収
器。 - 【請求項５】 上面に設けた電極の対向する部分の端部
は、曲線状である請求項１に記載のサージ吸収器。 - 【請求項６】 上、下面の電極間の最短距離をａ、高抵
抗層の幅をｂ、下面に設けた前記電極とこの電極とバリ
スタ素子を介して対向する上面の前記電極に隣接する電
極との最短距離をｄとしたとき、ａ＋ｂ＜ｄとなるよう
にした請求項１に記載のサージ吸収器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9009340A JPH10208845A (ja) | 1997-01-22 | 1997-01-22 | サージ吸収器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9009340A JPH10208845A (ja) | 1997-01-22 | 1997-01-22 | サージ吸収器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10208845A true JPH10208845A (ja) | 1998-08-07 |
Family
ID=11717752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9009340A Pending JPH10208845A (ja) | 1997-01-22 | 1997-01-22 | サージ吸収器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10208845A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010061519A1 (ja) * | 2008-11-26 | 2010-06-03 | 株式会社 村田製作所 | Ｅｓｄ保護デバイス及びその製造方法 |
| CN102224649A (zh) * | 2008-11-26 | 2011-10-19 | 株式会社村田制作所 | Esd保护器件及其制造方法 |
-
1997
- 1997-01-22 JP JP9009340A patent/JPH10208845A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010061519A1 (ja) * | 2008-11-26 | 2010-06-03 | 株式会社 村田製作所 | Ｅｓｄ保護デバイス及びその製造方法 |
| CN102224648A (zh) * | 2008-11-26 | 2011-10-19 | 株式会社村田制作所 | Esd保护器件及其制造方法 |
| CN102224649A (zh) * | 2008-11-26 | 2011-10-19 | 株式会社村田制作所 | Esd保护器件及其制造方法 |
| JPWO2010061519A1 (ja) * | 2008-11-26 | 2012-04-19 | 株式会社村田製作所 | Ｅｓｄ保護デバイス及びその製造方法 |
| US8455918B2 (en) | 2008-11-26 | 2013-06-04 | Murata Manufacturing Co., Ltd. | ESD protection device and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2004061885A1 (ja) | 保護素子 | |
| KR100495133B1 (ko) | 피티씨 서미스터 | |
| JP3175102B2 (ja) | 正特性サーミスタ素体および正特性サーミスタ | |
| JPH10208845A (ja) | サージ吸収器 | |
| JP2013179212A (ja) | チップ抵抗器 | |
| US6215388B1 (en) | Parallel connected PTC elements | |
| JPH04162691A (ja) | 混成集積回路 | |
| US10748681B2 (en) | Voltage-dependent resistor device for protecting a plurality of conductors against a power surge | |
| JPS6015276Y2 (ja) | 複合厚膜バリスタ | |
| JPS6015275Y2 (ja) | 複合厚膜バリスタ | |
| JP2001126901A (ja) | チップ部品 | |
| JP3465315B2 (ja) | 正特性サーミスタ | |
| JPS6022566Y2 (ja) | サ−ジ吸収器 | |
| US20250174380A1 (en) | Multilayer varistor | |
| JPS6015277Y2 (ja) | 厚膜バリスタ | |
| JP2002033203A (ja) | 複合電子部品 | |
| JPH0436559Y2 (ja) | ||
| JP2001223061A (ja) | 電子部品及び電子装置 | |
| JPS63296316A (ja) | サ−ジ吸収器 | |
| JPS62163Y2 (ja) | ||
| JPH0547447Y2 (ja) | ||
| JPH043480Y2 (ja) | ||
| JPH0580116B2 (ja) | ||
| JPH1070002A (ja) | Ｐｔｃセラミックサーミスタ | |
| JPH0422004B2 (ja) |