JPH10209083A - チタンと窒素を含有する薄膜の蒸着法 - Google Patents

チタンと窒素を含有する薄膜の蒸着法

Info

Publication number
JPH10209083A
JPH10209083A JP10023734A JP2373498A JPH10209083A JP H10209083 A JPH10209083 A JP H10209083A JP 10023734 A JP10023734 A JP 10023734A JP 2373498 A JP2373498 A JP 2373498A JP H10209083 A JPH10209083 A JP H10209083A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
present
plasma
tin
ticl
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10023734A
Other languages
English (en)
Other versions
JP4169383B2 (ja
Inventor
Joing-Ping Lu
− ピン ルー ジオン
Ming-Jang Hwang
− ジャン フワン ミン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH10209083A publication Critical patent/JPH10209083A/ja
Application granted granted Critical
Publication of JP4169383B2 publication Critical patent/JP4169383B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01306—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon
    • H10D64/01308—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal
    • H10D64/01312—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal the additional layer comprising a metal or metal silicide formed by deposition, i.e. without a silicidation reaction, e.g. sputter deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/43—Chemical deposition, e.g. chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/047—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein
    • H10W20/048—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers by introducing additional elements therein by using plasmas or gaseous environments, e.g. by nitriding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

(57)【要約】 【課題】 障壁用、ゲート誘電体用及びコンデンサ電極
用の窒化チタンベース膜を蒸着すること。 【解決手段】 本発明の一実施態様は、半導体ウェーハ
をＴｉＣｌ4 と、Ｈ2 と、Ｎ2 とに実質的に同時にさら
す工程と、上記半導体ウェーハをプラズマにさらして、
上記のＴｉＣｌ4 、Ｈ2 及びＮ2 と、上記プラズマとの
組合により上記半導体ウェーハ上にＴｉＮベース膜を蒸
着形成する工程とから成る、ＴｉＮベース膜を半導体ウ
ェーハ上に蒸着する方法である。本発明の別の実施態様
は、上記半導体ウェーハを更にＳｉＨ4 にさらして半導
体ウェーハ上にＴｉＳｉx Ｎy 膜を形成することを含
む。本発明の他の実施態様は、上記半導体ウェーハを更
にＢ2Ｈ6 にさらして半導体ウェーハ上にＴｉＮx Ｂy
層を形成することを含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一般的には半導体
デバイスの製法、特定的にはＴｉＮをベースとする膜の
形成に関する。
【０００２】
【従来の技術】窒化チタン含有膜は普通コンタクト、ビ
ア、トレンチ及び層間配線積層（interconnect stack)
での拡散障壁として用いられる。かかる膜は化学蒸着
（ＣＶＤ）タングステンの「接着」層として、ＣＶＤタ
ングステン、ＣＶＤアルミニウムの核生成層としてコン
タクト、ビア及びビア用のライナとして、コンデンサ電
極として、及び反射防止膜としても用いられる。障壁層
が良好であるには、ステップカバレッジが良好でコンタ
クト、ビア及びトレンチ底部でボイドのないプラッグ形
成と充分な障壁厚を達成させること、拡散障壁の性質が
良好で金属及びその他の材料の下層への拡散を防止する
こと、熱サイクル中は不活性であり隣接材料との反応性
が低いこと、並びに低抵抗率、低コンタクト／ビア抵
抗、低接合漏れ、等の電気的性質が受け入れられること
が要件である。
【０００３】現在、ＴｉＮベース障壁膜は、反応性スパ
ッタリングを用いる物理気相蒸着法（ＰＶＤ）により形
成する。この型式のスパッタリング法は照準線技術であ
り、ステップカバリッジの悪い膜ができる。最小構成寸
法は縮小化の傾向にあり、コンタクト／ビア／トレンチ
のアスペクト比は増大化の傾向にあるので、等角写像膜
(conformal films) 形成法は需要が高い。
【０００４】ＣＶＤ法は、利点として良好なステップカ
バレッジが得られる可能性が高く、過去数年間ＴｉＮベ
ース膜の製造で注目されてきている。現在、ＣＶＤ法で
は２型式が開発されている。一つは、テトラス（ジメチ
ルアミノ）−チタン（ＴＤＭＡＴ）、テトラス（ジエチ
ルアミノ）−チタン（ＴＤＥＡＴ）、等の金属有機（Ｍ
Ｏ）前駆物質に基づくものであり、もう一つはＴｉＣｌ
4 ／ＮＨ3 、等の無機前駆物質に基づくものである。Ｍ
Ｏに基づく方法は、炭素含有量が高く、安定性の低い膜
ができる。ＴｉＣｌ4 ／ＮＨ3 法は、高蒸着温度が必要
となり、ＮＨ4Ｃｌ塩生が関係する幾つかの問題があ
る。
【０００５】ＴｉＳｉx Ｎy の先行技術ＣＶＤ法はＴｉ
［Ｎ（Ｃ2 Ｈ5 ）2 ］4 ／ＮＨ3 ／ＳｉＨ4 化学薬品を
用いる。この方法の欠点としては、Ｔｉ前駆物質とＮＨ
3 とが気相反応であること、前駆物質としてのＴｉＣｌ
4 を用いた膜に較べて形成膜は密度が低く、安定性が劣
ること、及びＴｉＣｌ4 に較べて金属有機前駆物質の蒸
気圧が低いことである。
【０００６】ＣＶＤを用いて工具にＴｉＮ膜を蒸着させ
る方法が開発されている（Ｆ．Ｈ．Ｍ．サンダース(San
ders) とＧ．バースプイ(Verspui) ：プラズマ補助化学
蒸着法によるＴｉＮ生長への温度の影響、１６１固体薄
膜Ｌ８７−Ｌ９０（１９８８））。この方法は、Ｈ2 、
Ｎ2 及びＴｉＣｌ4 の組合せをプラズマと一緒に用いて
工具上にＴｉＮ層を形成させて、工具を防食するもので
ある。
【０００７】
【発明が解決しようとする課題】本発明の目的は、障壁
用、ゲート誘電体用及びコンデンサ電極用の下記の長所
がある窒化チタンベース膜の蒸着にある。本発明の長所
は、標準的ＰＶＤで形成したＴｉＮベース膜よりもステ
ップカバレッジが良いこと、膜蒸着にＴｉＣｌ4を用い
ること（ＴｉＣｌ4 はＭＯ前駆物質よりも蒸気圧が高
く、安価である）、ＭＯＣＶＤで形成した膜よりも本発
明で形成した膜の純度、密度及び安定性が高いこと、Ｎ
Ｈ4 Ｃｌ塩の生成が極めて少ないこと、標準的方法より
も蒸着温度が低いこと、並びにＳｉ／Ｎ原子比、Ｂ／Ｎ
原子比の制御に自由度があることである。
【０００８】
【課題を解決するための手段】上記の課題は、半導体ウ
ェーハをＴｉＣｌ4 と、Ｈ2 と、Ｎ2 とに実質的に同時
にさらす工程、並びに上記半導体ウェーハをプラズマに
さらして、上記のＴｉＣｌ4 、Ｈ2 及びＮ2 と、上記プ
ラズマとの組合せにより上記半導体ウェーハ上にＴｉＮ
ベース膜を蒸着形成する工程を含む、ＴｉＮベース膜を
半導体ウェーハ上に蒸着する方法によって達成される。
上記課題の達成は、上記半導体ウェーハを更にＳｉＨ4
にさらして半導体ウェーハ上にＴｉＳｉx Ｎy 膜を形成
すること、また、上記半導体ウェーハを更にＢ2 Ｈ6 に
さらして半導体ウェーハ上にＴｉＮx Ｂy 層を形成する
ことをも含む。
【０００９】
【発明の実施の形態】本発明の実施態様は、ＴｉＮベー
ス膜の新規形成を中心として展開するもので、図１、図
２及び図３に示すように、本発明の新規のＴｉＮベース
膜は、コンタクト／ビア／トレンチ用のライナ、導電性
ゲート構造の下層をなす拡散障壁／接着層又は蓄積コン
デンサー用の電極（複数）を形成するのに用いられる。
【００１０】本発明の一実施態様は、ＴｉＮ層の新規な
化学気相蒸着法である。本発明のこの実施態様はＴｉＣ
ｌ4 、Ｎ2 及びＨ2 をプラズマと一緒に用い、ＴｉＮ層
を形成するもので、この反応は次の様に進む。
【００１１】
【化１】
【００１２】具体的には、ウェーハをプラズマ室内に挿
入し、ＴｉＣｌ4 と、Ｎ2 と、Ｈ2とをプラズマ（好ま
しくは窒素プラズマ）を室内に生成させながら室内に圧
送する。これらのガスとプラズマとの組合せでウェーハ
上へのＴｉＮ膜の化学蒸着が生ずる。上記のように、
（先行技術の溶液を劣化させた）有害な塩は何等生成し
ない。好ましくは、上記反応は、下記条件下でプラズマ
反応器（又は高密度プラズマ反応器）内で起る。 ＴｉＣｌ4 流量：約２０〜１００ｓｃｃｍ（Ｎ2 を担体
ガスとして用いる）；Ｎ2 流量：約２００〜５００ｓｃ
ｃｍ； Ｈ2 流量：約３００〜５５０ｓｃｃｍ； ウェーハ保持体温度：約３５０°〜５００℃； 全圧：約０．５〜１．５Ｔｏｒｒ； 電極間隔：約５００〜７５０ミル； ＲＦ電力密度：約１〜２．５Ｗ／ｃｍ2 ；及び 蒸着時間：約１０〜６０秒（好ましくは約２５秒）。 本発明のこの実施態様では、約１０〜３０ｎｍの層が形
成する。
【００１３】本発明の他の実施態様は、ＴｉＮ層の新規
な化学気相法に関連する。本発明のこの実施態様はＣＶ
Ｄ法と、ＴｉＣｌ4 、Ｎ2 、ＳｉＨ4 及びＨ2 をプラズ
マと一緒に用いてＴｉＳｉx Ｎy 層を形成させる。この
反応は次の様に進む。
【００１４】
【化２】
【００１５】具体的には、ウェーハをプラズマ室内に挿
入し、ＴｉＣｌ4 、Ｎ2 、ＳｉＨ4及びＨ2 を、プラズ
マ（好ましくは窒素プラズマ）を室内で生成させながら
室内に圧送する。これらのガスとプラズマとの組合せで
ウェーハ上にＴｉＳｉx Ｎyの化学蒸着が生ずる。上記
のように、（先行技術の溶液を劣化させた）有害な塩は
何等生成しない。好ましくは、上記反応は、プラズマ反
応器（又は高密度プラズマ反応器）内で起る。好ましく
は、下記反応条件が用いられる。 ＴｉＣｌ4 流量：約２０〜１００ｓｃｃｍ（Ｎ2 を担体
ガスとして用いる）； ＳｉＨ4 流量：約２〜１０ｓｃｃｍ； Ｎ2 流量：約２００〜５００ｓｃｃｍ； Ｈ2 流量：約３００〜５５０ｓｃｃｍ； ウェーハ保持体温度：約３５０°〜５００℃； 全圧：約０．５〜１．５Ｔｏｒｒ； 電極間隔：約５００〜７５０ミル； ＲＦ電力密度：約１〜２．５Ｗ／ｃｍ2 ；及び 蒸着時間：約１０〜６０秒（好ましくは約１０〜３０
秒）。 本発明のこの実施態様では、約１０〜３０ｎｍの層が形
成する。
【００１６】本発明の他の実施態様はＴｉＮ層の新規な
化学気相蒸着法に関連する。本発明のこの実施態様は、
ＣＶＤ法を用い、しかもＴｉＣｌ4 、Ｎ2 、Ｂ2 Ｈ6 及
びＨ2 をプラズマと一緒に用いてＴｉＳｉx Ｎy 層を形
成する。この反応は次の様に進む。
【００１７】
【化３】
【００１８】具体的には、ウェーハをプラズマ室内に挿
入し、ＴｉＣｌ4 、Ｎ2 、Ｂ2 Ｈ6及びＨ2 を、プラズ
マ（好ましくは窒素プラズマ）を室内で生成しながら室
内に圧送する。これらのガスとプラズマとの組合せで、
ウェーハ上にＴｉＮx Ｂy の化学蒸着が生ずる。上記の
ように、（先行技術の溶液を劣化させた）有害な塩は何
等生成しない。好ましくは、上記の反応は、Ｎ2 プラズ
マを用いて、プラズマ反応器（又は高密度プラズマ反応
器）内で起る。好ましくは、下記の反応条件が用いられ
る。 ＴｉＣｌ4 流量：約２０〜１００ｓｃｃｍ（Ｎ2 を担体
ガスとして用いる）； １０％Ｂ2 Ｈ6 ／９０％Ｎ2 流量：約２０〜１００ｓｃ
ｃｍ； Ｎ2 流量：約１５０〜４５０ｓｃｃｍ； Ｈ2 流量：約３００〜５５０ｓｃｃｍ； ウェーハ保持体温度：約３５０°〜５００℃； 全圧：約０．５〜１．５Ｔｏｒｒ； 電極間隔：約５００〜７５０ミル； ＲＦ電力密度：約１〜２．５Ｗ／ｃｍ2 ；及び 蒸着時間：約１０〜６０秒（好ましくは約２５秒）。 本発明のこの実施態様では、約１０〜３０ｎｍの層が形
成する。
【００１９】好ましくは、本発明のこれらの実施態様
は、好ましくはＲＦプラズマ電力印加電極を用いてプラ
ズマＣＶＤ反応器内で実施する。ウェーハを反応器内に
導入し、基板保持体を所定蒸着温度（３００°〜５５０
℃）に加熱したのち、所要反応物質を反応器内に流入
し、流入を約５〜１０秒で安定させる。流入が安定した
あとの反応器内の全圧は、好ましくは０．５〜５Ｔｏｒ
ｒの範囲とする。ＲＦ電力を次いで印加する。好ましい
電力密度は約０．５〜２．５Ｗ／ｃｍ2 である。この工
程の持続時間は、膜の所望厚さで決める。ＴｉＣｌ4 と
ＳｉＨ4 又はＢ2 Ｈ5 の流入を停止させてから、Ｈ2 ／
Ｎ2 の流入とＲＦ電力の印加を好ましくは更に数秒持続
して、残留Ｔｉ、Ｓｉ又はＢ前駆物質の反応を完全にす
る。
【００２０】本発明の上記実施態様はいろいろな多くの
仕方で実施できる。図１は直接蓄積コンデンサに接続し
たコンタクトを示しているが、本発明の実施態様はどん
なコンタクト／ビア／トレンチの形成にも用いられる。
図１は半導体デバイスの断面図である。具体的には、図
１は本発明のＴｉＮをベースとするライナで内張りした
コンタクト／ビア／トレンチ２０を示す。ライナ２は、
本発明の第１の実施態様で形成したＴｉＮ、本発明の第
２の実施態様で形成したＴｉＳｉx Ｎy 又は本発明の第
３の実施態様で形成したＴｉＮｉx Ｂy から成るもので
よい。これらのライナはいずれも拡散障壁として有用で
あり、ビア／コンタクト／トレンチ金属３（好ましく
は、タングステン、アルミニウム、銅又はこれらの任意
の組合せ）のシリコン、シリサイド又は誘電材料（例え
ばＰＳＧ、ＢＰＳＧ、ＳＯＧ、ＨＳＱ、エーロゲル、キ
セロゲル又は他の任意の酸化物若しくは窒化物系材料）
との拡散／反応を防止する。更に、本発明で形成したラ
イナは、タングステン・メタリゼイションとアルミニウ
ム・リフローの密着を促進する。更に、本発明で形成し
たライナは、標準ＭＯＣＶＤ法よりも抵抗率が低くな
り、従って、本発明を用いるコンタクト／ビア／トレン
チはコンタクト／ビア抵抗が低くなる。ダマシン法又は
別の他の方法と併用して本発明を上記のようにしてコン
タクト／ビア／トレンチの形状に対して用いてもよい。
更に、本発明はアルミニウム、銅、タングステン又は他
の任意のメタリゼイションの型式に対しても使用でき
る。本発明は加圧埋め込み法でも使用できる。
【００２１】図２は、本発明の実施態様で形成した層を
用いた記憶デバイス（好ましくはＤＲＡＭ）用蓄積コン
デンサの断面図である。頂部電極２６及び／又は蓄積ノ
ード２２は、本発明の実施態様を用いて形成したＴｉ
Ｎ、ＴｉＳｉx Ｎy 又はＴｉＮｉx Ｂy から成る。本発
明の実施態様を用いて形成した頂部と底部電極は、ＭＯ
ＣＶＤ膜よりも質量密度が高くなり、洩れ電流は低下す
る。好ましくは、誘電層２４は蓄積ノード２２上に形成
する。誘電層２４は酸化物、窒化物又はこれら２種の組
合せ（例えば、酸化物−窒化物−酸化物積層又は酸化物
−窒化物積層又はオキシ窒化物）から成る。更に、誘電
層２４は五酸化タンタル（Ｔａ2 Ｏ5 ）、チタン酸バリ
ウム・ストロンチウム又は略してＢＳＴ（Ｂａ1-x Ｓｒ
x ＴｉＯ3）、チタン酸ストロンチウム（ＳｒＴｉ
Ｏ3 ）、タンタル酸ストロンチウム・ビスマス又は略し
てＳＢＴ及びチタン酸鉛ジルコニウム又は略してＰＺＴ
（Ｐｂ1-x Ｚｒx ＴｉＯ3 ）から成るものでもよい。高
誘電率材料（例えばＫ≧−２０）の使用が好ましい。例
えば、約４００℃で蒸着した厚さ１５ｎｍのＴａ2 Ｏ5
膜を使用できる。
【００２２】図３は、ゲート構造１４の１部を形成する
のに本発明を用いる半導体の断面図である。ゲート構造
１４は、多結晶シリコン（好ましくは、ドーピング処理
したもの）、シリサイド化多結晶シリコン又は金属を用
いて形成できる。しかし、積層（好ましくは、多結晶シ
リコン−金属積層、更に好ましくは、多結晶シリコン−
タン積層）を用いるとゲート構造のシート抵抗が低下
し、従ってデバイスはＲＣ定数が低下する（従って性能
は向上する）。しかし、タングステンと多結晶シリコン
との反応を防止するために拡散障壁が必要となる。更
に、タングステン層とゲート絶縁体５との密着を向上さ
せるために、タングステンをベースとするゲート構造で
は密着促進剤が必要となる。具体的には、本発明の実施
態様を用いて形成したＴｉＮ、ＴｉＳｉx Ｎy 又はＴｉ
Ｎx Ｂy 層をゲート構造１４の多結晶シリコン部とゲー
ト１４の上層タングステン部との間に、又はゲート絶縁
体５（好ましくは酸化物、窒化物又はこれらの組合せ）
と好ましくはタングステンから成るゲート構造１４との
間に用いる。
【００２３】本発明を実施態様を参照しながら記載した
が、上記の記載は限定を目的とするものではない。本発
明の上記の実施態様及び他の実施態様のいろいろな改変
と組合せが上記から当業者にとって容易と考えられる。
従って、請求項はこのような改変又は実施態様を含むも
のである。
【００２４】以上の説明に関して更に以下の項を開示す
る。 （１） ＴｉＮベース膜を半導体ウェーハ上に蒸着する
方法において、上記半導体ウェーハをＴｉＣｌ4 と、Ｈ
2 と、Ｎ2 とに実質的に同時にさらす工程、及び上記半
導体ウェーハをプラズマにさらし、上記のＴｉＣｌ4 、
Ｈ2 及びＮ2 と、上記プラズマとの組合せにより上記半
導体ウェーハ上にＴｉＮベース膜を蒸着形成する工程を
含む、上記方法。 （２） 半導体ウェーハを更にＳｉＨ4 にさらして半導
体基板上にＴｉＳｉxＮy 層を形成させる、第１項記載
の方法。 （３） 半導体ウェーハを更にＢ2 Ｈ6 にさらして半導
体ウェーハ上にＴｉＮx Ｂy 層を形成させる、第１項記
載の方法。 （４） 本発明の一実施態様は、半導体ウェーハをＴｉ
Ｃｌ4 と、Ｈ2 と、Ｎ2 とに実質的に同時にさらす工
程、並びに上記半導体ウェーハをプラズマにさらして、
上記ＴｉＣｌ4 、Ｈ2 及びＮ2 と、上記プラズマとの組
合により上記半導体ウェーハ上にＴｉＮベース膜を蒸着
形成する工程とから成る、ＴｉＮベース膜を半導体ウェ
ーハ上に蒸着する方法である。本発明の別の実施態様
は、上記の半導体ウェーハを更にＳｉＨ4 にさらして半
導体ウェーハ上にＴｉＳｉx Ｎy 膜を形成することを含
む。本発明の他の実施態様は、上記半導体ウェーハを更
にＢ2Ｈ6 にさらして半導体ウェーハ上にＴｉＮx Ｂy
層を形成することを含む。
【図面の簡単な説明】
【図１】本発明の一実施態様を用いて製造したコンタク
ト／ビア／トレンチの断面図である。
【図２】本発明の一実施態様を用いて製造したＤＲＡＭ
コンデンサ構造の断面図である。
【図３】本発明の一実施態様を用いて製造した半導体デ
バイスの断面図である。

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 ＴｉＮベース膜を半導体ウェーハ上に蒸
    着する方法において、上記半導体ウェーハをＴｉＣｌ4
    と、Ｈ2 と、Ｎ2 とに実質的に同時にさらす工程、並び
    に上記半導体ウェーハをプラズマにさらし、上記のＴｉ
    Ｃｌ4 、Ｈ2及びＮ2 と、上記プラズマとの組合せによ
    り上記半導体ウェーハ上にＴｉＮベース膜を蒸着形成す
    る工程を含む、上記方法。
JP02373498A 1997-01-21 1998-01-21 チタンと窒素を含有する薄膜の蒸着法 Expired - Fee Related JP4169383B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3587797P 1997-01-21 1997-01-21
US035877 1997-01-21

Publications (2)

Publication Number Publication Date
JPH10209083A true JPH10209083A (ja) 1998-08-07
JP4169383B2 JP4169383B2 (ja) 2008-10-22

Family

ID=21885319

Family Applications (1)

Application Number Title Priority Date Filing Date
JP02373498A Expired - Fee Related JP4169383B2 (ja) 1997-01-21 1998-01-21 チタンと窒素を含有する薄膜の蒸着法

Country Status (3)

Country Link
US (1) US6365517B1 (ja)
EP (1) EP0854505A3 (ja)
JP (1) JP4169383B2 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153519A (en) 1997-03-31 2000-11-28 Motorola, Inc. Method of forming a barrier layer
US6445023B1 (en) 1999-03-16 2002-09-03 Micron Technology, Inc. Mixed metal nitride and boride barrier layers
US6329670B1 (en) 1999-04-06 2001-12-11 Micron Technology, Inc. Conductive material for integrated circuit fabrication
US6555183B2 (en) * 1999-06-11 2003-04-29 Applied Materials, Inc. Plasma treatment of a titanium nitride film formed by chemical vapor deposition
US6635939B2 (en) 1999-08-24 2003-10-21 Micron Technology, Inc. Boron incorporated diffusion barrier material
JP4282245B2 (ja) * 2001-01-31 2009-06-17 富士通株式会社 容量素子及びその製造方法並びに半導体装置
US9139906B2 (en) 2001-03-06 2015-09-22 Asm America, Inc. Doping with ALD technology
US7563715B2 (en) 2005-12-05 2009-07-21 Asm International N.V. Method of producing thin films
US6900498B2 (en) * 2001-05-08 2005-05-31 Advanced Technology Materials, Inc. Barrier structures for integration of high K oxides with Cu and Al electrodes
US7045406B2 (en) 2002-12-03 2006-05-16 Asm International, N.V. Method of forming an electrode with adjusted work function
US6858524B2 (en) 2002-12-03 2005-02-22 Asm International, Nv Method of depositing barrier layer for metal gates
US7122414B2 (en) 2002-12-03 2006-10-17 Asm International, Inc. Method to fabricate dual metal CMOS devices
US7732307B2 (en) * 2004-06-14 2010-06-08 Aviza Technology Limited Method of forming amorphous TiN by thermal chemical vapor deposition (CVD)
KR101427142B1 (ko) 2006-10-05 2014-08-07 에이에스엠 아메리카, 인코포레이티드 금속 규산염 막의 원자층 증착
US8945675B2 (en) 2008-05-29 2015-02-03 Asm International N.V. Methods for forming conductive titanium oxide thin films
US8557702B2 (en) 2009-02-02 2013-10-15 Asm America, Inc. Plasma-enhanced atomic layers deposition of conductive material over dielectric layers
US9540729B1 (en) 2015-08-25 2017-01-10 Asm Ip Holding B.V. Deposition of titanium nanolaminates for use in integrated circuit fabrication
US9523148B1 (en) 2015-08-25 2016-12-20 Asm Ip Holdings B.V. Process for deposition of titanium oxynitride for use in integrated circuit fabrication

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02246159A (ja) * 1989-03-18 1990-10-01 Oki Electric Ind Co Ltd 半導体装置の配線構造及びその形成方法
EP0478233B1 (en) * 1990-09-27 1996-01-03 AT&T Corp. Process for fabricating integrated circuits
KR100228259B1 (ko) * 1990-10-24 1999-11-01 고지마 마따오 박막의 형성방법 및 반도체장치
JPH10508656A (ja) * 1994-10-11 1998-08-25 ゲレスト インコーポレーテツド コンフオーマルなチタン系フイルムおよびその製造方法
JPH08170174A (ja) * 1994-12-14 1996-07-02 Nec Corp ＴｉＮ膜の形成方法
DE69625265T2 (de) * 1995-03-28 2003-09-04 Texas Instruments Inc., Dallas Halbleiterstrukturen
JP3851686B2 (ja) * 1996-06-08 2006-11-29 キヤノンアネルバ株式会社 プラズマｃｖｄによる薄膜形成方法
US5770520A (en) * 1996-12-05 1998-06-23 Lsi Logic Corporation Method of making a barrier layer for via or contact opening of integrated circuit structure

Also Published As

Publication number Publication date
EP0854505A3 (en) 1998-11-11
JP4169383B2 (ja) 2008-10-22
US6365517B1 (en) 2002-04-02
EP0854505A2 (en) 1998-07-22

Similar Documents

Publication Publication Date Title
JP4169383B2 (ja) チタンと窒素を含有する薄膜の蒸着法
US6376371B1 (en) Method of forming a semiconductor device
US6445023B1 (en) Mixed metal nitride and boride barrier layers
US6509601B1 (en) Semiconductor memory device having capacitor protection layer and method for manufacturing the same
US6893915B2 (en) Semiconductor device having barrier layer between ruthenium layer and metal layer and method for manufacturing the same
US7154178B2 (en) Multilayer diffusion barrier for copper interconnections
US6093615A (en) Method of fabricating a contact structure having a composite barrier layer between a platinum layer and a polysilicon plug
JP4255102B2 (ja) 誘電膜を有するメモリ素子の製造方法
JP2002524859A (ja) 三元窒化物−炭化物バリア層
KR20010043541A (ko) 컨포멀 층을 형성하기 위한 다단계 방법
JPH10303395A (ja) キャパシタ製造方法
US6888252B2 (en) Method of forming a conductive contact
JP4168397B2 (ja) 高アスペクト比の半導体デバイス用のボロンドープ窒化チタン層
US6613669B2 (en) Semiconductor device and method for manufacturing the same
US6682974B2 (en) Fabricating capacitor of semiconductor device
US6483167B1 (en) Semiconductor device and production method thereof
US6395614B2 (en) Methods of forming materials comprising tungsten and nitrogen, and methods of forming capacitors
US6468874B1 (en) Method of manufacturing a capacitor in a semiconductor device
US6596548B2 (en) Method for fabricating a capacitor of a semiconductor device
US6190994B1 (en) Method for forming a tungsten upper electrode of a capacitor
KR100614576B1 (ko) 캐패시터 제조 방법
KR100316021B1 (ko) 텅스텐 질화막 전극을 갖는 캐패시터 형성방법
KR100422596B1 (ko) 캐패시터의 제조 방법
KR100580747B1 (ko) 고유전체 캐패시터의 제조 방법
US20060134930A1 (en) Method for forming a metal contact in a semiconductor device having a barrier metal layer formed by homogeneous deposition

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061222

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070322

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070703

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071003

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071009

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071105

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071108

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071203

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080520

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080715

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080805

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees