JPH10209165A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10209165A JPH10209165A JP9012283A JP1228397A JPH10209165A JP H10209165 A JPH10209165 A JP H10209165A JP 9012283 A JP9012283 A JP 9012283A JP 1228397 A JP1228397 A JP 1228397A JP H10209165 A JPH10209165 A JP H10209165A
- Authority
- JP
- Japan
- Prior art keywords
- film
- plasma
- solder
- blm
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
たハンダ・ボールの再配置を行う際の、下地金属膜(B
LM膜)とハンダ・ボールとの間のコンクタト特性と密
着性を改善する。 【解決手段】 Al電極パッド2aの直上領域にハンダ
・ボールを配置させるためのBLM膜6aと、Al電極
パッド2bの直上領域外にハンダ・ボールを再配置させ
るためのBLM膜6bとをそれぞれ露出させるために、
感光性を有する2層目ポリイミド膜7に対してフォトリ
ソグラフィと現像処理を行い開口7a,7bを形成する
と、開口内部にポリイミド膜の残渣7sがしばしば発生
する。この残差7sをArガスのプラズマを用いたスパ
ッタ・エッチングで除去してから、ハンダ・ボールを形
成する。Ar/NF3 混合ガスを用いれば、膜中へのフ
ッ素取込みにより2層目ポリイミド膜7の低誘電率化も
可能となる。
Description
ためには、部品実装密度をいかに向上させるかが重要な
ポイントとなる。半導体ICに関しても、ボンディング
・ワイヤとリード・フレームとを用いた従来のパッケー
ジ実装に代わり、LSIのベア・チップを直接に実装基
板上の導体パターンに接続するワイヤレス・ボンディン
グが提案されている。中でも、デバイス・チップの素子
形成面側にすべての電極部とこれに接続するバンプやビ
ーム・リードを形成しておき、この素子形成面を下向き
にして実装基板上の導体パターンに直接的に接続する方
法はフリップ・チップ・ボンディング法と呼ばれてお
り、アセンブリ工程が合理化できることからハイブリッ
ドICの実装や大型コンピュータ用途に広く利用されて
いる。
Auビーム・リード法や、ハンダ・ボール(バンプ)法
等いくつかの手法があるが、いずれの場合もICのAl
電極パッドとバンプ材料との間には、密着性向上や相互
拡散防止等を目的に下地金属膜が形成される。特にハン
ダ・ボール法では、この下地金属膜はハンダ・ボールの
仕上り形状を左右することから、BLM(Ball Limiting
Metal) 膜と呼ばれている。
u膜,Au膜をこの順に積層した3層構成が最も一般的
である。このうち、最下層のCr膜は通常Al系金属膜
を用いて形成される電極パッドに対する密着層として、
中間層のCu膜はハンダ・ボール構成金属の拡散防止層
として、さらに最上層のAu膜は前記Cu膜の酸化防止
膜として、各々機能するものである。
てハンダ・ボールを被着させる従来の一般的なプロセス
を、図12ないし図15を参照しながら説明する。図1
2は、基板11のパッシベーションを行い、さらにBL
M膜の被着範囲を規定するための1層目ポリイミド膜1
4のパターニングを行った状態を示している。ここまで
の工程を簡単に述べると、まず、すべての素子形成が終
了した基板11上でAl電極パッド12aを所定の形状
にパターニングする。次に、基体(ウェハ)の全面をS
iNパッシベーション膜13で被覆し、この膜をパター
ニングしてAl電極パッド12aに臨む開口13aを形
成する。続いて、ウェハの全面を1層目ポリイミド膜1
4で被覆し、Al電極パッド12aに臨む開口14aを
上記開口13aのさらに内側に形成する。
14aを覆うごとくBLM膜16aを形成する。このB
LM膜16aは、下層側から順にCr膜,Cu膜,Au
膜がスパッタリングにより積層された多層膜であり、通
常はリフトオフ法により形成される。すなわち、まず前
掲の図13に示した1層目ポリイミド膜14の上に、十
分な厚さを有するレジスト・パターン(図示せず。)を
上記開口14aを露出させるごとく形成する。次に、A
l電極パッド12aの表面に成長している自然酸化膜を
除去するための前処理を行った後、ウェハの全面にBL
M膜を被着させる。このとき、レジスト・パターン上に
被着されるBLM膜とAl電極パッド12に被着される
BLM膜とは分断されている。この後、ウェハをレジス
ト剥離液に浸して加熱揺動処理を行うと、レジスト・パ
ターン上のBLM膜は除去され、Al電極パッド12a
に接続するBLM膜16aのみを残すことができる。
M膜16aを完全に被覆するハンダ膜19aをたとえば
リフトオフ法により形成する。続いて加熱リフローを行
うと、ハンダ膜19aは表面張力により上記BLM膜1
6a上で自己整合的に収縮し、図15に示されるような
ハンダ・ボール19arとなる。この後、ウェハをダイ
シングしてデバイス・チップを分割し、個々のデバイス
・チップのハンダ・ボール形成面を下向きにして実装基
板と対向させ、該実装基板上の予備ハンダ付けされた導
体パターンと上記ハンダ・ボールとを位置合わせした上
で加熱溶着させると、チップの実装が完了する。
バイス・チップの周辺部に配置される。しかし、チップ
に作り込まれる素子が微細化され、Al電極パッドの配
置間隔が縮小されてくると、従来どおりにハンダ・ボー
ルを形成することが困難となってくる。これは、隣接す
るハンダ・ボール同士の接触により短絡の虞れが生ずる
からである。
ようとして該ハンダ・ボールの直径を小さくすると、実
装基板とデバイス・チップとの間の接合強度が低下し、
信頼性を損なう原因となる。このため、ハンダ・ボール
径は従来どおりとしながらそのレイアウトを変更し、A
l電極パッドの直上領域(以下、定位置と称する。)に
位置するハンダ・ボールと直上領域外(以下、再配置と
称する。)に位置するハンダ・ボールとを交互に配置す
る技術が提案されている。この技術では、該Al電極パ
ッドと再配置の場所までの配線パターンが新たに必要と
なるが、本願出願人はこの配線パターンをBLM膜を用
いて形成する技術を提案している。再配置をBLM膜を
用いて行えば、従来のフォトマスク・パターンの変更の
みで対応できるので工程数が増加せず、コストや製造効
率の面で非常に都合が良い。
LSIチップの一部を示す。なお、この図に示すLSI
チップを構成する各材料膜の積層関係は、前掲の図15
における積層関係とほぼ同じである。ただし、図中の符
号には必要に応じ、定位置に関連する構造には添字a、
再配置に関連する構造には添字bを付す。このデバイス
・チップ上では、ある1辺に沿ってAl電極パッド12
a,12bが配列されている。これらAl電極パッド1
2a,12bは、この上に開口13aを有するSiNパ
ッシベーション膜13、および上記開口13aのさらに
内部に開口14aを有する1層目ポリイミド膜14に順
次被覆され、該開口14aの内部でBLM膜16に接続
されている。ただし、このBLM膜には2種類ある。す
なわち、Al電極パッド12aの直上領域のみにパター
ニングされている定位置用のBLM膜16aと、Al電
極パッド12bの直上領域外にまで延在されている再配
置用のBLM膜6bである。
示す2層目ポリイミド膜17で被覆され、この2層目ポ
リイミド膜17には定位置用の開口17aと再配置用の
開口17bとが形成される。これら開口17a,17b
の内部で定位置用のハンダ・ボール19arと再配置用
のハンダ・ボール19brとがそれぞれBLM膜16
a,16bを介してAl電極パッド12a,12bに接
続される。このようなレイアウトによれば、加熱溶着を
行った際にもハンダ・ボール同士が接触することがな
い。
再配置を実際に行うプロセスでは、BLM膜16a,1
6bとハンダ・ボール19a,19bとの間のコンタク
ト不良および接着不良が、新たな問題として浮上してき
た。この問題は、2層目ポリイミド膜17の開口不良に
起因するものである。上記2層目ポリイミド膜17の構
成材料としては、一般に感光性ポリイミド樹脂が用いら
れており、そのパターニングは通常のレジスト・プロセ
スと同様、フォトリソグラフィと現像処理を経て行われ
ている。しかし、2層目ポリイミド膜17はLSIの内
部に形成される絶縁膜とは異なり数μmオーダーの厚み
を有しているため、作業環境や処理条件のわずかな変動
でも解像不良や現像不良を生ずることがある。
因して開口17a,17bの内部に残渣17sが発生し
た状態を示す。この図は、図16のA−A線断面図であ
る。このような残渣17sを残した状態では、開口17
a,17bの内部でBLM膜16a,16bとハンダ・
ボール19ar,19brとが全面的に接触することが
できず、電気的コンタクトが劣化する。また、BLM膜
16a,16bとハンダ・ボール19ar,19brと
の間の接着強度も低下するため、フリップ・チップ・ボ
ンディング法による組立製品のハンダ接合部の強度が確
保できず、製品の信頼性や耐久性に悪影響が及ぼされ
る。
良の問題は、ハンダ・ボールの再配置を行わない従来プ
ロセスでは生じていなかった。これは、BLM膜の上で
ポリイミド膜のパターニングが行われることがなかった
からである。なお、再配置を行わない従来プロセスにお
いても、1層目ポリイミド膜14に開口14a,14b
を形成する際には同様に残渣が発生していた可能性はあ
る。しかし、前述したように、通常はBLM膜を被着さ
せる直前にAl電極パッド12aの表面の自然酸化膜を
除去するための前処理が行われるので、1層目ポリイミ
ド膜14の残渣が仮に発生していたとしても、この時一
緒に除去されていた。したがって、この残渣に起因する
Al電極パッド12aとBLM膜16aとの間のコンタ
クト不良や接着不良の問題も、顕在化していなかったの
である。
開口を通じてその底面に表出する下地金属膜にハンダ・
ボールとを被着させる場合、特にハンダ・ボールの再配
置を行う際にも、良好なコンタクト特性および接着性を
達成することが可能な半導体装置の製造方法を提供する
ことを目的とする。
造方法は、デバイス・チップを被覆する有機保護膜をパ
ターニングしてハンダ・ボールの形成位置を規定するた
めの開口を形成した後、この開口内に残存する有機保護
膜の残渣をスパッタ・エッチングにより除去してから、
該開口の底面に表出した下地金属膜にハンダ・ボールを
被着させることにより、上述の目的を達成しようとする
ものである。
成位置を規定するための開口を有機保護膜に形成するに
際し、該有機保護膜の残渣をスパッタ・エッチングで物
理的に除去するので、開口の底面に常に清浄な下地金属
膜の表面を露出させることができる。したがって、この
下地金属膜とその上に被着させるハンダ・ボールとの間
のコンタクト品質や接着品質を著しく改善することがで
きる。また、このことにより、フリップ・チップ・ボン
ディング法を適用してデバイス・チップの基板実装を行
った場合の組立製品のハンダ接合部の強度が十分に高く
なり、製品の信頼性や耐久性が向上する。
性を有し、そのパターニングがフォトリソグラフィと現
像処理により行われる場合に多発するため、本発明はこ
のような場合のコンタクト品質や接着品質の改善策とし
て極めて有用である。本発明はまた、下地金属膜の一部
を電極パッドの直上領域外へも延在させ、この延在部で
ハンダ・ボールの再配置を行うプロセスに適用すると、
特に有効である。このプロセスにおいて、本発明のスパ
ッタ・エッチングの主な対象となる膜は、従来の技術の
欄で説明した2層目ポリイミド膜に相当する。ただし、
電極パッドを最初に被覆する1層目ポリイミド膜に対し
ても、このスパッタ・エッチングを行って良い。
ポリイミド系樹脂,ポリテトラフルオロエチレン誘導
体、フッ化ポリアリルエーテル誘導体、ポリ−p−フッ
化キシレン等、層間絶縁膜材料として近年提案されてい
る低誘電率の材料膜を用いることができる。中でもポリ
イミド系樹脂膜は、耐熱性が400℃以上と高いことか
ら目下のところ最も広く用いられている材料であるが、
耐熱性、耐湿性、耐クラック性、平坦化性に優れ、熱膨
張係数が小さく、さらに好ましくは不純物ゲッタリング
特性も備えた有機材料を適宜選択して用いることができ
る。
の残渣を除去するに十分なイオン入射エネルギーを得る
ことができ、かつイオン入射面の形状や性質に悪影響を
与えないプラズマを用いて行われる。このプラズマと
は、典型的にはArプラズマである。
フォトリソグラフィと現像処理により行われる場合、こ
の膜のパターニング用のマスクはステッパに搭載される
フォトマスクのみであり、ウェハ上にはエッチング・マ
スクが形成されないので、有機保護膜は全面的にプラズ
マに曝されることになる。そこで本発明では、このプラ
ズマとの接触を膜の改質に積極的に利用することもでき
る。たとえば、上述のような有機保護膜の比誘電率εは
フッ素原子含有量の増大と共に低下することが知られて
いる。そこで、たとえば2層目ポリイミド膜のスパッタ
・エッチングをフッ素系化学種を含むプラズマを用いて
行えば、この膜の比誘電率εを低下させることができ
る。かかる比誘電率εの低下は、配線間容量を低減さ
せ、LSIの動作速度を向上させる上で有効である。特
に、ハンダ・ボールの再配置を行う場合には再配置のた
めの下地金属膜パターンが新たな配線間容量を発生させ
る原因となるので、かかる比誘電率εの低減策は極めて
有効である。
する場合、有機保護膜の残渣の除去に伴って開口の底面
に露出する下地金属膜が、フッ素系化学種に曝されても
絶縁性のフッ化物を生成しないものである必要がある。
この点、下地金属膜がCr膜,Cu膜,Au膜がこの順
に積層された積層膜であれば、露出表面はAu膜となる
ので、フッ素プラズマによって変化を受ける虞れはな
い。
うためのプラズマ装置は特に限定されるものではなく、
たとえば従来から用いられている平行平板型RFプラズ
マ装置やマグネトロンRIE装置を用いることができ
る。ただし、これらの装置ではプラズマ密度を決定する
高周波電力と入射イオン・エネルギーを決定するバイア
ス電圧とが一定の相関関係を保ちながら調整されるの
で、プラズマ密度を上げると基板バイアスも上昇する。
したがって、有機保護膜へのダメージを抑えながら残渣
除去を迅速化することには限度がある。
とを独立に制御可能なプラズマ装置では、より低圧でも
高密度のプラズマを生成できるため、有機保護膜表面に
入射するイオンの運動エネルギーを適度な値に保ちつ
つ、大量のイオンを用いて迅速に残渣を除去することが
可能となる。この種の装置としては、たとえばトライオ
ード型RFプラズマ装置、有磁場マイクロ波プラズマ装
置、誘導結合プラズマ装置、ヘリコン波プラズマ装置を
例示することができる。上記のトライオード型RFプラ
ズマ装置では、1010/cm3 のオーダーのプラズマ密
度を達成することができる。また、1×1011/cm3
以上のオーダーのプラズマ密度を達成できる装置は、近
年では特に高密度プラズマ(HDP)装置と総称されて
おり、有磁場マイクロ波プラズマ装置では1011/cm
3 、誘導結合プラズマ装置では1012/cm3 、ヘリコ
ン波プラズマ装置では1013/cm3 の各オーダーのプ
ラズマ密度をそれぞれ励起可能である。
する。
る2層目ポリイミド膜に開口を形成し、この開口内に発
生した残渣を平行平板型RFプラズマ装置とArガスを
用いたスパッタ・エッチングにより除去するプロセスに
ついて、図1ないし図11を参照しながら説明する。な
お、これらの図面はいずれも、前掲の図16のA−A線
断面に相当する部分を表している。また、符号の添字a
は定位置に関連する部分、添字bは再配置に関連する部
分にそれぞれ付した。
子形成が終了した基板1上でAl電極パッド2a,2b
のパターニングを行い、続いて基体の全面をたとえばプ
ラズマCVD法により成膜されるSiNパッシベーショ
ン膜3で被覆し、さらにこの膜をパターニングして上記
Al電極パッド2a,2bを露出させるように開口3
a,3bをそれぞれ形成した。この状態が、通常のデバ
イス・チップの完成状態である。なお、上記Al電極パ
ッド2aは前掲の図1にも示したごとく、後工程におい
てその直上領域(定位置)にハンダ・ボールが形成され
るパッドであるが、Al電極パッド2bは直上領域外に
ハンダ・ボールが形成されるパッドである。
ハ)の全面に感光性のポリイミド膜(東レ社製:商品名
UR−3100,比誘電率ε≒3.2)を約5μmの厚
さに塗布し、1層目ポリイミド膜4を形成した。次に、
G線によるフォトリソグラフィと現像処理とを経て該1
層目ポリイミド膜4をパターニングし、上記Al電極パ
ッド2a,2bを露出させるための開口4a,4bをそ
れぞれ形成した。これら開口4a,4bは、先に形成さ
れたSiNパッシベーション膜3の開口3a,3bの内
部に開口されており、Al電極パッド2a,2bと後工
程において形成されるBLM膜とのコンタクト面積を規
定するものである。なおこのとき、上記開口4a,4b
の内部には、ポリイミド膜の残渣が4sが残存した。こ
の残渣4sは実際には数10から数100nm程度の厚
さに残存するものであり、露光・現像後のキュアにより
最終的に約2μmの厚さとなった1層目ポリイミド膜4
と比較すると、図2では誇張して図示されている。
スト塗布、フォトリソグラフィおよび現像を行い、レジ
スト・パターン5を形成した。このレジスト・パターン
5には、定位置用のBLM膜(図5の符号6a)の被着
部位を規定するためにAl電極パッド2aに臨んで形成
される開口5aと、再配置用のBLM膜(図5の符号6
b)の被着部位を規定するためにAl電極パッド2bに
臨んで形成される開口5bとを有している。
RIE装置に搬入し、Arスパッタ・エッチングによる
前処理を行った。この前処理は本来、Al電極パッド2
a,2bの表面の自然酸化膜を除去する目的で行われる
ものであるが、図4に示されるように、上記残渣4sの
除去も兼ねている。前処理条件は、たとえば下記のとお
りとした。 装置 平行平板型RFプラズマ装置 Ar流量 25 SCCM 圧力 1.0 Pa RFパワー 300 W(13.56MHz) ウェハ温度 室温 処理時間 180 秒
面に自然酸化膜を再成長させないようにウェハを真空下
でDCスパッタリング装置に搬送し、ここで直ちにCr
膜(厚さ約0.1μm),Cu膜(厚さ約1.0μ
m),Au膜(厚さ約0.1μm)を順次スパッタリン
グ成膜した。このときの成膜条件は、たとえば以下のと
おりとした。
るように、BLM膜が形成された。ただし、スパッタリ
ングではスパッタ粒子の入射方向が基板面に対して狭い
範囲に規定されているために、レジスト・パターン5の
側壁面にはBLM膜が付着しない。したがって、Al電
極パッド2aには定位置用のBLM膜6a、Al電極パ
ッド2bには再配置用のBLM膜6bがそれぞれ被着さ
れるが、これらはいずれもレジスト・パターン5上のB
LM膜6cとは自己整合的に分断された。なお、BLM
膜6cは不要部である。
て加熱揺動処理を行った。このレジスト剥離液は、たと
えばジメチルスルフォキシド(DMSO)とN−メチル
−2−2−ピロリドン(CH3 NC4 H6 O)とを混合
したものである。この結果、図6に示されるように、レ
ジスト・パターン5の剥離に伴ってその上に堆積した不
要なBLM膜6cが一緒に除去され、Al電極パッド2
a,2bに接続するBLM膜6a,6bのみが残った。
る。すなわち、まず図7に示されるように、ウェハの全
面に厚さ約5μmの2層目ポリイミド膜7を成膜した。
この2層目ポリイミド膜7を前述の1層目ポリイミド膜
4の場合と同様にフォトリソグラフィと現像処理を経て
パターニングし、ハンダ・ボールの形成部位を規定する
ための開口7a,7bを形成した。ここで、上記開口7
aは定位置用に形成されるものであり、Al電極パッド
2aの直上領域でBLM膜6aを露出させるごとく形成
される。これに対し、開口7bは、Al電極パッド2b
の直上領域外においてBLM膜6bを露出させるごとく
形成される。ただし、2層目ポリイミド膜7のフォトリ
ソグラフィは前述の1層目ポリイミド膜4の場合よりも
ウェハの表面段差が大きい条件で行われるため、その解
像特性の局所変動も大きく、残渣7sが発生しやすくな
る。
・エッチングを行った。 装置 平行平板型RFプラズマ装置 Ar流量 25 SCCM 圧力 1.0 Pa RFパワー 300 W(13.56MHz) ウェハ温度 室温 処理時間 120 秒 この結果、図8に示されるように、残渣7sが除去さ
れ、BLM膜6a,6bの清浄な表面が露出した。
成し、ハンダ膜の被着部位を規定するためのレジスト・
パターニングを行った。このパターニングにより、図9
に示されるように、上記開口7a,7bを含み、これら
より十分に大きい開口8a,8bを有するレジスト・パ
ターン8を形成した。なお、このレジスト・パターン8
の膜厚は、次工程においてハンダ膜を分断させるに十分
な厚さとした。続いて、ウェハの全面にハンダ膜(97
%Pb−3%Sn)を蒸着させた。これにより、開口8
aの内部にてBLM膜6aに接続するハンダ膜9a、開
口8bの内部にてBLM膜6bに接続するハンダ膜9b
が形成されたが、この両者はレジスト・パターン8上に
被着された不要なハンダ膜9cとは自己整合的に分断さ
れていた。なお、ハンダ膜の成膜は上述のような蒸着に
限られず、電界メッキにより行っても良い。
加熱揺動処理を行い、レジスト・パターン8と不要なハ
ンダ膜9cを除去すると、図10に示されるように、定
位置用のハンダ膜9aと再配置用のハンダ膜9bのみが
残された状態となった。この後、いわゆるウェットバッ
ク工程を経てハンダ・ボールを形成した。すなわち、ま
ずパターニングされたハンダ膜9a,9bにフラックス
を塗布した。このフラックスは、アミン系活性剤,アル
コール系溶媒,ロジン,およびポリグリコール等の樹脂
を主成分とし、ハンダ膜9a,9bの還元および表面活
性化作用を有するものである。この状態のウェハをN2
雰囲気下で段階的に昇温すると、ハンダ膜9a,9bは
溶融しながら自身の表面張力で球状に収縮した。この結
果、図11に示されるように、BLM膜6a上には定位
置のハンダ・ボール9ar、BLM膜6b上には再配置
されたハンダ・ボール9brとが形成された。
のチップに分割し、上記のハンダ・ボール9ar,9b
rと、予め予備ハンダ付けされた実装基板上の導体パタ
ーンとを位置合わせしながら加熱溶着させることによ
り、LSIチップの実装を完了した。このようにして完
成された組立製品は、ハンダ接合部に十分な強度が確保
されているため、信頼性や耐久性が従来品に比べて大幅
に改善されていることが確認された。
を形成した後の残渣7sの除去を、トライオード型RF
プラズマ装置およびAr/NF3 混合ガスを用いたスパ
ッタ・エッチングにより行った。ここでトライオード型
RFプラズマ装置とは、プラズマ・チャンバ内に上部電
極(アノード)とウェハ・ステージを兼ねた下部電極
(カソード)とが対向配置され、これら両電極の中間に
格子電極が配置された3極構成をとるものである。上部
電極にはプラズマ励起用のRF電源、下部電極には基板
バイアス印加用のRF電源がそれぞれ接続されており、
プラズマ密度と基板バイアスとが独立に制御可能とされ
ている。プラズマは上部電極と接地電位に設定された格
子電極との間でグロー放電により生成され、格子電極を
通過した正イオンが下部電極側へ引き出される。
するまでの工程は、実施例1で述べたとおりであるが、
残渣7sの除去は、下記のような条件で行った。 装置 トライオード型RFプラズマ装置 Ar流量 25 SCCM NF3 流量 5 SCCM ソース・パワー 700 W(2 MHz) RFバイアス電圧 350 V(13.56 MHz) 圧力 1 Pa ヒータ設定温度 50 ℃ 処理時間 90 秒
れる大量のAr+ により残渣7sが速やかに除去される
と共に、NF3 からプラズマ中に解離生成したフッ素系
化学種が2層目ポリイミド膜7に取り込まれた。これに
より、この膜の比誘電率εは当初の3.2から約2.7
へと低下した。以降のハンダ・ボール9ar,9brの
形成およびLSIチップの実装は、実施例1と同様に行
った。本実施例では、ハンダ接合部に十分な強度が確保
されることによる実装製品の信頼性や耐久性の向上に加
え、2層目ポリイミド膜7の低誘電率化による配線間寄
生容量の低減と、これによるLSIチップの動作速度の
向上が確認された。なお、1層目ポリイミド膜4に開口
4a,4bを形成した後の残渣4sの除去にも、上述の
ようなフッ素系化学種を含むプラズマを用いれば、1層
目ポリイミド膜4も低誘電率化させることができ、配線
間寄生容量の低減効果は一層向上する。
を形成した後の残渣7sの除去を、誘導結合プラズマ装
置およびAr/NF3 混合ガスを用いたスパッタ・エッ
チングにより行った。ここで誘導結合プラズマ装置と
は、プラズマ・チャンバ内の上蓋を兼ねる上部電極(ア
ノード)とウェハ・ステージを兼ねた下部電極(カソー
ド)とが対向配置され、プラズマ・チャンバの側壁面の
一部を構成する絶縁壁の外周をマルチターン・アンテナ
で周回したものである。上記マルチターン・アンテナに
プラズマ励起用のRF電源、下部電極に基板バイアス印
加用のRF電源がそれぞれ接続され、プラズマ密度と基
板バイアスとが独立に制御可能となされている。
するまでの工程は、実施例1で述べたとおりであるが、
残渣7sの除去は、下記のような条件で行った。 装置 誘導結合プラズマ装置 Ar流量 25 SCCM NF3 流量 5 SCCM ソース・パワー 1000 W(450 kHz) RFバイアス電圧 350 V(13.56 MHz) 圧力 0.6 Pa ヒータ設定温度 100 ℃ 処理時間 30 秒 とした。
cm3 のオーダーのプラズマ密度を達成することがで
き、しかもこれを1Pa未満の低圧下で得られるので、
イオンの平均自由行程が長くなり、基板への垂直入射成
分が増加する。このため、基板バイアスを低く設定した
条件下でも処理速度が大きく低下することはなく、低ダ
メージで効率良く残渣7sが除去された。また、実施例
2と同様、2層目ポリイミド膜7へのフッ素取込みによ
りこの膜の比誘電率εが当初の3.2から約2.7へと
低下し、デバイス・チップの動作高速化が確認された。
て説明したが、本発明はこれらの実施例に何ら限定され
るものではない。たとえば、使用するサンプル・ウェハ
の構成、成膜条件、各材料膜の種類や膜厚、スパッタ・
エッチング条件等の細部は適宜変更、選択、組合せが可
能である。
明によればフリップ・チップ・ボンディング法による実
装用にBLM膜を用いてハンダ・ボールの再配置を行う
場合にも、BLM膜とハンダ・ボールとの間の良好なコ
ンタクト特性および接着性を確保し、また有機保護膜の
低誘電率化も図ることができる。したがって、高速動作
が可能で信頼性と耐久性に優れるデバイス・チップを高
密度に実装した半導体装置を提供することができる。
でAl電極パッドとSiNパッシベーション膜とをパタ
ーニングした状態を示す模式的断面図である。
ングし、Al電極パッドに臨む開口を形成した状態を示
す模式的断面図である。
した状態を示す模式的断面図である。
ためのレジスト・パターニングを行った状態を示す模式
的断面図である。
す模式的断面図である。
LM膜の不要部を除去した状態を示す模式的断面図であ
る。
定するための2層目ポリイミド膜のパターニングを行
い、残渣が生じた状態を示す模式的断面図である。
した状態を示す模式的断面図である。
ためのレジスト・パターニングを行い、さらにハンダ膜
を蒸着した状態を示す模式的断面図である。
ハンダ膜の不要部を除去した状態を示す模式的断面図で
ある。
態を示す模式的断面図である。
セスにおいて、Al電極パッド、SiNパッシベーショ
ン膜および1層目ポリイミド膜をパターニングした状態
を示す模式的断面図である。
を示す模式的断面図である。
グした状態を示す模式的断面図である。
態を示す模式的断面図である。
た状態を示す斜視図である。
において、2層目ポリイミド膜のパターニング後に残渣
が発生した状態を示す模式的断面図である。
ッシベーション膜 4…1層目ポリイミド膜 4s…残
渣 6a…BLM膜(定位置用) 6b…BLM膜(再
配置用) 7…2層目ポリイミド膜 7a,7b…開口
7s…残渣 9a,9b…ハンダ膜(ハンダ・ボール形成用) 9a
r…ハンダ・ボール(定位置) 9br…ハンダ・ボー
ル(再配置)
Claims (8)
- 【請求項1】 デバイス・チップを被覆する有機保護膜
をパターニングしてハンダ・ボールの形成位置を規定す
るための開口を形成し、該開口内に表出する下地金属膜
にハンダ・ボールを被着させる半導体装置の製造方法で
あって、 前記開口の内部に残存する前記有機保護膜の残渣を、前
記ハンダ・ボールの被着に先立ってスパッタ・エッチン
グにより除去することを特徴とする半導体装置の製造方
法。 - 【請求項2】 前記有機保護膜が感光性を有し、そのパ
ターニングをフォトリソグラフィおよび現像処理により
行うことを特徴とする請求項1記載の半導体装置の製造
方法。 - 【請求項3】 前記下地金属膜は、デバイス・チップ上
に形成された複数のパッド電極の各々に絶縁膜の開口窓
を介して接続されると共に、その一部は該パッド電極の
直上領域外へも延在され、 前記有機保護膜は、該下地金属膜をさらに被覆するごと
く形成され、かつその開口が該パッド電極の直上領域お
よび直上領域外に複数形成されることを特徴とする請求
項2記載の半導体装置の製造方法。 - 【請求項4】 前記有機保護膜がポリイミド系樹脂膜か
らなることを特徴とする請求項2記載の半導体装置の製
造方法。 - 【請求項5】 前記スパッタ・エッチングは、フッ素系
化学種を含有するプラズマを用いて行うことを特徴とす
る請求項2記載の半導体装置の製造方法。 - 【請求項6】 前記下地金属膜はCr膜,Cu膜,Au
膜がこの順に積層された積層膜からなることを特徴とす
る請求項5記載の半導体装置の製造方法。 - 【請求項7】 前記スパッタ・エッチングは、プラズマ
励起と基板バイアスとを独立に制御可能なプラズマ装置
を用いて行うことを特徴とする請求項1記載の半導体装
置の製造方法。 - 【請求項8】 前記スパッタ・エッチングは、1×10
10/cm3 以上、1×1014/cm3 以下のプラズマ密
度を達成可能なプラズマ装置を用いて行うことを特徴と
する請求項1記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01228397A JP3721687B2 (ja) | 1997-01-27 | 1997-01-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01228397A JP3721687B2 (ja) | 1997-01-27 | 1997-01-27 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10209165A true JPH10209165A (ja) | 1998-08-07 |
| JP3721687B2 JP3721687B2 (ja) | 2005-11-30 |
Family
ID=11801043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01228397A Expired - Fee Related JP3721687B2 (ja) | 1997-01-27 | 1997-01-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3721687B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012054366A (ja) * | 2010-08-31 | 2012-03-15 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
-
1997
- 1997-01-27 JP JP01228397A patent/JP3721687B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012054366A (ja) * | 2010-08-31 | 2012-03-15 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3721687B2 (ja) | 2005-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5877078A (en) | Method of manufacturing a semiconductor device | |
| US6479900B1 (en) | Semiconductor device and method of manufacturing the same | |
| US6597069B1 (en) | Flip chip metallization | |
| US8901733B2 (en) | Reliable metal bumps on top of I/O pads after removal of test probe marks | |
| US6613663B2 (en) | Method for forming barrier layers for solder bumps | |
| US5933752A (en) | Method and apparatus for forming solder bumps for a semiconductor device | |
| US6015652A (en) | Manufacture of flip-chip device | |
| JP4317107B2 (ja) | 有機材料系絶縁層を有する電子素子及びその製造方法 | |
| US8129835B2 (en) | Package substrate having semiconductor component embedded therein and fabrication method thereof | |
| JPH08321486A (ja) | 金属膜のパターン形成方法 | |
| US6821877B1 (en) | Method of fabricating metal interconnection of semiconductor device | |
| US6639314B2 (en) | Solder bump structure and a method of forming the same | |
| JP3721687B2 (ja) | 半導体装置の製造方法 | |
| JPH11145174A (ja) | 半導体装置およびその製造方法 | |
| JP3409598B2 (ja) | 半導体装置の製造方法 | |
| JPH11238750A (ja) | バンプ製造方法および半導体装置の製造方法 | |
| JP4119740B2 (ja) | 半導体装置の製造方法 | |
| US20060183312A1 (en) | Method of forming chip-type low-k dielectric layer | |
| JP3641899B2 (ja) | プラズマ処理方法 | |
| JPH11340204A (ja) | プラズマ処理方法およびこれに用いるプラズマ装置 | |
| JP3409574B2 (ja) | はんだボールバンプの形成方法 | |
| JP2006270031A (ja) | 半導体装置およびその製造方法 | |
| JPH09306918A (ja) | はんだボールバンプ形成工程におけるバリアメタル形成方法 | |
| JP2011187969A (ja) | 半導体装置の製造方法 | |
| JP3331834B2 (ja) | はんだボールバンプの形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040506 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040705 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050607 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050707 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050712 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050905 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |