JPH10209209A - 半導体装置製造方法およびbga用配線基板 - Google Patents
半導体装置製造方法およびbga用配線基板Info
- Publication number
- JPH10209209A JPH10209209A JP9006396A JP639697A JPH10209209A JP H10209209 A JPH10209209 A JP H10209209A JP 9006396 A JP9006396 A JP 9006396A JP 639697 A JP639697 A JP 639697A JP H10209209 A JPH10209209 A JP H10209209A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- semiconductor element
- ball
- bga
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】BGAパッケージの製造歩留まりを向上させ、
信頼性の高いBGAパッケージを製造すること。 【解決手段】配線基板2の下面には半田ボール5が取り
付けられ溶解されて配線基板2の配線パターン10に電
気的に接続されている。基板2の上面には、半導体素子
を搭載するためのダイパッド14が搭載されており、こ
のダイパッド14の上面には接着剤層が形成されてお
り、半田ボール5の取り付け後この接着剤層に半導体素
子を搭載する。
信頼性の高いBGAパッケージを製造すること。 【解決手段】配線基板2の下面には半田ボール5が取り
付けられ溶解されて配線基板2の配線パターン10に電
気的に接続されている。基板2の上面には、半導体素子
を搭載するためのダイパッド14が搭載されており、こ
のダイパッド14の上面には接着剤層が形成されてお
り、半田ボール5の取り付け後この接着剤層に半導体素
子を搭載する。
Description
【0001】
【発明の属する技術分野】本発明は、半導体装置製造方
法およびBGA(Ball Grid Array)用
配線基板に関し、特にBGAパッケージの製造に関す
る。
法およびBGA(Ball Grid Array)用
配線基板に関し、特にBGAパッケージの製造に関す
る。
【0002】
【従来の技術】近年、プラスチック製配線基板(たとえ
ば、銅張りガラス繊維補強エポキシ積層板)に半導体素
子を搭載することが行われている。
ば、銅張りガラス繊維補強エポキシ積層板)に半導体素
子を搭載することが行われている。
【0003】図3は、従来のP−BGA(Plasti
c BGA)の説明図である。従来、半導体用のBGA
(Ball Grid Array)パッケージは、半
導体素子1を配線基板2に搭載して、ボンディングワイ
ヤ4によって、基板の銅配線と半導体素子を接続し、そ
の後封止樹脂3によって半導体素子を保護するためのパ
ッケージングを行い、最終的に端子となるボールを基板
の裏面に取り付けて完成品としていた。通常、良好なワ
イヤボンディング性を得るために、銅配線にニッケルめ
っき下地(0.5〜1.0μmの厚さ)の上に金のメッ
キを(0.5〜1.0μmの厚さ)施している。
c BGA)の説明図である。従来、半導体用のBGA
(Ball Grid Array)パッケージは、半
導体素子1を配線基板2に搭載して、ボンディングワイ
ヤ4によって、基板の銅配線と半導体素子を接続し、そ
の後封止樹脂3によって半導体素子を保護するためのパ
ッケージングを行い、最終的に端子となるボールを基板
の裏面に取り付けて完成品としていた。通常、良好なワ
イヤボンディング性を得るために、銅配線にニッケルめ
っき下地(0.5〜1.0μmの厚さ)の上に金のメッ
キを(0.5〜1.0μmの厚さ)施している。
【0004】
(1)しかしながら、上述の従来の方法では、端子とし
てのボールを半導体素子組み込み後に取り付けるので、
このボール取り付けの加工歩留まりが悪い場合、加工後
のボール取り付けの補修を行うことが難しいために、パ
ッケージングが完了した半導体装置全体を不良品として
処分するしかなかった。
てのボールを半導体素子組み込み後に取り付けるので、
このボール取り付けの加工歩留まりが悪い場合、加工後
のボール取り付けの補修を行うことが難しいために、パ
ッケージングが完了した半導体装置全体を不良品として
処分するしかなかった。
【0005】一般にSn−Pb系の半田ボールを取り付
ける場合、ボール取り付けの歩留まりは、98%程度で
あるが、半導体素子が高価であるために、これによる歩
留まり損が非常に大きい。
ける場合、ボール取り付けの歩留まりは、98%程度で
あるが、半導体素子が高価であるために、これによる歩
留まり損が非常に大きい。
【0006】(2)また、半田ボール形成では、250
℃×5分程度のリフロー炉で行われるために(ボールを
形成する場所に、半田ボールを搭載してから、ボールを
配線基板のパッドに半田付けするためにリフロー炉を通
す。)半導体パッケージに熱的損傷を与える。パッケー
ジングは、一般的にエポキシ系のレジンで行われるが、
このエポキシ樹脂とガラスエポキシ樹脂製の配線基板間
で剥離が発生する。この原因は、パッケージ内部および
ガラスエポキシ樹脂中に包含されている吸収水分とされ
ており、このパッケージクラック(エポキシ樹脂とガラ
スエポキシ樹脂配線基板間での界面剥離から、一部エポ
キシ樹脂自体のクラックに進展する。)を防止するため
に、除湿乾燥してから(相対湿度10%以下の雰囲気に
24時間以上保管する。)半田ボールを形成するなどの
対策が採られている。
℃×5分程度のリフロー炉で行われるために(ボールを
形成する場所に、半田ボールを搭載してから、ボールを
配線基板のパッドに半田付けするためにリフロー炉を通
す。)半導体パッケージに熱的損傷を与える。パッケー
ジングは、一般的にエポキシ系のレジンで行われるが、
このエポキシ樹脂とガラスエポキシ樹脂製の配線基板間
で剥離が発生する。この原因は、パッケージ内部および
ガラスエポキシ樹脂中に包含されている吸収水分とされ
ており、このパッケージクラック(エポキシ樹脂とガラ
スエポキシ樹脂配線基板間での界面剥離から、一部エポ
キシ樹脂自体のクラックに進展する。)を防止するため
に、除湿乾燥してから(相対湿度10%以下の雰囲気に
24時間以上保管する。)半田ボールを形成するなどの
対策が採られている。
【0007】しかしながら、ガラスエポキシは、ガラス
繊維を補強材に使用しているため、樹脂と繊維間のすき
間が多く、大量(最大3%程度)の水分を吸収してお
り、また、吸収量は、ロットによって異なるため除湿管
理が非常に難しい。
繊維を補強材に使用しているため、樹脂と繊維間のすき
間が多く、大量(最大3%程度)の水分を吸収してお
り、また、吸収量は、ロットによって異なるため除湿管
理が非常に難しい。
【0008】(3)次に、フリップチップBGAの場合
の別の例の問題点を説明する。フリップチップBGAと
は、図4に示すように、半導体素子を逆さまにして(F
ace Downと呼ぶ。)配線基板に搭載するもので
あり、配線基板の配線とは半導体素子1に取り付けられ
たバンプ22と導電性接着剤23とで接続が行われる。
の別の例の問題点を説明する。フリップチップBGAと
は、図4に示すように、半導体素子を逆さまにして(F
ace Downと呼ぶ。)配線基板に搭載するもので
あり、配線基板の配線とは半導体素子1に取り付けられ
たバンプ22と導電性接着剤23とで接続が行われる。
【0009】最近このような構造が、ワイヤボンディン
グなどの工程を必要としないため、注目されている。こ
の場合も、配線基板のガラスエポキシ基板を用いる場合
には上述と同様な問題が発生している。すなわち、配線
基板2と導電性接着剤23との間は、半田などのボール
5をリフロー炉で形成するときに剥離が発生する問題が
ある。アンダーフィル材24は、補強の役目を果たして
いるが、リフロー時の加熱による熱ストレスを十分に吸
収することはできない。この問題から現在の配線基板に
は吸水の少ないセラミック基板が多く用いられている
が、高価なことが問題とされている。
グなどの工程を必要としないため、注目されている。こ
の場合も、配線基板のガラスエポキシ基板を用いる場合
には上述と同様な問題が発生している。すなわち、配線
基板2と導電性接着剤23との間は、半田などのボール
5をリフロー炉で形成するときに剥離が発生する問題が
ある。アンダーフィル材24は、補強の役目を果たして
いるが、リフロー時の加熱による熱ストレスを十分に吸
収することはできない。この問題から現在の配線基板に
は吸水の少ないセラミック基板が多く用いられている
が、高価なことが問題とされている。
【0010】また、一方、配線基板に半導体素子1を搭
載する接着剤層には、エポキシ樹脂系やポリイミド樹脂
が主体に用いられているが、これらは半導体素子1を搭
載する前に、たとえば、ダイボンダーと呼ばれる接着剤
の塗布と半導体素子の搭載を連続して行う装置によって
塗布が行われている。この接着剤の塗布工程は、半導体
パッケージの組立工程では、非常に厄介な工程とされて
いる。すなわち、配線基板等が長期保管で水分が包含さ
れている場合に、接着界面に水分が集まって接着不良な
どの問題が発生するためである。
載する接着剤層には、エポキシ樹脂系やポリイミド樹脂
が主体に用いられているが、これらは半導体素子1を搭
載する前に、たとえば、ダイボンダーと呼ばれる接着剤
の塗布と半導体素子の搭載を連続して行う装置によって
塗布が行われている。この接着剤の塗布工程は、半導体
パッケージの組立工程では、非常に厄介な工程とされて
いる。すなわち、配線基板等が長期保管で水分が包含さ
れている場合に、接着界面に水分が集まって接着不良な
どの問題が発生するためである。
【0011】このようなことから、BGAパッケージの
製造歩留まりを向上させ、信頼性の高いBGAパッケー
ジを製造することができる半導体装置製造方法、BGA
用配線基板の実現が要請されている。
製造歩留まりを向上させ、信頼性の高いBGAパッケー
ジを製造することができる半導体装置製造方法、BGA
用配線基板の実現が要請されている。
【0012】
【課題を解決するための手段】そこで、本発明の半導体
装置製造方法は、配線基板に半導体素子とボール端子を
取り付けて、樹脂で封止して半導体装置を製造する半導
体装置製造方法において、配線基板に半導体素子を取り
付ける前にボール端子を取り付けるようにしたものであ
る。
装置製造方法は、配線基板に半導体素子とボール端子を
取り付けて、樹脂で封止して半導体装置を製造する半導
体装置製造方法において、配線基板に半導体素子を取り
付ける前にボール端子を取り付けるようにしたものであ
る。
【0013】このような半導体装置の製造方法によっ
て、配線基板へボール端子を取り付けるときの、たとえ
ば熱加工処理などにおける高温度を半導体素子に与える
ことがなくなるので、従来のような半導体素子の熱的損
傷が起きなくなり、ボール端子取り付けによるパッケー
ジクラックや界面剥離も起きなくなる。しかも、ボール
端子を取り付けるときに半導体素子が取り付けられてい
ないので、ボール端子の取り付け作業が容易になる。
て、配線基板へボール端子を取り付けるときの、たとえ
ば熱加工処理などにおける高温度を半導体素子に与える
ことがなくなるので、従来のような半導体素子の熱的損
傷が起きなくなり、ボール端子取り付けによるパッケー
ジクラックや界面剥離も起きなくなる。しかも、ボール
端子を取り付けるときに半導体素子が取り付けられてい
ないので、ボール端子の取り付け作業が容易になる。
【0014】また、本発明のBGA用配線基板は、半導
体素子を取り付ける前の基板にボール端子が取り付けら
れているものである。これによって、次の工程であるパ
ッケージ形成のための半導体素子の搭載の工程へ容易に
入ることができる。また、ボール端子が取り付けられた
BGA用配線基板をたとえば、販売製品として長期保管
しておいても、次の工程に入る上で何ら問題はない。
体素子を取り付ける前の基板にボール端子が取り付けら
れているものである。これによって、次の工程であるパ
ッケージ形成のための半導体素子の搭載の工程へ容易に
入ることができる。また、ボール端子が取り付けられた
BGA用配線基板をたとえば、販売製品として長期保管
しておいても、次の工程に入る上で何ら問題はない。
【0015】さらに、本発明のBGA用配線基板は、ボ
ール端子の他、半導体素子も搭載されている。これによ
って、パッケージの完成のための次の工程である固定用
樹脂による封止工程にすぐに入ることができる。また、
ボール端子が取り付けられ半導体素子が搭載されたBG
A用配線基板をたとえば、販売製品として長期保管して
おいても、次の工程に入る上で何ら問題はない。
ール端子の他、半導体素子も搭載されている。これによ
って、パッケージの完成のための次の工程である固定用
樹脂による封止工程にすぐに入ることができる。また、
ボール端子が取り付けられ半導体素子が搭載されたBG
A用配線基板をたとえば、販売製品として長期保管して
おいても、次の工程に入る上で何ら問題はない。
【0016】
【発明の実施の形態】次に本発明の好適な実施の形態を
図面を用いて説明する。本実施の形態においては、半田
などによるボール端子および半導体素子搭載用の接着剤
層を、配線基板への半導体素子搭載前に、配線基板側に
形成しておく。このようにすることで、一切のパッケー
ジ封止樹脂のクラック発生の問題と、封止樹脂と配線基
板間の界面剥離の問題を解消させる。
図面を用いて説明する。本実施の形態においては、半田
などによるボール端子および半導体素子搭載用の接着剤
層を、配線基板への半導体素子搭載前に、配線基板側に
形成しておく。このようにすることで、一切のパッケー
ジ封止樹脂のクラック発生の問題と、封止樹脂と配線基
板間の界面剥離の問題を解消させる。
【0017】また、接着剤層を予め設けておくことによ
って、半導体素子のバンプと配線基板の配線パターン間
での剥離の問題が解消される。このような構成は、後続
の組立工程で半田ボールが汚染されることや、ワイヤボ
ンディング時の半田ボールの溶解や、半田ボールの事前
形成時のリフロー加熱によるワイヤボンディング性の低
下および予め形成された接着剤層の経時変化などが懸念
されていた。しかしながら、半導体素子の組立条件を最
適化することによって、上述のパッケージ封止樹脂のク
ラック発生の問題と、封止樹脂と配線基板間の界面剥離
の問題が解消され、半導体素子のバンプと配線基板の配
線パターン間での剥離の問題が解消される。
って、半導体素子のバンプと配線基板の配線パターン間
での剥離の問題が解消される。このような構成は、後続
の組立工程で半田ボールが汚染されることや、ワイヤボ
ンディング時の半田ボールの溶解や、半田ボールの事前
形成時のリフロー加熱によるワイヤボンディング性の低
下および予め形成された接着剤層の経時変化などが懸念
されていた。しかしながら、半導体素子の組立条件を最
適化することによって、上述のパッケージ封止樹脂のク
ラック発生の問題と、封止樹脂と配線基板間の界面剥離
の問題が解消され、半導体素子のバンプと配線基板の配
線パターン間での剥離の問題が解消される。
【0018】なぜなら、図2に示すようなリードフレー
ムは、金型などのパンチング抜き加工で、前もってイン
ナリード13とアウタリード12とが形成されており、
アウタリード12はBGAのボールに相当し、インナリ
ード13はBGAの配線基板に相当するからである。
ムは、金型などのパンチング抜き加工で、前もってイン
ナリード13とアウタリード12とが形成されており、
アウタリード12はBGAのボールに相当し、インナリ
ード13はBGAの配線基板に相当するからである。
【0019】ただし、BGAの場合、リードフレームと
同じ要領で半田ボールを先に付けておくためには、次の
ような配慮が必要である。
同じ要領で半田ボールを先に付けておくためには、次の
ような配慮が必要である。
【0020】(1)半田ボール形成のリフロー加熱で配
線基板のワイヤボンディング用の金メッキを汚染させな
い工夫が必要である。これは現在も、半田ボール形成後
に半田ボールの搭載に使用したフラックスの洗浄を行っ
ており、この洗浄工程でフラックスの蒸気で汚染された
メッキは完全にクリーン化できることが判明した。
線基板のワイヤボンディング用の金メッキを汚染させな
い工夫が必要である。これは現在も、半田ボール形成後
に半田ボールの搭載に使用したフラックスの洗浄を行っ
ており、この洗浄工程でフラックスの蒸気で汚染された
メッキは完全にクリーン化できることが判明した。
【0021】フラックス中に包含されている成分は、ロ
ジン、高級アルコール、ワックス、石油系溶剤、パラフ
ィン系炭化水素、界面活性剤、アミン系キレート活性剤
および微量の塩素化合物である。したがって、発生蒸気
は幾分腐食性であり、また有機揮発成分を含むので、金
メッキ面を汚染させる。これらの洗浄には、使用したフ
ラックスに応じて充分洗浄できる水素或いは溶剤系の洗
浄剤を選定することによって汚染膜は除去される。
ジン、高級アルコール、ワックス、石油系溶剤、パラフ
ィン系炭化水素、界面活性剤、アミン系キレート活性剤
および微量の塩素化合物である。したがって、発生蒸気
は幾分腐食性であり、また有機揮発成分を含むので、金
メッキ面を汚染させる。これらの洗浄には、使用したフ
ラックスに応じて充分洗浄できる水素或いは溶剤系の洗
浄剤を選定することによって汚染膜は除去される。
【0022】(2)ワイヤボンディングにおいて、ボン
ディング時の温度では半田ボールが溶融しないようにす
ることが必要である。この課題に対しては、半田ボール
に共晶組成(Sn−37重量%Pb;融点180℃)で
はなく3.5重量%Ag−Sn(融点220℃)などの
高温半田ボールを用いることによって解消される。ま
た、共晶半田ボールを用いた場合でも、ワイヤボンディ
ング温度を180℃未満とすることによって問題は解消
される。
ディング時の温度では半田ボールが溶融しないようにす
ることが必要である。この課題に対しては、半田ボール
に共晶組成(Sn−37重量%Pb;融点180℃)で
はなく3.5重量%Ag−Sn(融点220℃)などの
高温半田ボールを用いることによって解消される。ま
た、共晶半田ボールを用いた場合でも、ワイヤボンディ
ング温度を180℃未満とすることによって問題は解消
される。
【0023】また、銅などの金属ボールを高温半田で接
続することによっても可能である。さらには、Pb−1
0重量%の高温半田ボールを直接搭載することによって
も達成される。
続することによっても可能である。さらには、Pb−1
0重量%の高温半田ボールを直接搭載することによって
も達成される。
【0024】(3)ワイヤボンディング後の樹脂封止に
おける半田ボールの溶融が起きないようにする必要があ
る。この問題は、通常エポキシ系の封止樹脂は150℃
で硬化させるため全く問題はない。
おける半田ボールの溶融が起きないようにする必要があ
る。この問題は、通常エポキシ系の封止樹脂は150℃
で硬化させるため全く問題はない。
【0025】(4)半導体素子搭載用の接着剤中に包含
される有機溶剤成分による金メッキ面の汚染が起きない
ようにする必要がある。配線基板の配線パターン10の
先端のワイヤボンディングする部分には、上述のように
ニッケルメッキ下地の上の金メッキがなされている。こ
の金メッキ層は、揮発溶剤成分によって或いはエポキシ
樹脂系の場合に未反応のアミン系、イミダゾール系、ポ
リアミド系或いは酸無水物系硬化剤成分によって汚染さ
れることが懸念された。また、オルソクレゾールノボラ
ック系エポキシの場合には副生する塩素化クレゾールに
よって半導体素子のアルミ電極が腐食される問題があ
る。そこで、本実施の形態においては、比較的に腐食性
の少ないビスフェノールA型のエポキシ樹脂を用いて且
つ硬化剤には潜在硬化剤としてジシアンジアミドを用い
た。
される有機溶剤成分による金メッキ面の汚染が起きない
ようにする必要がある。配線基板の配線パターン10の
先端のワイヤボンディングする部分には、上述のように
ニッケルメッキ下地の上の金メッキがなされている。こ
の金メッキ層は、揮発溶剤成分によって或いはエポキシ
樹脂系の場合に未反応のアミン系、イミダゾール系、ポ
リアミド系或いは酸無水物系硬化剤成分によって汚染さ
れることが懸念された。また、オルソクレゾールノボラ
ック系エポキシの場合には副生する塩素化クレゾールに
よって半導体素子のアルミ電極が腐食される問題があ
る。そこで、本実施の形態においては、比較的に腐食性
の少ないビスフェノールA型のエポキシ樹脂を用いて且
つ硬化剤には潜在硬化剤としてジシアンジアミドを用い
た。
【0026】以上のようにして、本実施の形態の特徴
は、BGAの組立前に、配線基板にボール端子を取り付
けておくことであり、また半導体素子搭載接着用の接着
剤も形成させておく。このような構成によって、パッケ
ージの界面剥離とパッケージクラックの問題を解消し、
且つ半導体素子の電極と配線基板の接続の電気的信頼性
を向上させることができる。
は、BGAの組立前に、配線基板にボール端子を取り付
けておくことであり、また半導体素子搭載接着用の接着
剤も形成させておく。このような構成によって、パッケ
ージの界面剥離とパッケージクラックの問題を解消し、
且つ半導体素子の電極と配線基板の接続の電気的信頼性
を向上させることができる。
【0027】「第1の実施の形態」:図1は、第1の実
施の形態のボール付の配線基板の外観図である。ボール
の数は400であり、表側の配線パターン10から裏面
にスルーホールを通して電気的に連結されている。半田
ボール5は、Sn−37重量%Pbの共晶半田ボールで
ある。このボールのピッチは1.27mmであり、半田ボ
ール5の高さ0.6mmボールの径は0.65mmである。
施の形態のボール付の配線基板の外観図である。ボール
の数は400であり、表側の配線パターン10から裏面
にスルーホールを通して電気的に連結されている。半田
ボール5は、Sn−37重量%Pbの共晶半田ボールで
ある。このボールのピッチは1.27mmであり、半田ボ
ール5の高さ0.6mmボールの径は0.65mmである。
【0028】また、基板2には、0.5mm厚さのガラス
エポキシ基板を用いた。基板2表面の中央部には1.0
mm角の半導体素子を搭載できるダイパッド14が搭載さ
れている。半田ボール5は、Sn−37重量%Pbの共
晶半田ボールを形成するパッドに搭載してから、235
℃のリフロー炉に5分間入れて形成した。実際の基板の
温度は230℃であり、また、5分間には予熱時間を含
んでいるため実温度230℃での加熱時間は30秒であ
る。この間に半田は溶融して、ボールがパッドと半田付
けされる。このパッドには、予めロジン系のフラックス
が塗布されており、半田ボール5とパッドとは、フラッ
クスの作用で濡れ広がり、接続が達成される。
エポキシ基板を用いた。基板2表面の中央部には1.0
mm角の半導体素子を搭載できるダイパッド14が搭載さ
れている。半田ボール5は、Sn−37重量%Pbの共
晶半田ボールを形成するパッドに搭載してから、235
℃のリフロー炉に5分間入れて形成した。実際の基板の
温度は230℃であり、また、5分間には予熱時間を含
んでいるため実温度230℃での加熱時間は30秒であ
る。この間に半田は溶融して、ボールがパッドと半田付
けされる。このパッドには、予めロジン系のフラックス
が塗布されており、半田ボール5とパッドとは、フラッ
クスの作用で濡れ広がり、接続が達成される。
【0029】ボール5形成後、基板2を界面活性剤を含
んだ水系洗浄剤で洗浄した。この洗浄によってフラック
スの蒸発などで一部汚染された配線基板のワイヤボンデ
ィング用のパターンは洗浄されて、ワイヤボンディング
性は全く問題ないことが明らかになった。
んだ水系洗浄剤で洗浄した。この洗浄によってフラック
スの蒸発などで一部汚染された配線基板のワイヤボンデ
ィング用のパターンは洗浄されて、ワイヤボンディング
性は全く問題ないことが明らかになった。
【0030】このボール形成後、半導体素子搭載用のダ
イパッドに予め100μmの厚さのテープ状に成形した
エポキシ系接着剤(またはポリイミド樹脂接着剤、また
はテフロン樹脂接着剤)を半導体素子の面積形状に金型
でパンチング加工して張り付けた。張り付け温度と時間
は150℃で1秒である。この接着剤は、上述のように
腐食性が比較的少ないビスフェノールA型のベースポリ
マを用い、且つ潜在硬化剤としてジシアンジアミドを持
つテープであり、硬化開始温度は170℃である。この
接着テープは、接着反応維持有効保存期間は6ヶ月であ
るために接着テープの張り付け後この期間中に半導体素
子を接着搭載すればよい。
イパッドに予め100μmの厚さのテープ状に成形した
エポキシ系接着剤(またはポリイミド樹脂接着剤、また
はテフロン樹脂接着剤)を半導体素子の面積形状に金型
でパンチング加工して張り付けた。張り付け温度と時間
は150℃で1秒である。この接着剤は、上述のように
腐食性が比較的少ないビスフェノールA型のベースポリ
マを用い、且つ潜在硬化剤としてジシアンジアミドを持
つテープであり、硬化開始温度は170℃である。この
接着テープは、接着反応維持有効保存期間は6ヶ月であ
るために接着テープの張り付け後この期間中に半導体素
子を接着搭載すればよい。
【0031】この半田ボール取り付けおよび接着剤テー
プ付き配線基板を用いて、400ピンの半導体素子を搭
載して半導体パッケージを完成させた。接着剤の硬化開
始温度は、170℃であることから、配線基板を175
℃のステージに乗せて半導体素子を搭載してから加圧し
て5秒間保持した。これによって、エポキシ樹脂は、硬
化反応を開始しながら、半導体素子を基板に接着した。
この後、エポキシ樹脂を完全に硬化させるために、17
5℃のオーブンに入れて1時間保持した。
プ付き配線基板を用いて、400ピンの半導体素子を搭
載して半導体パッケージを完成させた。接着剤の硬化開
始温度は、170℃であることから、配線基板を175
℃のステージに乗せて半導体素子を搭載してから加圧し
て5秒間保持した。これによって、エポキシ樹脂は、硬
化反応を開始しながら、半導体素子を基板に接着した。
この後、エポキシ樹脂を完全に硬化させるために、17
5℃のオーブンに入れて1時間保持した。
【0032】次に、175℃のステージ温度で25μm
の直径の金ボンディングワイヤで、半導体素子のアルミ
電極と配線基板の金メッキ配線パターンとをボンディン
グした。175℃のため融点180℃の共晶組成の半田
ボールは、全く溶融しない。ただし、通常の温度(19
0℃)より30℃低い温度条件のため、ボンディングツ
ールに付加する超音波出力を従来の1.5倍とした。
の直径の金ボンディングワイヤで、半導体素子のアルミ
電極と配線基板の金メッキ配線パターンとをボンディン
グした。175℃のため融点180℃の共晶組成の半田
ボールは、全く溶融しない。ただし、通常の温度(19
0℃)より30℃低い温度条件のため、ボンディングツ
ールに付加する超音波出力を従来の1.5倍とした。
【0033】次に、液状のエポキシ系の封止樹脂を用い
て封止を行った。この封止には、ディスペンサーを用い
た。液状封止樹脂の硬化温度は、150℃で2時間であ
ることから、半田の溶融は起こらない。従来ではこの後
で半田ボールを形成するが、本実施の形態においては既
にボールが形成されているため、これでBGAパッケー
ジとして完成する。
て封止を行った。この封止には、ディスペンサーを用い
た。液状封止樹脂の硬化温度は、150℃で2時間であ
ることから、半田の溶融は起こらない。従来ではこの後
で半田ボールを形成するが、本実施の形態においては既
にボールが形成されているため、これでBGAパッケー
ジとして完成する。
【0034】「第2の実施の形態」:本第2の実施の形
態は、前述の図4の構成と同じような構成で、400ピ
ンの金マイクロバンプ付きフリップフロップを製作し
て、プラスチック配線基板に搭載した。半導体素子に
は、電気メッキ方式によって20μmの高さのバンプを
形成した。これは、半導体素子の表面に形成された、ポ
リイミド樹脂からなる不働体膜から露出しているアルミ
電極に、層間拡散反応制御のためのUBM(Under
Barrier Metal)を介して、メッキ液を
吹き付けながら金の電気めっきして突起を形成する手法
である。
態は、前述の図4の構成と同じような構成で、400ピ
ンの金マイクロバンプ付きフリップフロップを製作し
て、プラスチック配線基板に搭載した。半導体素子に
は、電気メッキ方式によって20μmの高さのバンプを
形成した。これは、半導体素子の表面に形成された、ポ
リイミド樹脂からなる不働体膜から露出しているアルミ
電極に、層間拡散反応制御のためのUBM(Under
Barrier Metal)を介して、メッキ液を
吹き付けながら金の電気めっきして突起を形成する手法
である。
【0035】このバンプ22(図4)の位置に位置対向
する配線基板(Sn−37重量%Pbの半田ボールを既
に持つ配線基板)のパターン10の先端にエポキシ樹脂
系の導電性ペーストを多点ディスペンサーによって塗布
した。エポキシ樹脂は、ビスフェノールA型にジシアン
ジアミンを潜在硬化剤として持ち、さらに導電性を持た
せるために50μm径の銀粒子を混在させた導電性エポ
キシ樹脂である。 金バンプを形成した半導体素子1
を、バンプ側を下にして配線基板の導電性ペーストの塗
布部分に搭載した。搭載方法は、バンプの位置と配線基
板の導電性ペースト塗布部分を互いに認識するCCDカ
メラを装備したフリップチップマウンターによった。
する配線基板(Sn−37重量%Pbの半田ボールを既
に持つ配線基板)のパターン10の先端にエポキシ樹脂
系の導電性ペーストを多点ディスペンサーによって塗布
した。エポキシ樹脂は、ビスフェノールA型にジシアン
ジアミンを潜在硬化剤として持ち、さらに導電性を持た
せるために50μm径の銀粒子を混在させた導電性エポ
キシ樹脂である。 金バンプを形成した半導体素子1
を、バンプ側を下にして配線基板の導電性ペーストの塗
布部分に搭載した。搭載方法は、バンプの位置と配線基
板の導電性ペースト塗布部分を互いに認識するCCDカ
メラを装備したフリップチップマウンターによった。
【0036】半導体素子搭載の後、配線基板全体を17
0℃の恒温層に入れて導電性ペーストを硬化させた。配
線基板には、Sn−Pbの63/37重量%共晶半田の
ボールが搭載されているが、半田ボールの溶融は起こら
なかった。なお、接着剤として、全面に異方導電性接着
テープを張り付けることもよい。
0℃の恒温層に入れて導電性ペーストを硬化させた。配
線基板には、Sn−Pbの63/37重量%共晶半田の
ボールが搭載されているが、半田ボールの溶融は起こら
なかった。なお、接着剤として、全面に異方導電性接着
テープを張り付けることもよい。
【0037】「第3の実施の形態」:本第3の実施の形
態は、上述の第1の実施の形態の構成において、半田ボ
ールにPb−10重量%Snの高温半田ボールを用い
た。この半田ボールでは、固相線268℃の融点を持つ
ために、ワイヤボンディングは190℃で行った。その
他のパッケージの組立条件は、上述の第1の実施の形態
の条件と同様である。
態は、上述の第1の実施の形態の構成において、半田ボ
ールにPb−10重量%Snの高温半田ボールを用い
た。この半田ボールでは、固相線268℃の融点を持つ
ために、ワイヤボンディングは190℃で行った。その
他のパッケージの組立条件は、上述の第1の実施の形態
の条件と同様である。
【0038】「第4の実施の形態」:本第4の実施の形
態は、上述の第1の実施の形態の構成において、ボール
端子に銅の金属球を用いた。ボールの接続には、Pb−
10重量%のフラックス含有の半田ペーストを配線基板
のボール搭載ランドにメタルマスクを用いて部分印刷し
てから銅金属球を搭載し、これを260℃の温度に保持
されたリフロー炉を通した。銅ボールは、フラックスと
半田ペーストの作用で配線基板の銅配線ランドに接続さ
れた。
態は、上述の第1の実施の形態の構成において、ボール
端子に銅の金属球を用いた。ボールの接続には、Pb−
10重量%のフラックス含有の半田ペーストを配線基板
のボール搭載ランドにメタルマスクを用いて部分印刷し
てから銅金属球を搭載し、これを260℃の温度に保持
されたリフロー炉を通した。銅ボールは、フラックスと
半田ペーストの作用で配線基板の銅配線ランドに接続さ
れた。
【0039】「第5の実施の形態」:本第5の実施の形
態は、上述の第1の実施の形態の構成において、半導体
素子搭載接着用の接着剤にフッ素変性エポキシ樹脂を使
用した。このエポキシ樹脂は、VitonGFのフッ素
エラストマーをエポキシ樹脂に混合したものであり、樹
脂に強靱性を持たせるために開発されたものであり、接
着剤接合の耐熱耐久性に優れている。
態は、上述の第1の実施の形態の構成において、半導体
素子搭載接着用の接着剤にフッ素変性エポキシ樹脂を使
用した。このエポキシ樹脂は、VitonGFのフッ素
エラストマーをエポキシ樹脂に混合したものであり、樹
脂に強靱性を持たせるために開発されたものであり、接
着剤接合の耐熱耐久性に優れている。
【0040】「第6の実施の形態」:本第6の実施の形
態は、上述の第1の実施の形態の構成において、接着剤
層に熱可塑性ポリイミドを用いたものであるために、硬
化剤を必要とせず何回も可逆的に接着できる特徴があ
る。熱可塑性ポリイミドには、通常の線状ポリイミドの
Tgをジアミンの組成によって270℃まで下げたもの
を使用した。具体的には、三井東圧株式会社製のTPI
(商品名)などである。配線基板への張り付け温度は2
80℃であり、したがって、ボールは銅金属球とした。
この場合銅金属球は、Pb−5重量%Snの高温半田を
使用した。この半田系では、固相線温度は、300℃で
あり、充分な耐熱性を持っている。
態は、上述の第1の実施の形態の構成において、接着剤
層に熱可塑性ポリイミドを用いたものであるために、硬
化剤を必要とせず何回も可逆的に接着できる特徴があ
る。熱可塑性ポリイミドには、通常の線状ポリイミドの
Tgをジアミンの組成によって270℃まで下げたもの
を使用した。具体的には、三井東圧株式会社製のTPI
(商品名)などである。配線基板への張り付け温度は2
80℃であり、したがって、ボールは銅金属球とした。
この場合銅金属球は、Pb−5重量%Snの高温半田を
使用した。この半田系では、固相線温度は、300℃で
あり、充分な耐熱性を持っている。
【0041】「第7の実施の形態」:本第7の実施の形
態は、上述の第1の実施の形態の構成において、半田ボ
ールにSn−3.5重量%Agの高温半田球を使用し
た。この半田球は、固相線225℃の耐熱性を持ってお
り、200℃でワイヤボンディングを行うことができ
た。
態は、上述の第1の実施の形態の構成において、半田ボ
ールにSn−3.5重量%Agの高温半田球を使用し
た。この半田球は、固相線225℃の耐熱性を持ってお
り、200℃でワイヤボンディングを行うことができ
た。
【0042】「第8の実施の形態」:本第8の実施の形
態は、上述の第2の実施の形態の構成において、フリッ
プチップ型半導体素子搭載用の導電性接着剤に、異方導
電性接着剤を用いた。この接着剤は、エポキシ樹脂系ベ
ースポリマの中にプラスティック球にニッケル/金のメ
ッキをした粒子を混在させて、加圧したときに、導電性
粒子が接触して電気的に接合されるものである。したが
って、半導体素子のバンプは、突出しているために、こ
の部分だけに導電回路が形成されるものである。これに
対して各バンプ間は、粒子が接触しないために電気的な
絶縁が維持されている。
態は、上述の第2の実施の形態の構成において、フリッ
プチップ型半導体素子搭載用の導電性接着剤に、異方導
電性接着剤を用いた。この接着剤は、エポキシ樹脂系ベ
ースポリマの中にプラスティック球にニッケル/金のメ
ッキをした粒子を混在させて、加圧したときに、導電性
粒子が接触して電気的に接合されるものである。したが
って、半導体素子のバンプは、突出しているために、こ
の部分だけに導電回路が形成されるものである。これに
対して各バンプ間は、粒子が接触しないために電気的な
絶縁が維持されている。
【0043】「第9の実施の形態」:本第9の実施の形
態は、上述の第4の実施の形態の構成において、銅の金
属球にニッケルメッキを施した球を用いた。これによっ
て球は腐食に対して耐性を向上させることができた。
態は、上述の第4の実施の形態の構成において、銅の金
属球にニッケルメッキを施した球を用いた。これによっ
て球は腐食に対して耐性を向上させることができた。
【0044】「第10の実施の形態」:本第10の実施
の形態は、上述の第2の実施の形態の構成において、配
線基板にセラミック配線を用いた。セラミックは、プラ
スチック配線基板と比較して耐熱性に優れ、また多層配
線が容易に作られる特徴がある。
の形態は、上述の第2の実施の形態の構成において、配
線基板にセラミック配線を用いた。セラミックは、プラ
スチック配線基板と比較して耐熱性に優れ、また多層配
線が容易に作られる特徴がある。
【0045】「第11の実施の形態」:本第11の実施
の形態は、上述の第1の実施の形態の構成において、半
田ボールをペーストの印刷リフロー法で形成した。この
方法は、半田のボールを使用することなく、半田ペース
トをボールを形成する配線パターンの円形ランドに厚く
印刷し、その後半田ペーストをリフロー溶融することに
よってボールを作る方法である。半田ペーストは、0.
3mm厚さのメタルマスクを用いて印刷した。リフロー
は、250℃で5分行った。
の形態は、上述の第1の実施の形態の構成において、半
田ボールをペーストの印刷リフロー法で形成した。この
方法は、半田のボールを使用することなく、半田ペース
トをボールを形成する配線パターンの円形ランドに厚く
印刷し、その後半田ペーストをリフロー溶融することに
よってボールを作る方法である。半田ペーストは、0.
3mm厚さのメタルマスクを用いて印刷した。リフロー
は、250℃で5分行った。
【0046】(本実施の形態の効果):以上の実施の形
態の構成によれば、BGAの組立前に、配線基板にボー
ル端子を取り付けておき、半導体素子が取り付けられて
いない状態で、ボール取り付け加工を行うので、加工作
業が容易であり、生産性が向上する。このため、パッケ
ージの界面剥離とパッケージクラックの問題を解消し、
且つ半導体素子の電極と配線基板の接続の電気的信頼性
を向上させることができる。また、パッケージングが完
了した半導体装置全体を不良品として処分することがな
くなり、歩留まり損失を減少させることができる。
態の構成によれば、BGAの組立前に、配線基板にボー
ル端子を取り付けておき、半導体素子が取り付けられて
いない状態で、ボール取り付け加工を行うので、加工作
業が容易であり、生産性が向上する。このため、パッケ
ージの界面剥離とパッケージクラックの問題を解消し、
且つ半導体素子の電極と配線基板の接続の電気的信頼性
を向上させることができる。また、パッケージングが完
了した半導体装置全体を不良品として処分することがな
くなり、歩留まり損失を減少させることができる。
【0047】(他の実施の形態):(1)なお、上述の
第1の実施の形態の構成においては、ボール端子を取り
付け、半導体素子を搭載した基板を例にして説明した
が、ボール端子だけを取り付けた状態の配線基板の段階
で、販売製品の対象として長期保管しておくこともでき
る。この場合でも長期保管後に次の工程に入ることは容
易にでき問題は生じない。
第1の実施の形態の構成においては、ボール端子を取り
付け、半導体素子を搭載した基板を例にして説明した
が、ボール端子だけを取り付けた状態の配線基板の段階
で、販売製品の対象として長期保管しておくこともでき
る。この場合でも長期保管後に次の工程に入ることは容
易にでき問題は生じない。
【0048】
【発明の効果】以上述べたように本発明は、配線基板へ
の半導体素子の搭載前に、配線基板へのボール端子の取
り付けを行うことで、ボール端子に取り付け時の熱加工
処理などによって半導体素子や封入樹脂に熱的損傷を与
えることがなく、従来のようなパッケージの界面剥離と
パッケージクラックの問題を解消し、且つ半導体素子の
電極と配線基板の接続の電気的信頼性を向上させること
ができるので、BGAパッケージの製造歩留まりを向上
させ、信頼性の高いBGAパッケージを製造することが
できる。
の半導体素子の搭載前に、配線基板へのボール端子の取
り付けを行うことで、ボール端子に取り付け時の熱加工
処理などによって半導体素子や封入樹脂に熱的損傷を与
えることがなく、従来のようなパッケージの界面剥離と
パッケージクラックの問題を解消し、且つ半導体素子の
電極と配線基板の接続の電気的信頼性を向上させること
ができるので、BGAパッケージの製造歩留まりを向上
させ、信頼性の高いBGAパッケージを製造することが
できる。
【図1】本発明の実施の形態の半導体装置の断面図であ
る。
る。
【図2】本実施の形態の説明のためのリードフレームの
説明図である。
説明図である。
【図3】従来例のBGAの断面図である。
【図4】従来例のフリップチップ型BGAの断面および
平面図である。
平面図である。
1 半導体素子 2 配線基板 3 封止樹脂 4 ボンディングワイヤ 5 半田ボール 9 リードフレーム 10 配線 12 リードフレームアウタリード 13 リードフレームインナリード 14 接着剤層付ダイパッド 22 バンプ 23 導電性接着剤 24 アンダフィル材
フロントページの続き (72)発明者 佐藤 隆 茨城県日立市助川町3丁目1番1号 日立 電線株式会社電線工場内
Claims (3)
- 【請求項1】配線基板に半導体素子とボール端子を取り
付け、樹脂で封止して半導体装置を製造する半導体装置
製造方法において、上記配線基板に上記半導体素子を取
り付ける前に上記ボール端子を取り付けるようにしたこ
とを特徴とする半導体装置製造方法。 - 【請求項2】半導体素子を取り付ける前のBGA用配線
基板にボール端子が取り付けられていることを特徴とす
るBGA用配線基板。 - 【請求項3】請求項2に記載のBGA用配線基板に、さ
らに半導体素子が取り付けられているBGA用配線基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00639697A JP3344254B2 (ja) | 1997-01-17 | 1997-01-17 | 半導体装置製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00639697A JP3344254B2 (ja) | 1997-01-17 | 1997-01-17 | 半導体装置製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10209209A true JPH10209209A (ja) | 1998-08-07 |
| JP3344254B2 JP3344254B2 (ja) | 2002-11-11 |
Family
ID=11637220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00639697A Expired - Fee Related JP3344254B2 (ja) | 1997-01-17 | 1997-01-17 | 半導体装置製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3344254B2 (ja) |
-
1997
- 1997-01-17 JP JP00639697A patent/JP3344254B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3344254B2 (ja) | 2002-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2589239B2 (ja) | 熱硬化可能な接着剤およびこれを用いた電気的コンポーネント組立体 | |
| US5136365A (en) | Anisotropic conductive adhesive and encapsulant material | |
| US6307160B1 (en) | High-strength solder interconnect for copper/electroless nickel/immersion gold metallization solder pad and method | |
| CN1295771C (zh) | 使用不用清理的助焊剂进行倒装晶片的相互连接 | |
| US6774497B1 (en) | Flip-chip assembly with thin underfill and thick solder mask | |
| EP1386356B1 (en) | Fluxless flip chip interconnection | |
| US7344061B2 (en) | Multi-functional solder and articles made therewith, such as microelectronic components | |
| KR100545008B1 (ko) | 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법 | |
| KR101660787B1 (ko) | 솔더 볼 접합 방법 및 메모리 모듈 리페어 방법 | |
| US5814401A (en) | Selectively filled adhesive film containing a fluxing agent | |
| JP5422826B2 (ja) | 鉛フリーはんだ接続構造体およびはんだボール | |
| KR20030078854A (ko) | 반도체 장치 | |
| KR20010041942A (ko) | 플립 칩 조립을 위한 노크린 플럭스 | |
| JP3868766B2 (ja) | 半導体装置 | |
| JP3356649B2 (ja) | 半導体装置及びその製造方法 | |
| JP2010123676A (ja) | 半導体装置の製造方法、半導体装置 | |
| JP2001284382A (ja) | はんだバンプ形成方法、フリップチップ実装方法及び実装構造体 | |
| US7037819B2 (en) | Method of making a circuitized substrate | |
| JP3344254B2 (ja) | 半導体装置製造方法 | |
| JP3204142B2 (ja) | 半導体装置製造方法およびリードフレーム | |
| JP2001313462A (ja) | 電子部品の実装方法 | |
| JP3312580B2 (ja) | ボール端子及びスティフナを有するフリップチップbga用テープ、及びこのbga用テープの製造方法、このbga用テープを用いたフリップチップ構造の半導体装置及びその製造方法 | |
| JPH11245081A (ja) | 熱溶融性接合部材およびこれを用いた半導体実装装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020423 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020730 |
|
| LAPS | Cancellation because of no payment of annual fees |