JPH10209364A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10209364A JPH10209364A JP9022161A JP2216197A JPH10209364A JP H10209364 A JPH10209364 A JP H10209364A JP 9022161 A JP9022161 A JP 9022161A JP 2216197 A JP2216197 A JP 2216197A JP H10209364 A JPH10209364 A JP H10209364A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- semiconductor device
- circuit element
- layer
- circuit pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 本発明は、半導体装置の薄型化及び放熱機
能の向上の要求に対応することができる信頼性の高い半
導体装置を低コストで提供することにある。 【解決手段】 ポリイミドテープの一方面に導体回路パ
ターン層、他面に導電プレーン層を設けた３層構造と
し、第１の平坦面と第２の平坦面とを連接する傾斜面を
有する円形皿状にディプレスされたキャビティを有し、
前記第１の平坦面に形成され、前記キャビティ側に突出
せしめられた導体回路パターンの内部接続パッドを有す
る集積回路素子搭載基板と、これに弾性接着剤層を介し
て固着された集積回路素子と、前記内部接続パッド領域
と集積回路素子の電極パッドとをインナーリード・ボン
ディングにより接続せしめられ、さらに少なくとも前記
集積回路素子の主面の反対面が樹脂封止部から露出せし
められた構成とすることで達成される。
能の向上の要求に対応することができる信頼性の高い半
導体装置を低コストで提供することにある。 【解決手段】 ポリイミドテープの一方面に導体回路パ
ターン層、他面に導電プレーン層を設けた３層構造と
し、第１の平坦面と第２の平坦面とを連接する傾斜面を
有する円形皿状にディプレスされたキャビティを有し、
前記第１の平坦面に形成され、前記キャビティ側に突出
せしめられた導体回路パターンの内部接続パッドを有す
る集積回路素子搭載基板と、これに弾性接着剤層を介し
て固着された集積回路素子と、前記内部接続パッド領域
と集積回路素子の電極パッドとをインナーリード・ボン
ディングにより接続せしめられ、さらに少なくとも前記
集積回路素子の主面の反対面が樹脂封止部から露出せし
められた構成とすることで達成される。
Description
【０００１】
【発明の属する技術分野】本発明は、Ｔ・ＢＧＡ型の半
導体装置に係る、特に、集積回路素子のボンデング・パ
ッドと外部配線基板とを電気的に接続するインターポー
ザとして、ポリイミドテープ基板の一方面に導体回路パ
ターン層、他面に導電プレーン層を設けた２層構造の導
体回路パターン層を備えた集積回路素子搭載基板を構成
部材とするＴ・ＢＧＡ型の半導体装置の構造に関する。
導体装置に係る、特に、集積回路素子のボンデング・パ
ッドと外部配線基板とを電気的に接続するインターポー
ザとして、ポリイミドテープ基板の一方面に導体回路パ
ターン層、他面に導電プレーン層を設けた２層構造の導
体回路パターン層を備えた集積回路素子搭載基板を構成
部材とするＴ・ＢＧＡ型の半導体装置の構造に関する。
【０００２】
【従来の技術】ＩＣ、ＬＳＩ等の半導体装置は、外部配
線基板上の配線パッドに半田などを用いて接続されてい
る。近来、集積回路素子の微細化、高集積化及び小型化
に対応して、ＳＢＣ法と指称される、半田ボール又はバ
ンプを用いて配線基板上の配線パッドに半導体装置を面
実装する方法が提案されている。この方法によれば、配
線基板上に半導体装置を位置決め載置した後、これを加
熱して半田ボール又はバンプをリフローすることにより
固着すればよく、半導体装置の面実装が容易なことか
ら、注目されている。
線基板上の配線パッドに半田などを用いて接続されてい
る。近来、集積回路素子の微細化、高集積化及び小型化
に対応して、ＳＢＣ法と指称される、半田ボール又はバ
ンプを用いて配線基板上の配線パッドに半導体装置を面
実装する方法が提案されている。この方法によれば、配
線基板上に半導体装置を位置決め載置した後、これを加
熱して半田ボール又はバンプをリフローすることにより
固着すればよく、半導体装置の面実装が容易なことか
ら、注目されている。
【０００３】ところが、近年、情報処理機器の高速化に
伴い、半導体装置の作動に超高周波を用いるようになっ
てきている。そのためポリイミド基板に微細な間隔で形
成された導体回路パターンの複数の導体リード（電送
路）を超高周波信号が電送される際に、隣接する前記導
体リードに信号が漏れてしまうクロストーク現象を生じ
るという問題があった。このような問題点を解決するた
めに、ポリイミドテープ基板の前記導体回路パターンの
反対面に、別体に形成された導電性部材の導電プレーン
（支持基板）を固着し、この導体回路パターンの所定の
導体リードと導電プレーンとを貫通孔を介して接続し、
放熱及び接地機能を有する半導体装置が提案されてい
る。
伴い、半導体装置の作動に超高周波を用いるようになっ
てきている。そのためポリイミド基板に微細な間隔で形
成された導体回路パターンの複数の導体リード（電送
路）を超高周波信号が電送される際に、隣接する前記導
体リードに信号が漏れてしまうクロストーク現象を生じ
るという問題があった。このような問題点を解決するた
めに、ポリイミドテープ基板の前記導体回路パターンの
反対面に、別体に形成された導電性部材の導電プレーン
（支持基板）を固着し、この導体回路パターンの所定の
導体リードと導電プレーンとを貫通孔を介して接続し、
放熱及び接地機能を有する半導体装置が提案されてい
る。
【０００４】この方式の半導体装置は、プレス加工によ
り、別体に形成された略四辺形の凹部を設けた支持基板
とその片面側に、終端部（ワイヤボンデングエリア）が
前記集積回路素子搭載部の周縁に沿って配列された状態
で固着された導体回路パターンが形成された一層構造の
ポリイミドテープ基板とで構成の集積回路素子搭載基板
と、これに固着された集積回路素子と、前記導体回路パ
ターンのワイヤボンデング・エリアと集積回路素子の電
極パッドとを電気的に接続するボンデング・ワイヤとこ
れを被覆保護する樹脂封止部を備えた構成のものが一般
的である。
り、別体に形成された略四辺形の凹部を設けた支持基板
とその片面側に、終端部（ワイヤボンデングエリア）が
前記集積回路素子搭載部の周縁に沿って配列された状態
で固着された導体回路パターンが形成された一層構造の
ポリイミドテープ基板とで構成の集積回路素子搭載基板
と、これに固着された集積回路素子と、前記導体回路パ
ターンのワイヤボンデング・エリアと集積回路素子の電
極パッドとを電気的に接続するボンデング・ワイヤとこ
れを被覆保護する樹脂封止部を備えた構成のものが一般
的である。
【０００５】
【発明が解決しようとする課題】しかしながら上記の半
導体装置にあっては、前記導体回路パターンと集積回路
素子の電極パッドとの接続にワイヤ・ボンデング法を用
いた構成とされているので、半導体装置の厚みが厚くな
り、半導体装置の薄型化の要求に対応するに限界が生じ
るいう問題があった。
導体装置にあっては、前記導体回路パターンと集積回路
素子の電極パッドとの接続にワイヤ・ボンデング法を用
いた構成とされているので、半導体装置の厚みが厚くな
り、半導体装置の薄型化の要求に対応するに限界が生じ
るいう問題があった。
【０００６】本発明は、上記の実情に鑑みてなされたも
ので、半導体装置の薄型化及び放熱機能の向上の要求に
対応することができる信頼性の高い半導体装置を低コス
トで提供することを目的とする。
ので、半導体装置の薄型化及び放熱機能の向上の要求に
対応することができる信頼性の高い半導体装置を低コス
トで提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は上記の目的を達
成する請求項１記載の半導体装置は、集積回路素子のボ
ンディング・パッドと外部配線基板とを電気的に接続す
るインターポーザとして、ポリイミドテープ基板の一方
の面に導体回路パターン層を、該ポリイミドテープ基板
の他の面に導電プレーン層を設けた３層構造とし、さら
に前記導体回路パターンと外部配線基板のパッドに接続
して電気的導通回路を形成する外部接続端子を設けた集
積回路素子搭載基板を構成部材とする半導体装置におい
て、前記集積回路素子搭載基板は第１の平坦部と第２の
平坦部とこれら連結する傾斜部とを有する円形皿状にデ
ィプレスされ、前記導体回路パターン層側に形成された
集積回路素子搭載キャビティと前記第１の平坦部に形成
され、前記キャビティ側に突出せしめた導体回路パター
ンの内部接続パッドの領域とを設けた構成とされてお
り、前記集積回路素子搭載基板の前記キャビティ内に前
記集積回路素子を弾性接着剤層を介して固着すると共
に、前記内部接続パッドと集積回路素子の電極パッドと
をインナーリード・ボンディングにより電気的に接続せ
しめられ、さらに少なくとも前記集積回路素子の主面の
反対面が樹脂封止部から露出せしめられた構成とするこ
とで達成される。
成する請求項１記載の半導体装置は、集積回路素子のボ
ンディング・パッドと外部配線基板とを電気的に接続す
るインターポーザとして、ポリイミドテープ基板の一方
の面に導体回路パターン層を、該ポリイミドテープ基板
の他の面に導電プレーン層を設けた３層構造とし、さら
に前記導体回路パターンと外部配線基板のパッドに接続
して電気的導通回路を形成する外部接続端子を設けた集
積回路素子搭載基板を構成部材とする半導体装置におい
て、前記集積回路素子搭載基板は第１の平坦部と第２の
平坦部とこれら連結する傾斜部とを有する円形皿状にデ
ィプレスされ、前記導体回路パターン層側に形成された
集積回路素子搭載キャビティと前記第１の平坦部に形成
され、前記キャビティ側に突出せしめた導体回路パター
ンの内部接続パッドの領域とを設けた構成とされてお
り、前記集積回路素子搭載基板の前記キャビティ内に前
記集積回路素子を弾性接着剤層を介して固着すると共
に、前記内部接続パッドと集積回路素子の電極パッドと
をインナーリード・ボンディングにより電気的に接続せ
しめられ、さらに少なくとも前記集積回路素子の主面の
反対面が樹脂封止部から露出せしめられた構成とするこ
とで達成される。
【０００８】従って、上記の様に構成される請求項１記
載の半導体装置は、前記第１の平坦部の前記内部接続パ
ッド領域がキャビティ側に突出した構成とされているの
で、容易に前記内部接続パッドと集積回路素子の電極パ
ッドとをインナーリード・ボンデングにより接続するこ
とができる。その結果として半導体装置の薄型化が可能
となる。
載の半導体装置は、前記第１の平坦部の前記内部接続パ
ッド領域がキャビティ側に突出した構成とされているの
で、容易に前記内部接続パッドと集積回路素子の電極パ
ッドとをインナーリード・ボンデングにより接続するこ
とができる。その結果として半導体装置の薄型化が可能
となる。
【０００９】さらに、前記集積回路素子の主面の反対面
が樹脂封止部から露出せしめられた構成とされているの
で、配線基板の熱拡散プレートに熱伝導性接着剤を介し
て接合することにより、前記集積回路素子の発生する熱
を容易に配線基板の熱拡散プレートに熱拡散させること
ができる。その結果として放熱機能の向上が可能とな
る。
が樹脂封止部から露出せしめられた構成とされているの
で、配線基板の熱拡散プレートに熱伝導性接着剤を介し
て接合することにより、前記集積回路素子の発生する熱
を容易に配線基板の熱拡散プレートに熱拡散させること
ができる。その結果として放熱機能の向上が可能とな
る。
【００１０】更に、前記集積回路素子を弾性を有する接
着剤層を用いて固着した構成としているので、前記集積
回路素子と前記基板との接合応力を緩衝する機能を有す
ることがことができる。その結果として半導体装置のク
ラック等の損傷や変形を防止することが可能となる。
着剤層を用いて固着した構成としているので、前記集積
回路素子と前記基板との接合応力を緩衝する機能を有す
ることがことができる。その結果として半導体装置のク
ラック等の損傷や変形を防止することが可能となる。
【００１１】また、請求項２記載の半導体装置は、請求
項１記載の半導体装置にあって、前記樹脂封止部はポッ
ティングモールド又はインジェクション・モールドによ
り、少なくとも前記第２の平坦面と同一平面となるよう
に封止用樹脂部材を充填した構成とすることによって達
成される。
項１記載の半導体装置にあって、前記樹脂封止部はポッ
ティングモールド又はインジェクション・モールドによ
り、少なくとも前記第２の平坦面と同一平面となるよう
に封止用樹脂部材を充填した構成とすることによって達
成される。
【００１２】従って、上記の様に構成される請求項２記
載の半導体装置は、封止用樹脂部材の充填にインジェク
ション・モールドを用いているので、封止樹脂の平坦度
が向上し、後工程の前記カバー・レジスト層を形成する
作業性を著しく向上させることができる。その結果とし
て製造コストの低減が可能となる。
載の半導体装置は、封止用樹脂部材の充填にインジェク
ション・モールドを用いているので、封止樹脂の平坦度
が向上し、後工程の前記カバー・レジスト層を形成する
作業性を著しく向上させることができる。その結果とし
て製造コストの低減が可能となる。
【００１３】また、請求項３記載の半導体装置は、請求
項１及び２記載の半導体装置にあって、前記第２の平坦
面に形成された導体回路パターン層は、エリア・アレー
状に配置したビア・ホールを設けたドライフィルム・フ
ォトレジスト層又はシルク・スクリーン印刷により形成
されたカバー・レジスト層で被覆せしめられ、前記ビア
・ホールに露出した端子ランドに突出した半田ボール又
はバンプを備えた構成とすることによって達成される。
項１及び２記載の半導体装置にあって、前記第２の平坦
面に形成された導体回路パターン層は、エリア・アレー
状に配置したビア・ホールを設けたドライフィルム・フ
ォトレジスト層又はシルク・スクリーン印刷により形成
されたカバー・レジスト層で被覆せしめられ、前記ビア
・ホールに露出した端子ランドに突出した半田ボール又
はバンプを備えた構成とすることによって達成される。
【００１４】従って、上記の様に構成される請求項３記
載の半導体装置は、導体回路パターン層をビア・ホール
を設けたカバー・レジスト層で被覆されているので、導
体回路パターン層を外部環境から保護することができ、
且つ半田ボール又はバンプの位置決めが容易に成り半田
ボール又はバンプを形成する作業性が著しく向上させる
ことができる。
載の半導体装置は、導体回路パターン層をビア・ホール
を設けたカバー・レジスト層で被覆されているので、導
体回路パターン層を外部環境から保護することができ、
且つ半田ボール又はバンプの位置決めが容易に成り半田
ボール又はバンプを形成する作業性が著しく向上させる
ことができる。
【００１５】
【発明の実施の形態】続いて、添付した図面に基づき本
発明の実施の態様の一例について詳細に説明する。ここ
で、図１は本発明の実施の態様の一例に係る半導体装置
の構成を示す概要説明図、図１（ａ）は、本発明の実施
の態様の一例に係る半導体装置の導電プレーン層側を示
す平面図、図１（ｂ）は、本発明の実施の態様の一例に
係る半導体装置の構成を示す断面図、図１（ｃ）は、本
発明の実施の態様の一例に係る半導体装置の導体回路パ
ターン層側を示す平面図である。
発明の実施の態様の一例について詳細に説明する。ここ
で、図１は本発明の実施の態様の一例に係る半導体装置
の構成を示す概要説明図、図１（ａ）は、本発明の実施
の態様の一例に係る半導体装置の導電プレーン層側を示
す平面図、図１（ｂ）は、本発明の実施の態様の一例に
係る半導体装置の構成を示す断面図、図１（ｃ）は、本
発明の実施の態様の一例に係る半導体装置の導体回路パ
ターン層側を示す平面図である。
【００１６】本発明の実施の形態に係る請求項１〜３記
載の半導体装置１００は、図１（ａ）、（ｂ）、（ｃ）
に示すように、ポリイミド系テープの絶縁体層１０の両
面に金属薄板層１１を圧着した３層構造のポリイミド系
テープ基板１２からエッチングにより、前記絶縁体層１
０の一方面に、放熱・接地機能を有する導電プレーン層
１３を、その他面に、一端部に内部接続端子パッド１４
を設け、その他端部に外部接続端子ランド１５を備えた
複数の導体リード１６が配列された導体回路パターン１
７を有する。そして、その中央部に第１の平坦部１８と
第２の平坦部１９とこれらを連結する傾斜部２０とを有
し、さらに少なくとも前記内部接続端子パッド１４をキ
ャビティ側に突出せしめた円形皿状の集積回路素子搭載
キャビテイ２１を備えた集積回路素子搭載基板２２と、
これに弾性接着剤層２３を介して固着すると共に、前記
導体リード１６の内部接続端子パッド１４と集積回路素
子の電極パッド２４とをインナーリード・ボンディング
により接続して、電気的外部導通回路が形成された集積
回路素子２５と、該集積回路素子２５の主面の反対面側
を露出させるように前記キャビティ２１内に封止樹脂の
一例であるシリコンを主成分とする封止用樹脂がインジ
ェクション・モールドにより充填された樹脂封止部２６
と、外部接続端子ランド２９を露出するビア・ホール２
８を設けたドライフィルム・フォトレジストで前記導体
回路パターン１７を被覆した前記カバー・レジスト層２
７と、前記ビア・ホール２８に露出した外部接続端子ラ
ンド２９に接続し、前記カバー・レジスト層２７側に突
出した外部接続端子２９の一例である半田ボール３０か
ら成る外部接続端子３１とを具備する構成とされてい
る。
載の半導体装置１００は、図１（ａ）、（ｂ）、（ｃ）
に示すように、ポリイミド系テープの絶縁体層１０の両
面に金属薄板層１１を圧着した３層構造のポリイミド系
テープ基板１２からエッチングにより、前記絶縁体層１
０の一方面に、放熱・接地機能を有する導電プレーン層
１３を、その他面に、一端部に内部接続端子パッド１４
を設け、その他端部に外部接続端子ランド１５を備えた
複数の導体リード１６が配列された導体回路パターン１
７を有する。そして、その中央部に第１の平坦部１８と
第２の平坦部１９とこれらを連結する傾斜部２０とを有
し、さらに少なくとも前記内部接続端子パッド１４をキ
ャビティ側に突出せしめた円形皿状の集積回路素子搭載
キャビテイ２１を備えた集積回路素子搭載基板２２と、
これに弾性接着剤層２３を介して固着すると共に、前記
導体リード１６の内部接続端子パッド１４と集積回路素
子の電極パッド２４とをインナーリード・ボンディング
により接続して、電気的外部導通回路が形成された集積
回路素子２５と、該集積回路素子２５の主面の反対面側
を露出させるように前記キャビティ２１内に封止樹脂の
一例であるシリコンを主成分とする封止用樹脂がインジ
ェクション・モールドにより充填された樹脂封止部２６
と、外部接続端子ランド２９を露出するビア・ホール２
８を設けたドライフィルム・フォトレジストで前記導体
回路パターン１７を被覆した前記カバー・レジスト層２
７と、前記ビア・ホール２８に露出した外部接続端子ラ
ンド２９に接続し、前記カバー・レジスト層２７側に突
出した外部接続端子２９の一例である半田ボール３０か
ら成る外部接続端子３１とを具備する構成とされてい
る。
【００１７】ここで、ここで、少なくとも前記導体回路
層の表面に図示していないＡｕメッキの保護皮膜層を形
成してもよい。これによつて導体回路層及び導電プレン
層の耐食性を向上させると共に、内部接続端子と集積回
路素子の電極パッドの接続及び外部接続端子となる半田
ボールの接続が容易になる。さらに、ポリイミド系テー
プ基板は、Ｎｉ／ポリイミド系テープ／Ｎｉ、Ａｌ／ポ
リイミド系テープ／Ａｌ、Ｃｕ／ポリイミド系テープ／
Ｃｕ等の電気的、熱的伝導製のよい金属薄板からなる３
層構造の前記基板を用いることもできる。
層の表面に図示していないＡｕメッキの保護皮膜層を形
成してもよい。これによつて導体回路層及び導電プレン
層の耐食性を向上させると共に、内部接続端子と集積回
路素子の電極パッドの接続及び外部接続端子となる半田
ボールの接続が容易になる。さらに、ポリイミド系テー
プ基板は、Ｎｉ／ポリイミド系テープ／Ｎｉ、Ａｌ／ポ
リイミド系テープ／Ａｌ、Ｃｕ／ポリイミド系テープ／
Ｃｕ等の電気的、熱的伝導製のよい金属薄板からなる３
層構造の前記基板を用いることもできる。
【００１８】
【発明の効果】以上説明したように、本発明の半導体装
置は、集積回路素子搭載基板をＣｕ又はＡｌなどの導電
性の金属薄板材を両面に圧着したポリイミド系テープ基
板から導電プレーン層／ポリイミド系テープ／導体回路
パターン層から成る３層構造とし、前記集積回路素子搭
載基板に前記集積回路素子をインナーリード・ボンディ
ング（ワイヤ・レス）により搭載された構成とされてい
るので、半導体装置の放熱性、電気特性（寄生電流の拡
散）の向上及び小型化、薄型化の要求に対応することが
できる。
置は、集積回路素子搭載基板をＣｕ又はＡｌなどの導電
性の金属薄板材を両面に圧着したポリイミド系テープ基
板から導電プレーン層／ポリイミド系テープ／導体回路
パターン層から成る３層構造とし、前記集積回路素子搭
載基板に前記集積回路素子をインナーリード・ボンディ
ング（ワイヤ・レス）により搭載された構成とされてい
るので、半導体装置の放熱性、電気特性（寄生電流の拡
散）の向上及び小型化、薄型化の要求に対応することが
できる。
【図１】本発明の実施の態様の一例に係る半導体装置の
導電プレーン層側を示す平面図である。
導電プレーン層側を示す平面図である。
【図２】本発明の実施の態様の一例に係る半導体装置の
構成を示す断面図である。
構成を示す断面図である。
【図３】本発明の実施の態様の一例に係る半導体装置の
導体回路パターン層側を示す平面図である。
導体回路パターン層側を示す平面図である。
１００ 半導体装置 １０ ポリイミド系テープの絶縁体層 １１ 金属薄板層 １２ ３層構造のポリイミド系テープ基板 １３ 導電プレーン層 １４ 内部接続端子パッド １５ 外部接続端子ランド １６ 導体リード １７ 導体回路パターン １８ 第１の平坦部 １９ 第２の平坦部 ２０ 傾斜部 ２１ 集積回路素子搭載キャビティ ２２ 集積回路素子搭載基板 ２３ 弾性接着剤層 ２４ 集積回路路素子の電極パッド ２５ 集積回路素子 ２６ 樹脂封止部 ２７ カバー・レジスト層 ２８ ビア・ホール ２９ 半田ボール ３０ 外部接続端子
Claims (3)
- 【請求項１】 集積回路素子のボンディング・パッドと
外部配線基板とを電気的に接続するインターポーザとし
て、ポリイミドテープ基板の一方の面に導体回路パター
ン層を、該ポリイミドテープ基板の他の面に導電プレー
ン層を設けた３層構造とし、さらに前記導体回路パター
ンと外部配線基板のパッドに接続して電気的導通回路を
形成する外部接続端子を設けた集積回路素子搭載基板を
構成部材とする半導体装置において、 前記集積回路素子搭載基板は第１の平坦部と第２の平坦
部とこれら連結する傾斜部とを有する円形皿状にディプ
レスされ、前記導体回路パターン層側に形成された集積
回路素子搭載キャビティと前記第１の平坦部に形成さ
れ、前記キャビティ側に突出せしめた導体回路パターン
の内部接続パッドの領域とを設けた構成とされており、 前記集積回路素子搭載基板の前記キャビティ内に前記集
積回路素子を弾性接着剤層を介して固着すると共に、前
記内部接続パッドと集積回路素子の電極パッドとをイン
ナーリード・ボンディングにより電気的に接続せしめら
れ、さらに少なくとも前記集積回路素子の主面の反対面
が樹脂封止部から露出せしめられた構成としたことを特
徴とする半導体装置。 - 【請求項２】 前記樹脂封止部は、ポッティングモール
ド又はインジェクション・モールドにより、少なくとも
前記第２の平坦面と同一平面となるように封止用樹脂部
材を充填した構成とされたことを特徴とする請求項１記
載の半導体装置。 - 【請求項３】 前記第２の平坦面に形成された導体回路
パターン層は、エリア・アレー状に配置したビア・ホー
ルを設けたドライフィルム・フォトレジスト層又はシル
ク・スクリーン印刷により形成されたカバー・レジスト
層で被覆せしめられ、前記ビア・ホールに露出した端子
ランドに突出した半田ボール又はバンプを備えた構成と
したことを特徴とする請求項１、２記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9022161A JPH10209364A (ja) | 1997-01-20 | 1997-01-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9022161A JPH10209364A (ja) | 1997-01-20 | 1997-01-20 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10209364A true JPH10209364A (ja) | 1998-08-07 |
Family
ID=12075111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9022161A Pending JPH10209364A (ja) | 1997-01-20 | 1997-01-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10209364A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1126632A (ja) * | 1997-07-02 | 1999-01-29 | Hitachi Cable Ltd | Ｂｇａ型半導体装置 |
| EP4191643A1 (en) * | 2021-12-02 | 2023-06-07 | Nexperia B.V. | Method of forming an interconnect metallisation by panel level packaging and the corresponding device |
-
1997
- 1997-01-20 JP JP9022161A patent/JPH10209364A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1126632A (ja) * | 1997-07-02 | 1999-01-29 | Hitachi Cable Ltd | Ｂｇａ型半導体装置 |
| EP4191643A1 (en) * | 2021-12-02 | 2023-06-07 | Nexperia B.V. | Method of forming an interconnect metallisation by panel level packaging and the corresponding device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6028358A (en) | Package for a semiconductor device and a semiconductor device | |
| JP3123638B2 (ja) | 半導体装置 | |
| US6153448A (en) | Semiconductor device manufacturing method | |
| KR100274333B1 (ko) | 도체층부착 이방성 도전시트 및 이를 사용한 배선기판 | |
| KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
| KR100218996B1 (ko) | 반도체장치 | |
| US6921980B2 (en) | Integrated semiconductor circuit including electronic component connected between different component connection portions | |
| US20020000655A1 (en) | Semiconductor device and method for manufacturing the same | |
| US6285086B1 (en) | Semiconductor device and substrate for semiconductor device | |
| KR100483642B1 (ko) | 반도체장치및반도체장치의제조방법 | |
| JP2003522401A (ja) | 積層型集積回路パッケージ | |
| KR20020043188A (ko) | 복수의 반도체 칩을 고밀도로 실장할 수 있는 소형 반도체장치 및 그의 제조 방법 | |
| US7129572B2 (en) | Submember mounted on a chip of electrical device for electrical connection | |
| KR20010070064A (ko) | 외부 접속 전극들에 대응하여 분리 제공된 수지 부재들을구비하는 반도체 디바이스 | |
| US20030122237A1 (en) | Semiconductor device | |
| US5909055A (en) | Chip package device mountable on a mother board in whichever of facedown and wire bonding manners | |
| JP3877095B2 (ja) | 半導体装置 | |
| JP3569585B2 (ja) | 半導体装置 | |
| US7847414B2 (en) | Chip package structure | |
| JP3549316B2 (ja) | 配線基板 | |
| JPH09326450A (ja) | 半導体装置およびその製造方法 | |
| JPH10209364A (ja) | 半導体装置 | |
| JP3529507B2 (ja) | 半導体装置 | |
| JP3841135B2 (ja) | 半導体装置、回路基板及び電子機器 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 |