JPH10209612A - 回路基板およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 ランド等の接合部で所要の接合面積を確保す
べき部位にソルダーレジスト等の保護材が流入すること
を防止し、信頼性の高い回路基板として提供する。 【解決手段】 絶縁基板１０の表面に形成された導体パ
ターンの外部接続端子などが接合される接合部２１を露
出させて、保護材４０により前記基板１０表面が被覆さ
れて成る回路基板において、前記接合部２１の縁部に、
該接合部の領域内への前記保護材４０の流れ出しを防止
する溝２２が設けられたことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は回路基板およびその
製造方法に関する。

【０００２】

【従来の技術】図６はＢＧＡ（Ball Grid Array)等の半
導体装置で、回路基板の外面にはんだボールあるいはリ
ードピン等の外部接続端子を接合するためのランドを設
けた回路基板の製造方法を示す。このような回路基板の
製造方法では、まず、絶縁基板１０の片面全体に導体層
としての銅箔２０ａを被着した材料基板の銅箔２０ａの
表面に、レジストを塗布し、露光、現像し、ランドおよ
びランドに接続する配線部分のみレジスト３２を残した
レジストパターンを形成する（図６(a))。

【０００３】次いで、レジスト３２をマスクとして銅箔
２０ａをエッチングし、ランド２１および配線を所定パ
ターンで形成する。図６(b) は銅箔２０ａをエッチング
してランド２１を形成した状態である。次に、レジスト
３２を溶解除去し、絶縁基板１０上にランド２１と所要
の配線のみを残す。樹脂基板を用いた回路基板では最後
に配線パターンの表面に保護膜としてソルダーレジスト
４０を塗布する。ソルダーレジスト４０は絶縁基板１０
の表面と配線の表面を被覆する。ランド２１の部分では
ランド２１の周側面を被覆し、ランド２１の表面を露出
させる。図６(d) はランド２１をソルダーレジスト４０
で被覆した状態である。

【０００４】

【発明が解決しようとする課題】上記の回路基板の製造
方法でソルダーレジスト４０を塗布する場合、通常はス
クリーン版を用いた印刷法による。この方法では、基板
上でソルダーレジスト４０を塗布しない部分について
は、スクリーン版でマスクしソルダーレジスト４０が付
着しないようにする。しかしながら、この方法の場合は
ソルダーレジスト４０を塗布した際に、マスクの周辺か
らソルダーレジスト４０が流れ出て、ランド２１等の回
路基板１２で露出させるべき部位にソルダーレジスト４
０がはみ出てしまうことがあり、正規の露出面積が確保
できない場合があった。図６(d) はランド２１の周縁か
ら中央側にソルダーレジスト４０が流れ出た様子を示
す。

【０００５】回路基板１２では上記のランド２１の他、
チップコンデンサ等の回路部品を搭載するための電極部
についてもソルダーレジスト４０で被覆されないように
する必要がある。このように回路基板１２で露出させる
べき部位がソルダーレジスト４０等の保護材によって被
覆されると外部接続端子を確実に接合することができな
くなり、回路基板としての信頼性が阻害されるという問
題点がある。

【０００６】本発明は回路基板を作製する際におけるこ
れらの問題点を解消すべくなされたものであり、その目
的とするところは、ソルダーレジスト等の保護材が外部
接続端子を接合するランドあるいは回路部品を接合する
電極部等の回路基板で露出されるべき部分に流れ出たり
はみ出たりすることを防止し、信頼性の高い回路基板と
して提供できかつ製造も容易な回路基板とその製造方法
を提供するにある。

【０００７】

【課題を解決するための手段】本発明は、上記目的を達
成するために次の構成を備える。すなわち、絶縁基板の
表面に形成された導体パターンの外部接続端子などが接
合される接合部を露出させて、保護材により前記基板表
面が被覆されて成る回路基板において、前記接合部の縁
部に、該接合部の領域内への前記保護材の流れ出しを防
止する溝が設けられたことを特徴とする。

【０００８】また、前記溝は前記接合部の周縁形状にな
らって、連続して一周する形状に形成されたことを特徴
とする。これにより接合部の内側領域を確実に露出面と
して確保することができる。また、前記溝と前記接合部
の外周縁との間に、前記溝内に流入した前記保護材を外
方に排出するバイパス路が設けられたことを特徴とす
る。これにより、溝に過分に保護材が流入した場合に保
護材がパイパス路から外方に排出され、接合部の表面に
保護材が付着しないようにすることができる。

【０００９】また、前記溝がエッチングにより形成され
たものであることを特徴とする。エッチングによって溝
を形成することにより、容易に回路基板を製造すること
ができる。また、前記保護材にソルダーレジストを使用
することにより、容易にかつ確実に信頼性の高い回路基
板として得ることができる。

【００１０】また、回路基板の製造方法として、絶縁基
板上に形成された導体層の表面にレジストを塗布する工
程と、前記レジストを露光、現像して、外部接続端子な
どが接合される接合部を有する導体パターンを前記絶縁
基板上に形成するためのマスクパターンを形成すると共
に、前記接合部の縁部に沿って溝を形成するための導体
層の露出部を形成するパターニング工程と、該パターニ
ング工程により形成されたレジストをマスクとして前記
導体層をエッチングし、前記導体パターンを形成すると
ともに、前記接合部の表面に前記溝を形成するエッチン
グ工程と、前記レジストを除去する工程と、前記接合部
を露出させてソルダーレジスト等の保護材を前記絶縁基
板上に塗布する工程とを有することを特徴とする。ま
た、前記溝に対応するレジストを狭幅のスリット状にパ
ターニングして前記露出部を形成し、前記導体パターン
を形成するエッチング速度よりも前記溝部分を形成する
エッチング速度を遅く設定したことを特徴とする。

【００１１】

【発明の実施の形態】以下、本発明の好適な実施形態に
ついて添付図面と共に詳細に説明する。図１は本発明に
係る回路基板１２の一実施形態を示す説明図である。図
は回路基板１２で外部接続端子を接合する接合部として
のランド２１を形成した面を示す。ランド２１は所定配
列で多数個形成されており、各々のランド２１は絶縁基
板１０の表面に形成される導体パターンの一部を構成
し、回路基板１２に搭載される半導体チップと電気的に
接続されている。回路基板１２でランド２１を形成した
面はランド２１部分を除き、保護材のソルダーレジスト
４０によって被覆されている。１４は半導体チップを搭
載する収納凹部である。

【００１２】図２は上記回路基板１２でランド２１部分
を拡大して示す断面図である。１０は絶縁基板であり、
４０は絶縁基板１０および配線部分を被覆して保護する
ソルダーレジストである。ソルダーレジスト４０は従来
の回路基板と同様にランド２１の周側面を被覆するよう
に設けられる。本実施形態の回路基板１２で特徴とする
構成は、図２に示すようにランド２１の縁部に沿ってラ
ンド２１の表面に溝２２を形成したことにある。溝２２
はソルダーレジスト４０を塗布した際にソルダーレジス
ト４０の流れ出しを防止するダムとして作用し、ソルダ
ーレジスト４０がランド２１の領域内に流出することを
阻止する。これによって、ランド２１の表面で所要の接
合面積を確保することができる。

【００１３】図１に示す回路基板は溝２２を設けたラン
ド２１の構成としたものであり、上記のように溝２２を
設けたことにより、ランド２１の表面へソルダーレジス
ト４０が流れ出すことを防止し、はんだボールあるいは
リードピン等の外部接続端子を接合するために必要とす
る所要の接合面積を確実に確保したものである。

【００１４】溝２２は絶縁基板１０に被着形成した銅箔
２０ａ等の導体層２０をエッチングしてランド２１ある
いは配線等を所定パターンに形成するエッチング工程で
同時に形成することができ、溝２２を形成するための別
工程を必要とせず、回路基板の製造効率を低下させるこ
とがないという利点もある。

【００１５】なお、ソルダーレジスト４０は絶縁基板１
０、ランド２１、配線部分等を被覆して保護する保護材
として使用するものであり、本発明での保護材はスクリ
ーン印刷法によって塗布可能な、流動性を有する材料を
対象としている。この保護材は熱硬化性あるいは熱可塑
性のどちらの材料であってもよく、回路基板の製造工程
中で加熱等により保護材が流動化しても前記溝２２によ
ってランド２１の表面での流出を防止することができ
る。

【００１６】もちろん、上記のように溝２２を形成して
ソルダーレジスト４０等の保護材の流出を防止する方法
はランド２１を形成した部位に限らず、ソルダーレジス
ト４０等の保護材を塗布した際に被覆されないようにす
る部位については同様に適用することができる。たとえ
ば、回路部品を接合する電極部については電極部の縁部
に溝２２を形成することにより、保護材を塗布した際に
電極部の表面に余分に保護材を被着させず、所要の接合
面積を確保することができる。

【００１７】なお、図１、２で示す回路基板１２は絶縁
基板１０の材質、形状等がとくに限定されるものではな
く、ＦＰＣ(Flexible Printed Circuit) 、ＴＡＢ等の
シート状のもの、ＰＣＢ(Printed Circuit Board) 、セ
ラミック基板等の板体状のものが対象となる。また、ラ
ンド２１等を形成する導体層２０としてはめっき等によ
って形成した金属箔、たとえば銅箔が好適に使用でき
る。

【００１８】

【実施例】次に、図３に従って回路基板の製造方法の実
施例について説明する。図３（ａ〜ｄ）は本発明の製造
方法を工程順に説明する断面図である。同図は外部接続
端子を接合するランド２１部分の形成方法を示す。図３
(a) は導体層２０として銅箔２０ａを被着形成した絶縁
基板１０について、銅箔２０ａの表面にレジスト３２を
塗布し、所定パターンで露光、現像して銅箔２０ａの表
面にレジスト３２をパターニングした状態を示す。

【００１９】なお、レジスト３２を所定パターンで露
光、現像する場合は、上記のランド２１の他、電気的な
配線部分および回路部品を接合するための電極部等につ
いてもパターニングする。上記のランド２１を形成する
部位については、図３(a) に示すように、ランド２１の
縁部に沿って溝２２を形成する部位のレジスト３２を除
去し、細幅の隙間部分３４を形成する。この隙間部分３
４は溝２２の幅および形状にしたがって形成する部分
で、ランド２１については平面形状でリング状に形成す
る。隙間部分３４では銅箔２０ａの表面が露出するよう
に設ける。

【００２０】レジスト３２を所定形状にパターニングす
る方法は、レジスト３２を所定パターンで露光し、現像
によりレジスト３２を溶解除去する方法による。ネガテ
ィブタイプのレジスト３２を使用した場合は、銅箔２０
ａ上でレジスト３２を残す部分にのみ露光し、現像して
露光した部分以外を溶解除去すればよい。ポジティブタ
イプのレジスト３２を使用する場合は、銅箔上２０ａで
溶解除去する部位にのみ露光し、現像して露光部分を溶
解除去する。

【００２１】図３(a) に示すようにレジスト３２を所定
パターンに形成した後、レジスト３２をマスクパターン
として銅箔２０ａをエッチングする。図３(b) は銅箔２
０ａをエッチングした状態を示す。レジスト３２に設け
た隙間部分３４は細幅のスリット状に形成されているか
ら、レジスト３２をマスクとして銅箔２０ａをエッチン
グした場合は、隙間部分３４でエッチング液が流通しに
くくなり、ランド２１をパターニングするエッチング速
度にくらべて隙間部分３４のエッチング速度が遅くな
る。この結果、ランド２１の外側部分の銅箔２０ａがエ
ッチングによって除去された際でも隙間部分３４では銅
箔２０ａの厚さ分までエッチングが進行せず、凹部状に
なって溝２２として形成される。この溝２２は、隙間部
分３４の幅、深さ、エッチング時間を適宜設定すること
で所要の深さに形成することができる。

【００２２】図３(b) はランド２１の外形が形成され、
ランド２１の上面に溝２２が形成された状態である。次
に、レジスト３２を溶解除去し、縁部に溝２２が形成さ
れたランド２１が得られる（図３(c))。図４は基板上に
形成したランド２１と配線部２３から成る配線パターン
の形成例を示す。ランド２１は外形が円形で、溝２２は
ランド２１の外形にならってリング状に形成されてい
る。配線部２３はランド２１と電気的に接続する配線
で、この実施例では配線部２３の端部で基板に設けたス
ルーホール５０と電気的に接続するように形成されてい
る。

【００２３】ランド２１および配線部２３等の導体パタ
ーンを形成した後、ランド２１の縁部および配線部２３
の表面全体に保護材としてソルダーレジスト４０を塗布
し、ランド２１を露出させる。図３(d) はソルダーレジ
スト４０を塗布した状態である。前述したように、ソル
ダーレジスト４０は印刷法によりランド２１の表面には
付着しないように塗布するが、本実施例ではランド２１
の縁部に溝２２を設けたことにより、溝２２部分でソル
ダーレジスト４０が流れ止めされ、ランド２１の表面に
ソルダーレジスト４０を付着させずに塗布することがで
きる。

【００２４】上記実施例の溝２２はランド２１の形状に
ならって溝２２を一周した形状に形成したが、溝２２の
形状はこのようなリング状に形成するものに限定される
ものではない。図５はランド２１に形成する溝２２の他
の形成例である。この実施例では溝２２とランド２１の
外縁との間にバイパス路２５を設けたことを特徴とす
る。バイパス路２５は溝２２に流入したソルダーレジス
ト４０等の保護材を外部に排出する作用を有し、局部的
に保護材が厚く塗布されたような場合にその保護材を排
出してランド２１の内側に保護材が流入しないようにす
る。これにより、絶縁材が溝２２を越えてランド２１内
へ流入することを好適に阻止できる。

【００２５】また、溝２２を一周した形状に形成するか
わりにランド２１とこれに接続する配線部２３との連結
部分については溝２２を形成せず、平坦部２６のままと
して溝２２を閉ループに形成しないことも有効である。
これは溝２２をランド２１を一周する形状とした場合、
溝２２を深く形成した場合にランド２１と配線部２３と
の間の電気的接続が不確実になる場合があるからであ
る。この場合に溝２２を途中で遮る平坦部２６を設けれ
ば、電気的接続が確実にできるという利点がある。図５
では平坦部２６を一つ設けた例を示すが、溝２２が複数
個所で分割されるように平坦部２６を複数個所で設ける
ようにしてもよい。ただし、平坦部２６の間隔が広くな
ると保護材がランド２１の内側へ流出する可能性が高ま
るから、平坦部２６は極力狭く形成するのがよい。な
お、以上の実施例では絶縁基板１０が単層の場合につい
て説明したが、本発明は多層の回路基板の場合にも同様
に適用することができる。

【００２６】

【発明の効果】本発明に係る回路基板によれば、上述し
たように、基板表面にソルダーレジスト等の保護材を塗
布した際に、外部接続端子等を接合するランド等の接合
部の表面に保護材が付着せず、確実に接合部の接合面積
を確保することができることから、きわめて信頼性の高
い回路基板として提供することができる。また、本発明
に係る回路基板の製造方法によれば、保護材を余分に付
着させずに、信頼性の高い回路基板として容易に得るこ
とができる等の著効を奏する。

【図面の簡単な説明】

【図１】本発明に係る回路基板のランド形成面を示す説
明図である。

【図２】本発明に係る回路基板のランド部分を拡大して
示す断面図である。

【図３】本発明に係る回路基板の製造方法を説明する断
面図である。

【図４】本発明に係る回路基板のランド形成例を示す平
面図である。

【図５】本発明に係る回路基板のランドの他の形成例を
示す平面図である。

【図６】回路基板の従来の製造方法を示す断面図であ
る。

【符号の説明】

１０ 絶縁基板 １２ 回路基板 ２０ 導体層 ２０ａ 銅箔 ２１ ランド ２２ 溝 ２３ 配線部 ２５ バイパス路 ２６ 平坦部 ３２ レジスト ３４ 隙間部分 ４０ ソルダーレジスト ５０ スルーホール

Claims (7)

【特許請求の範囲】
1. 【請求項１】 絶縁基板の表面に形成された導体パター
   ンの外部接続端子などが接合される接合部を露出させ
   て、保護材により前記基板表面が被覆されて成る回路基
   板において、 前記接合部の縁部に、該接合部の領域内への前記保護材
   の流れ出しを防止する溝が設けられたことを特徴とする
   回路基板。
2. 【請求項２】 前記溝は前記接合部の周縁形状にならっ
   て、連続して一周する形状に形成されたことを特徴とす
   る請求項１記載の回路基板。
3. 【請求項３】 前記溝と前記接合部の外周縁との間に、
   前記溝内に流入した前記保護材を外方に排出するバイパ
   ス路が設けられたことを特徴とする請求項１または２記
   載の回路基板。
4. 【請求項４】 前記溝がエッチングにより形成されたも
   のであることを特徴とする請求項１、２または３記載の
   回路基板。
5. 【請求項５】 前記保護材がソルダーレジストであるこ
   とを特徴とする請求項１、２、３または４記載の回路基
   板。
6. 【請求項６】 絶縁基板上に形成された導体層の表面に
   レジストを塗布する工程と、 前記レジストを露光、現像して、外部接続端子などが接
   合される接合部を有する導体パターンを前記絶縁基板上
   に形成するためのマスクパターンを形成すると共に、前
   記接合部の縁部に沿って溝を形成するための導体層の露
   出部を形成するパターニング工程と、 該パターニング工程により形成されたレジストをマスク
   として前記導体層をエッチングし、前記導体パターンを
   形成するとともに、前記接合部の表面に前記溝を形成す
   るエッチング工程と、 前記レジストを除去する工程と、 前記接合部を露出させてソルダーレジスト等の保護材を
   前記絶縁基板上に塗布する工程とを有することを特徴と
   する回路基板の製造方法。
7. 【請求項７】 前記溝に対応するレジストを狭幅のスリ
   ット状にパターニングして前記露出部を形成し、前記導
   体パターンを形成するエッチング速度よりも前記溝部分
   を形成するエッチング速度を遅く設定したことを特徴と
   する請求項６記載の回路基板の製造方法。