JPH10209832A - 半導体スイッチ回路 - Google Patents
半導体スイッチ回路Info
- Publication number
- JPH10209832A JPH10209832A JP9012389A JP1238997A JPH10209832A JP H10209832 A JPH10209832 A JP H10209832A JP 9012389 A JP9012389 A JP 9012389A JP 1238997 A JP1238997 A JP 1238997A JP H10209832 A JPH10209832 A JP H10209832A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- semiconductor switch
- switch circuit
- igbt
- switch element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】電力変換装置のスイッチング手段として用いら
れる半導体スイッチ回路の電圧変化率（ｄＶ／ｄｔ）を
抑制する。 【解決手段】自己消弧形デバイスとしてのＩＧＢＴ３０
を主スイッチ素子とし、ＩＧＢＴ３０と並列に補助スイ
ッチ素子としてのＭＯＳＦＥＴ３１を接続し、ＭＯＳＦ
ＥＴ３１の内蔵ダイオードを還流ダイオードとし、ＭＯ
ＳＦＥＴ３１のゲート端子とソース端子との間に抵抗３
３を接続することにより、ＩＧＢＴ３０のターンオフ
時、または前記内蔵ダイオードの電流の逆回復動作時に
発生するｄＶ／ｄｔをＭＯＳＦＥＴ３１の動作を利用し
て小さい値とする。
れる半導体スイッチ回路の電圧変化率（ｄＶ／ｄｔ）を
抑制する。 【解決手段】自己消弧形デバイスとしてのＩＧＢＴ３０
を主スイッチ素子とし、ＩＧＢＴ３０と並列に補助スイ
ッチ素子としてのＭＯＳＦＥＴ３１を接続し、ＭＯＳＦ
ＥＴ３１の内蔵ダイオードを還流ダイオードとし、ＭＯ
ＳＦＥＴ３１のゲート端子とソース端子との間に抵抗３
３を接続することにより、ＩＧＢＴ３０のターンオフ
時、または前記内蔵ダイオードの電流の逆回復動作時に
発生するｄＶ／ｄｔをＭＯＳＦＥＴ３１の動作を利用し
て小さい値とする。
Description
【０００１】
【発明の属する技術分野】この発明はインバータなどの
電力変換装置のスイッチング手段として用いられる半導
体スイッチ回路に関する。
電力変換装置のスイッチング手段として用いられる半導
体スイッチ回路に関する。
【０００２】
【従来の技術】図８は、この種の電力変換装置として代
表的な単相インバータの主回路構成図である。図８にお
いて、１は直流電源、２はインバータ主回路、３は負荷
を示し、インバータ主回路２はスナバコンデンサ１０と
半導体スイッチ回路１１〜１４とから構成され、半導体
スイッチ回路１１〜１４それぞれはブリッジ構成に接続
されている。これらの半導体スイッチ回路は一般に同一
回路構成であり、それぞれの半導体スイッチ回路は互い
に連係して個々にオン・オフすることにより、直流電源
１の電圧が所望の交流電圧に変換され、この交流電圧が
負荷３に供給される。
表的な単相インバータの主回路構成図である。図８にお
いて、１は直流電源、２はインバータ主回路、３は負荷
を示し、インバータ主回路２はスナバコンデンサ１０と
半導体スイッチ回路１１〜１４とから構成され、半導体
スイッチ回路１１〜１４それぞれはブリッジ構成に接続
されている。これらの半導体スイッチ回路は一般に同一
回路構成であり、それぞれの半導体スイッチ回路は互い
に連係して個々にオン・オフすることにより、直流電源
１の電圧が所望の交流電圧に変換され、この交流電圧が
負荷３に供給される。
【０００３】図９は、図８に示した半導体スイッチ回路
１１〜１４それぞれの従来例を示す詳細回路構成図であ
る。図９において、２０は自己消弧形デバイスとしての
絶縁ゲートバイ形ポーラトランジスタ（以下単にＩＧＢ
Ｔと称する）、２１はＩＧＢＴ２０に逆並列接続された
還流ダイオード、２２はＩＧＢＴ２０をオン・オフさせ
る駆動信号を発生する図示しない駆動信号回路の出力端
子とＩＧＢＴ２０のゲート端子との間に接続されたゲー
ト抵抗である。
１１〜１４それぞれの従来例を示す詳細回路構成図であ
る。図９において、２０は自己消弧形デバイスとしての
絶縁ゲートバイ形ポーラトランジスタ（以下単にＩＧＢ
Ｔと称する）、２１はＩＧＢＴ２０に逆並列接続された
還流ダイオード、２２はＩＧＢＴ２０をオン・オフさせ
る駆動信号を発生する図示しない駆動信号回路の出力端
子とＩＧＢＴ２０のゲート端子との間に接続されたゲー
ト抵抗である。
【０００４】この半導体スイッチ回路のＩＧＢＴ２０の
ターンオフ時の動作を、図１０に示すターンオフ時の波
形図を参照しつつ、以下に説明をする。図１０におい
て、時刻Ｔ1 で前記駆動信号がＩＧＢＴ２０にオフを指
令すると、ＩＧＢＴ２０がターンオフ動作を開始し、Ｉ
ＧＢＴ２０のコレクタ・エミッタ間電圧（ＶCE）が図示
の如く上昇し（図１０（イ）参照）、時刻Ｔ2 でＶCEが
直流電源１の電圧（Ｅ）に達すると（図１０（イ）参
照）、それまでＩＧＢＴ２０に流れていたコレクタ電流
（ＩC ）は図示の如く減少し（図１０（イ）参照）、時
刻Ｔ3 でＩC が零となり（図１０（イ）参照）、ターン
オフ動作が完了する。
ターンオフ時の動作を、図１０に示すターンオフ時の波
形図を参照しつつ、以下に説明をする。図１０におい
て、時刻Ｔ1 で前記駆動信号がＩＧＢＴ２０にオフを指
令すると、ＩＧＢＴ２０がターンオフ動作を開始し、Ｉ
ＧＢＴ２０のコレクタ・エミッタ間電圧（ＶCE）が図示
の如く上昇し（図１０（イ）参照）、時刻Ｔ2 でＶCEが
直流電源１の電圧（Ｅ）に達すると（図１０（イ）参
照）、それまでＩＧＢＴ２０に流れていたコレクタ電流
（ＩC ）は図示の如く減少し（図１０（イ）参照）、時
刻Ｔ3 でＩC が零となり（図１０（イ）参照）、ターン
オフ動作が完了する。
【０００５】上述のＩＧＢＴ２０のターンオフ時のＶCE
の電圧上昇率とターンオフ損失（図１０（ロ）のハッチ
ング部分）とは、ゲート抵抗２２の抵抗値に依存し、該
抵抗値をより大きくすると、ＶCEの電圧上昇率がより小
さい値となり、またターンオフ損失はより大きな値とな
る。また、この電力変換装置の負荷３が誘導性負荷のと
きには、例えば、図８に示す半導体スイッチ回路１１の
還流ダイオード２１に負荷３の電流が流れている期間が
あり、このときに図８に示す半導体スイッチ回路１２の
ＩＧＢＴにオンを指令すると、該ＩＧＢＴがターンオン
動作を開始し、半導体スイッチ回路１１の還流ダイオー
ド２１の電流が減少して零となり、さらにこの還流ダイ
オード２１が逆回復動作をして、半導体スイッチ回路１
２のＩＧＢＴがターンオン動作を完了するが、この逆回
復動作時の電圧上昇率も半導体スイッチ回路１２のゲー
ト抵抗の抵抗値に依存し、該抵抗値をより大きくする
と、この電圧上昇率がより小さい値になり、また半導体
スイッチ回路１２のＩＧＢＴのターンオン損失はより大
きな値となる。
の電圧上昇率とターンオフ損失（図１０（ロ）のハッチ
ング部分）とは、ゲート抵抗２２の抵抗値に依存し、該
抵抗値をより大きくすると、ＶCEの電圧上昇率がより小
さい値となり、またターンオフ損失はより大きな値とな
る。また、この電力変換装置の負荷３が誘導性負荷のと
きには、例えば、図８に示す半導体スイッチ回路１１の
還流ダイオード２１に負荷３の電流が流れている期間が
あり、このときに図８に示す半導体スイッチ回路１２の
ＩＧＢＴにオンを指令すると、該ＩＧＢＴがターンオン
動作を開始し、半導体スイッチ回路１１の還流ダイオー
ド２１の電流が減少して零となり、さらにこの還流ダイ
オード２１が逆回復動作をして、半導体スイッチ回路１
２のＩＧＢＴがターンオン動作を完了するが、この逆回
復動作時の電圧上昇率も半導体スイッチ回路１２のゲー
ト抵抗の抵抗値に依存し、該抵抗値をより大きくする
と、この電圧上昇率がより小さい値になり、また半導体
スイッチ回路１２のＩＧＢＴのターンオン損失はより大
きな値となる。
【０００６】なお、図８に示したスナバコンデンサ１０
は、半導体スイッチ回路１１〜１４それぞれが上述のス
イッチング動作時に発生するサージ電圧、例えば、図１
０に示す時刻Ｔ1 からＴ3 の期間のＶCEのサージ電圧を
抑制し、該半導体スイッチ回路を構成するＩＧＢＴそれ
ぞれが過電圧で破損するのを防止している。
は、半導体スイッチ回路１１〜１４それぞれが上述のス
イッチング動作時に発生するサージ電圧、例えば、図１
０に示す時刻Ｔ1 からＴ3 の期間のＶCEのサージ電圧を
抑制し、該半導体スイッチ回路を構成するＩＧＢＴそれ
ぞれが過電圧で破損するのを防止している。
【０００７】
【発明が解決しようとする課題】上述の単相インバータ
などの電力変換装置を構成する半導体スイッチ回路のス
イッチング動作は、一般にキャリア周波数を数ＫＨｚか
ら十数ＫＨｚ程度としたパルス幅変調（ＰＷＭ）された
駆動信号に基づいて行われ、このスイッチング動作によ
り数十ＫＨｚ以上の周波数成分のスイッチングノイズが
この電力変換装置から発生する。
などの電力変換装置を構成する半導体スイッチ回路のス
イッチング動作は、一般にキャリア周波数を数ＫＨｚか
ら十数ＫＨｚ程度としたパルス幅変調（ＰＷＭ）された
駆動信号に基づいて行われ、このスイッチング動作によ
り数十ＫＨｚ以上の周波数成分のスイッチングノイズが
この電力変換装置から発生する。
【０００８】近年、上記スイッチングノイズの周波数成
分のうち、百ＫＨｚ以上の成分が外部機器に与える悪影
響を抑制するべく、当該する電力変換装置に種々の法的
規制が敷かれ、これに対応するために該スイッチングノ
イズの発生源である半導体スイッチ回路の前述の電圧上
昇率の低減が要求されている。しかしながら、従来の半
導体スイッチ回路において、それぞれのＩＧＢＴのゲー
ト端子に接続されたゲート抵抗の抵抗値を大きくして上
述の電圧上昇率の低減の要求を満たすようにすると、該
ＩＧＢＴのターンオフ損失とターンオン損失とが共に増
大し、さらに該損失は前記キャリア周波数に比例して大
きくなるので、この電力変換装置の変換効率を低下さ
せ、該ＩＧＢＴの冷却部品が大型になり、その結果、電
力変換装置が大型化するという問題があった。
分のうち、百ＫＨｚ以上の成分が外部機器に与える悪影
響を抑制するべく、当該する電力変換装置に種々の法的
規制が敷かれ、これに対応するために該スイッチングノ
イズの発生源である半導体スイッチ回路の前述の電圧上
昇率の低減が要求されている。しかしながら、従来の半
導体スイッチ回路において、それぞれのＩＧＢＴのゲー
ト端子に接続されたゲート抵抗の抵抗値を大きくして上
述の電圧上昇率の低減の要求を満たすようにすると、該
ＩＧＢＴのターンオフ損失とターンオン損失とが共に増
大し、さらに該損失は前記キャリア周波数に比例して大
きくなるので、この電力変換装置の変換効率を低下さ
せ、該ＩＧＢＴの冷却部品が大型になり、その結果、電
力変換装置が大型化するという問題があった。
【０００９】この発明の目的は上記問題点を解決し、電
力変換装置のスイッチング動作時の電圧上昇率を抑制す
ることができる半導体スイッチ回路を提供することにあ
る。
力変換装置のスイッチング動作時の電圧上昇率を抑制す
ることができる半導体スイッチ回路を提供することにあ
る。
【００１０】
【課題を解決するための手段】この第１の発明は、電力
変換装置のスイッチング手段として用いられる半導体ス
イッチ回路において、前記半導体スイッチ回路は自己消
弧形デバイスを主スイッチ素子とし、主スイッチ素子に
並列接続されたＭＯＳＦＥＴを補助スイッチ素子とし、
ＭＯＳＦＥＴのゲート端子とソース端子との間に抵抗ま
たは定電圧ダイオードを接続したものとする。
変換装置のスイッチング手段として用いられる半導体ス
イッチ回路において、前記半導体スイッチ回路は自己消
弧形デバイスを主スイッチ素子とし、主スイッチ素子に
並列接続されたＭＯＳＦＥＴを補助スイッチ素子とし、
ＭＯＳＦＥＴのゲート端子とソース端子との間に抵抗ま
たは定電圧ダイオードを接続したものとする。
【００１１】また第２の発明は、電力変換装置のスイッ
チング手段として用いられる半導体スイッチ回路におい
て、前記半導体スイッチ回路は自己消弧形デバイスを主
スイッチ素子とし、主スイッチ素子に並列接続されたＭ
ＯＳＦＥＴを補助スイッチ素子とし、ＭＯＳＦＥＴのゲ
ート端子とソース端子との間に抵抗を接続し、ＭＯＳＦ
ＥＴのゲート端子とドレイン端子との間にコンデンサを
接続したものとする。
チング手段として用いられる半導体スイッチ回路におい
て、前記半導体スイッチ回路は自己消弧形デバイスを主
スイッチ素子とし、主スイッチ素子に並列接続されたＭ
ＯＳＦＥＴを補助スイッチ素子とし、ＭＯＳＦＥＴのゲ
ート端子とソース端子との間に抵抗を接続し、ＭＯＳＦ
ＥＴのゲート端子とドレイン端子との間にコンデンサを
接続したものとする。
【００１２】また第３の発明は、電力変換装置のスイッ
チング手段として用いられる半導体スイッチ回路におい
て、前記半導体スイッチ回路は自己消弧形デバイスを主
スイッチ素子とし、主スイッチ素子に並列接続されたＭ
ＯＳＦＥＴを補助スイッチ素子とし、ＭＯＳＦＥＴのゲ
ート端子とソース端子との間に第１抵抗を接続し、第１
抵抗の両端にＰチャネルデバイスと第２抵抗とを直列接
続したものを並列接続し、Ｐチャネルデバイスの制御電
極と前記自己消弧形デバイスの制御電極との間に第３抵
抗を接続したものとする。
チング手段として用いられる半導体スイッチ回路におい
て、前記半導体スイッチ回路は自己消弧形デバイスを主
スイッチ素子とし、主スイッチ素子に並列接続されたＭ
ＯＳＦＥＴを補助スイッチ素子とし、ＭＯＳＦＥＴのゲ
ート端子とソース端子との間に第１抵抗を接続し、第１
抵抗の両端にＰチャネルデバイスと第２抵抗とを直列接
続したものを並列接続し、Ｐチャネルデバイスの制御電
極と前記自己消弧形デバイスの制御電極との間に第３抵
抗を接続したものとする。
【００１３】さらに第４の発明は、電力変換装置のスイ
ッチング手段として用いられる半導体スイッチ回路にお
いて、前記半導体スイッチ回路は自己消弧形デバイスを
主スイッチ素子とし、主スイッチ素子に並列接続された
ＭＯＳＦＥＴを補助スイッチ素子とし、ＭＯＳＦＥＴの
ゲート端子とソース端子との間にコンデンサと抵抗とを
直列接続したものを並列接続し、ＭＯＳＦＥＴのゲート
端子と前記自己消弧形デバイスの制御電極との間にダイ
オードを接続したものとする。
ッチング手段として用いられる半導体スイッチ回路にお
いて、前記半導体スイッチ回路は自己消弧形デバイスを
主スイッチ素子とし、主スイッチ素子に並列接続された
ＭＯＳＦＥＴを補助スイッチ素子とし、ＭＯＳＦＥＴの
ゲート端子とソース端子との間にコンデンサと抵抗とを
直列接続したものを並列接続し、ＭＯＳＦＥＴのゲート
端子と前記自己消弧形デバイスの制御電極との間にダイ
オードを接続したものとする。
【００１４】この発明によれば、前記半導体スイッチ回
路において、自己消弧形デバイスによる主スイッチ素子
と並列に補助スイッチ素子としてのＭＯＳＦＥＴを接続
し、このＭＯＳＦＥＴの内蔵ダイオードを還流ダイオー
ドとし、該ＭＯＳＦＥＴのゲート端子に幾つかの電気部
品を付加した回路構成にすることにより、後述の如くこ
の電力変換装置のスイッチング動作時の電圧上昇率を抑
制することができる。
路において、自己消弧形デバイスによる主スイッチ素子
と並列に補助スイッチ素子としてのＭＯＳＦＥＴを接続
し、このＭＯＳＦＥＴの内蔵ダイオードを還流ダイオー
ドとし、該ＭＯＳＦＥＴのゲート端子に幾つかの電気部
品を付加した回路構成にすることにより、後述の如くこ
の電力変換装置のスイッチング動作時の電圧上昇率を抑
制することができる。
【００１５】
【発明の実施の形態】図１は、この発明の第１の実施例
を示す半導体スイッチ回路の回路構成図であり、図８に
示した単相インバータの主回路の半導体スイッチ回路１
１〜１４それぞれに対応するものである。図１におい
て、３０は主スイッチ素子としてのＩＧＢＴ、３１は補
助スイッチ素子としてのＭＯＳＦＥＴであり、このＭＯ
ＳＦＥＴ３１のドレイン・ソース間には等価的に形成さ
れる内蔵ダイオード（図示の破線のダイオード）を有し
ており、３２はＭＯＳＦＥＴ３１のゲート端子とソース
端子間の抵抗、３３はＩＧＢＴ３０をオン・オフさせる
駆動信号を発生する図示しない駆動信号回路の出力端子
とＩＧＢＴ３０のゲート端子との間に接続されたゲート
抵抗である。
を示す半導体スイッチ回路の回路構成図であり、図８に
示した単相インバータの主回路の半導体スイッチ回路１
１〜１４それぞれに対応するものである。図１におい
て、３０は主スイッチ素子としてのＩＧＢＴ、３１は補
助スイッチ素子としてのＭＯＳＦＥＴであり、このＭＯ
ＳＦＥＴ３１のドレイン・ソース間には等価的に形成さ
れる内蔵ダイオード（図示の破線のダイオード）を有し
ており、３２はＭＯＳＦＥＴ３１のゲート端子とソース
端子間の抵抗、３３はＩＧＢＴ３０をオン・オフさせる
駆動信号を発生する図示しない駆動信号回路の出力端子
とＩＧＢＴ３０のゲート端子との間に接続されたゲート
抵抗である。
【００１６】この半導体スイッチ回路のＩＧＢＴ３０の
ターンオフ時の動作を、図２に示すターンオフ時の波形
図を参照しつつ、以下に説明をする。図２において、先
ず時刻Ｔ1 で、前記駆動信号がＩＧＢＴ３０にオフを指
令すると、ＩＧＢＴ３０がターンオフ動作を開始し、Ｉ
ＧＢＴ３０のコレクタ・エミッタ間電圧（ＶCE）が図示
の如く上昇し（図２（イ）参照）、時刻Ｔ1 から時刻Ｔ
2 までＩＧＢＴ３０のコレクタ・エミッタ間電流
（ＩC ）が図示の如く減少するのに伴い、この半導体ス
イッチ回路の主電流Ｉ0 はＭＯＳＦＥＴ３１のドレイン
・ゲート間の容量（ＣR ）と抵抗３２の経路に転流を開
始し、時刻Ｔ2 でＩＧＢＴ３０の電流ＩC が零となり、
ＩＧＢＴ３０のターンオフ動作は終了する。
ターンオフ時の動作を、図２に示すターンオフ時の波形
図を参照しつつ、以下に説明をする。図２において、先
ず時刻Ｔ1 で、前記駆動信号がＩＧＢＴ３０にオフを指
令すると、ＩＧＢＴ３０がターンオフ動作を開始し、Ｉ
ＧＢＴ３０のコレクタ・エミッタ間電圧（ＶCE）が図示
の如く上昇し（図２（イ）参照）、時刻Ｔ1 から時刻Ｔ
2 までＩＧＢＴ３０のコレクタ・エミッタ間電流
（ＩC ）が図示の如く減少するのに伴い、この半導体ス
イッチ回路の主電流Ｉ0 はＭＯＳＦＥＴ３１のドレイン
・ゲート間の容量（ＣR ）と抵抗３２の経路に転流を開
始し、時刻Ｔ2 でＩＧＢＴ３０の電流ＩC が零となり、
ＩＧＢＴ３０のターンオフ動作は終了する。
【００１７】このとき抵抗３２に電流ＩR が流れること
により、図２（ハ）に示す如くこの抵抗３２の両端に電
圧ＶR が発生し、この電圧ＶR がゲート・ソース間電圧
としてＭＯＳＦＥＴ３１に印加され、ＭＯＳＦＥＴ３１
が活性領域に入り、その結果、ＭＯＳＦＥＴ３１のドレ
イン電流（ＩD ）が前記主電流Ｉ0 （＝ＩC ＋ＩD ＋Ｉ
R ）の一部を分担して流れ始め、この主電流Ｉ0 は時刻
Ｔ3 までは、ほぼ一定値となる。
により、図２（ハ）に示す如くこの抵抗３２の両端に電
圧ＶR が発生し、この電圧ＶR がゲート・ソース間電圧
としてＭＯＳＦＥＴ３１に印加され、ＭＯＳＦＥＴ３１
が活性領域に入り、その結果、ＭＯＳＦＥＴ３１のドレ
イン電流（ＩD ）が前記主電流Ｉ0 （＝ＩC ＋ＩD ＋Ｉ
R ）の一部を分担して流れ始め、この主電流Ｉ0 は時刻
Ｔ3 までは、ほぼ一定値となる。
【００１８】従って、ＩＧＢＴ３０に印加される電圧Ｖ
CEの電圧上昇率（ｄＶ／ｄｔ）は、前記電流ＩR と前記
容量（ＣR ）とＭＯＳＦＥＴ３１のゲート・ソース間電
圧のしきい値（ＶTH）できまり、ｄＶ／ｄｔ＝ＩR ／Ｃ
R ＝ＶTH／（ＣR ・抵抗３２）で表される値に低減され
る。次に時刻Ｔ3 で、ＩＧＢＴ３０の電圧ＶCEが図８に
示す直流電源１の電圧（Ｅ）に達することにより前記容
量（ＣR ）への充電が終了し、抵抗３２に流れる電流
（ＩR ）はＭＯＳＦＥＴ３１のゲートからの放電電流に
切り替わる。従って、前記電圧ＶR は徐々に低下し、そ
れに伴いＭＯＳＦＥＴ３１のドレイン電流（Ｉ D ）も減
少する。
CEの電圧上昇率（ｄＶ／ｄｔ）は、前記電流ＩR と前記
容量（ＣR ）とＭＯＳＦＥＴ３１のゲート・ソース間電
圧のしきい値（ＶTH）できまり、ｄＶ／ｄｔ＝ＩR ／Ｃ
R ＝ＶTH／（ＣR ・抵抗３２）で表される値に低減され
る。次に時刻Ｔ3 で、ＩＧＢＴ３０の電圧ＶCEが図８に
示す直流電源１の電圧（Ｅ）に達することにより前記容
量（ＣR ）への充電が終了し、抵抗３２に流れる電流
（ＩR ）はＭＯＳＦＥＴ３１のゲートからの放電電流に
切り替わる。従って、前記電圧ＶR は徐々に低下し、そ
れに伴いＭＯＳＦＥＴ３１のドレイン電流（Ｉ D ）も減
少する。
【００１９】次に時刻Ｔ4 で、ＭＯＳＦＥＴ３１のゲー
ト・ソース間電圧がしきい値以下となり、ＭＯＳＦＥＴ
３１のドレイン電流（ＩD ）が零となり、この半導体ス
イッチ回路のオフ動作は終了する。図２において、時刻
Ｔ1 から時刻Ｔ2 までのＩＧＢＴ３０がターンオフ時の
コレクタ電流（ＩC ）は、コレクタ・エミッタ電圧（Ｖ
CE，図２（イ）参照）がほぼ零の状態から、図２（イ）
に示す如く減少するので前述のｄＶ／ｄｔを抑制するこ
とにより、ＩＧＢＴ３０のターンオフ損失（図２（ロ）
のハッチング部分）は小さい値となる。
ト・ソース間電圧がしきい値以下となり、ＭＯＳＦＥＴ
３１のドレイン電流（ＩD ）が零となり、この半導体ス
イッチ回路のオフ動作は終了する。図２において、時刻
Ｔ1 から時刻Ｔ2 までのＩＧＢＴ３０がターンオフ時の
コレクタ電流（ＩC ）は、コレクタ・エミッタ電圧（Ｖ
CE，図２（イ）参照）がほぼ零の状態から、図２（イ）
に示す如く減少するので前述のｄＶ／ｄｔを抑制するこ
とにより、ＩＧＢＴ３０のターンオフ損失（図２（ロ）
のハッチング部分）は小さい値となる。
【００２０】図３は、図１に示した半導体スイッチ回路
のＭＯＳＦＥＴ３１の内蔵ダイオードに電流（ＩF ）が
流れている状態から逆回復動作をして、この電流
（ＩF ）が零になるときの動作波形図である。図３にお
いて、例えば図８に示す半導体スイッチ回路１２のＩＧ
ＢＴにオン指令が発せられ、該ＩＧＢＴがターンオン動
作を開始し、図３（イ）に示す如く半導体スイッチ回路
１１のＭＯＳＦＥＴ３１の内蔵ダイオードの電流
（ＩF ）減少し、零を通過して逆方向の電流となり、時
刻Ｔ1 からこの逆方向電流（ＩF ）が零に向かって減少
する、いわゆる、逆回復動作をする。
のＭＯＳＦＥＴ３１の内蔵ダイオードに電流（ＩF ）が
流れている状態から逆回復動作をして、この電流
（ＩF ）が零になるときの動作波形図である。図３にお
いて、例えば図８に示す半導体スイッチ回路１２のＩＧ
ＢＴにオン指令が発せられ、該ＩＧＢＴがターンオン動
作を開始し、図３（イ）に示す如く半導体スイッチ回路
１１のＭＯＳＦＥＴ３１の内蔵ダイオードの電流
（ＩF ）減少し、零を通過して逆方向の電流となり、時
刻Ｔ1 からこの逆方向電流（ＩF ）が零に向かって減少
する、いわゆる、逆回復動作をする。
【００２１】このとき時刻Ｔ1 からＩＧＢＴ３０のコレ
クタ・エミッタ電圧（ＶCE）すなわちＭＯＳＦＥＴ３１
のドレイン・ソース間電圧は、図３（ロ）に示す如くほ
ぼ零から上昇し、この電圧ＶCEによりＭＯＳＦＥＴ３１
のドレイン・ゲート間の容量（ＣR ）と抵抗３２の経路
に充電電流が流れ、この充電電流により図３（ハ）に示
す如くこの抵抗３２の両端に電圧ＶR が発生し、この電
圧ＶR がゲート・ソース間電圧としてＭＯＳＦＥＴ３１
に印加され、ＭＯＳＦＥＴ３１が活性領域に入り、その
結果、ＭＯＳＦＥＴ３１のドレイン電流（ＩD ）が流れ
始め、この電流ＩD は、時刻Ｔ2 まではほぼ一定値とな
る。
クタ・エミッタ電圧（ＶCE）すなわちＭＯＳＦＥＴ３１
のドレイン・ソース間電圧は、図３（ロ）に示す如くほ
ぼ零から上昇し、この電圧ＶCEによりＭＯＳＦＥＴ３１
のドレイン・ゲート間の容量（ＣR ）と抵抗３２の経路
に充電電流が流れ、この充電電流により図３（ハ）に示
す如くこの抵抗３２の両端に電圧ＶR が発生し、この電
圧ＶR がゲート・ソース間電圧としてＭＯＳＦＥＴ３１
に印加され、ＭＯＳＦＥＴ３１が活性領域に入り、その
結果、ＭＯＳＦＥＴ３１のドレイン電流（ＩD ）が流れ
始め、この電流ＩD は、時刻Ｔ2 まではほぼ一定値とな
る。
【００２２】従って、ＩＧＢＴ３０に印加される電圧Ｖ
CEの電圧上昇率（ｄＶ／ｄｔ）は、前記電流ＩR と前記
容量（ＣR ）とＭＯＳＦＥＴ３１のゲート・ソース間電
圧のしきい値（ＶTH）できまり、ｄＶ／ｄｔ＝ＩR ／Ｃ
R ＝ＶTH／（ＣR ・抵抗３２）で表される値に低減され
る。次に時刻Ｔ2 で、ＩＧＢＴ３０の電圧ＶCEが図８に
示す直流電源１の電圧（Ｅ）に達することにより前記容
量（ＣR ）への充電が終了し、抵抗３２に流れる電流
（ＩR ）はＭＯＳＦＥＴ３１のゲートからの放電電流に
切り替わる。従って、前記電圧ＶR は徐々に低下し、そ
れに伴いＭＯＳＦＥＴ３１のドレイン電流（Ｉ D ）も減
少し、時刻Ｔ3 で零となり、ＭＯＳＦＥＴ３１の内蔵ダ
イオードの逆回復電流に基づく動作を終了する。
CEの電圧上昇率（ｄＶ／ｄｔ）は、前記電流ＩR と前記
容量（ＣR ）とＭＯＳＦＥＴ３１のゲート・ソース間電
圧のしきい値（ＶTH）できまり、ｄＶ／ｄｔ＝ＩR ／Ｃ
R ＝ＶTH／（ＣR ・抵抗３２）で表される値に低減され
る。次に時刻Ｔ2 で、ＩＧＢＴ３０の電圧ＶCEが図８に
示す直流電源１の電圧（Ｅ）に達することにより前記容
量（ＣR ）への充電が終了し、抵抗３２に流れる電流
（ＩR ）はＭＯＳＦＥＴ３１のゲートからの放電電流に
切り替わる。従って、前記電圧ＶR は徐々に低下し、そ
れに伴いＭＯＳＦＥＴ３１のドレイン電流（Ｉ D ）も減
少し、時刻Ｔ3 で零となり、ＭＯＳＦＥＴ３１の内蔵ダ
イオードの逆回復電流に基づく動作を終了する。
【００２３】図４は、この発明の第２の実施例を示す半
導体スイッチ回路の回路構成図であり、図８に示した単
相インバータの主回路の半導体スイッチ回路１１〜１４
それぞれに対応するものである。図４において、４０は
主スイッチ素子としてのＩＧＢＴ、４１は補助スイッチ
素子としてのＭＯＳＦＥＴであり、このＭＯＳＦＥＴ４
１のドレイン・ソース間には内蔵ダイオード（図示の破
線のダイオード）を有しており、４２はＭＯＳＦＥＴ４
１のゲート端子とソース端子間の定電圧ダイオード、４
３はＩＧＢＴ４０をオン・オフさせる駆動信号を発生す
る図示しない駆動信号回路の出力端子とＩＧＢＴ４０の
ゲート端子との間に接続されたゲート抵抗である。
導体スイッチ回路の回路構成図であり、図８に示した単
相インバータの主回路の半導体スイッチ回路１１〜１４
それぞれに対応するものである。図４において、４０は
主スイッチ素子としてのＩＧＢＴ、４１は補助スイッチ
素子としてのＭＯＳＦＥＴであり、このＭＯＳＦＥＴ４
１のドレイン・ソース間には内蔵ダイオード（図示の破
線のダイオード）を有しており、４２はＭＯＳＦＥＴ４
１のゲート端子とソース端子間の定電圧ダイオード、４
３はＩＧＢＴ４０をオン・オフさせる駆動信号を発生す
る図示しない駆動信号回路の出力端子とＩＧＢＴ４０の
ゲート端子との間に接続されたゲート抵抗である。
【００２４】この半導体スイッチ回路は、図１に示した
この発明の第１の実施例回路における抵抗３２に代えて
定電圧ダイオード４２を備えていることであり、ＩＧＢ
Ｔ４０のターンオフ時およびＭＯＳＦＥＴ４１の内蔵ダ
イオードの逆回復時の動作は図２，図３に示した前述の
第１の実施例回路とほぼ同様であり、この定電圧ダイオ
ード４２によって、ＭＯＳＦＥＴ４１のゲート・ソース
間電圧を許容値以下に制限することが容易になる。
この発明の第１の実施例回路における抵抗３２に代えて
定電圧ダイオード４２を備えていることであり、ＩＧＢ
Ｔ４０のターンオフ時およびＭＯＳＦＥＴ４１の内蔵ダ
イオードの逆回復時の動作は図２，図３に示した前述の
第１の実施例回路とほぼ同様であり、この定電圧ダイオ
ード４２によって、ＭＯＳＦＥＴ４１のゲート・ソース
間電圧を許容値以下に制限することが容易になる。
【００２５】図５は、この発明の第３の実施例を示す半
導体スイッチ回路の回路構成図であり、図８に示した単
相インバータの主回路の半導体スイッチ回路１１〜１４
それぞれに対応するものである。図５において、５０は
主スイッチ素子としてのＩＧＢＴ、５１は補助スイッチ
素子としてのＭＯＳＦＥＴであり、このＭＯＳＦＥＴ５
１のドレイン・ソース間には内蔵ダイオード（図示の破
線のダイオード）を有しており、５２はＭＯＳＦＥＴ５
１のゲート端子とソース端子間の抵抗、５３はＭＯＳＦ
ＥＴ５１はドレイン端子とゲート端子間のコンデンサ、
５４はＩＧＢＴ５０をオン・オフさせる駆動信号を発生
する図示しない駆動信号回路の出力端子とＩＧＢＴ５０
のゲート端子との間に接続されたゲート抵抗である。
導体スイッチ回路の回路構成図であり、図８に示した単
相インバータの主回路の半導体スイッチ回路１１〜１４
それぞれに対応するものである。図５において、５０は
主スイッチ素子としてのＩＧＢＴ、５１は補助スイッチ
素子としてのＭＯＳＦＥＴであり、このＭＯＳＦＥＴ５
１のドレイン・ソース間には内蔵ダイオード（図示の破
線のダイオード）を有しており、５２はＭＯＳＦＥＴ５
１のゲート端子とソース端子間の抵抗、５３はＭＯＳＦ
ＥＴ５１はドレイン端子とゲート端子間のコンデンサ、
５４はＩＧＢＴ５０をオン・オフさせる駆動信号を発生
する図示しない駆動信号回路の出力端子とＩＧＢＴ５０
のゲート端子との間に接続されたゲート抵抗である。
【００２６】この半導体スイッチ回路は、図１に示した
この発明の第１の実施例回路におけるＭＯＳＦＥＴのド
レイン端子とゲート端子間にコンデンサ５３を備えてい
ることであり、ＩＧＢＴ５０のターンオフ時およびＭＯ
ＳＦＥＴ５１の内蔵ダイオードの逆回復時の動作は図
２，図３に示した前述の第１の実施例回路とほぼ同様で
あり、このコンデンサ５３によって、ＩＧＢＴ５０に印
加される電圧ＶCEの電圧上昇率（ｄＶ／ｄｔ）の調整が
容易になる。
この発明の第１の実施例回路におけるＭＯＳＦＥＴのド
レイン端子とゲート端子間にコンデンサ５３を備えてい
ることであり、ＩＧＢＴ５０のターンオフ時およびＭＯ
ＳＦＥＴ５１の内蔵ダイオードの逆回復時の動作は図
２，図３に示した前述の第１の実施例回路とほぼ同様で
あり、このコンデンサ５３によって、ＩＧＢＴ５０に印
加される電圧ＶCEの電圧上昇率（ｄＶ／ｄｔ）の調整が
容易になる。
【００２７】図６は、この発明の第４の実施例を示す半
導体スイッチ回路の回路構成図であり、図８に示した単
相インバータの主回路の半導体スイッチ回路１１〜１４
それぞれに対応するものである。図６において、６０は
主スイッチ素子としてのＩＧＢＴ、６１は補助スイッチ
素子としてのＭＯＳＦＥＴであり、このＭＯＳＦＥＴ６
１のドレイン・ソース間には内蔵ダイオード（図示の破
線のダイオード）を有しており、６２はＭＯＳＦＥＴ６
１のゲート端子とソース端子間の抵抗、６３はＰチャネ
ルデバイスとしてのＭＯＳＦＥＴ、６４，６５は抵抗、
６６はＩＧＢＴ６０をオン・オフさせる駆動信号を発生
する図示しない駆動信号回路の出力端子とＩＧＢＴ６０
のゲート端子との間に接続されたゲート抵抗である。
導体スイッチ回路の回路構成図であり、図８に示した単
相インバータの主回路の半導体スイッチ回路１１〜１４
それぞれに対応するものである。図６において、６０は
主スイッチ素子としてのＩＧＢＴ、６１は補助スイッチ
素子としてのＭＯＳＦＥＴであり、このＭＯＳＦＥＴ６
１のドレイン・ソース間には内蔵ダイオード（図示の破
線のダイオード）を有しており、６２はＭＯＳＦＥＴ６
１のゲート端子とソース端子間の抵抗、６３はＰチャネ
ルデバイスとしてのＭＯＳＦＥＴ、６４，６５は抵抗、
６６はＩＧＢＴ６０をオン・オフさせる駆動信号を発生
する図示しない駆動信号回路の出力端子とＩＧＢＴ６０
のゲート端子との間に接続されたゲート抵抗である。
【００２８】この半導体スイッチ回路は、図１に示した
この発明の第１の実施例回路と同様の抵抗６２の他に、
この抵抗６２の両端にＭＯＳＦＥＴ６３，抵抗６４，抵
抗６５からなる付加回路を備えていることであり、ＩＧ
ＢＴ６０のターンオフ時およびＭＯＳＦＥＴ６１の内蔵
ダイオードの逆回復時の動作は図２，図３に示した前述
の第１の実施例回路とほぼ同様であり、この付加回路に
よって、ＩＧＢＴ６０がターンオフしてＩＧＢＴ６０の
ゲート・エミッタ間電圧がＭＯＳＦＥＴ６１のゲート・
ソース間以下になったときに、ＭＯＳＦＥＴ６３がオン
することによりＭＯＳＦＥＴ６１のゲート・ソース間電
圧の減少勾配が大きくなって、ＭＯＳＦＥＴ６１のドレ
イン電流（ＩD ）の減少時間（図２の時刻Ｔ3 −Ｔ4 間
参照）を小さくすることができる。
この発明の第１の実施例回路と同様の抵抗６２の他に、
この抵抗６２の両端にＭＯＳＦＥＴ６３，抵抗６４，抵
抗６５からなる付加回路を備えていることであり、ＩＧ
ＢＴ６０のターンオフ時およびＭＯＳＦＥＴ６１の内蔵
ダイオードの逆回復時の動作は図２，図３に示した前述
の第１の実施例回路とほぼ同様であり、この付加回路に
よって、ＩＧＢＴ６０がターンオフしてＩＧＢＴ６０の
ゲート・エミッタ間電圧がＭＯＳＦＥＴ６１のゲート・
ソース間以下になったときに、ＭＯＳＦＥＴ６３がオン
することによりＭＯＳＦＥＴ６１のゲート・ソース間電
圧の減少勾配が大きくなって、ＭＯＳＦＥＴ６１のドレ
イン電流（ＩD ）の減少時間（図２の時刻Ｔ3 −Ｔ4 間
参照）を小さくすることができる。
【００２９】図７は、この発明の第５の実施例を示す半
導体スイッチ回路の回路構成図であり、図８に示した単
相インバータの主回路の半導体スイッチ回路１１〜１４
それぞれに対応するものである。図７において、７０は
主スイッチ素子としてのＩＧＢＴ、７１は補助スイッチ
素子としてのＭＯＳＦＥＴであり、このＭＯＳＦＥＴ７
１のドレイン・ソース間には内蔵ダイオード（図示の破
線のダイオード）を有しており、７２はコンデンサ、７
３は抵抗、７４はダイオード、７５はＩＧＢＴ７０をオ
ン・オフさせる駆動信号を発生する図示しない駆動信号
回路の出力端子とＩＧＢＴ７０のゲート端子との間に接
続されたゲート抵抗である。
導体スイッチ回路の回路構成図であり、図８に示した単
相インバータの主回路の半導体スイッチ回路１１〜１４
それぞれに対応するものである。図７において、７０は
主スイッチ素子としてのＩＧＢＴ、７１は補助スイッチ
素子としてのＭＯＳＦＥＴであり、このＭＯＳＦＥＴ７
１のドレイン・ソース間には内蔵ダイオード（図示の破
線のダイオード）を有しており、７２はコンデンサ、７
３は抵抗、７４はダイオード、７５はＩＧＢＴ７０をオ
ン・オフさせる駆動信号を発生する図示しない駆動信号
回路の出力端子とＩＧＢＴ７０のゲート端子との間に接
続されたゲート抵抗である。
【００３０】この半導体スイッチ回路におけるＩＧＢＴ
７０のターンオフ時およびＭＯＳＦＥＴ７１の内蔵ダイ
オードの逆回復時の動作は図２，図３に示した前述の第
１の実施例回路とほぼ同様であり、ダイオード７４を図
示の極性とすることによりＩＧＢＴ７０にオン指令が発
せられたときに、ＭＯＳＦＥＴ７１がオンしないように
でき、ＩＧＢＴ７０にオフ指令が発せられたときに抵抗
７３→コンデンサ７２→ダイオード７４→抵抗７５の経
路で駆動信号に基づく逆バイアス電圧がＭＯＳＦＥＴ７
１のゲート・ソース間に印加されるので、ＭＯＳＦＥＴ
７１のドレイン電流（ＩD ）の減少時間（図２の時刻Ｔ
3 −Ｔ4 間参照）をより小さくすることができる。
７０のターンオフ時およびＭＯＳＦＥＴ７１の内蔵ダイ
オードの逆回復時の動作は図２，図３に示した前述の第
１の実施例回路とほぼ同様であり、ダイオード７４を図
示の極性とすることによりＩＧＢＴ７０にオン指令が発
せられたときに、ＭＯＳＦＥＴ７１がオンしないように
でき、ＩＧＢＴ７０にオフ指令が発せられたときに抵抗
７３→コンデンサ７２→ダイオード７４→抵抗７５の経
路で駆動信号に基づく逆バイアス電圧がＭＯＳＦＥＴ７
１のゲート・ソース間に印加されるので、ＭＯＳＦＥＴ
７１のドレイン電流（ＩD ）の減少時間（図２の時刻Ｔ
3 −Ｔ4 間参照）をより小さくすることができる。
【００３１】上述のそれぞれの実施例回路の半導体スイ
ッチ回路を図８に示す単相インバータの主回路に用いた
ときには、従来に比して小容量のスナバコンデンサ１０
にできる、又はスナバコンデンサ１０を省略できる。
ッチ回路を図８に示す単相インバータの主回路に用いた
ときには、従来に比して小容量のスナバコンデンサ１０
にできる、又はスナバコンデンサ１０を省略できる。
【００３２】
【発明の効果】この発明によれば、電力変換装置のスイ
ッチング手段として用いられる半導体スイッチ回路にお
いて、バイポーラトランジスタ，ゲートターンオフ（Ｇ
ＴＯ）サイリスタ，電圧駆動形サイリスタ，ＩＧＢＴな
どの自己消弧形デバイスによる主スイッチ素子と並列に
補助スイッチ素子としてのＭＯＳＦＥＴを接続し、この
ＭＯＳＦＥＴの内蔵ダイオードを還流ダイオードとし、
該ＭＯＳＦＥＴのゲート端子に幾つかの電気部品を付加
した回路構成にすることにより、上述の如くこの電力変
換装置のスイッチング動作時の電圧上昇率を抑制するこ
とができ、その結果、該電力変換装置から外部機器に与
える悪影響を防止することができる。
ッチング手段として用いられる半導体スイッチ回路にお
いて、バイポーラトランジスタ，ゲートターンオフ（Ｇ
ＴＯ）サイリスタ，電圧駆動形サイリスタ，ＩＧＢＴな
どの自己消弧形デバイスによる主スイッチ素子と並列に
補助スイッチ素子としてのＭＯＳＦＥＴを接続し、この
ＭＯＳＦＥＴの内蔵ダイオードを還流ダイオードとし、
該ＭＯＳＦＥＴのゲート端子に幾つかの電気部品を付加
した回路構成にすることにより、上述の如くこの電力変
換装置のスイッチング動作時の電圧上昇率を抑制するこ
とができ、その結果、該電力変換装置から外部機器に与
える悪影響を防止することができる。
【図１】この発明の第１の実施例を示す半導体スイッチ
回路の回路構成図
回路の回路構成図
【図２】図１の動作を説明する波形図
【図３】図１の動作を説明する波形図
【図４】この発明の第２の実施例を示す半導体スイッチ
回路の回路構成図
回路の回路構成図
【図５】この発明の第３の実施例を示す半導体スイッチ
回路の回路構成図
回路の回路構成図
【図６】この発明の第４の実施例を示す半導体スイッチ
回路の回路構成図
回路の回路構成図
【図７】この発明の第５の実施例を示す半導体スイッチ
回路の回路構成図
回路の回路構成図
【図８】電力変換装置として代表的な単相インバータの
主回路構成図
主回路構成図
【図９】従来例を示す半導体スイッチ回路の回路構成図
【図１０】図９の動作を説明する波形図
１…直流電源、２…インバータ主回路、３…負荷、１０
…スナバコンデンサ、１１〜１４…半導体スイッチ回
路、２０，３０，４０，５０，６０，７０…ＩＧＢＴ、
２１…還流ダイオード、２２，３３，４３，５４，６
６，７５…ゲート抵抗、３１，４１，５１，６１，７１
…ＭＯＳＦＥＴ、３２，５２，６２，６４，６５，７３
…抵抗、４２…定電圧ダイオード、５３，７２…コンデ
ンサ、６４…ＭＯＳＦＥＴ、７４…ダイオード。
…スナバコンデンサ、１１〜１４…半導体スイッチ回
路、２０，３０，４０，５０，６０，７０…ＩＧＢＴ、
２１…還流ダイオード、２２，３３，４３，５４，６
６，７５…ゲート抵抗、３１，４１，５１，６１，７１
…ＭＯＳＦＥＴ、３２，５２，６２，６４，６５，７３
…抵抗、４２…定電圧ダイオード、５３，７２…コンデ
ンサ、６４…ＭＯＳＦＥＴ、７４…ダイオード。
Claims (4)
- 【請求項１】電力変換装置のスイッチング手段として用
いられる半導体スイッチ回路において、 前記半導体スイッチ回路は自己消弧形デバイスを主スイ
ッチ素子とし、 主スイッチ素子に並列接続されたＭＯＳＦＥＴを補助ス
イッチ素子とし、 ＭＯＳＦＥＴのゲート端子とソース端子との間に抵抗ま
たは定電圧ダイオードを接続したことを特徴とする半導
体スイッチ回路。 - 【請求項２】電力変換装置のスイッチング手段として用
いられる半導体スイッチ回路において、 前記半導体スイッチ回路は自己消弧形デバイスを主スイ
ッチ素子とし、 主スイッチ素子に並列接続されたＭＯＳＦＥＴを補助ス
イッチ素子とし、 ＭＯＳＦＥＴのゲート端子とソース端子との間に抵抗を
接続し、 ＭＯＳＦＥＴのゲート端子とドレイン端子との間にコン
デンサを接続したことを特徴とする半導体スイッチ回
路。 - 【請求項３】電力変換装置のスイッチング手段として用
いられる半導体スイッチ回路において、 前記半導体スイッチ回路は自己消弧形デバイスを主スイ
ッチ素子とし、 主スイッチ素子に並列接続されたＭＯＳＦＥＴを補助ス
イッチ素子とし、 ＭＯＳＦＥＴのゲート端子とソース端子との間に第１抵
抗を接続し、 第１抵抗の両端にＰチャネルデバイスと第２抵抗とを直
列接続したものを並列接続し、 Ｐチャネルデバイスの制御電極と前記自己消弧形デバイ
スの制御電極との間に第３抵抗を接続したことを特徴と
する半導体スイッチ回路。 - 【請求項４】電力変換装置のスイッチング手段として用
いられる半導体スイッチ回路において、 前記半導体スイッチ回路は自己消弧形デバイスを主スイ
ッチ素子とし、 主スイッチ素子に並列接続されたＭＯＳＦＥＴを補助ス
イッチ素子とし、 ＭＯＳＦＥＴのゲート端子とソース端子との間にコンデ
ンサと抵抗とを直列接続したものを並列接続し、 ＭＯＳＦＥＴのゲート端子と前記自己消弧形デバイスの
制御電極との間にダイオードを接続したことを特徴とす
る半導体スイッチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9012389A JPH10209832A (ja) | 1997-01-27 | 1997-01-27 | 半導体スイッチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9012389A JPH10209832A (ja) | 1997-01-27 | 1997-01-27 | 半導体スイッチ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10209832A true JPH10209832A (ja) | 1998-08-07 |
Family
ID=11803925
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9012389A Pending JPH10209832A (ja) | 1997-01-27 | 1997-01-27 | 半導体スイッチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10209832A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000072433A1 (en) * | 1999-05-19 | 2000-11-30 | Kansai Research Institute | Switching circuit |
| JP2005328668A (ja) * | 2004-05-17 | 2005-11-24 | Fuji Electric Device Technology Co Ltd | 自己消弧形半導体素子の駆動回路 |
| JP2006353093A (ja) * | 2005-02-17 | 2006-12-28 | Hitachi Ltd | 半導体素子の制御方法 |
| US20130133358A1 (en) * | 2011-11-25 | 2013-05-30 | Mitsubishi Electric Corporation | Inverter device and air conditioner including the same |
| JP2018141633A (ja) * | 2017-02-24 | 2018-09-13 | 富士電機株式会社 | 評価方法、推定方法、評価装置、および複合評価装置 |
| DE102007019524B4 (de) * | 2006-09-25 | 2020-12-31 | Mitsubishi Electric Corp. | Halbleitervorrichtung, die einen Spannungsstoß verringert oder verhindert |
| CN114866076A (zh) * | 2021-02-04 | 2022-08-05 | 三菱电机株式会社 | 半导体装置 |
| CN115985955A (zh) * | 2023-02-06 | 2023-04-18 | 北京大学 | 一种低关断损耗的igbt开关器件 |
-
1997
- 1997-01-27 JP JP9012389A patent/JPH10209832A/ja active Pending
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000072433A1 (en) * | 1999-05-19 | 2000-11-30 | Kansai Research Institute | Switching circuit |
| JP2005328668A (ja) * | 2004-05-17 | 2005-11-24 | Fuji Electric Device Technology Co Ltd | 自己消弧形半導体素子の駆動回路 |
| JP2006353093A (ja) * | 2005-02-17 | 2006-12-28 | Hitachi Ltd | 半導体素子の制御方法 |
| DE102007019524B4 (de) * | 2006-09-25 | 2020-12-31 | Mitsubishi Electric Corp. | Halbleitervorrichtung, die einen Spannungsstoß verringert oder verhindert |
| US20130133358A1 (en) * | 2011-11-25 | 2013-05-30 | Mitsubishi Electric Corporation | Inverter device and air conditioner including the same |
| US8884560B2 (en) * | 2011-11-25 | 2014-11-11 | Mitsubishi Electric Corporation | Inverter device and air conditioner including the same |
| JP2018141633A (ja) * | 2017-02-24 | 2018-09-13 | 富士電機株式会社 | 評価方法、推定方法、評価装置、および複合評価装置 |
| US11143691B2 (en) | 2017-02-24 | 2021-10-12 | Fuji Electric Co., Ltd. | Evaluation method, estimation method, evaluation apparatus, and combined evaluation apparatus |
| CN114866076A (zh) * | 2021-02-04 | 2022-08-05 | 三菱电机株式会社 | 半导体装置 |
| CN114866076B (zh) * | 2021-02-04 | 2025-06-27 | 三菱电机株式会社 | 半导体装置 |
| CN115985955A (zh) * | 2023-02-06 | 2023-04-18 | 北京大学 | 一种低关断损耗的igbt开关器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5107151A (en) | Switching circuit employing electronic devices in series with an inductor to avoid commutation breakdown and extending the current range of switching circuits by using igbt devices in place of mosfets | |
| JP4432215B2 (ja) | 半導体スイッチング素子のゲート駆動回路 | |
| JP3812353B2 (ja) | 半導体電力変換装置 | |
| US7368972B2 (en) | Power transistor control device | |
| US4356416A (en) | Voltage controlled non-saturating semiconductor switch and voltage converter circuit employing same | |
| US6643157B2 (en) | Resonant inverter circuit | |
| JP2003052178A (ja) | ３レベルインバータ装置 | |
| JPH10248237A (ja) | 電力変換装置 | |
| WO2012153836A1 (ja) | スイッチング回路及び半導体モジュール | |
| CN101335483A (zh) | 电力变换装置 | |
| JPH0947015A (ja) | 自己消弧形半導体素子の駆動回路 | |
| KR100936427B1 (ko) | 전력 변환 장치 | |
| WO2019207977A1 (ja) | ゲート駆動回路およびゲート駆動方法 | |
| JP5382535B2 (ja) | ゲート駆動回路の電源装置 | |
| JP2017220861A (ja) | ゲート駆動回路 | |
| JP4506276B2 (ja) | 自己消弧形半導体素子の駆動回路 | |
| JP2001169534A (ja) | 絶縁ゲート型半導体素子のゲート回路 | |
| WO2023062745A1 (ja) | 電力用半導体素子の駆動回路、電力用半導体モジュール、および電力変換装置 | |
| JP3569192B2 (ja) | 半導体電力変換装置 | |
| JP2009060709A (ja) | ゲート駆動回路 | |
| JP3568024B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
| WO2023135885A1 (ja) | 半導体スイッチング素子の駆動装置および電力変換装置 | |
| JPH07264844A (ja) | 直流チョッパの並列接続時におけるロスレススナバ回路とその駆動方式 | |
| JP4722341B2 (ja) | ゲートノイズ抑制回路 | |
| JPH07143733A (ja) | スナバ回路 |