JPH10209851A - レベルシフト回路 - Google Patents

Abstract

(57)【要約】 【課題】 素子数が少なく構造が簡単で貫通電流が少な
いレベルシフト回路を提供することを目的とする。 【解決手段】 Ｐチャンネルトランジスタ１１およびＰ
チャンネルトランジスタ１２と、Ｎチャンネルトランジ
スタ１３とを直列に接続した構成を有し、これらＰチャ
ンネルトランジスタ１１，１２およびＮチャンネルトラ
ンジスタ１３のゲートを共通に接続して入力とし、Ｐチ
ャンネルトランジスタ１２とＮチャンネルトランジスタ
１３とを共通に接続して出力とする。Ｎチャンネルトラ
ンジスタ１３がオンとなる論理レベルの信号が入力され
ると、その時点でＮチャンネルトランジスタ１３を介し
て流れようとする貫通電流とＰチャンネルトランジスタ
１１のオン抵抗とによる電圧降下がＰチャンネルトラン
ジスタ１２に対して負帰還として作用し、これがＰチャ
ンネルトランジスタ１２をオフ状態に近づけ、貫通電流
を少なくする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はレベルシフト回路に
関し、特に異なる電源電圧で動作している回路間のイン
タフェースとして働くレベルシフト回路に関する。

【０００２】

【従来の技術】従来より、電源電圧の異なるロジック回
路を接続しようとする場合、一方のロジック回路から出
力された信号は受け取る側のロジック回路の論理レベル
に合わせてレベルをシフトする必要がある。レベルシフ
ト回路はこのような目的で使用される回路であり、その
代表的な例を以下に示す。

【０００３】図６は従来のレベルシフト回路の一例を示
す回路図である。この図において、レベルシフト回路は
二つのトランジスタＴ１，Ｔ２と、入力側の回路の電源
電圧（３ボルト）で動作するインバータＩ１と、出力側
の回路の電源電圧（６ボルト）で動作する二つのインバ
ータＩ２，Ｉ３とから構成されている。入力端子１はト
ランジスタＴ１のゲートおよびインバータＩ１の入力に
接続され、このインバータＩ１の出力はトランジスタＴ
２のゲートに接続されている。トランジスタＴ１のソー
スは接地され、ドレインは出力端子２、インバータＩ２
の入力、およびインバータＩ３の出力に接続されてい
る。そして、トランジスタＴ２のソースは接地され、ド
レインはインバータＩ２の出力およびインバータＩ３の
入力に接続されている。なお、この例では、入力信号３
の論理レベルは、ハイ（Ｈ）レベルが３ボルト、ロー
（Ｌ）レベルが０ボルト、出力信号４の論理レベルはハ
イ（Ｈ）レベルが６ボルト、ロー（Ｌ）レベルが０ボル
トとしてある。

【０００４】ここで、入力信号３の論理レベルがＨの場
合、トランジスタＴ１はオンになるので、インバータＩ
２の入力の電位は下がり、これにより、インバータＩ２
の出力の電位が上昇する。このとき、インバータＩ３は
その入力電位が上昇するので、出力端子２の電位を一層
確実に下げる働きをし、出力端子２にはＬレベルの信号
を出力することになる。また、インバータＩ１は入力電
位が高いので、その出力は０ボルトとなり、トランジス
タＴ２はオフになっている。

【０００５】逆に、入力信号３の論理レベルがＬになる
と、トランジスタＴ１がオフになり、インバータＩ１は
レベルを反転して出力電位を３ボルトにする。すると、
トランジスタＴ２がオンになり、インバータＩ３の入力
電位を下げる。これにより、インバータＩ３の出力の電
位が上昇し、出力端子２にはＨレベルの信号を出力す
る。このとき、インバータＩ２はその入力電位が上昇す
るので、インバータＩ３の入力電位を一層確実に下げる
働きをしている。このようにして、このレベルシフト回
路は、電源電圧が３ボルトのロジック回路からの入力信
号３をＨの論理レベルが６ボルトの出力信号４に変換す
ることができる。

【０００６】図７は従来のレベルシフト回路の別の例を
示す回路図である。この図において、レベルシフト回路
５は６ボルトの電源に対して直列に接続された二つのト
ランジスタＴ３，Ｔ４のみから構成されている。これら
のトランジスタＴ３，Ｔ４のゲートは互いに接続されて
入力端子を構成し、ドレインは互いに接続されて出力端
子を構成している。入力側のロジック回路６も同じ構成
を有し、３ボルトの電源電圧が印加されている。

【０００７】ここで、レベルシフト回路５の入力にロジ
ック回路６を介してＨレベルの信号が入力された場合、
トランジスタＴ３はオフになり、トランジスタＴ４はオ
ンとなる。これにより、出力端子の電位は０ボルトまで
下がり、Ｌレベルの信号を出力することになる。

【０００８】次に、ロジック回路５からＬレベルの信号
が入力された場合には、逆に、トランジスタＴ３はオン
になり、トランジスタＴ４はオフになって、出力端子に
は電位が６ボルトのＨレベル信号が出力されることにな
る。このようにして、このレベルシフト回路は、電源電
圧が３ボルトのロジック回路６からの信号を６ボルトの
電源電圧で動作するロジック回路に引き渡すことができ
る。

【０００９】

【発明が解決しようとする課題】しかし、図６に示した
レベルシフト回路は、トランジスタおよびインバータと
いった素子の数が多いという問題がある。したがって、
たとえばデコーダなどのように、一つの回路にいくつも
レベルシフト回路を必要とする回路では、レベルシフト
回路が占める面積は非常に大きくなってしまうことにな
る。一方、図７に示したレベルシフト回路では、素子数
が非常に少ないので、回路基板への実装面積が少なくて
済み、ＩＣ化の場合は集積度を高めることができる。し
かし、入力信号がＨレベルの場合には、トランジスタＴ
３はオフになるはずであるが、完全にはオフにならない
という問題がある。これは、このトランジスタＴ３のゲ
ートにＨレベル（３ボルト）の信号が入力されたとして
も、レベルシフト回路の電源電圧（６ボルト）との差が
−３ボルトあり、これがトランジスタＴ３のゲート・ソ
ース間電圧となる。したがって、このゲート・ソース間
電圧がこのトランジスタＴ３の閾値電圧より大きい場合
には、完全にオフになることはないので、電源ラインか
らグランドへ定常的に大きな貫通電流が流れてしまう。
これにより、消費電流は大きくなるので、省電力指向の
回路には使用することはできない。

【００１０】本発明はこのような点に鑑みてなされたも
のであり、回路素子数を少なくしながら、消費電力の少
ないレベルシフト回路を提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明によれば、入力側
回路の電源電圧と異なる電圧で動作する出力側回路と接
続されるレベルシフト回路において、第１の導電型チャ
ンネルの第１のトランジスタおよび第２のトランジスタ
と第２の導電型チャンネルの第３のトランジスタとを直
列に接続し、この直列接続の両端に出力側回路の電源電
圧を印加するようにし、前記第１、第２および第３のト
ランジスタのゲートを一緒に接続して入力とするととも
に、前記第２のトランジスタと第３のトランジスタとの
共通の接続点を出力とする構成を有することを特徴とす
るレベルシフト回路が提供される。

【００１２】上記構成によれば、入力信号の論理レベル
切り替わりにより、第１のトランジスタおよび第２のト
ランジスタがオン状態にされ、第３のトランジスタがオ
フ状態にされる論理状態から、第１のトランジスタおよ
び第２のトランジスタがオフ状態にされ、第３のトラン
ジスタがオン状態にされる論理状態へ切り替わるが、そ
のタイミングのときに、第１のトランジスタおよび第２
のトランジスタは完全にはオフにはならない。したがっ
て、第１のトランジスタおよび第２のトランジスタを流
れる電流は第３のトランジスタを介して貫通電流として
流れようとする。このとき、その電流と第１のトランジ
スタのオン抵抗とによりこの第２のトランジスタに電圧
降下が発生し、これが第２のトランジスタに対して負帰
還として作用し、第２のトランジスタをできるだけオフ
状態に近づける。これにより、第１のトランジスタおよ
び第２のトランジスタはオフ状態になり、この結果、貫
通電流が流れなくなり、消費電流を大幅に低減させたレ
ベルシフト回路になる。

【００１３】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は本発明のレベルシフト回路
の原理構成を示した図である。この図１において、本発
明のレベルシフト回路１０は、信号を送る側の送り側回
路２０とその信号を受ける側の受け側回路３０との間に
接続される。レベルシフト回路１０は二つのＰチャンネ
ルトランジスタ１１，１２と、一つのＮチャンネルトラ
ンジスタ１３とを直列に接続して構成されている。これ
らトランジスタの各ゲートは一緒に接続されてこのレベ
ルシフト回路１０の入力端子を構成し、Ｐチャンネルト
ランジスタ１２とＮチャンネルトランジスタ１３との共
通接続点はこのレベルシフト回路１０の出力端子を構成
している。送り側回路２０は一つのＰチャンネルトラン
ジスタ２１と一つのＮチャンネルトランジスタ２２とを
直列に接続して構成され、電源電圧はここではたとえば
３ボルトとする。一方、受け側回路３０も一つのＰチャ
ンネルトランジスタ３１と一つのＮチャンネルトランジ
スタ３２とを直列に接続して構成され、電源電圧は送り
側回路２０よりも高いたとえば６ボルトとする。レベル
シフト回路１０に印加される電源電圧は受け側回路３０
に合わされ、６ボルトである。

【００１４】レベルシフト回路１０を構成する二つのＰ
チャンネルトランジスタ１１，１２およびＮチャンネル
トランジスタ１３は、ＷをＰチャンネルの幅、ＬをＰチ
ャンネルの長さとするとき、Ｐチャンネルトランジスタ
１１のＷ，Ｌ比、すなわち、Ｗ／Ｌを、Ｐチャンネルト
ランジスタ１２およびＮチャンネルトランジスタ１３の
Ｗ／Ｌよりも相対的に小さい素子が使用される。これに
より、Ｐチャンネルトランジスタ１１のオン抵抗がＰチ
ャンネルトランジスタ１２およびＮチャンネルトランジ
スタ１３のオン抵抗より十分大きくなるようにし、Ｐチ
ャンネルトランジスタ１２およびＮチャンネルトランジ
スタ１３のオン抵抗はなるべく小さくなるようにしてい
る。

【００１５】ここで、レベルシフト回路１０の動作につ
いて説明する。まず、送り側回路２０からＬレベル（０
ボルト）の信号が入力されると、Ｐチャンネルトランジ
スタ１１，１２はそれぞれオンにされ、Ｎチャンネルト
ランジスタ１３はオフになる。この結果、レベルシフト
回路１０の出力端子には６ボルトの電位を有するＨレベ
ルの信号が出力されることになる。このとき、Ｐチャン
ネルトランジスタ１１はそのゲート・ソース間電圧Ｖ_gs
が大きいので、オン抵抗は小さい。

【００１６】次に、送り側回路２０からＨレベル（３ボ
ルト）の信号が入力されると、まず、Ｎチャンネルトラ
ンジスタ１３はオンになる。一方、Ｐチャンネルトラン
ジスタ１１，１２は、それぞれオフになろうとするが、
このとき、これらのゲート・ソース間電圧Ｖ_gsが閾値電
圧Ｖ_thより大きいので、完全にはオフにならない。した
がって、このとき、オンとなったＮチャンネルトランジ
スタ１３を介して一瞬電源ラインとアースとの間に貫通
電流が流れようとする。このときには、Ｐチャンネルト
ランジスタ１１は、そのゲート・ソース間電圧Ｖ_gsが閾
値電圧Ｖ_thより小さくなってオン抵抗が大きくなってい
るので、その電流とＰチャンネルトランジスタ１１のオ
ン抵抗とによる電圧降下がＰチャンネルトランジスタ１
１のソース・ドレイン間に発生する。このため、Ｐチャ
ンネルトランジスタ１２のソース側電位は、その電圧降
下により電源電圧よりもかなり低くなり、結果として、
Ｐチャンネルトランジスタ１２のゲート・ソース間電圧
Ｖ_gsも小さくなるので、このＰチャンネルトランジスタ
１２を限りなくオフ状態に近づけることができる。これ
により、電源ラインからアースへの貫通電流はほとんど
流れなくなる。

【００１７】この場合、Ｐチャンネルトランジスタ１１
のオン抵抗がＰチャンネルトランジスタ１２に対して負
帰還として働いていることになる。また、トランジスタ
の負帰還に単純な抵抗を用いずに、トランジスタのオン
抵抗を利用していることから、負帰還を必要としている
タイミングでのみ、オン抵抗は大きく、負帰還を必要と
しないタイミングでは、トランジスタのオン抵抗は小さ
くなっている。このため、常に抵抗成分が存在している
場合に比べ、回路の時定数は小さいので、回路動作を高
速化することができる。

【００１８】このようなレベルシフト回路１０によれ
ば、ある電源電圧でそれ以上の電源電圧で動作する回路
を大きな貫通電流なしに駆動することができる。しか
も、トランジスタ素子数の少ないシンプルな回路で実現
することができる。

【００１９】次に、本発明の実施の形態を、ＤＣ−ＤＣ
コンバータ装置に適用した場合を例にして説明する。図
２はＤＣ−ＤＣコンバータ装置への適用例を示すブロッ
ク図である。ＤＣ−ＤＣコンバータ４０は、入力端子４
１および出力端子４２を備え、ある直流電圧を受けて別
の直流電圧に変換して出力するものである。このＤＣ−
ＤＣコンバータ４０は、実際に電圧の変換を行うチャー
ジポンプ電圧コンバータ４３と、帰還用誤差電圧を生成
するコンパレータ４４と、このコンパレータ４４からの
誤差電圧に基づいて内部クロックを生成するオシレータ
４５と、コンパレータ４４からの誤差電圧および外部ク
ロックに基づいてクロックを生成するオシレータ４６
と、これらオシレータ４５または４６で生成されたクロ
ックから、立ち上がりおよび立ち下がりのタイミングが
異なるクロックを生成する二相クロック生成回路４７
と、異電圧インタフェースであるレベルシフタ４８とか
ら構成されている。このＤＣ−ＤＣコンバータ４０への
外付け素子として、チャージポンプ電圧コンバータ４３
に接続されたポンプコンデンサ４９、出力端子４２に接
続されたコンデンサ５０、出力電圧を分圧してコンパレ
ータ４４の非反転入力に供給する二つの抵抗５１，５２
がある。そして、コンパレータ４４の反転入力には基準
電圧が印加される。

【００２０】ここで、入力端子４１にはたとえば３ボル
トの直流電圧を入力してたとえば６ボルトの直流電圧を
出力端子４２に出力するとする。レベルシフタ４８は図
１のレベルシフト回路１０に対応し、破線で囲ったレベ
ルシフタ４８およびチャージポンプ電圧コンバータ４３
が出力電圧（６ボルト）で動作する部分であり、他のコ
ンパレータ４４、オシレータ４５，４６、および二相ク
ロック生成回路４７が入力端子４１に供給された入力電
圧（３ボルト）で動作する部分である。

【００２１】二相クロック生成回路４７においては、３
ボルトの波高値を有するクロックが生成され、このクロ
ックが６ボルトの電源電圧で動作する部分に供給され
る。このとき、クロックを貫通電流の少ないレベルシフ
タ４８を介して供給することにより、このレベルシフタ
４８での消費電流が抑えられるため、昇圧効率のよいＤ
Ｃ−ＤＣコンバータ装置を構成することができる。

【００２２】次に、入力側および出力側の論理レベルの
ＨおよびＬの電位がそれぞれ異なるときのレベルシフト
回路について説明する。図３は直列接続のＰチャンネル
トランジスタを用いたレベルシフト回路を示す図であ
る。レベルシフト回路６０は二つのＰチャンネルトラン
ジスタ６１，６２と、一つのＮチャンネルトランジスタ
６３とを直列に接続して構成される。このレベルシフト
回路６０の入力側回路は一つのＰチャンネルトランジス
タ７１と、一つのＮチャンネルトランジスタ７２とを直
列に接続して構成され、同様に、出力側回路は一つのＰ
チャンネルトランジスタ８１と、一つのＮチャンネルト
ランジスタ８２とを直列に接続して構成される。入力側
回路は電源電圧Ｖａ，Ｖｂ（ただし、Ｖａ＞Ｖｂ）によ
って動作されており、このため、レベルシフト回路６０
に供給される信号のＨレベルはＶａ、ＬレベルはＶｂに
なる。レベルシフト回路６０およびその出力側回路は電
源電圧Ｖｃ，Ｖｄ（ただし、Ｖｃ＞Ｖｄ，Ｖｄ≧Ｖｂ，
Ｖｃ≧Ｖａ）によって動作されており、このため、レベ
ルシフト回路６０より供給される信号のＨレベルはＶ
ｃ、ＬレベルはＶｄになる。

【００２３】このような構成において、まず、入力側回
路の入力がＨレベル（＝Ｖａ）の場合には、その出力の
電位Ｖ１はＬレベル（＝Ｖｂ）になる。すると、Ｐチャ
ンネルトランジスタ６１，６２はオン状態に、Ｎチャン
ネルトランジスタ６３はオフ状態になり、レベルシフト
回路６０には貫通電流がほとんど流れることなく、出力
にＨレベル（＝Ｖｃ）の信号が現れる。このとき、Ｐチ
ャンネルトランジスタ６１のゲート・ソース間電圧｜Ｖ
_gs｜が大きいので、Ｐチャンネルトランジスタ６１のオ
ン抵抗は小さい状態にある。

【００２４】次に、入力側回路の入力がＬレベル（＝Ｖ
ｂ）の場合には、その出力の電位Ｖ１はＨレベル（＝Ｖ
ａ）になる。この瞬間は、まだ、Ｐチャンネルトランジ
スタ６１，６２は、ゲート・ソース間電圧｜Ｖ_gs｜が閾
値電圧｜Ｖ_th｜より大きいので、完全にはオフにはなら
ず、Ｎチャンネルトランジスタ６３はオン状態になる。
このレベルシフト回路６０には一瞬、貫通電流が流れよ
うとする。そのときには、Ｐチャンネルトランジスタ６
１のゲート・ソース間電圧｜Ｖ_gs｜は小さくなっている
ので、Ｐチャンネルトランジスタ６１のオン抵抗は大き
くなっており、したがって、Ｐチャンネルトランジスタ
６１，６２間の電位Ｖ２は、そのオン抵抗と電流とによ
る電圧降下により、電源の電圧Ｖｃよりもかなり低くな
る。この結果、Ｐチャンネルトランジスタ６２のゲート
・ソース間電圧｜Ｖ_gs｜も小さくなり、Ｐチャンネルト
ランジスタ６２はほとんどオフ状態になり、レベルシフ
ト回路６０には貫通電流はほとんど流れないことにな
る。

【００２５】なお、このレベルシフト回路６０を集積化
して製造する場合、Ｐチャンネルトランジスタ６２の基
板を電圧Ｖｃのラインに接続して基板電位をＶｃにする
こともできる。また、負帰還が必要なときだけＰチャン
ネルトランジスタ６１のオン抵抗が大きくなるので、こ
の部分を単純な抵抗にした場合に比べ、回路動作を高速
化したりレイアウト面積を小さくすることができる。さ
らに、出力側回路の電源電圧として、Ｖｃ≧Ｖａである
場合について説明したが、必ずしもこれに限られるもの
ではなく、Ｖｃ≦Ｖａの関係にある回路にもそのまま使
用することができる。

【００２６】図４は直列接続のＮチャンネルトランジス
タを用いたレベルシフト回路を示す図である。この構成
例は、負側に大きい電圧で動作するロジック回路を駆動
する場合を示している。すなわち、レベルシフト回路９
０は二つのＮチャンネルトランジスタ９１，９２と、一
つのＰチャンネルトランジスタ９３とを直列に接続して
構成される。このレベルシフト回路９０の入力側回路お
よび出力側回路については、図３のものと同じ構成であ
る。したがって、入力側回路は電源電圧Ｖａ，Ｖｂ（た
だし、Ｖａ＞Ｖｂ）によって動作されており、レベルシ
フト回路９０および出力側回路は電源電圧Ｖｃ，Ｖｄ
（ただし、Ｖｃ＞Ｖｄ，Ｖａ≧Ｖｃ，Ｖｂ≧Ｖｄ）によ
って動作されている。

【００２７】このように、電圧Ｖｄ（Ｖｂ≧Ｖｄ）で動
作する出力側回路を駆動する場合、Ｖ１がＬレベル（＝
Ｖｂ）になって、Ｎチャンネルトランジスタ９１がオフ
状態になるときにそのオン抵抗でＮチャンネルトランジ
スタ９２に対して負帰還をかけ、Ｎチャンネルトランジ
スタ９２をできるだけオフ状態に近づけるように作用す
る。これにより、貫通電流の少ないレベルシフト回路９
０を構成することができる。

【００２８】なお、このレベルシフト回路９０を製造す
る場合、Ｎチャンネルトランジスタ９２の基板を電圧Ｖ
ｄのラインに接続して基板電位をＶｄにすることもでき
る。また、Ｎチャンネルトランジスタ９１を負帰還が必
要なときに抵抗値が大きくなる素子として使用したこと
により、単純な抵抗よりも回路動作およびレイアウト面
積の点で有効である。さらに、出力側回路の電源電圧と
して、Ｖｂ≧Ｖｄである場合について説明したが、必ず
しもこれに限られるものではなく、Ｖｂ≦Ｖｄの関係に
ある回路に使用しても何ら差し支えない。

【００２９】図５は直列接続のＰチャンネルトランジス
タおよび直列接続のＮチャンネルトランジスタを用いた
レベルシフト回路を示す図である。この構成例は、正負
いずれの側にも大きい電圧で動作するロジック回路を駆
動する場合を示している。すなわち、レベルシフト回路
１００は二つのＰチャンネルトランジスタ１０１，１０
２と、二つのＮチャンネルトランジスタ１０３，１０４
とを直列に接続して構成され、Ｐチャンネルトランジス
タ１０２およびＮチャンネルトランジスタ１０３に共通
な接続点を出力端子としている。このレベルシフト回路
１００の入力側回路および出力側回路については、図３
および図４のものと同じ構成である。したがって、入力
側回路は電源電圧Ｖａ，Ｖｂ（ただし、Ｖａ＞Ｖｂ）に
よって動作されており、レベルシフト回路１００および
出力側回路は電源電圧Ｖｃ，Ｖｄ（ただし、Ｖｃ＞Ｖ
ｄ，Ｖｃ≧Ｖａ，Ｖｂ≧Ｖｄ）によって動作されてい
る。

【００３０】この構成によれば、Ｐチャンネルトランジ
スタ１０１，１０２またはＮチャンネルトランジスタ１
０３，１０４がそれぞれオフ状態になるとき、Ｐチャン
ネルトランジスタ１０１およびＮチャンネルトランジス
タ１０４が大きいオン抵抗を呈し、Ｐチャンネルトラン
ジスタ１０２およびＮチャンネルトランジスタ１０３に
対して負帰還をかけ、Ｐチャンネルトランジスタ１０２
およびＮチャンネルトランジスタ１０３をオフ状態に近
づけるようになる。これにより、正電圧および負電圧に
関係なしに、広範囲の電源電圧のロジック回路に適用す
ることが可能になる。

【００３１】なお、出力側回路の電源電圧として、Ｖｃ
≧Ｖａ，Ｖｂ≧Ｖｄである場合について説明したが、必
ずしもこれに限られるものではなく、Ｖｃ≦Ｖａまたは
Ｖｂ≦Ｖｄの関係にあるロジック回路にも使用可能であ
る。また、同様に、Ｐチャンネルトランジスタ１０１お
よびＮチャンネルトランジスタ１０４は、負帰還が必要
なタイミングでのみそのオン抵抗が大きくなる可変抵抗
として働くので、単純な抵抗を用いる場合よりも、回路
動作およびレイアウト面積において有効である。さら
に、この図５の例では、可変抵抗として働くＰチャンネ
ルトランジスタ１０１およびＮチャンネルトランジスタ
１０４を一つずつで構成したが、これらを複数個で構成
することもできる。

【００３２】

【発明の効果】以上説明したように本発明では、Ｐチャ
ンネルまたはＮチャンネルの第１のトランジスタおよび
第２のトランジスタと、ＮチャンネルまたはＰチャンネ
ルの第３のトランジスタとを直列に接続し、第１、第２
および第３のトランジスタのゲートの共通接続点で入力
を構成し、第２のトランジスタと第３のトランジスタと
の共通接続点で出力を構成するようにした。これによ
り、構造が非常にシンプルでありながら、貫通電流が少
なく、したがって、消費電流の少ないレベルシフト回路
を構成することができるようになる。また、使用するト
ランジスタ素子数が少ないので、回路面積を小さくする
ことができる。

【００３３】直列に接続されたトランジスタのサイズ比
によりレベルシフト回路内の貫通電流の量を調整できる
ので、酸化膜耐圧などの問題で出力側回路の耐圧を落と
さなければならないようなときにも、貫通電流量を調整
することにより対応することができる。

【００３４】さらに、回路の基本構造が１段構成のイン
バータに類似していることから、いろいろな応用回路に
簡単に適用でき、使用制限が少ない。しかも、シンプル
な回路構成なので、動作が安定していて設計段階での最
適化を簡単に行うことができる。

【図面の簡単な説明】

【図１】本発明のレベルシフト回路の原理構成を示した
図である。

【図２】ＤＣ−ＤＣコンバータ装置への適用例を示すブ
ロック図である。

【図３】直列接続のＰチャンネルトランジスタを用いた
レベルシフト回路を示す図である。

【図４】直列接続のＮチャンネルトランジスタを用いた
レベルシフト回路を示す図である。

【図５】直列接続のＰチャンネルトランジスタおよび直
列接続のＮチャンネルトランジスタを用いたレベルシフ
ト回路を示す図である。

【図６】従来のレベルシフト回路の一例を示す回路図で
ある。

【図７】従来のレベルシフト回路の別の例を示す回路図
である。

【符号の説明】

１０……レベルシフト回路、１１，１２……Ｐチャンネ
ルトランジスタ、１３……Ｎチャンネルトランジスタ、
２０……送り側回路、３０……受け側回路。

Claims (5)

【特許請求の範囲】
1. 【請求項１】 入力側回路の電源電圧と異なる電圧で動
   作する出力側回路と接続されるレベルシフト回路におい
   て、 第１の導電型チャンネルの第１のトランジスタおよび第
   ２のトランジスタと第２の導電型チャンネルの第３のト
   ランジスタとを直列に接続し、この直列接続の両端に出
   力側回路の電源電圧を印加するようにし、前記第１、第
   ２および第３のトランジスタのゲートを一緒に接続して
   入力とするとともに、前記第２のトランジスタと第３の
   トランジスタとの共通の接続点を出力とする構成を有す
   ることを特徴とするレベルシフト回路。
2. 【請求項２】 前記第１のトランジスタは、オン抵抗が
   前記第２および第３のトランジスタのオン抵抗よりも高
   くしたことを特徴とする請求項１記載のレベルシフト回
   路。
3. 【請求項３】 前記第１のトランジスタは、トランジス
   タのチャンネルの幅をＷ、チャンネルの長さをＬとする
   とき、Ｗ／Ｌ比を、前記第２および第３のトランジスタ
   のＷ／Ｌ比よりも相対的に十分小さく形成したことを特
   徴とする請求項１記載のレベルシフト回路。
4. 【請求項４】 異なる電源電圧で動作する回路間のイン
   タフェースに用いられるレベルシフト回路において、 ＰチャンネルまたはＮチャンネルのトランジスタを少な
   くとも２個直列に接続した第１のトランジスタ群と、 ＮチャンネルまたはＰチャンネルのトランジスタを少な
   くとも２個直列に接続した第２のトランジスタ群と、 前記第１および第２のトランジスタ群のすべてのトラン
   ジスタのゲートを共通に接続して形成された入力と、 前記第１のトランジスタ群と第２のトランジスタ群とを
   直列に接続した共通の接続点からなる出力と、 を具備することを特徴とするレベルシフト回路。
5. 【請求項５】 前記第１および第２のトランジスタ群の
   トランジスタの中で、前記出力と直接接続された二つの
   トランジスタは、トランジスタのチャンネルの幅をＷ、
   チャンネルの長さをＬとするとき、Ｗ／Ｌ比を、他のす
   べてのトランジスタのＷ／Ｌ比よりも相対的に十分大き
   く形成したことを特徴とする請求項４記載のレベルシフ
   ト回路。