JPH10210062A - クレジットベースの流れ制御を伴うイーサネットネットワーク - Google Patents

Abstract

(57)【要約】 【課題】 クレジットベースの流れ制御を伴うイーサネ
ットネットワークを提供する。 【解決手段】 イーサネット型コンピュータネットワー
クは中継装置を使用し、そして中継装置は、中継装置に
おけるパケットの損失を最小にするためにクレジットベ
ースの流れ制御を行う。中継装置は、第１のイーサネッ
ト衝突ドメインのソースワークステーションからパケッ
トを受け取りそしてそのパケットを第２のイーサネット
衝突ドメインの行先ワークステーションへ送信するため
の手段を有する。又、中継装置は、これがソースワーク
ステーションとのクレジットベースの流れ制御を確立す
るようにする手段と、ソースとのクレジットベースの流
れ制御に応答して、中継装置がソースワークステーショ
ンへクレジットを送信するようにする手段とを有する。
更に、中継装置は、ソースワークステーションがクレジ
ットを受信するのに応答して、ソースワークステーショ
ンが多数のパケットを中継装置へ送信するようにする手
段を有し、上記パケットの数がクレジットの値により制
限される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般に、コンピュ
ータネットワークの流れ制御に係り、より詳細には、イ
ーサネットＣＳＭＡ／ＣＤコンピュータネットワークに
おける流れ制御に係る。

【０００２】

【従来の技術】ＡＮＳＩ／ＩＥＥＥ８０２．３「衝突検
出（ＣＳＭＡ／ＣＤ）アクセス方法及び物理的レイヤ仕
様によるキャリア感知多重アクセス(Carrier Sense Mul
tipleAccess with Collision Detection (CSMA/CD) Acc
ess Method and Physical Layer Specifications)」、
１９８８年、１９８９年；ＩＥＥＥ８０２．３ｂ、ｃ、
ｄ及びｅ、１９８９年版「衝突検出を伴うキャリア感知
多重アクセスの補足(Supplements to Carrier Sense Mu
ltiple Access with Collision Detection) 」；ＩＳＯ
／ＩＥＣ８８０２−３、ＡＮＳＩ／ＩＥＥＥ規格８０
２．３、ＣＳＭＡ／ＣＤ「衝突検出アクセス方法及び物
理的レイヤ仕様によるキャリア感知多重アクセス(Carri
er Sense Multiple Access with Collision Detection
Access Method and Physical Layer Specification
s)」；ＩＥＥＥ規格８０２．３ｕ−１９９５年「媒体ア
クセス制御（ＭＡＣ）パラメータ、物理的レイヤ、中間
取付ユニット、及び１００Ｍｂ／ｓ動作用の中継装置、
タイプ１００ＢＡＳＥ−Ｔ(Media Access Control (MA
C) Parameters, Physical Layer, Medium Attachment U
nits,and Repeater for 100Mb/s Operation, Type 100B
ASE-T)」、第２１−３０章；及びＩＥＥＥ規格９０２．
９「ローカル及びメトロポリタンエリアネットワーク(L
ocal and Metropolitan Area Networks)」、ＩＳＬＡＮ
１５−ＴのＩＥＥＥ規格仕様のような規格に規定された
イーサネットプロトコルを用いたコンピュータネットワ
ークが今日一般的となっている。

【０００３】イーサネット型コンピュータネットワーク
に接続されたステーションは、ネットワークにデータパ
ケットを送信することが要求される。イーサネット型コ
ンピュータネットワークに接続されたステーションの通
常の動作中に、送信プロセスは、第１に、ステーション
が別のステーションへの送信のために媒体を聴取し、第
２に、聴取の時間に媒体が無音である場合は、ステーシ
ョンが送信を開始し、第３に、送信中に、ステーション
が媒体を聴取し続け、そして媒体から受け取ったデータ
を、媒体へ送信しているデータと比較し、第４に、送信
されるデータが媒体から受け取ったデータと一致しない
場合には、ステーションが衝突事象との一致の欠落と解
釈して送信を終了し、第５に、ステーションが指定の時
間周期を待機しそして媒体へのデータパケットの送信を
再び試みる、というものである。

【０００４】第１ステーションの送信中に第２ステーシ
ョンがその送信を開始するために衝突が生じる。特に、
２つの異なるステーションがほぼ同時に送信を開始する
よう決定したときに衝突が生じる。第１のステーション
は、媒体を聴取し、それがクリアであると分かり、それ
故、送信を開始する。又、第２のステーションは、媒体
を聴取し始め、そして聴取の時間が第１ステーションが
送信を開始した時間に充分接近していて第１送信の第１
ビットが第２ステーションへ伝播するに充分な時間がな
い場合には、それがクリアであると分かる。それ故、第
２のステーションは、媒体がクリアであると分かり、送
信を開始する。数マイクロ秒後に、第１ステーションか
らのビットが第２ステーションに到着する。次いで、第
２ステーションは、衝突を検出し、その送信を終了し、
そして再び送信を試みるまで所定の時間インターバルだ
け待機する。又、第２の送信の開始からのビットが第１
ステーションの位置に到達し、従って、第１ステーショ
ンが衝突を検出する。次いで、第１ステーションは、そ
の送信を終了し、そのデータパケットを送信するための
その後の試みを開始するまで所定の時間インターバルだ
け待機する。第１ステーション及び第２ステーションが
異なる長さの時間インターバルだけ待機する場合には、
その両者は、新たな送信を首尾良く開始することにな
る。２つのステーションが同じ長さの時間インターバル
だけ待機する場合には、衝突が繰り返されることにな
る。又、ビジーのネットワークにおいては、第３のステ
ーションが送信を開始し、最初の２つのステーションの
いずれかと衝突し又は別のステーションと衝突すること
になる。

【０００５】イーサネット型コンピュータネットワーク
は、種々のデータレートを使用している。古いシステム
は、約４メガビット／秒のデータ送信レートを使用す
る。新たなシステムは、約１０メガビット／秒のデータ
送信レートを使用する。近代的なシステムは、約１００
メガビット／秒のデータ送信レートを使用する。イーサ
ネット型ＣＳＭＡ／ＣＤコンピュータネットワークの多
数の実施形態では、中継装置が使用される。中継装置
は、上記のＡＮＳＩ／ＩＥＥＥ規格８０２．３ｂ、ｃ、
ｄ及びｅ、１９８９年版の第９章に記載されている。中
継装置は、入力ポートを経てイーサネットデータパケッ
トを受け取り、そして出力ポートを経てデータパケット
を送信する。

【０００６】

【発明が解決しようとする課題】中継装置を使用する際
の問題は、例えば、１００メガビット／秒の高いデータ
レートでパケットを受け取り、そして例えば、１０メガ
ビット／秒の低いデータレートでパケットを中継するこ
とである。高いデータレートで到着したデータパケット
を低いデータレートで供給しながら中継するためには、
中継装置が全ての受信したデータパケットを保持するに
充分なバッファを有していなければならない。中継装置
のバッファが満杯である場合には、到来するパケットが
単に無視されることになる。次いで、プロトコルによっ
ては、送信ステーションは、パケットを単に失うことに
なる。行先ステーションからＡＣＫメッセージを受信し
ない場合に送信ステーションによるパケットの再送信を
必要とするプロトコルにおいては、送信ステーション
が、ＡＣＫが受け取られないパケットの送信を繰り返す
ことになる。プロトコルがＡＣＫを必要としない場合に
は、バッファが満杯であるために中継装置において無視
されたパケットが単純に失われる。

【０００７】高いデータレートを用いたイーサネットネ
ットワークから低いデータレートを用いたイーサネット
ネットワークへデータパケットを送信することが必要と
されるイーサネットネットワークの中継装置の動作にお
ける問題は、送信ステーションが一連のデータパケット
を送信しそして中継装置のバッファメモリの量を限定す
ることが要望されるときに、スループットを効率的に維
持することである。

【０００８】

【課題を解決するための手段】本発明は、その広い形態
において、請求項１に記載のネットワーク中継装置、及
び請求項１０に記載の中継装置の動作方法に関する。

【０００９】以下に述べるように、イーサネット型コン
ピュータネットワークは、中継装置を使用し、そして中
継装置は、中継装置におけるパケットの損失を最小にす
るためにクレジットベースの流れ制御を実施する。中継
装置は、第１のイーサネット衝突ドメインのソースワー
クステーションからパケットを受け取りそしてそのパケ
ットを第２のイーサネット衝突ドメインの行先ワークス
テーションへ送信するための手段を有する。又、中継装
置は、ソースワークステーションとのクレジットベース
の流れ制御を確立するための中継装置の手段と、そのソ
ースワークステーションとのクレジットベースの流れ制
御の確立に応答して、中継装置がソースワークステーシ
ョンへクレジットを送信するようにする手段とを有す
る。更に、中継装置は、ソースワークステーションがク
レジットを受け取るのに応答して、ソースワークステー
ションが多数のパケットを中継装置へ送信するようにす
る手段を備え、上記パケットの数は、上記クレジットの
値により制限される。

【００１０】中継装置は、独立したイーサネットローカ
ルエリアネットワークに各々接続された複数のポートを
備え、各々の独立したイーサネットローカルエリアネッ
トワークは、独立した衝突ドメインである。更に、中継
装置は、各ポートの受信バッファと、各ポートの送信バ
ッファと、第１のイーサネットローカルエリアネットワ
ークの第１ワークステーションと第２のイーサネットロ
ーカルエリアネットワークの第２ワークステーションと
の間に全二重通信を確立するための手段と、第１ワーク
ステーションと中継装置との間に第１のクレジットベー
スの流れ制御を確立する手段と、第２ワークステーショ
ンと中継装置との間に第２のクレジットベースの流れ制
御を確立する手段とを備えている。第１及び第２のクレ
ジットベースの流れ制御は、上記受信バッファ及び送信
バッファのオーバーフローを防止する。第１のイーサネ
ットローカルエリアネットワークは、第１のビットレー
トで動作し、そして第２のイーサネットローカルエリア
ネットワークは、第２のビットレートで動作し、第１の
ビットレートは、第２のビットレートと異なる。

【００１１】中継装置は、独立したイーサネットローカ
ルエリアネットワークに各々接続された複数のポートを
備え、各々の独立したイーサネットローカルエリアネッ
トワークは、独立した衝突ドメインであり、更に、各ポ
ートの受信バッファと、各ポートの送信バッファとを備
えている。又、中継装置は、第１のイーサネットローカ
ルエリアネットワークの第１ワークステーションと第２
のイーサネットローカルエリアネットワークの第２ワー
クステーションとの間に半二重通信を確立するための手
段と、第１ワークステーションと中継装置との間に第１
のクレジットベースの流れ制御を確立する手段と、第２
ワークステーションと中継装置との間に第２のクレジッ
トベースの流れ制御を確立する手段とを備え、第１及び
第２のクレジットベースの流れ制御は、上記受信バッフ
ァ及び送信バッファのオーバーフローを防止する。第１
のイーサネットローカルエリアネットワークは、第１ビ
ットレートで動作し、そして第２のイーサネットローカ
ルエリアネットワークは、第２ビットレートで動作し、
第１のビットレートは、第２のビットレートと異なる。

【００１２】

【発明の実施の形態】以下、添付図面を参照し、本発明
の好ましい実施形態を詳細に説明する。一般的なネットワーク接続 図１には、コンピュータネットワーク１０１が設置され
たビルディング１００が示されている。ビルディング１
００は、本発明を良好に例示するために、透明な壁を通
して見えるネットワーク要素と、庭木１５０と、地平線
１５２と共に、三次元の透過表示で示されている。ビル
ディング１００の輪郭も示され、内部のフロアが透過表
示で示されている。ネットワークは、ハブ１０２、１０
４、１０６、１０８により相互接続される。ハブは、１
つ以上の半導体バッファ中継チップ（ＢＲＥＰチップ）
で構成され、その各々は、以下に詳細に述べるように、
バッファ式中継器構造を有し、そしてスイッチエンジン
により相互接続される。ハブは、多数のローカルエリア
ネットワークＬＡＮをサポートすることができる。各Ｌ
ＡＮは、個別のイーサネット衝突ドメインである。トラ
フィックは、ハブによりＬＡＮとＬＡＮとの間で切り換
えられる。

【００１３】例えば、ワイドエリアネットワークは、電
柱１１２に張られたケーブルとして示されたケーブル１
１０としてビルディングに入る。ケーブル１１０は、ル
ータ１１４に取り付けられる。ケーブル１１０は、例え
ば、多数の光ファイバの束であってもよいし、同軸ケー
ブルであってもよいし、電話線であってもよいし、或い
はワイドエリアネットワーク接続のための便利な物理的
媒体であってもよい。ルータ１１４は、ハブ１０８のポ
ートに接続される。

【００１４】第２のワイドエリアネットワーク接続は、
ビルディング１００のルーフ１２２に配置されたアンテ
ナ１２０を経てビルディングに入る。アンテナ１２０
は、ルータ１２４に接続される。アンテナ１２０は、衛
星と通信してもよいし、マイクロ波送信経路のリンクで
あってもよいし、赤外線ネットワークのリンクであって
もよいし、又は通信経路の他の便利な物理的具現体であ
ってもよい。ルータ１２４は、ハブ１０２のポートに接
続される。

【００１５】ビルディングのコンピュータネットワーク
１０１は、ルータ１１４及び１２４と、ハブ１０２、１
０４、１０６及び１０８と、ハブに接続された多数のネ
ットワークステーション１３０と、中継装置１４０に接
続されたワークステーション１４１、１４２及び１４３
とを備えている。ビルディングのネットワークは、ルー
タを経、アンテナ１２０及びケーブル１１０を経て、例
えば、ワイドエリアネットワークに接続される。更に、
例えば、ビルディングネットワーク１０１は、ブリッ
ジ、ＡＴＭスイッチ、等々を含んでもよい。ネットワー
クは、これら要素の各々を接続するケーブルを含む。

【００１６】中継装置１４０は、ハブ１０４のポートに
接続されて示されている。ワークステーション１４１、
１４２、１４３、１４４は、中継装置１４０のポートに
接続されて示されている。中継装置１４０、ハブ１０４
の対応ポート及びそれに接続されたワークステーション
１４１、１４２、１４３、１４４は、ＣＳＭＡ／ＣＤ標
準のもとで単一の衝突ドメインを形成する。

【００１７】図２は、ハブ２０２の内部アーキテクチャ
ーのブロック図である。ハブは、ＳＲＥＰ中継装置とも
称する交換型中継装置である。ＳＲＥＰ中継装置は、Ｂ
ＲＥＰチップとも称する半導体バッファ中継チップを使
用する。半導体バッファ中継チップ（ＢＲＥＰチップ）
２０４Ａ、２０４Ｂ、２０４Ｃ、２０４（Ｎ−１）、２
０４Ｎは、ハブ２０２のためのイーサネットポートを形
成する。例えば、各ＢＲＥＰチップは、４つのイーサネ
ットポートを与える。例えば、ＢＲＥＰチップ２０４Ａ
は、イーサネットポート２０４Ａ−１、２０４Ａ−２、
２０４Ａ−３、２０４Ａ−４を有する。これらのイーサ
ネットポートの各々は、例えば、１０メガビット／秒又
は１００メガビット／秒で動作するように調整できる。
同様に、例えば、ハブ２０２のＢＲＥＰチップ２０４
Ａ、２０４Ｂ・・・２０４Ｎの各々は、図２に示すよう
に、４つのイーサネットポートを有する。

【００１８】例えば、ＢＲＥＰチップ２０４Ａの各ポー
ト２０４Ａ−１、２０４Ａ−２、２０４Ａ−３、２０４
Ａ−４は、参考としてここに取り上げるＩＳＯ／ＩＥＣ
８８０２−３規格としても知られているＡＮＳＩ／ＩＥ
ＥＥ規格８０２．３の第５版１９９６−０７−２９に基
づいて動作する独立した衝突ドメインである。１０メガ
ビット／秒及び１００メガビット／秒で動作するネット
ワークのアーキテクチャーは、ＩＥＥＥ８０２．３、即
ちＩＳＯ８８０２−３ＣＳＭＡ／ＣＤ規格の図２９．１
及び２９．２に示されている。即ち、各ポートは、衝突
検出（ＣＳＭＡ／ＣＤ）アクセス方法でキャリア感知多
重アクセスを与え、そして各ポートは、独立した衝突ド
メインを与える。

【００１９】例えば、ＢＲＥＰチップの各ポートにより
与えられる独立したＬＡＮが図２に示されている。ＢＲ
ＥＰチップ２０４Ａにおいては、イーサネットポート２
０４Ａ−１、２０４Ａ−２及び２０４Ａ−４にワークス
テーションが接続される。イーサネットポート２０４Ａ
−２は、イーサネット中継装置２０５に接続され、そし
てイーサネット中継装置２０５は、ＰＣ１・・・ＰＣＮ
として示された複数のワークステーションに接続され
る。ＢＲＥＰチップ２０４Ｂは、ポート２０４Ｂ−１、
２０４Ｂ−３及び２０４Ｂ−４がワークステーションに
接続され、そしてポート２０４Ｂ−２がイーサネット中
継装置２０６に接続されて示されている。次いで、イー
サネット中継装置２０６は、記号ＰＣ１−ＰＣＮで指示
された複数のワークステーションに接続される。例え
ば、ＢＲＥＰチップ２０４Ｃは、イーサネットポート２
０４Ｃ−１、２０４Ｃ−２及び２０４Ｃ−３ではワーク
ステーションに接続され、そしてイーサネットポート２
０４Ｃ−４ではルータ２０７に接続されて示されてい
る。次いで、ルータ２０７は、ネットワーククラウド２
０７−１で示されたようにワイドエリアネットワークに
接続される。同様に、ＢＲＥＰチップ２０４（Ｎ−１）
は、４つのワークステーションに接続される。最後に、
例えば、ＢＲＥＰチップ２０４Ｎは、第１、第２及び第
３ポートではワークステーションに接続される一方、ポ
ート２５４ではイーサネット中継装置２０８に接続され
て示されている。イーサネット中継装置２０８は、次い
で、記号ＰＣ１−ＰＣＮで示された複数のワークステー
ションに接続される。ハブ２０２の各ＢＲＥＰチップの
各イーサネットポートは、上記の独立した衝突ドメイン
に接続され、即ちあるときは単一のワークステーション
に接続され、又、あるときは、イーサネット中継装置２
０５、２０６、２０８として示されたイーサネット中継
装置に接続され、次いで、複数のワークステーションに
接続され、そしてあるときは、ネットワーククラウド２
０７−１で示されたワイドエリアネットワークに接続す
るルータ２０７のようなルータに接続される。

【００２０】又、ＢＲＥＰチップは、例えば、１０メガ
ビット／秒で動作するか又は１００メガビット／秒で動
作するために物理的レイヤ（Ｐｈｙ）デバイスに接続す
ることのできる媒体独立インターフェイス（ＭＩＩ）ポ
ート又は記号ポートも有している。或いは又、ＢＲＥＰ
チップは、例えば、１００メガビット／秒で動作するた
めに記号Ｐｈｙデバイスに接続することもできる。ＰＨ
Ｙデバイスは、受信動作のために１ビットデータ経路を
そして送信動作のために１ビットデータ経路を使用する
物理的媒体に接続される。

【００２１】従って、ＢＲＥＰチップは、適用規格、例
えば標準規格ＩＥＥＥ８０２．３、即ちＩＳＯ８８０２
−３ＣＳＭＡ／ＣＤローカルエリアネットワーク規格に
規定されたように種々の物理的レイヤデバイスに接続さ
れる。ＢＲＥＰチップの内部アーキテクチャーは、各イ
ーサネットポートが他のイーサネットポートと独立する
ように構成される。各イーサネットポートは、長方形２
１０、２１２、２１４、２１６によりＢＲＥＰチップ２
０４Ａに対して指示された送信バッファ及び受信バッフ
ァを有する。これら送信バッファ及び受信バッファは、
特に、図１８及び１９に関連して以下に詳細に説明す
る。図２及び３にはスペースが充分でないために、単一
の長方形を使用して、「送信及び受信」バッファを示
す。受信機能について述べるときには、長方形は、受信
バッファを指す。送信機能について述べるときには、長
方形は、送信バッファを指す。個々の「送信及び受信」
バッファは、図１８及び１９を参照して詳細に説明す
る。

【００２２】イーサネットポート２０４Ａ−１に関連し
たデータは、「送信及び受信」バッファ２１０に記憶さ
れる。イーサネットポート２０４Ａ−２に関連したデー
タは「送信及び受信」バッファ２１２に記憶される。イ
ーサネットポート２０４Ａ−３に関連したデータは、
「送信及び受信」バッファ２１４に記憶される。イーサ
ネットポート２０４Ａ−４に関連したデータは、「送信
及び受信」バッファ２１６に記憶される。「送信及び受
信」バッファに記憶されたデータは、その関連イーサネ
ットポートを経て送信されるのを待機するか、又はイー
サネットポートから受信されている。

【００２３】ＢＲＥＰチップの各イーサネットポート
は、４つのセグメントポートのいずれか１つに関連する
ことができるが、特定の時間に１つだけである。例え
ば、イーサネットポート２０４Ａ−１は、それに関連し
たセグメントポート２２０を有する。イーサネットポー
ト２０４Ａ−２は、それに関連したセグメントポート２
２２を有する。イーサネットポート２０４Ａ−３は、そ
れに関連したセグメントポート２２４を有する。イーサ
ネットポート２０４Ａ−４は、それに関連したセグメン
トポート２２６を有する。セグメントポートの各々は、
例えば、８ビット巾である。ＢＲＥＰチップの各セグメ
ントポートは、他のセグメントポートと独立している。

【００２４】ハブ２０２は、例えば、４つのセグメント
バス２３０、２３２、２３４、２３６を含む。これらセ
グメントバスの各々は、例えば、８ビット巾のデータ経
路を有する。セグメントバスには、多数のＢＲＥＰセグ
メントポートを取り付けることができる。各ＢＲＥＰチ
ップポートは、ＢＲＥＰチップにより受け取られたマネ
ージメントメッセージに応答してＢＲＥＰチップ内の制
御によりいずれか１つのセグメントバスに関連される。
セグメントバス２３０、２３２、２３４及び２３６への
アクセスは、裁定機構（図示せず）により制御される。
各セグメントバスのための８ビット巾のデータ経路に加
えて、セグメントバスは、裁定機構を動作するための裁
定ライン（図示せず）と、セグメントバスに沿ってデー
タ転送を行うためのクロックライン（図示せず）も備え
ている。

【００２５】ＢＲＥＰチップ２０４Ａの「送信及び受
信」バッファ２１０、２１２、２１４及び２１６と、他
のＢＲＥＰチップ各々の同等の「送信及び受信」バッフ
ァは、それらの各イーサネットポートとそれらの各セグ
メントバス２３０、２３２、２３４、２３６とのイーサ
ネット衝突ドメイン間にバッファ作用を与える。上記し
たように、ＢＲＥＰチップ２０４Ａのバッファ２１０、
２１２、２１４、２１６は、図２においては、図示明瞭
化のために単一の長方形として示されているが、各バッ
ファは、図１８及び１９を参照して詳細に示すように、
送信バッファ及び受信バッファの両方を有している。例
えば、イーサネットポート２０４Ａ−１に受け取ったデ
ータは、「送信及び受信」バッファ２１０の受信部分に
書き込まれる。「送信及び受信」バッファ２１０の受信
部分から放出されたデータは、セグメントポート２２０
を経てセグメントバス２３６へ送られる。それと対応的
に、別のＢＲＥＰチップによってセグメントバス２３６
に送られたデータは、「送信及び受信」バッファ２１０
の送信部分へ書き込まれ、そしてその後、「送信及び受
信」バッファ２１０の送信部分から放出されたデータ
は、イーサネットポート２０４Ａ−１を経てそのイーサ
ネットポート２０４Ａ−１に取り付けられたイーサネッ
ト衝突ドメインへ送られる。

【００２６】データは、ＢＲＥＰチップがフィルタ能力
を有するので、セグメントバス上の送信者から「送信及
び受信」バッファ２１０の送信部分へと書き込まれても
「よい」。フィルタ能力は、関連するイーサネットポー
トのイーサネット衝突ドメイン即ちＬＡＮに存在する行
先アドレスを有するパケットのみをセグメントバスから
その送信待ち行列にロードする能力をＢＲＥＰチップに
与える。例えば、セグメントバス２３０は、セグメント
ポート２２２及びセグメントポート２２４においてＢＲ
ＥＰチップ２０４Ａのセグメントポートに、セグメント
ポート２０４Ｂ−Ｓ１においてＢＲＥＰチップ２０４Ｂ
に、セグメントポート２０４Ｃ−Ｓ１及びセグメントポ
ート２０４Ｃ−Ｓ３においてＢＲＥＰチップ２０４Ｃ
に、そして４つの全セグメントポート２０４（Ｎ−１）
−ＳＰにおいてＢＲＥＰチップ２０４（Ｎ−１）に取り
付けられて示されており、そして最後に、例えば、セグ
メントバス２３０は、そのセグメントポート２０４Ｎ−
３においてＢＲＥＰチップ２０４Ｎに接続される。

【００２７】セグメントバス２３２、２３４及び２３６
は、例えば、ＢＲＥＰチップ２０４Ｎを経てＢＲＥＰチ
ップ２０４Ａの種々のポートに接続される。データは、
ハブ２０２の内部クロック（図示せず）により制御され
るレートで各セグメントバスに送られる。しかしなが
ら、セグメントバス２３０は、ＢＲＥＰチップを経て、
１０メガビット／秒で動作する独立したイーサネット衝
突ドメインであるＬＡＮに接続される。セグメントバス
２３２、２３４及び２３６は、１００メガビット／秒で
動作するイーサネット衝突ドメインに接続される。

【００２８】行先アドレスを有するメッセージが、ソー
ス衝突ドメインに接続された同じセグメントバスから行
先衝突ドメインに到達し得るように、そのメッセージを
転送することについて以下に説明する。メッセージは、
第１の衝突ドメインから受信ＢＲＥＰチップイーサネッ
トポートに受け取られ、そしてメッセージは、受信バッ
ファに記憶される。次いで、受信バッファは、対応する
セグメントバスへ排出され、そのセグメントバスに取り
付けられた全てのＢＲＥＰチップセグメントポートへ送
られる。データは、セグメントバスに取り付けられた全
てのセグメントポートにより検出される。データは、フ
ィルタされた後に、セグメントポートの送信バッファへ
ロードされ、そしてフィルタ動作により許されたＢＲＥ
Ｐチップのポートのみによりロードされる。パケットを
ＢＲＥＰチップのポートの送信バッファへロードする
と、パケットはそのポートの送信待ち行列に入れられ
る。フィルタ動作は、パケットの行先アドレスに基づい
て１つ以上のＢＲＥＰチップセグメントポートによりパ
ケットをロードできるようにし、即ち独特の行先アドレ
スがあり、パケットがマルチキャストパケットであり、
又は例えば、パケットがブロードキャストパケットであ
る。パケットの受信は、ＢＲＥＰチップによるアドレス
フィルタ動作をベースとする。パケットを受け取る送信
バッファから放出されたパケットは、関連するイーサネ
ットポートを経てそのイーサネットＬＡＮへ送信され
る。

【００２９】例えば、ＢＲＥＰスイッチ２０４Ａのため
のポート及びバッファ接続について以下に説明する。各
イーサネットポート２０４Ａ−１、２０４Ａ−２、２０
４Ａ−３、２０４Ａ−４は、その関連セグメントポート
共に、次のように動作する。イーサネットポート２０４
Ａ−１は、「送信及び受信バッファ」２１０に接続さ
れ、「送信及び受信」バッファ２１０は、セグメントポ
ート２２０に接続され；イーサネットポート２０４Ａ−
２は、「送信及び受信バッファ」２１２に接続され、
「送信及び受信」バッファ２１２は、セグメントポート
２２２に接続され；イーサネットポート２０４Ａ−３
は、「送信及び受信バッファ」２１４に接続され、「送
信及び受信」バッファ２１４は、セグメントポート２２
４に接続され；そしてイーサネットポート２０４Ａ−４
は、「送信及び受信バッファ」２１６に接続され、「送
信及び受信」バッファ２１６は、セグメントポート２２
６に接続される。

【００３０】セグメントポートは、次いで、例えば、セ
グメントバス２３０、２３２、２３４、２３６に次のよ
うに接続される。セグメントポート２２０は、セグメン
トバス２３６に接続され；セグメントポート２２２は、
セグメントバス２３０に接続され；セグメントポート２
２４は、セグメントバス２３０に接続され；そしてセグ
メントポート２２６は、セグメントバス２３２に接続さ
れる。この特定の例では、セグメントバス２３４は、Ｂ
ＲＥＰチップ２０４Ａのいずれのセグメントポートにも
接続されないが、ＢＲＥＰチップ２０４Ｂ、２０４Ｃ及
び２０４Ｎのセグメントポートに接続される。

【００３１】セグメントバス２３０、２３２、２３４、
２３６は、それに関連したイーサネットポート及び外部
イーサネット衝突ドメイン２３５が動作するところのメ
ガビット／秒（１０又は１００）で表示される。又、対
応するスイッチエンジンポートは、対応するイーサネッ
ト衝突ドメイン２３５が動作するところのメガビット／
秒（１０又は１００）で表示される。ハブ２０２の動作
の説明に基づき、イーサネットパケットを第１セグメン
トバスから第２セグメントバスへ転送する機構について
以下に説明する。第１セグメントバスから第２セグメン
トバスへのイーサネットパケットの転送は、スイッチエ
ンジン２４０により行われる。スイッチエンジン２４０
は、例えば、４つのポート２４２、２４６、２４８、２
５０を有するものとして示されている。セグメントバス
２３０は、スイッチエンジンポート２４６に接続されて
示されている。セグメントバス２３２は、スイッチエン
ジンポート２５０に接続されて示されている。

【００３２】又、セグメントバス２３２は、セグメント
ポート２２６においてＢＲＥＰチップ２０４Ａに接続さ
れ；セグメントポート２０４Ｂ−Ｓ４においてＢＲＥＰ
チップ２０４Ｂに接続され；セグメントポート２０４Ｃ
−Ｓ４においてＢＲＥＰチップ２０４Ｃに接続され；そ
してセグメントポート２０４Ｎ−Ｓ４においてＢＲＥＰ
チップ２０４Ｎに接続される。例えば、イーサネットポ
ート２０４Ａ−２に取り付けられた衝突ドメインから発
せられてイーサネットポート２０４Ａ−２においてＢＲ
ＥＰチップ２０４Ａに入るイーサネットパケットは、最
初に、受信バッファ２１２に記憶される。記憶されたパ
ケットは、次いで、受信バッファ２１２からセグメント
バス２３０へ引き出され、ポート２４６においてスイッ
チエンジン２４０に入る。ポート２４６から、パケット
は、例えば、スイッチエンジン２４０によりスイッチエ
ンジンポート２５０へと切り換えられ、次いで、セグメ
ントバス２３２へと切り換えられる。セグメントバス２
３２から、イーサネットパケットは、セグメントバス２
３２に取り付けられたＢＲＥＰチップの全てのセグメン
トポート（例えば、ＢＲＥＰチップ２０４Ｎのセグメン
トポート２０４Ｎ−４を含む）へ送られる。パケット行
先アドレスがコンピュータにおいてイーサネットポート
２５４に接続されたイーサネット衝突ドメインに配置さ
れると仮定すれば、パケットは、送信バッファ２５２に
記憶される。送信バッファ２５２から、パケットは、イ
ーサネットポート２５４を経てイーサネット中継装置２
０８へ送信される。イーサネット中継装置２０８から、
パケットは、ＰＣ１、ＰＣ２・・・ＰＣＮへ送られる。
パケットの行先アドレスを有するワークステーション、
例えば、ＰＣ１が、そのとき、パケットを受け取る。

【００３３】例えば、セグメントバス２３０は、図２に
おいては１０メガビット／秒で動作するように示されて
いる。セグメントバス２３０は、セグメントポート２２
２及びセグメントポート２２４においてＢＲＥＰチップ
２０４Ａに接続され；セグメントポート２０４Ｂ−１に
おいてＢＲＥＰチップ２０４Ｂに接続され；セグメント
ポート２０４Ｃ−１及びセグメントポート２０４Ｃ−３
においてＢＲＥＰチップ２０４Ｃに接続され；４つの全
セグメントポート２０４（Ｎ−１）ＰにおいてＢＲＥＰ
チップ２０４（Ｎ−１）に接続され；そして最後に、セ
グメントポート２０４Ｎ−３においてＢＲＥＰチップ２
０４Ｎに接続される。従って、これらのセグメントポー
トの１つに対応するイーサネットポートに取り付けられ
たイーサネット衝突ドメインである各ローカルエリアネ
ットワーク（ＬＡＮ）は、イーサネットポート２０４Ａ
−２に取り付けられた上記ＬＡＮを含み１０メガビット
／秒で動作される。スイッチエンジンポート２５０は、
セグメントバス２３２と同様に、１０メガビット／秒で
動作するように示されている。従って、セグメントバス
２３２に取り付けられた対応するセグメントポートを有
するイーサネットポートに取り付けられた全てのＬＡＮ
は、そのイーサネットポート２５４においてＢＲＥＰチ
ップ２０４Ｎに取り付けられたＬＡＮを含み１００メガ
ビット／秒で動作する。従って、中継装置２０８に取り
付けられたワークステーションＰＣ１ないしＰＣＮは、
イーサネットポート２５４においてＢＲＥＰチップ２０
４Ｎに取り付けられたイーサネットＬＡＮを１００メガ
ビット／秒で動作する。

【００３４】「送信及び受信」バッファ２５２と、「送
信及び受信」バッファ２１２は、異なる動作ビットレー
トを有するＬＡＮ間にイーサネットパケットを転送でき
るようにする。次いで、パケットは、イーサネットポー
ト２０４Ａ−２におけるＢＲＥＰチップ２０４Ａのイー
サネットＬＡＮからイーサネットポート２５４における
ＢＲＥＰチップ２５２の行先へ、そしてその逆方向にも
トレースされる。例えば、パケットがイーサネットポー
ト２０４Ａ−２に接続された１０メガビット／秒のＬＡ
Ｎから発生されるときには、受信バッファ２１２が１０
メガビット／秒のレートで満たされる。パケットは、セ
グメントバスレートで受信バッファ２１２から引き出さ
れ、そしてパケットは、スイッチエンジンポート２４６
においてスイッチエンジン２４０に入る。パケットは、
スイッチエンジン２４０によりスイッチエンジンポート
２４６からスイッチエンジンポート２５０へと切り換え
られる。スイッチエンジンポート２５０において、パケ
ットは、セグメントバスクロックレートでセグメントバ
ス２３２を経てＢＲＥＰチップ２０４Ｎの送信バッファ
２５２へ搬送される。送信バッファ２５２に完全なパケ
ットが記憶される。送信バッファ２５２は、次いで、イ
ーサネットポート２５４を経ての送信により１００メガ
ビット／秒のレートで１００メガビット／秒のＬＡＮへ
引き出され、そこで、中継装置２０８へ送られる。パケ
ットは、中継装置２０８により、１００メガビット／秒
のビットレートで、中継装置２０８に取り付けられたワ
ークステーションＰＣ１−ＰＣＮへ中継される。

【００３５】中継装置２０８に接続されたＰＣ２のよう
なワークステーションから発せられるイーサネットパケ
ットの場合、パケットは、１００メガビット／秒のビッ
トレートでＢＲＥＰチップ２０４Ｎの受信バッファ２５
２へ記憶される。次いで、スイッチエンジン２４０は、
イーサネットポート２０４Ａ−２に行先アドレスを有す
るイーサネットパケットに対し、そのポート２５０から
ポート２４６への接続を与える。データは、ＢＲＥＰチ
ップ２０４ＮからＢＲＥＰチップ２０４Ａの送信バッフ
ァ２１２へバスクロックレートで送られる。次いで、パ
ケットがＢＲＥＰチップ２０４Ａのイーサネットポート
２０４Ａ−２を経てイーサネット中継装置２０５へ送り
出されるときに、送信バッファ２１２は、低い１０メガ
ビット／秒のレートで排出される。

【００３６】スイッチ型中継装置２０２の内部アーキテ
クチャーを説明すると、スイッチ型中継装置２０２に入
るパケットであって、対応する入力セグメントポートに
接続されたセグメントバスによりパケットを送ることに
よって到達し得る行先アドレスを有するパケットは、ス
イッチエンジン２４０により切り換えられる必要がな
い。即ち、単一のセグメントバスは、入力イーサネット
ポートのセグメントポートに接続されると共に、出て行
くイーサネットポートのセグメントポートにも接続され
る。しかしながら、これに対して、ＢＲＥＰチップに入
るイーサネットパケットであって、パケットの行先アド
レスに到達しない第１セグメントバスを経て送られるイ
ーサネットパケットについては、スイッチエンジン２４
０は、そのイーサネットパケットを、対応するイーサネ
ットポートを経てそれと通信する所要の行先アドレスを
もつ装置を有するセグメントバスへ切り換える。

【００３７】図３には、４つのハブを含む更に複雑なネ
ットワーク３００が示されている。例えば、図３に示す
ネットワークは、図１のビルディングネットワーク１０
１として働くことができる。ネットワーク３００のトポ
ロジーについて以下に説明する。ネットワーク３００の
トポロジーを参照すれば、ハブ３０２は、リンク３０３
によりハブ３０４に接続されると共に、ハブ３０２は、
リンク３０５によってハブ３０６にも接続される。ハブ
３０６は、リンク３０７によってハブ３０８に接続され
る。リンク３０３、３０５及び３０７は、何らかの便利
な送信媒体でよい。例えば、リンク３０３、３０５、３
０７は、ねじれ対、光ファイバリンク、電話リンク接
続、又は同軸ケーブル等々でよい。

【００３８】各ハブに接続されたネットワークは、ハブ
３０２、３０４、３０６、３０８の種々のイーサネット
ポートへの中継装置の接続により示されたように、複雑
である。例えば、イーサネット中継装置３１２は、ハブ
３０２のポート３１４へ接続される。イーサネット中継
装置３１２は、ワークステーション３１６、・・・３１
８により例示された複数のワークステーションに接続さ
れる。又、中継装置３２０は、ハブ３０２のポート３２
２に接続される。中継装置３２０は、次いで、複数のワ
ークステーション３２３、・・・３２４に接続される。
更に、ポート３２６は、ルータ３２８に接続される。ル
ータ３２８は、次いで、ネットワーククラウド３３０に
より例示されたワイドエリアネットワークに接続され
る。

【００３９】更に、一例として、中継装置３３２は、ハ
ブ３０４のポート３２４に接続される。中継装置３３２
は、次いで、複数のワークステーション３３４、・・・
３３６に接続される。更に、一例として、ハブ３０６
は、イーサネットポート３４１において中継装置３４０
に接続される。中継装置３４０は、次いで、複数のワー
クステーション３４２、・・・３４４に接続される。ハ
ブ３０８は、ポート３４６において中継装置３４８に接
続される。中継装置３４８は、次いで、複数のワークス
テーション３４９、・・・３５０に接続される。ハブ３
０８は、ポート３５２において中継装置３５４に接続さ
れる。中継装置３５４は、複数のワークステーション３
７４・・・３７５に接続される。又、一例として、ハブ
３０８は、ルータ３６０に接続される。例えば、ルータ
３６０は、次いで、ネットワーククラウド３６２により
示された更に別のワイドエリアネットワークに接続され
る。

【００４０】図３は、種々の装置に接続されたポートを
有するハブ３０２、３０４、３０６及び３０８を例示し
ている。例えば、ハブ３０２は、複数の独立したワーク
ステーション３７０に接続される。参照番号３７０は、
種々のハブ３０２、３０４、３０６及び３０８に取り付
けられた独立したワークステーションを指示するのに使
用される。各独立したワークステーション３７０は、図
２について上記したように異なる衝突ドメインにある。
独立したワークステーションに接続されるのに加えて、
ハブ３０２、３０４、３０６、３０８は、中継装置３１
２、３２０、３４０、３３２、３４８及び３５４と、ル
ータ３２８、３６０とを含む種々の装置に接続される。
ハブは、他のハブに接続され、例えば、ハブ３０２は、
リンク３０３を経てハブ３０４に接続され、ハブ３０２
は、リンク３０５を経てハブ３０６に接続され、そして
ハブ３０６は、リンク３０７を経てハブ３０８に接続さ
れる。

【００４１】ネットワーク３００の動作の一例として、
データパケットは、ソースステーションから行先ステー
ションへトレースされる。例えば、中継装置３１２を経
てハブ３０２に接続されたワークステーション３１６
は、ポート３５２において中継装置３５４を経てハブ３
０８に接続されたワークステーション３７４の行先アド
レスを有するメッセージを送信する。ワークステーショ
ン３１６は、データパケットを中継装置３１２に送信す
る。この例では、説明上、中継装置３１２、３２０、３
３２、３４０、３４８及び３５４が次のように動作し、
即ち中継装置が１つのポートを経てパケットを受け取り
そしてそのパケットを他の全てのポートに送出すると仮
定する。従って、例えば、ワークステーション３１６に
より送信されたパケットは、中継装置３１２により受け
取られ、そして中継装置３１２は、パケットを送出し、
そのパケットは、ハブ３０２のポート３１４に受信され
る。受信の際に、パケットは、ＢＲＥＰチップ３７８の
受信バッファ３７６に書き込まれる。受信バッファ３７
６は、セグメントバス３７９を経て引き出される。セグ
メントバス３７９は、スイッチエンジン３８２のスイッ
チエンジンポート３８０に接続される。スイッチエンジ
ン３８２は、パケットの行先アドレスを解読しそしてそ
れに応じてパケットをそのポート３８４に切り換える。
ポート３８４から、ＢＲＥＰチップ３８５は、パケット
をそのセグメントポート３８６にロードする。セグメン
トポート３８６から、パケットは、送信バッファ３８７
へ書き込まれる。送信バッファ３８７は、リンク３０５
へのパケットの送信により引き出される。リンク３０５
から、パケットは、ＢＲＥＰチップ３９１の受信バッフ
ァ３９０へ書き込まれる。受信バッファ３９０から引き
出されたパケットは、セグメントバス３９２に送られ
る。このパケットは、スイッチエンジン３９４のスイッ
チエンジンポート３９３にロードされる。スイッチエン
ジン３９４は、パケットの行先アドレスを解読し、パケ
ットをそのポート３９５へ切り換える。ポート３９５か
ら、パケットは、セグメントバス３９６へ送られる。Ｂ
ＲＥＰチップ３９７は、パケットをそのセグメントポー
ト３９８にロードし、そこで、パケットは、送信バッフ
ァ３９９に書き込まれる。送信バッファ３９９は、ポー
ト４００を経てリンク３０７へ至るパケットの送信によ
って引き出される。リンク３０７は、パケットをＢＲＥ
Ｐチップ４０２へ伝送し、そこで、パケットは、ＢＲＥ
Ｐチップ４０２の受信バッファ４０４に書き込まれる。
受信バッファ４０４は、セグメントバス４０６へのパケ
ットの送出により引き出される。セグメントバス４０６
は、次いで、ＢＲＥＰチップ４１０のセグメントポート
４０８へと接続される。ＢＲＥＰチップ４１０は、パケ
ットの行先アドレスに応答して、パケットをそのセグメ
ントポート４０８にロードし、そしてパケットは、ＢＲ
ＥＰチップ４１０の送信バッファ４１２へ書き込まれ
る。ＢＲＥＰチップ４１０の送信バッファ４１２から引
き出されたパケットは、イーサネットポート３５２を経
て送信され、そしてパケットは、中継装置３５４により
受信される。中継装置３５４は、それに接続された全て
のワークステーションにパケットを送信し、そしてパケ
ットは、意図された行先ワークステーション３７４によ
り受け取られる。

【００４２】ハブポートに接続された装置の自動認識 ハブのＢＲＥＰチップのポートにより、そのポートに接
続された装置の形式を自動的に検出することについて、
以下に説明する。図４には、イーサネット標準ＡＮＳＩ
／ＩＥＥＥ規格８０２．３、第５版、１９６６−０７−
２９（ＩＳＯ／ＩＥＣ８８０２−３でもある）に記載さ
れた形式の標準的なイーサネットパケットが示されてい
る。前段部分４５０は、７バイトフィールドである。フ
ィールドＳＦＤ４５２は、１バイトフィールドである。
フィールドＤＡ４５４は、パケットの行先アドレスフィ
ールドであり、行先ワークステーションのアドレスを保
持する６バイトフィールドである。フィールドＳＡ４５
６は、パケットのソースアドレスフィールドであり、ソ
ースワークステーションのアドレスを保持する６バイト
フィールドである。

【００４３】フィールド「長さ」４５８は、パケットの
データフィールドの長さを与え、０から１５００（十
進）までの長さを指示するＩＥＥＥ８０２．３パケット
フォーマットにおける２バイトフィールドである。「イ
ーサネットフォーマット」において、長さフィールド４
５８は、「値」＞１５００（十進）を有するプロトコル
形式フィールドである。データフィールド４６０は、可
変長さのフィールドであり、その長さは、ＩＥＥＥ８０
２．３フォーマットのフィールド４５８における数によ
り指定される。

【００４４】ＰＡＤフィールド４５９は、全て０であっ
て、パケット長さを強制的に６４バイトにするものであ
り、データがパケットを６４バイト長さにするのに不充
分であるときに存在する。従って、ＰＡＤフィールド
は、０ないし４６バイトの長さである。長さフィールド
４５８は、ＰＡＤを除くデータの長さを指定する。ＦＣ
Ｓ４６２は、フレーム制御シーケンスフィールドであ
り、長さが４バイトである。

【００４５】イーサネット規格に基づいて構成された装
置により認識される最小パケットサイズは、６４バイト
である。６４バイト未満のパケットは、「ラント」パケ
ットと称する。イーサネット規格に基づいて構成された
装置は、通常は、ラントパケットを破棄するように設計
される。ラントパケットの検出及び拒絶は、装置により
エラーとして報告されない。というのは、例えば、半二
重イーサネットにおける衝突のようなラントパケットの
形成を招く多数の事象シーケンスがあるからである。装
置は、それが検出したラントパケットを単に破棄する。

【００４６】図５には、ＢＲＥＰチップのポートに取り
付けられた装置の形式を自動的に検出するのに使用する
ための制御パケット５００が示されている。この制御パ
ケットのフィールドは、７バイトフィールドである前段
フィールド５０２を含む。フィールドＳＦＺ５０４は、
１バイトフィールドである。フィールドＳＦＺ５０４
は、図７ないし１３を参照して以下に詳細に説明する。
フィールドＳＦＺ５０４は、本発明の好ましい実施形態
においては、受信パケットがＢＲＥＰチップの能力を有
するデバイスから到来したことをＢＲＥＰチップが確認
できるようにする。

【００４７】ＤＡフィールド、即ち行先アドレスフィー
ルド４５４は、制御パケットの行先アドレスに標準的パ
ケットの行先アドレスが使用されるので、図４のＤＡフ
ィールドと同じ参照番号で示される。ソースアドレスフ
ィールド４５６は、イーサネット規格に規定されたよう
に制御パケットが標準的なソースアドレスを使用するの
で、図４のソースアドレスフィールドＳＡと同じ参照番
号で示されている。長さ／形式フィールド５０６は、本
発明の好ましい実施形態では、イーサネットフォーマッ
トを用いた形式フィールドとして使用される。この形式
フィールドは、プログラム可能であり、従って、特殊な
形式値が制御フレームを通常のフレームと区別する。

【００４８】ＯｐＣｏｄｅフィールド５１０は、ＢＲＥ
Ｐチップの受信ポートにより確認されたオペレーション
コードを保持し、長さが２バイトである。ＯｐＣｏｄｅ
フィールドは、プログラム可能であり、本発明の好まし
い実施形態の場合に、次のテーブルのオペレーションコ
ードが使用される。フィールド５１０のオペレーション
コードのテーブルは、次の通りである。 ０５ クレジット流れ制御を伴う半二重 ０６ クレジット流れ制御を伴う全二重 １５ クレジット流れ制御を伴う半二重で、最大パケッ
ト＝４Ｋバイト １６ クレジット流れ制御を伴う全二重で、最大パケッ
ト＝４Ｋバイト ２５ クレジット流れ制御を伴う半二重で、圧縮された
データをもつ（１５１８最大パケット） ６０ クレジット流れ制御を伴う全二重で、圧縮された
データをもつ（４Ｋバイト最大パケット） 制御パケットのためのオペレーションコードのテーブル

【００４９】クレジットフィールド５１２は、ＢＲＥＰ
チップを有する第１のハブと、そのＢＲＥＰチップのポ
ートに接続された第２のハブとの間に確立できるクレジ
ットベースの流れ制御機構に使用するためのクレジット
を保持し、上記第２のハブはＢＲＥＰチップを使用す
る。パッディングフィールド５１４は、制御パケットを
６４バイトの長さにするに充分なバイトを含む。従っ
て、パッディングフィールド５１４は、４２バイトを含
む。ＦＣＳフィールド４６２、即ちフレーム制御シーケ
ンスフィールドは、図４に示す標準的なパケットと同じ
参照番号で示されている。というのは、フレーム制御シ
ーケンスフィールドの使用は、イーサネット規格に基づ
くからである。

【００５０】図６は、制御パケット５００のフィールド
を示すテーブルである。制御パケットにおいては、全バ
イト数が６４であり、そして制御パケットの長さが充分
であってラントパケットとならないよう確保するために
４２バイトのパッディングが使用される。図７ないし１
３には、標準的パケットの前段部フィールド４５０及び
ＳＦＤフィールド４５２（図４に示す）の内容と、制御
パケット５００の前段部フィールド５０２及びＳＦＺフ
ィールド５０４の内容とが示されている。図４からのこ
れらフィールドの内容が図７ないし１３に詳細に示され
ている。

【００５１】図７には、標準的な前段部（プリアンブ
ル）７０２が示されている。又、図７には、標準的なＳ
ＦＤ４５２バイトもフィールド７０４に示されている。
標準的な前段部７０２は、１０１０１０１０ビットパタ
ーンをもつ７つの同じバイトで構成される。更に、図７
に示すように、標準的なＳＦＤバイトは、１０１０１０
１１である。イーサネット規格に基づいて構成された装
置は、標準的前段部の少なくとも７つのバイト、即ち５
６個の繰り返される「１０」記号と、それに続く単一の
ＳＦＤバイトとを受け取ると、行先アドレスフィールド
４５４がＳＦＤバイトの「１１」内容の直後に続くこと
を確認する。

【００５２】図８に示す本発明の好ましい実施形態で
は、制御パケット７０８の前段部７０６が、図７に示す
標準的前段部７０２と同じである。しかしながら、図８
にフィールド７１０として示されたＳＦＺバイト５０４
は、次の通りである。１０１０１０００ＢＲＥＰチップ
は、標準的前段部７０２の少なくとも５６ビットの繰り
返しの「１０」を受け取った後に、ＳＦＺバイト７１０
を確認するように設計される。ＢＲＥＰチップのイーサ
ネットポートによりＳＦＺバイトが受け取られたことが
検出されると、ＢＲＥＰチップは、パケットを制御パケ
ットとして解釈する。

【００５３】制御パケットの受信は、ＢＲＥＰチップの
ポートに接続されたワイヤの他端が次いで別のＢＲＥＰ
チップポートに接続されたことを保証する。この保証
は、イーサネット規格に基づいて構成された装置は制御
パケットを送給しないという点から得られる。制御パケ
ットにＳＦＺバイトが存在することは、イーサネット規
格に基づいて構成された装置がそのパケットを「パケッ
ト」として解釈しないようにするのに充分である。イー
サネット規格に基づいて構成された装置は、標準的前段
部に続く「１１」シーケンスを必要とする。フィールド
７１０の「００」シーケンスの存在は、パケットを受信
したと装置が検出するのを防止する。更に、図３を参照
すれば、ＢＲＥＰチップのポートは、多数の異なる形式
の装置を取り付けられることが明らかである。例えば、
中継装置３１２、３２０、３４０、３３２、３４８、３
５４がＢＲＥＰチップのポートに取り付けられて示され
ており、ルータ３２８、３６０がＢＲＥＰチップのポー
トに取り付けられて示されており、そして２つのＢＲＥ
Ｐチップが例えばリンク３０３、３０５及び３０７によ
り互いに接続されて示されている。更に、多数のワーク
ステーション３７０がＢＲＥＰチップのポートに直結さ
れて示されている。

【００５４】ブリッジ、ルータ又はスイッチングハブ等
の送給装置は、ＳＦＺフィールドを有するパケットを送
給せず、そしてワークステーションは、ＳＦＺフィール
ドを有するパケットを送信しない。従って、ＢＲＥＰチ
ップの受信ポートが、標準的前段部７０２に続くＳＦＺ
７１０バイトの検出により制御パケットの存在を検出す
ると、その受信ＢＲＥＰチップポートは、それが例えば
リンク３０３、３０５又は３０７により別のＢＲＥＰチ
ップポートに接続されたと決定する。高級な中継装置の
設計では、パケットを送給する前にＳＦＤパターンにつ
いてパケットがチェックされる。例えば、中継装置の機
能は、規格ＩＥＥＥ８０２．３ｕ、第２７章、第２７．
３項、特に、第２７．３．１．３．１及び第２７．３．
１．３．２に記載されている。第２７章の中継装置は、
「受信した事象」に応答し、そしてＳＦＤシーケンスを
含む前段部を有する出力を発生する。第２７章の中継装
置が、常に、パケットの中継の前にＳＦＤシーケンスを
探す場合には、第２７章の中継装置は、パケットヘッダ
にＳＦＺバイトを有するパケットを中継しない。

【００５５】しかしながら、簡単な中継装置の設計は、
いずれのパターンに対してもビットをチェックせずに他
の全てのポートからビットを送信することにより１つの
ポートで受け取った全てのビットを単に中継するだけで
ある。このような簡単な中継装置は、ＢＲＥＰチップを
用いたネットワークから排除しなければならない。とい
うのは、というのは、このような簡単な中継装置は、Ｓ
ＦＺパターンを有するパケットを中継するからである。
ＳＦＺパターンを有するパケットを中継する中継装置
は、ケーブルで接続されるかどうか決定するためにＳＦ
Ｚパターンを使用する２つのＢＲＥＰポートを混同す
る。

【００５６】ＢＲＥＰチップの受信ポートによりそれが
別のＢＲＥＰチップのポートに接続されたことを検出す
ると、ＢＲＥＰチップは、ＳＦＺシーケンスを含むパケ
ットのフィールドを解読する。ＢＲＥＰチップの受信ポ
ートは、次いで、フィールド５１０をオペレーションコ
ードとして解読し、そしてフィールド５１２を受信側Ｂ
ＲＥＰチップと送信側ＢＲＥＰチップとの間のクレジッ
トベースの流れ制御の動作のためのクレジット含有フィ
ールドとして解読する。

【００５７】ＢＲＥＰチップの受信ポートが、それが別
のＢＲＥＰチップのポートに接続されたと決定すると、
受信側チップは、その決定に基づいて処置をとることが
できる。実行し得る処置は、例えば、受信ポートと送信
ポートとの間の全二重送信を確立し；クレジットを送信
するためにフィールド５１２を使用することによってク
レジットベースの流れ制御を確立し；イーサネット規格
により許された標準的なイーサネットパケットよりも長
い余分な長パケットの使用を確立すること等を含む。

【００５８】本発明の別の実施形態に対する別の制御パ
ケットは、図９、１０、１１、１２及び１３に示す。例
えば、図９には、本発明の第１の別の実施形態が示され
ている。図９には、標準的な前段部７１２が示されてい
る。しかしながら、異なるＳＦＺバイトが使用され、Ｓ
ＦＺバイト７１４は、００１０１０１０である。ＢＲＥ
Ｐ受信チップの受信ポートは、標準的な前段部の存在
と、それに続くＳＦＺバイト７１４を検出することによ
り、制御パケット５００を検出する。

【００５９】図１０に示すように、標準的な前段部７１
６がある。しかしながら、異なるＳＦＺバイトが使用さ
れ、このＳＦＺバイト７１８は、１０００１０１０であ
る。ＢＲＥＰ受信チップの受信ポートは、標準的な前段
部の存在と、それに続くＳＦＺバイト７１８を検出する
ことにより、制御パケット５００を検出する。図１１に
は、前段部７２０が標準的なものでなくそしてＳＦＤバ
イトが標準的なＳＦＤバイトである本発明の第３の別の
実施形態が示されている。非標準的な前段部７２０にお
いては、第７のバイト７７４が非標準的である。バイト
７７４は、１０１０００１０である。ＢＲＥＰ受信チッ
プの受信ポートは、バイト７７４を有する非標準的前段
部の存在と、それに続く標準的ＳＦＤバイト７７２とを
検出することにより、制御パケット５００を検出する。

【００６０】図１２には、非標準的な前段部７７５の第
６バイト７７６が非標準的であるような本発明の第４の
別の実施形態が示されている。バイト７７６は、１０１
０００１０である。又、ＳＦＺバイト７７８も、非標準
的で、１０１０１０００である。ＢＲＥＰ受信チップの
受信ポートは、非標準的な前段部バイト７７６の存在
と、それに続く非標準的なＳＦＺバイト７７８とを検出
することにより制御パケット５００を検出する。図１３
には、非標準的な第５バイト７８２を有する非標準的な
前段部７８０を用いた本発明の第５の別の実施形態が示
されている。又、非標準的なＳＦＺバイト７８４も使用
される。ＢＲＥＰ受信チップの受信ポートは、非標準的
な前段部７８０の存在とＳＦＺバイト７８４とを検出す
ることにより制御パケット５００を検出する。

【００６１】種々の非標準的前段部及びＳＦＺバイト
は、２つの「１」記号を「１１」として配するようなビ
ットの組合せの使用を回避する。というのは、受信側装
置は、「１１」対を標準的ＳＦＤバイトの最後の２つの
ビットとして解釈してしまうからである。このような誤
った解釈を行った後に、受信側装置は、標準的フォーマ
ットではＳＦＤバイトの「１１」対に続く行先バイトで
始めて、パケットの受信を開始する。このようにして受
け取られるパケットは、完全にスプリアスなものとな
る。従って、「１１」の組合せは、非標準的な前段部又
は非標準的なＳＦＺバイトでは使用されない。

【００６２】導入ビットシーケンス 前段部４５０及びスタートフレームデリミッタフィール
ド４５２より成る導入ビットシーケンスについて更に詳
細に説明する。規格ＩＳＯ／ＩＥＣ８８０２−３：（１
９９６Ｅ）、ＡＮＳＩ／ＩＥＥＥ規格８０２．３、１９
９６版により確立されたフレームフォーマットは、次の
通りである。 ＜フレーム間＞＜前段部＞＜ｓｆｄ＞＜データ＞＜ｅｆ
ｄ＞ 本発明の説明は、次の新たな項の導入により簡単化され
る。 ＜導入ビットシーケンス＞この＜導入ビットシーケンス
＞は、２つのシーケンスである。 ＜前段部＞＜ｓｆｄ＞ ＜導入ビットシーケンス＞の用語を用いると、フレーム
フォーマットは、次のようになる。 ＜フレーム間＞＜導入ビットシーケンス＞＜データ＞＜
ｅｆｄ＞

【００６３】この導入ビットシーケンスは、規格ＩＳＯ
／ＩＥＣ８８０２−３：（１９９６Ｅ）、ＡＮＳＩ／Ｉ
ＥＥＥ規格８０２．３、１９９６版によれば、前段部及
びｓｆｄバイトを含む。前段部は、「１０１０１０１
０」の少なくとも７つのバイトである。ｓｆｄバイト
は、パターン「１０１０１０１１」である。本発明につ
いて説明すれば、本発明の好ましい実施形態は、ｓｆｄ
バイトに取って代わるｓｆｚバイトを使用する。例え
ば、好ましい実施形態では、ｓｆｚは「１０１０１００
０」の１つのバイトである。

【００６４】＜導入ビットシーケンス＞における多数の
非標準的ビットパターンを本発明の別の実施形態として
使用することができる。例えば、ｓｆｄシーケンスに取
って代わる非標準的パターンを使用することができ、ｓ
ｆｄを次の１つと置き換えることができる。 「１０１０１０００」 「１０１０００１０」 「１０００１０１０」 「１０００００１０」

【００６５】本発明の更に別の実施形態としては、非標
準的な前段部を使用することができる。非標準的な前段
部を使用する際の唯一の物理的な制約は、本発明の装置
が、前段部のビットを使用するところの内部機能を実行
できることである。即ち、唯一の物理的な要件は、充分
な「１０」・・・繰り返しパターンがあって、本発明の
装置がそのシーケンスを検出し、そしてＩＳＯ／ＩＥＣ
８８０２−３：（１９９６Ｅ）、ＡＮＳＩ／ＩＥＥＥ規
格８０２．３、１９９６版の要件を遂行することであ
る。その一部は、次の通りである。「ＤＴＥは、システ
ムの要件を満足するために少なくとも５６ビットの前段
部を供給する必要がある。システムコンポーネントは、
前段部のビットを使用し、それらの機能を実行する。供
給される前段部ビットの数は、各システム要素にその機
能を適切に実施するための充分な数のビットが与えられ
るよう確保する。」

【００６６】要約すれば、導入ビットシーケンスは、受
信側装置が到来するパケットに初期化するために必要と
される。規格の第４．２．５項、第７．２．３．３項、
及び第２２．２．３．２．１項に定義された前段部は、
「１０１０１０１０」の７つのバイトである。非標準的
前段部を用いた本発明の別の実施形態は、前段部の７つ
のバイトのいずれか１つに対する次の別々のパターンの
いずれかを含むことができる。 「１０００１０１０」 「１０１０００１０」 「１０１０１０００」 等々

【００６７】上記のように、受信側装置を初期化する所
要の機能を実行すると共に、非標準的な導入ビットシー
ケンスとして働いて、受信側装置に制御パケットが受信
されたことを通知し、そして受信側装置を惑わすことの
ある繰り返しの「１１」パターンを回避する多数の非標
準的ビットシーケンスが存在する。

【００６８】制御パケット長さ 制御パケット長さは、６４バイトの最小許容パケット長
さとして選択されており、従って、イーサネット規格に
合致する装置の受信ポートにより制御パケットの一部分
を受け取らねばならない場合に、その一部分がラントパ
ケットになる。上記したように、ラントパケットは、そ
れを受信する装置により拒絶される。従って、制御パケ
ットのデータフィールドにおいて制御パケットの導入ビ
ットシーケンスがランダムに発生すると、ラントパケッ
トが発生し、このラントパケットは、それを受け取るイ
ーサネット規格に合致する装置であってＢＲＥＰチップ
のイーサネットポートを含む装置によって拒絶されるこ
とになる。

【００６９】中継装置のハードウェアの説明 受信バッファ及び送信バッファの両方を有する中継チッ
プについて説明する。このチップは、受信バッファ及び
送信バッファであるために、バッファ型中継チップ又は
ＢＲＥＰチップと称する。ここに説明する本発明を組み
込んだチップの一例は、デジタルイクイップメント社の
製品であるデジタルセミコンダクタ２１３４０ １０／
１００Ｍｂ／ｓイーサネットスイッチ型中継チップであ
る。

【００７０】表示規定 バス接続に使用される表示法は、次の通りである。かぎ
かっこは、ＢＲＥＰチップの４つの高速イーサネットポ
ートの１つを表す。例えば、ＲＥＱ〔２〕は、ＢＲＥＰ
チップの高速イーサネットポート番号２に対するＲＥＱ
信号である。三角かっこは、２つ以上の信号のバスに対
するビットサブスクリプトを示す。例えば、ＤＡＴＡ＜
７＞は、ＤＡＴＡ＜７：０＞バスの最上位ビットであ
る。パケットは、物理的媒体からＢＲＥＰ ＭＡＣの１
つに受け取られる。パケットは、ＢＲＥＰ ＭＡＣの１
つにより高速イーサネットの物理的な側に送信される。
ＢＲＥＰ ＭＡＣの１つは、受け取ったパケットをロー
カルバスを経て他のＭＡＣに向けて送給する。他のＭＡ
Ｃは、この送給されたパケットをローカルバスからそれ
らのＴＸ ＦＩＦＯへロードする。

【００７１】用語の定義 ＢＰ − バックプレッシャー。 ＭＡＣ − 媒体アクセス制御。 ＩＰＧ − パケット間ギャップ：パケットとパケット
との間の時間ギャップである。例えば、ＩＰＧは、０．
９６マイクロ秒９６ビット時間である。 前段部 − フレーム送信の開始に先立つビット流で、
通常は、同期をとれるように意図される。ＭＩＩの場合
には、前段部は、７つの連続する「１０１０１０１０」
として定義される。 ＳＦＤ − スタートフレームデリミッタ：前段部に続
く一連のビットで、フレームのスタートをマークする。 ＦＣＴＬ − 流れ制御。 パケットは、送信者ＴＸ ＦＩＦＯにロードされる。 ＨＤＸ − 半二重。 ＦＤＸ − 全二重。 ＦＩＦＯ − 先入れ先出しバッファ。 ＦＣＴＬ Ｄｅｌａｙ − 流れ制御遅延。 ＴＸ − 送信。 ＲＸ − 受信。 ＲＸ ＦＩＦＯ − 受信ＦＩＦＯバッファ。 ＴＸ ＦＩＦＯ − 送信ＦＩＦＯバッファ。 クレジット − 各送信者が受信者から受け取る（バイ
トの）数であって、受信ＲＸ ＦＩＦＯにおける空きバ
イトの量を表す数である。

【００７２】ＢＲＥＰベースの中継装置は、全パケット
バッファ能力をもつ全特徴ＭＡＣにより中継装置側で取
り扱われる個別の衝突ドメインへ各々の接続されたセグ
メントを変換することによりネットワーク長さの制約を
排除する。各衝突ドメインはイーサネットローカルエリ
アネットワークＬＡＮである。パケットの損失を回避す
るために、ＢＲＥＰ ＭＡＣは、スマートなバックプレ
ッシャーアルゴリズムを実施し、これは、離れたノード
がより多くのノードを送信するのを、ＢＲＥＰバッファ
が手前のものを解放するまで遅延させる。

【００７３】更に、ＢＲＥＰは、グループポート及び非
グループポートの組合せをプログラムできる場合にはネ
ットワークのセグメント化をサポートする。ＢＲＥＰ
は、ＰＨＹ媒体独立であり、従って、１００ＢＡＳＥ−
ＴＸ、１００ＢＡＳＥ−Ｔ４、ファイバ又は上記媒体の
混合に対し、中継装置を構成できるようにする。所望の
ＰＨＹに対して適切なＭＡＣチップが使用される。

【００７４】各ＢＲＥＰポートは、種々のレベルの相互
接続をサポートするようにプログラムすることができ
る。これは、全媒体独立インターフェイス（ＮＭ）の機
能又は１００Ｂａｓｅ−Ｘ物理的コード化サブレイヤ
（ＰＣＳ）のいずれかをサポートするようにプログラム
することができ、ＰＣＳは、４Ｂ／５Ｂエンコーダ／デ
コーダ、フレーマ及びスクランブラー／デスクランブラ
ーを備えている。ネットワークポートに基づき、各ＢＲ
ＥＰポートは、１０Ｍｂｐｓ又は１００Ｍｂｐｓのいず
れかのデータ転送レートで機能するようにプログラムす
ることができるが、同じセグメントのポートが同じデー
タレートを有していなければならないという制約を伴
う。

【００７５】この開示の範囲内で遂行される設計の目標
は、次のものを含む。即ち、適切なＰＨＹデバイスを通
るＴ４、ＴＸ及びＲＸ媒体接続をサポートし；ポートと
ポートとの間のデッドロックを回避し；パケットの損失
を非常に僅かな場合のみに減少し；ワイヤ速度で受信及
び送信する能力を有し；ネットワークのセグメント化を
サポートし；そして全二重の流れ制御接続をサポートす
る。上記目標を達成するために、この設計は、例えば、
バッファ型中継装置構成のもとで全てのポート間に完全
な公平さを必ずしも得るものでない。

【００７６】この設計内での特徴は、例えば、次のもの
を含む。４つの個別の標準的なＭＩＩ／記号インターフ
ェイスポートを含む。その各々は、ＣＡＴ３非シールド
ねじれ対（ＵＴＰ）、ＣＡＴ５ＵＴＰ、シールドねじれ
対（ＳＴＰ）、及びファイバケーブルをサポートする個
別のセグメント（衝突ドメイン）に接続される；１００
ベース−ＴＸ解決策のコストを著しく減少するためにＣ
ＡＴ５に対してポートごとにスクランブラー及びＰＣＳ
を含む；ＭＩＩマネージメントファンクションをサポー
トする；１０Ｍｂｐｓのデータレートをもつネットワー
クポートをサポートする；１００Ｍｂｐｓのデータレー
トをもつネットワークポートをサポートする；１６個の
ＢＲＥＰチップまでカスケード構成とし、１ボックスに
おいて合計６４ポートまでとする１つの拡張ポートを含
む；ポート当たり４ＫＢの受信及び２ＫＢの送信ＦＩＦ
Ｏを含む；広範囲な外部裁定機構をオンチップサポート
する；流れ制御動作をサポートする；流れ制御全二重動
作をサポートする；１ユニキャストアドレスフィルタ能
力を含む；改善されたアドレスフィルタ動作に対し外部
ＣＡＭ接続をサポートする；外部及び内部ループバック
能力を与える；中継装置のＭＩＢをサポートする；管理
及び非管理構成をサポートする；ＪＴＡＧ境界走査をサ
ポートする；そして２０８ピンＱＦＰパッケージを含
む。

【００７７】この設計に使用される信号の記述は、次の
テーブル、即ちテーブル１、テーブル２、テーブル３及
びテーブル４に示される。全部で１６０本の信号ピンが
使用され、そしてチップパッケージは、２０８本のピン
を与える。図１４には、複数のＢＲＥＰチップを用いた
スイッチ型中継装置ＳＲＥＰが示されている。多数のセ
グメントバスが示されている。複数のポートを有するス
イッチエンジンが示されている。例えば、図示されたス
イッチエンジンは、３つの１００メガビット／秒のポー
トと、１つの１０メガビット／秒のポートとを有してい
る。種々のＢＲＥＰポートが各セグメントバスに取り付
けられて示されている。セグメントバスへのＢＲＥＰポ
ートの取り付けは、以下に詳細に述べるように、ＳＲＥ
Ｐマネージメントユニットによって動的に変更すること
ができる。

【００７８】図１５には、複数のＢＲＥＰチップを有
し、１つのセグメントバスがＢＲＥＰチップの全てのポ
ートに接続された中継装置が示されている。この構成に
おいては、全てのイーサネットＬＡＮが、同じデータレ
ート、例えば、１０メガビット／秒又は１００メガビッ
ト／秒等で動作しなければならない。次いで、セグメン
トバスは、選択されたメガビット／秒のレートで動作す
る。図１５の中継装置の構成は、複数のイーサネットＬ
ＡＮが異なるセグメント上に存在することを必要とせず
にそれらのＬＡＮをリンクすることが所望されるときに
便利に使用することができる。中継装置にスイッチエン
ジンを含まないことにより、ＢＲＥＰチップを使用すれ
ば、特定の目的のための安価な中継装置でもよくなる。

【００７９】図１６は、ＢＲＥＰチップを用いたスイッ
チ型中継装置ＳＲＥＰにおける信号接続を示すシステム
概観図である。複数のＢＲＥＰチップがＢＲＥＰ１、Ｂ
ＲＥＰ２・・・ＢＲＥＰｎとして示されている。各ＢＲ
ＥＰチップは、ＭＩＩポート０、ＭＩＩポート１、ＭＩ
Ｉポート２及びＭＩＩポート３で示された４つのポート
を有する。各ポートは、ＰＨＹデバイスに接続される。
ＰＨＹデバイスは、例えば、ナショナルセミコンダクタ
ー社の製品ＤＰ８３４０を含むと共に、ＩＣＳの製品Ｐ
ＨＹ１８９０も含む。

【００８０】裁定ユニットが示されており、そして各Ｂ
ＲＥＰチップは、それに接続された次の信号ライン、即
ち許可のためのＧＮＴと、要求のためのＲＥＱと、送信
ＦＩＦＯバッファがレディであることを指示するための
ＴＸ ＦＩＦＯ ＲＤＹと、衝突が検出されたことを指
示するためにＣＯＬ ＳＥＥＮとを有する。マネージメ
ントユニットが示されており、そして各ＢＲＥＰチップ
には次の信号ライン、即ちＭＧＭＮＴ ＰＤＡＴＡ、Ｃ
ＮＴＬ、ＳＴＲＢ、及びＰＫＴ ＡＢＯＲＴ Ｌが接続さ
れる。信号は、更に、テーブル１、テーブル２、テーブ
ル３及びテーブル４に示されている。

【００８１】図１７には、ＢＲＥＰチップを用いたスイ
ッチ型中継装置ＳＲＥＰにおける信号経路が示されてい
る。これら信号経路は、矢印の経路記号で強調されてい
る。ポートの呼称は、明確に示されている。並列バス１
０１０は、セグメントバスを支持する。各セグメントバ
スは、８ラインデータバスＰＤＡＴＡ＜７：０＞と、４
ライン制御バスＣＮＴＬ＜１：０＞と、ストローブＳＴ
ＲＢと、パケットアボートＰＫＴ ＡＢＯＲＴ Ｌ制御
ラインとを有する。並列バス１０１０は、スイッチエン
ジン１０１２に接続される。スイッチエンジン１０１２
は、パケットが第１セグメントバスから第２セグメント
バスへ転送されるように第１セグメントバスから第２セ
グメントバスへパケットを橋絡する機能を果たす。

【００８２】図１８は、ＢＲＥＰチップ１１０２の内部
構造を示すブロック図である。制御ユニット１１１０
は、外部バスを経て受け取った信号に応答して、４つの
ＢＲＥＰチップポート１１１２、１１１３、１１１４、
１１１５の機能を制御する。裁定インターフェイスは、
裁定バス１１２０を経て接続する。セグメントバスは、
セグメントバスインターフェイス１１２２を経て接続す
る。マネージメント信号は、マネージメントインターフ
ェイス１１２４を経て接続する。

【００８３】ポート１１１２は、受信ＦＩＦＯバッファ
１１３０及び受信マシン１１３４を有するブロック図の
形態で示されている。パケットがライン１１３６を経て
受け取られると、パケットは、先ず、受信マシン１１３
４により処理される。受信マシン１１３４から、パケッ
トは、受信ＦＩＦＯ１１３０のバッファにロードされ
る。制御ユニット１１１０により許されたときに、受信
ＦＩＦＯの受信バッファに記憶されたパケットがセグメ
ントバス１１２２の８ビット巾バスに送られる。

【００８４】又、ポート１１１２も、送信ＦＩＦＯバッ
ファ１１４０及び送信マシン１１４２を有する。制御ユ
ニット１１１０が許すときには、送信ＦＩＦＯ１１４０
のバッファが８ビットセグメントバス１１２２からロー
ドされる。従って、制御ユニット１１１０により許され
たときには、送信ＦＩＦＯ１１４０のバッファに記憶さ
れたパケットが送信マシン１１４２により関連イーサネ
ットドメインのライン１１４４に送信される。ＢＲＥＰ
チップ１１０２については、他のイーサネットポート１
１１３、１１１４及び１１１５の各々が内部送信ＦＩＦ
Ｏバッファ及び内部ＦＩＦＯ受信バッファを有し、そし
てポート１１１２について述べたように機能する。送信
マシン１１４４及び受信マシン１１３４、並びにそれら
の対応部分（図示せず）は、それらの各ポートに対する
媒体アクセス制御（ＭＡＣ）機能を実施する。

【００８５】図１９は、ＢＲＥＰチップ１１０２の内部
構造を示すブロック図である。図１９は、図１８に示さ
れた構造体に加えて、ＢＲＥＰチップ１１０２へ送り込
まれる信号の信号呼称を与える。セグメントバス１１２
２は、次のライン、即ちストローブＳＴＲＢ１２２０信
号と、８ビットデータ経路ＰＤＡＴＡ＜７：０＞と、４
ライン制御ＣＮＴＬ＜３：０＞経路と、パケットアボー
ト信号ＰＫＴ ＡＢＯＲＴ Ｌラインとを搬送する。

【００８６】裁定インターフェイス１１２０は、次のラ
イン、即ち４つの要求ラインＲＥＱ〔０：３〕と、４つ
の送信ＦＩＦＯレディラインＴＸ ＦＩＦＯ ＲＤＹ
〔０：３〕と、４つの衝突シーンラインＣＯＬ ＳＥＥ
Ｎ〔０：３〕と、４つの許可ラインＧＲＡＮＴ〔０：
３〕と、裁定イネーブルラインＡＲＢ ＥＮＡとを搬送
する。マネージメントインターフェイス１１２４は、次
のライン、即ちＭＤＯＵＴ、ＭＤＩＮ、ＭＣＬＸ及びＭ
ＣＳを搬送する。

【００８７】受信ＦＩＦＯ及び受信マシンを含むと共に
送信ＦＩＦＯ及び送信マシンを含むポート１１１２は、
例えば、標準インターフェイス１２３０を実施するため
の別のものとして示されている。例えば、実施されるイ
ンターフェイスは、１０メガビット／秒イーサネット又
は１００メガビット／秒イーサネットに使用するための
媒体独立インターフェイス（ＭＩＩ）を含んでもよい。
或いは又、例えば、ポート１１１２は、１００メガビッ
ト／秒イーサネットのための記号インターフェイスを実
施してもよい。図１８を参照して上記したように、ＢＲ
ＥＰチップ１１０２の各ポートは、ポートのイーサネッ
ト衝突ドメインのための標準ＭＡＣ機能を実施する。

【００８８】以下のテーブル１、テーブル２、テーブル
３及びテーブル４は、本発明の実施に使用される信号を
説明するものである。＃で示されたかラムは、チップに
使用される信号ピンの本数である。 テーブル１ 並列インターフェイスピン 信号名 I/O 説明 ＃ REQ[3:0] Ｏ 外部アービタへのポート[i] 要求信号。RX FIFO[i] ４ が、媒体からパケットを受信したことを指示すると きにアサートされる。ARB ENA がアサートされた ときに駆動される３状態信号。 GNT[3:0] Ｉ 外部アービタからの入力で、受信パケットを送給す ４ るためのバス所有権をポート[i] に許可する。 TX FIFO RDY Ｏ データバスから新たなパケットをロードできるとき ４ [3:0] にポート[i] によりアサートされる。ARB ENA が アサートされたときに駆動される３状態信号。 COL SEEN Ｏ ポート[i] の送信試みの間に衝突が検出されたが、 ４ [3:0] ポートのREQ ラインがアサートされないときにポー ト[i] によりアサートされる。 ポート[i] がそのREQ[i]信号をアサートするときに はクリアされる。 ARB ENA がアサートされたときに駆動される３状 態信号。 ARB ENA Ｉ BREPアービタイネーブル信号。アサートされると、 １ BREPは、REQ[3:0]、TX FIFO RDY[3:0]を駆動する。 デアサートされると、REQ[3:0]及びTX FIFO RDY [3:0] は３状態となる。 PDATA[3:0] I/O データバス。データは、このバスにおいて100Mbps <7:0> (12.5MHz) で転送される。開始／終了パケットデリ ミッタ情報を含むパケット送給に使用される。PData バスは、全てのBREP間で共用される。非駆動時に、 PDATA バスに現れるパターンは、10101010である。 CNTL[3:0] 制御ライン。サイクルを決定すると共に、次のエン <1:0> コードに基づいてデータラインに現れるデータの意 味を決定する。 CNTL<1:0>PDATA<7:0> −−−−−−−−−−−−−−−−−−−−−−−−− 11 アイドルモード。 前段部パターンは、デフォールトとしてデータ ラインに送信される。 01 開始デリミッタ。 並列に、許可されたポートは、前段部及びSFD パターンをPDATA<7:0>を駆動する。 00 データ有効。 データパケットは、送給ポートによりデータバ スにおいて駆動される。 10 終了デリミッタ。 データパケット転送が完了すると、許可された ポートは、次のデータを駆動する。 chip id、port id受信状態 CNTLラインは、接続された全てのBREP及びアービタ に対して共通である。非駆動時に、CNTLラインは、 （アイドル）へプルアップされる。 PKT ABORT L I/O パケットアボートビット。 ４ [3:0] enable packet abort 制御ビットがセットされた ときだけ(OPM[i]16>) イネーブルされる。 現在ロードされたパケットを送信の前にアボートし なければならないかどうか決定する。 内部アドレスフィルタモードで作用するときは、全 てのポートセグメント間に共用される。非駆動時に は、プルアップされる。 外部CAM と共に作用するときには、入力のみとして 使用され、CAM ロジックにより駆動される。 SRRB[3:0] I/O STRB信号は、許可されたポートによって供給される ４ 12.5MHz クロックである。これは、PDATA バスと同 期される。他の全てのBREPデバイスは、この信号を 使用して、PDATA 及びCNTLバスをサンプリングしな ければならない。 全てのBREPデバイス、アービタ及びマネージメント ユニット間に共用される。 DATAバスがアイドル状態にあるときは、STRB信号が '0' にプルダウンされる。 CLK Ｉ 25MHz の外部クロック。全てのBREP、アービタ及び １ 外部マネージメントユニットは、このクロックを使 用する。 小計 66 テーブル１の終了

【００８９】 テーブル２ マネージメントインターフェイス 信号名 I/O 説明 ＃ MDIN Ｉ マネージメントデータ入力 − マネージメントコ １ マンド／データのシリアル入力。 MDIN信号は、接続された全てのBREPに共通である。 MDOUT Ｏ マネージメントデータ出力 − マネージメントデ １ ータ出力のためのシリアル出力。 MDOUT 信号は、接続された全てのBREPに共通である。 非駆動時に、'1' にプルアップされる。 MCS Ｉ マネージメントチップセレクト １ MCLK Ｉ マネージメントクロック。クロックの範囲は、０な いし１２．５ＭＨｚ。 小計 ４ テーブル２の終了

【００９０】 テーブル３ ＰＨＹインターフェイス 信号名 I/O 説明 ＃ MDIO[3:0] I/O マネージメントデータ入力出力。PHY とBREPとの間 ４ に制御及び状態情報を転送するのに使用される。 MDC[3:0] Ｏ マネージメントデータクロック − MDIO信号に対 ４ するマネージメント情報転送のためのタイミング基 準として使用される。 MII CS Ｉ 受信データ。PHY[i]により駆動され、MII CS 16 RXD/SYM RCLK[i] と同期される。 RXD[3:0]<3:0> MII DV[3:0] I/O MII モード：入力ピン - 受信データ有効；PHY[i] ４ /LINK ACTIVITY により駆動される。PCS モード：出力ピン - 受信 [3:0] 又は送信アクティビティのいずれかを指示するLED を与える状態ピン。 MII CS Ｉ 受信クロック。MII DV[i] 、MII CS RXD[i]及 ４ RCLK/SYM びMII CS ERR[i]を転送するためのタイミング基 RCLK[3:0] 準を与える。 MII CS 受信エラー。PHY[i]により駆動され、エラーが生じ ４ ERR[3:0] たことを指示する。 MII TX Ｏ この設計段階において指定済。 ４ ER[3:0] 送信コードエラー。 MII CS Ｉ 送信クロック。MII TXEN[i] 、MII CS TXD[i] TCLK/SYM 及びTX ER[i] 信号のためのタイミング基準を与え TCLK[3:0] る。 MIL TXEN/ Ｉ 受信エラー。PHY[i]により駆動され、エラーが発生 ４ SYM TXD<4> したことを指示する。 [3:0] MII TX ER Ｏ この設計段階において指定済。 ４ [3:0] 送信コードエラー。 MII CS 送信クロック。 - MII TXEN[i] 、MII CS ４ TCLK/SYM TXD[i]及びTX ER[i] 信号のタイミング基準を与え TCLK[3:0] る。 MII TXEN/ MII モード：MII におけるニブルが送信のために与 ４ SYM TXD<4> えられたことを指示する。PCS モード：送信データ [3:0] は、４つの送信ラインMII/SYM TXD<3:0>と共に、 ５つの並列なデータラインを記号形態で与える。こ のデータは、MIL SYM TCLK信号と同期される。 MII CS Ｏ ４データ信号。 16 TXD/SYM RXD<4>[3:0] MII CLSN/ Ｉ MII モード：衝突が検出される。 ４ SYM RXD<4> PCS モード：受信データは、MIL/SYM RXD<3:0>と [3:0] 共に、５つの並列なデータラインを記号形態で与え る。このデータは、MII/SYM RCLKと同期されねば ならない。 MII CRS/ Ｉ MII モード：キャリア感知 - 送信又は受信媒体が SD[3:0] 非アイドルであるときにPHY によりアサートされる。 PCS モード：信号検出指示、PHY デバイスによって 供給。 LINK FAILED Ｉ MII モード：入力ピン − リンクフェイル状態が ４ [3:0] 生じたときにPHY デバイスによりアサートされる。 PCS モード：出力ピン − 信号検出アクティビテ ィを指示すると共に、ポートのスクランブラーがロ ックされたことを指示するLED を構成する状態ピン。 このピンがPHY デバイスによりサポートされないと きには、これをVSS に接続しなければならない。 小計 76 テーブル３の終了

【００９１】 テーブル４ 種々の信号 信号名 I/O 説明 ＃ TMS Ｉ JTAGテストモードセレクト １ TCLK Ｉ テストクロック １ TDI Ｉ テストデータ入力 １ TDO Ｏ テストデータ出力 １ RST Ｉ スイッチ型中継装置リセットピン １ GEP<3:0> I/O 汎用ピン PSE<34:0>/ Ｏ エンジニアリングモード：ポストシリコン事象ピン。４ ISOL<3:0> エンジニリアリングの目的で使用される。 このモードのもとでは、これらのピンは、ポートの パケット事象及び動作モードについての指示を与え る。監視モード（デフォールト）：ポート分離イン ジケータ。セットされると、適当なポートが分離さ れたことを指示する。（イーサネット区分化、ジャ バー、偽キャリア分離、又はリモートノード識別中 の分離） PSE<0>='1'は、ポート０が分離されたことを示す。 PSE<1>='1'は、ポート１が分離されたことを示す。 PSE<2>='1'は、ポート２が分離されたことを示す。 PSE<3>='1'は、ポート３が分離されたことを示す。 動作モードは、MTC<6>CSR により制御される。 PSE<4> Ｏ ポストシリコン事象ピン<4> ５ エンジニアリングの目的で使用される。 小計 14 テーブル４の終了 合計信号数 テーブル１−４ 160

【００９２】ＢＲＥＰ機能の説明 パケットの受信 ４つのＢＲＥＰ ＭＡＣの各々は、４ＫＢ Ｒｘ ＦＩ
ＦＯを備えている。ＢＲＥＰポートは、次の条件の１つ
を満足するときに新たなパケットを受け取ることができ
る。即ち、少なくとも１６６４バイトが空くか、又はリ
モートの送信者がＢＲＥＰの流れ制御機構を使用しそし
て新たなパケットを送信するに充分なクレジットを有す
る。

【００９３】ＢＲＥＰポートは、６バイトより短い到来
パケットをフィルタする。受信したパケットが１８バイ
トのスレッシュホールドに達するか、又は受信が完了す
るや否や、ポートは、アービタによりポーリングされた
ときにこのパケットの送給を開始する機会を要求する。
記憶及び送り動作において、ＢＲＥＰポートは、完全な
パケットが全体的に受け取られた後にパットの送給を開
始する機会を要求する。ＢＲＥＰポートがＢＲＥＰの流
れ制御機構を使用することができずそして上記条件のい
ずれも満足されず且つＢＲＥＰが付加的なパケットを受
信できない場合には、ＢＲＥＰポートは、以下に述べる
バックプレッシャーモードに入る。

【００９４】ＢＲＥＰポートは、端末ステーションによ
って発生されるか又はそのポートに接続された８０２．
３ １００Ｍｂｐｓ中継装置により中継される通常のパ
ケット、崩壊したパケット、ラントパケット及び短いパ
ケット事象を受け取りそして送給する。ＢＲＥＰポート
は、他のデバイスの送信衝突により発生されたラントフ
レームのみを送給する。送信を試みそして衝突の影響を
受けたときに発生されたラントフレームは転送しない。
１６００バイトより長いパケットを検出すると、受信ポ
ートは、残りのバイトをフラッシュし、そして「パケッ
ト長さ」指示でパケットを終わらせる。

【００９５】パケットの送信 ４つのＢＲＥＰ ＭＡＣの各々は、２ＫＢの送信ＦＩＦ
Ｏを備えている。１１バイトより短い長さのロードされ
たラントパケットは、フィルタされるが、リモートノー
ドへ送信されない。ＴＸ ＦＩＦＯが少なくとも１６バ
イトのパケットデータをロードし、そしてＰＫＴ ＡＢ
ＯＲＴ Ｌ信号デアサーションが検出されないか又は終
了パケットが検出されたときには、ＢＲＥＰ ＭＡＣ
は、以下に述べるように、ＭＩＩポートを経てパケット
を送信するように試みる。ＢＲＥＰポート〔ｉ〕は、Ｔ
Ｘ ＦＩＦＯ ＲＤＹ〔ｉ〕をアサートすることにより
新たなパケットをロードできることを指示する。

【００９６】ＢＲＥＰポートは、記憶及び送り動作にお
いて、又は少なくとも１６６４バイトが空きの場合には
カットスルー動作において、新たなパケットをロードす
ることができる。カットスルー動作においては、ポート
は、ロードされたパケットが送信されつつありそして衝
突ウインドウを通過した（衝突を被ることなく６４バイ
トが既に送信された）場合に、パケットをロードするこ
とができる。ＢＲＥＰポートのＲＸ ＦＩＦＯがいっぱ
いでないときには、例えば、標準高速イーサネットプロ
トコルバックオフ限界に代わって、特殊な（プログラム
可能な）バックオフ限界が使用される。

【００９７】パケットを送信する間に後で衝突事象が発
生したときには、パケットがアボートされ（打ち切ら
れ）、そしてＢＲＥＰ状態レジスタに事象が報告され
る。ロードされるパケットの最大長さは、１６００バイ
トの長さを越えてはならない。１６００バイトより大き
な長さでパケットをロードすると、予想し得ない結果招
く。

【００９８】パケットの送給 受け取ったパケットを送給（ブロードキャスト）する機
会がポートに許されたときには、送給動作をスタートす
る。先ず、ＣＮＴＬ〔ｉ〕＜１：０＞ラインのスタート
フレームコードを２サイクルにわたって駆動し、その間
に前段部オクテット及びＳＦＤがＰＤＡＴＡバスに送り
出される。次いで、記憶された受信データをＰＤＡＴＡ
〔ｉ〕＜７：９＞ラインに転送する一方、ＣＮＴＬ
〔ｉ〕＜１：０＞ラインにデータ有効コードを駆動す
る。最後のデータバイトが転送された後に、送給ポート
は、ＰＤＡＴＡ〔ｉ〕＜７：０＞ラインのｃｈｉｐ ｉ
ｄ、ｐｏｒｔ ｉｄ、ｒｅｃｅｉｖｅ ｐａｃｋｅｔ
ｓｔａｔｕｓ及びｒｅｃｅｉｖｅ ｐａｃｋｅｔ ｌｅｎ
ｇｔｈを駆動する一方、ＣＮＴＬ＜１：０＞ラインのＥ
ｎｄ Ｆｒａｍｅコードを駆動する。

【００９９】更に、許可されたポートは、全データ転送
時間中にＳＴＲＢ〔ｉ〕ラインの１２．５ＭＨｚクロッ
クを駆動する。行先ポートは、ＳＴＲＢをアサートする
際にＰＤＡＴＡ及びＣＮＴＬラインをラッチする。他の
ポートの送信ＦＩＦＯは、送給されたパケットをロード
し、そしてそれらを上記のように後で送信する。ＰＤＡ
ＴＡ、ＣＮＴＬ及びＳＴＲＢラインは、ＢＲＥＰチップ
の外部を搬送され、他のＢＲＥＰチップから及びそれら
へパケットを送給することができる。送給されるパケッ
トのフォーマットは、次の通りである。 ＣＮＴＬ＜１：０＞ ＰＤＡＴＡ＜７：０＞ スタートフレーム 前段部オクテット スタートフレーム ＳＦＤ データ有効 データ ・・・ ・・・ 終了フレーム ｃｈｉｐ ｉｄ、ｐｏｒｔ ｉｄ 終了フレーム ｒｅｃｅｉｖｅ ｐａｃｋｅｔ ｓｔａｔｕｓ ｒｅｃｅｉｖｅ ｐａｃｋｅｔ ｌｅｎｇｔｈ

【０１００】アドレスフィルタ動作 第１に、内部アドレスフィルタ動作について説明する。
全システム性能を改善するために、ＢＲＥＰポートは、
あるセグメントバスを経て送給されるパケットをフィル
タ除去することができる。パケット行先アドレスをその
イーサネットＬＡＮに有しそして同じセグメントバスを
共用する別のＢＲＥＰポートは、パケットを検出し、そ
してそれをそのイーサネットＬＡＮへ、ひいれは、その
リモートノードへ送る。内部アドレスフィルタ機構がイ
ネーブルされた場合には、ＢＲＥＰポートは、簡単な学
習プロセスを使用して、それが１つ以上のリモート端末
ステーションに接続されたかどうか検出すると共に、リ
モートノード接続がまだ有効であるかどうか決定する。

【０１０１】ＢＲＥＰポートは、そのリモートノードか
ら受け取った最後の有効なソースアドレスをレジスタｕ
ｎｉ ａｄｄｒｅｓｓ ｒｅｇｉｓｔｅｒに記憶する。
このｕｎｉ ａｄｄｒｅｓｓ ｒｅｇｉｓｔｅｒに記憶
されたソースアドレスがまだ有効である間に、ＢＲＥＰ
ポートは、その送給されたパケットの行先アドレスフィ
ールドを、それが記憶するアドレスと比較する。送給さ
れたパケットのアドレスが記憶されたアドレスに一致す
る場合には、ＢＲＥＰポートは、ＰＫＴ ＡＢＯＲＴ Ｌ
信号をプルダウンすることにより、同じセグメントを共
用する他のＢＲＥＰポートに、現在送給されたパケット
をアボートするよう通知する。

【０１０２】他のＢＲＥＰポートは、パケット送給が開
始してから最初の１６バイトの時間中にＰＫＴ ＡＢＯ
ＲＴ Ｌ信号のデアサーションを検出したときに、現在
ロードされたパケットを、パケット終了通知が検出され
るまでアボートする。送給されたパケットは、ＰＫＴ
ＡＢＯＲＴ Ｌ信号を検出するＢＲＥＰポートにより他
のリモート端末ステーションへ送信されない。最初の１
６バイトの時間の後に、ＰＫＴ ＡＢＯＲＴ Ｌのデア
サーションが検出された場合には、ポートは、現在ロー
ドされたパケットをアボートしてはならず、それが送信
される。

【０１０３】送給（ブロードキャスト）及びマルチキャ
ストパケットは、ＰＫＴ ＡＢＯＲＴ Ｌ信号のデアサ
ーションが検出されない限り、常に、リモート端末ノー
ドへ送られる。この内部アドレスフィルタ機構は、Ｖａ
ｌｉｄ ｂｉｔ（Ｖ ｂｉｔ）及びＦｌｏｏｄ ｂｉｔ
（Ｆ ｂｉｔ）を用いて各ポートにより実施される。パ
ケットのフィルタ動作は、これらビットの状態に基づ
く。

【０１０４】テーブル５は、Ｖ ｂｉｔ及びＦ ｂｉｔ
の値と、それらの値から生じる動作とを示す。 Ｖ ｂｉｔ Ｆ ｂｉｔ ポートの動作 ０ １ パケットが最初にロードされてから最初の１６ビ ット時間内にＰＫＴ ＡＢＯＲＴ Ｌ信号が低と 検出されたときに、現在ロードされたパケットの みをフィルタする。 １ １ パケットが最初にロードされてから最初の１６ビ ット時間内にＰＫＴ ＡＢＯＲＴ Ｌ信号が低と 検出されたときに、現在ロードされたパケットの みをフィルタする。 記憶された行先アドレスフィールドがポートのｕ ｎｉ ａｄｄｒｅｓｓ ｒｅｇｉｓｔｅｒ値に一 致するときにＰＫＴ ＡＢＯＲＴ Ｌ信号をデア サートする。 １ １ 記憶された行先アドレスフィールドがｕｎｉ ａ ｄｄｒｅｓｓ ｒｅｇｉｓｔｅｒ値に一致すると きにＰＫＴ ＡＢＯＲＴ Ｌ信号をデアサートす る。 記憶された行先アドレスフィールドがｕｎｉ ａ ｄｄｒｅｓｓ ｒｅｇｉｓｔｅｒ値に一致しない ときは、現在ロードされたパケットをフィルタす る。 テーブル５ 種々のＶ ｂｉｔ及びＦ ｂｉｔモードのもとでのポートの 振る舞い

【０１０５】有効ビットの機能 ｕｎｉ ａｄｄｒｅｓｓ ｒｅｇｉｓｔｅｒに記憶され
たソースアドレスがまだ有効であることを照合するため
に、各ＢＲＥＰポートは、Ｔ１タイマー及びＶａｌｉｄ
ｂｉｔ（Ｖ ｂｉｔ）を維持する。有効パケット（有
効長さ及び正しいＦＣＳフィールドをもつイーサネット
又は８０２．３パケット）が受け取られたときに、Ｔ１
タイマーがセットされ、Ｖ ｂｉｔがセットされ、そして
ｕｎｉ ａｄｄｒｅｓｓ ｒｅｇｉｓｔｅｒがパケット
のソースアドレスフィールドを記憶する。Ｖ ｂｉｔが
セットされた間に、送給されたパケットの行先アドレス
がポートのｕｎｉ ａｄｄｒｅｓｓ ｒｅｇｉｓｔｅｒ
に一致する場合には、ポートは、ＰＫＴ ＡＢＯＲＴ
Ｌピンをプルダウンしなければならない。

【０１０６】Ｖ ｂｉｔのアサーション及びデアサーシ
ョンのルールを以下のテーブル６に要約する。 現在 次の 遷移 新たな状態に入る間に 状態 状態 条件 実行される動作 Ｘ １ 有効アドレス Ｔ１タイマーをセットする。 受信 V bit=1 uni address register= 受信したソ ースアドレス もし（uni address register != 受 信した有効ソースアドレス）である場合 には、Ｔ２タイマーをセットする。 １ ０ Ｔ１タイマー V bit=1 経過、又は ポート初期化 テーブル６ Ｖ ｂｉｔの機能

【０１０７】フラッドビットの機能 各ＢＲＥＰポートは、それが単一の端末ステーションに
接続されたか又は多数の端末ステーションに接続された
かを識別することが必要である。各ポートは、Ｖａｌｉ
ｄ ｂｉｔに加えて、Ｔ２タイマー及びＦｌｏｏｄ ｂ
ｉｔ（Ｆ ｂｉｔ）を維持する。Ｆ ｂｉｔのアサーシ
ョン及びデアサーションのルールを以下のテーブル７に
示す。 現在 次の 遷移 新たな状態に入る間に 状態 状態 条件 実行される動作 Ｘ １ (uni address register!= F bit=1 有効受信ソースアドレス）又は Ｔ１タイマー経過、又はポート 初期化 １ ０ Ｔ２タイマー経過且つ f bit=0 valid packet received 但し、ｖａｌｉｄ ｐａｃｋｅｔ ｒｅｃｅｉｖｅｄ＝有効長さ及び正しいＦ ＣＳをもつイーサネット又は８０２．３パケット テーブル７ フラッドビット即ちＦ ｂｉｔの機能

【０１０８】図２０は、有効ビットＶ ｂｉｔ、フラッ
ドビットＦ ｂｉｔ、タイマーＴ１及びタイマーＴ２を
セットするためのフローチャートである。ブロック１３
０２において、システムが初期化される。ブロック１３
０４において、Ｖ ｂｉｔがクリアされ、そしてＦ ｂ
ｉｔがセットされる。ポートに接続されたイーサネット
ローカルエリアネットワークから受け取られたパケット
において有効アドレスが検出された場合には、システム
はブロック１３１０へ進む。ブロック１３１０におい
て、Ｖ ｂｉｔがセットされ、Ｆ ｂｉｔがセットさ
れ、タイマーＴ１がセットされ、タイマーＴ２がセット
され、そしてｕｎｉ ａｄｄｒｅｓｓ ｒｅｇレジスタ
には、ポートに接続されたイーサネットローカルエリア
ネットワークから受け取られたパケットのソースアドレ
スがロードされる。

【０１０９】次いで、システムはブロック１３１２へ進
み、ポートに接続されたイーサネットローカルエリアネ
ットワークからの別の有効パケットの受信を待機する。
ブロック１３１２において、システムは、有効パケット
の受信をチェックし、そしてブロック１３１６におい
て、タイマーＴ１を時間経過についてテストする。タイ
マーが時間経過していない場合には、システムはブロッ
ク１３１２に戻り、有効パケットの受信をチェックし続
ける。タイマーＴ１が時間経過した場合には、システム
は、経路１３１８に沿ってブロック１３０４に戻る。タ
イマーＴ１の時間経過は、ブロック１３１０においてレ
ジスタｕｎｉ ａｄｄｒｅｓｓ ｒｅｇに記憶されたア
ドレスが尽きたことを意味する。ブロック１３１２にお
いて有効パケットを検出すると、システムは、ブロック
１３２０に進む。

【０１１０】ブロック１３２０において、タイマーＴ１
がセットされ、システムはブロック１３２２へ進む。ブ
ロック１３２２において、ブロック１３１２で検出され
たパケットのソースアドレスフィールドが、レジスタｕ
ｎｉ ａｄｄｒｅｓｓ ｒｅｇの内容、即ちブロック１
３０６で受け取られたパケットのソースアドレスと比較
される。これらアドレスが一致する場合には、システム
はブロック１３２４に進み、タイマーＴ２の時間経過が
チェックされる。Ｔ２が時間経過した場合は、システム
が経路１３３０に沿ってブロック１３１２へ復帰する。
Ｔ２が時間経過しない場合には、システムはブロック１
３３２へ進む。ブロック１３３２において、Ｆ ｂｉｔ
がクリアされる。次いで、システムは、経路１３３０に
沿ってブロック１３１２へ復帰する。

【０１１１】図２０に示すシステムの動作は、次の通り
である。Ｆ ｂｉｔは、ポートが１つのステーションの
みに接続されたことを指示するために「０」にセットで
きるが、Ｆ ｂｉｔは、有効ビットＶ ｂｉｔの値が１
に等しいことにより指示されるように、レジスタｕｎｉ
ａｄｄｒｅｓｓ ｒｅｇに記憶されたアドレスがまだ
有効であることがタイマーＴ１で決定された場合にのみ
「０」にセットすることができる。レジスタｕｎｉ ａ
ｄｄｒｅｓｓ ｒｅｇに記憶されたリモートノードアド
レスが有効でないときには、Ｖ ｂｉｔの値が「０」で
あり、Ｆ ｂｉｔの値がブロック１３０４において
「１」にセットされる。

【０１１２】フィルタ動作におけるポート表示は、次の
通りである。Ｖ ｂｉｔは、ｕｎｉ ａｄｄｒｅｓｓ ｒ
ｅｇｉｓｔｅｒに記憶されたアドレスが有効である場合
を定義し、このアドレスが有効でない（即ちＶ ｂｉｔ
＝０）場合に、ポートは、同じセグメントバスを共用す
る他のポートに、パケットの行先アドレスとポートの記
憶されたソースアドレスとの間に一致があるときにパケ
ットをフィルタ除去することを通知しない。このモード
において、Ｆ ｂｉｔの値は「１」にセットされ、これ
は、ポートが１つ以上の端末ステーションに接続される
と仮定されることを意味する。

【０１１３】Ｖ ｂｉｔがセットされ（Ｖ ｂｉｔ＝
１）、記憶されたリモートノードのソースアドレスがま
だ有効であることを意味するときには、ポートは、それ
が１つ以上の端末ステーションに接続されたかどうか識
別するように試みる（中継装置又はバッファ型中継装置
を介して）。ポートは、それが１つのステーションのみ
に接続されたことを検出すると、Ｆ ｂｉｔを「０」に
セットし、さもなくば、Ｆ ｂｉｔの値を「１」に保持
する。ポートが１つのステーションのみに接続されたこ
とを指示するためにＦ ｂｉｔが「０」にセットされた
ときには、その１つのステーションの記憶されたアドレ
スがまだ有効であってタイマーＴ１の時間経過により尽
きていないことを指示するためにＶ ｂｉｔの値が
「１」でなければならない。

【０１１４】Ｆ ｂｉｔが「０」にセットされたいずれ
のポートも、そのポートのレジスタｕｎｉ ａｄｄｒｅ
ｓｓ ｒｅｇに記憶されたアドレスに等しい行先アドレ
スを有するセグメントバスに送給されたパケットを検出
すると、ラインＰＫＴ ＡＢＯＲＴ Ｌをプルダウン
し、これにより、他のポートに、それらがセグメントバ
スからそれらのイーサネットローカルエリアネットワー
クへパケットを送信する必要がないことを通知する。Ｆ
ｂｉｔが「０」にセットされたポートは、そのイーサ
ネットローカルエリアネットワークに取り付けられた行
先ステーションを有する唯一のポートである。

【０１１５】外部アドレスフィルタ機能：図２１は、ア
ドレスフィルタ動作のための外部内容アドレス式メモリ
ＣＡＭとの動作を示すブロック図である。ＢＲＥＰベー
スのシステムは、システム性能を更に改善するためにユ
ーザが外部ＣＡＭロジックを取り付けられるようにす
る。外部ＣＡＭと作用するときは、内部アドレスフィル
タモード制御ビットがディスエイブルされ（ｃｌｅａｒ
ｖ ｂｉｔがセットされるＯＰＭ〔ｉ〕＜２３＞）そ
して外部ＣＡＭモード制御ビットがイネーブルされる。
このモードにおいて、ＰＫＴ ＡＢＯＲＴ Ｌ〔ｉ〕が
外部ＣＡＭロジックからＢＲＥＰセグメントの各々に出
力される。

【０１１６】ＣＡＭは、マネージメントエージェントに
より初期化された後に、パケットがセグメントバス上を
送給される間に行先アドレスフィールドを検出し、そし
てそれをＣＡＭの内容テーブルと比較する。ＨＩＴが検
出された場合に、ＣＡＭロジックは、送給されたパケッ
トのターゲットでないポートへの全てのＰＫＴ ＡＢＯ
ＲＴ Ｌ〔ｉ〕信号をデアサートする。ＭＩＳＳが検出
された場合には、ＰＫＴ ＡＢＯＲＴ Ｌ〔ｉ〕信号が
アサートされたままとなり、従って、全てのポートがそ
の送給されたパケットを送信する。ＢＲＥＰのマネージ
メントエージェントは、学習；アドレスの追加及び除去
のようなアドレステーブル管理動作；及びエージングを
実行する。

【０１１７】バックプレッシャー バックプレッシャーアルゴリズム ＲＸ ＦＩＦＯの１６６４バイト未満の転送が解放とな
りそしてリモートノードがＢＲＥＰの流れ制御データ転
送機構を使用できないときには、ＢＲＥＰのポートは、
バックプレッシャーモードに入る。バックプレッシャー
の考え方は、付加的なＲｘパケットを遅延するために物
理的なリンクにキャリアアクティビティを慎重に発生す
ることである。

【０１１８】ＢＲＥＰは、物理的なリンクのバックプレ
ッシャー処理のために次の２つの異なるアルゴリズムを
実施する。 １．特殊なＢＰパケットを用いたＢＰ ２．各受信パケットに対する衝突 ２つのＢＰモードは、排他的である。第１のモードがイ
ネーブルされた場合に、ＢＲＥＰポートがＴＸパケット
又はその一部分をＴＸ ＦＩＦＯにロードしている場合
には、このパケットがバックプレッシャー処理に用いら
れる。さもなくば、ＴＸ ＦＩＦＯが空である場合に
は、ＢＲＥＰは、セクション４．５．２にフォーマット
が詳細に示された特殊なＢＰパケットを発生し、そして
このパケットをバックプレッシャー処理に使用する。

【０１１９】ＢＲＥＰポートのバックプレッシャーの間
に衝突が起きた場合には、ＢＲＥＰポートは、送信を延
期し、最小のＩＰＧを待機し（０．９６マイクロ秒）そ
して送信を再試みする。しかしながら、全バックプレッ
シャープロセス中に、ＢＲＥＰポートは、０のバックオ
フ限界を維持する。これは、リモートノードが、達成し
ようと試みる成功裡な送信を遅延するよう保証する。あ
るポートがＢＰパケットを送信する間に、ＴＸパケット
がポートにロードされる。この場合に、ポートは、ＢＰ
パケットではなくこのＴＸパケットでバックプレッシャ
ー処理を直ちにスタートしなければならない。それ故、
ポートは、現在送信されたＢＰパケット（６４バイト以
上を除く）を剥離し、そして有効なＣＲＣを添付する。
次いで、ＢＲＥＰは、ロードされたＴＸパケットでバッ
クプレッシャー処理を続ける。

【０１２０】このパケットが送信された後に、ＢＲＥＰ
ポートは、付加的なパケットが送信のために準備されな
い限り、ＢＰパケットでのバックプレッシャー処理を再
開する。ＢＲＥＰポートがバックプレッシャーモードを
出ると、公称バックオフを再開する。イーサネットアル
ゴリズムからの唯一の促進は、最大のバックオフ限界が
１０ではなくプログラム可能な値であることである。Ｂ
Ｐパケットを送信している間にＢＲＥＰポートがバック
プレッシャーモードを出る場合には、ＢＰパケット送信
を直ちに停止し（パケット長さ≧６４バイト）、それを
良好なＣＲＣでクローズし、そして通常の動作を再開す
る。

【０１２１】以下のテーブル９及びテーブル９は、ＦＩ
ＦＯの状態に基づいてＢＲＥＰの振る舞いを詳細に示
す。 ローカルBREP ローカルBREP 振る舞いの説明 Rx FIFO Tx FIFO 満杯 空き ローカルBREPは、BPパケットでリモー トノードをバックプレッシャー処理す る。 backoff limit=0 空き 満杯 ローカルBREPは、ロードされたパケッ トを２進指数関数的バックオフルール に基づいて送信する。 満杯 満杯 ローカルBREPは、ロードされたパケッ トをbackoff limit=0 で送信する。 テーブル８ 特殊なバックプレッシャーパケットを用いたバック プレッシャーの振る舞い

【０１２２】以下のテーブル９は、第２のＢＰモード
（各受信パケットに衝突する）がイネーブルされた場合
のＢＲＥＰポートの振る舞いを要約するものである。 現在 次の 遷移 新たな状態に入る間に 状態 状態 条件 実行される動作 アイドル １ BP Mode且つ 96ビット長さのJAM パターン (TX FIFOが空) を送信することにより到来パ 且つ（パケット ケットと衝突する が受信される） アイドル ２ BP Mode且つ ロードされたパケットをバッ (TX FIFOが空 クオフ限界＝０で送信する でない） １ アイドル 完了したJAM パターンの送信 ２ アイドル 完了したロード されたパケットの送信 テーブル９ 各受信パケットバックプレッシャーモードにおける 衝突状態のもとでのポートの振る舞い

【０１２３】ＢＰパケットフォーマット 行先アドレス＝プログラム可能な値（ＤＡＩ〔Ｉ〕、Ｄ
Ａ２〔ｉ〕レジスタにおいてプログラムされる） ソースアドレス＝Ｍｙ Ｓｏｕｒｃｅ Ａｄｄｒｅｓｓ
（ＳＡ１〔Ｉ〕、ＳＡ２〔ｉ〕レジスタにおいてプログ
ラムされる） タイプ＝ＢＰ（プログラム可能な値） ６４＜長さ＜１５１８バイト

【０１２４】ＢＰパケットフィルタ動作 ＢＰパケットは、真の情報を含まない。それらは、媒体
ビジーを保持するためにのみ使用される。それ故、リモ
ートＢＲＥＰポートからこのようなパケットを受信する
ＢＲＥＰポートは、それらをフィルタ除去し、それらを
ピアポートへ送給しない。パケットのフィルタ動作は、
ＢＰパケット形式フィールドに基づいて行われる。

【０１２５】流れ制御 全体的なシステム性能を改善するために、ＢＲＥＰポー
トは、そのリモートノードが同じ流れ制御を使用できる
ときに独特の流れ制御機構を使用する。ＢＲＥＰの流れ
制御機構は、「クレジットベース」の機構である。クレ
ジットは、特殊な合法的６４バイトの流れ制御パケット
において送信される。流れ制御パケットは、ポイント対
ポイントリンクにおいて構成された２つの流れ制御可能
なデバイス間で交換される。これらのパケットは、受信
器のＦＩＦＯに使用できるバッファスペースをバイトで
表すクレジット情報を含む。新たな合法的クレジットパ
ケットをリモートノードから受け取ると、ローカル受信
器は、クレジット情報を引き出し、そして送信マシンの
クレジットカウントを更新する。

【０１２６】送信器は、リモート受信器のクレジット値
をその「バイトカウント」カウンタに保持する。送信器
は、次のいずれかのときに新たなパケットを送信するこ
とが許される。そのバイトカウント値が１６０８バイト
よりも大きい、又は全長がそのバイトカウント値より短
い完全パケットを記憶する。送信器は、それが送信する
各バイトごとにＢｙｔｅ Ｃｏｕｎｔを減少する。送信
器は、リモートノードから有効なクレジットパケットを
受信するとそのバイトカウントを更新する。有効なクレ
ジットパケットとは、正しいＦＣＳを有するパケット
で、そのフォーマットは、以下の「流れ制御パケットフ
ォーマット」のセクションで説明する。

【０１２７】受信器は、新たなクレジットパケットをい
つ発生しそして送信するかを決定するためにリモート送
信器のＢｙｔｅ Ｃｏｕｎｔをトレースする。リモート
送信器のＢｙｔｅ Ｃｏｕｎｔを追跡するために、受信
器は、次の２つのカウンタを保持する。 実際のＲＸ ＦＩＦＯ ｓｉｚｅカウンタ：これは、実
際に使用できる受信ＦＩＦＯを表す。これは、各バイト
を受信するたびに減少され、そして各バイトを取り出す
たびに増加される。 ｖａｌｕｅ ｓｅｎｔカウンタ：これは、リモート送信
者のｂｙｔｅ ｃｏｕｎｔをトレースする。このｖａｌ
ｕｅ ｓｅｎｔカウンタには、リモート送信器へ送られ
たクレジット情報である更新された値（ＲＸ ＦＩＦＯ
ｓｉｚｅカウンタ − ＦＣＴＬ Ｄｅｌａｙ）がロ
ードされ、そして各バイトが受け取られてＲＸ ＦＩＦ
Ｏに記憶されるたびに減少される。 但し、ＦＣＴＬ Ｄｅｌａｙは、次の遅延を考慮する。
ラウンドトリップ遅延；流れ制御パケット送信遅延（流
れ制御パケット長さ）；送信器及びリモート受信器の処
理時間；及びＲＸ ＦＩＦＯ動作のためにとられる内部
余裕。

【０１２８】受信器は、新たなクレジットパケットを次
の場合に発生する。（ｖａｌｕｅ ｓｅｎｔカウンタ＜
１６６４バイト）且つ（（ＦＩＦＯ ｓｉｚｅカウンタ
− ＦＣＴＬ Ｄｅｌａｙ）＞３Ｋバイト、又は最後
のクレジットパケットが送信されてから０．３３５秒が
経過した、又は以下の「リモートノード流れ制御識別」
のセクションに述べる識別プロセス中である）。発生さ
れたクレジットパケットは、ロードされたＴＸパケット
より高い送信の優先順位を有する。

【０１２９】更に、受信器は、全二重の流れ制御ＦＤＸ
ＦＣＴＬモードで作用する間に、ＴＸ ＦＩＦＯが空
であり又はそのロードされたパケットを送信することが
できず且つ（ＦＩＦＯ ｓｉｚｅカウンタ − ＦＣＴ
Ｌ ＤＥＬＡＹ）＞ｖａｌｕｅ ｓｅｎｔカウンタであ
るときに、クレジットパケットを送信する。ＢＲＥＰポ
ートは、リモートノードから流れ制御パケットを受け取
ると、そのクレジット情報を引き出す。ＢＲＥＰポート
は、次いで、これらのパケットをフィルタ除去し、そし
てそれらをセグメントバスを経てそのピアポートへ送給
しない。

【０１３０】図２２には、流れ制御カウンタ間の関係が
示されている。ＢＲＥＰポート１１５０２は、「流れ制
御」の制御下でＢＲＥＯポート２ １５０４へパケット
を送信する。ＢＲＥＰポート１ １５０２は、端末ステ
ーションでもよいし、ＳＲＥＰ中継装置でもよいし、又
はＢＲＥＰポート流れ制御プロトコルを実施するポート
を有する何らかの装置でもよい。クレジットは、「流れ
制御パケット」１５０６において受信ポート１５０４か
ら送信ポート１５０２へ送られ、受信ポート１５０４へ
送られるパケットの数を制限する。受信ポート１５０４
の受信ＦＩＦＯ１５０８は、送信ポート１５０２の送信
ＦＩＦＯ１５１０からパケットを受け取り、そして受信
ＦＩＦＯ１５０８は、それが受け取るパケットを受信Ｓ
ＲＥＰ中継装置１５１６のセグメントバス１５１２に送
給することにより排出される。

【０１３１】ｖａｌｕｅ ｓｅｎｔブロック１５２０
は、受信ＦＩＦＯ１５０８のサイズ、受信ＦＩＦＯ１５
０８に含まれたバイトの数、既に送信されたクレジット
パケット１５０６に許されたバイトの数、及び送信ＦＩ
ＦＯ１５１０から受け取ったバイトの数を追跡し、別の
「流れ制御パケット」１５０６を送信ポート１５０２へ
いつ送信できるかを決定する。決定された数のバイトを
受信ＦＩＦＯ１５０８に送信するために送信ＦＩＦＯ１
５１０に対する許可と共に別の「流れ制御パケット」１
５０６を送信できることがｖａｌｕｅ ｓｅｎｔブロッ
ク１５２０で決定されると、「流れ制御パケット」１５
０６が受信ポート１５０４から送信ポート１５０２へ送
信される。送信ＦＩＦＯ１５１０により送信することの
できる決定されたバイト数は、「流れ制御パケット」１
５０６において情報フィールドＣｒｅｄｉｔ Ｖａｌｕ
ｅ Ｓｅｎｔに含まれる。「流れ制御パケット」のフォ
ーマットを以下のテーブルに示す。

【０１３２】流れ制御パケットのフォーマット 行先アドレス ６バイト ソースアドレス ６バイト 形式 １ワード ＯｐＣｏｄｅ １ワード Ｃｒｅｄｉｔ Ｖａｌｕｅ Ｓｅｎｔ １ワード パッディング ４２バイト ＦＣＳ ４バイト 流れ制御パケットは、長さが６４バイトであり、従っ
て、このパケット長さを形成するためにパッディングは
４２バイトにセットされる。

【０１３３】流れ制御パケットのフィールドは、次のよ
うに定義される。 行先アドレス＝プログラム可能な値 ソースアドレス＝Ｍｙ Ｓｏｕｒｃｅ Ａｄｄｒｅｓｓ
（プログラム可能な値） 形式： プログラム可能な値 ＯｐＣｏｄｅ： プログラム可能な値 Ｃｒｅｄｉｔ Ｖａｌｕｅ Ｓｅｎｔ： バイト

【０１３４】リモートノードの流れ制御識別 流れ制御の初期化プロセスは、マネージメントユニット
により制御される。流れ制御の自動検出の考え方は、リ
モートノードがＢＲＥＰの流れ制御動作を実行できるか
どうかチェックすることである。媒体独立のインターフ
ェイスＭＩＩは、規格８０２．３ｕ、１９９５年、第２
２章、第３７ページから説明されている。１００ＢＡＳ
Ｅ−Ｔ４規格の媒体独立のインターフェイスＭＩＩ−Ｔ
４は、規格８０２．３ｕ、１９９５年、第２３章、第８
１ページから説明されている。

【０１３５】１００ＢＡＳＥ−ＴＸ規格の媒体独立のイ
ンターフェイスＭＩＩ−ＴＸは、規格８０２．３ｕ、１
９９５年、第２４章、第１５７ページ及び第２５章、第
１９３ページから説明されている。ポートのＮＷａｙ能
力は、ＩＥＥＥ規格８０２．３ｕ、第２８章、第２３５
ページから自動ネゴシエーションプロトコルとして定義
されている。ＮＷａｙ機能は、リンクの両端に接続され
た２つのノード（ポイント対ポイント接続）がそれらの
間で情報を交換しそして自動構成アルゴリズムを実行で
きるようにする。

【０１３６】ＢＲＥＰポートは、そのＰＨＹデバイスか
ら次の能力を必要とする。 ＭＩＩ ＴＸ ＰＨＹ： ＮＷａｙ能力 ＦＤＸ、ＦＣＴＬサポート ＩＩインターフェイスによるマネージ能力 ＭＩＩ Ｔ４ ＰＨＹ： ＮＷａｙ能力 ＦＣＴＬサポート ＭＩＩインターフェイスによるマネージ能力 ＴＸ Ｓｙｍｂｏｌ ＰＨＹ： ＦＤＸサポート

【０１３７】ＢＲＥＰポートは、それがローカル媒体独
立インターフェイスの物理的インターフェイスＭＩＩ
ＰＨＹに接続されたことを識別すると、そのリモートノ
ードがＮＷａｙ能力があるかどうかそしてその形式が
「ＴＸ」であるか「Ｔ４ ＰＨＹ」であるかを識別する
よう試みる。リモートノードがＮＷａｙサポートされる
ときには、マネージメントユニットは、自動構成プロセ
スにより、リモートノードのＦＣＴＬ能力について見出
す。リモートノードがＦＣＴＬを実行できることを報告
すると、マネージメントユニットは、ＢＲＥＰの動作モ
ードを全二重流れ制御ＦＤＸ ＦＣＴＬ又は半二重流れ
制御ＨＤＸ ＦＣＴＬのいずれかにセットする。次い
で、マネージメントユニットは、流れ制御自動検出を行
うようにＢＲＥＰに指令する。

【０１３８】リモートノードがＢＲＥＰの流れ制御機構
をサポートしない場合には、ＢＲＥＰポートがマネージ
メントユニットに通知し、そしてＢＲＥＰポートはその
流れ制御初期化プロセスを停止する。マネージメントユ
ニットは、ＦＣＴＬ欠陥を検出すると、ＢＲＥＰポート
がＢＲＥＰクライエント動作モードで働くよう初期化さ
れた（ＢＲＥＰがＢＰ機構を使用する）ときに、リンク
を半二重ＨＤＸとして再確立する。

【０１３９】図２３は、ローカルＰＨＹデバイスがＭＩ
Ｉ Ｔ４ ＰＨＹである場合にリモートノード能力を識
別するのに必要な段階を示すフローチャートである。ブ
ロック１６０２において、ＢＲＥＰチップ又はＳＲＥＰ
中継装置のマネージメントコードは、リモートポートが
Ｔ４ポートであるかどうか決定するテストを行い、もし
そうでなければ、システムは、ブロック１６０４へ進
み、システムがリモートポートと共に動作できないこと
を指示する。

【０１４０】リモートポートがＴ４である場合に、シス
テムは、ブロック１６０６へ進む。ブロック１６０６で
は、ポートが流れ制御セッションを設定する必要がある
かどうか決定される。その答えが「イエス」の場合に
は、システムは、ブロック１６１０へ進む。その答えが
「ノー」の場合には、システムは、ブロック１６１２へ
進む。ブロック１６１２は、以下で詳細に説明する。ブ
ロック１６０２、１６０４及び１６０６の機能は、マネ
ージメントコードにより行われる。ブロック１６１０、
１６２０、１６２２、１６３０及び１６４４に示された
機能は、ＢＲＥＰチップ内のロジックにより作用され
る。

【０１４１】ブロック１６１０では、ポートが流れ制御
パケットを周期的に送信する。周期的な送信は、ＴＢＤ
スロットにより指示された便利な時間周期を使用する。
ブロック１６２０では、ポートは、ＢＲＥＰの流れ制御
パケットを受け取ったかどうか決定するためのテストを
行う。その答えが「イエス」である場合には、ポート
は、ＢＲＥＰの流れ制御パケットを受け取っており、次
いで、システムは、ブロック１６２２へ進み、ポート
は、リモートポートとの半二重流れ制御セッションを設
定する。又、ブロック１６２２において、ＨＤＸ ＦＣ
ＴＬモードに入り、フラグＦＣＴＬ Ｏｎがセットされ
る。

【０１４２】ブロック１６２０において、ＢＲＥＰチッ
プの流れ制御パケットが検出されない場合に、システム
は、ブロック１６３０へ進む。ブロック１６３０におい
て、システムは、ＢＲＥＰの流れ制御パケットではない
パケットが受け取られたかどうかテストする。非流れ制
御パケットが受け取られない場合には、システムは、ブ
ロック１６１０へ復帰する。非流れ制御パケットが受け
取られた場合には、システムは、ブロック１６１２へ進
む。

【０１４３】破線で示されたブロック１６１２内の機能
は、マネージメントコードにより作用される。ブロック
１６１２において、システムは、ブロック１６４０に入
る。ブロック１６４０では、マネージメントコードは、
ＢＲＥＰポートを初期化し、そしてシステムは、ブロッ
ク１６４２へ進む。ブロック１６４２では、マネージメ
ントユニットは、リモートポートとの流れ制御を伴わず
にセッションを確立する。次いで、システムは、ブロッ
ク１６４４へ進み、クライエントポートとのＢＲＥＰポ
ートセッションが流れ制御なしで確立される。

【０１４４】図２４は、ローカルＰＨＹデバイスがＭＩ
Ｉ ＴＸ ＦＤＸ ＰＨＹである場合にリモートポート
の能力を識別するのに必要な段階を示すフローチャート
である。ブロック１７０２において、ＢＲＥＰチップポ
ートは、リモートポートがＮＷａｙ能力をもつかどうか
決定するためにリモートポートに質問する。リモートポ
ートがＮＷａｙ能力をもたない場合は、システムはブロ
ック１７０４へ進み、そこで、図２５のプロセスへと進
む。リモートポートがＮＷａｙ能力をもつ場合には、シ
ステムは、ブロック１７０６へ進む。ブロック１７０
２、１７０４、１７０６及び１７１０の機能は、マネー
ジメントコードによって作用される。対照的に、ブロッ
ク１７１４、１７１６、１７２０、１７２２及び１７３
４の機能は、ＢＲＥＰチップのロジックにより作用され
る。

【０１４５】ブロック１７０６において、リモートポー
トは、それがＴＸ能力をもつかどうか決定するために質
問される。リモートポートがＴＸ能力をもたない場合に
は、システムはブロック１７０８へ進み、リモートノー
ドがＢＲＥＰチップポートと作用できないことが決定さ
れる。リモートポートがＴＸ能力をもつことがブロック
１７０６で決定されると、システムはブロック１７１０
へ進む。ブロック１７１０において、ＢＲＥＰは、ポー
トを流れ制御（ＦＣＴＬ）セッション又は全二重（ＦＤ
Ｘ）セッションとして設定することが望まれるかどうか
決定する。その答えが「ノー」の場合には、システム
は、ブロック１７１２へ進む。ブロック１７１２は、以
下で詳細に説明する。

【０１４６】ブロック１７１０の答えが「イエス」であ
って、流れ制御又は全二重が所望される場合には、シス
テムは、ブロック１７１４へ進む。ブロック１７１４に
おいて、ＢＲＥＰポートは、ＦＣＴＬパケットとして指
示された流れ制御パケットを周期的に送信する。周期的
とは、各ＴＢＤタイムスロットごとにパケットが送信さ
れることである。パケットの送信後に、システムはブロ
ック１７１６へ進む。ブロック１７１６では、システム
は、ＢＲＥＰポートの流れ制御パケットが受け取られた
かどうか決定するためにテストを行う。ＢＲＥＰチップ
の流れ制御パケットが受け取られた場合には、システム
は、ブロック１７２０へ進む。

【０１４７】ブロック１７２０において、ポートは、流
れ制御との全二重セッションを設定してそれに入る。
又、ポートは、ＦＤＸ ＦＣＴＬ ｍｏｄｅに入り、そ
してＦＣＴＬ Ｏｎフラグがセットされる。流れ制御パ
ケットが受け取られたことがブロック１７１６において
見出されない場合には、システムはブロック１７２２へ
進む。ブロック１７２２において、流れ制御パケットで
はないパケットが受け取られたかどうか決定するための
テストが行われる。このような非流れ制御パケットが受
け取られない場合には、システムは、ブロック１７１４
へ復帰する。非流れ制御パケットが実際に受け取られた
場合には、システムは、ブロック１７１２へ進む。

【０１４８】破線で示されたブロック１７１２の機能
は、マネージメントコードにより実行される。ブロック
１７１２において、システムは、ブロック１７３０へ進
む。ブロック１７３０では、システムは、リモートポー
トとの半二重リンクを、流れ制御を使用せずに、形成す
る。ブロック１７３０から、システムは、ブロック１７
３２へ進む。ブロック１７３２では、システムは、マネ
ージメント動作によりポートを始動する。次いで、シス
テムは、ブロック１７３４へ進む。ブロック１７３４で
は、ＢＲＥＰチップは、リモートポートとのセッション
を流れ制御なしに半二重接続として確立する。

【０１４９】図２５は、ローカルＰＨＹデバイスがＴＸ
記号インターフェイスであるか又はリモートノードがＮ
Ｗａｙ能力をもたないものである場合にリモートノード
能力を識別するのに必要とされる段階を示すフローチャ
ートである。ローカルＰＨＹデバイスが記号インターフ
ェイス（ＴＸ ＦＤＸ能力をもつ）を有するか、又はリ
モートノードがＮＷａｙ能力をもたないものである場合
に、ＢＲＥＰポートは、次の前段部パターンの７つのバ
イトが先行しそしてＳＦＺパターンが後に続く流れ制御
パケットを送信する。 １０１０１０１０ １０１０１０１０ １０１０１０１０ １０１０１０１０ １０１０１０１０ １０１０１０１０ １０１０１０１０ ＳＦＺパターンは、最後にゼロのパターンを伴う特殊な
スタートフレームデリミッタである。 １０１０１０００ このＳＦＺパターンは、ＢＲＥＰポートの流れ制御パケ
ットであるフレームの検出のスタートを指示する。

【０１５０】ＢＲＥＰノードは、リンク初期化プロセス
中にそのリモートノードからＳＦＺパターンを伴うパケ
ットを受け取ると、そのリモートノードがＦＤＸ流れ制
御能力をもつと決定し、そしてＦＣＴＬ ＦＤＸパケッ
ト交換プロトコルへと進む。図２５を参照すれば、ＢＲ
ＥＰノードは、ブロック１８０２の始動段階で始まる。
ブロック１８０２において、モードは「スクランブラー
ロックなし」にセットされ、そしてシステムは、ブロッ
ク１８０４に進む。ブロック１８０４では、ＢＲＥＰチ
ップポートは、アイドルストリームをリモートポートへ
送信する。ブロック１８０６では、ポートは、記号リン
ク及びスクランブラーがリモートポートから到来するア
イドルストリームにロックされるかどうかテストし、も
しそうであれば、システムはブロック１８０６へ進む。
記号リンク及びスクランブラーがアイドルストリームに
ロックされない場合には、システムはブロック１８０４
に復帰し、アイドルストリームの送信を続ける。

【０１５１】ブロック１８０６において、システムは、
「スクランブラーロック状態」をセットし、そしてシス
テムは、ブロック１８０８へ進む。ブロック１８０８に
おいて、マネージメントコードは、非ＮＷａｙフラグを
セットすると共に、タイマー即ちＴ Ｄタイマーもセッ
トする。次いで、システムは、ブロック１８１０へ進
む。ブロック１８１０では、システムは、ＳＦＺパケッ
トを周期的に送信する。この周期性とは、各ＴＢＤタイ
ムスロットごとに一度パケットを送信することである。
ブロック１８１０から、システムは、ブロック１８１２
へ進む。

【０１５２】ブロック１８１２では、システムは、ＳＦ
Ｚパケットが受信されたかどうかを決定するためのテス
トを行う。ＳＦＺパケットが受信されない場合には、シ
ステムは、ブロック１８１０へ復帰し、ＳＦＺパケット
を送信する。ＳＦＺパケットが受信された場合には、シ
ステムは、ブロック１８１４へ進む。ローカルノードに
よりＡＣＫ指示と共にＳＦＺパケットを受け取ること
は、リモートノードがＳＦＺパケットを受信して識別し
たことを意味する。ローカルノードは、次いで、その相
手がバッファ型中継チップ即ちＢＲＥＰチップであるこ
とを「知る」。受信したＡＣＫパケットのクレジット値
がゼロでない場合には、パケットは、ＡＣＫ指示を伴う
ＳＦＺパケットとして処理される。

【０１５３】或いは又、受信したＳＦＺパケットのクレ
ジット値がゼロである場合には、パケットは、ＡＣＫ指
示をもたないものとして処理される。ＡＣＫ指示をもた
ないＳＦＺパケットを受信することは、リモートノード
が、ローカルノードにより受け取られたパケットを送信
する前にＳＦＺパケットを検出も受信もしなかったこと
を意味する。ブロック１８１４において、システムは、
ＡＣＫ確認パケットが受け取られたかどうか決定するた
めにテストを行う。ＡＣＫパケットが受け取られた場合
に、システムはブロック１８１６へ進む。ブロック１８
１６では、フラグＦＣＴＬ Ｏｎがセットされる。

【０１５４】ブロック１８１４の答えが「ノー」であっ
てＡＣＫが受け取られていない場合には、システムはブ
ロック１８１８へ進む。この点において、ローカルノー
ドはリモートノードをＢＲＥＰチップノードとして識別
しているが、リモートノードは、それがローカルノード
をＢＲＥＰチップノードとして認識することを指示して
いない。従って、ブロック１８１８では、ローカルノー
ドは、ＡＣＫを伴うＳＦＺパケットを送信し、ここで
は、パケットは、ＳＦＺパターンが先行しそしてｃｒｅ
ｄｉｔ ｖａｌｕｅ ｓｅｎｔ！＝「０」を伴う流れ制
御パケットである。次いで、システムは、ブロック１８
２０へ進む。ブロック１８２０では、３つのＳＦＺパケ
ットが送信されたかどうかを決定するためのテストが行
われる。それらが送信されなかった場合には、システム
は、ブロック１８２２へ進む。３つのＳＦＺパケットが
送信された場合には、システムは、ブロック１８１６へ
進み、ＦＣＴＬ Ｏｎフラグがセットされる。

【０１５５】ブロック１８２２において、ＡＣＫを伴う
ＳＦＺパケットが受け取られたかどうか決定するための
テストが行われる。このテストの答えが「イエス」であ
ってＡＣＫを伴うＳＦＺパケットが受け取られた場合に
は、システムは、ブロック１８１６へ進む。このテスト
の答えが「ノー」であってこのようなパケットが受け取
られない場合には、システムは、ブロック１８１８へ復
帰する。ブロック１８１６において、フラグＦＣＴＬ
Ｏｎがセットされ、リモートポートとの流れ制御が可能
であることを指示する。ブロック１８１６から、システ
ムは、ブロック１８３０へ進む。ブロック１８３０にお
いて、マネージメントコードは、ブロック１８３２、１
８３４及び１８３５の機能を実行する。ブロック１８３
２において、ローカルの物理的デバイスが記号インター
フェイスであるかどうか決定される。ローカルの物理的
デバイスが記号インターフェイスである場合には、シス
テムはブロック１８３５へ進み、マネージメントコード
がモードを全二重にセットする。ローカルの物理的デバ
イスが記号インターフェイスでない場合には、システム
は、ブロック１８３４へ進み、マネージメントコード
は、物理的デバイスを非流れ制御の半二重として始動さ
せる。

【０１５６】ブロック１８３５を出た後に、システム
は、ブロック１８４０へと進む。このブロック１８４０
において、ＢＲＥＰチップのハードウェアは、全二重モ
ードが「オン」にセットされたかどうか決定するために
周期的にテストを行う。ＦＤＸモードがセットされた場
合には、システムは、ブロック１８４２へ進む。ブロッ
ク１８４２において、レジスタＢｙｔｅ Ｃｏｕｎｔが
クリアされる。次いで、システムは、ブロック１８４４
へ進む。ブロック１８４４において、ポートは、クレジ
ット値がａｃｔｕａｌ ｖａｌｕｅ ｓｅｎｔにセット
された状態で流れ制御パケットをリモートポートへ送信
する。次いで、システムは、ブロック１８４６へ進む。
ブロック１８４６では、システムは、流れ制御パケット
が受信されたかどうか決定するためのテストを行う。何
も受信されない場合には、システムは、ブロック１８４
４へ復帰する。流れ制御パケットが受信された場合に
は、システムは、ブロック１８４８へ進む。

【０１５７】ブロック１８４８において、システムは、
クレジットがａｃｔｕａｌ ｖａｌｕｅ ｓｅｎｔにセ
ットされた状態で流れ制御パケットＦＣＴＬを送信す
る。次いで、システムは、ブロック１８５０へ進む。ブ
ロック１８５０において、レジスタｏｎ ｂｒｅｐ ｉ
ｄがクリアされる。次いで、システムは、ブロック１８
５２へ進む。ブロック１８５２では、システムは、流れ
制御との全二重接続を確立する。

【０１５８】図２６は、ローカルの物理的ＰＨＹデバイ
スが記号インターフェイスＰＨＹであるか又はリモート
ノードがＮＷａｙ能力をもたない場合にリモートノード
能力を識別するためのマネージメントコードの流れを示
すフローチャートである。ブロック１９０２において、
ローカルの物理的デバイスが記号インターフェイスであ
ることが決定され、そしてブロック１９０４において、
ローカルの物理的デバイスがＭＩＩインターフェイスで
ありそしてリモートノードポートの物理的デバイスがＮ
Ｗａｙ能力をもたないことが決定される。ブロック１９
０２又はブロック１９０４から、システムは、ブロック
１９０６へ進む。

【０１５９】ブロック１９０６において、スクランブラ
ーがロックされたかどうかのテストが行われ、そうでな
い場合には、システムは経路１９０８に沿って復帰し、
テストを繰り返す。スクランブラーがロックされた場合
には、システムは、ブロック１９１０へ進む。ブロック
１９１０では、非ＮＷＡＹフラグがセットされる。又、
タイマーＴ Ｄもセットされる。次いで、システムは、ブ
ロック１９１２へ進む。

【０１６０】ブロック１９１２において、フラグＦＣＴ
Ｌ Ｏｎがテストされる。このフラグがセットされない
場合には、システムは、ブロック１９１４へ進む。ブロ
ック１９１４において、Ｔ Ｄタイマーの経過がテスト
される。タイマーが時間経過している場合には、システ
ムは、ブロック１９１６へ進む。ブロック１９１６にお
いて、ＢＲＥＰクライエント接続が流れ制御なしで半二
重にセットされる。Ｔ Ｄタイマーが時間経過しない場合
には、システムはブロック１９１２へ戻り、フラグＦＣ
ＴＬ Ｏｎを再びテストする。ブロック１９１２におい
てフラグＦＣＴＬ Ｏｎがセットされたと決定された場
合には、システムは、ブロック１９２０へ進む。

【０１６１】ブロック１９２０において、ローカルの物
理的デバイスは、それが記号インターフェイスデバイス
であるかどうか決定するためにテストされる。ローカル
の物理的デバイスが記号インターフェイスデバイスでな
い場合には、システムは、ブロック１９２２へ進む。ブ
ロック１９２２において、ＢＲＥＰクライエント接続
は、流れ制御なしに半二重にセットされる。ブロック１
９２０において、ローカルの物理的デバイスが記号イン
ターフェイスであると決定された場合には、システム
は、ブロック１９２４へ進む。ブロック１９２４におい
て、ローカルポートは、流れ制御を伴う全二重モードに
セットされる。

【０１６２】図２５及び２６において、使用した省略形
は、次のものを含むことに注意されたい。即ち、ＳＦＺ
パケットは、ｃｒｅｄｉｔ ｖａｌｕｅ ｓｅｎｔ＝
「０」の流れ制御パケット即ちＦＣＴＬパケットで、Ｓ
ＦＺパターンが先行するものであり、そしてＡＣＫを伴
うＳＦＺパケットは、ｃｒｅｄｉｔ ｖａｌｕｅ ｓｅ
ｎｔ！＝「０」の流れ制御パケット即ちＦＣＴＬパケッ
トで、これもＳＦＺパターンが先行するものである。

【０１６３】以下のテーブル１０は、ＮＷＡＹ検出がロ
ーカル及びリモートの両ＰＨＹデバイスによりサポート
されるときのＢＲＥＰ流れ制御識別プロセスを示す。 現在 次の 遷移 新たな状態に入る間に 状態 状態 条件 実行される動作 Ｘ １ FCTK検出プロ Byte Count をリセットする セスをイネー credit value sent=0のFCTLパケットの ブルする 送信を中継する HDX で作用するときは、バックオフルール に基づいて送信する FCTL On=1 FCTL id Fail=0 １ ２ FCTLパケット 実際の長さをもつFCTLパケットを送信する の受信 流れ制御データ転送機構を用いて通常の動 作を再開する FCTL On=1 FCTL id Fail=0 １ ３ 非FTCLパケッ FCTL id Fail=1 トの受信 受信パケットを送給しない マネージメント初期化を待機する テーブル１０ ＮＷＡＹがサポートされるときの流れ制御識別プロセス

【０１６４】Ｌｉｎｋ Ｆａｉｌｅｄ事象が検出された
後に、マネージメントユニットは、ＦＣＴＬなしに新た
なリンクを形成するようにＢＲＥＰポートを再初期化す
るという役目を果たす。マネージメントユニットは、Ｆ
ＣＴＬ ｉｄ Ｆａｉｌ識別を検出すると、ＦＴＣＬな
しにリンクを再形成しなければならない（ＢＲＥＰ−ク
ライエント動作モード）。

【０１６５】強制ＦＣＴＬモード ＢＲＥＰチップは、Ｆｏｒｃｅ ＦＣＴＬ制御ビットを
用いて、全二重流れ制御ＦＤＸＦＣＴＬ又は半二重流れ
制御ＨＤＸＦＣＴＬのいずれかにリンクを手動構成する
能力を与える。ＦＣＴＬ手動構成が使用されるときに
は、ユーザは、ローカル及びリモートの両ノードが同じ
ＦＣＴＬアルゴリズムを使用するよう確保しなければな
らず、さもなくば、ＢＲＥＰポートの振る舞いが予想で
きず、システム欠陥を招くことになる。ＢＲＥＰポート
は、Ｆｏｒｃｅ ＦＣＴＬモードで作用するように初期
化されると、第１の有効ＦＣＴＬパケットを受け取るま
で、実際のＣｒｅｄｉｔ ｖａｌｕｅ ｓｅｎｔ値をも
つＦＣＴＬパケットを送信し続ける。次いで、実際のＣ
ｒｅｄｉｔ ｖａｌｕｅ ｓｅｎｔ値をもつもう１つの
ＦＣＴＬパケットを送信し、そしてＦＣＴＬ動作モード
に入る。

【０１６６】裁定 基本的裁定アルゴリズム アルゴリズム機構は、カスケード接続されたＢＲＥＰチ
ップの中でどのポートに、その受信パケットをセグメン
トバスに送給する次の機会が許可されたか決定する手段
である。有効な裁定機構は、デッドロックを回避すると
共に、システム設計者がボックスに接続された高速イー
サネットポートの各々に充分な優先順位を割り当てられ
るようにしなければならない。裁定機構に対してオンチ
ップ制約はない。

【０１６７】裁定ロジックに与えられるフックは、次の
通りである。 ＡＲＢ ＥＮＡ： アービタエンティティから出力され
る。ＢＲＥＰは、ＡＲＢ ＥＮＡがアサートされたとき
にＲＥＱ〔３：０〕、ＴＸ ＦＩＦＯ ＲＤＹ〔３：
０〕及びＣＯＬ ＳＥＥＮ〔３：０」を駆動し、さもな
くば、それらを３状態処理する。 ＴＸ ＦＩＦＯ ＲＤＹ〔ｉ〕： ポート〔ｉ〕が新た
なパケットを送信のためにロードできることを指示する
（そのＦＩＦＯが空であるか又は現在送信されたパケッ
トに対して衝突運動を通過したために）。ＡＲＢ ＥＮ
Ａがアサートされたときだけ駆動され、さもなくば、３
状態処理される。 ＲＥＱ〔ｉ〕： ポート〔ｉ〕専用の要求であって、受
信したパケットを送給できるときにアサートされる。Ａ
ＲＢ ＥＮＡがアサートされたときだけ駆動され、さも
なくば、３状態処理される。 ＣＯＬ ＳＥＥＮ〔ｉ〕： これがセットされると、ポ
ート〔ｉ〕が送信の試み中に衝突を経験し、そしてポー
トのＲＥＱラインがデアサートされることを指示する。
ＡＲＢ ＥＮＡがアサートされたときだけ駆動され、さ
もなくば、３状態処理される。 ＧＮＴ〔ｉ〕： ポート〔ｉ〕専用の許可であって、Ｐ
ＤＡＴＡ〔ｉ〕、ＣＮＴＬ〔ｉ〕及びＳＴＲＢ〔ｉ〕ラ
インを現在所有しそして受信パケットを送給できること
をポート〔ｉ〕に通知するためにアービタによりアサー
トされる。

【０１６８】ＲＥＱ〔ｉ〕、ＴＸ ＦＩＦＯ ＲＤＹ
〔ｉ〕及びＣＯＬ ＳＥＥＮ〔ｉ〕ラインは、アービタ
エンティティのピンの本数を減少するために多数の接続
されたＢＲＥＰデバイス間でマルチプレクスすることが
できる。この場合、各ＢＲＥＰのＡＲＢ ＥＮＡは、１
つの特定のＢＲＥＰの裁定信号を選択するのに使用され
る。ＧＮＴ〔３：０〕信号は、マルチプレクスされな
い。

【０１６９】基本的な裁定機構は、次の２つのルールを
含む。 １．ポート〔ｉ〕がシステムにおいてＲＥＱ〔Ｉ〕をア
サートする唯一のものであるが、そのＴＸ ＦＩＦＯ
ＲＤＹ〔ｉ〕がデアサートされ、その間、他の全てのポ
ートのＴＸ ＦＩＦＯ ＲＤＹ信号がアサートされる場
合には、アービタは、ＧＮＴ〔ｉ〕をアサートすること
により、送給の機会を許可する。ポート〔ｉ〕は、パケ
ットをロードできない唯一のポートであるが、ポート
は、それ自身送給されたパケットをロードする必要がな
い。さもなくば、 ２．システムの全てのＴＸ ＦＩＦＯ ＲＤＹ信号がア
サートされた場合は、アービタは、ＲＥＱがアサートさ
れた次のポートを順番に許可する。

【０１７０】いずれにせよ、アービタは、他の全てのポ
ートのＴＸ ＦＩＦＯ ＲＤＹ信号がアサートされない
限りポートを許可してはならない。ＧＮＴ信号のデアサ
ーション及び次のＧＮＴ信号のアサーションは、ＤＡＴ
Ａ〔ｉ〕及びＣＮＴＬ〔ｉ〕ラインがパケット送給後に
アイドル状態に復帰した１サイクル（８０ナノ秒）後に
生じなければならない。

【０１７１】ＣＮＴＬ〔ｉ〕ラインが５サイクルの間
（４００ナノ秒）アイドル状態に留まるか、又はＣＮＴ
Ｌ〔ｉ〕ラインがアイドル状態に留まりそしてＲＥＱラ
インがデアサートされる場合には、アービタがポートの
ＧＮＴ〔ｉ〕ラインをアサートした後に、アービタは、
ポートのＧＮＴ〔ｉ〕ラインをデアサートし、そしてそ
のＲＥＱをアサートした次のポートを順番に許可する。
この裁定機構は、裁定のデッドロックを防止するが、シ
ステムの全てのポート間の絶対的な公平さを保証するも
のではない。

【０１７２】ＴＸ−ＦＩＦＯ−ＲＤＹ〔ｉ〕信号のアサ
ートの時間 アービタには複数のポートが接続される。アービタは、
他の全てのポートＩがＴＸ ＦＩＦＯ ＲＤＹ〔ｉ〕信
号をアサートしてそれらがパケットを受け入れる準備が
できたことを指示した後にのみ、データパケットをセグ
メントバスに送給し始めるようにポートのＧＮＤ〔ｉ〕
信号をアサートする。

【０１７３】送信ＦＩＦＯレディ信号、即ちＴＸ ＦＩ
ＦＯ ＲＤＹ〔ｉ〕は、送信ＦＩＦＯが次のデータパケ
ットを受け入れる準備ができたことをアービタに知らせ
るためにポートによりアサートされる。ＴＸ ＦＩＦＯ
ＲＤＹ〔ｉ〕信号がアサートされる時間は、セグメン
トバスへのパケットの送給と送給との間の遅延を最小に
するように選択される。例えば、現在送信しているポー
トのＦＩＦＯは、送信時間が衝突ウインドウを通過した
後に新たなパケットの受け入れを開始することができ
る。送信時間とは、送信のスタートから測定される時間
を意味する。衝突ウインドウは、衝突が生じる時間の長
さで、これも送信のスタートから測定される。衝突ウイ
ンドウは、ＩＥＥＥ８０２．３規格により５１２ビット
時間の固定値として与えられる。それ故、１０メガビッ
ト／秒のイーサネットの場合には、衝突ウインドウは、
５１．２マイクロ秒であり、そして１００メガビット／
秒のイーサネットの場合には、衝突ウインドウは、５．
１２マイクロ秒である。衝突ウインドウの値は、種々の
ポートに接続されるイーサネット衝突ドメインのトポロ
ジー、ポートに接続されるケーブルの長さ、送信レート
等に基づいて、規格により設定される。送信時間が衝突
ウインドウを通過するまでＦＩＦＯのデータをそのまま
保持し、衝突が生じた場合に再送信を行えるようにする
ことが必要である。送信時間が衝突ウインドウを通過し
た後に、後で衝突が生じる場合には規格により再送信は
要求されない。従って、ＴＸ ＦＩＦＯ ＲＤＹ〔ｉ〕
信号は、送信時間が衝突ウインドウを通過するや否や、
アサートされる。

【０１７４】図２７は、典型的なポートの動作を示すタ
イミング図である。線２００２は、典型的なポートの送
信の開始を示す。線２００４は、衝突ウインドウの終了
を示す。線２００６は、信号ＴＸ ＦＩＦＯ ＲＤＹ
〔ｉ〕がポートによりアサートされる時間を示す。衝突
ウインドウの終りと、ＴＸ ＦＩＦＯ ＲＤＹ〔ｉ〕信
号のアサーションとの間の遅延は、例えば、クロックサ
イクルの便利な数として選択できる。１クロックサイク
ルの遅延で充分であると分かっている。

【０１７５】線２００８は、ポート、例えば次の許可信
号ＧＮＴ〔ｊ〕を受け取ったポートｊによるセグメント
バスへの次のデータパケットの送給の開始を指示する。
ポートｊは、次いで、その受信ＦＩＦＯバッファのパケ
ットをセグメントバスに送給し始める。線２０１０は、
イーサネット衝突ドメインへのポートＩの送信の終了を
指示する。ポートＪによるセグメントバスへの次のパケ
ットの送給の開始である線２００８の事象により指示さ
れた事象と、イーサネット衝突ドメインへのポートＩの
送信の終了である線２０１０の事象との間の時間中に、
ポートＩの送信ＦＩＦＯバッファは、イーサネット衝突
ドメインへの前者の内容の送信によって枯渇化すると共
に、ポートＪによりセグメントバスに次のパケットが送
給されることにより充填される。送信ＦＩＦＯバッファ
のこの同時の充填及び枯渇化は、新たなデータパケット
による送信ＦＩＦＯバッファの充填が開始する前に衝突
ウインドウが通過するので満足であると共に、送信時間
が衝突ウインドウを通過しているので現在送信している
データが必要とされない。更に、送信時間が衝突ウイン
ドウを通過した後に衝突が生じる場合には、中継装置が
データパケットを再送信する要求は生じない。

【０１７６】セグメント化されたネットワークの裁定 各々のセグメント化されたネットワークは、それ自身の
アービタを有していなければならない。マネージメント
ユニットは、そのセグメントにおいてグループ編成され
るポートについて各アービタロジックに通知しなければ
ならない。これは、ポートがセグメントに追加されたり
セグメントから除去されたりする場合にアービタロジッ
クを動的に更新しなければならない。マネージメント
は、専用の制御レジスタを用いてアービタロジックを更
新し、この専用の制御レジスタは、アービタネットワー
クセグメントの一部分であるポート番号を保持しなけれ
ばならない。

【０１７７】ポートがセグメントに追加されるかそこか
ら除去される場合に、アービタは、ポートのＴＸ ＦＩ
ＦＯ ＲＤＹ及びＲＥＱ信号をサンプリングするか又は
無視し、そしてポートのＧＮＴ信号を各々駆動するか又
は３状態処理しなければならない。ＢＲＥＰのＡＲＢ
ＥＮＡ信号は、そのポートが異なるセグメントに接続さ
れたときに「１」にセットされねばならない。このセッ
ティングが必要となる理由は、セグメント化を実行しな
がら裁定信号（ＲＥＱ、ＴＸ ＦＩＦＯ ＲＤＹ）を多
数のＢＲＥＰデバイス間でマルチプレクスできないから
である。

【０１７８】捕獲作用の回避 しかしながら、基本的裁定機構は、積極的な又は幸運な
ノードが、そのＴＸ ＦＩＦＯがいっぱいに保たれる場合
に、それに接続されたＢＲＥＰポートを多数の連続する
裁定に勝たせるような状態を導くことがある。他のＢＲ
ＥＰポートに接続されたリモートノードは、高いバック
オフ限界値へのバックオフを含む衝突を被り勝ちであ
り、それ故、次の試みにおいて首尾よく送信する機会を
更に減少する。この状態は、イーサネットネットワーク
における捕獲作用として知られている兆候の拡張であ
り、この状態は、あるネットワーク性能低下を招く。

【０１７９】このような事態になることを回避する１つ
の方法は、アービタのエンティティが「連続的ＧＮＴカ
ウンタ」を維持するようにすることである。アービタ
は、同じＢＲＥＰポートに対し各々の連続するＧＮＴア
サーションにおいてこのカウンタを増加し、そして別の
ポートのＧＮＴがアサートされるときにこれをリセット
する。ｃｏｎｓｅｃｕｔｉｖｅ ＧＮＴ ｃｎｔｒ
〔ｉ〕が所定のスレッシュホールドに到達しそして別の
ポートのＣＯＬ ＳＥＥＮ〔ｉ〕又はＲＥＱ〔ｉ〕信号
のアサーションが検出されたときには、アービタは、Ｎ
個（プログラム可能な値）のスロット時間の周期中ＧＮ
Ｔ〔ｉ〕のアサーションを停止する。この周期の終り
に、アービタは、ｃｏｎｓｅｃｕｔｉｖｅ ＧＮＴ ｃ
ｎｔｒをリセットし、そして通常の動作を再開する。

【０１８０】ｃｏｎｓｅｃｕｔｉｖｅ ＧＮＴ ｃｎｔ
ｒ〔ｉ〕がその所定のスレッシュホールドに到達し、そ
して他のポートのＣＯＬ ＳＥＥＮ〔ｉ〕信号のアサー
ションが検出されないときには、アービタは、別のポー
トのＣＯＬ ＳＥＥＮ〔ｉ〕信号がアサートされるか又
は許可されたポートがそのＲＥＱ信号をデアサートする
まで、要求されたポートを許可し続ける。この機構は、
積極的な又は幸運なノードがシステムに存在するときで
も、他のＢＲＥＰポートに接続されたステーションがそ
れらのパケットを送信できるようにする機会を増加す
る。

【０１８１】ネットワークインターフェイス 各ＢＲＥＰポートは、次の動作モードをサポートするよ
うにＭＩＩ／ＳＹＭポート信号を実施する。１０Ｍｂｐ
ｓ又は１００ＭｂｐｓのＭＩＩインターフェイスモー
ド。このモードにおいては、ＢＲＥＰポートは、１０Ｂ
ａｓｅＴ又は１００ＢａｓｅＴ ＰＨＹを実施するＭＩ
Ｉ ＰＨＹデバイスと共に使用することができる。ＢＲ
ＥＰポート独特の特徴から利益を得そして全システム性
能を改善するために、ＭＩＩＰＨＹデバイスは、次の特
徴を実施しなければならない。即ち、自動ネゴシエーシ
ョンを通知するＮＷＡＹ物理的レイヤリンク；カテゴリ
ー５ＵＴＰ又はＳＴＰＰＨＹデバイスに対する全二重接
続のサポート。１００ＢａｓｅＴＸ記号インターフェイ
スモード。各ＢＲＥＰポートは、ＵＴＰ ＣＡＴ５ Ｐ
ＭＤに対するＰＣＳの幾つかの機能を実施する。指定記
号は、５ビット巾であり、ｍｉｉ ｃｓ ｒｘｄ＜３：
０＞／ｓｙｍ ｒｘｄ＜３：０＞及びｍｉｉ ｃｌｓｎ
／ｓｙｍ ｒｘｄ＜４＞ラインを経て転送される。送信
記号も、５ビット巾であり、ｍｉｉ ｃｓ ｔｘｄ＜
３：０＞／ｓｙｍ ｔｘｄ＜３：０＞及びｍｉｉ ｔｘ
ｅｎ／ｓｙｍ ｔｘｄ＜４＞ラインを経て転送される。
含まれる機能は、次の通りである。 ４／５ビットエンコード及びデコード；ストリーム開始
デリミッタ（ＳＳＤ）及びストリーム終了デリミッタ
（ＥＳＤ）検出及び発生；ビット整列；キャリア検出；
衝突検出；記号エラー検出；偽のキャリア検出；スクラ
ンブリング及びデスクランブリング；及びリンクタイマ
ー。

【０１８２】同じセグメントに混合データレートポート
を接続すると、ＢＲＥＰポートの不適切な振る舞いを招
き、ひいては、データの崩壊を招く。 ハードウェア及びソフトウェアリセット ＢＲＥＰは、次の２つの形式のリセットコマンドに応答
する。ＲＳＴピンによるリセット；及びＳＷＲ＜＃＞レ
ジスタをセットすることによりトリガーされるポートソ
フトウェアリセット。

【０１８３】ＲＳＴピンは、全てのシステムデバイス
（ＰＨＹデバイスを含む）に接続されねばならない。Ｒ
ＳＴリセットが行われるときには、全てのポートにおけ
る全ての進行中送信及び受信プロセスがアボートされ
る。全てのＢＲＥＰレジスタ及び状態マシンは、それら
のデフォールト値にリセットされ、そしてマネージメン
トコードにより再初期化されねばならない。ポートの受
信及び送信プロセスは、ＳＴＯＰＰＥＤ（停止）状態に
入れられる。次々のリセットコマンド（ハードウェア又
はソフトウェア）が発生される。リセットシーケンス
は、例えば、ＲＳＴピンのデアサーションの１６サイク
ル後にのみ完了される。

【０１８４】ソフトウェアリセットは、ユーザが選択的
ポートリセットを実行できるようにする。ソフトウェア
リセットコマンドは、ポートの並列インターフェイスが
アイドル状態にあるか又は並列インターフェイスからパ
ケットをロードする場合にのみ発せられる。ポートがデ
ータを送給しそしてマネージメントユニットがソフトウ
ェアリセットを発する場合には、並列インターフェイス
がアイドル状態になるまでリセット動作は遅延される。

【０１８５】ソフトウェアリセットが行われるときに
は、ポートの送信及び受信プロセスがアボートされる。
ポートのレジスタ及び状態マシンは、それらのデフォー
ルト値にリセットされ、そして受信及び送信プロセスが
ＳＴＯＰＰＥＤ（状態に入れられる。ポートがリセット
されるときには（ＳＷ又はＨＷ）、ポートのリモートノ
ードにおいてＬｉｎｋ Ｆａｉｌｅｄ検出を形成するた
めに、ポートのＰＨＹデバイスもリセットされねばなら
ない。

【図面の簡単な説明】

【図１】設置されたハブを使用するコンピュータネット
ワークを有するビルディングの概略図である。

【図２】ハブのブロック図である。

【図３】ハブを用いたコンピュータネットワークのブロ
ック図である。

【図４】イーサネットパケットのフィールドを示す図で
ある。

【図５】本発明の実施形態の制御パケットのフィールド
を示す図である。

【図６】制御パケットのフィールドを示すテーブルであ
る。

【図７】標準的なデータパケットの導入ビットシーケン
スを示す図である。

【図８】制御パケットの導入ビットシーケンスを示す図
である。

【図９】制御パケットの導入ビットシーケンスを示す図
である。

【図１０】制御パケットの導入ビットシーケンスを示す
図である。

【図１１】制御パケットの導入ビットシーケンスを示す
図である。

【図１２】制御パケットの導入ビットシーケンスを示す
図である。

【図１３】制御パケットの導入ビットシーケンスを示す
図である。

【図１４】バスの多数のセグメントを有しそしてＢＲＥ
Ｐチップを用いたスイッチ型中継装置のブロック図であ
る。

【図１５】１つのセグメントバスが複数のＢＲＥＰチッ
プに固定布線された中継装置のブロック図である。

【図１６】ＢＲＥＰチップを用いたスイッチ型中継装置
のブロック図である。

【図１７】ＢＲＥＰチップを用いたスイッチ型中継装置
における信号経路を示すブロック図である。

【図１８】オフチップ信号経路を示すＢＲＥＰチップの
ブロック図である。

【図１９】ＢＲＥＰチップのブロック図である。

【図２０】内部アドレスフィルタ動作のフローチャート
である。

【図２１】アドレスフィルタ動作の目的でＢＲＥＰチッ
プを用いたシステムへ外部ＣＡＭを接続するブロック図
である。

【図２２】流れ制御カウンタを示すブロック図である。

【図２３】Ｎ方自動構成を行うことのできるリンクに対
して半二重の流れ制御を確立するための流れ制御図であ
る。

【図２４】Ｎ方自動構成を行うことのできるリンクに対
して全二重の流れ制御を確立するための流れ制御図であ
る。

【図２５】Ｎ方自動構成を行うことのできないリンクに
対して全二重の流れ制御を確立するための流れ制御図で
ある。

【図２６】リンクがＮ方自動構成を行うことのできない
ときに全二重の流れ制御を確立するための管理コード流
れ線図である。

【図２７】送信バッファレディ信号のためのタイミング
図である。

【符号の説明】

１００ ビルディング １０１ コンピュータネットワーク １０２、１０４、１０６、１０８ ハブ １１４、１２４ ルータ １３０、１４１、１４２、１４３ ワークステーション １４０ 中継装置 ２０４Ａ・・・２０４Ｎ 半導体バッファ型中継チップ
（ＢＲＥＰチップ） ２０４Ａ−１・・・２０４Ａ−４ イーサネットポート ２０５、２０６、２０８ イーサネット中継装置 ２１０、２１２、２１４、２１６ 送信及び受信バッフ
ァ ２２０、２２２、２２４、２２６ セグメントポート ２３０、２３２、２３４、２３６ セグメントバス ２３５ イーサネット衝突ドメイン ２４０ スイッチエンジン ２４２、２４６、２４８、２５０ スイッチエンジンポ
ート ３００ ネットワーク ３０３、３０５、３０７ リンク

───────────────────────────────────────────────────── フロントページの続き (72)発明者 エフライム クーグマン イスラエル エルサレム 97371 シャウ ル ハーメレック ストリート 63

Claims (14)

【特許請求の範囲】
1. 【請求項１】 第１のイーサネット衝突ドメインのソー
   スワークステーションからパケットを受け取りそしてそ
   のパケットを第２のイーサネット衝突ドメインの行先ワ
   ークステーションへ送信するための手段と、 上記ソースワークステーションとのクレジットベースの
   流れ制御を確立するための中継装置の手段と、 上記ソースワークステーションとのクレジットベースの
   流れ制御の確立に応答して、中継装置が上記ソースワー
   クステーションにクレジットを送信するようにする手段
   と、 上記ソースワークステーションが上記クレジットを受け
   取るのに応答して、上記ソースワークステーションが多
   数のパケットを中継装置に送信するようにする手段とを
   備え、上記パケットの数は、上記クレジットの値により
   制限されることを特徴とするネットワーク中継装置。
2. 【請求項２】 選択されたイーサネット衝突ドメイン上
   の衝突を模擬することにより上記選択されたイーサネッ
   ト衝突ドメインにバックプレッシャーを付与する手段を
   更に備えた請求項１に記載の中継装置。
3. 【請求項３】 選択されたイーサネット衝突ドメイン上
   の衝突を模擬することにより上記選択されたイーサネッ
   ト衝突ドメインに接続されたワークステーションがパケ
   ットを送信するのを防止する手段を更に備えた請求項１
   に記載の中継装置。
4. 【請求項４】 選択されたイーサネット衝突ドメインに
   接続された中継装置のポートの送信バッファにデータパ
   ケットを入れることにより上記選択されたイーサネット
   衝突ドメイン上の衝突を模擬する手段を更に備えた請求
   項１に記載の中継装置。
5. 【請求項５】 選択されたイーサネット衝突ドメインに
   接続された中継装置のポートの送信バッファに模擬され
   たデータパケットを入れることにより上記選択されたイ
   ーサネット衝突ドメイン上の衝突を模擬する手段を更に
   備えた請求項１に記載の中継装置。
6. 【請求項６】 独立したイーサネットローカルエリアネ
   ットワークに各々接続された複数のポートを備え、各々
   の上記独立したイーサネットローカルエリアネットワー
   クは、独立した衝突ドメインであり、更に、 各ポートの受信バッファと、 各ポートの送信バッファと、 第１のイーサネットローカルエリアネットワークの第１
   ワークステーションと第２のイーサネットローカルエリ
   アネットワークの第２ワークステーションとの間に全二
   重通信を確立するための手段と、 上記第１ワークステーションと中継装置との間に第１の
   クレジットベースの流れ制御を確立する手段と、 上記第２ワークステーションと中継装置との間に第２の
   クレジットベースの流れ制御を確立する手段とを備え、
   上記第１及び第２のクレジットベースの流れ制御は、上
   記全二重送信中の上記受信バッファ及び送信バッファの
   オーバーフローを防止することを特徴とする中継装置。
7. 【請求項７】 上記第１のイーサネットローカルエリア
   ネットワークは、第１のビットレートで動作し、そして
   上記第２のイーサネットローカルエリアネットワーク
   は、第２のビットレートで動作し、上記第１のビットレ
   ートは、上記第２のビットレートと異なる請求項２に記
   載の中継装置。
8. 【請求項８】 独立したイーサネットローカルエリアネ
   ットワークに各々接続された複数のポートを備え、各々
   の上記独立したイーサネットローカルエリアネットワー
   クは、独立した衝突ドメインであり、更に、 各ポートの受信バッファと、 各ポートの送信バッファと、 第１のイーサネットローカルエリアネットワークの第１
   ワークステーションと第２のイーサネットローカルエリ
   アネットワークの第２ワークステーションとの間に半二
   重通信を確立するための手段と、 上記第１ワークステーションと中継装置との間に第１の
   クレジットベースの流れ制御を確立する手段と、 上記第２ワークステーションと中継装置との間に第２の
   クレジットベースの流れ制御を確立する手段とを備え、
   上記第１及び第２のクレジットベースの流れ制御は、上
   記半二重送信中の上記受信バッファ及び送信バッファの
   オーバーフローを防止することを特徴とする中継装置。
9. 【請求項９】 上記第１のイーサネットローカルエリア
   ネットワークは、第１のビットレートで動作し、そして
   上記第２のイーサネットローカルエリアネットワーク
   は、第２のビットレートで動作し、上記第１のビットレ
   ートは、上記第２のビットレートと異なる請求項４に記
   載の中継装置。
10. 【請求項１０】 イーサネット中継装置を動作する方法
    において、 第１のイーサネット衝突ドメインのソースワークステー
    ションからパケットを受け取りそしてそのパケットを第
    ２のイーサネット衝突ドメインの行先ワークステーショ
    ンへ送信し、 上記ソースワークステーションとのクレジットベースの
    流れ制御を中継装置により確立し、 上記ソースワークステーションとのクレジットベースの
    流れ制御の確立に応答して、中継装置により上記ソース
    ワークステーションにクレジットを送信し、そして上記
    ソースワークステーションが上記クレジットを受け取る
    のに応答して、上記ソースワークステーションにより中
    継装置に多数のパケットを送信し、上記パケットの数
    は、上記クレジットの値により制限されることを特徴と
    する方法。
11. 【請求項１１】 選択されたイーサネット衝突ドメイン
    上の衝突を模擬することにより上記選択されたイーサネ
    ット衝突ドメインにバックプレッシャーを付与する請求
    項１０に記載の方法。
12. 【請求項１２】 選択されたイーサネット衝突ドメイン
    上の衝突を模擬することにより上記選択されたイーサネ
    ット衝突ドメインに接続されたワークステーションがパ
    ケットを送信するのを防止する請求項１０に記載の方
    法。
13. 【請求項１３】 選択されたイーサネット衝突ドメイン
    に接続された中継装置のポートの送信バッファにデータ
    パケットを入れることにより上記選択されたイーサネッ
    ト衝突ドメイン上の衝突を模擬する請求項１０に記載の
    方法。
14. 【請求項１４】 選択されたイーサネット衝突ドメイン
    に接続された中継装置のポートの送信バッファに模擬さ
    れたデータパケットを入れることにより上記選択された
    イーサネット衝突ドメイン上の衝突を模擬する請求項１
    ０に記載の方法。