JPH10210741A - スイッチング電源回路 - Google Patents
スイッチング電源回路Info
- Publication number
- JPH10210741A JPH10210741A JP2582997A JP2582997A JPH10210741A JP H10210741 A JPH10210741 A JP H10210741A JP 2582997 A JP2582997 A JP 2582997A JP 2582997 A JP2582997 A JP 2582997A JP H10210741 A JPH10210741 A JP H10210741A
- Authority
- JP
- Japan
- Prior art keywords
- error amplifier
- voltage
- output
- power supply
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 安定度の高い出力電圧が得られるスイッチン
グ電源回路を得る。 【解決手段】 制御回路３を構成し、所定の入力端子と
出力端子の間に位相補償用のコンデンサＣ４が接続され
た第１の誤差増幅器ＥＲ１の他に、第２の誤差増幅器Ｅ
Ｒ２を設ける。第２の誤差増幅器ＥＲ２の一方の入力端
子には出力電圧を印加し、他方の入力端子には基準電圧
源５からの基準電圧を印加する。第２の誤差増幅器ＥＲ
２の出力端子は第１の誤差増幅器ＥＲ１の出力端子と比
較器ＣＯＭの所定の入力端子との接続点に接続する。こ
こで、出力電圧の急激な変動が発生すると、入力信号に
対する出力信号の応答速度の速い第２の誤差増幅器ＥＲ
２の出力信号に応じてスイッチングトランジスタＱ１の
オンデューティが変化する。その結果、出力電圧の規定
値への復帰が速まり、安定度が向上する。
グ電源回路を得る。 【解決手段】 制御回路３を構成し、所定の入力端子と
出力端子の間に位相補償用のコンデンサＣ４が接続され
た第１の誤差増幅器ＥＲ１の他に、第２の誤差増幅器Ｅ
Ｒ２を設ける。第２の誤差増幅器ＥＲ２の一方の入力端
子には出力電圧を印加し、他方の入力端子には基準電圧
源５からの基準電圧を印加する。第２の誤差増幅器ＥＲ
２の出力端子は第１の誤差増幅器ＥＲ１の出力端子と比
較器ＣＯＭの所定の入力端子との接続点に接続する。こ
こで、出力電圧の急激な変動が発生すると、入力信号に
対する出力信号の応答速度の速い第２の誤差増幅器ＥＲ
２の出力信号に応じてスイッチングトランジスタＱ１の
オンデューティが変化する。その結果、出力電圧の規定
値への復帰が速まり、安定度が向上する。
Description
【０００１】
【発明の属する技術分野】本発明は、電源回路における
出力電圧が変化した時の制御応答速度を向上させるため
の技術に関する。
出力電圧が変化した時の制御応答速度を向上させるため
の技術に関する。
【０００２】
【従来の技術】スイッチング電源回路は一般に、スイッ
チング素子にオン、オフ動作を行わせてエネルギー通過
量を制御し、出力電圧を一定に保つ。ここで、その出力
電圧を一定に保つ制御手法の一つにパルス幅制御方式
（以下、ＰＷＭ制御と呼ぶ）というものが有り、これは
出力電圧を検出し、その大きさに応じてスイッチング素
子のオン期間とオフ期間の比率を変化させるものであ
る。このようなＰＷＭ制御方式を採用した従来のスイッ
チング電源回路として、図３に示すような回路構成を有
するものが存在した。
チング素子にオン、オフ動作を行わせてエネルギー通過
量を制御し、出力電圧を一定に保つ。ここで、その出力
電圧を一定に保つ制御手法の一つにパルス幅制御方式
（以下、ＰＷＭ制御と呼ぶ）というものが有り、これは
出力電圧を検出し、その大きさに応じてスイッチング素
子のオン期間とオフ期間の比率を変化させるものであ
る。このようなＰＷＭ制御方式を採用した従来のスイッ
チング電源回路として、図３に示すような回路構成を有
するものが存在した。
【０００３】図３において１、２はそれぞれ高電位側の
入力端子と出力端子を示しており、低電位側の入力端子
と出力端子はアースに接続されることから図示は省略し
た。入力端子１とアースとの間にはスイッチングトラン
ジスタＱ１とトランスＴの１次巻線Ｎ１が直列に接続さ
れ、出力端子２とアースとの間には２次巻線Ｎ２と整流
ダイオードＤ１が直列に接続され、さらに出力端子２と
アースとの間に平滑コンデンサＣ２が接続されている。
このスイッチングトランジスタＱ１、トランスＴ、整流
ダイオードＤ１、平滑コンデンサＣ２により、基本的な
スイッチング電源回路が構成されている。
入力端子と出力端子を示しており、低電位側の入力端子
と出力端子はアースに接続されることから図示は省略し
た。入力端子１とアースとの間にはスイッチングトラン
ジスタＱ１とトランスＴの１次巻線Ｎ１が直列に接続さ
れ、出力端子２とアースとの間には２次巻線Ｎ２と整流
ダイオードＤ１が直列に接続され、さらに出力端子２と
アースとの間に平滑コンデンサＣ２が接続されている。
このスイッチングトランジスタＱ１、トランスＴ、整流
ダイオードＤ１、平滑コンデンサＣ２により、基本的な
スイッチング電源回路が構成されている。
【０００４】ここで、電源回路のスイッチングトランジ
スタＱ１を駆動制御するために、以下のような制御回路
３が設けられている。まず、基準電圧源ＲＥＦと発振回
路ＯＳＣが構成され、基準電圧源ＲＥＦの出力端子が誤
差増幅器ＥＲ１の正入力端子（＋）に接続されている。
誤差増幅器ＥＲ１の出力端子は比較器ＣＯＭの第１の正
入力端子に接続され、比較器ＣＯＭの反転入力端子
（−）は発振回路ＯＳＣに接続されている。比較器ＣＯ
Ｍの出力端子はバッファＢＵＦを介してダーリントン接
続された２つのトランジスタ素子で構成される駆動部Ｄ
Ｒに接続されている。
スタＱ１を駆動制御するために、以下のような制御回路
３が設けられている。まず、基準電圧源ＲＥＦと発振回
路ＯＳＣが構成され、基準電圧源ＲＥＦの出力端子が誤
差増幅器ＥＲ１の正入力端子（＋）に接続されている。
誤差増幅器ＥＲ１の出力端子は比較器ＣＯＭの第１の正
入力端子に接続され、比較器ＣＯＭの反転入力端子
（−）は発振回路ＯＳＣに接続されている。比較器ＣＯ
Ｍの出力端子はバッファＢＵＦを介してダーリントン接
続された２つのトランジスタ素子で構成される駆動部Ｄ
Ｒに接続されている。
【０００５】このような構成を有する制御回路３におい
て、その駆動部ＤＲに抵抗Ｒ３とコンデンサＣ３の並列
回路を介してスイッチングトランジスタＱ１のベースが
接続される。また、誤差増幅器ＥＲ１の反転入力端子
（−）と出力端子との間には位相補償用のコンデンサＣ
４が接続され、さらに誤差増幅器ＥＲ１の反転入力端子
（−）は、出力端子２とアースとの間に直列接続された
検出抵抗Ｒ１とＲ２の接続点に接続される。そして制御
回路３の基準電圧源ＲＥＦの出力端子とアースとの間に
抵抗Ｒ４とＲ５が直列に接続され、この抵抗Ｒ４とＲ５
の接続点が比較器ＣＯＭの第２の正入力端子に接続され
る。この抵抗Ｒ４、Ｒ５は最大のオンデューティを設定
するための設定回路４を形成する。
て、その駆動部ＤＲに抵抗Ｒ３とコンデンサＣ３の並列
回路を介してスイッチングトランジスタＱ１のベースが
接続される。また、誤差増幅器ＥＲ１の反転入力端子
（−）と出力端子との間には位相補償用のコンデンサＣ
４が接続され、さらに誤差増幅器ＥＲ１の反転入力端子
（−）は、出力端子２とアースとの間に直列接続された
検出抵抗Ｒ１とＲ２の接続点に接続される。そして制御
回路３の基準電圧源ＲＥＦの出力端子とアースとの間に
抵抗Ｒ４とＲ５が直列に接続され、この抵抗Ｒ４とＲ５
の接続点が比較器ＣＯＭの第２の正入力端子に接続され
る。この抵抗Ｒ４、Ｒ５は最大のオンデューティを設定
するための設定回路４を形成する。
【０００６】このような構成の図３の回路の基本動作は
以下のようであった。先ず誤差増幅器ＥＲ１において、
正入力端子（＋）に入力される基準電圧と反転入力端子
（−）に入力される出力電圧に相当する電圧（すなわち
検出信号）が比較され、この２つの電圧の差分に相当す
るレベル信号ＶＬが発生する。このレベル信号ＶＬは比
較器ＣＯＭに入力され、比較器ＣＯＭにおいて発振回路
からの三角波電圧（すなわち基準波形信号）と比較され
る。すると比較器ＣＯＭの出力端子にはレベル信号ＶＬ
の大きさに応じたパルス幅を有するパルス信号ＰＯが発
生し、このパルス信号ＰＯはバッファＢＵＦを介して駆
動部ＤＲに入力される。駆動部ＤＲではパルス信号ＰＯ
に応じてスイッチングトランジスタＱ１をオン、オフ
し、電源回路を駆動する。この時の電圧レベル信号Ｖ
Ｌ、三角波電圧、パルス信号ＰＯの各波形は図４に示す
ようになる。
以下のようであった。先ず誤差増幅器ＥＲ１において、
正入力端子（＋）に入力される基準電圧と反転入力端子
（−）に入力される出力電圧に相当する電圧（すなわち
検出信号）が比較され、この２つの電圧の差分に相当す
るレベル信号ＶＬが発生する。このレベル信号ＶＬは比
較器ＣＯＭに入力され、比較器ＣＯＭにおいて発振回路
からの三角波電圧（すなわち基準波形信号）と比較され
る。すると比較器ＣＯＭの出力端子にはレベル信号ＶＬ
の大きさに応じたパルス幅を有するパルス信号ＰＯが発
生し、このパルス信号ＰＯはバッファＢＵＦを介して駆
動部ＤＲに入力される。駆動部ＤＲではパルス信号ＰＯ
に応じてスイッチングトランジスタＱ１をオン、オフ
し、電源回路を駆動する。この時の電圧レベル信号Ｖ
Ｌ、三角波電圧、パルス信号ＰＯの各波形は図４に示す
ようになる。
【０００７】なお図３中に示す設定回路４は、基準電圧
源ＲＥＦが出力する安定度の高い電圧を分圧してデッド
タイムレベル信号ＤＴＬを発生する。このデッドタイム
レベル信号ＤＴＬは比較器ＣＯＭに入力され、レベル信
号ＶＬと共に三角波電圧と比較される。出力電圧が低下
してレベル信号ＶＬが大きくなっても、三角波電圧がデ
ッドタイムレベルＤＴＬより大きくなった時点でパルス
信号ＰＯは低レベルとなり、スイッチングトランジスタ
Ｑ１はオフ状態となる。このようにしてパルス信号ＰＯ
に最低のオフ期間ＴOFFMINが発生する。このデッドタイ
ムレベルＤＴＬによる最低のオフ期間ＴOFFMINは、主と
して電源回路の起動時、外部負荷の急変時において現
れ、スイッチングトランジスタＱ１等が破壊されること
を防止する。
源ＲＥＦが出力する安定度の高い電圧を分圧してデッド
タイムレベル信号ＤＴＬを発生する。このデッドタイム
レベル信号ＤＴＬは比較器ＣＯＭに入力され、レベル信
号ＶＬと共に三角波電圧と比較される。出力電圧が低下
してレベル信号ＶＬが大きくなっても、三角波電圧がデ
ッドタイムレベルＤＴＬより大きくなった時点でパルス
信号ＰＯは低レベルとなり、スイッチングトランジスタ
Ｑ１はオフ状態となる。このようにしてパルス信号ＰＯ
に最低のオフ期間ＴOFFMINが発生する。このデッドタイ
ムレベルＤＴＬによる最低のオフ期間ＴOFFMINは、主と
して電源回路の起動時、外部負荷の急変時において現
れ、スイッチングトランジスタＱ１等が破壊されること
を防止する。
【０００８】
【発明が解決しようとする課題】ＰＷＭ制御方式では、
その制御回路３を構成する誤差増幅器ＥＲ１の入出力端
子間に、出力電圧の大きさ、負荷変動の大きさと頻度、
そして要求される出力電圧の安定度に応じて、所定の静
電容量を有するコンデンサＣ４が接続される。このコン
デンサＣ４は、誤差増幅器ＥＲ１の入出力信号間の位相
を回転させ、出力電圧のリップルが大きくなる発振現象
を防止するよう作用する。ところでコンデンサＣ４は、
誤差増幅器ＥＲ１の入出力信号に位相回転を生じさせて
発振現象を防止するが、他方でこの電源回路の、出力端
子２からスイッチングトランジスタＱ１のベースまでの
間に構成された制御系の応答速度を低下させるという弊
害をもたらす。ちなみに、実際の回路における制御系の
応答速度は、仕様・条件によっても異なるが、一般に
０．５ｍｓ〜１．０ｍｓとなる。
その制御回路３を構成する誤差増幅器ＥＲ１の入出力端
子間に、出力電圧の大きさ、負荷変動の大きさと頻度、
そして要求される出力電圧の安定度に応じて、所定の静
電容量を有するコンデンサＣ４が接続される。このコン
デンサＣ４は、誤差増幅器ＥＲ１の入出力信号間の位相
を回転させ、出力電圧のリップルが大きくなる発振現象
を防止するよう作用する。ところでコンデンサＣ４は、
誤差増幅器ＥＲ１の入出力信号に位相回転を生じさせて
発振現象を防止するが、他方でこの電源回路の、出力端
子２からスイッチングトランジスタＱ１のベースまでの
間に構成された制御系の応答速度を低下させるという弊
害をもたらす。ちなみに、実際の回路における制御系の
応答速度は、仕様・条件によっても異なるが、一般に
０．５ｍｓ〜１．０ｍｓとなる。
【０００９】周知のようにスイッチング電源回路の出力
電圧は、外部電源の電圧変化や負荷の大きさの変化によ
って変動する可能性が有る。しかし、電源回路の主な役
割は負荷に対して安定度の高い電圧を供給することであ
り、負荷の急変に対して出力電圧が低下しても、すぐに
設定値に復帰できることが望ましいことは言うまでもな
い。しかし、制御系の応答速度が低下した結果、その分
発振現象は抑えられるが、負荷あるいは入力電圧がステ
ップ状に急変すると出力電圧が大きく変動してしまい、
出力電圧の安定度が極端に悪くなるという問題があっ
た。そこで本発明は、変動した出力電圧を短時間で設定
値に復帰させることにより、安定度の高い出力電圧が得
られるスイッチング電源回路を提供することを目的とす
る。
電圧は、外部電源の電圧変化や負荷の大きさの変化によ
って変動する可能性が有る。しかし、電源回路の主な役
割は負荷に対して安定度の高い電圧を供給することであ
り、負荷の急変に対して出力電圧が低下しても、すぐに
設定値に復帰できることが望ましいことは言うまでもな
い。しかし、制御系の応答速度が低下した結果、その分
発振現象は抑えられるが、負荷あるいは入力電圧がステ
ップ状に急変すると出力電圧が大きく変動してしまい、
出力電圧の安定度が極端に悪くなるという問題があっ
た。そこで本発明は、変動した出力電圧を短時間で設定
値に復帰させることにより、安定度の高い出力電圧が得
られるスイッチング電源回路を提供することを目的とす
る。
【００１０】
【課題を解決するための手段】本発明は、インダクタン
ス部品に直列接続したスイッチング素子にオン、オフ動
作を行わせ、インダクタンス部品の所定の巻線に現れる
電圧から所望の出力電圧を得るスイッチング電源回路に
おいて、出力電圧に相当する第１の検出信号と第１の基
準電圧信号とを比較し、その２信号の偏差に応じた第１
のレベル信号を出力する、第１の検出信号が印加される
入力端子と第１のレベル信号が現れる出力端子との間に
位相補償用の容量素子が接続された第１の誤差増幅器
と、出力電圧に相当する第２の検出信号と第２の基準電
圧信号とを比較し、その２信号の偏差に応じた第２のレ
ベル信号を出力する第２の誤差増幅器とを設け、第１の
レベル信号と第２のレベル信号のうち、いずれか大きい
方のレベル信号と基準波形信号とを比較して該スイッチ
ング素子の駆動信号を得るようにしたことを特徴とす
る。
ス部品に直列接続したスイッチング素子にオン、オフ動
作を行わせ、インダクタンス部品の所定の巻線に現れる
電圧から所望の出力電圧を得るスイッチング電源回路に
おいて、出力電圧に相当する第１の検出信号と第１の基
準電圧信号とを比較し、その２信号の偏差に応じた第１
のレベル信号を出力する、第１の検出信号が印加される
入力端子と第１のレベル信号が現れる出力端子との間に
位相補償用の容量素子が接続された第１の誤差増幅器
と、出力電圧に相当する第２の検出信号と第２の基準電
圧信号とを比較し、その２信号の偏差に応じた第２のレ
ベル信号を出力する第２の誤差増幅器とを設け、第１の
レベル信号と第２のレベル信号のうち、いずれか大きい
方のレベル信号と基準波形信号とを比較して該スイッチ
ング素子の駆動信号を得るようにしたことを特徴とす
る。
【００１１】
【発明の実施の形態】スイッチング電源回路の出力側
に、前記制御回路を構成する第１の誤差増幅器とは別
に、第２の誤差増幅器を設ける。第２の誤差増幅器の一
方の入力端子には出力電圧に相当する電圧を印加し、他
方の入力端子には第２の基準電圧を印加する。第２の誤
差増幅器の出力端子は容量素子を介して、第１の誤差増
幅器の出力端子と比較器の入力端子との接続点に接続す
る。ここで電源回路の出力電圧が負荷の急変により大き
く低下すると、第２の誤差増幅器が出力する第２のレベ
ル信号は、制御回路中の第１の誤差増幅器が出力する第
１のレベル信号よりも早く、その信号の電圧値を変化さ
せる。制御回路の比較器は電圧値の変化の速い第２のレ
ベル信号に応じてスイッチング素子のオンデューティを
変化させることになり、出力電圧の設定値への復帰を速
めるよう作用する。
に、前記制御回路を構成する第１の誤差増幅器とは別
に、第２の誤差増幅器を設ける。第２の誤差増幅器の一
方の入力端子には出力電圧に相当する電圧を印加し、他
方の入力端子には第２の基準電圧を印加する。第２の誤
差増幅器の出力端子は容量素子を介して、第１の誤差増
幅器の出力端子と比較器の入力端子との接続点に接続す
る。ここで電源回路の出力電圧が負荷の急変により大き
く低下すると、第２の誤差増幅器が出力する第２のレベ
ル信号は、制御回路中の第１の誤差増幅器が出力する第
１のレベル信号よりも早く、その信号の電圧値を変化さ
せる。制御回路の比較器は電圧値の変化の速い第２のレ
ベル信号に応じてスイッチング素子のオンデューティを
変化させることになり、出力電圧の設定値への復帰を速
めるよう作用する。
【００１２】
【実施例】安定度の高い出力電圧を得ることができる、
本発明によるスイッチング電源回路の実施例を図１に示
した。図１に示す回路では、スイッチングトランジスタ
Ｑ１、トランスＴ、整流ダイオードＤ１、平滑コンデン
サＣ２によって構成された基本的な電源回路、制御回路
３、位相補償用のコンデンサＣ４及び検出抵抗Ｒ１、Ｒ
２に関しては、図３の従来回路と同じ接続構成となって
いる。なお、制御回路３を構成する誤差増幅器ＥＲ１は
第１の誤差増幅器とする。この回路に対して、第２の誤
差増幅器ＥＲ２と、第２の誤差増幅器ＥＲ２の正入力端
子に接続された基準電圧源５とで構成される検出回路６
を設ける。そして、検出回路６の第２の誤差増幅器ＥＲ
２の反転入力端子は電源回路の出力端子２に接続し、第
２の誤差増幅器ＥＲ２の出力端子は、コンデンサＣ５を
介して第１の誤差増幅器ＥＲ１の出力端子と比較器ＣＯ
Ｍの第２の正入力端子との接続点に接続する。
本発明によるスイッチング電源回路の実施例を図１に示
した。図１に示す回路では、スイッチングトランジスタ
Ｑ１、トランスＴ、整流ダイオードＤ１、平滑コンデン
サＣ２によって構成された基本的な電源回路、制御回路
３、位相補償用のコンデンサＣ４及び検出抵抗Ｒ１、Ｒ
２に関しては、図３の従来回路と同じ接続構成となって
いる。なお、制御回路３を構成する誤差増幅器ＥＲ１は
第１の誤差増幅器とする。この回路に対して、第２の誤
差増幅器ＥＲ２と、第２の誤差増幅器ＥＲ２の正入力端
子に接続された基準電圧源５とで構成される検出回路６
を設ける。そして、検出回路６の第２の誤差増幅器ＥＲ
２の反転入力端子は電源回路の出力端子２に接続し、第
２の誤差増幅器ＥＲ２の出力端子は、コンデンサＣ５を
介して第１の誤差増幅器ＥＲ１の出力端子と比較器ＣＯ
Ｍの第２の正入力端子との接続点に接続する。
【００１３】このような構成とした図１の回路では、そ
の出力電圧に応じて以下のような動作が行われる。出力
端子２に接続される外部負荷が急変し、出力電圧が低下
すると、制御回路３の第１の誤差増幅器ＥＲ１は、出力
電圧に相当する電圧ＶO1と第１の基準電圧Ｖr1の差に応
じて第１のレベル信号ＶＬ１の値を大きくしていく。こ
れと同時に検出回路６の第２の誤差増幅器ＥＲ２も、出
力電圧に相当する電圧ＶO2と第２の基準電圧Ｖr2の差に
応じて第２のレベル信号ＶＬ２の値を大きくしていく。
ここで第１の誤差増幅器ＥＲ１は、前記したように、位
相補償用のコンデンサＣ４の作用によって入力信号に対
する出力信号の応答速度が遅い。このため、位相補償の
された第１のレベル信号ＶＬ１よりも位相補償のされて
いない第２のレベル電圧ＶＬ２の方が電圧値が素早く変
化することになる。
の出力電圧に応じて以下のような動作が行われる。出力
端子２に接続される外部負荷が急変し、出力電圧が低下
すると、制御回路３の第１の誤差増幅器ＥＲ１は、出力
電圧に相当する電圧ＶO1と第１の基準電圧Ｖr1の差に応
じて第１のレベル信号ＶＬ１の値を大きくしていく。こ
れと同時に検出回路６の第２の誤差増幅器ＥＲ２も、出
力電圧に相当する電圧ＶO2と第２の基準電圧Ｖr2の差に
応じて第２のレベル信号ＶＬ２の値を大きくしていく。
ここで第１の誤差増幅器ＥＲ１は、前記したように、位
相補償用のコンデンサＣ４の作用によって入力信号に対
する出力信号の応答速度が遅い。このため、位相補償の
された第１のレベル信号ＶＬ１よりも位相補償のされて
いない第２のレベル電圧ＶＬ２の方が電圧値が素早く変
化することになる。
【００１４】すると、比較器ＣＯＭの第１の正入力端子
（＋）には第１のレベル信号ＶＬ１よりも電圧値の高い
第２のレベル信号ＶＬ２が印加されることになり、比較
器ＣＯＭは、この第２のレベル信号ＶＬ２に従ってパル
ス信号ＰＯのオンデューティを変化させる。この場合、
パルス信号ＰＯのオンデューティが第２のレベル信号Ｖ
Ｌ２に従って変化するということは、スイッチングトラ
ンジスタＱ１を通過するエネルギーが、出力電圧の低下
に対して迅速に大きくなることになり、この動作の結
果、出力電圧の設定値への復帰を速めることが可能とな
る。なお、図１中のコンデンサＣ５については、出力電
圧が変化した時に第２のレベル信号ＶＬ２の信号の変動
分（交流成分）を通過させるのと同時に、２つの誤差増
幅器の各出力端子の位置の電位を平衡させるように作用
する。
（＋）には第１のレベル信号ＶＬ１よりも電圧値の高い
第２のレベル信号ＶＬ２が印加されることになり、比較
器ＣＯＭは、この第２のレベル信号ＶＬ２に従ってパル
ス信号ＰＯのオンデューティを変化させる。この場合、
パルス信号ＰＯのオンデューティが第２のレベル信号Ｖ
Ｌ２に従って変化するということは、スイッチングトラ
ンジスタＱ１を通過するエネルギーが、出力電圧の低下
に対して迅速に大きくなることになり、この動作の結
果、出力電圧の設定値への復帰を速めることが可能とな
る。なお、図１中のコンデンサＣ５については、出力電
圧が変化した時に第２のレベル信号ＶＬ２の信号の変動
分（交流成分）を通過させるのと同時に、２つの誤差増
幅器の各出力端子の位置の電位を平衡させるように作用
する。
【００１５】なお、図１中の検出回路６を構成する比較
電圧源５については、特別な回路構成の基準電圧源にし
なくとも、図２に示すような回路構成としても構わな
い。すなわち、電源回路の出力端子２とアースとの間に
接続したダイオードＤ２、抵抗Ｒ６、コンデンサＣ６の
直列回路と、コンデンサＣ６に対して並列接続した抵抗
Ｒ７によって基準電圧源５を構成する。ここで抵抗Ｒ７
とコンデンサＣ６の時定数は大きくなるように設定して
おく。基準電圧源５をこのような構成とした場合、先ず
電源回路の起動時にはコンデンサＣ６は未充電状態であ
るため、制御回路３の比較器ＣＯＭの第１の正入力端子
（＋）には第１の誤差増幅器ＥＲ１からの第１のレベル
信号ＶＬ１が印加される。すると比較器ＣＯＭは、発振
現象を起こす恐れの少ない第１のレベル信号ＶＬ１に応
じて駆動信号ＰＯを出力するため、電源回路に発振現象
を起こさずに動作を開始させることができる。
電圧源５については、特別な回路構成の基準電圧源にし
なくとも、図２に示すような回路構成としても構わな
い。すなわち、電源回路の出力端子２とアースとの間に
接続したダイオードＤ２、抵抗Ｒ６、コンデンサＣ６の
直列回路と、コンデンサＣ６に対して並列接続した抵抗
Ｒ７によって基準電圧源５を構成する。ここで抵抗Ｒ７
とコンデンサＣ６の時定数は大きくなるように設定して
おく。基準電圧源５をこのような構成とした場合、先ず
電源回路の起動時にはコンデンサＣ６は未充電状態であ
るため、制御回路３の比較器ＣＯＭの第１の正入力端子
（＋）には第１の誤差増幅器ＥＲ１からの第１のレベル
信号ＶＬ１が印加される。すると比較器ＣＯＭは、発振
現象を起こす恐れの少ない第１のレベル信号ＶＬ１に応
じて駆動信号ＰＯを出力するため、電源回路に発振現象
を起こさずに動作を開始させることができる。
【００１６】一方、電源回路が運転状態であるとコンデ
ンサＣ６は充電状態となる。ここで出力電圧が急に低下
してもコンデンサＣ６の充電電圧は時定数の関係で急に
は低下しない。そのため第２の誤差増幅器ＥＲ２は、出
力電圧が急に低下した時には、ほぼ出力電圧の低下量に
応じて第２のレベル信号ＶＬ２の電圧値を上昇させる。
この第２のレベル信号ＶＬ２は第１のレベル信号ＶＬ１
よりも、出力電圧低下に対して素早く大きくなるため、
第２のレベル信号ＶＬ２を受信した比較器ＣＯＭから出
力されるパルス信号ＰＯのオンデューティは素早く大き
くなる。その結果、スイッチングトランジスタＱ１を通
過するエネルギーが増加し、低下した出力電圧の設定値
への復帰を速くすることが可能となる。
ンサＣ６は充電状態となる。ここで出力電圧が急に低下
してもコンデンサＣ６の充電電圧は時定数の関係で急に
は低下しない。そのため第２の誤差増幅器ＥＲ２は、出
力電圧が急に低下した時には、ほぼ出力電圧の低下量に
応じて第２のレベル信号ＶＬ２の電圧値を上昇させる。
この第２のレベル信号ＶＬ２は第１のレベル信号ＶＬ１
よりも、出力電圧低下に対して素早く大きくなるため、
第２のレベル信号ＶＬ２を受信した比較器ＣＯＭから出
力されるパルス信号ＰＯのオンデューティは素早く大き
くなる。その結果、スイッチングトランジスタＱ１を通
過するエネルギーが増加し、低下した出力電圧の設定値
への復帰を速くすることが可能となる。
【００１７】つまり、図２のような構成の基準電圧源５
を用いれば、起動時と出力電圧低下時では異なるレベル
信号で回路が動作し、電源回路に発振現象を起こさない
ようにしながらも出力電圧の安定度を高くすることが可
能となる。なお、出力電圧に応じた電圧をある期間だけ
保持できる機能を有する回路であれば、必ずしも図２に
示す構成としなくとも同様な動作を行わせることができ
ることは言うまでもない。また、図１の回路では、第１
の誤差増幅器ＥＲ１に入力する出力電圧に相当する電圧
ＶO1を分圧抵抗Ｒ１とＲ２との接続点より得て、第２の
誤差増幅器ＥＲ２に入力する出力電圧に相当する電圧Ｖ
O2を出力端子２より得ているが、例えば電圧ＶO1と電圧
ＶO2を同じ回路上の位置より得てもよく、本発明が図１
に示す構成に限定されるものでは無い。
を用いれば、起動時と出力電圧低下時では異なるレベル
信号で回路が動作し、電源回路に発振現象を起こさない
ようにしながらも出力電圧の安定度を高くすることが可
能となる。なお、出力電圧に応じた電圧をある期間だけ
保持できる機能を有する回路であれば、必ずしも図２に
示す構成としなくとも同様な動作を行わせることができ
ることは言うまでもない。また、図１の回路では、第１
の誤差増幅器ＥＲ１に入力する出力電圧に相当する電圧
ＶO1を分圧抵抗Ｒ１とＲ２との接続点より得て、第２の
誤差増幅器ＥＲ２に入力する出力電圧に相当する電圧Ｖ
O2を出力端子２より得ているが、例えば電圧ＶO1と電圧
ＶO2を同じ回路上の位置より得てもよく、本発明が図１
に示す構成に限定されるものでは無い。
【００１８】
【発明の効果】以上に述べたように本発明は、入力信号
と出力信号の間の位相補償が行われる第１の誤差増幅器
の他に第２の誤差増幅器を設け、出力電圧の急変時に
は、入力信号に対する出力信号の応答速度が速い第２の
誤差増幅器の出力信号に応じてスイッチング素子のオン
デューティを変化させることを特徴としている。この本
発明によれば、入力電圧や負荷の急変によって出力電圧
が大きく変動しても即座にスイッチング素子のオンディ
ーティが変化し、短時間で出力電圧を設定値に復帰させ
ることができる。従って、出力電圧の安定度が高いスイ
ッチング電源回路を提供することができる。
と出力信号の間の位相補償が行われる第１の誤差増幅器
の他に第２の誤差増幅器を設け、出力電圧の急変時に
は、入力信号に対する出力信号の応答速度が速い第２の
誤差増幅器の出力信号に応じてスイッチング素子のオン
デューティを変化させることを特徴としている。この本
発明によれば、入力電圧や負荷の急変によって出力電圧
が大きく変動しても即座にスイッチング素子のオンディ
ーティが変化し、短時間で出力電圧を設定値に復帰させ
ることができる。従って、出力電圧の安定度が高いスイ
ッチング電源回路を提供することができる。
【図１】 本発明によるスイッチング電源回路の実施例
の回路図。
の回路図。
【図２】 基準電圧源の構成の一例の回路図。
【図３】 従来のスイッチング電源回路の実施例の回路
図。
図。
【図４】 図３に示す回路中に現れる各信号の波形図。
１ 入力端子 ２ 出力端子 ３ 制御回路 ４ 設定回路 ５ 基準電圧源 ６ 検出回路 ＲＥＦ 基準電圧源 ＯＳＣ 発振回路 ＥＲ１ 第１の誤差増幅器 ＥＲ２ 第２の誤差増幅器 ＣＯＭ 比較器 ＢＵＦ バッファ ＤＲ 駆動部 Ｔ トランス Ｑ１ スイッチングトランジスタ
Claims (3)
- 【請求項１】 インダクタンス部品に直列接続したスイ
ッチング素子にオン、オフ動作を行わせ、該インダクタ
ンス部品の所定の巻線に現れる電圧から所望の出力電圧
を得るスイッチング電源回路において、 出力電圧に相当する第１の検出信号と第１の基準電圧信
号とを比較し、その２信号の偏差に応じた第１のレベル
信号を出力する、該第１の検出信号が印加される入力端
子と該第１のレベル信号が現れる出力端子との間に位相
補償用の容量素子が接続された第１の誤差増幅器と、 出力電圧に相当する第２の検出信号と第２の基準電圧信
号とを比較し、その２信号の偏差に応じた第２のレベル
信号を出力する第２の誤差増幅器、とを具備し、 該第１のレベル信号と該第２のレベル信号のうち、いず
れか大きい方のレベル信号と基準波形信号とを比較して
該スイッチング素子の駆動信号を得ることを特徴とする
スイッチング電源回路。 - 【請求項２】 前記第２の誤差増幅器の出力端子を、容
量素子を介して前記第１の誤差増幅器の出力端子に接続
したことを特徴とする、請求項１に記載したスイッチン
グ電源回路。 - 【請求項３】 前記第２の基準電圧を得るための基準電
圧源が、出力電圧によって充電されることにより所定の
電圧が得られ、出力電圧が変化した時、出力電圧が変化
する前の電圧をある期間の間だけ保持する時定数回路を
有することを特徴とする、請求項１に記載したスイッチ
ング電源回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02582997A JP3248713B2 (ja) | 1997-01-24 | 1997-01-24 | スイッチング電源回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02582997A JP3248713B2 (ja) | 1997-01-24 | 1997-01-24 | スイッチング電源回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10210741A true JPH10210741A (ja) | 1998-08-07 |
| JP3248713B2 JP3248713B2 (ja) | 2002-01-21 |
Family
ID=12176757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02582997A Expired - Fee Related JP3248713B2 (ja) | 1997-01-24 | 1997-01-24 | スイッチング電源回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3248713B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003052170A (ja) * | 2001-08-03 | 2003-02-21 | Texas Instr Japan Ltd | Ｄｃ−ｄｃコンバータ |
| JP2005045983A (ja) * | 2003-07-25 | 2005-02-17 | Tdk Corp | スイッチング電源装置用制御装置 |
| KR100885151B1 (ko) | 2005-02-25 | 2009-02-23 | 세이코 인스트루 가부시키가이샤 | 스위칭 레귤레이터 제어 회로 및 스위칭 레귤레이터 |
| JP2012065497A (ja) * | 2010-09-17 | 2012-03-29 | Nec Network Products Ltd | 電源回路 |
| JP2012125025A (ja) * | 2010-12-07 | 2012-06-28 | Sanken Electric Co Ltd | 電力変換装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11883869B2 (en) | 2021-08-26 | 2024-01-30 | Brilex Technical Solutions, LLC | Butt retrieval system |
-
1997
- 1997-01-24 JP JP02582997A patent/JP3248713B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003052170A (ja) * | 2001-08-03 | 2003-02-21 | Texas Instr Japan Ltd | Ｄｃ−ｄｃコンバータ |
| JP2005045983A (ja) * | 2003-07-25 | 2005-02-17 | Tdk Corp | スイッチング電源装置用制御装置 |
| KR100885151B1 (ko) | 2005-02-25 | 2009-02-23 | 세이코 인스트루 가부시키가이샤 | 스위칭 레귤레이터 제어 회로 및 스위칭 레귤레이터 |
| JP2012065497A (ja) * | 2010-09-17 | 2012-03-29 | Nec Network Products Ltd | 電源回路 |
| JP2012125025A (ja) * | 2010-12-07 | 2012-06-28 | Sanken Electric Co Ltd | 電力変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3248713B2 (ja) | 2002-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5247239A (en) | Dual dc/dc voltage converter power system | |
| KR100595868B1 (ko) | Ｄｃ/ｄｃ 컨버터 | |
| KR100597881B1 (ko) | 전원 회로 | |
| US8138732B2 (en) | DCR sense for a COT power converter | |
| US7157888B2 (en) | Light loading control circuit for a buck-boost voltage converter | |
| US6642696B2 (en) | DC-DC converter with a feedback controller | |
| JP3957019B2 (ja) | Ｄｃ−ｄｃコンバータ制御回路 | |
| KR100744592B1 (ko) | Ｄｃ-ｄｃ 컨버터, ｄｃ-ｄｃ 컨버터의 제어 회로 및ｄｃ-ｄｃ 컨버터의 제어 방법 | |
| US20040008079A1 (en) | Power supply circuit with control of rise characteristics of output voltage | |
| US20060164871A1 (en) | Switching power supply circuit | |
| US6369558B2 (en) | Switching regulator | |
| US20080019160A1 (en) | Dc/Dc Converter | |
| CN112688542A (zh) | 控制电路以及应用其的开关变换器 | |
| JP2006149067A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3248713B2 (ja) | スイッチング電源回路 | |
| JP4630165B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3474095B2 (ja) | スイッチング・レギュレータ | |
| JPH11235025A (ja) | Ｐｗｍ方式のスイッチング・レギュレータ制御回路及びスイッチング・レギュレータ | |
| JP3570113B2 (ja) | インターリーブ方式スイッチングコンバータ | |
| US10855182B2 (en) | Power conversion circuit and operating method thereof | |
| US7535206B2 (en) | Synchronous rectifying type switching regulator control circuit and semiconductor integrated circuit including the same | |
| KR100439848B1 (ko) | 역률보상회로 | |
| JPH0353860B2 (ja) | ||
| JP3337211B2 (ja) | スイッチングレギュレータ | |
| JP2600103Y2 (ja) | 電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |