JPH1021121A - マイクロコンピュータ装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 動作異常監視回路からリセット信号が出力さ
れるにあたって、その出力タイミングに狂いが生じてい
る場合に、それを直ちに診断可能とする。 【解決手段】 本体プログラムの一巡実行ループ中に挿
入されたオンオフ一対のポート操作命令により前記本体
プログラムの実行に連動してオンオフ操作される状態信
号送出用の出力ポートと、パワーオンリセット回路若し
くは動作異常監視回路から出力されるリセット信号を受
け付けるためのリセット端子とを備え、前記リセット端
子にリセット信号が受け付けられるのに応答して強制的
にイニシャライズプログラムを実行するようにしたマイ
クロコンピュータ装置であって、前記イニシャライズプ
ログラムには、前記動作異常監視回路から設計された上
下限値内のタイミングでリセット信号が出力されること
を診断するための診断処理が含まれている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロコンピュ
ータ装置に係り、特に、動作異常監視回路（ウオッチド
ッグタイマ回路等と称される）から設計された上下限値
内のタイミングでリセット信号が出力されることを診断
する機能を備えたマイクロコンピュータ装置に関する。

【０００２】

【従来の技術】従来、この種のマイクロコンピュータ装
置には、プログラムの暴走などの動作異常が発生した場
合を考慮して、動作異常監視対策が施されている。すな
わち、マイクロコンピュータ装置側には、本体プログラ
ムの一巡実行ループ中に挿入されたオンオフ一対のポー
ト操作命令により前記本体プログラムの実行に連動して
オンオフ操作される状態信号送出用の出力ポートと、パ
ワーオンリセット回路若しくは動作異常監視回路から出
力されるリセット信号を受付る為のリセット端子とが設
けられる一方、マイクロコンピュータ装置の外部には、
前記出力ポートから、想定される動作異常時の内容に相
当する状態信号が出力されるのに応じて計時動作を開始
し、そのような内容の状態信号が規定時間継続した場合
には、前記マイクロコンピュータ装置のリセット端子に
対して所定のリセット信号を出力する動作異常監視回路
が設けられている。

【０００３】そして、マイクロコンピュータ装置側で
は、前記リセット端子にリセット信号が受付けられるの
に応答して強制的にイニシャライズプログラムを実行
し、このイニシャライズプログラムにおいて必要な処理
を実行することによりプログラムの暴走などの動作異常
を停止させ、制御対象負荷を保護している。

【０００４】ところで、このような動作異常監視回路を
備えたマイクロコンピュータ装置であっても、動作異常
監視回路それ自体が故障してリセット信号が発せられな
ければ、動作異常発生時においてマイクロコンピュータ
装置側に必要な措置をとらせることはできない。

【０００５】そこで、従来、上述のイニシャライズプロ
グラム中には、動作異常監視回路の状態を診断するため
の診断処理が含まれている。この診断処理は、出力ポー
トから想定される動作異常時の内容に相当する模擬状態
信号を送出する模擬状態信号送出処理と、前記模擬状態
信号の送出に続いて、予め決められた状態フラグ領域
に、動作異常監視回路の診断中である旨を示すキーワー
ドを書き込み、その後、上述のリセット端子にリセット
信号が到来することを待機する処理と、イニシャライズ
プログラムの起動直後における状態フラグ領域の内容を
参照し、それが故障診断中である旨を示すキーワードで
あれば、動作異常監視回路からリセット信号が到来して
イニシャライズプログラムが起動されたものと認識し
て、状態フラグ領域の内容を運用中である旨を示すキー
ワードに書き替えた後、本体プログラムへの移行を許容
する処理とから構成されている。

【０００６】このような診断処理によれば、出力ポート
から模擬状態信号を送出した後、動作異常監視回路から
リセット信号が到来しなければ、本体プログラムへの移
行は許容されないため、動作異常監視回路が故障した状
態で本体プログラムへの移行が行われる虞はなくなる。

【０００７】尚、本体プログラムの実行中に、プログラ
ムの暴走などの何等かの動作異常が発生した場合には、
イニシャライズプログラムの起動直後における状態フラ
グ領域の内容は運用中を示すキーワードとなっている
為、その場合にはプログラム実行動作を停止させるなど
の動作異常時の対策を適切にとることができる。

【０００８】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の診断処理にあっては、想定される動作異常時
の内容に相当する模擬状態信号を出力ポートから送出し
た後、イニシャライズプログラム起動直後の状態フラグ
領域の内容が故障診断中を示すキーワードでありさえす
れば、無条件で本体プログラムへの移行を許容するよう
な構成となっていたため、動作異常監視回路から出力さ
れるリセット信号のタイミングが、設計された上下限値
を大きく外れていたことにより、本体プログラムが正常
に動作しているにも拘らず、それがリセット信号の到来
により中断されてイニシャライズプログラムが実行され
てしまったり、或いは動作異常が発生しているにも拘ら
ず、長時間リセット信号が到来しないことにより、イニ
シャライズプログラムが起動されないと言った不都合が
発生する虞れがあった。

【０００９】即ち、この種の動作異常監視回路から出力
されるリセット信号のタイミングは、規定の上下限値内
に収まるように予め設計されているのであるが、当初か
ら回路素子に不良が存在したり、或いは回路素子に経年
劣化などが生ずると、リセット信号の出力タイミングに
狂いが生じ、その結果予め設計された上下限値を外れて
リセット信号が出力されるものと推定される。特に、こ
の種の出力タイミングの狂いは、上限側若しくは下限側
のいずれに生ずるかは予測が困難であり、そのためこの
種の動作異常監視回路の動作を診断するにあたっては、
予め設計された上下限値内のタイミングでリセット信号
が確実に出力されていることを診断することが要望され
てる。

【００１０】この発明は、従来のマイクロコンピュータ
装置における以上の問題点を解決するためになされたも
のであり、その目的とするところは、動作異常監視回路
からリセット信号が出力されるものの、その出力タイミ
ングに狂いが生じているような場合には、その旨を直ち
に診断可能として、その診断結果に基づき、本体プログ
ラムの実行中に誤ってイニシャライズプログラムが起動
されたり、或いは本体プログラムが暴走しているにも拘
らず、長時間に亘りイニシャライズプログラムが起動さ
れないといった不都合を未然に防止することが可能なマ
イクロコンピュータ装置を提供することにある。

【００１１】

【課題を解決するための手段】この出願の請求項１に記
載の発明は、本体プログラムの一巡実行ループ中に挿入
されたオンオフ一対のポート操作命令により前記本体プ
ログラムの実行に連動してオンオフ操作される状態信号
送出用の出力ポートと、パワーオンリセット回路若しく
は動作異常監視回路から出力されるリセット信号を受け
付けるためのリセット端子とを備え、前記リセット端子
にリセット信号が受け付けられるのに応答して強制的に
イニシャライズプログラムを実行するようにしたマイク
ロコンピュータ装置であって、前記イニシャライズプロ
グラムには、前記動作異常監視回路から設計された上下
限値内のタイミングでリセット信号が出力されることを
診断するための診断処理が含まれていることを特徴とす
るマイクロコンピュータ装置にある。

【００１２】ここで、『状態信号送出用の出力ポート』
は、１個若しくは２個以上設けることができる。動作異
常監視回路として、在来の周期監視型のものが採用され
る場合には、出力ポートの数は１個で足りる。これに対
して、本出願人が先に開発（未公開）しているタイミン
グずれ監視型の動作異常監視回路の場合には、少なくと
も２個以上の出力ポートが必要となるであろう。

【００１３】尚、『本体プログラム』とあるのは、例え
ば、当該マイクロコンピュータ装置に組み込まれた本来
の制御プログラム等のことを意味しており、例えば車両
用アンチロックブレーキシステム（ＡＢＳ）制御用の８
ビットマイクロコンピュータなどの場合であれば、当該
ＡＢＳ制御用のプログラムがこれに相当する。また、
『本体プログラムの一巡実行ループ中に挿入されたオン
オフ一対のポート操作命令』とあるのは、この種のプロ
グラムは制御周期監視用タイマを用いて一定周期で繰り
返し実行されるのが通例であるから、そのような実行ル
ープ中にポート操作命令が含まれていることを意味して
いる。ここで、このような『ポート操作命令』は、一対
のポートオン命令とポートオフ命令とから構成されてお
り、通常それら一対のポート操作命令は本体プログラム
を挟んでその前後に配置されている。もっとも、この発
明ではそのように本体プログラムを挟んでその前後に一
対の命令を挿入する場合だけではなく、ポート操作命令
を二対以上設け、それらを適宜本体プログラム中に適当
な間隔を隔てて挿入する場合も含まれるであろう。そし
て、このようにポート操作命令を配置して、本体プログ
ラムの実行状態に連動して出力ポートをオンオフ操作す
ることにより、本体プログラムが正常に動作しているか
動作異常を発生しているかを正確に表示する状態信号を
出力ポートから外部へと送出することができる。

【００１４】『リセット端子』とは、この種のマイクロ
コンピュータ装置に通常１個備えられているものであ
り、一般に、このリセット端子に外部からリセット信号
が供給されると、マイクロコンピュータ装置の内部では
アドレスカウンタを強制的に特定のアドレスに飛ばすこ
とにより、そのアドレスに記録されたイニシャライズプ
ログラムを実行可能となる。もっとも、ここでいうリセ
ット端子は、そのような特定の内部動作を起動するもの
に限られるものではなく、要するにそのリセット端子に
リセット信号が到来することによって、強制的に何等か
のイニシャライズプログラムが実行されるものであれば
良い。

【００１５】また、『パワーオンリセット回路』とは、
この種のマイクロコンピュータを電源投入時にリセット
するために広く用いられているものであり、電源投入に
応答してリセット信号を出力するように構成されてい
る。

【００１６】また、『動作異常監視回路』とは、一般に
はウオッチドッグタイマ回路などと称されているもので
あり、その動作異常監視アルゴリズムについては種々の
ものが知られている。最も一般的なものは、状態信号を
構成するパルス列の周期を監視するものであり、この周
期が規定値を越えると、所定のリセット信号を出力する
ものである。もっとも、ここでいう動作異常監視回路に
は、その他様々な動作異常監視アルゴリズムを有するも
のを採用できる。例えば、本出願人が先に開発（未公
開）している動作異常監視回路の場合であれば、特定の
２個の出力ポートから出力される２系統の状態信号相互
間におけるタイミングずれを監視し、そのタイミングず
れが規定値を越える状態が一定時間継続すると、所定の
リセット信号を出力するものである。

【００１７】一般に、この種のマイクロコンピュータ装
置においては、前記リセット端子にリセット信号が受付
けられるのに応答して強制的にイニシャライズプログラ
ムを実行する。ここで、『イニシャライズプログラム』
とは、例えば、各種カウンタやフラグ等をリセットし
て、本体プログラムへの移行準備を整えるものであり、
後に詳細に説明するように、本発明における診断処理
は、このイニシャライズプログラム中に含まれる。

【００１８】本発明で新たに適用された『診断処理』
は、動作異常監視回路から設計された通りの上下限値内
のタイミングでリセット信号が出力されることを診断す
る点において、単にリセット信号の出力有無のみを診断
する従来の動作異常監視回路と顕著に相違する。

【００１９】そして、この請求項１に記載の発明によれ
ば、動作異常監視回路からリセット信号が出力されるも
のの、その出力タイミングに狂いが生じているような場
合には、その旨を直ちに診断可能として、その診断結果
に基づき、本体プログラムの実行中に誤ってイニシャラ
イズプログラムが起動されたり、或いは本体プログラム
が暴走しているにも拘らず、長時間に亘りイニシャライ
ズプログラムが起動されないといった不都合を未然に防
止することが可能となる。

【００２０】なお、この請求項１の主たる目的とすると
ころは、動作異常監視回路から設計された上下限値内の
タイミングでリセット信号が出力されたか否かを診断す
ることにある。従って、この診断結果に基づく対応処理
は必ずしも要件とされるものではない。即ち、この診断
結果を用いて、従来の診断処理のように、本体プログラ
ムへの移行を制御したり、或いは所謂ダブルマイコンシ
ステムであれば、制御権を他のマイコンに移管したり、
更には特別な異常時対応処理を実行して何らかの対象負
荷にマイコン制御から手動制御に切り替えさせる等様々
な対応をとることが可能となるであろう。

【００２１】この出願の請求項２に記載の発明は、前記
診断処理は、前記出力ポートから、想定される動作異常
時の内容に相当する模擬状態信号を送出する模擬状態信
号送出処理と、前記模擬状態信号の送出に続いて、前記
設計上下限値の下限値に相当する時間が到来するのを待
って、あらかじめ決められた状態フラグ領域に、前記設
計上下限値内に収まっていることを意味するキーワード
を書き込み、続いて、前記設計上下限値の上限値に相当
する時間が到来するのを待って、前記状態フラグ領域の
内容を、前記設計上下限値から外れている旨を意味する
内容に書き替える現在時間帯記録処理と、を含み、それ
により、前記リセット信号の到来に応答して強制的に実
行されるイニシャライズプログラムにおいて、前記フラ
グ領域の内容を参照することにより、前記動作異常監視
回路から設計された上下限値内のタイミングでリセット
信号が出力されたことを診断し得るように構成したこと
を特徴とする請求項１に記載のマイクロコンピュータ装
置にある。

【００２２】この請求項２に記載の発明における診断処
理には、『模擬状態信号送出処理』と『現在時間帯記録
処理』とが含まれる。ここで、『想定される動作異常時
の内容に相当する模擬状態信号』には、種々の形態が考
えられる。例えば、動作異常監視回路として在来の周期
監視型のものが使用される場合、模擬状態信号として
は、状態信号を構成するパルス列の周期が一定時間以上
長くなったり、或いはその論理値が“Ｈ”若しくは
“Ｌ”に固定されてしまった状態を意味している。ま
た、動作異常監視回路として、本出願人が先に提案（未
公開）されているタイミングずれ監視型のものが使用さ
れる場合には、模擬状態信号としては、特定の２つの出
力ポートから出力される２系統の状態信号間において論
理不一致の状態が一定時間以上継続するものが想定され
る。

【００２３】また、『現在時間帯記録処理』において
は、現在時間帯が、設計上下限値の中にあるか、或いは
上限値を越えているかに対応して、それぞれその旨を示
すキーワードが状態フラグ領域に書き込まれる。ここ
で、『状態フラグ領域』は、例えば半導体ＲＡＭ内の特
定の領域に設けることができる。また、『キーワード』
としては、上下限値内にあるかそれとも上限値を越えて
いるかを示す１ビットのフラグで構成することもできる
が、イニシャライズプログラム起動直後の不定状態と何
等かの特定のキーワードが書き込まれている状態とを確
実に識別させるためには、多ビットのデジタルコードと
することが好ましいであろう。尚、状態フラグ領域に特
定のキーワードを書き込み、或いはそのキーワードを書
き替える処理は、一般的には上書き処理により行われる
が、勿論、予め各キーワード専用の状態フラグ領域を確
保しておき、そのエリアに何等かのデータが書き込まれ
ているかそれとも書き込まれていないかに基づいて、設
計上下限値内に収まっているか、或いは外れているかを
識別可能に構成することもできるであろう。また、『現
在時間帯記録処理』における計時動作は、一巡実行時間
があらかじめ知られている一連の処理を繰り返し実行し
つつ計時動作を行ういわゆるソフトタイマ処理や、所定
のデジタルタイマ回路を起動後、前述した下限値並びに
上限値の到来によるタイマ割り込みを待機するタイマ割
り込み処理等にて実現することができるであろう。

【００２４】そして、この請求項２に記載の発明によれ
ば、想定される動作異常時の内容に相当する模擬状態信
号を出力ポートから送出させた後、状態フラグ領域の内
容は、設計上下限値を基準とした現在時間帯を順次に示
す内容となるため、その間にリセット信号が到来して、
イニシャライズプログラムが起動されると、状態フラグ
領域の内容はリセット信号が到来した時点のキーワード
が書き残された状態に保存されることとなり、このキー
ワードを参照することによって、逆に、リセット信号が
設計上下限値内のタイミングで到来したか、それとも設
計上下限値を外れたタイミングで到来したかを判定する
ことができる。

【００２５】なお、この請求項２に記載の発明において
は、模擬状態信号送出から設計下限値時間の到来に至る
間、状態フラグ領域に何らかのキーワードを書き込むこ
とを必ずしも要件とはしていない。これは、電源投入直
後のイニシャライズ処理ではそのような状態フラグ領域
の内容は不定状態となっているであろうし、また運用時
に何らかの原因で動作監視回路が作動したことに基づく
イニシャライズ処理においても、その内容は運用時の開
始直後に特定の内容に書き替えられているであろうか
ら、そのような設計上下限値を外れていることを示す特
別のキーワードを書き込まずとも、設計上下限値内にあ
ることを意味するキーワードが存在するか否かだけに基
づいて、適正なタイミングでリセット信号が到来したこ
とを診断できると考えられるからである。

【００２６】この請求項２の主たる目的とするところ
は、イニシャライズプログラムにおいてフラグ領域の内
容を参照することにより、動作異常監視回路から設計さ
れた上下限値内のタイミングでリセット信号が出力され
たか否かを診断することにある。従って、この診断結果
に基づく対応処理は必ずしも要件とされるものではな
い。即ち、この診断結果を用いて、従来の診断処理のよ
うに、本体プログラムへの移行を制御したり、或いは所
謂ダブルマイコンシステムであれば、制御権を他のマイ
コンに移管したり、更には特別な異常時対応処理を実行
して何らかの対象負荷にマイコン制御から手動制御に切
り替えさせる等様々な対応をとることが可能となるであ
ろう。

【００２７】この出願の請求項３に記載の発明は、前記
診断処理は、前記出力ポートから、想定される動作異常
時の内容に相当する模擬状態信号を送出する模擬状態信
号送出処理と、前記模擬状態信号の送出に続いて、前記
設計上下限値の下限値に相当する時間が到来するのを待
って、あらかじめ決められた状態フラグ領域に、前記設
計上下限値内に収まっていることを意味するキーワード
を書き込む現在時間帯記録処理と、前記設計上下限値の
上限値に相当する時間が到来するのを待って、前記動作
異常監視回路の再起動時の内容に相当する模擬状態信号
を送出すると共に、動作異常監視回路の異常時に対応す
る処理を実行する監視回路異常処理と、を含み、それに
より、前記リセット信号の到来に応答して強制的に実行
されるイニシャライズプログラムにおいて、前記フラグ
領域の内容を参照することにより、前記動作異常監視回
路から設計された上下限値内のタイミングでリセット信
号が出力されたことを診断し得るように構成したことを
特徴とする請求項１に記載のマイクロコンピュータ装置
にある。

【００２８】この請求項３に記載の発明に含まれる『現
在時間帯記録処理』では、前述の請求項２に記載の発明
に含まれる『現在時間帯記録処理』の場合とは異なり、
設計上下限値の上限値に相当する時間が到来しても、フ
ラグ領域の内容はそのまま維持され、設計上下限値を外
れている旨のキーワードに書き替えられることはない。
その代わりに、この請求項３に記載の発明では、新たに
『監視回路異常処理』が設けられている。そして、この
『監視回路異常処理』では、前記動作異常監視回路の再
起動時の内容に相当する模擬状態信号を送出すると共
に、動作異常監視回路の異常時に対応する処理を実行す
ることとしている。

【００２９】そして、この請求項３に記載の発明によれ
ば、設計上下限値の下限値を外れたタイミングにてリセ
ット信号が到来した場合には、適正時間帯に相当するキ
ーワードが書き込まれていないことにより、イニシャラ
イズ処理にてその旨を確認することができる一方、設計
上下限値の上限値に相当する時間が到来した以降につい
ては、送出される正常時の内容に相当する模擬状態信号
により動作異常監視回路を再リセットした状態にて、所
定の異常時処理を実行することとしているため、設計上
下限値内のタイミングでリセット信号が到来した場合に
限り、フラグ領域の内容はその旨を表すキーワードが書
き残された状態となり、イニシャライズ処理にてその旨
を確認することができる。

【００３０】この請求項３の主たる目的とするところ
も、イニシャライズプログラムにおいてフラグ領域の内
容を参照することにより、動作異常監視回路から設計さ
れた上下限値内のタイミングでリセット信号が出力され
たか否かを診断することにある。従って、この診断結果
に基づく対応処理は必ずしも要件とされるものではな
い。即ち、この診断結果を用いて、従来の診断処理のよ
うに、本体プログラムへの移行を制御したり、或いは所
謂ダブルマイコンシステムであれば、制御権を他のマイ
コンに移管したり、更には特別な異常時対応処理を実行
して何らかの対象負荷にマイコン制御から手動制御に切
り替えさせる等様々な対応をとることが可能となるであ
ろう。

【００３１】この出願の請求項４に記載の発明は、前記
診断処理に含まれる現在時間帯記録処理は、前記模擬状
態信号の送出とほぼ同時に、前記状態フラグ領域に、前
記設計上下限値から外れていることを意味するキーワー
ドを書き込む処理を含むことを特徴とする請求項２若し
くは請求項３に記載のマイクロコンピュータ装置にあ
る。

【００３２】前述した請求項２若しくは請求項３に記載
の発明とは異なり、この請求項４に記載の発明では、模
擬状態信号送出から設計下限値時間の到来に至る間、状
態フラグ領域に適正時間帯に対応するキーワードとは異
なる何らかのキーワードを積極的に書き込むこととして
いる。

【００３３】そして、この請求項４に記載の発明によれ
ば、イニシャライズプログラムにおいて前記フラグ領域
の内容を参照することにより、前記動作異常監視回路か
ら設計された上下限値内のタイミングでリセット信号が
出力されたことを一層確実に診断することができる。

【００３４】この出願の請求項５に記載の発明は、前記
状態フラグ領域に、前記模擬状態信号の送出とほぼ同時
に書き込まれるキーワードには前記下限値を外れている
旨が意味づけられており、かつ前記設計上下限値の上限
値の到来により書き替えられる内容は、前記上限値を外
れている旨が意味づけられていることを特徴とする請求
項４に記載のマイクロコンピュータ装置にある。

【００３５】ここで、『意味づけられており』とは、当
該キーワードが設計上下限値内にあるか或いは外にある
かを示すのみならず、下限値を外れているか若しくは上
限値を外れているかまでをも識別可能とすることを意味
している。

【００３６】そして、この請求項５に記載の発明によれ
ば、イニシャライズプログラム中において、状態フラグ
領域の内容を参照することにより、リセット信号が下限
値を外れて出力されたか、或いは上限値を外れて出力さ
れたかまでをも診断することができる。前述と同様に、
この診断結果をどのように利用するかはユーザの使い勝
手によるものであり、またこのフラグ領域の内容を保存
したまま処理を終了し、適当な時点でフラグ領域の内容
を読み出すことにより、動作異常監視回路の故障が例え
ば時定数回路を構成するどの素子に起因するか等を推定
することも可能となる。

【００３７】この出願の請求項６に記載の発明は、前記
診断処理には、前記現在時間帯記録処理の終了に続い
て、前記リセット端子にリセット信号が到来するのを待
つことなく直ちに動作異常監視回路の異常時に対応する
処理を実行する監視回路異常処理が含まれていることを
特徴とする請求項２に記載のマイクロコンビュータ装置
にある。

【００３８】ここで『前記リセット端子にリセット信号
が到来するのを待つことなく』とあるのは、従来の診断
処理のように、模擬状態信号を出力ポートから送出した
後、ひたすらリセット信号が到来するのを待つのではな
く、既に設計上下限値を外れていることが分かっている
のであるから、直ちに動作監視回路の異常時に対応する
処理を実行することを意味している。

【００３９】そして、この請求項６に記載の発明によれ
ば、リセット信号が規定の上下限値を外れて到来する場
合のみならず、動作異常監視回路が完全に故障してしま
って、リセット信号が全く発せられなかった場合にも、
直ちに動作監視回路の異常時に対応する処理を実行する
ことが可能となる。

【００４０】この出願の請求項７に記載の発明は、前記
イニシャライズプログラムには、前記フラグ領域の記憶
内容を参照した結果として、当該イニシャライズプログ
ラムの起動が、前記診断処理において前記出力ポートか
ら模擬状態信号を送出したことに応答して、前記動作異
常監視回路から設計された上下限値内のタイミングでリ
セット信号が出力された結果であると判定された場合に
は、前記本体プログラムへの移行を許容する一方、前記
パワーオンリセット回路からリセット信号が出力された
結果であると判定された場合には、前記診断処理への移
行を許容する条件分岐処理が、前記診断処理の前処理と
して、含まれていることを特徴とする請求項２若しくは
請求項３に記載のマイクロコンピュータ装置にある。

【００４１】この『条件分岐処理』では、本体プログラ
ムへ移行すべきか、或いは診断処理へ移行すべきかの制
御が行われる。即ち、前述したように、請求項２若しく
は請求項３に記載の発明によれば、状態フラグ領域の記
憶内容を参照することによって、動作異常監視回路から
設計上下限値内のタイミングでリセット信号が出力され
たか、或いはそれを外れてリセット信号が出力されたか
を判別することができるため、この請求項７に記載の発
明の場合には、その判定結果を用いることにより、診断
処理において動作異常監視回路が正常に動作した場合に
限り本体プログラムへの移行を許容する一方、パワーオ
ンリセット回路からリセット信号が出力された結果であ
ると判定された場合には、未だ診断処理が実行されてい
ないものと判定して、直ちに上述の診断処理を実行させ
るようにしたものである。

【００４２】そして、この請求項７に記載の発明によれ
ば、電源投入直後自動的に本発明の診断処理を実行させ
る一方、その診断処理の結果、動作異常監視回路が正常
に動作した場合に限り、本体プログラムへの移行を許容
し、これにより動作異常監視回路におけるリセット信号
出力タイミングの狂いを原因とする誤ったイニシャライ
ズプログラムの実行や、或いは本体プログラムが動作異
常を発生しているにも拘らず、イニシャライズプログラ
ムがなかなか実行されないといった不都合を未然に防止
できるのである。

【００４３】この出願の請求項８に記載の発明は、前記
動作異常監視回路は、互いに独立した複数の動作異常監
視回路を含み、前記イニシャライズプログラムに含まれ
る診断処理は、前記複数の動作異常監視回路のそれぞれ
に対応する複数の個別診断処理を含むことを特徴とする
請求項２若しくは請求項３に記載のマイクロコンピュー
タ装置にある。

【００４４】請求項２若しくは請求項３に記載の発明
は、１個の動作異常監視回路を有するマイクロコンピュ
ータのみならず、互いに独立した複数の動作異常監視回
路を含むマイクロコンピュータにも適応が可能である。
このように複数の動作異常監視回路を設けるのは、それ
らの１つが故障しても他の動作異常監視回路によってこ
れをバックアップすることを意図したり、動作異常内容
が様々に存在する場合、特定の動作異常監視アルゴリズ
ムを有する１個の動作異常監視回路ではそれら全ての動
作異常内容に対応できないような場合、これを幾つかの
動作異常監視回路によってそれぞれ受け持たせることを
意図する場合があるからである。

【００４５】そして、この請求項８に記載の発明では、
それら複数の動作異常監視回路のそれぞれに対して、個
別に診断処理を行おうとするものである。

【００４６】この出願の請求項９に記載の発明は、前記
複数の個別診断処理のそれぞれには一定の順序付けがな
されており、かつ各診断処理にて使用される前記キーワ
ードには対応する動作異常監視回路に固有な意味付けが
なされており、前記イニシャライズプログラムには、前
記フラグ領域の記憶内容を参照した結果として、当該イ
ニシャライズプログラムの起動が、前記個別診断処理に
おいて前記出力ポートから模擬状態信号を送出したこと
に応答して、前記対応する動作異常監視回路から設計さ
れた上下限値内のタイミングでリセット信号が出力され
た結果であると判定された場合には、次の順位に位置す
る個別診断処理若しくは次の順位に位置する個別診断処
理が存在しなければ前記本体プログラムへの移行を許容
する一方、前記パワーオンリセット回路からリセット信
号が出力された結果であると判定された場合には、前記
診断処理への移行を許容する条件分岐処理が、前記診断
処理の前処理として、含まれていることを特徴とする請
求項８に記載のマイクロコンピュータ装置にある。 前
述のような理由で複数の個別診断処理を設け、複数の動
作異常監視回路に対応する場合、動作異常監視回路のそ
れぞれが専用の状態信号を監視するとは限らない。即
ち、出力ポートの数には限りがあるため、好ましくは、
共通の出力ポートを以て複数の動作異常監視回路に対応
することが好ましい。そのような場合、共通の模擬状態
信号を以て複数の個別診断処理を同時に行わせることは
なかなか困難である。そこで、この請求項９に記載の発
明では、それら複数の動作異常監視回路を幾つかの時間
帯に分けて順次に個別診断処理するものである。そし
て、それら個別診断処理において、全ての処理が正常に
終了した場合に限り、本体プログラムへの移行を許容す
るものである。

【００４７】そして、この請求項９に記載の発明によれ
ば、電源投入に応答して、予め決められた順序でそれら
複数の動作異常監視回路に対して順次に診断を行い、全
ての動作異常監視回路が正常なタイミングでリセット信
号を出力することを確認した後、初めて本体プログラム
への移行を可能とすることができる。

【００４８】この出願の請求項１０に記載の発明は、前
記複数の個別診断処理には、周期監視型の動作異常監視
回路に対する個別診断処理とタイミングズレ監視型の動
作異常監視回路に対応する個別診断処理とが含まれてい
ることを特徴とする請求項８若しくは請求項９に記載の
マイクロコンピュータ装置にある。

【００４９】動作異常監視回路を複数設ける場合、それ
ら動作異常監視回路の監視アルゴリズムを互いに異なら
せることは、多岐に亘る内容の動作異常に対して適切な
対応を図る点で有効である。ここで、在来の周期監視型
の動作異常監視回路に加えて、本発明者等が新たに開発
したタイミングずれ監視型の動作異常監視回路を設ける
ことが最も好ましいと考えられる。即ち、タイミングず
れ監視型の動作異常監視回路では、プログラムが暴走状
態を起こしてポート操作命令が実行されていないにも拘
らず、他の命令がポート操作命令に化けて、その結果予
期せぬタイミングで状態信号中にオンオフタイミングが
生じた場合でも、これを特定の２個の出力ポートから得
られる２系統の状態信号化における論理不一致に基づい
て確実に検出することができる。即ち、このような所謂
命令化けによるオン操作若しくはオフ操作は、予めタイ
ミングずれを与えた２系統の状態信号間におけるタイミ
ングずれとは明らかに相違するから、このタイミングず
れが正常時のタイミングずれと異なることによって、そ
のような命令化けに基づく動作異常を確実に検出するこ
とができる。その結果、２個の出力ポートから互いに一
定のタイミングずれを有する同一周期の状態信号を出力
させておき、それら状態信号のいずれか一方を周期監視
型の動作異常監視回路にて監視するように構成すれば、
２個の出力ポートから得られる２系統の信号のみによっ
て、従来より想定されている動作異常のみならず、新た
に想定された命令化けに基づく動作異常までをも的確に
対応が可能となる。

【００５０】そして、この請求項１０に記載の発明で
は、そのような広範囲な動作異常にも対応し得る構成に
おいても、それら動作異常監視回路のリセットタイミン
グの異常を的確に診断することが可能となるのである。

【００５１】

【発明の実施の形態】以下、この発明の好ましい実施の
形態につき、添付図面を参照して詳細に説明する。前述
したように、この種のマイクロコンピュータ装置には、
本体プログラムの一巡実行ループ中に挿入されたオンオ
フ一対のポート操作命令により本体プログラムの実行に
連動してオンオフ操作される状態信号送出用の出力ポー
トと、パワーオンリセット回路若しくは動作異常監視回
路から出力されるリセット信号を受付けるためのリセッ
ト端子が備えられており、前記リセット端子にリセット
信号が受付けられるのに応答して強制的にイニシャライ
ズプログラムを実行させることにより、プログラムの暴
走などの動作異常が発生した場合、プログラムの実行を
強制的に停止させて、制御対象負荷を保護するようにし
ている。

【００５２】ところで、従来この種のマイクロコンピュ
ータ装置にて想定されている動作異常は、その発生と共
に前述したオンオフ一対のポート操作命令が実行されな
くなり、その結果状態信号の内容が“Ｈ”若しくは
“Ｌ”に固定されて、それまで繰り返し一定周期で出力
されていたパルスが停止するといった内容のものであ
る。その為、動作異常監視回路に採用された監視アルゴ
リズムとしては、状態信号中のパルス周期を監視し、こ
のパルス周期が予め決められた基準周期を越えたことに
基づいて動作異常の発生を推定し、直ちにリセット信号
を出力するように構成されている。

【００５３】ところが、本発明者等の鋭意研究によれ
ば、プログラムの暴走中であっても、状態信号送出用の
出力ポートが予期せぬタイミングでオン若しくはオフさ
れたり、或いはオンオフを繰り返して動作正常時と同様
なパルス列が出力される場合もあり得るとの知見が得ら
れた。これは、プログラムの暴走中に予期せぬタイミン
グでポート操作命令が実際に実行される場合もあろう
が、それ以外にも、別の命令がフェッチ動作の乱れなど
によってポート操作命令に化けて実行された結果、状態
信号送出用の出力ポートが予期せぬタイミングで操作さ
れている場合もあり得るとの知見が得られた。

【００５４】そこで、本発明者等は、このような内容の
動作異常にも的確に対応が可能な、新規な動作異常監視
回路を提案している。この新規な動作異常監視回路に採
用された監視アルゴリズムは、特定の２個の出力ポート
から外部へ送出される２系統の状態信号相互間における
オンタイミング若しくはオフタイミングのずれに着目
し、これが基準時間よりも長くなると、直ちにリセット
信号を出力するものである。一方、これに対応してマイ
クロコンピュータ装置側には、本体プログラムの一巡実
行ループ中にオンオフ一対のポート操作命令を２個以上
挿入し、それらポート操作命令の実行時間のずれによ
り、予め決められた２個の出力ポートからそれら実行時
間の相違に基づく一定のタイミングずれを有する２系統
の状態信号を送出するようにしている。そして、１台の
マイクロコンピュータ装置に対して、在来の周期監視型
の動作異常監視回路と本発明者等が新たに提案した新規
な動作異常監視回路等を併設することによって、より一
層信頼性の高いマイクロコンピュータシステムを構成し
ている。

【００５５】このような高信頼性を有するマイクロコン
ピュータシステムの構成を、図１のブロック図に概略的
に示している。即ち、同図に示されるように、このマイ
クロコンピュータシステムは、マイクロコンピュータ装
置であるＣＰＵ１と、在来の周期監視型の動作異常監視
回路である第１の監視回路２と、本発明者等により新た
に提案されたタイミングずれ監視型の動作異常監視回路
である第２の監視回路３とから概略構成されている。

【００５６】ＣＰＵ１を構成するマイクロコンピュータ
としては、この例では、車両用アンチロックブレーキシ
ステム（以下、ＡＢＳという）の制御に用いられる８ビ
ット構成のワンチップマイクロコンピュータが採用され
ている。この種のワンチップマイクロコンピュータの内
部には、各種の制御プログラムを予め格納されたＲＯＭ
と、制御プログラムの実行の際にワーキングエリア等と
して使用されるＲＡＭと、各種のタイマやカウンタ等が
設けられているのが通例である。この例では、説明の便
宜のために、それらの中で、ＲＡＭ１０２の内部に設定
された状態フラグ領域１０２ａと、内蔵デジタルタイマ
１０１のみが図示されている。また、この種のマイクロ
コンピュータには、多数の入出力ポート等が設けられる
のが通例であるが、これについても説明の便宜のため
に、状態信号を外部へ送出するための２個の出力ポート
Ｐ１，Ｐ２と、外部から与えられるリセット信号を受付
けるためのリセット端子ＲＳＴのみが図示されている。
後に詳細に説明するが、ＲＯＭ内に格納された制御プロ
グラム（本体プログラム）の一巡実行ループ中には、前
述した２つの出力ポートＰ１，Ｐ２から、互いに一定の
タイミングずれを有する一定周期のパルス列を出力する
ための２組のポート操作命令が挿入されている。また、
良く知られているように、この種のマイクロコンピュー
タ装置では、リセット端子ＲＳＴがリセット信号を受付
けた場合、例えば内蔵するアドレスカウンタを強制的に
特定のアドレスに飛ばすことにより、予め決められたイ
ニシャライズプログラムを自動的に実行するように構成
されている。

【００５７】周期監視型の動作異常監視回路である第１
の監視回路２は、ＣＰＵ１のポートＰ１から出力される
状態信号を入力端子ＩＮ１を介して取り込むと共に、そ
の周期を常時監視し、これが予め決められた基準時間を
越えたことに基づいて動作異常の発生を判定し、それに
応答して出力端子ＯＵＴ１のレベルを“Ｈ”から“Ｌ”
に立ち下げることによって、ＣＰＵ１に対してリセット
をかけるように構成されている。

【００５８】本発明者等が新たに開発したタイミングず
れ監視型の動作異常監視回路である第２の監視回路３
は、ポートＰ１，Ｐ２から出力される状態信号をその入
力端子ＩＮ２１，ＩＮ２２を介して取り込むと共に、そ
れらのタイミングずれを常時監視し、これが予め決めら
れた基準時間を越えたことに基づいて動作異常の発生を
判定し、これに応答して出力端子ＯＵＴ２のレベルを
“Ｈ”から“Ｌ”に立ち下げることによって、ＣＰＵ１
にリセットをかけるように構成されている。

【００５９】パワーオンリセット回路４は、電源投入に
応答してＣＰＵ１に対してリセットをかけるものであ
り、その内部構成は各種の文献により周知であるから説
明は省略する。

【００６０】尚、抵抗Ｒ１は、リセット端子ＲＳＴがハ
イインピーダンス状態にある時に、リセットラインを
“Ｈ”に引き上げるためのプルアップ抵抗であり、また
抵抗Ｒ２，Ｒ３は出力ポートＰ１，Ｐ２がハイインピー
ダンス状態にある時に、それらのラインを“Ｈ”レベル
に引き上げるためのプルアップ抵抗である。

【００６１】次に、第１の監視回路２並びに第２の監視
回路３の具体的な一例の構成を、図２の回路図を参照し
て詳細に説明する。同図に示されるように、周期監視型
の動作異常監視回路である第１の監視回路２は、入力端
子ＩＮ１から入力される信号の立ち上がりに応答して微
小幅“Ｈ”パルスを出力する微分回路ＤＦと、この微分
回路ＤＦから出力される微小幅“Ｈ”パルスに応答して
瞬間的にオンするトランジスタＱと、抵抗Ｒ４，Ｒ５を
介して電源Ｖｃｃにより充電されると共に、トランジス
タＱを介して瞬間的に放電されるコンデンサＣ１と、演
算増幅器ＯＰ１を主体として構成され、コンデンサＣ１
の充電電圧Ｖｃ１を抵抗Ｒ６と抵抗Ｒ７とで電源電圧Ｖ
ｃｃを分圧して得られた閾値電圧Ｖｔｈ１と比較し、そ
の比較結果を出力端子ＯＵＴ１から外部へと出力するコ
ンパレータＣＯＭＰ１とから構成されている。即ち、こ
の第１の監視回路２では、ポートＰ１から出力される状
態信号中に含まれるパルス列の周期が、予め決められた
基準時間よりも短い場合、コンデンサＣ１の充電電圧Ｖ
ｃは閾値電圧Ｖｔｈ１よりも低く維持されるのに対し、
前述したパルス列の周期が基準時間より長い場合には、
コンデンサＣ１の充電電圧Ｖｃ１は閾値電圧Ｖｔｈ１を
越えることとなり、その結果コンパレータＣＯＭＰ１が
反転動作して、出力端子ＯＵＴ１のレベルは“Ｈ”から
“Ｌ”へと立ち下がり、ＣＰＵ１にリセットがかかるの
である。

【００６２】本発明者等が新たに提案したタイミングず
れ監視型の動作異常監視回路である第２の監視回路３
は、入力端子ＩＮ２１，ＩＮ２２に供給される２系統の
状態信号相互間における論理不一致状態を検出するため
の排他的論理和回路ＥーＯＲと、この排他的論理和回路
ＥーＯＲの出力が“Ｈ”の時に抵抗Ｒ８を介して充電さ
れ且つ“Ｌ”の時にダイオードＤを介して瞬時に放電さ
れるコンデンサＣ２と、演算増幅器ＯＰ２により構成さ
れ、前記コンデンサＣ２の充電電圧Ｖｃ２を抵抗Ｒ９と
抵抗Ｒ１０とで電源電圧Ｖｃｃを分圧することにより得
られた閾値電圧Ｖｔｈと比較し、その比較結果を出力端
子ＯＵＴ２から出力するコンパレータＣＯＭＰとから構
成されている。そして、ポートＰ１，Ｐ２から出力され
る２系統の状態信号中のタイミングずれが、予め決めら
れた基準時間より短い場合、コンデンサＣ２の充電電圧
Ｖｃには閾値電圧Ｖｔｈよりも低く維持されているのに
対し、同タイミングずれが基準時間よりも長くなると、
コンデンサＣ２の充電電圧Ｖｃ２の値は閾値電圧Ｖｔｈ
２よりも高くなり、その結果コンパレータＣＯＭＰ２が
反転動作して、出力端子ＯＵＴ２のレベルは“Ｈ”から
“Ｌ”へと立ち下がり、ＣＰＵ１にリセットがかかるこ
ととなる。

【００６３】次に、ＣＰＵ１内のＲＯＭに格納されたプ
ログラムの構成を図３のフローチャートを参照しながら
説明する。同図に示されるように、ＣＰＵ１内のＲＯＭ
に格納されたプログラムは、システムイニシャライズプ
ログラム部分（ステップ３０１）と本体プログラムであ
るところの制御プログラム部分（ステップ３０６）とに
大別される。そして、後に詳細に説明するように、シス
テムイニシャライズ処理プログラム（ステップ３０１）
には、第１の監視回路２並びに第２の監視回路３から設
計された上下限値内のタイミングでリセット信号が出力
されることを診断するための診断処理が含まれている。

【００６４】一方、本体プログラム部分である制御プロ
グラム部分（ステップ３０６）を挟んでその前後にはポ
ートＰ１オン命令（ステップ３０３）並びにポートＰ２
オン命令（ステップ６３０４）と、ポートＰ１オフ命令
（ステップ３０８）並びにポートＰ２オフ命令（ステッ
プ３０９）とが互いに１命令実行時間の遅れを以て順次
に実行されるように配置されている。更に、ポートＰ１
オン命令（ステップ３０３）並びにポートＰ２オン命令
（ステップ３０４）を挟んでその前後には、割り込み禁
止命令（ステップ３０２）並びに割り込み許可命令（ス
テップ３０５）とが配置されると共に、ポートＰ１オフ
命令（ステップ３０８）並びにポートＰ２オフ命令（ス
テップ３０９）を挟んでその前後にも、割り込み禁止命
令（ステップ３０７）並びに割り込み許可命令（ステッ
プ３１０）が配置されている。従って、プログラムの実
行中に何らかの割り込み信号が到来したとしても、ポー
トＰ１オン命令（ステップ３０３）並びにポートＰ２オ
ン命令（ステップ３０４）は必ず１命令実行時間の遅れ
を以て順次に実行されると共に、ポートＰ１オフ命令
（ステップ３０８）並びにポートＰ２オフ命令（ステッ
プ３０９）についても、割り込み信号の到来に拘らず、
常に１命令実行時間の遅れを以て順次に実行されること
となる。換言すれば、ポートＰ１並びにポートＰ２のオ
ンタイミングは必ず１命令実行時間に相当するタイミン
グずれを有することとなると共に、ポートＰ１並びにポ
ートＰ２のオフタイミングについても、必ず１命令実行
時間に相当するタイミングずれを有することとなるので
ある。

【００６５】更に、制御プログラム実行処理（ステップ
３０６）を経由する一巡実行ループ中には、制御周期Ｔ
ｃを管理するタイマ処理（ステップ３１１）が挿入され
ているため、出力ポートＰ１並びにＰ２からは、ＣＰＵ
１が正常に動作している場合には、１命令実行時間に相
当するタイミングずれを有し且つ制御周期Ｔｃにて定ま
る一定の周期を有する２系統の状態信号が出力されるの
である。

【００６６】そして、第１の監視回路２に関して予め決
められた基準時間（以下基準時間Ｔｒｅｆと言う）の値
は、制御周期Ｔｃを考慮し且つある程度の余裕をみて設
計された所定の下限値とプログラムの暴走許容時間を考
慮しし且つある程度の余裕をみて決定された所定の上限
値との間に納まるように設計されている。同様にして、
第２の監視回路３に関して予め決められた基準時間（以
下、これを基準時間ＴＤｒｅｆという）の値は、１命令
実行時間を考慮し且つある程度の余裕をみて決定された
所定の下限値と異常許容時間を考慮し且つある程度の余
裕をみて決定された所定の上限値との間となるように設
計されている。本発明では、これら各監視回路２，３に
関する基準時間Ｔｒｅｆ，ＴＤｒｅｆがそれぞれの上下
限値に納まっているかを的確に診断しようとするもので
ある。

【００６７】次に、図１並びに図２に示される２つの監
視回路２，３の異常時における動作を、図４のタイミン
グチャートを参照しながら説明する。同図に示されるよ
うに、ＣＰＵ１内においてプログラムが正常に実行され
ている場合、２個の出力ポートＰ１，Ｐ２からは、一定
の周期Ｔｘ（＝Ｔｃ）を有し且つ一定のタイミングずれ
ＴＤｘ（＝１命令実行時間）を有する２系統のパルス列
が出力されている。この状態においては、前述した充電
電圧Ｖｃ１，Ｖｃ２はそれぞれ閾値電圧Ｖｔｈ１，Ｖｔ
ｈ２を越えることはなく、その結果出力端子ＯＵＴ１，
ＯＵＴ２の電位は“Ｈ”に維持されている。

【００６８】これに対して、例えば時刻ｔ０１において
ＣＰＵ１に何らかの異常が発生したものとすると、その
異常内容が従来想定されていたパルスの停止を引き起こ
すものであれば、図中一点鎖線ｌ１に示されるように、
出力ポートＰ１のレベルは“Ｌ”に固定され、同時に出
力ポートＰ２の電位も“Ｌ”に固定される。すると、最
新の正常なオン出力が得られた時刻ｔ００から基準時間
Ｔｒｅｆが経過した時点において、本来であるならば出
力端子ＯＵＴ１のレベルは“Ｈ”から“Ｌ”へと立ち下
がり、この立ち下がりに応答してＣＰＵ１にリセットが
かかるところが、本発明者等が新たに経験により得られ
た異常動作の場合、ポートＰ１から出力される状態信号
中には前述した命令化けに起因する疑似オン出力が時刻
ｔ０２において得られる。すると、この疑似オン出力が
得られた時刻ｔ０２においてコンデンサｃ１の充電電圧
Ｖｃ１はリセット（放電）されてしまうため、その後基
準時間Ｔｒｅｆが経過するまで、出力端子ＯＵＴ１の電
位は“Ｈ”に維持されてしまい、その分だけＣＰＵに対
して遅れてリセットがかかる。

【００６９】これに対して、図１に示されるマイクロコ
ンピュータシステムの場合、周期監視型の第１の監視回
路２に加えてタイミングずれ監視型の第２の監視回路３
を備えていることにより、疑似オン出力が得られたこと
により時刻Ｔ０２以降出力ポートＰ１とＰ２との間にお
いて論理不一致が生ずると、その後基準時間ＴＤｒｅｆ
が経過した時点で出力端子ＯＵＴ２の電位は“Ｈ”から
“Ｌ”に立ち下がり、この立ち下がりに応答してＣＰＵ
１に対しリセットをかけることができる（なお、このと
き、図中破線ｌ２に示されるように、ＯＵＴ１も“Ｈ”
から“Ｌ”になる）。

【００７０】即ち、このような疑似オン出力は、何らか
の命令が出力ポートＰ１をオンさせるべき命令に化けた
ことに起因するものであり、このような命令化けが出力
ポートＰ２に関するポートオン命令に関しても起こる確
率は極めて希であるから、時刻ｔ０２以降、多くの場
合、ポートＰ１とポートＰ２の間で必ず論理不一致が生
ずることとなり、それに基づきこのような命令化けに起
因する第１の監視回路２の誤動作を、第２の監視回路３
により補間することが可能となるのである。尚、このよ
うな動作を可能とするためには、ポートＰ１とポートＰ
２とは１命令では同時に実行できないように、全く別個
のアドレスに割り当てられることはいうまでもないこと
である。

【００７１】なお、従来より想定されている動作異常
（ポ−トＰ１から出力される状態信号の値が“Ｈ”もし
くは“Ｌ”に固定され、かつタイミングズレ時間がＴＤ
ｒｅｆ以内である）に対しては、ポ−トＰ１から出力さ
れる状態信号の値が“Ｈ”もしくは“Ｌ”に固定される
と、最新のオン出力（正常オン出力もしくは疑似オン出
力）から周期基準時間Ｔｒｅｆが経過した時点におい
て、出力端子ＯＵＴ１のレベルは図中実線に示されるよ
うに、“Ｈ”から“Ｌ”へと変化し、この変化に応答し
てＣＰＵ１にリセットが掛かる。

【００７２】ここで、言うまでもないことであるが、図
２に示された第１の監視回路２並びに第２の監視回路３
の具体的な回路構成は、その一例にすぎないものであ
る。すなわち、第１の監視回路２としては、ポートＰ１
から出力される状態信号のオンタイミング若しくはオフ
タイミングが到来する毎に再起動されて、基準時間（タ
イマ時間）Ｔｒｅｆの計時動作を繰り返し、計時完了と
共に出力端子ＯＵＴ１から“Ｌ”を出力するタイマとし
て機能するものであればよく、また第２の監視回路２と
しては、ポートＰ１並びにポートＰ２から出力される２
系統の状態信号相互間に論理不一致が生ずる毎に再起動
されて、基準時間（タイマ時間）ＴＤｒｅｆの計時動作
を繰り返し、計時完了と共に出力端子ＯＵＴ２から
“Ｌ”を出力するタイマとして機能するものであればよ
い。このような機能を有するタイマに関しては、当業者
であれば様々な具体的な変形例が想起されるであろう。

【００７３】また、図２に示される監視回路２，３は、
タイマ回路における計時動作を中心として説明を行う関
係から、当業者には当然に理解されるとして、ＣＰＵ１
のリセット受付保証時間については配慮されていない。
これについては、例えば第１の監視回路２の場合であれ
ば、例えば、コンパレータＣＯＭＰ１としてヒステリシ
ス特性を有するものを採用して、リセット端子ＲＳＴの
“Ｌ”状態がリセット受付保証時間だけ維持されるよう
に構成すればよいであろう。また、第２の監視回路３の
場合であれば、例えば、コンパレータＣＯＭＰ２として
同様なヒステリシス特性を有するものを採用する一方、
ダイオードＤと直列に微小な放電用抵抗を挿入したり、
或いはダイオードＤを除去して抵抗８の値を適切に設計
し、これによりリセット端子ＲＳＴの“Ｌ”状態がリセ
ット受付保証時間だけ維持されるように構成すればよい
であろう。

【００７４】次に、このような２台の監視回路２，３を
備えたマイクロコンピュータシステムにおいて、前述し
た基準時間Ｔｒｅｆ並びにＴＤｒｅｆを診断するための
処理を、図５のフローチャート並びに図６のタイミング
チャートを参照しながら説明する。先に説明したよう
に、図３に示されるシステムイニシャライズ処理（ステ
ップ３０１）には、図５に示されるような診断処理が含
まれている。この診断処理は、第１の監視回路２並びに
第２の監視回路３から設計された上下限値内のタイミン
グでリセット信号が出力されることを診断するものであ
る。

【００７５】図５に示される処理は、（１）パワーオン
リセット回路４からリセット信号が到来した場合、
（２）診断処理の実行中に第１の監視回路若しくは第２
の監視回路からリセット信号が到来した場合、（３）制
御プログラムの実行中に第１の監視回路２若しくは第２
の監視回路３からリセット信号が到来した場合に起動さ
れる。即ち、それらの内のいずれかの原因でプログラム
が起動されると、まず図１に示されるＲＡＭ１０２内の
状態フラグ領域１０２ａに記憶されたキーワードの内容
が判定される（ステップ５０１）。この判定処理では、
参照されたキーワードの内容が、『ｏｔｈｅｒ』，『ズ
レＯＫ』，『ＷＤ ＯＫ』のいずれであるかの判定が行
われる。ここで、キーワード『ズレＯＫ』はタイミング
ずれ監視型の動作異常監視回路である第２の監視回路３
が正常である旨を意味しており、キーワード『ＷＤ Ｏ
Ｋ』は周期監視型の動作異常監視回路である第１の監視
回路２が正常であることを意味しており、キーワード
『ｏｔｈｅｆ』はその他全ての場合を含む旨を意味して
いる。従って、電源投入直後のプログラムの起動に際し
ては、状態フラグ領域１０２ａの内容は不定であること
から、『ｏｔｈｅｒ』との判定が行われ、以後第２の監
視回路３に関する診断処理が実行される（ステップ５０
２〜５１０）。

【００７６】この第２の監視回路３に対する診断処理で
は、出力ポートＰ１並びにＰ２から想定される動作異常
時の内容に相当する模擬状態信号を送出した後、現在時
間帯が、予め設計されたリセット信号出力タイミングの
上限値並びに下限値を基準として、いずれの時間帯にあ
るかを所定の内蔵タイマ１０１を用いて判定し、その判
定結果に基づいて、該当するキーワードを状態フラグ領
域１０２ａに書き込む処理が実行される。尚、この内蔵
タイマーとしては、一巡実行時間が既知の処理を繰り返
し実行してその積算値に基づいて計時動作を行ういわゆ
るソフトタイマー処理や、この種のプロセッサに内蔵さ
れているデジタルタイマー機能を用いることができるで
あろう。

【００７７】即ち、電源断の状態では出力ポートＰ１並
びにＰ２のレベルは“Ｈ”にプルアップされておりまた
フラグ領域１０２ａの内容は『不定』であるのに対し、
図６に示されるように、時刻ｔ１にパワーオンリセット
信号が到来すると、出力ポートＰ１並びにＰ２のレベル
はいずれも“Ｌ”となり、その後キーワード書き替え処
理（ステップ５０２）並びに監視回路リフレッシュ出力
処理（ステップ５０３）が実行されると、それまで『不
定状態』であった状態フラグ領域１０２ａの内容は設計
下限値を外れていることを示すキーワードである『ズレ
ＭＩＮ』に書き替えられ、同時に出力ポートＰ１並びに
Ｐ２のレベルはいずれも“Ｈ”に操作され、この時出力
ポートＰ１の“Ｈ”への立上がりに応答して、第１の監
視回路２を構成するコンデンサＣ１がリセット（再起
動）され、第２の監視回路３の診断中に、誤って第１の
監視回路２からリセット出力が発せられないように保証
される。

【００７８】その後、異常信号出力処理（ステップ５０
４）が実行されると、時刻ｔ３において出力ポートＰ２
のレベルのみが“Ｌ”に操作されて、以後出力ポートＰ
１と出力ポートＰ２とで論理不一致の状態が作り出さ
れ、第２の監視回路３内の排他論理和ゲートＥ−ＯＲの
出力は“Ｈ”となり、同時にタイマスタート処理（ステ
ップ５０５）が実行されて、出力タイミングの設計下限
値であるＴ１ｍｉｎ計時動作が実行される（ステップ５
０６）。

【００７９】その後、リセット信号出力タイミングの設
計下限値であるＴ１ｍｉｎの計時が完了すると（ステッ
プ５０６ＹＥＳ）、キーワード書き替え処理（ステップ
５０７）が実行されて、状態フラグ領域１０２ａの内容
は設計上下限値内に納まっていることを意味する『ズレ
ＯＫ』に書き替えられ、その後リセット信号出力タイミ
ングの上限値であるＴ１ｍａｘの計時動作が開始される
（ステップ５０８）。ここで、第２の監視回路３が正常
に動作すれば、この設計上限値Ｔ１ｍａｘの計時中に、
リセット端子ＲＳＴには第２の監視回路から出力された
リセット信号が到来し、その結果プログラムの実行は中
断されて、再びイニシャライズプログラムの起動が行わ
れ、その時点で状態フラグ領域１０２ａに書き残されて
いるキーワードの内容が判定される（ステップ５０
１）。ここで、第２の監視回路３から設計上下限値内の
タイミングでリセット信号が出力されていれば、キーワ
ード判定処理（ステップ５０１）の判定結果は、『ズレ
ＯＫ』となり、これに基づいて第２の監視回路３が正常
に動作していることを確認することができる。これに対
して、第２の監視回路３に何等かの故障が発生し、その
結果設計下限値を外れたタイミングでリセット信号が出
力されていれば、キーワード判定処理（ステップ５０
１）の判定結果は『ズレＭＩＮ』（この場合には、『ｏ
ｔｈｅｒ』と解釈される）となり、再び第２の監視回路
３に関する診断処理が起動される。

【００８０】一方、設計上限値に相当するＴ１ｍａｘの
計時中にリセット信号が到来しない場合には（ステップ
５０８ＹＥＳ）、その計時完了とともに状態フラグ領域
１０２ａの内容は設計上限値を外れていることを意味す
る『ズレＭＡＸ』に書き替えられ（ステップ５０９）、
その後、最早リセット信号の到来を待つことなく、直ち
に第２の監視回路３が故障している場合に対応する所定
の異常処理が実行される（ステップ５１０）。この監視
回路異常処理（ステップ５１０）では、プログラムの実
行を強制的に停止させたり、或いは第２の監視回路３が
故障している旨を外部に報知したりする等の適切な非常
対応処理がとられる。

【００８１】第２の監視回路３が正常に動作した結果、
第２の監視回路３から設計上下限値内のタイミングでリ
セット信号が出力され、これに応答してシステムイニシ
ャライズ処理（ステップ３０１）が起動され、その後キ
ーワード判定処理（ステップ５０１）において『ズレＯ
Ｋ』と判定されると、続いて第１の監視回路２に関する
診断処理（ステップ５１１〜ステップ５１９）が起動さ
れる。

【００８２】この第１の監視回路２に関する診断処理が
起動されると、リセット信号の内容は時刻ｔ５において
復帰され、同時に出力ポートＰ１並びにＰ２のレベルは
“Ｌ”に操作され、続いてキーワード書き替え処理（ス
テップ５１１）、監視回路リフレッシュ出力処理（ステ
ップ５１２）並びに異常信号出力処理（ステップ５１
３）が順次に実行されることによって、時刻ｔ６におい
て、出力ポートＰ１並びにＰ２のレベルはいずれも
“Ｈ”に操作され、同時に状態フラグ領域１０２ａの内
容は設計下限値を外れていることを意味する『停止ＭＩ
Ｎ』に書き替えられ、その後内蔵タイマ１０１が起動さ
れて（ステップ５１４）、設計下限値に相当するＴ２ｍ
ｉｎの計時動作が行われる（ステップ５１５）。

【００８３】その後、設計下限値に相当するＴ２ｍｉｎ
の計時動作が完了すると（ステップ５１５ＹＥＳ）、状
態フラグ領域１０２ａの内容は設計上下限値内に納まっ
ていることを意味するキーワードである『ＷＤ ＯＫ』
に書き替えられ（ステップ５１６）、以後設計上限値で
あるＴ２ｍａｘの計時動作が開始される（ステップ５１
７）。

【００８４】ここで、第１の監視回路２が正常に動作し
た場合、この設計上限値Ｔ２ｍａｘの計時動作中に、例
えば時刻ｔ７においてリセット信号が到来するため、そ
の場合にはプログラムの実行は中断されて、システムイ
ニシャライズ処理（ステップ３０１）が強制的に起動さ
れ、再びキーワード判定処理（ステップ５０１）が実行
される。この時、状態フラグ領域１０２ａに書き残され
たキーワードは、第１の監視回路が正常に動作したこと
を示すキーワードである『ＷＤ ＯＫ』となるため、こ
れに基づいて、第１の監視回路２が正常に動作したこと
を診断することができる。これに対して、第１の監視回
路２に何らかの故障が発生して、その設計下限値を外れ
るタイミングでリセット信号が出力されていれば、キー
ワード判定処理（ステップ５０１）の判定結果は、設計
下限値を外れていることを示す『停止ＭＩＮ』（ここで
は、『ｏｔｈｅｒ』として処理される。）となるため、
この判定結果に基づいて再び第２の監視回路３から診断
処理がやり直される。

【００８５】一方、設計上限値に関する計時処理（ステ
ップ５１７）が完了しても、なおもリセット信号が到来
しない場合には、続いてキーワード書き替え処理（ステ
ップ５１８）が実行され、状態フラグ領域１０２ａの内
容は設計上限値を外れていることを示す『停止ＭＡＸ』
に書き替えられ、その後、最早リセット信号の到来を待
つことなく監視回路異常処理（ステップ５１９）が実行
される。この監視回路異常処理（ステップ５１９）で
は、前述と同様にして、プログラムの実行を強制的に停
止させたり、或いは外部に対して第１の監視回路２が故
障している旨を報知するなどの適切な処理がとられる。

【００８６】第２の監視回路３並びに第１の監視回路２
がいずれも正常に動作した結果、キーワード判定処理
（ステップ５０１）において第１の監視回路２が正常に
動作したことを示すキーワードである『ＷＤ ＯＫ』と
判定されると、その後診断処理は終了して運用状態に入
ったことを知らせるためにキーワード書き替え処理（ス
テップ５２０）が実行されて、状態フラグ領域１０２ａ
の内容は運用状態にあることを示すキーワードである
『ＮＯＲＭＡＬ』となり、以後本体プログラムである制
御プログラムへの以降が開始される（ステップ５２
１）。ここで、制御プログラム（ステップ５２１）と
は、図３に示される一連の処理（ステップ３０２〜３１
１）を示している。

【００８７】以上詳細に説明した図１並びに図２に示さ
れるマイクロコンピュータシステムにおいては、周期監
視型の動作異常監視回路である第１の監視回路２と本発
明者等が新たに提案したタイミングずれ監視型の動作異
常監視回路である第２の監視回路３とを備えたことによ
り、ＣＰＵ１に生ずる様々な動作異常に対しても、これ
を的確に判定して、プログラムの暴走に起因する制御負
荷の誤動作を未然に防止することができる。

【００８８】しかも、システムプログラム中に組み込ま
れたシステムイニシャライズプログラム（ステップ３０
１）においては、図５に示されるように、第１の監視回
路２に対応する個別診断処理（ステップ５１１〜５１
９）並びに第２の監視回路３に対応する個別診断処理
（ステップ５０２〜５１０）を備えて、電源投入直後本
体プログラムへの以降に先立ち、それぞれの監視回路２
並びに３を個別に診断処理し、それらがいずれも正常に
動作することが確認された場合に限り、本体プログラム
である制御プログラムへの以降を許容するようにしてい
る。そのため、より一層信頼性の高いシステムを構成し
ている。

【００８９】加えて、各個別診断処理においては対応す
る監視回路から単にリセット信号が出力された否かを確
認するだけではなく、その出力タイミングが設計上下限
値内に納まっているか、外れているかまでをも正確に診
断できるため、本体プログラムである制御プログラムが
正常に実行しているにも拘らず、リセットタイミングが
早すぎることによって、頻繁にシステムイニシャライズ
プログラムが起動されてしまったり、或いは制御プログ
ラムが異常動作を起こしているにも拘らず、リセットタ
イミングが遅すぎることによって、なかなかシステムイ
ニシャライズ処理が起動されないといった不都合につい
ても、これを未然に防止することができる。

【００９０】尚、以上説明した実施の形態では、単に設
計上下限値を外れていることを示すのみならず、設計下
限値を外れていることを意味するキーワード『ズレＭＩ
Ｎ』並びに『停止ＭＩＮ』や、設計上限値を外れている
ことを示すキーワード『ズレＭＡＸ』並びに『停止ＭＡ
Ｘ』を設けているため、これらのキーワードを保存して
おき、その後に、状態フラグ領域１０２ａから別途読み
出すように構成すれば、各監視回路２，３の異常がどの
ような原因で発生しているかを的確に診断することもで
きる。

【００９１】また、以上の実施の形態では、設計上下限
値内に納まっていることを示すキーワード（『ズレＯ
Ｋ』並びに『ＷＤ ＯＫ』）以外の場合には、全てその
他のキーワード（『ｏｔｈｅｒ』）と判定することによ
って診断処理を最初からやり直すように構成したが、更
に診断結果をより細かく判定することにより、例えば
『ズレＭＩＮ』若しくは『停止ＭＩＮ』に応じて、それ
を示す警報を外部に出力させたり、或いはプログラムを
強制的に中断させるなどの処理を実行させたり、或いは
それらが規定回数以上繰り返し判定されたことを条件と
して、初めてプログラムの実行を停止させることなど様
々な設計変更が可能であることは、当業者であれば容易
に理解されるであろう。

【００９２】また、以上の実施の形態では、設計上限値
に相当する時間（Ｔ１ｍａｘ，Ｔ２ｍａｘ）が経過した
場合に（ステップ５０８ＹＥＳ，ステップ５１７ＹＥ
Ｓ）、直ちに状態フラグ領域１０２ａの内容をその旨の
キーワード（＃ズレＭＡＸ，＃停止ｍａｘ）に書き替え
た後に（ステップ５０９，５１８）、監視回路異常処理
（５１０，５１９）を実行するようにしているが、上記
の監視回路異常処理（５１０，５１９）の代わりに、そ
の後ポーズ処理を実行してリセット信号が到来するのを
ひたすら待機し続けるように構成しても良い。すなわ
ち、ひとたび状態フラグ領域１０２ａの内容をその旨の
キーワード（＃ズレＭＡＸ，＃停止ｍａｘ）に書き替え
た後であれば、その後、待機中に設計上限値を超えてリ
セット信号が到来しても、イニシャライズ処理にてキー
ワードを参照すれば、リセット信号が設計上下限値をは
ずれていることを判別できるからである。さらに、上記
のキーワード書き替え処理（ステップ５０９，５１８）
を省き、その代わりに、動作異常監視回路（２，３）に
再起動時に相当する模擬状態信号（監視回路２の場合に
は信号Ｐ１のＬからＨへの変化、監視回路３の場合には
信号Ｐ１，Ｐ２の論理一致状態）を送出してそれらを再
起動させ、その後、監視回路異常処理を実行するように
しても良い。すなわち、動作異常監視回路を再起動すれ
ばその後当分の間リセット信号は到来しないはずである
から、その間にリセット信号に邪魔されることなく監視
回路異常処理を確実に実行完了することができるからで
ある。その結果、設計上限値を越えるタイミングでリセ
ット信号が到来したにも拘わらず、適正範囲にある旨の
キーワード（＃ズレＯＫ，＃ＷＤ ＯＫ）が読みとられ
ると言った不都合は生じない。

【００９３】

【発明の効果】以上の説明から明らかなように、この発
明によれば、動作異常監視回路からリセット信号が出力
されるものの、その出力タイミングに狂いが生じている
ような場合には、その旨を直ちに診断可能として、その
診断結果に基づき、本体プログラムの実行中に誤ってイ
ニシャライズプログラムが起動されたり、或いは本体プ
ログラムが動作異常を起こしているにも拘らず、長時間
に亘りイニシャライズプログラムが起動されないといっ
た不都合を未然に防止することができると言う効果があ
る。

【図面の簡単な説明】

【図１】本発明が適用されたマイクロコンピュータのハ
ードウエア構成を概略的に示すブロック図である。

【図２】第１の監視回路並びに第２の監視回路の内部構
成をそれぞれ詳細に示す回路図である。

【図３】ＣＰＵ内のＲＯＭに格納されたシステムプログ
ラムの構成を示すフローチャートである。

【図４】第１の監視回路並びに第２の監視回路の異常動
作発生時における動作を説明するためのタイミングチャ
ートである。

【図５】第１の監視回路並びに第２の監視回路に対する
個別診断処理の詳細を示すフローチャートである。

【図６】各個別診断処理における出力ポートの信号状態
並びに状態フラグ領域の内容を示すタイムチャートであ
る。

【符号の説明】

１ ＣＰＵ（マイクロコンピュータ装置） ２ 第１の監視回路（周期監視型の動作異常監
視回路） ３ 第２の監視回路（タイミングずれ監視型の
動作異常監視回路） ４ パワーオンリセット回路 １０１ 内蔵タイマ １０２ ＲＡＭ １０２ａ 状態フラグ領域 Ｐ１，Ｐ２ 状態信号送出用出力ポート ＲＳＴ リセット端子

フロントページの続き (72)発明者 小島 浩孝 大阪府大阪市中央区城見一丁目４番24号 日本電気ホームエレクトロニクス株式会社 内 (72)発明者 大田 淳朗 埼玉県和光市中央一丁目４番１号 株式会 社本田技術研究所内 (72)発明者 佐藤 司雄 埼玉県和光市中央一丁目４番１号 株式会 社本田技術研究所内 (72)発明者 林 達生 埼玉県和光市中央一丁目４番１号 株式会 社本田技術研究所内

Claims (10)

【特許請求の範囲】
1. 【請求項１】 本体プログラムの一巡実行ループ中に挿
   入されたオンオフ一対のポート操作命令により前記本体
   プログラムの実行に連動してオンオフ操作される状態信
   号送出用の出力ポートと、パワーオンリセット回路若し
   くは動作異常監視回路から出力されるリセット信号を受
   け付けるためのリセット端子とを備え、前記リセット端
   子にリセット信号が受け付けられるのに応答して強制的
   にイニシャライズプログラムを実行するようにしたマイ
   クロコンピュータ装置であって、 前記イニシャライズプログラムには、前記動作異常監視
   回路から設計された上下限値内のタイミングでリセット
   信号が出力されることを診断するための診断処理が含ま
   れていることを特徴とするマイクロコンピュータ装置。
2. 【請求項２】 前記診断処理は、 前記出力ポートから、想定される動作異常時の内容に相
   当する模擬状態信号を送出する模擬状態信号送出処理
   と、 前記模擬状態信号の送出に続いて、前記設計上下限値の
   下限値に相当する時間が到来するのを待って、あらかじ
   め決められた状態フラグ領域に、前記設計上下限値内に
   収まっていることを意味するキーワードを書き込み、続
   いて、前記設計上下限値の上限値に相当する時間が到来
   するのを待って、前記状態フラグ領域の内容を、前記設
   計上下限値から外れている旨を意味する内容に書き替え
   る現在時間帯記録処理と、 を含み、 それにより、前記リセット信号の到来に応答して強制的
   に実行されるイニシャライズプログラムにおいて、前記
   フラグ領域の内容を参照することにより、前記動作異常
   監視回路から設計された上下限値内のタイミングでリセ
   ット信号が出力されたことを診断し得るように構成した
   ことを特徴とする請求項１に記載のマイクロコンピュー
   タ装置。
3. 【請求項３】 前記診断処理は、 前記出力ポートから、想定される動作異常時の内容に相
   当する模擬状態信号を送出する模擬状態信号送出処理
   と、 前記模擬状態信号の送出に続いて、前記設計上下限値の
   下限値に相当する時間が到来するのを待って、あらかじ
   め決められた状態フラグ領域に、前記設計上下限値内に
   収まっていることを意味するキーワードを書き込む現在
   時間帯記録処理と、 前記設計上下限値の上限値に相当する時間が到来するの
   を待って、前記動作異常監視回路の再起動時の内容に相
   当する模擬状態信号を送出すると共に、動作異常監視回
   路の異常時に対応する処理を実行する監視回路異常処理
   と、 を含み、 それにより、前記リセット信号の到来に応答して強制的
   に実行されるイニシャライズプログラムにおいて、前記
   フラグ領域の内容を参照することにより、前記動作異常
   監視回路から設計された上下限値内のタイミングでリセ
   ット信号が出力されたことを診断し得るように構成した
   ことを特徴とする請求項１に記載のマイクロコンピュー
   タ装置。
4. 【請求項４】 前記診断処理に含まれる現在時間帯記録
   処理は、 前記模擬状態信号の送出とほぼ同時に、前記状態フラグ
   領域に、前記設計上下限値から外れていることを意味す
   るキーワードを書き込む処理を含むことを特徴とする請
   求項２若しくは請求項３に記載のマイクロコンピュータ
   装置。
5. 【請求項５】 前記状態フラグ領域に、前記模擬状態信
   号の送出とほぼ同時に書き込まれるキーワードには前記
   下限値を外れている旨が意味づけられており、かつ前記
   設計上下限値の上限値の到来により書き替えられる内容
   は、前記上限値を外れている旨が意味づけられているこ
   とを特徴とする請求項４に記載のマイクロコンピュータ
   装置。
6. 【請求項６】 前記診断処理には、前記現在時間帯記録
   処理の終了に続いて、前記リセット端子にリセット信号
   が到来するのを待つことなく直ちに動作異常監視回路の
   異常時に対応する処理を実行する監視回路異常処理が含
   まれていることを特徴とする請求項２に記載のマイクロ
   コンビュータ装置。
7. 【請求項７】 前記イニシャライズプログラムには、 前記フラグ領域の記憶内容を参照した結果として、当該
   イニシャライズプログラムの起動が、前記診断処理にお
   いて前記出力ポートから模擬状態信号を送出したことに
   応答して、前記動作異常監視回路から設計された上下限
   値内のタイミングでリセット信号が出力された結果であ
   ると判定された場合には、前記本体プログラムへの移行
   を許容する一方、前記パワーオンリセット回路からリセ
   ット信号が出力された結果であると判定された場合に
   は、前記診断処理への移行を許容する条件分岐処理が、
   前記診断処理の前処理として、含まれていることを特徴
   とする請求項２若しくは請求項３に記載のマイクロコン
   ピュータ装置。
8. 【請求項８】 前記動作異常監視回路は、互いに独立し
   た複数の動作異常監視回路を含み、 前記イニシャライズプログラムに含まれる診断処理は、
   前記複数の動作異常監視回路のそれぞれに対応する複数
   の個別診断処理を含むことを特徴とする請求項２若しく
   は請求項３に記載のマイクロコンピュータ装置。
9. 【請求項９】 前記複数の個別診断処理のそれぞれには
   一定の順序付けがなされており、かつ各診断処理にて使
   用される前記キーワードには対応する動作異常監視回路
   に固有な意味付けがなされており、 前記イニシャライズプログラムには、 前記フラグ領域の記憶内容を参照した結果として、当該
   イニシャライズプログラムの起動が、前記個別診断処理
   において前記出力ポートから模擬状態信号を送出したこ
   とに応答して、前記対応する動作異常監視回路から設計
   された上下限値内のタイミングでリセット信号が出力さ
   れた結果であると判定された場合には、次の順位に位置
   する個別診断処理若しくは次の順位に位置する個別診断
   処理が存在しなければ前記本体プログラムへの移行を許
   容する一方、前記パワーオンリセット回路からリセット
   信号が出力された結果であると判定された場合には、前
   記診断処理への移行を許容する条件分岐処理が、前記診
   断処理の前処理として、含まれていることを特徴とする
   請求項８に記載のマイクロコンピュータ装置。
10. 【請求項１０】 前記複数の個別診断処理には、周期監
    視型の動作異常監視回路に対する個別診断処理とタイミ
    ングズレ監視型の動作異常監視回路に対応する個別診断
    処理とが含まれていることを特徴とする請求項８若しく
    は請求項９に記載のマイクロコンピュータ装置。