JPH1021271A - 論理回路設計支援装置 - Google Patents

Abstract

(57)【要約】 【課題】 論理回路設計の効率化を図ることができる論
理回路設計支援装置を提供する。 【解決手段】 コントローラ部の動作を記述した状態遷
移図データを格納するデータベース６と、データパス部
のレジスタデータを格納するデータベース７と、ロード
信号対応データを格納するデータベース８と、レジスタ
関係データを格納するデータベース９と、状態遷移図デ
ータとレジスタ関係データとに基づいて転送サイクルデ
ータを生成し格納する手段（処理部４，転送サイクルデ
ータベース１０）と、前記転送サイクルデータと前記レ
ジスタデータと前記ロード信号対応データとに基づいて
論理合成ツールに与える制約条件データを生成し格納す
る手段（処理部４，制約条件データベース１１）と、前
記制約条件データを加味して論理合成する論理合成ツー
ル５とを備えた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＬＳＩ等の論理回
路の設計を容易化するための論理回路設計支援装置に関
する。

【０００２】

【従来の技術】近年、ＡＳＩＣ等のＬＳＩのトップダウ
ン設計においては、各回路部分の動作をレジスタトラン
スファレベル記述（以下、ＲＴＬ記述という）のハード
ウェア記述言語（以下、ＨＤＬという）で作成し、それ
らを論理合成することで機能記述されたＬＳＩを得るよ
うにしている。このような論理合成ツールとしては、Ｓ
ｙｎｏｐｓｙｓ社のＨＤＬ Ｃｏｍｐｉｌｅｒが知られ
ている。更に、このようにして得られたＬＳＩ等の論理
回路の動作をタイミング的に保証するために、静的タイ
ミング解析を行っている。この静的タイミング解析と
は、機能記述された論理回路の論理シミュレーションで
は検証できないような事象を検証するものである。具体
的には、論理シミュレーションは、各時刻に各ノードに
論理値を与えてやるもの、即ち、パターンを生成してシ
ミュレータに与えることで行うものであり、その一方、
静的タイミング解析は、シミュレータを動かさないで行
うものである。即ち、論理シミュレーションでは、全て
の回路を適切に動作させるようなあらゆるパターンを漏
れなく作ることは極めて困難である。例えば、アンド回
路の一方の入力端子に“０”が常に入力されてしまうよ
うなパターンしか与えられないような場合には、他方の
入力端子に“０”が入ろうが“１”が入ろうが、出力は
常に“０”であるからアンド回路の出力に変化が生じな
い事象が生じるが、このような場合には次段の回路部分
で、入力に変化ないことになるから、タイミングが合致
している（間に合っている）か不明となる。静的タイミ
ング解析では、上記のパターンではなく、入力が変化す
べき部分において入力の変化を与えるものであるから、
上記論理シミュレーションでは検証困難なエラーを検証
することが可能となる。なお、静的タイミング解析ツー
ルとしては、Ｑｕａｄ Ｄｅｓｉｇｎ社のＭＯＴＩＶＥ
が知られている。

【０００３】ここで、ＲＴＬ記述のＨＤＬ記述を作成す
る場合、マイクロプロセッサのコントローラ部を状態遷
移図で表現することが一般的に行われる。そして、状態
遷移図のグラフィック入力からＲＴＬ記述のＨＤＬ記述
を自動作成する手段も知られている。このような状態遷
移図のグラフィック入力ツールとしては、Ｓｕｍｍｉｔ
Ｄｅｓｉｇｎ社のＶｉｓｕａｌＨＤＬが知られてい
る。また、マイクロプロセッサのデータパス部分の回路
記述の作成は、ＲＴＬ記述のＨＤＬ記述を手入力するこ
とで作成している。

【０００４】ＲＴＬ記述のＨＤＬ記述を論理合成する場
合、より良い回路を得るために制約条件を入力すること
がある。その制約条件は、設計者が手入力で入力するこ
とになる。また、静的タイミング解析では、回路の機能
仕様を入力し、疑似エラーを取り除く作業が行われる。
回路によって、或る状態から他の状態へは何サイクルと
いう制約条件があるが、例えば、仕様上は３サイクルな
のに、これを入れないと１サイクルで動作するように論
理回路を作成してしまうことになる。かかる事象を疑似
エラーと称している。なお、１サイクルよりも多いサイ
クルを持つ仕様をマルチサイクル仕様という。そして、
上記静的タイミング解析で入力する回路仕様のうち上記
マルチサイクルパスに関するデータも、設計者が手入力
で入力するものであった。

【０００５】

【発明が解決しようとする課題】しかしながら、前述の
論理合成において入力される制約条件は、状態遷移図が
変更されればそれに伴って変更されるべきものであるか
ら、上記のごとく、制約条件を設計者が手入力で入力す
る従来技術では、状態遷移図を変更した場合には再び手
入力で上記制約条件を変更しなおす必要があった。ま
た、同様に、前述のマルチサイクルパスに関するデータ
も、状態遷移図が変更されればそれに伴って変更される
べきものであるから、上記のごとく、状態遷移図を変更
した場合には再び手入力で上記マルチサイクルパスに関
するデータを変更しなおす必要があった。

【０００６】この発明は、上記の事情に鑑み、状態遷移
図が変更された場合でも、制約条件やマルチパスサイク
ルに関するデータの手作業による入力のしなおしを必要
とせず、論理回路設計の効率化を図ることができる論理
回路設計支援装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】この発明の論理回路設計
支援装置は、設計対象となる論理回路のコントローラ部
の動作を記述した状態遷移図データを操作者により入力
された入力条件に基づいて構築する手段と、設計対象と
なる論理回路のデータパス部のレジスタの情報を操作者
により入力された入力条件に基づいてレジスタデータと
して構築する手段と、前記コントローラ部が出力する信
号が前記データパス部のどのレジスタのロード信号と対
応しているかを示すロード信号対応データを入力する手
段と、各レジスタ間のデータ依存関係を示すレジスタ関
係データを入力する手段と、前記状態遷移図データとレ
ジスタ関係データとに基づいてデータの転送に何サイク
ル必要かを解析して転送サイクルデータを生成する手段
と、前記転送サイクルデータと前記レジスタデータと前
記ロード信号対応データとに基づいて論理合成ツールに
与える制約条件データを生成する手段とを備えたことを
特徴とする。

【０００８】これによれば、状態遷移図データに基づく
制約条件データが自動生成されることになるので、状態
遷移図データが変更された場合にはそれに伴って前記制
約条件データが自動的に変更され、操作者が一々制約条
件データを書き直すといった手間が不要になる。

【０００９】また、この発明の論理回路設計支援装置
は、設計対象となる論理回路のコントローラ部の動作を
記述した状態遷移図データを操作者により入力された入
力条件に基づいて構築する手段と、設計対象となる論理
回路のデータパス部のレジスタの情報を操作者により入
力された入力条件に基づいてレジスタデータとして構築
する手段と、前記コントローラ部が出力する信号が前記
データパス部のどのレジスタのロード信号と対応してい
るかを示すロード信号対応データを入力する手段と、各
レジスタ間のデータ依存関係を示すレジスタ関係データ
を入力する手段と、前記状態遷移図データとレジスタ関
係データとに基づいてデータの転送に何サイクル必要か
を解析して転送サイクルデータを生成する手段と、前記
転送サイクルデータと前記レジスタデータと前記ロード
信号対応データとに基づいて静的タイミングツールに与
えるマルチサイクルデータを生成する手段とを備えたこ
とを特徴とする。

【００１０】これによれば、状態遷移図データに基づく
マルチサイクルデータが自動生成されることになるの
で、状態遷移図データが変更された場合にはそれに伴っ
て前記マルチサイクルデータが自動的に変更され、操作
者が一々マルチサイクルデータを書き直すといった手間
が不要になる。

【００１１】

【発明の実施の形態】以下、本発明の実施の形態を図に
基づいて説明する。

【００１２】図１は、この発明の実施の形態の論理回路
設計支援装置を示した機能ブロック図である。この論理
回路設計支援装置は、コンピュータ装置にて構成される
ものであり、表示手段であるディスプレイ１、入力装置
であるマウス２やキーボード３、ソフトウェアである論
理合成ツール５、この論理合成ツール５のプログラムに
従って処理を行う他、各種の処理を行う処理部４、及び
記憶装置上に構成される各種データベース群６〜１２を
備えて成る。

【００１３】操作者は、上記のディスプレイ１に表示さ
れる画像を見ながらマウス２又はキーボード３を用い
て、設計対象となる例えばプロセッサユニットのコント
ローラ部の動作を記述した状態遷移図データを入力する
ことができる。図２は、このようにして操作者が作成し
た状態遷移図の一例を表している。この図２の例では、
４つの状態Ｓ０，Ｓ１，Ｓ２，Ｓ３が表記されるととも
に、Ｓ０からＳ１に向く矢印、Ｓ１からＳ２に向く矢
印、Ｓ２からＳ３に向く矢印、及びＳ３からＳ０に向く
矢印がそれぞれ表記され、更に、状態Ｓ０の右隣りには
ＬＤ１と表記され、状態Ｓ１の右隣りにはＬＤ２と表記
され、状態Ｓ３の右隣りには何も表記されず、状態Ｓ３
の右隣りにはＬＤ３と表記されている。

【００１４】上記の状態遷移図を成す図形の基になる状
態遷移図データは、状態遷移図データベース６に格納さ
れる。図３は、状態遷移図データベース６に格納される
データの一例であり、図２に例示した状態遷移図に対応
したもの示している。この図において、例えば、“状態
名”Ｓ０は、“次の状態”においてＳ１になることを示
すとともに、Ｓ０状態における“出力”がＬＤ１である
ことを示している。このようなデータは、前記図２の状
態遷移図の内容に従って得られるものであり、既存の状
態遷移図のグラフィック入力ツールを用いることで得ら
れる。

【００１５】レジスタデータベース７には、設計対象と
なる例えばプロセッサユニットのデータパス部のレジス
タデータが格納される。上記のプロセッサユニットが、
図４に示すように、コントローラ部２０とデータパス部
２１とで構成されるとし、上記データパス部２１におい
て３つのレジスタ（ＲＥＧ１，ＲＥＧ２，ＲＥＧ３）が
備えられていると想定した場合、レジスタデータは、図
５に示すごとく構成される。例えば、この図５に示すレ
ジスタデータの第１行目においては、ＲＥＧ１は、デー
タ入力信号Ｄ、データ出力信号Ｑ、及びロード信号ＬＤ
を持つことが定義される。他の行においても同様のこと
が定義されている。かかるレジスタデータの基となるレ
ジスタの情報は、マウス２又はキーボード３を用いて操
作者が手入力で入力する。

【００１６】ロード信号対応データベース８には、コン
トローラ部２０が出力する信号が、データパス部２１の
どのレジスタのロード信号と対応しているかを示すロー
ド信号対応データが格納される。前記図４に示した関係
であれば、当該ロード信号対応データは、図６に示すご
とく構成される。例えば、この図６に示すロード信号対
応データの第１行目においては、コントーラ部２０から
のＬＤ１信号は、ＲＥＧ１のロード信号ＬＤとされるこ
とが定義される。他の行においても同様のことが定義さ
れている。かかるロード信号対応データは、マウス２又
はキーボード３を用いて操作者が手入力で入力する。

【００１７】レジスタ関係データベース９には、データ
パス部２１における各レジスタ間のデータ依存関係を示
すレジスタ関係データが格納される。前記図４に示した
関係であれば、当該レジスタ関係データは、図７に示す
ごとく構成される。この図７のレジスタ関係データにお
いては、ＬＤ３はＬＤ１とＬＤ２とに依存すること、す
なわち、ＲＥＧ３のデータ入力信号ＤはＲＥＧ１のデー
タ出力信号ＱとＲＥＧ２のデータ出力信号Ｑとによって
決定されることが定義されている。かかるレジスタ関係
データは、マウス２又はキーボード３を用いて操作者が
手入力で入力する。

【００１８】転送サイクルデータベース１０には、デー
タの転送に何サイクル必要かを意味する転送サイクルデ
ータが格納される。この転送サイクルデータは、前記図
３に示した状態遷移図データと、前記図７に示したレジ
スタ関係データとから得ることができ、図８に示すごと
く構成される。この図８に示す転送サイクルデータの第
１行目においては、ＬＤ１からＬＤ３へは３サイクル必
要であることが定義され、第２行目においては、ＬＤ２
からＬＤ３へは２サイクル必要であることが定義され
る。このうち、“ＬＤ１→ＬＤ３”及び“ＬＤ２→ＬＤ
３”の表記は図７のレジスタ関係データから導くことが
でき、サイクル数である“３”や“２”は図３の状態遷
移図データから導くことができる。かかる転送サイクル
データの生成（解析）は、処理部４により行われる。

【００１９】制約条件データベース１１には、制約条件
データが格納される。この制約条件データは、図５に示
したレジスタデータと、図６に示したロード信号対応デ
ータと、図８に示した転送サイクルデータとから生成す
ることができ、図９に示すごとく構成される。この図９
に示す制約条件データの第１行目においては、ＲＥＧ１
のデータ出力信号ＱからＲＥＧ３のデータ入力信号Ｄへ
のデータ転送は、３サイクルの制約条件が設定されてい
ることが定義され、第２行目においては、ＲＥＧ２のデ
ータ出力信号ＱからレジスタＲＥＧ３のデータ入力信号
Ｄへのデータ転送は、２サイクルの制約条件が設定され
ていることが定義される。

【００２０】上記制約条件データは処理部４にて自動生
成されるが、その生成処理について説明すると、例え
ば、図８の“ＬＤ１”という表記について、図６から当
該“ＬＤ１”がＲＥＧ１に対するロード信号であること
が判断でき、更に、この図６の“ＲＥＧ１”という表記
については、図５から、データ出力信号としてＤを持つ
ことが判断でき、同様に図８の“ＬＤ２”や“ＬＤ３”
についても上記の判断ができることにより、図９の制約
条件データを自動生成することができる。そして、図３
の状態遷移図データと図５乃至図７のデータとは独立し
ており、図３の状態遷移図データが変更されたからとい
って図５乃至図７のデータを変更しなければならないと
いったものではないので、状態遷移図データの内容が変
更された場合は図８の転送サイクルデータが自動的に変
化し、この変化に伴って図９の制約条件データが自動的
に変更されることになる。そして、この制約条件データ
は、論理合成ツール５に与えられる。なお、図９の制約
条件データのフォーマットは、論理合成ツールとしてＳ
ｙｎｏｐｓｙｓ社のＨＤＬ Ｃｏｍｐｉｌｅｒが用いら
れる場合を想定したときのものである。

【００２１】論理回路データ１２には、コントローラ部
２０の状態遷移図から既存の状態遷移図のグラフィック
入力ツール（この実施の形態では処理部４がその機能を
持つ）を用いて自動生成して得られるＲＴＬ記述のＨＤ
Ｌで記述されたデータや、データパス部２１の各ＲＥＧ
のＲＴＬ記述のＨＤＬで記述されたデータが格納され
る。図１０はコントローラ部２０をＶｅｒｉｌｏｇＨＤ
Ｌのフォーマットで記述した記述例を示しており、図１
１はデータパス部２１のＲＥＧ１のＲＴＬ記述のＨＤＬ
で記述した記述例を示している。データパス部２１のＲ
ＥＧ１，ＲＥＧ２も図１１と同様に記述される。

【００２２】論理合成ツール５は、前記の制約条件デー
タに従ってＲＴＬ記述のＨＤＬ記述によるコントローラ
２０およびデータパス部２１を論理合成し、例えばＶｅ
ｒｉｌｏｇＨＤＬのフォーマットによってネットリスト
として前記論理回路データベース１２に出力するように
なっている。

【００２３】図１２は、この実施の形態の論理回路設計
支援装置による論理合成までの処理内容を示したフロー
チャートである。まず、設計対象となる回路（ＬＳＩ）
のコントローラ部を状態遷移図形式で入力する。状態遷
移図の形式で入力されたＬＳＩの制御内容を示す図形情
報が、操作者によってマウス２又はキーボード３の操作
でディスプレイ１上で編集しながら入力され、入力され
た図形情報を公知の方法で解析して図３の状態遷移図デ
ータを生成する（ステップ１）。

【００２４】次に、図５に示したレジスタデータの入力
（ステップ２）、図６に示したロード信号対応データの
入力（ステップ３）、図７に示したレジスタ関係データ
の入力（ステップ４）を順次行う。そして、転送サイク
ルの解析を行って図８に示した転送サイクルデータを生
成し（ステップ５）、更に、前記レジスタデータとロー
ド信号対応データと転送サイクルデータとに基づいて図
９に示した制約条件データの生成（ステップ６）を行
う。

【００２５】次に、ステップ１で得られた状態遷移図デ
ータから、ＬＳＩのコントローラ部２０のＲＴＬ記述の
ＨＤＬを自動生成する（ステップ７）。そして、このス
テップ７で得られたコントローラ部２０のＲＴＬ記述の
ＨＤＬと、データパス部２１のＲＴＬ記述のＨＤＬと、
ステップ６で得られた制約条件データとを、論理合成ツ
ール５へ入力することで論理合成を行う（ステップ
８）。

【００２６】以上説明したように、この実施の形態によ
れば、操作者が状態遷移図を書き込むことによって論理
回路設計支援装置が自動的に制約条件データを作成する
ことになる。従って、操作者が状態遷移図を書き換えた
場合にはそれとともに制約条件データも自動的に書き換
えられることになるから、操作者が一々制約条件データ
も書き換えるといった不便さが解消されることになり、
論理回路設計の支援を効率化することができる。

【００２７】（実施の形態２）次に、この発明の他の実
施の形態について説明する。なお、説明の便宜上、実施
の形態１と同一の機能を有する機能部分には同一の符号
を付記してその説明を省略する。

【００２８】図１３は、この実施の形態の論理回路設計
支援装置を示した機能ブロック図である。実施の形態１
と異なるのは、静的タイミング解析ツール１３とマルチ
サイクルデータベース１４とを備えている点である。

【００２９】マルチサイクルデータベース１４は、マル
チサイクルデータが格納される。このマルチサイクルデ
ータは、実施の形態１における図５に示したレジスタデ
ータと、図６に示したロード信号対応データと、図８に
示した転送サイクルデータとから生成することができ、
図１４に示すごとく構成される。この図１４に示すマル
チサイクルデータの第１行目においては、ＲＥＧ１のデ
ータ出力信号ＱからＲＥＧ３のデータ入力信号Ｄへのデ
ータ転送は、３サイクルで行われることが定義され、第
２行目においては、ＲＥＧ２のデータ出力信号Ｑからレ
ジスタＲＥＧ３のデータ入力信号Ｄへのデータ転送は２
サイクルで行われることが定義されている。

【００３０】前記マルチサイクルデータは、静的タイミ
ング解析ツール１３に与えられる。なお、図１４のマル
チサイクルデータのフォーマットは、静的タイミングツ
ールとしてＱｕａｄ Ｄｅｓｉｇｎ社のＭＯＴＩＶＥが
用いられる場合を想定したときのものである。

【００３１】静的タイミング解析ツール１３は、前記の
マルチサイクルデータを得て静的タイミング解析を行
う。この静的タイミング解析において、前述のマルチサ
イクルデータを得ていない場合であれば、例えば、１サ
イクルを１秒としたとき、ＲＥＧ１からＲＥＧ３へのデ
ータ転送が回路構成上３上３秒以内であってもエラーと
してしまうが、この発明の実施の形態であれば、ＲＥＧ
１からＲＥＧ３へのデータ転送が回路構成上３上３秒以
内であってもエラーとみなすことがなく、本当に回路修
正が必要な箇所の特定が容易になる。

【００３２】図１５はこの実施の形態の論理回路設計支
援装置による論理合成までの処理内容を示したフローチ
ャートである。ステップ１からステップ５までは実施の
形態１と同じであるので説明を省略する。ステップ５の
後、ステップ３で得られたレジスタデータとステップ５
で得られたロード信号対応データと転送サイクルデータ
とに基づいて図１４に示したマルチサイクルデータの生
成（ステップ１０）を行う。次に、ステップ１０で得ら
れたマルチサイクルデータを静的タイミング解析ツール
へ入力し静的タイミング解析を行う（ステップ１１）。

【００３３】上記の構成によれば、操作者が状態遷移図
を書き込むことによって論理回路設計支援装置が自動的
にマルチサイクルデータを作成することになる。従っ
て、操作者が状態遷移図を書き換えた場合にはそれとと
もにマルチサイクルデータも書き換えられることになる
から、操作者が一々マルチサイクルデータも書き換える
といった不便さが解消されることになり、論理回路設計
の支援を効率化することができる。

【００３４】

【発明の効果】以上説明したように、この発明によれ
ば、操作者が状態遷移図を書き換えた場合にはそれとと
もに制約条件データやマルチサイクルデータも書き換え
られることになるから、操作者が一々制約条件データや
マルチサイクルデータも書き換えるといった不便さが解
消されることになり、論理回路設計の支援を効率化でき
るという効果を奏する。

【図面の簡単な説明】

【図１】この発明の第１の実施の形態の論理回路設計支
援装置の概略構成を示した機能ブロック図である。

【図２】この発明の状態遷移図の一例を示す説明図であ
る。

【図３】この発明の状態遷移図データの一例を示す説明
図である。

【図４】この発明の設計対象となるＬＳＩのコントロー
ラ部とデータパス部との関係を示す説明図である。

【図５】この発明のレジスタデータの一例を示す説明図
である。

【図６】この発明のロード信号対応データの一例を示す
説明図である。

【図７】この発明のレジスタ関係データの一例を示す説
明図である。

【図８】この発明の転送サイクルデータの一例を示す説
明図である。

【図９】この発明の制約条件データの一例を示す説明図
である。

【図１０】この発明の設計対象となるＬＳＩのコントロ
ーラ部をＶｅｒｉｌｏｇＨＤＬのフォーマットで記述し
た記述例を示したプログラム図である。

【図１１】この発明の設計対象となるＬＳＩのデータパ
ス部のＲＥＧをＲＴＬ記述のＨＤＬで記述した記述例を
示したプログラム図である。

【図１２】この発明の第１の実施の形態の論理回路設計
支援装置による論理合成までの処理内容を示したフロー
チャートである。

【図１３】この発明の第２の実施の形態の論理回路設計
支援装置の概略構成を示した機能ブロック図である。

【図１４】この発明のマルチサイクルデータの一例を示
す説明図である。

【図１５】この発明の第２の実施の形態の論理回路設計
支援装置による論理合成までの処理内容を示したフロー
チャートである。

【符号の説明】

１ ディスプレイ ２ マウス ３ キーボード ４ 処理部 ５ 論理合成ツール ６ 状態遷移図データベース ７ レジスタデータベース ８ ロード信号対応データベース ９ レジスタ関係データベース １０ 転送サイクルデータベース １１ 制約条件データベース １２ 論理回路データベース １３ 静的タイミング解析ツール １４ マルチサイクルデータベース

Claims (2)

【特許請求の範囲】
1. 【請求項１】 設計対象となる論理回路のコントローラ
   部の動作を記述した状態遷移図データを操作者により入
   力された入力条件に基づいて構築する手段と、設計対象
   となる論理回路のデータパス部のレジスタの情報を操作
   者により入力された入力条件に基づいてレジスタデータ
   として構築する手段と、前記コントローラ部が出力する
   信号が前記データパス部のどのレジスタのロード信号と
   対応しているかを示すロード信号対応データを入力する
   手段と、各レジスタ間のデータ依存関係を示すレジスタ
   関係データを入力する手段と、前記状態遷移図データと
   レジスタ関係データとに基づいてデータの転送に何サイ
   クル必要かを解析して転送サイクルデータを生成する手
   段と、前記転送サイクルデータと前記レジスタデータと
   前記ロード信号対応データとに基づいて論理合成ツール
   に与える制約条件データを生成する手段とを備えたこと
   を特徴とする論理回路設計支援装置。
2. 【請求項２】 設計対象となる論理回路のコントローラ
   部の動作を記述した状態遷移図データを操作者により入
   力された入力条件に基づいて構築する手段と、設計対象
   となる論理回路のデータパス部のレジスタの情報を操作
   者により入力された入力条件に基づいてレジスタデータ
   として構築する手段と、前記コントローラ部が出力する
   信号が前記データパス部のどのレジスタのロード信号と
   対応しているかを示すロード信号対応データを入力する
   手段と、各レジスタ間のデータ依存関係を示すレジスタ
   関係データを入力する手段と、前記状態遷移図データと
   レジスタ関係データとに基づいてデータの転送に何サイ
   クル必要かを解析して転送サイクルデータを生成する手
   段と、前記転送サイクルデータと前記レジスタデータと
   前記ロード信号対応データとに基づいて静的タイミング
   ツールに与えるマルチサイクルデータを生成する手段と
   を備えたことを特徴とする論理回路設計支援装置。