JPH10214461A - ディジタル磁気記録再生回路及びこれを用いた装置 - Google Patents

ディジタル磁気記録再生回路及びこれを用いた装置

Info

Publication number
JPH10214461A
JPH10214461A JP9018237A JP1823797A JPH10214461A JP H10214461 A JPH10214461 A JP H10214461A JP 9018237 A JP9018237 A JP 9018237A JP 1823797 A JP1823797 A JP 1823797A JP H10214461 A JPH10214461 A JP H10214461A
Authority
JP
Japan
Prior art keywords
recording
sequence
error
decoding
error correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9018237A
Other languages
English (en)
Inventor
Naoya Kobayashi
直哉 小林
Masuo Umemoto
益雄 梅本
Seiichi Mita
誠一 三田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9018237A priority Critical patent/JPH10214461A/ja
Priority to KR1019980002307A priority patent/KR19980070857A/ko
Priority to SG1998000211A priority patent/SG63808A1/en
Publication of JPH10214461A publication Critical patent/JPH10214461A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods
    • G11B20/10287—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors
    • G11B20/10296—Improvement or modification of read or write signals bit detection or demodulation methods using probabilistic methods, e.g. maximum likelihood detectors using the Viterbi algorithm
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • G11B20/10064—EEPR4 or E2PR4, i.e. extended partial response class 4, polynomial (1-D)*(1+D)3
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • G11B20/10074—EPR4, i.e. extended partial response class 4, polynomial (1-D) *(1+D)2
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10046—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter
    • G11B20/10055—Improvement or modification of read or write signals filtering or equalising, e.g. setting the tap weights of an FIR filter using partial response filtering when writing the signal to the medium or reading it therefrom
    • G11B20/10175—PR4, PR(1,0,-1), i.e. partial response class 4, polynomial (1+D)(1-D)=(1-D2)
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1816—Testing
    • G11B2020/1823—Testing wherein a flag is set when errors are detected or qualified
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G11B2020/1836—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information using a Reed Solomon [RS] code
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
    • G11B2020/1863—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information wherein the Viterbi algorithm is used for decoding the error correcting code
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2508—Magnetic discs
    • G11B2220/2516—Hard disks

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Algebra (AREA)
  • Pure & Applied Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Error Detection And Correction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

(57)【要約】 【課題】 簡易な構成で従来よりも更に高密度記録が可
能な信号処理によるディジタル磁気記録再生回路及びこ
れを用いたディジタル磁気記録再生装置を提供する。 【解決手段】 本発明では、第１の方法として、ビタビ
検出器に復号の消失ビット誤りを検出する手段、記録復
号器に消失バイト誤りを検出する手段、及び誤り訂正復
号器で消失バイト誤り訂正を行う手段を設ける。また、
第２の方法として、従来発明で用いられている記録符号
器及び記録復号器の代わりに、第２の誤り訂正符号化手
段及び誤り訂正復号化手段を設け、前記第１の方法を適
用する。 【効果】 ビタビ検出器に、復号誤りが生じた可能性が
高いと判断される消失誤りビットを検出する機能を付加
することで、最尤系列推定の復号誤りを検出し、これを
消失誤り訂正することで、チャネル状態数を増やすこと
なくビタビ検出器の誤り訂正能力を向上させることがで
きる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は磁気ディスク等の記
録媒体にディジタル情報を記録及び再生するディジタル
磁気記録再生回路及び装置に係り、特に高密度な記録が
可能な信号処理回路及びこれを用いた装置に関する。
【０００２】
【従来の技術】磁気ディスク装置への高密度記録、高速
化の要望はますます高まっており、これを支える記録再
生系の信号処理技術も高密度、高速記録に対応してき
た。記録符号では、高速化のためにその符号化レートＲ
を高くし、現在ではＲ＝８／９がよく用いられている。
更に最近では、より高レートな１６／１７符号が種々提
案され、記録符号の主流となりつつある。また、高密度
記録に伴う符号間干渉による信号対雑音比の低下に対処
するために、再生チャネル上で構成される既知の干渉を
用いて、再生信号に最も近い信号系列を検出するパーシ
ャルレスポンス（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ，
以下ＰＲ）等化方式が実用化されるようになった。特
に、ＰＲ４ＭＬ（Ｐａｒｔｉａｌ Ｒｅｓｐｏｎｓｅ Ｃ
ｌａｓｓ ４ ｗｉｔｈ Ｍａｘｉｍｕｍ Ｌｉｋｅｌｉｈ
ｏｏｄ Ｄｅｔｅｃｔｉｏｎ）方式は、既にＬＳＩとし
て磁気ディスク製品に搭載されている。ＰＲ４ＭＬで
は、よく知られているように１−Ｄで表現されるダイコ
ードチャネルで記述できる。ここで、Ｄは遅延演算子を
表し、チャネルメモリである。チャネル状態はチャネル
メモリＤに記憶された１時刻前の磁気情報の値で、０ま
たは１の２状態である。前記磁気情報は磁化の向きで記
録されるため、＋１，−１のバイポーラで表されるが、
これら磁気情報をそれぞれ１，０のバイナリ形式に対応
させて表すこともできる。現在の磁気情報の値と、チャ
ネル状態に記憶されている値とから、１−Ｄとしてチャ
ネル出力が決まり、新たな磁気情報が次のチャネル状態
として記憶される。
【０００３】ＰＲ４ＭＬにおいては、信号系列間の最少
２乗距離（ＭＳＥＤ：Ｍｉｎｉｍｕｍ Ｓｑｕａｒｅｄ
Ｅｕｃｌｉｄｅａｎ Ｄｉｓｔａｎｃｅ）は、２（等化
出力値をバイナリ形式で換算、以下も同様）であること
が知られている。このためＰＲ４ＭＬは、最尤推定処理
を行わずに磁気情報を０，１のみで判定するピーク検出
方式（ＭＳＥＤ＝１）に比べて、雑音に対する余裕度が
３ｄＢ向上する。
【０００４】上述のように、ＰＲ４ＭＬのＭＳＥＤは２
であるが、より高密度記録を実現するためには、干渉量
の増大に伴う信号対雑音比（Ｓ／Ｎ）の低下を補償する
ために、ＭＳＥＤを更に大きくするような信号処理技術
が必要となる。これを実現する方法として、ＥＰＲ４Ｍ
Ｌ（Ｅｘｔｅｎｄｅｄ ＰＲ４ＭＬ），ＥＥＰＲ４ＭＬ
（Ｅｘｔｅｎｄｅｄ ＥＰＲ４ＭＬ），トレリス符号等
が検討されている。前二者はいずれも、ＰＲ４ＭＬの考
え方を拡張したものであり、ＭＳＥＤはそれぞれ４，６
になることが知られている。ＭＳＥＤの拡大とともに状
態数は増加し、ＥＰＲ４ＭＬで８、ＥＥＰＲ４ＭＬで１
６になる。これらは線記録密度が高い領域で有効である
（言い換えれば、ＰＲ４ＭＬの場合よりも低い信号対雑
音比で同じ復号誤り率が得られる）。最近では ＰＲ４
ＭＬから、より高記録密度が可能なＥＰＲ４ＭＬ方式に
移行しつつあり、ＬＳＩによる試作、製品化が急速に進
んでいる。このように現在では、ＥＰＲ４ＭＬによるデ
ィジタル磁気記録再生方式が主流となりつつある。
【０００５】図２に、従来用いられてきたディジタル磁
気記録再生装置の構成を示す。ＰＲ等化回路として、Ｅ
ＰＲ４チャネルを前提に説明する。図において、記録側
においては、ディジタル情報Ａは、誤り訂正符号器１０
によりリード、ソロモン符号等を用いて誤り訂正符号化
が施される。リード、ソロモン符号はバイト誤り訂正が
可能なため、高信頼性が要求される磁気記録再生装置で
はよく用いられる。前記の誤り訂正符号化された系列
は、記録符号器１１で記録符号化がなされ、ラン長制限
等を与えることにより、磁気再生特性に見合った形式に
変換される。８／９符号や、更に最近では１６／１７符
号が最もよく用いられる。記録符号化された系列は更
に、プリコーダ１２でＮＲＺＩ（Ｎｏｎ Ｒｅｔｕｒｎ
ｔｏ Ｚｅｒｏ Ｉｎｖｅｒｔｅｄ）形式に変換された
後、増幅器１３、記録ヘッド１４を通して磁気ディスク
等の記録媒体１５に磁気的に記録される。
【０００６】一方、再生側においては、磁気記録媒体１
５に記録された情報が再生ヘッド１６、増幅器１７によ
り電気的なアナログ信号として再生され、可変利得増幅
器１８で一定振幅となるように制御され、Ａ／Ｄ（Ａｎ
ａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ）変換器１９への入力振
幅のオーバフローを防いでいる。Ａ／Ｄ変換器１９で
は、前記のアナログ信号をディジタル信号にし、以降の
再生処理は全てディジタル処理される。ディジタル化さ
れた信号は、適切なタイミングでビット間隔毎にサンプ
リングされ、ＰＲ等化回路２０に入力される。ＰＲ等化
（ここではＥＰＲ４等化）では、入力サンプル系列を用
いて、１＋Ｄ−Ｄ＾２−Ｄ＾３の伝達特性を有するチャ
ネルにＥＰＲ４等化される。ここで、Ｄはチャネルメモ
リ、＾はべき乗演算である。ＥＰＲ４チャネルは、図２
４（詳細は実施例で説明）に示すような８状態の状態遷
移図で表現される。ここで、Ｓ０，Ｓ１，・・・，Ｓ７
はそれぞれ、チャネル状態０００，００１，・・・，１
１１である。ある状態への入力信号の値（０，１、図中
ではそれぞれ−，＋で表記）により、それぞれ上側及び
下側の枝（パス）に対応する等化信号を出力し、それぞ
れ次のチャネル状態に遷移する。ＥＰＲ４チャネルで
は、等化出力は５値（２，１，０，−１，−２）であ
る。
【０００７】前記ＥＰＲ４等化された系列は、ビタビ検
出器２１で最尤復号がなされる。これは、図に示した状
態遷移図を用い、最も確からしい確率で遷移したパスの
履歴を推定（最尤系列推定）する処理である。前記最尤
系列推定により得られた復号結果（０，１）は、記録復
号器２２で記録復号化され、前記再生側記録符号器への
入力系列に逆変換される。記録復号化された系列は、誤
り訂正復号器２３でリード・ソロモン復号等によりバイ
ト誤り訂正がなされた後、復元情報Ａ’が再生される。
【０００８】図４に前記ビタビ検出器２１の構成を示
す。ここで太い信号線と細い信号線は、それぞれ複数ビ
ット及び１ビットのバスであることを意味する（以下、
他の図においても同様の表記とする）。図において、時
刻ｋでＥＰＲ４等化された系列ｙｋは、ブランチメトリ
ック計算回路４１で、ＥＰＲ４等化出力候補（２，１，
０，−１，−２）が出力された確率をブランチメトリッ
クとして計算する。ブランチメトリックは、前記ｙｋと
ＥＰＲ４等化出力候補との２乗距離として算出される。
ここでは２，１，０，−１，−２に対するブランチメト
リックをそれぞれＢＭ（２），ＢＭ（１），ＢＭ
（０），ＢＭ（−１），ＢＭ（−２）と表記する。
【０００９】ブランチメトリックが計算されると、次に
ＡＣＳ（Ａｄｄ，ＣｏｍＰａｒｅ，Ｓｅｌｅｃｔ）回路
４２で加算、比較、選択処理が行われる。図１０にその
詳細な回路構成を示す。図に示すように、ＡＣＳ回路で
は、各状態毎に前記ブランチメトリックと、状態尤度
（ブランチメトリックの累積値）が、ＥＰＲ４状態遷移
図（図２４参照）に従って加算器１００により加算さ
れ、比較回路１０１で値の小さい方の尤度及び対応する
パスが新たな状態尤度Ｓ０，・・・，Ｓ７及び生き残り
パス情報ＳＰ０，・・・，ＳＰ７として出力される。こ
こで生き残りパス情報ＳＰ０，・・・，ＳＰ７は、状態
遷移図２４において、上側のパスと下側のパスを識別す
る１ビット（０，１）で表現される値である。状態尤度
Ｓ０，・・・，Ｓ７はそれぞれ遅延素子１０２に記憶さ
れ、次のＡＣＳ演算処理に備える。尚、図では繁雑を避
けるため、太い矢印で示した信号線は、Ｓ０，・・・，
Ｓ７と記した箇所（遅延素子１０２出力から加算器１０
０入力）にそれぞれ帰還接続されているものとする。
【００１０】一方、生き残りパスＳＰ０，・・・，ＳＰ
７はデータ選択回路１０３に入力され、各生き残りパス
情報から対応するバイナリデータｄ０，・・・，ｄ７を
パスメモリ回路４３に出力する。パスメモリ回路４３で
は、前記バイナリデータｄ０，・・・，ｄ７を十分長い
期間（パスメモリ長）に渡って記憶し、トレースバック
処理（通常はよく知られたレジスタ交換処理）によっ
て、パスメモリ長だけ遡ったデータをビタビ復号結果と
して出力する。
【００１１】以上が従来発明による磁気記録再生装置の
構成である。
【００１２】ところが、磁気記録の高密度化は年率約
１．６倍と急峻化し、上記信号処理技術に加えてＭＲ
（Ｍａｇｎｅｔｏ Ｒｅｓｉｓｔｉｖｅ）ヘッド、及び
ＧＭＲ（Ｇｉｇａｎｔ ＭＲ）ヘッドの研究開発の進展
により、この傾向は更に加速している。現在では、面記
録密度５Ｇｂ／ｉｎ２が技術的に実現可能なことが実証
され、西暦２０００年には１０Ｇｂ／ｉｎ２へと移行す
るものと予想される。よって図２の従来構成による磁気
記録再生装置では、もはや超高密度化への要求に耐える
ことは困難である。従って、信号処理技術として、ＥＰ
Ｒ４ＭＬを上回るより高密度記録が可能な方式の実現が
必須となる。
【００１３】上記技術課題に対し、近年トレリス符号が
注目され、検討されている。トレリス符号は、記録符号
の一種であり、誤り訂正符号化後の情報をある規則によ
り符号化し、これをＰＲチャネルと融合することで信号
間のＭＳＥＤを拡大する方式である。図２の記録符号器
１１及び記録復号器２２をそれぞれトレリス符号器及び
トレリス復号器に置き換えた構成と考えてよい（従来の
記録符号にはＭＳＥＤを拡大する能力はない）。ＰＲ４
チャネルに基づくトレリス符号（以下、ＰＲ４トレリス
符号）が最も検討されている。
【００１４】磁気記録に適用されたＰＲ４トレリス符号
として、ＭＳＮ（ＭａｔｃｈｅｄＳｐｅｃｔｒａｌ Ｎ
ｕｌｌ）符号がある。これは符号の周波数特性を磁気チ
ャネルのそれと整合させることで、より大きなＭＳＥＤ
を得るものである。その原理は文献：Ｍａｔｃｈｅｄ
Ｓｐｅｃｔｒａｌ−Ｎｕｌｌ Ｃｏｄｅｓ ｆｏｒ Ｐａ
ｒｔｉａｌ−Ｒｅｓｐｏｎｓｅ Ｃｈａｎｎｅｌｓ，Ｉ
ＥＥＥ Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｉｎｆｏｒｍ
ａｔｉｏｎ Ｔｈｅｏｒｙ，Ｖｏｌ．３７，Ｎｏ３，ｐ
ｐ．８１８−８５５，Ｍａｙ １９９１に詳細に記述さ
れている。この方式では、ＰＲ４チャネルをベースとし
て符号化を行うことで、ＭＳＥＤ＝４を実現し、非符号
化ＰＲ４ＭＬに対して３ｄＢのＳ／Ｎ利得が得られる。
【００１５】上記ＭＳＮ符号はＥＰＲ４チャネルにも適
用可能である。 実際、ＭＳＥＤ＝１２を実現可能なこ
とも上記文献に記述されている。ところが、その符号化
レートは１／２と低いものしか発見されていない。
【００１６】現在、ＰＲ４トレリスとして符号化レート
が８／１０，６状態のＭＳＮ符号を用いたＬＳＩが試作
されており、その特性について文献：Ｄｅｓｉｇｎ ａ
ｎｄＰｅｒｆｏｒｍａｎｃｅ ｏｆ ａ ＶＬＳＩ １２０
Ｍｂ／ｓ Ｔｒｅｌｌｉｓ−Ｃｏｄｅｄ Ｐａｒｔｉａ
ｌ Ｒｅｓｐｏｎｓｅ Ｃｈａｎｎｅｌｓ， ＩＥＥＥ，
Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ １９９４ Ｔｈｅ Ｍａｇ
ｎｅｔｉｃ Ｒｅｃｏｒｄｉｎｇ Ｃｏｎｆｅｒｅｎｃｅ
に記述されている。
【００１７】更に最近では、ＭＳＮ符号を改善し、更に
高レートを実現する手法として、ｐｅｒｍｕｔａｔｉｏ
ｎ（置換）によるトレリス符号化方式が提案されてい
る。これは、符号語最終ビットに対応するチャネル状態
と、次の符号語先頭ビットに対応する状態とを、チャネ
ルビットのみを保持したまま置換接続するものであり、
文献：Ｉｍｐｒｏｖｅｄ Ｔｒｅｌｌｉｓ−Ｃｏｄｉｎ
ｇ ｆｏｒ Ｐａｒｔｉａｌ−Ｒｅｓｐｏｎｓｅ Ｃｈａ
ｎｎｅｌｓ，ＩＥＥＥ，Ｐｒｏｃｅｅｄｉｎｇｓof １
９９４ Ｔｈｅ Ｍａｇｎｅｔｉｃ Ｒｅｃｏｒｄｉｎｇ
Ｃｏｎｆｅｒｅｎｃｅ，文献：Ｆｉｎｉｔｅ Ｔｒｕｎ
ｃａｔｉｏｎ Ｄｅｐｔｈ Ｔｒｅｌｌｉｓ Ｃｏｄｅｓ
ｆｏｒ ｔｈｅ Ｄｉｃｏｄｅ Ｃｈａｎｎｅｌ，ＩＥＥ
Ｅ，Ｔｒａｎｓａｃｔｉｏｎｓ ｏｎ Ｍａｇｎｅｔｉｃ
ｓ，Ｖｏｌ．３１，Ｎｏ．６，ｐｐ．３０２７−３０２
９，Ｎｏｖｅｍｂｅｒ １９９５，及び米国特許第５４
９７３８４号：Ｐｅｒｍｕｔｅｄ Ｔｒｅｌｌｉｓ Ｃｏ
ｄｅｓ ｆｏｒ ＩｎｐｕｔＲｅｓｔｒｉｃｔｅｄ Ｐａ
ｒｔｉａｌ Ｒｅｓｐｏｎｓｅ Ｃｈａｎｎｅｌｓにその
詳細が記述されている。前記ｐｅｒｍｕｔａｔｉｏｎに
よるトレリス符号化方式により、符号割り当ての自由度
が高くなり、８／９と同等な高レート記録符号を比較的
容易に実現できる。
【００１８】以上のように、トレリス符号はＰＲ４チャ
ネルに基づく方式が盛んに検討されている。ＰＲ４トレ
リスは記録媒体のトラック方向の密度を上げ、これに伴
うトラック間干渉等による信号対雑音比の低下を救済す
るのに有効である。ところが、ＰＲ４チャネルをベース
としているため、線記録密度は低い領域でしか有効でな
い。より高密度記録を実現するためには、高線記録密度
で有利なＥＰＲ４チャネルに基づく信号処理方式が望ま
しい。トレリス符号をＥＰＲ４チャネルに適用すること
で、ＭＳＥＤを飛躍的に拡大させる検討も開始されてい
るが、一般にチャネル状態数が非常に多く（１６程度以
上）なり、実現回路構成が複雑になる。
【００１９】
【発明が解決しようとする課題】上記のように、大容量
記憶への需要に伴う高密度記録化への急速な進展によ
り、ＥＰＲ４ＭＬ単独ではもはや超高密度化への要求に
答えることはできない。また、ＰＲ４トレリスでは、高
線記録密度領域には適用できず、ＭＳＥＤにも限界があ
る（４程度以下）。一方、トレリス符号をＥＰＲ４チャ
ネルに適用すると、ＭＳＥＤの拡大は期待できるが、符
号化レートを高くすることが困難であり、チャネル状態
数も多く、実現回路規模が膨大になる。
【００２０】本発明の目的は、上記問題点に鑑み、簡易
な構成で従来よりも更に高密度記録が可能な信号処理に
よるディジタル磁気記録再生回路及びこれを用いたディ
ジタル磁気記録再生装置を提供することにある。
【００２１】
【課題を解決するための手段】本発明では、第１の方法
として、ビタビ検出器に復号の消失ビット誤りを検出す
る手段、記録復号器に消失バイト誤りを検出する手段、
及び誤り訂正復号器で消失バイト誤り訂正を行う手段を
設ける。
【００２２】また、第２の方法として、従来発明で用い
られている記録符号器及び記録復号器の代わりに、第２
の誤り訂正符号化手段及び誤り訂正復号化手段を設け、
前記第１の方法を適用する。
【００２３】
【発明の実施の形態】以下、本発明の実施例につき、図
面を用いて説明する。図１は、本発明における第１の方
法による第１実施例を示す図である。図において、誤り
訂正符号器１０、記録符号器１１、プリコーダ１２、増
幅器１３、記録ヘッド１４、磁気記録媒体１５、再生ヘ
ッド１６、増幅器１７、可変利得増幅器１８、Ａ／Ｄ変
換器１９、及びＰＲ等化回路２０の構成と機能は、従来
発明（図２参照）と同一であり、従来方式を流用でき
る。本発明は、ビタビ検出器２１の復号能力を高める手
段を設けることにより、性能向上を図っている。よっ
て、前記の流用可能な構成の説明は省き、ビタビ検出器
以後の構成について述べる。
【００２４】本発明のビタビ検出器２４、記録復号器２
５、及び誤り訂正復号器２６には、それぞれ消失ビット
誤りを検出する手段、消失バイト誤りを検出する手段、
及び消失バイト誤りを訂正する手段を付加している。こ
こで本発明においては、復号誤りが生じた可能性が高い
と判断されるビットまたはバイトを消失誤りビットまた
は消失誤りバイトと呼ぶことにする。図５にビタビ検出
器２４の構成を示す。ここで太い信号線と細い信号線
は、それぞれ複数ビット及び１ビットのバスであること
を意味する（以下、他の図においても同様の表記とす
る）。図において、時刻ｋでＥＰＲ４等化された系列ｙ
ｋは、ブランチメトリック計算回路４１で、ＥＰＲ４等
化出力候補（２，１，０，−１，−２）が出力された確
率をブランチメトリックとして計算する。ブランチメト
リックは、前記ｙｋとＥＰＲ４等化出力候補との２乗距
離として算出される。ここでは２，１，０，−１，−２
に対するブランチメトリックをそれぞれＢＭ（２），Ｂ
Ｍ（１），ＢＭ（０），ＢＭ（−１），ＢＭ（−２）と
表記する。ここまでは従来発明の構成と同じである。
【００２５】ブランチメトリックが計算されると、次に
ＡＣＳ回路１（５２）で加算、比較、選択処理が行われ
る。図１１にその回路構成を示す。図に示すように、Ａ
ＣＳ回路１（５２）では、各状態毎に前記ブランチメト
リックと、状態尤度（ブランチメトリックの累積値）
が、ＥＰＲ４状態遷移図（図２４参照）に従って加算器
１００により加算され、比較回路１１１に入力される。
本発明では、比較回路１１１から差分値ＤＭ０，・・
・，ＤＭ７を出力し、その符号ビットを生き残りパス情
報ＳＰ０，・・・，ＳＰ７としている。ここで、差分値
とは、前記比較回路１１１における２つの入力信号の差
であり、例えば状態Ｓ０の場合、ＤＭ０＝（ＢＭ（０）
＋Ｓ０）−（ＢＭ（−１）＋Ｓ４）と算出される。ＤＭ
１，・・・，ＤＭ７についても同様である。ディジタル
処理は全て２の補数表示（２‘ｓ ｃｏｍｐｌｅｍｅｎ
ｔ）で行われるため、符号ビットを生き残りパス情報Ｓ
Ｐ０，・・・，ＳＰ７に利用することができる。状態尤
度Ｓ０，・・・，Ｓ７はそれぞれ対応する遅延素子１１
２に記憶され、次のＡＣＳ演算処理に備える。尚、図で
は繁雑を避けるため、太い矢印で示した信号線は、Ｓ
０，・・・，Ｓ７と記した箇所（遅延素子１１２出力か
ら加算器１００入力）にそれぞれ帰還接続されているも
のとする。
【００２６】一方、生き残りパス情報ＳＰ０，・・・，
ＳＰ７は、しきい値判定回路１１２の出力ａ０，・・
・，ａ７とともにデータ選択回路１１３に入力され、各
生き残りパス情報から対応するデータｄ０’，・・・，
ｄ７’を、生き残りパス情報ＳＰ０，・・・，ＳＰ７と
ともにパスメモリ回路５３に出力する。ここで、データ
ｄ０’，・・・，ｄ７’は１，０，及び消失Ｘ（＝０．
５）の３値である。Ｘは消失ビットを表し、１と０の中
間の値、すなわち０．５を取る。 ａｉ（ｉ＝０，・・
・，７）は、データ選択回路の出力ｄｉ’が１，０，Ｘ
のいずれかを決める制御信号であり、ａｉ＝１の時はＳ
Ｐｉによらずｄｉ’＝Ｘ、 ａｉ＝０の時はＳＰｉに応
じたバイナリデータをデータ選択回路１１３は出力す
る。しきい値判定回路１１２は、前記ＤＭｉの絶対値を
しきい値Ｒと比較し、｜ ＤＭｉ ｜＞Ｒの時ａｉ＝０，
これ以外の時ａｉ＝１を出力する。すなわち、本実施例
では、ＡＣＳにおいて比較するべき尤度の差の絶対値が
あるしきい値よりも小さい場合は、Ｓ／Ｎ低下に起因し
た復号誤りが起こる可能性が高く、選択されたパスのデ
ータに対する信頼性が低いと判断し、これを消失誤りと
してＸを出力する。前記絶対値がしきい値よりも大きい
場合は、通常の最尤復号処理を行う。
【００２７】図２０にパスメモリ回路５３の構成概念図
を示す。パスメモリ回路５３では、生き残りパス情報Ｓ
Ｐ０，・・・，ＳＰ７により、それぞれセレクタ０，・
・・，セレクタ７（２０１）に入力されたパスメモリレ
ジスタ２００（それぞれ（ｒｅｇ０．１，ｒｅｇ０．
２），・・・，（ｒｅｇ７．１，ｒｅｇ７．２））を選
択し、それぞれｒｅｇ０，・・・，ｒｅｇ７（２０２）
に出力する。セレクタｉ（ｉ＝０，・・・，７）（２０
１）は、状態Ｓｉにおけるパスメモリレジスタ２００
（ｒｅｇｉ．１，ｒｅｇｉ．２）出力を選択する回路で
あり、 ｒｅｇｉ．１，ｒｅｇｉ．２にはそれぞれ、状
態Ｓｉに至るパスのデータ履歴が記憶されている。その
深さはパスメモリ長に等しい。繁雑を避けるため、レジ
スタ出力Ｒ０，・・・，Ｒ７はそれぞれ対応する位置に
表記された信号線に帰還接続されているものとする。そ
の構成は従来発明と同じである。
【００２８】一方、前記ｒｅｇｉ（２０２）はシフトレ
ジスタとしても動作し、その深さはパスメモリ長（ＥＰ
Ｒ４ＭＬの場合、通常２０ビット程度）に等しい。前記
バイナリデータｄｉ’は、ｒｅｇｉ（２０２）にシリア
ル入力され、反対側からシフトアウトされたデータをビ
タビ復号結果として出力する。ここで、復号結果は１，
０，Ｘのいずれかである。レジスタ出力Ｒ０，・・・，
Ｒ７はそれぞれ対応する位置に表記された信号線に帰還
接続され、パスメモリレジスタ２００（ｒｅｇｉ．１，
ｒｅｇｉ．２）の内容が更新される。パスメモリ長を十
分長くすれば、ｒｅｇｉ（２０２）のシリアル出力はい
ずれも同じである（トレースバック後のパスはマージし
ている）。よって、ここでは状態Ｓ０におけるｒｅｇ０
（２０２）を用いて復号データを得ている。
【００２９】尚、ここでは動作概念の理解を容易にする
ために、図においてパスメモリレジスタ２００を示して
あるが、実際の回路構成では前記パスメモリレジスタ２
００を用いずに、ｒｅｇｉ（２０２）のみを用いて直接
セレクタｉ（２０１）に接続することで上記動作を実現
できる。
【００３０】上記処理によって得られたビタビ復号結果
としてのデータ系列は、最尤復号に基づくものであるた
め、図５においてこれをｂｅｓｔ系列として消失誤り検
出回路１（５４）に出力する。図８に消失誤り検出回路
１（５４）の構成を示す。前記ｂｅｓｔ系列は、１，
０，及び消失Ｘ＝０．５のいずれかであり、これらをし
きい値判定回路８１で識別する。すなわち、入力データ
がｄが０．２５＜ｄ＜＝０．７５なる時は消失Ｘが到来
したものと判定し、消失誤りビット検出フラグｆｌｇ−
ｅｂｉｔを１とする。これ以外の時は入力データは１ま
たは０と判定し、消失誤り検出フラグｆｌｇ−ｅｂｉｔ
を０とする。
【００３１】以上の処理により、図１におけるビタビ検
出器２４は、ビタビ復号結果と消失誤りビット検出フラ
グを記録復号器２５に出力する。記録復号器２５では、
前記ビタビ復号結果と消失誤りビット検出フラグとを入
力し、記録復号処理を行う。ここではバイト単位での処
理がなされる。よって、消失誤りビット検出フラグが１
の時は、復号後のバイトに誤りのあることがわかり、記
録復号結果とともに消失誤りバイト検出フラグｆｌｇ−
ｅｂｙｔｅ＝１として、誤り訂正復号器２６に出力す
る。消失誤りビット検出フラグが０の時は、記録復号後
のバイトに消失誤りはないものと判断し、復号結果とと
もに消失誤りバイト検出フラグｆｌｇ−ｅｂｙｔｅ＝０
として、誤り訂正復号器２６に出力する。
【００３２】誤り訂正復号器２６は、前記記録復号結果
と消失誤りバイト検出フラグを入力し、消失誤り訂正を
行う。符号の最少ハミング距離をｄ（バイト）とする
と、ランダム誤り訂正では、ｒ＝ｔ（バイト）までの誤
りを訂正できる。ここで、ｔはｄ＝２ｔ＋１の関係を満
足するものとする。一方、上記ハミング距離を有する符
号に消失誤り訂正を適用すると、ｅ＝ｄ−１＝２ｔ（バ
イト）までの消失誤りを復元できる。これは、消失誤り
を的確に検出できれば、ランダム誤り訂正の約２倍の訂
正能力を有することを意味する。
【００３３】よって、本実施例により、最尤系列推定時
における復号誤りを検出し、これから導かれる消失誤り
バイトを訂正することで、再生処理としての復号誤り特
性を向上させることが可能となる。
【００３４】図６は本発明の第１の方法による第２実施
例を示すビタビ検出器の構成である。ビタビ検出器を除
き、システム構成（図１）は第１実施例と同じである。
よってここでは、ビタビ検出器の構成について述べるこ
ととする。
【００３５】図において、ブランチメトリック計算回路
４１の構成は第１実施例と同一であり、これにより得ら
れたブランチメトリックＢＭ（２），ＢＭ（１），ＢＭ
（０），ＢＭ（−１），ＢＭ（−２）がＡＣＳ回路２ま
たは３（６２）に入力される。 ＡＣＳ回路２及び３
は、基本的な考え方は同じであり、最尤系列推定によっ
て得られたｂｅｓｔ系列と、尤度的にｂｅｓｔ系列の次
に最適な２ｎｄ系列を同時に出力することを特徴とす
る。本実施例では図１２に示すＡＣＳ回路２の構成を用
いるが、これについて述べる前に、図２３及び図２４を
用いて本実施例における２ｎｄ系列の出力方法の原理を
説明する。本実施例では組織的探索法（図２３（ａ））
を提案し、これを適用している。しきい値判定法（図２
３（ｂ））については、次の実施例で述べる。組織的探
索法では、ＡＣＳ演算において、各状態毎に２ｎｄ系列
探索用の状態尤度記憶レジスタ及びパスメモリを設け、
ソーティング処理により、最少値と２番目に小さな尤
度、及び対応するパスをそれぞれ選択し、記憶する。ｂ
ｅｓｔ系列と２ｎｄ系列に対するパスメモリが完全に一
致する場合は、ｂｅｓｔ系列と２ｎｄ系列の完全な一致
を回避するために、３番目に小さな尤度と対応するパス
メモリを２ｎｄ系列として記憶する。前記ソーティング
処理の基本演算は図２３（ａ）に示すように、例えば状
態Ｓ０におけるＡＣＳ演算処理として、｛Ｓ０＋ＢＭ
（０）， Ｓ０’＋ＢＭ（０），Ｓ４＋ＢＭ（−１），
Ｓ４’＋ＢＭ（−１）｝を小さい値から順に並び換え、
その中、最少値及びその次に小さいものと、各々対応す
る生き残りパスを選択する。ここで、Ｓｉ，Ｓｉ’（ｉ
＝０，・・・，７）はそれぞれ、ｂｅｓｔ系列、２ｎｄ
系列に対応して得られる状態尤度である。この処理によ
って、ＡＣＳ演算におけるｂｅｓｔ系列に加えて、その
次に確率の高いと推定される２ｎｄ系列を同時に求める
ことができる。他の状態Ｓ１，・・・，Ｓ７についても
同様の処理を行う。
【００３６】図２４にｂｅｓｔ系列、２ｎｄ系列の推定
例を示す。簡単のため、ｂｅｓｔ系列に全０データ系列
が送信されたものとし、パスメモリ長を１０ビットとす
る。この時、ｂｅｓｔ系列及び２ｎｄ系列に対するパス
メモリにはそれぞれ、００００００００００及び００１
１００００００が記憶されている。時刻（ｎ−７）から
（ｎ−４）において、雑音等により復号誤りが発生する
と、ｂｅｓｔ系列と２ｎｄ系列の関係が逆になる。従来
の構成では、ｂｅｓｔ系列のみを最尤復号出力としてい
るため、この時点で復号誤りが生じる。これに対し、本
発明では、正しい復号結果が記憶されている２ｎｄ系列
を備えており、前記ｂｅｓｔ系列または２ｎｄ系列のい
ずれかを出力すれば、正しい復号結果を得ることができ
る。このように、２ｎｄ系列を併用した復号を行うこと
で、ＥＰＲ４ＭＬにおけるＭＳＥＤ＝４の誤り事象を除
去することができ、等価的にＭＳＥＤを６に拡大するこ
とだ可能となる。これは、ＥＰＲ４ＭＬのＳ／Ｎ利得が
１．８ｄＢ向上することを意味する。
【００３７】以上が本発明の組織的探索法によるｂｅｓ
ｔ及び２ｎｄ系列を用いたＡＣＳ演算の基本概念であ
る。図１２は前記処理を実現するＡＣＳ回路２（６２）
の構成である。図は、組織的探索法を適用している。す
なわち、各状態において、ブランチメトリックＢＭ
（２），ＢＭ（１），ＢＭ（０），ＢＭ（−１），ＢＭ
（−２）と、ｂｅｓｔに対する状態尤度Ｓ０，・・・，
Ｓ７及び２ｎｄ系列に対する状態尤度Ｓ０’，・・・，
Ｓ７’とを，状態遷移図（図２４）に基づいて加算器１
００により加算し、ソーティング回路１２０により最少
尤度（ｂｅｓｔ）と２番目（２ｎｄ）、３番目（３ｒ
ｄ）に小さな尤度、及び対応する生き残りパス情報（Ｃ
０−１，Ｃ０−２，Ｃ０−３），・・・，（Ｃ７−１，
Ｃ７−２，Ｃ７−３）を出力する。ここでは３番目のも
のについても出力しているが、それは前に述べたよう
に、ｂｅｓｔ系列と２ｎｄ系列の完全な一致を回避する
ためである。すなわち、パスメモリ回路６３内でｂｅｓ
ｔ系列と２ｎｄ系列に対応するパスメモリの比較結果が
同じ場合は、制御信号ｐ０，・・・，ｐ７に１を出力
し、セレクタによって３ｒｄ系列に対する尤度を選択
し、これを２ｎｄ尤度Ｓｉ’（ｉ＝０，・・・，７）と
する。このようにして得られたｂｅｓｔ及び２ｎｄ系列
の状態尤度Ｓｉ’は、それぞれ対応する遅延素子１０２
に記憶され、次のＡＣＳに備える。尚、図では繁雑を避
けるため、太い矢印で示した信号線は、Ｓ０，・・・，
Ｓ７及びＳ０’，・・・，Ｓ７’と記した箇所（遅延素
子１０２出力から加算器１００入力）にそれぞれ帰還接
続されているものとする。一方、前記ｂｅｓｔ，２ｎ
ｄ，３ｒｄ系列に対する生き残りパス情報Ｃｉ−１，Ｃ
ｉ−２，Ｃｉ−３（ｉ＝０，・・・，７）はパスメモリ
回路６３に入力される。ここで、前記生き残りパス情報
Ｃｉ−１，Ｃｉ−２，Ｃｉ−３は、２ビットで表現され
る。
【００３８】図２１に、パスメモリ回路６３の構成概念
図を示す。図において、セレクタ０，・・・，セレクタ
７（２１０）は、それぞれ状態Ｓ０，・・・，Ｓ７にお
けるパスメモリレジスタ２００（（ｒｅｇ０．１，ｒｅ
ｇ０．２，ｒｅｇ０．３，ｒｅｇ０．４），・・・，
（ｒｅｇ７．１，ｒｅｇ７．２，ｒｅｇ７．３，ｒｅｇ
７．４））から、ｂｅｓｔ，２ｎｄ，３ｒｄに対するも
のを選択する回路である。ここで、パスメモリレジスタ
２００（ｒｅｇｉ．１，ｒｅｇｉ．２，ｒｅｇｉ．３，
ｒｅｇｉ．４）（ｉ＝０，・・・，７）は、それぞれ各
状態Ｓｉ及びＳｉ’に至るパスのデータ履歴（たとえば
状態Ｓ０においてはＲ０，Ｒ０’，Ｒ４，Ｒ４’と表
記）がパスメモリ長分記憶されている。前記生き残りパ
ス情報Ｃｉ−１，Ｃｉ−２，Ｃｉ−３により、セレクタ
回路２１０にてｂｅｓｔ，２ｎｄ，３ｒｄ系列に対応す
るパスメモリレジスタが選択され、それぞれレジスタｒ
ｉ−１，ｒｉ−２，ｒｉ−３（２０２）に出力される。
前記レジスタ２０２はシフトレジスタでもあり、データ
選択回路２１４からそれぞれ、ｂｅｓｔ，２ｎｄ，３ｒ
ｄ系列に対するデータＤｉ−１，Ｄｉ−２，Ｄｉ−３が
シリアル入力される。状態Ｓ０において、シフトアウト
されたデータＤ０−１’，Ｄ０−２’，Ｄ０−３’のう
ち、Ｄ０−１’はｂｅｓｔ系列に対する復号結果であ
る。 Ｄ０−２’，Ｄ０−３’は、それぞれ２ｎｄ，３
ｒｄ復号出力としてセレクタ２１３に入力される。パス
メモリ長を十分長くすれば、いずれの状態においても前
記シリアル出力は同じである（トレースバック後のパス
はマージしている）。よって、ここでは状態Ｓ０におけ
るシリアル出力を用いてｂｅｓｔ，２ｎｄ，３ｒｄ系列
の復号結果を得ている。
【００３９】前記レジスタｒｉ−１とｒｉ−２（２０
２）は比較回路２１１でその内容が一致しているかをチ
ェックし、一致している場合は制御信号ｐｉ＝1、そう
でない場合はｐｉ＝０として、ＡＣＳ回路２（６２）内
セレクタ１２１に送信する。ｐｉ＝１の場合は、セレク
タ２１３に入力されたｒｉ−２出力及びＤ０−２’，ｒ
ｉ−３出力及びＤ０−３’のうち、ｒｉ−３出力及びＤ
０−３’を選択し、ｐｉ＝０の場合はｒｉ−２出力及び
Ｄ０−２’を選択する。前記Ｄ０−２’またはＤ０−
３’の選択結果が、２ｎｄ系列に対する最終的な復号結
果となる。
【００４０】このようにして、ｂｅｓｔ系列及び２ｎｄ
系列に対するパスメモリレジスタが選択され、それぞれ
Ｒｉ，Ｒｉ’としてレジスタｒｉ−ｂｅｓｔ及びｒｉ−
２ｎｄ（２１２）に格納される。これらは、それぞれ対
応する表記の信号線に帰還接続されており、更新された
パスメモリとして、各々対応する前記パスメモリレジス
タ２００に格納される。
【００４１】尚、ここでは動作概念の理解を容易にする
ために、図においてパスメモリレジスタ２００を示して
あるが、実際の回路構成では前記パスメモリレジスタ２
００を用いずに、レジスタｒｉ−ｂｅｓｔ及びｒｉ−２
ｎｄ（２１２）のみを用いて直接セレクタｉ（２１０）
に接続することで上記動作を実現できる。
【００４２】以上の処理により、図６におけるビタビ検
出器では、パスメモリ回路６３よりｂｅｓｔ及び２ｎｄ
系列に対するデータを復号し、その結果を消失誤り検出
回路２（６４）に出力する。図９に消失誤り検出回路２
（６４）の構成を示す。ｂｅｓｔ及び２ｎｄ系列はＳ／
Ｐ（Ｓｅｒｉａｌ ｔｏ Ｐａｒａｌｌｅｌ）変換器９１
により、１バイトのパラレルデータに変換された後、排
他的論理和回路９２に入力される。ここでは、前記パラ
レルデータにおける各ビット毎の排他的論理和が取られ
る。処理結果は比較回路９３により全０のバイトデータ
と比較され、異なっている場合には消失誤りが発生した
ものとして、消失誤りビット検出フラグｆｌｇ−ｅｂｉ
ｔ＝１、そうでない場合はｆｌｇ−ｅｂｉｔ＝０とし
て、記録復号器２５（図１）に出力する。
【００４３】記録復号器２５では、前記ビタビ復号結果
と消失誤りビット検出フラグとを入力し、記録復号処理
を行う。ここではバイト単位での処理がなされる。よっ
て、消失誤りビット検出フラグが１の時は、復号後のバ
イトに誤りのあることがわかり、復号結果とともに消失
誤りバイト検出フラグｆｌｇ−ｅｂｙｔｅ＝１として、
誤り訂正復号器に出力する。消失誤りビット検出フラグ
が０の時は、復号後のバイトに消失誤りはないものと判
断し、復号結果とともに消失誤りバイト検出フラグｆｌ
ｇ−ｅｂｙｔｅ＝０として、誤り訂正復号器２６に出力
する。
【００４４】誤り訂正復号器２６は、前記記録復号結果
と消失誤りバイト検出フラグを入力し、消失誤り訂正を
行う。第１実施例で述べたように、消失誤りを的確に検
出できれば、その訂正能力はランダム誤り訂正の約２倍
に向上する。
【００４５】よって、本実施例により、最尤系列推定時
における復号誤りを検出し、これから導かれる消失誤り
バイトを訂正することで、再生処理としての復号誤り特
性を向上させることが可能となる。
【００４６】次に、図６を用いて、本発明の第１の方法
による第３実施例について述べる。本実施例の基本的な
考え方は第２実施例と同じであり、ｂｅｓｔ系列と２ｎ
ｄ系列を併用する方式である。ただし、２ｎｄ系列を求
める手法が第２実施例とは異なるため（しきい値判定
法、図２３（ｂ））、ＡＣＳ回路６２及びパスメモリ回
路６３の構成も異なる。これ以外の構成は第２実施例と
同じである。よってここでは、ビタビ検出器におけるし
きい値判定法による２ｎｄ系列推定方式について述べる
こととする。
【００４７】本実施例では２ｎｄ系列を求める手法とし
て、しきい値判定法を採用し、図２３（ｂ）及び図１３
を用いてその原理及び構成を述べる。図２３（ｂ）に、
しきい値判定法による２ｎｄ系列推定方式の原理を示
す。本方式では、ＡＣＳ演算において、比較すべき尤度
があるしきい値よりも小さい場合はｂｅｓｔ系列をＡＣ
Ｓにより選択された方のパスメモリ、２ｎｄ系列を前記
ＡＣＳで選択されなかった方のパスメモリとして出力
し、比較すべき尤度があるしきい値よりも小さくない場
合はｂｅｓｔ，２ｎｄ系列ともＡＣＳにより選択された
方のパスメモリを出力する。すなわち、ＡＣＳにおける
尤度差が小さい場合は復号誤りが発生する確率が高いと
判断し、選択されたパスを第１候補としてのｂｅｓｔ系
列、選択されなかった方のパスを第２候補としての２ｎ
ｄ系列と判定する。前記尤度差が十分大きい場合はｂｅ
ｓｔ，２ｎｄ系列を区別せず、ともに最尤推定された系
列を記憶する。例えば、状態Ｓ０におけるＡＣＳでは、
比較すべき尤度は｛α＝Ｓ０＋ＢＭ（０），β＝Ｓ４＋
ＢＭ（−１）｝である。α，βのうちのいずれかが正し
いとすると、尤度差ｄＭ＝α−βは、雑音がない場合は
その絶対値は理論的に４である。ところが実際には、ｄ
Ｍは雑音によりバラつき、αとβの明確な区別ができな
くなることが起こる。そこで、尤度差ｄＭの大きさによ
って、ＡＣＳによる選択結果の信頼性が高いか否かを判
定し、これに基づいて２ｎｄ系列を定める。しきい値を
ＤＭとすると、図２１３（ｂ）に示すように、尤度差ｄ
Ｍとしきい値ＤＭとの大小関係がＡ，Ｂ，Ｃ，Ｄの領域
によって、ｂｅｓｔ，２ｎｄ系列が定まる。他の状態Ｓ
１，・・・，Ｓ７についても同様である。
【００４８】図１３は上記処理を実現するＡＣＳ回路３
（６２）の構成である。図は、しきい値判定法を適用す
ることによりｂｅｓｔ，２ｎｄ系列を求めている。図に
おいて、加算、比較までの処理は従来発明及び第１実施
例と同じである。すなわち、各状態毎にブランチメトリ
ックと、状態尤度が、ＥＰＲ４状態遷移図（図２４参
照）に従って加算器１００により加算され、比較回路１
１１で値の小さい方の尤度を出力し、対応する遅延素子
１０２にそれぞれ記憶される。尚、図では繁雑を避ける
ため、太い矢印で示した信号線は、Ｓ０，・・・，Ｓ７
と記した箇所（遅延素子１０２出力から加算器１００入
力）にそれぞれ帰還接続されているものとする。本実施
例では、比較器１１１出力として、生き残りパスの代わ
りに尤度差ＤＭ０，・・・，ＤＭ７を出力する。前記尤
度差ＤＭｉ（ｉ＝０，・・・，７）は、パス判定回路７
に入力される。ここでは先に述べた原理に基づき、ＤＭ
ｉの値によってｂｅｓｔ系列及び２ｎｄ系列を示す生き
残りパス情報（Ｃ０−１，Ｃ０−２），・・・，（Ｃ７
−１，Ｃ７−２）をパスメモリ回路に出力する。ここ
で、前記（Ｃｉ−１，Ｃｉ−２）（ｉ＝０，・・・，
７）は０または１の１ビットで表現される。前記パス判
定回路７の構成を図７に示す。図において、尤度差ＤＭ
ｉが入力されると、絶対値変換回路７１でその絶対値が
取られる。同時に、前記ＤＭｉの符号ビットがパス選択
回路７３に入力される。一方、前記絶対値は、比較回路
７２にてしきい値ＤＭと大小関係が比較される。実際の
処理は、前記絶対値から前記しきい値ＤＭを差し引き、
その符号ビットをパス選択回路７３に出力する。パス選
択回路７３は、前記ＤＭｉの符号ビット及び比較回路７
２の出力の２ビットから、ｂｅｓｔ系列及び２ｎｄ系列
に対する生き残りパス情報Ｃｉ−１，Ｃｉ−２（ｉ＝
０，・・・，７）をパスメモリ回路６３に出力する。図
７に示す構成の処理により、尤度差ＤＭｉの所属する判
定領域Ａ，Ｂ，Ｃ，Ｄ（図２３（ｂ）参照）を特定し、
これに対する生き残りパス情報Ｃｉ−１，Ｃｉ−２を決
定できる。
【００４９】一方、パスメモリ回路６３では前記生き残
りパス情報からトレースバック処理によりｂｅｓｔ，２
ｎｄ系列に対するビタビ復号結果を出力する。図２２に
パスメモリ回路６３の構成概念図を示す。図において、
セレクタ（０．１，０．２），・・・セレクタ（７．
１，７．２）（２２１）はそれぞれ、状態Ｓ０，・・
・，Ｓ７においてｂｅｓｔ系列及び２ｎｄ系列に対する
パスメモリレジスタ２００（（ｒｅｇ０．１．１，ｒｅ
ｇ０．１．２），・・・，（ｒｅｇ７．１．１，ｒｅｇ
７．１．２）及び（ｒｅｇ０．２．１，ｒｅｇ０．２．
２），・・・，（ｒｅｇ７．２．１，ｒｅｇ７．２．
２））から、生き残りパス情報（Ｃｉ−１，Ｃｉ−２）
（ｉ＝０，・・・，７）に対応したレジスタを選択する
回路である。パスメモリレジスタ２００にはそれぞれ、
各状態に至るパスのｂｅｓｔデータ履歴Ｒ０，・・・，
Ｒ７及び２ｎｄデータ履歴Ｒ０’，・・・，Ｒ７’がパ
スメモリ長分記憶されている。これらはそれぞれ、表記
されている信号線に帰還接続されている。生き残りパス
情報（Ｃｉ−１，Ｃｉ−２）が入力されると、これらに
よって、セレクタ２２１は対応するパスメモリレジスタ
２００を選択し、レジスタ（ｒｉ．１，ｒｉ．２）（２
０２）にそれぞれ出力される。一方、データ選択回路２
２２では、前記生き残りパス情報（Ｃｉ−１，Ｃｉ−
２）により、対応するデータを出力する。前記レジスタ
（ｒｉ．１，ｒｉ．２）（２０２）はシフトレジスタで
もあり、選択されたｂｅｓｔパス及び２ｎｄパスに対す
るデータ（前記データ選択回路２２２の出力）がシリア
ル入力される。シフトアウトされたデータが復号出力で
ある。パスメモリ長を十分長くすれば、前記シリアル出
力はいずれの状態においても同じである（トレースバッ
ク後のパスはマージしている）。よって、ここでは状態
Ｓ０におけるシリアル出力を用いてそれぞれ、ｂｅｓｔ
系列、２ｎｄ系列に対するビタビ復号結果を得ている。
【００５０】尚、ここでは動作概念の理解を容易にする
ために、図においてパスメモリレジスタ２００を示して
あるが、実際の回路構成では前記パスメモリレジスタ２
００を用いずに、レジスタｒｉ．１及びｒｉ．２（２０
２）のみを用いて直接セレクタ２２１に接続することで
上記動作を実現できる。
【００５１】以上の処理により、図６におけるビタビ検
出器では、パスメモリ回路６３よりｂｅｓｔ及び２ｎｄ
系列に対する復号データを消失誤り検出回路２（６４）
に出力する。これ以後の処理は、第２実施例と同じであ
る（図９）。すなわち消失誤り検出回路２では、パラレ
ル変換された前記ｂｅｓｔ及び２ｎｄ系列データの各ビ
ット毎の排他的論理和を取ることで消失誤りビットの検
出を行い、消失誤りビット検出フラグｆｌｇ−ｅｂｉｔ
を記録復号器２５に出力する。
【００５２】記録復号器２５では、前記ビタビ復号結果
と消失誤りビット検出フラグとを入力し、記録復号処理
を行う。ここではバイト単位での処理がなされる。よっ
て、消失誤りビット検出フラグが１の時は、復号後のバ
イトに誤りのあることがわかり、復号結果とともに消失
誤りバイト検出フラグｆｌｇ−ｅｂｙｔｅ＝１として、
誤り訂正復号器に出力する。消失誤りビット検出フラグ
が０の時は、復号後のバイトに消失誤りはないものと判
断し、復号結果とともに消失誤りバイト検出フラグｆｌ
ｇ−ｅｂｙｔｅ＝０として、誤り訂正復号器２６に出力
する。
【００５３】誤り訂正復号器２６は、前記記録復号結果
と消失誤りバイト検出フラグを入力し、消失誤り訂正を
行う。第１、第２実施例で述べたように、消失誤りを的
確に検出できれば、その訂正能力はランダム誤り訂正の
約２倍に向上する。
【００５４】よって、本実施例により、最尤系列推定時
における復号誤りを検出し、これから導かれる消失誤り
バイトを訂正することで、再生処理としての復号誤り特
性を向上させることが可能となる。
【００５５】次に、図３を用いて本発明の第２の方法に
よる実施例について説明する。図において、（ａ）は装
置の全体構成図、（ｂ）はデータの構成である。図３
（ａ）に示すように、第２の方法においては、従来発明
（図２）における記録符号器１１及び記録復号器２２の
代わりに、誤り訂正符号器１（１１）及び誤り訂正復号
器１（２８）を設ける。すなわち、記録符号に誤り訂正
能力を付加することで、ビタビ検出器の復号能力の向上
を図るのが、本発明の第２の方法の趣旨である。
【００５６】図において、記録側においては、ディジタ
ル情報Ａは、従来発明と同様誤り訂正符号器１０により
リード、ソロモン符号等を用いて誤り訂正符号化が施さ
れる。前記の誤り訂正符号化された系列は、誤り訂正符
号器１（１１）で第２の符号化がなされる。ここで、前
記第２の誤り訂正符号は、ハミング符号やパリティチェ
ック符号等が適用できる。前記誤り訂正符号器１は、図
３（ｂ）に示すデータブロック内における各記録ブロッ
ク毎に誤り訂正符号ブロック１を形成する。図におい
て、データブロックは同期信号、記録ブロック、誤り訂
正符号ブロックで構成される。同期信号は、データブロ
ックの先頭を検出するためのオーバヘッドである。オー
バヘッド部は装置への入力時に除去されるため、前記同
期信号が磁気情報として記録されることはない。記録ブ
ロックは情報Ａが複数個の小ブロックに分割、格納され
るところであり、誤り訂正ブロックとともに磁気情報と
して記録される。誤り訂正符号ブロックは、情報Ａに対
し、前記誤り訂正符号器１０により形成される。本発明
では、情報Ａ及び誤り訂正符号ブロックに対し、前記記
録ブロック毎に、前記第２の誤り訂正符号化を行ってい
る。ここで、図３（ｂ）中の誤り訂正符号ブロック長
を、記録ブロック長の倍数に等しくなるよう構成する。
その上で、誤り訂正符号ブロックについてもこれを記録
ブロック単位に分割し、前記第２の誤り訂正符号化を行
う。このためデータブロックは従来と異なり、各記録ブ
ロック単位で誤り訂正符号ブロック１が挿入された構成
となる。前記により符号化された系列は、従来発明と同
様に、プリコーダ１２、増幅器１３、記録ヘッド１４を
通して磁気ディスク等の記録媒体１５に磁気的に記録さ
れる。
【００５７】再生側においても、磁気記録媒体１５に記
録された情報が再生ヘッド１６、増幅器１７により電気
的なアナログ信号として再生され、可変利得増幅器１
８、Ａ／Ｄ変換器１９を通して、適切なタイミングでサ
ンプルされたディジタル信号としてＰＲ等化回路（ここ
ではＥＰＲ４等化）２０に入力される。前記ＥＰＲ４等
化された系列は、ビタビ検出器２７で最尤復号がなされ
る。ビタビ検出器２７は前記最尤系列推定により得られ
た復号結果（実施例によっては２ｎｄ系列とともに出力
する場合あり）を誤り訂正復号器１（２８）に出力す
る。誤り訂正復号器１（２８）では、前記ビタビ復号結
果と消失誤りビット検出フラグを用い、記録ブロック毎
に第２の誤り訂正復号化をおこなう。これにより、ビタ
ビ復号で訂正不能な誤りを修復する。前記の修復された
系列は、更に誤り訂正復号器２６でリード・ソロモン復
号等によりランダムバイト誤り訂正がなされた後、復元
情報Ａ’が再生される。
【００５８】図１４は本発明の第２の方法による第１実
施例を示すビタビ検出器２７及び誤り訂正復号器１（２
８）の構成である。図において、ビタビ検出器２７はブ
ランチメトリック計算回路４１、ＡＣＳ回路１（５
２）、パスメモリ回路５３で構成されるが、これらは、
本発明の第１の方法における第１実施例で述べた構成
（図５，１１，２０参照）と全く同じであるので、その
説明は省く。前記により得られたビタビ復号結果（１，
０，Ｘ）は、誤り訂正復号器１（２８）に入力される。
ここで、誤り訂正復号器１（２８）においては図１７に
示す構成の消失誤り訂正回路を用いる。本実施例では、
ビタビ復号出力は１，０，及び消失Ｘ（＝０．５）の３
値であり、図１７における消失誤り訂正回路はこれらを
用いて、消失誤り訂正処理を行う。すなわち、前記ビタ
ビ復号結果はＳ／Ｐ変換器１７０でシリアルデータから
パラレルデータ（データ長は記録ブロックと誤り訂正符
号ブロック１との和（図３（ｂ））に等しい）に変換さ
れ、消失誤り訂正復号部１７１で消失誤りが訂正され
る。訂正された結果は復号出力となる。一方、消失誤り
訂正復号部１７１で訂正不能な場合は、消失誤りバイト
検出フラグｆｌｇ−ｅｂｙｔｅ＝１として、前記復号結
果とともに誤り訂正復号器２６に出力する。誤り訂正復
号器２６は、前記復号結果と消失誤りバイト検出フラグ
を入力し、消失誤り訂正を行う。第１の方法による実施
例で述べたように、消失誤りを的確に検出できれば、そ
の訂正能力はランダム誤り訂正の約２倍に向上する。
【００５９】よって、本実施例により、最尤系列推定時
における復号誤りを検出し、これから導かれる消失誤り
バイトを訂正することで、再生処理としての復号誤り特
性を向上させることが可能となる。
【００６０】図１５は本発明の第２の方法による第２実
施例を示すビタビ検出器２７及び誤り訂正復号器１（２
８）の構成である。図において、ビタビ検出器２７はブ
ランチメトリック計算回路４１、ＡＣＳ回路２または３
（６２）、パスメモリ回路（６３）で構成されるが、こ
れらは、本発明の第１の方法における第２及び第３実施
例で述べた構成（図６，１２，２１，１３，２２参照）
と全く同じであるので、その説明は省く。本実施例で
は、ビタビ検出器より、第１の方法における第２及び第
３実施例で述べた手法（組織的探索法またはしきい値判
定法）によってｂｅｓｔ系列と２ｎｄ系列とを誤り訂正
復号器１（２８）に出力する。ここで、誤り訂正復号器
１（２８）においては図１８に示す構成の復号誤り検出
回路を用いる。図において、ｂｅｓｔ，２ｎｄ系列はそ
れぞれ、Ｓ／Ｐ変換器１７０でパラレルデータ（データ
長は記録ブロックと誤り訂正符号ブロック１との和（図
３（ｂ））に等しい）に変換され、誤り検出回路１８０
ではブロック単位での処理がなされる。前記誤り検出回
路１８０では、ｂｅｓｔ及び２ｎｄ系列のそれぞれに対
し、同時かつ独立ににパリティチェック等の誤り検出が
なされる。前記誤り検出回路１８０は、ｂｅｓｔ及び２
ｎｄ系列のそれぞれに対するシンドロームＳ１，Ｓ２を
それぞれ算出し、前記ｂｅｓｔ及び２ｎｄ系列とともに
セレクタ１８１に出力する。セレクタ１８１は、前記Ｓ
１，Ｓ２が０の方の系列を正しい復号結果と判断し、こ
れを選択出力する。同時に、消失誤りバイト検出フラグ
ｆｌｇ−ｅｂｙｔｅを０として出力する。 Ｓ１，Ｓ２
がともに０の場合はｂｅｓｔ，２ｎｄのいずれを出力し
てもよい。この時消失誤りバイト検出フラグｆｌｇ−ｅ
ｂｙｔｅは０である。 Ｓ１，Ｓ２がともに１の場合
は、両系列ともに誤りが発生していることになるので、
消失誤りバイト検出フラグｆｌｇ−ｅｂｙｔｅは１にな
る。セレクタ１８１により選択された系列は、 復号結
果としてｆｌｇ−ｅｂｙｔｅとともににおける誤り訂正
復号器２６に送られる。誤り訂正復号器２６は、前記復
号結果と消失誤りバイト検出フラグを入力し、消失誤り
訂正を行う。上記実施例で述べたように、消失誤りを的
確に検出できれば、その訂正能力はランダム誤り訂正の
約２倍に向上する。
【００６１】よって、本実施例により、最尤系列推定時
における復号誤りを検出し、これから導かれる消失誤り
バイトを訂正することで、再生処理としての復号誤り特
性を向上させることが可能となる。
【００６２】図１６は本発明の第２の方法による第３実
施例を示すビタビ検出器２７及び誤り訂正復号器１（２
８）の構成である。図において、ビタビ検出器２７はブ
ランチメトリック計算回路４１、ＡＣＳ回路２または３
（６２）、パスメモリ回路６３で構成されるが、これら
は、本発明の第１の方法における第２及び第３実施例で
述べた構成（図６，１２，２１，１３，２２参照）と全
く同じであるので、その説明は省く。本実施例では、ビ
タビ検出器２７より、第１の方法における第２及び第３
実施例で述べた手法（組織的探索法またはしきい値判定
法）によってｂｅｓｔ系列と２ｎｄ系列とを誤り訂正復
号器１（２８）に出力する。ここで、誤り訂正復号器１
（２８）においては図１９に示す構成の消失誤り訂正回
路を用いる。図において、ｂｅｓｔ，２ｎｄ系列はそれ
ぞれ、Ｓ／Ｐ変換器１７０でパラレルデータ（データ長
は記録ブロックと誤り訂正符号ブロック１との和（図３
（ｂ））に等しい）に変換され、ブロック単位での処理
がなされる。前記のパラレルデータに変換されたｂｅｓ
ｔ，２ｎｄ系列は、排他的論理和回路１９０でビット毎
に排他的論理和が取られる。その結果は、消失誤り検出
信号として、消失誤り訂正復号回路１９１に出力され
る。前記消失誤り検出信号の全ビットが０の場合は、消
失誤りは発生していないものと判断できる。前記消失誤
り検出信号のいずれかのビットが１の場合は、そのビッ
ト位置で消失誤りが発生したと考えられる。消失誤り訂
正復号回路１９１は、前記のパラレルデータに変換され
たｂｅｓｔ系列と前記消失誤り検出信号を入力し、消失
誤り訂正復号処理を行う。その結果、誤りが訂正された
場合は消失誤りバイト検出フラグｆｌｇ−ｅｂｙｔｅ＝
０、訂正不能な場合はｆｌｇ−ｅｂｙｔｅ＝１を出力す
る。前記処理により消失誤り訂正復号された系列は復号
結果として、ｆｌｇ−ｅｂｙｔｅとともに誤り訂正復号
器２６に送られる。誤り訂正復号器２６は、前記復号結
果と消失誤りバイト検出フラグを入力し、消失誤り訂正
を行う。上記実施例で述べたように、消失誤りを的確に
検出できれば、その訂正能力はランダム誤り訂正の約２
倍に向上する。
【００６３】よって、本実施例により、最尤系列推定時
における復号誤りを検出し、これから導かれる消失誤り
バイトを訂正することで、再生処理としての復号誤り特
性を向上させることが可能となる。
【００６４】以上のように、本発明により、ビタビ検出
における復号誤りを検出し、これから導かれる消失誤り
バイトを訂正する手段を設けることで、簡易な構成で再
生処理の復号誤り特性を向上させることができ、ＥＰＲ
４ＭＬを上回る特性を実現することができる。トレリス
符号を用いていないので、状態数を増やすことなくＥＰ
Ｒ４ＭＬの特性向上化を図れる。従って、簡易な構成で
従来よりも高密度記録が可能なディジタル磁気記録再生
装置を提供できる。
【００６５】尚、本発明は、ＥＰＲ４チャネル以外の任
意のＰＲチャネル（ＰＲ４，ＥＥＰＲ４等）にも適用可
能である。また、一般にビタビ復号等の概念に基づく最
尤検出機能を適用した信号処理方式、例えばＤＦＥ−Ｆ
ＤＴＳ（ＤｅｃｉｓｉｏｎＦｅｅｄｂａｃｋ Ｅｑｕａ
ｌｉｚｅｒ ｗｉｔｈ Ｆｉｎｉｔｅ Ｄｅｌａｙ Ｔｒｅ
ｅ Ｓｅａｒｃｈ）方式等にも適用可能である。
【００６６】
【発明の効果】本発明により、ビタビ検出器に、復号誤
りが生じた可能性が高いと判断される消失誤りビットを
検出する機能を付加することで、最尤系列推定の復号誤
りを検出し、これを消失誤り訂正することで、チャネル
状態数を増やすことなくビタビ検出器の誤り訂正能力を
向上させることができる。よって、再生処理全体の復号
誤り特性を向上させることができ、簡易な構成で従来よ
りも高密度記録が可能なディジタル磁気記録再生装置を
提供できる。本発明は、ＥＰＲ４チャネル以外の任意の
ＰＲチャネルや、ＤＦＥにも適用可能である。
【図面の簡単な説明】
【図１】本発明の第１の方法を示すディジタル磁気記録
再生装置の構成図である。
【図２】従来発明によるディジタル磁気記録再生装置の
構成図である。
【図３】本発明の第２の方法を示すディジタル磁気記録
再生装置の構成図である。
【図４】従来発明によるビタビ検出器の構成図である。
【図５】本発明の第１の方法による第１実施例における
ビタビ検出器の構成図である。
【図６】本発明の第１の方法による第２及び第３実施例
におけるビタビ検出器の構成図である。
【図７】本発明の第１の方法による第３実施例における
ビタビ検出器に用いるパス判定回路の構成図である。
【図８】本発明の第１の方法による第１実施例における
消失誤り検出回路の構成図である。
【図９】本発明の第１の方法による第２及び第３実施例
における消失誤り検出回路の構成図である。
【図１０】従来発明によるＡＣＳ回路の構成図である。
【図１１】本発明の第１及び第２の方法による第１実施
例におけるＡＣＳ回路の構成図である。
【図１２】本発明の第１及び第２の方法による第２実施
例におけるＡＣＳ回路の構成図である。
【図１３】本発明の第１及び第２の方法による第３実施
例におけるＡＣＳ回路の構成図である。
【図１４】本発明の第２の方法による第１実施例におけ
るビタビ検出器の構成図である。
【図１５】本発明の第２の方法による第２実施例におけ
るビタビ検出器の構成図である。
【図１６】本発明の第２の方法による第３実施例におけ
るビタビ検出器の構成図である。
【図１７】本発明の第２の方法による第１実施例におけ
る誤り訂正復号器の構成図である。
【図１８】本発明の第２の方法による第２実施例におけ
る誤り訂正復号器の構成図である。
【図１９】本発明の第２の方法による第３実施例におけ
る誤り訂正復号器の構成図である。
【図２０】本発明の第１及び第２の方法による第１実施
例におけるパスメモリ回路の構成図である。
【図２１】本発明の第１及び第２の方法による第２実施
例におけるパスメモリ回路の構成図である。
【図２２】本発明の第１及び第２の方法による第３実施
例におけるパスメモリ回路の構成図である。
【図２３】本発明のビタビ検出器による、ｂｅｓｔ系列
及び２ｎｄ系列の探索方法を示す原理図である。
【図２４】本発明の２ｎｄ系列探索方式による、ＥＰＲ
４ＭＬにおける復号誤りの救済効果を説明するための図
である。
【符号の説明】
１０・・・誤り訂正符号器、１１・・・記録符号器、１
２・・・プリコーダ、１３，１７・・・増幅器、１４・
・・記録ヘッド、１５・・・磁気記録媒体、１６・・・
再生ヘッド、１８・・・可変利得増幅器、１９・・・Ａ
／Ｄ変換器、２０・・・ＰＲ等化回路、２１，２４，２
７・・・ビタビ検出器、２２，２５・・・記録復号器、
２３，２６，２８・・・誤り訂正復号器、４１・・・ブ
ランチメトリック計算回路、４２，５２，６２・・・Ａ
ＣＳ回路、４３，５３，６３・・・パスメモリ回路、５
４，６４ ・・・消失誤り検出回路、７・・・パス判定
回路、７１・・・絶対値変換回路、７２，９３，１０
１，１１１，２１１・・・比較回路、７３・・・パス選
択回路、８１，１１２・・・しきい値判定回路、９１，
１７０・・・Ｓ／Ｐ変換回路、９２，１９０・・・排他
的論理和回路、１００・・・加算器、１０２・・・遅延
素子、１０３，１１３，２１４，２２２・・・データ選
択回路、１２０・・・ソーティング回路、１２１，１８
１，１９１，２０１，２１０，２１３，２２１・・・セ
レクタ回路、１７１，１９１・・・消失誤り訂正回路、
１８０・・・復号誤り検出回路、２００，２０２，２１
２・・・レジスタ回路。

Claims (16)

    【特許請求の範囲】
  1. 【請求項１】ディジタル情報を、誤り訂正符号化手段、
    記録符号化手段により記録媒体に記録する手段、前記記
    録媒体より再生信号を出力する手段、前記再生信号か
    ら、パーシャルレスポンス等化とビタビ検出により最尤
    系列推定を行う手段、及び記録復号化手段、誤り訂正復
    号化手段によりディジタル情報を復元する手段とで構成
    される磁気記録再生回路において、前記ビタビ検出によ
    ってビタビ検出手段におけるＡＣＳ（Ａｄｄ，Ｃｏｍｐ
    ａｒｅ，Ｓｅｌｅｃｔ）演算手段にて、ｂｅｓｔ系列と
    ともに、２ｎｄ系列を求める手段を設けて最尤復号され
    たデータの消失誤りビットを検出し、これを用いて、消
    失誤り訂正を行うことを特徴とするディジタル磁気記録
    再生回路。
  2. 【請求項２】ビタビ検出より最尤復号データ、及び消失
    誤りビット検出信号を出力し、記録復号化手段は、消失
    誤りビット検出信号より消失バイト誤り検出信号を、記
    録復号データとともに出力し、前記誤り訂正復号化手段
    は、前記消失誤りバイト検出信号を用いて消失誤り訂正
    を行うことを特徴とする請求項１記載のディジタル磁気
    記録再生回路。
  3. 【請求項３】記録符号化手段及び記録復号化手段を、そ
    れぞれ第２の誤り訂正符号化手段及び第２の誤り訂正復
    号化手段に置き換え、ビタビ検出によって最尤復号され
    たデータの消失誤りビットを検出し、これを用いて、前
    記第２の誤り訂正復号化手段にて消失誤り訂正を行うこ
    とを特徴とする請求項１記載のディジタル磁気記録再生
    回路。
  4. 【請求項４】ビタビ検出手段にて、ｂｅｓｔ系列（最尤
    推定された系列）とともに、２ｎｄ系列（ｂｅｓｔ系列
    の次に確からしい系列）を求める手段を設け、前記ｂｅ
    ｓｔ及び２ｎｄ系列から、その排他的論理和を取ること
    で消失誤りを検出し、消失誤りビット検出フラグを出力
    する手段、パスメモリよりトレースバックされたデータ
    と、前記消失誤りビット検出フラグを記録復号器に出力
    することを特徴とする請求項２記載のディジタル磁気記
    録再生回路。
  5. 【請求項５】ビタビ検出手段におけるＡＣＳ演算手段に
    て、比較すべき尤度の差を算出し、前記尤度差をしきい
    値と比較し、その大小関係によりｂｅｓｔ系列ととも
    に、２ｎｄ系列を求めることを特徴とする請求項２記載
    のディジタル磁気記録再生回路。
  6. 【請求項６】ビタビ検出手段におけるＡＣＳ演算手段に
    て、ｂｅｓｔ系列とともに、２ｎｄ系列を求める手段を
    設け、第２の誤り訂正復号化手段として復号誤り検出手
    段を設けたことを特徴とする請求項３記載のディジタル
    磁気記録再生回路。
  7. 【請求項７】ビタビ検出手段におけるＡＣＳ演算手段に
    て、ｂｅｓｔ系列とともに、２ｎｄ系列を求める手段を
    設け、手段と、第２の誤り訂正復号化手段として復号誤
    り検出手段を設けたことを特徴とする請求項６記載のデ
    ディジタル磁気記録再生回路。
  8. 【請求項８】ビタビ検出手段におけるＡＣＳ演算手段に
    て、ｂｅｓｔ系列とともに、２ｎｄ系列を求める手段を
    設け、第２の誤り訂正復号化手段として復号誤り検出手
    段を設けたことを特徴とする請求項６記載のディジタル
    磁気記録再生回路。
  9. 【請求項９】ディジタル情報を、誤り訂正符号化手段、
    記録符号化手段により記録媒体に記録する手段、前記記
    録媒体より再生信号を出力する手段、前記再生信号か
    ら、パーシャルレスポンス等化とビタビ検出により最尤
    系列推定を行う手段、及び記録復号化手段、誤り訂正復
    号化手段によりディジタル情報を復元する手段とで構成
    される磁気記録再生装置において、前記ビタビ検出によ
    ってビタビ検出手段におけるＡＣＳ（Ａｄｄ，Ｃｏｍｐ
    ａｒｅ，Ｓｅｌｅｃｔ）演算手段にて、ｂｅｓｔ系列と
    ともに、２ｎｄ系列を求める手段を設けて最尤復号され
    たデータの消失誤りビットを検出し、これを用いて、消
    失誤り訂正を行う回路を有することを特徴とするディジ
    タル磁気記録再生装置。
  10. 【請求項１０】ビタビ検出より最尤復号データ、及び消
    失誤りビット検出信号を出力し、記録復号化手段は、消
    失誤りビット検出信号より消失バイト誤り検出信号を、
    記録復号データとともに出力し、前記誤り訂正復号化手
    段は、前記消失誤りバイト検出信号を用いて消失誤り訂
    正を行う回路を有することを特徴とする請求項９記載の
    ディジタル磁気記録再生装置。
  11. 【請求項１１】記録符号化手段及び記録復号化手段を、
    それぞれ第２の誤り訂正符号化手段及び第２の誤り訂正
    復号化手段に置き換え、ビタビ検出によって最尤復号さ
    れたデータの消失誤りビットを検出し、これを用いて、
    前記第２の誤り訂正復号化手段にて消失誤り訂正を行う
    回路を有することを特徴とする請求項９記載のディジタ
    ル磁気記録再生回路。
  12. 【請求項１２】ビタビ検出手段にて、ｂｅｓｔ系列（最
    尤推定された系列）とともに、２ｎｄ系列（ｂｅｓｔ系
    列の次に確からしい系列）を求める手段を設け、前記ｂ
    ｅｓｔ及び２ｎｄ系列から、その排他的論理和を取るこ
    とで消失誤りを検出し、消失誤りビット検出フラグを出
    力する手段、パスメモリよりトレースバックされたデー
    タと、前記消失誤りビット検出フラグを記録復号器に出
    力する回路を有することを特徴とする請求項１０記載の
    ディジタル磁気記録再生装置。
  13. 【請求項１３】ビタビ検出手段におけるＡＣＳ演算手段
    にて、比較すべき尤度の差を算出し、前記尤度差をしき
    い値と比較し、その大小関係によりｂｅｓｔ系列ととも
    に、２ｎｄ系列を求める回路を有することを特徴とする
    請求項１０記載のディジタル磁気記録再生装置。
  14. 【請求項１４】ビタビ検出手段におけるＡＣＳ演算手段
    にて、ｂｅｓｔ系列とともに、２ｎｄ系列を求める手段
    を設け、第２の誤り訂正復号化手段として復号誤り検出
    手段を設けた回路を有することを特徴とする請求項１１
    記載のディジタル磁気記録再生装置。
  15. 【請求項１５】ビタビ検出手段におけるＡＣＳ演算手段
    にて、ｂｅｓｔ系列とともに、２ｎｄ系列を求める手段
    を設け、手段と、第２の誤り訂正復号化手段として復号
    誤り検出手段を設けた回路を有することを特徴とする請
    求項１４記載のデディジタル磁気記録再生装置。
  16. 【請求項１６】ビタビ検出手段におけるＡＣＳ演算手段
    にて、ｂｅｓｔ系列とともに、２ｎｄ系列を求める手段
    を設け、第２の誤り訂正復号化手段として復号誤り検出
    手段を設けた回路を有することを特徴とする請求項１４
    記載のディジタル磁気記録再生装置。
JP9018237A 1997-01-31 1997-01-31 ディジタル磁気記録再生回路及びこれを用いた装置 Pending JPH10214461A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP9018237A JPH10214461A (ja) 1997-01-31 1997-01-31 ディジタル磁気記録再生回路及びこれを用いた装置
KR1019980002307A KR19980070857A (ko) 1997-01-31 1998-01-26 디지탈 자기기록재생장치
SG1998000211A SG63808A1 (en) 1997-01-31 1998-01-27 Digital magnetic recording and reproducing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9018237A JPH10214461A (ja) 1997-01-31 1997-01-31 ディジタル磁気記録再生回路及びこれを用いた装置

Publications (1)

Publication Number Publication Date
JPH10214461A true JPH10214461A (ja) 1998-08-11

Family

ID=11966081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9018237A Pending JPH10214461A (ja) 1997-01-31 1997-01-31 ディジタル磁気記録再生回路及びこれを用いた装置

Country Status (3)

Country Link
JP (1) JPH10214461A (ja)
KR (1) KR19980070857A (ja)
SG (1) SG63808A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001026111A1 (en) * 1999-10-01 2001-04-12 Matsushita Electric Industrial Co., Ltd. Digital reproduced signal processing device
JP2007511031A (ja) * 2003-11-11 2007-04-26 サムスン エレクトロニクス カンパニー リミテッド 信号特性決定方法及びその装置
US7804755B2 (en) 2003-11-11 2010-09-28 Samsung Electronics Co., Ltd. Method for determining characteristics of signal and apparatus using the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001026111A1 (en) * 1999-10-01 2001-04-12 Matsushita Electric Industrial Co., Ltd. Digital reproduced signal processing device
US6834035B1 (en) 1999-10-01 2004-12-21 Matsushita Electric Industrial Co. Ltd. Digital reproduced signal processing device
JP2007511031A (ja) * 2003-11-11 2007-04-26 サムスン エレクトロニクス カンパニー リミテッド 信号特性決定方法及びその装置
US7804755B2 (en) 2003-11-11 2010-09-28 Samsung Electronics Co., Ltd. Method for determining characteristics of signal and apparatus using the same
US8385173B2 (en) 2003-11-11 2013-02-26 Samsung Electronics Co., Ltd. Method for determining characteristics of signal and apparatus using the same

Also Published As

Publication number Publication date
SG63808A1 (en) 1999-03-30
KR19980070857A (ko) 1998-10-26

Similar Documents

Publication Publication Date Title
US7089483B2 (en) Two stage detector having viterbi detector matched to a channel and post processor matched to a channel code
US5619539A (en) Data detection methods and apparatus for a direct access storage device
KR100658382B1 (ko) 채널 코드 제한에 정합된 트렐리스 시퀀스 검출기 및 신호 샘플들과 에러 신드롬을 사용하여 검출 이진수 시퀀스에서 에러들을 정정하기 위한 포스트 프로세서를 사용하는 샘플링 진폭 판독 채널
US7076721B2 (en) Data recording/readback method and data recording/readback device for the same
US6460150B1 (en) Noise-predictive post-processing for PRML data channel
US6606728B1 (en) Rate (M/N) code encoder, detector, and decoder for control data
JPH0430306A (ja) 記録装置用ビタビ等化器及び記録装置
JP4065357B2 (ja) 高密度データの記録／再生のための符号化／復号化方法
JP3567067B2 (ja) ディジタル磁気記録再生装置
EP0802634B1 (en) Viterbi decoding method and circuit therefor
US5282216A (en) High data rate decoding method for coding signal processing channels
JP3950579B2 (ja) 符号化方法およびこれを用いた記録再生装置
US6480984B1 (en) Rate (M/N) code encoder, detector, and decoder for control data
US6400288B1 (en) Method and apparatus for generating code words with shifted tribit error protection
US6347390B1 (en) Data encoding method and device, data decoding method and device, and data supply medium
JPH08116275A (ja) ディジタル信号復号化処理装置
JPH10214461A (ja) ディジタル磁気記録再生回路及びこれを用いた装置
JP3653391B2 (ja) ビタビ検出器及びこれを用いたディジタル磁気記録再生装置
US7138931B2 (en) Recording and reproducing apparatus
JP2000134114A (ja) 軟判定ｍｌ復号器、誤り訂正回路及びそれを用いたディジタル磁気記録再生装置
JP3646684B2 (ja) パーシャルレスポンス復調方法を用いたデータ記録再生装置
JP3138829B2 (ja) 符号化復号化制御方式
JP3858362B2 (ja) 復号化装置とその方法、および、データ再生装置
EP1107461A1 (en) Method and apparatus for determining the value of samples received from bitstream data stored on a storage medium and for recovering bits of said bitstream using a Viterbi detector
JPH06275031A (ja) 磁気記録装置のビタビ復号器