JPH10222995A5 - - Google Patents

Description

【００２８】
【課題を解決するための手段】
上記目的を達成するため、本発明は、電気的にデータの処理が行われるメモリセルがマトリクス配置された半導体不揮発性記憶装置であって、複数ビットデータ内に所定個数以内のエラービットが存在する場合に当該エラービットを訂正するエラー訂正手段と、前記複数ビットデータを単位としたデータの処理を当該複数単位のメモリセルに対して行い、データの処理後に当該データ処理未終了メモリセルの個数を計数する手段と、前記データ処理未終了メモリセルの個数が前記所定個数以内である場合に、当該データ処理未終了メモリセルを残したままデータの処理を終了し、当該データ処理未終了メモリセルを前記エラー訂正手段に救済させる手段とを備えている。

【００２９】
また、本発明は、電気的にデータのプログラムが行われるメモリセルがマトリクス配置された半導体不揮発性記憶装置であって、複数ビットデータを単位としてデータの読み出しを行い、当該複数ビットデータ内に所定個数以内のエラービットが存在する場合に当該エラービットを訂正するエラー訂正手段と、前記複数ビットデータを単位としたデータプログラムを当該複数単位のメモリセルに対して行い、データプログラム後にプログラム未終了メモリセルの個数を計数する手段と、前記プログラム未終了メモリセルの個数が前記所定個数以内である場合に、当該プログラム未終了メモリセルを残したままデータプログラムを終了し、当該プログラム未終了メモリセルを前記エラー訂正手段に救済させる手段とを備えている。

【００３０】
また、本発明は、セクタ単位のページデータがを各ビット線毎に設けられたデータラッチ回路に転送されると共に、当該選択されたセクタを単位として一括して電気的にデータプログラムが行われるメモリセルがマトリクス配置された半導体不揮発性記憶装置であって、選択されたセクタのメモリセル毎にページデータの読み出しを行い、読み出した当該ページデータ内に所定個数以内のエラービットが存在する場合に当該エラービットを訂正するエラー訂正手段と、前記ページプログラムデータに従ったデータプログラムがベリファイ読み出し動作を介して複数回のプログラム動作を繰り返し行うことによりなされ、各プログラム動作毎にプログラム未終了メモリセルが存在するか否かを検知する検知手段と、所定回数のプログラム動作を繰り返し行った後にプログラム未終了メモリセルが存在する場合に、当該プログラム未終了メモリセルの個数を計数する計数手段と、前記プログラム未終了メモリセルの個数が前記所定個数以内である場合に、当該プログラム未終了メモリセルを残したままデータプログラムを終了し、当該プログラム未終了メモリセルを前記エラー訂正手段に救済させる手段とを備えている。

【００３１】
また、好適には、前記エラー訂正手段は、プログラムすべき正規データよりエラー検査コードを発生する手段と、前記正規データを記録するための正規メモリアレイ部と前記エラー検査コードを記録するためのパリティメモリアレイ部とから構成されたメモリアレイと、前記正規データとエラー検査コードにより合成されたページデータを前記メモリアレイにページプログラムする手段と、前記ページデータのデータ読み出し時に、読み出した正規データとエラー検査コードによりデータプログラム時のエラービットを訂正する手段とを備えている。

【００３２】
また、好適には、前記検知手段は、各プログラム動作後のベリファイ読み出し動作毎に、プログラムが終了したメモリセルの接続されたデータラッチ回路にラッチされているデータを順次反転させて再プログラムデータを自動設定する手段と、前記再プログラムデータの自動設定後に、プログラム未終了のデータがラッチされているデータラッチ回路が存在するか否かを検出する終点検出手段とを備えている。

【００３４】
また、本発明は、電気的にデータの消去およびプログラムを行うことによりデータの書き換えが可能なメモリセルがマトリクス配置された半導体不揮発性記憶装置であって、複数ビットデータを単位としてデータの読み出しを行い、当該複数ビットデータ単位内に所定個数以内のエラービットが存在する場合に当該エラービットを訂正するエラー訂正手段と、少なくとも１単位以上の前記複数ビットデータ単位のメモリセルに対してデータ消去を行い、データ消去後に当該各複数ビットデータ単位内の消去未終了メモリセルの個数を計数する手段と、前記消去未終了メモリセルの個数が前記所定個数以内である場合に、当該消去未終了メモリセルを残したままデータプログラムを行い、当該消去未終了メモリセルをデータ読み出し時に前記エラー訂正手段に救済させる手段とを備えている。

【００３５】
また、本発明は、電気的にデータの消去およびプログラムを行うことによりデータの書き換えが可能なメモリセルがマトリクス配置された半導体不揮発性記憶装置であって、複数ビットデータを単位としてデータの読み出しを行い、当該複数ビットデータ単位内に所定個数以内のエラービットが存在する場合に当該エラービットを訂正するエラー訂正手段と、少なくとも１単位以上の前記複数ビットデータ単位のメモリセルに対するデータ消去を、ベリファイ読み出し動作を介して複数回の消去電圧パルスを繰り返し印加して行い、各消去動作毎に消去未終了メモリセルが存在するか否かを検知する検知手段と、所定回数の消去動作を繰り返し行った後に消去未終了メモリセルが存在する場合に、各複数ビットデータ単位内の消去未終了メモリセルの個数を計数する計数手段と、前記消去未終了メモリセルの個数が前記所定個数以内である場合に、当該消去未終了メモリセルを残したままデータプログラムを行い、当該消去未終了メモリセルをデータ読み出し時に前記エラー訂正手段に救済させる手段とを備えている。

【００３７】
また、好適には、前記計数手段は、一定のクロックパルスに同期したカラムデコーダの動作によりページ読み出しし、読み出した当該ページデータを順次計数回路にシフト転送してプログラム未終了のデータの個数をカウントする。

Claims (15)

1. 電気的にデータの処理が行われるメモリセルがマトリクス配置された半導体不揮発性記憶装置であって、
   複数ビットデータ内に所定個数以内のエラービットが存在する場合に当該エラービットを訂正するエラー訂正手段と、
   前記複数ビットデータを単位としたデータの処理を当該複数単位のメモリセルに対して行い、データの処理後に当該データ処理未終了メモリセルの個数を計数する手段と、
   前記データ処理未終了メモリセルの個数が前記所定個数以内である場合に、当該データ処理未終了メモリセルを残したままデータの処理を終了し、当該データ処理未終了メモリセルを前記エラー訂正手段に救済させる手段と
   を備えた半導体不揮発性記憶装置。
2. 電気的にデータのプログラムが行われるメモリセルがマトリクス配置された半導体不揮発性記憶装置であって、
   複数ビットデータを単位としてデータの読み出しを行い、当該複数ビットデータ内に所定個数以内のエラービットが存在する場合に当該エラービットを訂正するエラー訂正手段と、
   前記複数ビットデータを単位としたデータプログラムを当該複数単位のメモリセルに対して行い、データプログラム後にプログラム未終了メモリセルの個数を計数する手段と、
   前記プログラム未終了メモリセルの個数が前記所定個数以内である場合に、当該プログラム未終了メモリセルを残したままデータプログラムを終了し、当該プログラム未終了メモリセルを前記エラー訂正手段に救済させる手段と
   を備えた半導体不揮発性記憶装置。
3. セクタ単位のページデータが各ビット線毎に設けられたデータラッチ回路に転送されると共に、当該選択されたセクタを単位として一括して電気的にデータプログラムが行われるメモリセルがマトリクス配置された半導体不揮発性記憶装置であって、
   選択されたセクタのメモリセル毎にページデータの読み出しを行い、読み出した当該ページデータ内に所定個数以内のエラービットが存在する場合に当該エラービットを訂正するエラー訂正手段と、
   前記ページプログラムデータに従ったデータプログラムがベリファイ読み出し動作を介して複数回のプログラム動作を繰り返し行うことによりなされ、各プログラム動作毎にプログラム未終了メモリセルが存在するか否かを検知する検知手段と、
   所定回数のプログラム動作を繰り返し行った後にプログラム未終了メモリセルが存在する場合に、当該プログラム未終了メモリセルの個数を計数する計数手段と、
   前記プログラム未終了メモリセルの個数が前記所定個数以内である場合に、当該プログラム未終了メモリセルを残したままデータプログラムを終了し、当該プログラム未終了メモリセルを前記エラー訂正手段に救済させる手段と
   を備えた半導体不揮発性記憶装置。
4. 上記セクタ単位はワード線単位である
   請求項３記載の半導体不揮発性記憶装置。
5. 前記エラー訂正手段は、プログラムすべき正規データよりエラー検査コードを発生する手段と、
   前記正規データを記録するための正規メモリアレイ部と前記エラー検査コードを記録するためのパリティメモリアレイ部とから構成されたメモリアレイと、
   前記正規データとエラー検査コードにより合成されたページデータを前記メモリアレイにページプログラムする手段と、
   前記ページデータのデータ読み出し時に、読み出した正規データとエラー検査コードによりデータプログラム時のエラービットを訂正する手段と
   を備えた請求項３記載の半導体不揮発性記憶装置。
6. 前記検知手段は、各プログラム動作後のベリファイ読み出し動作毎に、プログラムが終了したメモリセルの接続されたデータラッチ回路にラッチされているデータを順次反転させて再プログラムデータを自動設定する手段と、
   前記再プログラムデータの自動設定後に、プログラム未終了のデータがラッチされているデータラッチ回路が存在するか否かを検出する終点検出手段と
   を備えた請求項３記載の半導体不揮発性記憶装置。
7. 前記計数手段は、一定のクロックパルスに同期したカラムデコーダの動作によりページ読み出しし、当該ページ読み出しデータを順次計数回路にシフト転送してプログラム未終了のデータの個数をカウントする
   請求項３記載の半導体不揮発性記憶装置。
8. 前記メモリセルがマトリクス配置されたメモリアレイは、複数のメモリセルが直列接続されたＮＡＮＤ型構造をなす
   請求項３記載の半導体不揮発性記憶装置。
9. 前記メモリセルがマトリクス配置されたメモリアレイは、ＮＯＲ型構造をなし、
   かつ主ビット線がスイッチング手段を介して複数の副ビット線に階層化されている
   請求項３記載の半導体不揮発性記憶装置。
10. 電気的にデータの消去およびプログラムを行うことによりデータの書き換えが可能なメモリセルがマトリクス配置された半導体不揮発性記憶装置であって、
    複数ビットデータを単位としてデータの読み出しを行い、当該複数ビットデータ単位内に所定個数以内のエラービットが存在する場合に当該エラービットを訂正するエラー訂正手段と、
    少なくとも１単位以上の前記複数ビットデータ単位のメモリセルに対してデータ消去を行い、データ消去後に当該各複数ビットデータ単位内の消去未終了メモリセルの個数を計数する手段と、
    前記消去未終了メモリセルの個数が前記所定個数以内である場合に、当該消去未終了メモリセルを残したままデータプログラムを行い、当該消去未終了メモリセルをデータ読み出し時に前記エラー訂正手段に救済させる手段と
    を備えた半導体不揮発性記憶装置。
11. 電気的にデータの消去およびプログラムを行うことによりデータの書き換えが可能なメモリセルがマトリクス配置された半導体不揮発性記憶装置であって、
    複数ビットデータを単位としてデータの読み出しを行い、当該複数ビットデータ単位内に所定個数以内のエラービットが存在する場合に当該エラービットを訂正するエラー訂正手段と、
    少なくとも１単位以上の前記複数ビットデータ単位のメモリセルに対するデータ消去を、ベリファイ読み出し動作を介して複数回の消去電圧パルスを繰り返し印加して行い、各消去動作毎に消去未終了メモリセルが存在するか否かを検知する検知手段と、
    所定回数の消去動作を繰り返し行った後に消去未終了メモリセルが存在する場合に、各複数ビットデータ単位内の消去未終了メモリセルの個数を計数する計数手段と、
    前記消去未終了メモリセルの個数が前記所定個数以内である場合に、当該消去未終了メモリセルを残したままデータプログラムを行い、当該消去未終了メモリセルをデータ読み出し時に前記エラー訂正手段に救済させる手段と
    を備えた半導体不揮発性記憶装置。
12. 前記エラー訂正手段は、プログラムすべき正規データよりエラー検査コードを発生する手段と、
    前記正規データを記録するための正規メモリアレイ部と前記エラー検査コードを記録するためのパリティメモリアレイ部とから構成されたメモリアレイと、
    前記正規データとエラー検査コードにより合成された前記複数ビットデータ単位のプログラムデータをデータ消去後の前記メモリアレイにプログラムする手段と、
    前記複数ビットデータ単位のデータ読み出し時に、読み出した正規データとエラー検査コードによりデータプログラム時のエラービットを訂正する手段と
    を備えた請求項１１記載の半導体不揮発性記憶装置。
13. 前記複数ビットデータ単位のメモリセルは、ワード線毎のページ単位のメモリセルである
    請求項１１記載の半導体不揮発性記憶装置。
14. 前記計数手段は、一定のクロックパルスに同期したカラムデコーダの動作によりページ読み出しし、読み出した当該ページデータを順次計数回路にシフト転送してプログラム未終了のデータの個数をカウントする
    請求項１１記載の半導体不揮発性記憶装置。
15. 前記メモリセルがマトリクス配置されたメモリアレイは、ＮＯＲ型構造をなす
    請求項１１記載の半導体不揮発性記憶装置。