JPH1022378A - 張り合わせ誘電体分離基板の製造方法 - Google Patents
張り合わせ誘電体分離基板の製造方法Info
- Publication number
- JPH1022378A JPH1022378A JP19531696A JP19531696A JPH1022378A JP H1022378 A JPH1022378 A JP H1022378A JP 19531696 A JP19531696 A JP 19531696A JP 19531696 A JP19531696 A JP 19531696A JP H1022378 A JPH1022378 A JP H1022378A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- active layer
- silicon
- bonded
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【課題】 素子形成領域を無駄に消費しなくてもよい張
り合わせ誘電体分離基板の製造方法を得る。ウェーハ間
およびウェーハ面内のシリコン島深さ分布を均一化させ
る。 【解決手段】 活性層用シリコンウェーハＡ表面をマス
ク２１を介してエッチングし、スクライブライン形成用
の平底状凹部２４と誘電体分離溝形成用のＶ溝２５とを
形成する。さらに、絶縁膜２６、ポリシリコン層２７を
被着し、平坦化する。支持基板用ウェーハＢと重ね合わ
せ、熱処理し、張り合わせ基板Ｃを形成する。活性層側
シリコン基板部１０１を研削、研磨する。平底状の凹部
底面が研磨ストッパとなる。平底状凹部２４の面積は、
リコン基板部表面全体の０．２％〜４０％とする。０．
２％未満では研磨ストッパとしては機能せず、４０％を
越えるとチップ面積が小さくなり過ぎ、その製造効率が
低下する。
り合わせ誘電体分離基板の製造方法を得る。ウェーハ間
およびウェーハ面内のシリコン島深さ分布を均一化させ
る。 【解決手段】 活性層用シリコンウェーハＡ表面をマス
ク２１を介してエッチングし、スクライブライン形成用
の平底状凹部２４と誘電体分離溝形成用のＶ溝２５とを
形成する。さらに、絶縁膜２６、ポリシリコン層２７を
被着し、平坦化する。支持基板用ウェーハＢと重ね合わ
せ、熱処理し、張り合わせ基板Ｃを形成する。活性層側
シリコン基板部１０１を研削、研磨する。平底状の凹部
底面が研磨ストッパとなる。平底状凹部２４の面積は、
リコン基板部表面全体の０．２％〜４０％とする。０．
２％未満では研磨ストッパとしては機能せず、４０％を
越えるとチップ面積が小さくなり過ぎ、その製造効率が
低下する。
Description
【０００１】
【発明の属する技術分野】この発明は貼り合わせ誘電体
分離基板の製造方法、詳しくは張り合わせ誘電体分離基
板の製造工程にあってスクライブラインを活性層研磨の
ストッパとして用いた張り合わせ誘電体分離基板の製造
方法に関する。
分離基板の製造方法、詳しくは張り合わせ誘電体分離基
板の製造工程にあってスクライブラインを活性層研磨の
ストッパとして用いた張り合わせ誘電体分離基板の製造
方法に関する。
【０００２】
【従来の技術】従来の張り合わせ誘電体分離基板の製法
は、以下の通りである。すなわち、活性層基板であるシ
リコンウェーハに所定パターンのマスクを介してエッチ
ングを施す。この結果、ウェーハ表面には誘電体分離用
Ｖ溝が形成される。なお、エッチング液はＫＯＨ／ＩＰ
Ａ（イソプロピルアルコール）／Ｈ2Ｏ系を使用する。
そして、このシリコンウェーハ表面を熱酸化する。この
結果、ウェーハ表面には酸化膜が形成される。すなわ
ち、Ｖ溝表面も酸化膜で覆われる。さらに、この酸化膜
上面にポリシリコンを被着する。例えばＣＶＤ法によ
る。ここで、このポリシリコン層の表面を鏡面研磨で平
坦化する。このようにして平坦なポリシリコン面を有す
る活性層基板が作製される。
は、以下の通りである。すなわち、活性層基板であるシ
リコンウェーハに所定パターンのマスクを介してエッチ
ングを施す。この結果、ウェーハ表面には誘電体分離用
Ｖ溝が形成される。なお、エッチング液はＫＯＨ／ＩＰ
Ａ（イソプロピルアルコール）／Ｈ2Ｏ系を使用する。
そして、このシリコンウェーハ表面を熱酸化する。この
結果、ウェーハ表面には酸化膜が形成される。すなわ
ち、Ｖ溝表面も酸化膜で覆われる。さらに、この酸化膜
上面にポリシリコンを被着する。例えばＣＶＤ法によ
る。ここで、このポリシリコン層の表面を鏡面研磨で平
坦化する。このようにして平坦なポリシリコン面を有す
る活性層基板が作製される。
【０００３】また、支持基板としては鏡面研磨したシリ
コンウェーハを準備しておく。この支持基板用のシリコ
ンウェーハの鏡面に上記活性層基板のポリシリコン面を
重ね合わせる。そして、張り合わせ後は所定の張り合わ
せ熱処理を施す。さらに、この後、張り合わせ基板のう
ち活性層側のシリコン基板の表面を研削し、さらに、鏡
面研磨する。このとき、誘電体分離用Ｖ溝の底部である
酸化膜が研磨ストッパとなり、この酸化膜が露出したと
きその研磨は自動的に低速化する。この結果、所定パタ
ーンの酸化膜で画成された複数のシリコン島が活性層と
して表面に露出する。
コンウェーハを準備しておく。この支持基板用のシリコ
ンウェーハの鏡面に上記活性層基板のポリシリコン面を
重ね合わせる。そして、張り合わせ後は所定の張り合わ
せ熱処理を施す。さらに、この後、張り合わせ基板のう
ち活性層側のシリコン基板の表面を研削し、さらに、鏡
面研磨する。このとき、誘電体分離用Ｖ溝の底部である
酸化膜が研磨ストッパとなり、この酸化膜が露出したと
きその研磨は自動的に低速化する。この結果、所定パタ
ーンの酸化膜で画成された複数のシリコン島が活性層と
して表面に露出する。
【０００４】
【発明が解決しようとする課題】このように従来の張り
合わせ誘電体分離基板の製造方法にあっては、誘電体分
離用の溝はＶ字形状の溝で形成されていたため、この部
分には平底部分が存在していなかった。このため、この
Ｖ溝は活性層研磨での研磨ストッパとしては正確には機
能し得なかった。よって、この活性層研磨がウェーハ表
面にあっては斜め研磨となることがあり、各シリコン島
の深さがウェーハ平面内で大きくばらついてしまってい
た。例えば、狙い深さが１５μｍのシリコン島のウェー
ハ面内の深さ分布は、±４μｍ程度である。
合わせ誘電体分離基板の製造方法にあっては、誘電体分
離用の溝はＶ字形状の溝で形成されていたため、この部
分には平底部分が存在していなかった。このため、この
Ｖ溝は活性層研磨での研磨ストッパとしては正確には機
能し得なかった。よって、この活性層研磨がウェーハ表
面にあっては斜め研磨となることがあり、各シリコン島
の深さがウェーハ平面内で大きくばらついてしまってい
た。例えば、狙い深さが１５μｍのシリコン島のウェー
ハ面内の深さ分布は、±４μｍ程度である。
【０００５】そこで、研磨ストッパとなる平底部分をウ
ェーハの素子形成領域の中に作製することも考えられ
る。ところが、この方法では、ウェーハ表面の素子形成
領域が狭められ、収率が悪化する。また、このストッパ
部分はチップ作製では完全に無駄な領域となってしまっ
ていた。
ェーハの素子形成領域の中に作製することも考えられ
る。ところが、この方法では、ウェーハ表面の素子形成
領域が狭められ、収率が悪化する。また、このストッパ
部分はチップ作製では完全に無駄な領域となってしまっ
ていた。
【０００６】
【発明の目的】この発明の目的は、素子形成領域を無駄
に消費しなくてもよい張り合わせ誘電体分離基板の製造
方法を提供するものである。また、この発明の他の目的
は、ウェーハ間およびウェーハ面内のシリコン島深さ分
布を均一化させることができる製造方法を提供すること
である。
に消費しなくてもよい張り合わせ誘電体分離基板の製造
方法を提供するものである。また、この発明の他の目的
は、ウェーハ間およびウェーハ面内のシリコン島深さ分
布を均一化させることができる製造方法を提供すること
である。
【０００７】
【課題を解決するための手段】請求項１に記載の発明
は、活性層用シリコンウェーハ表面に所定パターンのマ
スクを配設し、このマスクを介してこの活性層用シリコ
ンウェーハをエッチングすることにより、この活性層用
シリコンウェーハ表面にスクライブライン形成用の平底
状の凹部および誘電体分離溝形成用の凹部を形成する工
程と、この活性層用シリコンウェーハの表面全面に絶縁
膜を形成する工程と、この絶縁膜の上にポリシリコン層
を形成する工程と、このポリシリコン層表面を研磨して
平坦化する工程と、この平坦化したポリシリコン層表面
を支持基板用シリコンウェーハの鏡面と重ね合わせるこ
とにより、これらのシリコンウェーハ同士を張り合わせ
る工程と、この張り合わせ基板の活性層側のシリコン基
板部を研削し、さらに研磨することにより、上記スクラ
イブライン形成用の凹部底面を露出させる工程と、を備
えた張り合わせ誘電体分離基板の製造方法であって、上
記平底状の凹部は所定面積を有し、この平底状の凹部
は、上記シリコン基板部の研磨でのストッパとなる張り
合わせ誘電体分離基板の製造方法である。
は、活性層用シリコンウェーハ表面に所定パターンのマ
スクを配設し、このマスクを介してこの活性層用シリコ
ンウェーハをエッチングすることにより、この活性層用
シリコンウェーハ表面にスクライブライン形成用の平底
状の凹部および誘電体分離溝形成用の凹部を形成する工
程と、この活性層用シリコンウェーハの表面全面に絶縁
膜を形成する工程と、この絶縁膜の上にポリシリコン層
を形成する工程と、このポリシリコン層表面を研磨して
平坦化する工程と、この平坦化したポリシリコン層表面
を支持基板用シリコンウェーハの鏡面と重ね合わせるこ
とにより、これらのシリコンウェーハ同士を張り合わせ
る工程と、この張り合わせ基板の活性層側のシリコン基
板部を研削し、さらに研磨することにより、上記スクラ
イブライン形成用の凹部底面を露出させる工程と、を備
えた張り合わせ誘電体分離基板の製造方法であって、上
記平底状の凹部は所定面積を有し、この平底状の凹部
は、上記シリコン基板部の研磨でのストッパとなる張り
合わせ誘電体分離基板の製造方法である。
【０００８】請求項２に記載の発明は、上記活性層側の
シリコン基板部の表面全体の面積に占める上記平底状の
凹部の面積は、０．２％〜４０％とする請求項１に記載
の張り合わせ誘電体分離基板の製造方法である。
シリコン基板部の表面全体の面積に占める上記平底状の
凹部の面積は、０．２％〜４０％とする請求項１に記載
の張り合わせ誘電体分離基板の製造方法である。
【０００９】請求項３に記載の発明は、上記絶縁膜は酸
化膜または窒化膜で形成した請求項１または請求項２の
いずれかに記載の張り合わせ誘電体分離基板の製造方法
である。
化膜または窒化膜で形成した請求項１または請求項２の
いずれかに記載の張り合わせ誘電体分離基板の製造方法
である。
【００１０】
【作用】請求項１〜３に記載の発明では、活性層用シリ
コンウェーハ表面に所定パターンのマスクを配設する。
そして、このマスクを介してこの活性層用シリコンウェ
ーハの表面をエッチングする。この結果、この活性層用
シリコンウェーハ表面にはスクライブライン形成用の平
底状の凹部および誘電体分離溝形成用の凹部が形成され
る。次に、この活性層用シリコンウェーハの表面全面に
絶縁膜を形成する。この結果、これらの凹部表面にも絶
縁膜が被着される。さらに、この絶縁膜の上にポリシリ
コン層を所定厚さに被着する。そして、このポリシリコ
ン層表面を研磨して平坦化する。さらに、この平坦化し
たポリシリコン層表面を支持基板用シリコンウェーハの
鏡面と重ね合わせる。また、所定の張り合わせ熱処理を
行う。この結果、これらのシリコンウェーハ同士が張り
合わせられて、張り合わせ基板が形成されることとな
る。そして、この張り合わせ基板の活性層側のシリコン
基板部を研削し、さらには、研磨する。この研磨にあっ
ては、上記平底状の凹部底面が露出した時点で研磨の速
度は自動的に減速する。この平底状の凹部底面が研磨ス
トッパとして機能するからである。また、上記ストッパ
である平底状の凹部の面積は、その活性層側シリコン基
板部の表面全体の面積の０．２％〜４０％としている。
０．２％未満では研磨ストッパとしては有効に機能しな
いからである。また、４０％を越えるとチップ面積が小
さくなり過ぎ、その製造効率が低下するからである。
コンウェーハ表面に所定パターンのマスクを配設する。
そして、このマスクを介してこの活性層用シリコンウェ
ーハの表面をエッチングする。この結果、この活性層用
シリコンウェーハ表面にはスクライブライン形成用の平
底状の凹部および誘電体分離溝形成用の凹部が形成され
る。次に、この活性層用シリコンウェーハの表面全面に
絶縁膜を形成する。この結果、これらの凹部表面にも絶
縁膜が被着される。さらに、この絶縁膜の上にポリシリ
コン層を所定厚さに被着する。そして、このポリシリコ
ン層表面を研磨して平坦化する。さらに、この平坦化し
たポリシリコン層表面を支持基板用シリコンウェーハの
鏡面と重ね合わせる。また、所定の張り合わせ熱処理を
行う。この結果、これらのシリコンウェーハ同士が張り
合わせられて、張り合わせ基板が形成されることとな
る。そして、この張り合わせ基板の活性層側のシリコン
基板部を研削し、さらには、研磨する。この研磨にあっ
ては、上記平底状の凹部底面が露出した時点で研磨の速
度は自動的に減速する。この平底状の凹部底面が研磨ス
トッパとして機能するからである。また、上記ストッパ
である平底状の凹部の面積は、その活性層側シリコン基
板部の表面全体の面積の０．２％〜４０％としている。
０．２％未満では研磨ストッパとしては有効に機能しな
いからである。また、４０％を越えるとチップ面積が小
さくなり過ぎ、その製造効率が低下するからである。
【００１１】
【発明の実施の形態】以下、この発明の実施例を図面を
参照して説明する。図１〜図４はこの発明に係る張り合
わせ誘電体分離基板の製造方法の一実施例を示すもので
ある。図１はこの発明の一実施例に係る張り合わせ誘電
体分離基板の製造方法の工程を説明するための断面図で
ある。図２，図３は一実施例に係る張り合わせ誘電体分
離基板の平面図である。図４は図３のＡ−Ａ線断面図で
ある。
参照して説明する。図１〜図４はこの発明に係る張り合
わせ誘電体分離基板の製造方法の一実施例を示すもので
ある。図１はこの発明の一実施例に係る張り合わせ誘電
体分離基板の製造方法の工程を説明するための断面図で
ある。図２，図３は一実施例に係る張り合わせ誘電体分
離基板の平面図である。図４は図３のＡ−Ａ線断面図で
ある。
【００１２】まず、張り合わせ誘電体分離基板の構造に
ついて説明する。この方法で作製される張り合わせ誘電
体分離基板１１の表面には、図２〜図４に示すように、
多数のチップ１２が作製される。これらのチップ１２は
格子状のスクライブライン１３で切断・分離されること
となる。各チップ１２には誘電体１５で分離されたシリ
コン島１４が複数個形成されている。誘電体１５は、例
えば酸化膜で形成する。このスクライブライン１３の幅
は、例えばダイシングソーの刃幅により決定され、例え
ば２００μｍとされる。なお、１６はポリシリコン層、
１７は支持基板（シリコン基板部）である。
ついて説明する。この方法で作製される張り合わせ誘電
体分離基板１１の表面には、図２〜図４に示すように、
多数のチップ１２が作製される。これらのチップ１２は
格子状のスクライブライン１３で切断・分離されること
となる。各チップ１２には誘電体１５で分離されたシリ
コン島１４が複数個形成されている。誘電体１５は、例
えば酸化膜で形成する。このスクライブライン１３の幅
は、例えばダイシングソーの刃幅により決定され、例え
ば２００μｍとされる。なお、１６はポリシリコン層、
１７は支持基板（シリコン基板部）である。
【００１３】以下、図１を参照してこの発明に係る張り
合わせ誘電体分離基板の製造方法について説明する。ま
ず、同一口径のシリコンウェーハＡ，Ｂを２枚準備し、
一方を活性層用に、残りの他方を支持基板用とする。支
持基板用のシリコンウェーハＢの表面は、公知のプロセ
スで鏡面研磨しておく。また、活性層用シリコンウェー
ハＡの表面には所定パターンのマスク２１を配設し、こ
のマスク２１を介して所定のエッチングを行う。このと
きのマスク２１には、スクライブラインとなる所定幅の
格子状のスリット２２と、分離用誘電体層を形成するた
めの所定幅の溝２３とが形成されている。この場合のエ
ッチングの条件は、例えばＫＯＨ／ＩＰＡ／Ｈ2Ｏ系の
エッチング液を使用し、液温８０℃で、７５分間行う
（異方性エッチング）。この結果、シリコンウェーハＡ
のスリット２２下方位置には所定幅の平底状の凹部（ス
クライブライン形成用凹部）２４が、溝２３の下方位置
にはＶ溝（誘電体分離用の溝）２５が、それぞれ所定深
さに形成される。このときの平底状の凹部２４の深さ
は、Ｖ溝２５の最深部の深さと略同等となる。または、
平底状の凹部２４は分離用のＶ溝２５よりも所定量だけ
深く、オーバエッチングする。オーバエッチング量は分
離用のＶ溝２５の深さよりも０〜２２％だけ深くする。
合わせ誘電体分離基板の製造方法について説明する。ま
ず、同一口径のシリコンウェーハＡ，Ｂを２枚準備し、
一方を活性層用に、残りの他方を支持基板用とする。支
持基板用のシリコンウェーハＢの表面は、公知のプロセ
スで鏡面研磨しておく。また、活性層用シリコンウェー
ハＡの表面には所定パターンのマスク２１を配設し、こ
のマスク２１を介して所定のエッチングを行う。このと
きのマスク２１には、スクライブラインとなる所定幅の
格子状のスリット２２と、分離用誘電体層を形成するた
めの所定幅の溝２３とが形成されている。この場合のエ
ッチングの条件は、例えばＫＯＨ／ＩＰＡ／Ｈ2Ｏ系の
エッチング液を使用し、液温８０℃で、７５分間行う
（異方性エッチング）。この結果、シリコンウェーハＡ
のスリット２２下方位置には所定幅の平底状の凹部（ス
クライブライン形成用凹部）２４が、溝２３の下方位置
にはＶ溝（誘電体分離用の溝）２５が、それぞれ所定深
さに形成される。このときの平底状の凹部２４の深さ
は、Ｖ溝２５の最深部の深さと略同等となる。または、
平底状の凹部２４は分離用のＶ溝２５よりも所定量だけ
深く、オーバエッチングする。オーバエッチング量は分
離用のＶ溝２５の深さよりも０〜２２％だけ深くする。
【００１４】この平底状の凹部２４は、活性層用シリコ
ンウェーハＡのシリコン基板部（凹部形成面とは反対側
の面）１０１の研磨でのストッパとなる。この場合、こ
の平底状の凹部２４の面積は、そのシリコンウェーハＡ
の表面全体の面積の０．２％〜４０％となるように設定
してある。
ンウェーハＡのシリコン基板部（凹部形成面とは反対側
の面）１０１の研磨でのストッパとなる。この場合、こ
の平底状の凹部２４の面積は、そのシリコンウェーハＡ
の表面全体の面積の０．２％〜４０％となるように設定
してある。
【００１５】そして、この活性層用シリコンウェーハＡ
を所定条件（例えば１１００℃、５００分間、Ｈ2Ｏ雰
囲気）で熱酸化する。その結果、シリコンウェーハＡの
表面全面に絶縁膜である酸化膜２６が所定の厚さに形成
される。なお、この酸化膜２６に替えて窒化膜で絶縁膜
を形成することもできる。さらに、この絶縁膜２６の上
に所定の厚さの（例えば１８０μｍ）ポリシリコン層２
７を形成する。例えばテトラクロルシランを用いて１２
７０℃、９０分間の条件でのＣＶＤ法による。
を所定条件（例えば１１００℃、５００分間、Ｈ2Ｏ雰
囲気）で熱酸化する。その結果、シリコンウェーハＡの
表面全面に絶縁膜である酸化膜２６が所定の厚さに形成
される。なお、この酸化膜２６に替えて窒化膜で絶縁膜
を形成することもできる。さらに、この絶縁膜２６の上
に所定の厚さの（例えば１８０μｍ）ポリシリコン層２
７を形成する。例えばテトラクロルシランを用いて１２
７０℃、９０分間の条件でのＣＶＤ法による。
【００１６】そして、このポリシリコン層２７の表面に
公知の平坦化研削および鏡面研磨を施して、その表面を
平坦化する。例えば公知の研磨機とアミンリッチの研磨
剤とを使用する。この平坦面のＴＴＶは１．５μｍ程度
である。
公知の平坦化研削および鏡面研磨を施して、その表面を
平坦化する。例えば公知の研磨機とアミンリッチの研磨
剤とを使用する。この平坦面のＴＴＶは１．５μｍ程度
である。
【００１７】そして、室温下、この平坦化したポリシリ
コン層２７表面を、上記支持基板用シリコンウェーハＢ
の鏡面と重ね合わせる。さらにこの後、所定の張り合わ
せ熱処理を行う。例えば１１００℃、１００分間の加熱
処理である。この結果、これらのシリコンウェーハＡ，
Ｂ同士は張り合わされて、張り合わせ基板Ｃが作製され
ることとなる。
コン層２７表面を、上記支持基板用シリコンウェーハＢ
の鏡面と重ね合わせる。さらにこの後、所定の張り合わ
せ熱処理を行う。例えば１１００℃、１００分間の加熱
処理である。この結果、これらのシリコンウェーハＡ，
Ｂ同士は張り合わされて、張り合わせ基板Ｃが作製され
ることとなる。
【００１８】次に、この張り合わせ基板Ｃの活性層側の
シリコン基板部１０１を公知の研削機を使用して公知の
条件で研削する。さらに、このシリコン基板部１０１の
研削面を鏡面研磨する。この研磨では、例えば研磨剤は
アミン系のものを、また、公知の研磨機を使用する。そ
して、活性層側ウェーハＡの裏面である研削面から研磨
を施して行くと、上記平底状の凹部２４底面の酸化膜２
６が露出し、この凹部底面の酸化膜２６が露出した段階
で研磨が低速化する。すなわち、平底状の凹部２４が研
磨ストッパとなるものである。これは、アルカリ系の一
般的な研磨剤では、酸化膜の研磨速度がシリコン面に比
べて著しく遅い傾向があり、これを利用するものであ
る。このとき、平底状の凹部２４が形成されたスクライ
ブラインは、全てのチップ間に一様に分布しているた
め、ウェーハ面内の各シリコン島２９の深さは均一にな
る。
シリコン基板部１０１を公知の研削機を使用して公知の
条件で研削する。さらに、このシリコン基板部１０１の
研削面を鏡面研磨する。この研磨では、例えば研磨剤は
アミン系のものを、また、公知の研磨機を使用する。そ
して、活性層側ウェーハＡの裏面である研削面から研磨
を施して行くと、上記平底状の凹部２４底面の酸化膜２
６が露出し、この凹部底面の酸化膜２６が露出した段階
で研磨が低速化する。すなわち、平底状の凹部２４が研
磨ストッパとなるものである。これは、アルカリ系の一
般的な研磨剤では、酸化膜の研磨速度がシリコン面に比
べて著しく遅い傾向があり、これを利用するものであ
る。このとき、平底状の凹部２４が形成されたスクライ
ブラインは、全てのチップ間に一様に分布しているた
め、ウェーハ面内の各シリコン島２９の深さは均一にな
る。
【００１９】さらに、ストッパ面まで研磨した後は、研
磨剤に、酸化膜の研磨速度が比較的速いものを選んで分
離面まで研磨を行うか、または、フッ酸系のエッチャン
トで一度露出した酸化膜２６を除去した後に、分離面ま
で研磨を行う。この結果、シリコン島２９のウェーハ面
内深さ分布は、±１．５μｍ程度まで向上する。
磨剤に、酸化膜の研磨速度が比較的速いものを選んで分
離面まで研磨を行うか、または、フッ酸系のエッチャン
トで一度露出した酸化膜２６を除去した後に、分離面ま
で研磨を行う。この結果、シリコン島２９のウェーハ面
内深さ分布は、±１．５μｍ程度まで向上する。
【００２０】表１、表２は、酸化膜ストッパによるシリ
コン島形成テストでのシリコン島深さの最小値、最大値
の測定結果をそれぞれ示している。表１ではシリコン島
の狙い深さは１５μｍの場合、表２では４７μｍの場合
である。これらの結果、本発明に係る場合は、従来方法
による場合よりも、明らかに深さ分布のばらつきが小さ
くなっている。なお、深さ測定は、公知の方法で行っ
た。である。
コン島形成テストでのシリコン島深さの最小値、最大値
の測定結果をそれぞれ示している。表１ではシリコン島
の狙い深さは１５μｍの場合、表２では４７μｍの場合
である。これらの結果、本発明に係る場合は、従来方法
による場合よりも、明らかに深さ分布のばらつきが小さ
くなっている。なお、深さ測定は、公知の方法で行っ
た。である。
【００２１】
【表１】
【００２２】
【表２】
【００２３】
【発明の効果】この発明によれば、ウェーハ面内でのシ
リコン島の深さ分布が均一化された張り合わせ誘電体分
離基板を製造することができる。
リコン島の深さ分布が均一化された張り合わせ誘電体分
離基板を製造することができる。
【図１】この発明の一実施例に係る張り合わせ誘電体分
離基板の製造方法の工程を説明するための断面図であ
る。
離基板の製造方法の工程を説明するための断面図であ
る。
【図２】この発明の一実施例に係る張り合わせ誘電体分
離基板の平面図である。
離基板の平面図である。
【図３】この発明の一実施例に係る張り合わせ誘電体分
離基板の一部を拡大して示す平面図である。
離基板の一部を拡大して示す平面図である。
【図４】図３のＡ−Ａ線断面図である。
Ａ活性層用シリコンウェーハ、 Ｂ 支持基板用シリコンウェーハ、 Ｃ 張り合わせ基板、 ２１ マスク、 ２４ スクライブライン形成用の平底状の凹部、 ２５ 誘電体分離溝形成用の凹部、 ２６ 絶縁膜、 ２７ ポリシリコン層、 １０１ 活性層側のシリコン基板部。
Claims (3)
- 【請求項１】 活性層用シリコンウェーハ表面に所定パ
ターンのマスクを配設し、このマスクを介してこの活性
層用シリコンウェーハをエッチングすることにより、こ
の活性層用シリコンウェーハ表面にスクライブライン形
成用の平底状の凹部および誘電体分離溝形成用の凹部を
形成する工程と、 この活性層用シリコンウェーハの表面全面に絶縁膜を形
成する工程と、 この絶縁膜の上にポリシリコン層を形成する工程と、 このポリシリコン層表面を研磨して平坦化する工程と、 この平坦化したポリシリコン層表面を支持基板用シリコ
ンウェーハの鏡面と重ね合わせることにより、これらの
シリコンウェーハ同士を張り合わせる工程と、 この張り合わせ基板の活性層側のシリコン基板部を研削
し、さらに研磨することにより、上記スクライブライン
形成用の凹部底面を露出させる工程と、を備えた張り合
わせ誘電体分離基板の製造方法であって、 上記平底状の凹部は所定面積を有し、この平底状の凹部
は、上記シリコン基板部の研磨でのストッパとなる張り
合わせ誘電体分離基板の製造方法。 - 【請求項２】 上記活性層側のシリコン基板部の表面全
体の面積に占める上記平底状の凹部の面積は、０．２％
〜４０％とする請求項１に記載の張り合わせ誘電体分離
基板の製造方法。 - 【請求項３】 上記絶縁膜は酸化膜または窒化膜で形成
した請求項１または請求項２のいずれかに記載の張り合
わせ誘電体分離基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19531696A JPH1022378A (ja) | 1996-07-05 | 1996-07-05 | 張り合わせ誘電体分離基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19531696A JPH1022378A (ja) | 1996-07-05 | 1996-07-05 | 張り合わせ誘電体分離基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1022378A true JPH1022378A (ja) | 1998-01-23 |
Family
ID=16339142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19531696A Pending JPH1022378A (ja) | 1996-07-05 | 1996-07-05 | 張り合わせ誘電体分離基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1022378A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6613652B2 (en) * | 2001-03-14 | 2003-09-02 | Chartered Semiconductor Manufacturing Ltd. | Method for fabricating SOI devices with option of incorporating air-gap feature for better insulation and performance |
| DE102007041885A1 (de) * | 2007-09-04 | 2009-03-05 | Infineon Technologies Ag | Verfahren zum Zerteilen eines Halbleitersubstrats und Verfahren zum Herstellen einer Halbleiterschaltungsanordnung |
-
1996
- 1996-07-05 JP JP19531696A patent/JPH1022378A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6613652B2 (en) * | 2001-03-14 | 2003-09-02 | Chartered Semiconductor Manufacturing Ltd. | Method for fabricating SOI devices with option of incorporating air-gap feature for better insulation and performance |
| DE102007041885A1 (de) * | 2007-09-04 | 2009-03-05 | Infineon Technologies Ag | Verfahren zum Zerteilen eines Halbleitersubstrats und Verfahren zum Herstellen einer Halbleiterschaltungsanordnung |
| DE102007041885B4 (de) * | 2007-09-04 | 2009-12-24 | Infineon Technologies Ag | Verfahren zum Herstellen einer Halbleiterschaltungsanordnung |
| US7867879B2 (en) | 2007-09-04 | 2011-01-11 | Infineon Technologies Ag | Method for dividing a semiconductor substrate and a method for producing a semiconductor circuit arrangement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5340435A (en) | Bonded wafer and method of manufacturing it | |
| KR100268121B1 (ko) | 절연층 및 반도체층 사이의 접촉 없이 서로 접착된 반도체웨이퍼로부터 제조되는 적층기판 및 그 제조방법 | |
| EP0935280A1 (en) | SOI substrate and method of manufacturing the same | |
| KR20010070458A (ko) | 반도체 기판, 반도체 디바이스 및 그 제조 방법 | |
| KR101784655B1 (ko) | 반도체 디바이스 및 방법 | |
| US20220011479A1 (en) | Optical diffuser and its method of manufacture | |
| JP2000243942A (ja) | 半導体基板とその製造方法 | |
| JP3480480B2 (ja) | Ｓｏｉ基板の製造方法 | |
| KR970012965A (ko) | Soi 웨이퍼 및 그의 제조 방법 | |
| JPH1022378A (ja) | 張り合わせ誘電体分離基板の製造方法 | |
| JPS6354740A (ja) | 集積回路基板の製造方法 | |
| JP2721265B2 (ja) | 半導体基板の製造方法 | |
| JPH05109678A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS59232437A (ja) | 半導体装置の製造方法 | |
| JP2002057309A (ja) | Ｓｏｉ基板の作製方法 | |
| KR102204732B1 (ko) | Soi 기판 제조 방법 | |
| CN110534423B (zh) | 半导体器件及其制作方法 | |
| JPH0818054A (ja) | 半導体装置及びその製造方法 | |
| KR100327326B1 (ko) | 에스오아이웨이퍼의제조방법 | |
| JPS62130537A (ja) | 集積回路の素子間分離方法 | |
| JPS6298639A (ja) | 誘電体分離基板の製造方法 | |
| JP2778114B2 (ja) | 半導体基板の製法 | |
| JPH1126573A (ja) | 誘電体分離基板の製造方法 | |
| JPH1050824A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH07193203A (ja) | 半導体基体の製造方法 |