JPH10223879A - 半導体装置の動特性のシミュレーション方法 - Google Patents
半導体装置の動特性のシミュレーション方法Info
- Publication number
- JPH10223879A JPH10223879A JP9023398A JP2339897A JPH10223879A JP H10223879 A JPH10223879 A JP H10223879A JP 9023398 A JP9023398 A JP 9023398A JP 2339897 A JP2339897 A JP 2339897A JP H10223879 A JPH10223879 A JP H10223879A
- Authority
- JP
- Japan
- Prior art keywords
- lattice
- circuit
- semiconductor element
- semiconductor
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】多数の半導体素子と外部回路を含む半導体素子
−回路系を高速で、且つ高精度にシミュレーションする
方法を提供すること。 【解決手段】ＩＧＢＴ、ダイオードなどのデメンジョン
の異なる半導体素子を、予め格子分割し、メニュー化し
て、このメニュー化された半導体素子を矢印で示す上部
のハッチング部分にメニュー半導体素子格子１、２とし
て全体格子４にはめ込み、また外部回路も回路格子３と
してこの全体格子４にはめ込む。メニュー半導体素子格
子１、２は直交差分格子であり、外部回路は不規則な四
辺形の回路格子３である。
−回路系を高速で、且つ高精度にシミュレーションする
方法を提供すること。 【解決手段】ＩＧＢＴ、ダイオードなどのデメンジョン
の異なる半導体素子を、予め格子分割し、メニュー化し
て、このメニュー化された半導体素子を矢印で示す上部
のハッチング部分にメニュー半導体素子格子１、２とし
て全体格子４にはめ込み、また外部回路も回路格子３と
してこの全体格子４にはめ込む。メニュー半導体素子格
子１、２は直交差分格子であり、外部回路は不規則な四
辺形の回路格子３である。
Description
【０００１】
【発明の属する技術分野】この発明は、複数の半導体素
子、例えばＩＧＢＴとフライホイールダイオード（以下
ＦＷＤという）、ＧＴＯサイリスタとスナバダイオー
ド、などの内部状態を、種々の外部回路が接続されてい
る状態で解くことにより、半導体素子の動特性を高速且
つ正確に予測するシミュレーション方法に関する。
子、例えばＩＧＢＴとフライホイールダイオード（以下
ＦＷＤという）、ＧＴＯサイリスタとスナバダイオー
ド、などの内部状態を、種々の外部回路が接続されてい
る状態で解くことにより、半導体素子の動特性を高速且
つ正確に予測するシミュレーション方法に関する。
【０００２】
【従来の技術】半導体装置はその内部に種々の導電形や
不純物濃度を持つ半導体領域を備え、その設計や性能向
上を図るに際し、これら半導体領域内の電子と正孔の分
布や移動の様子を詳しく知る必要がある。しかし、かか
る内部の様子を実際に測定するのは不可能なので、計算
機技術を利用してシミュレーションによって計算する方
法が利用される。
不純物濃度を持つ半導体領域を備え、その設計や性能向
上を図るに際し、これら半導体領域内の電子と正孔の分
布や移動の様子を詳しく知る必要がある。しかし、かか
る内部の様子を実際に測定するのは不可能なので、計算
機技術を利用してシミュレーションによって計算する方
法が利用される。
【０００３】このシミュレーションの基礎技術として
は、次のような半導体装置内部の状態方程式が知られて
いる。
は、次のような半導体装置内部の状態方程式が知られて
いる。
【０００４】
【数１】 Ｄp ＝−(1/e) div Ｊp ＋Ｇ−Ｕ (1) Ｄn ＝＋(1/e) div Ｊn ＋Ｇ−Ｕ (2) Ｊp ＝−ｅＤp gradｐ−ｅμp ｐ grad ψ (3) Ｊn ＝＋ｅＤn gradｎ−ｅμn ｎ grad ψ (4) div gradψ＝−(e/ ε)(Nd−Na＋p −n) (5) ただし、上式では演算子として、 Ｄ＝d/dt：時間微分演算子 div ：発散を示すスカラ演算子 grad：勾配を示すベクトル演算子 を用いてある。また、計算上の変数は、 ψ：ポテンシャルすなわち電圧、ｐ：正孔濃度、ｎ：電
子濃度、Ｊp ：正孔電流、Ｊn ：電子電流 であり、シミュレーションに際して与えるべき定数とし
ては、 ｅ：電子の電荷、ε：誘電率、Ｇ：発生項、Ｕ：再結合
項、Ｄp ：正孔の拡散定数、Ｄn ：電子の拡散定数、μ
p ：正孔の移動度、μn ：電子の移動度、Nd：ドナー濃
度、Na：アクセプタ濃度である。
子濃度、Ｊp ：正孔電流、Ｊn ：電子電流 であり、シミュレーションに際して与えるべき定数とし
ては、 ｅ：電子の電荷、ε：誘電率、Ｇ：発生項、Ｕ：再結合
項、Ｄp ：正孔の拡散定数、Ｄn ：電子の拡散定数、μ
p ：正孔の移動度、μn ：電子の移動度、Nd：ドナー濃
度、Na：アクセプタ濃度である。
【０００５】 外部回路方程式 (6)
尚、上式中の式(1),(2) および(5) はスカラ方程式、式
(3),(4) はベクトル方程式であり、容易に分かるように
式(5) はドナーやアクセプタによるキャリヤの生成と消
滅を含む電荷のポアソン方程式、式(1),(2) は正孔と電
子の濃度方程式、式(3),(4) は正孔と電子による電流方
程式である。
尚、上式中の式(1),(2) および(5) はスカラ方程式、式
(3),(4) はベクトル方程式であり、容易に分かるように
式(5) はドナーやアクセプタによるキャリヤの生成と消
滅を含む電荷のポアソン方程式、式(1),(2) は正孔と電
子の濃度方程式、式(3),(4) は正孔と電子による電流方
程式である。
【０００６】また、式(1) から式(5) と、式(6) とを連
立させて解くシミュレーション方法として、大別して非
結合法と結合法とがある。非結合法は両者を別々に解
き、双方から求められる電圧または電流などの偏差をニ
ュートン法などの反復法を用いて一定の誤差内におさ
め、これを解く方法である。これに対して結合法は両者
を一括して単一マトリックス上で同時に解く方法であ
り、一般に後者の方が前者よりも計算速度が速く精度も
よい。
立させて解くシミュレーション方法として、大別して非
結合法と結合法とがある。非結合法は両者を別々に解
き、双方から求められる電圧または電流などの偏差をニ
ュートン法などの反復法を用いて一定の誤差内におさ
め、これを解く方法である。これに対して結合法は両者
を一括して単一マトリックス上で同時に解く方法であ
り、一般に後者の方が前者よりも計算速度が速く精度も
よい。
【０００７】図７は従来の結合法による全体格子を示す
図である。１１、１２は半導体素子格子、３は回路格子
および４は全体格子を示す。この結合法では半導体素子
と外部回路とを単一の直交の全体格子上に半導体素子格
子１１、１２および回路格子３として配置するために、
例えば二次元差分法を用いた場合、その全体マトリック
スは五対角性を保持する。五対角性が保持されるとは、
中心の格子点と、その中心の格子点が４つの格子点で取
り囲まれ、中心の格子点とまわりの４つの格子点とが結
ばれて全体格子が形成されている状態をいう。
図である。１１、１２は半導体素子格子、３は回路格子
および４は全体格子を示す。この結合法では半導体素子
と外部回路とを単一の直交の全体格子上に半導体素子格
子１１、１２および回路格子３として配置するために、
例えば二次元差分法を用いた場合、その全体マトリック
スは五対角性を保持する。五対角性が保持されるとは、
中心の格子点と、その中心の格子点が４つの格子点で取
り囲まれ、中心の格子点とまわりの４つの格子点とが結
ばれて全体格子が形成されている状態をいう。
【０００８】図８はマトリックスの五対角性について示
し、同図（ａ）は直交差分格子、同図（ｂ）は同図
（ａ）の全体マトリックスを示す。この全体マトリック
スは二次元の場合、五対角マトリックスとなる。図８に
おいて、格子点Ｂとこの格子点Ｂを取り囲む４つの格子
点Ａ、Ｃ、Ｄ、Ｅとが直交した格子で結ばれ、五対角性
が保持されている。全体格子を全体マトリックス（行列
方程式）で表すと、格子点Ｂに相当したヤコビアン（偏
微係数）ｂを中心にして、格子点Ａ、Ｃに相当したヤコ
ビアンａ、ｃが対称に配置され、格子点Ｄ、Ｅに相当し
たヤコビアンｄ、ｅがその外側にやはり対称に配置され
る。さらにその外側のヤコビアンは全てゼロの値とな
る。そのため、このマトリックスをＣＧ（共役勾配）法
などの反復を用いて解くことができる。
し、同図（ａ）は直交差分格子、同図（ｂ）は同図
（ａ）の全体マトリックスを示す。この全体マトリック
スは二次元の場合、五対角マトリックスとなる。図８に
おいて、格子点Ｂとこの格子点Ｂを取り囲む４つの格子
点Ａ、Ｃ、Ｄ、Ｅとが直交した格子で結ばれ、五対角性
が保持されている。全体格子を全体マトリックス（行列
方程式）で表すと、格子点Ｂに相当したヤコビアン（偏
微係数）ｂを中心にして、格子点Ａ、Ｃに相当したヤコ
ビアンａ、ｃが対称に配置され、格子点Ｄ、Ｅに相当し
たヤコビアンｄ、ｅがその外側にやはり対称に配置され
る。さらにその外側のヤコビアンは全てゼロの値とな
る。そのため、このマトリックスをＣＧ（共役勾配）法
などの反復を用いて解くことができる。
【０００９】
【発明が解決しようとする課題】しかし、従来のシミュ
レーション方法では全体格子は、直交差分格子であるか
ら、複数の半導体素子の組み合わせが変わると互いの格
子間隔にずれが生じて、全面的に格子分割をやり直さな
ければならない。多数の半導体素子を含む複雑な回路の
場合、この操作は極めて煩雑なものとなり、これらの操
作に大幅な時間がかかる。
レーション方法では全体格子は、直交差分格子であるか
ら、複数の半導体素子の組み合わせが変わると互いの格
子間隔にずれが生じて、全面的に格子分割をやり直さな
ければならない。多数の半導体素子を含む複雑な回路の
場合、この操作は極めて煩雑なものとなり、これらの操
作に大幅な時間がかかる。
【００１０】この発明の目的は、前記の課題を解決し
て、格子分割のやり直しせずに半導体素子−回路系の動
特性を高速で且つ高精度に予測できる半導体装置の動特
性のシミュレーション方法を提供することにある。
て、格子分割のやり直しせずに半導体素子−回路系の動
特性を高速で且つ高精度に予測できる半導体装置の動特
性のシミュレーション方法を提供することにある。
【００１１】
【課題を解決するための手段】前記の目的を達成するた
めに、複数の半導体素子と外部回路とが接続された半導
体素子−回路系で、その動特性を一括して解くデバイス
シミュレーション方法であって、複数の半導体素子が互
いに独立に分割された直交差分格子と、不規則な四辺形
から成る回路格子とがマトリックスの五対角性を維持し
て全体格子中に配置され、該全体格子から導かれる単一
の全体マトリックスから前記の半導体素子−回路系の動
特性を一括して解く手法で半導体装置の動特性のシミュ
レーションをする。
めに、複数の半導体素子と外部回路とが接続された半導
体素子−回路系で、その動特性を一括して解くデバイス
シミュレーション方法であって、複数の半導体素子が互
いに独立に分割された直交差分格子と、不規則な四辺形
から成る回路格子とがマトリックスの五対角性を維持し
て全体格子中に配置され、該全体格子から導かれる単一
の全体マトリックスから前記の半導体素子−回路系の動
特性を一括して解く手法で半導体装置の動特性のシミュ
レーションをする。
【００１２】こうすることで、半導体素子および外部回
路の配線や定数（抵抗値やインダクタンス値など）が変
更された場合も、メニュー半導体素子を配置したり、回
路定数を変更するだけでよく、再度格子分割をする必要
がない。また、前記の四辺形から成る回路格子の代わり
に、格子番号の二次元配列（ｉ、ｊ）によって定義され
た仮想的な回路格子を用いてシミュレーションしてもよ
い。
路の配線や定数（抵抗値やインダクタンス値など）が変
更された場合も、メニュー半導体素子を配置したり、回
路定数を変更するだけでよく、再度格子分割をする必要
がない。また、前記の四辺形から成る回路格子の代わり
に、格子番号の二次元配列（ｉ、ｊ）によって定義され
た仮想的な回路格子を用いてシミュレーションしてもよ
い。
【００１３】この仮想の回路格子を適用することで、多
数の半導体素子を含む複雑な回路を一層自由に効率良く
マトリックスの五対角性を維持しながら全体格子に配置
できる。さらに、前記の外部回路の動作方程式を積分形
に変換し、この変換した外部回路の動作方程式と半導体
素子内部の状態方程式とを連立させて、半導体素子−回
路系の動特性を一括して解く手法を用いてシミュレーシ
ョンしてもよい。
数の半導体素子を含む複雑な回路を一層自由に効率良く
マトリックスの五対角性を維持しながら全体格子に配置
できる。さらに、前記の外部回路の動作方程式を積分形
に変換し、この変換した外部回路の動作方程式と半導体
素子内部の状態方程式とを連立させて、半導体素子−回
路系の動特性を一括して解く手法を用いてシミュレーシ
ョンしてもよい。
【００１４】こうすることで、より解の安定性を実現で
きる。
きる。
【００１５】
【発明の実施の形態】図１はこの発明の一実施例で、複
数の半導体素子と回路を含む全体格子を示す図である。
ここでは半導体素子はＩＧＢＴやダイオードなどでデメ
ンジョンの異なる半導体素子で、半導体素子の格子分割
が予め行われ、メニュー化されている。このメニュー化
された半導体素子のことをメニュー半導体素子と呼び、
その格子をメニュー半導体素子格子と呼ぶこととする。
同図の下部にこのメニュー半導体素子（ＩＧＢＴやダイ
オードなど）の例を示し、このメニュー半導体素子は矢
印で示す上部の全体格子４のハッチング部分にメニュー
半導体素子格子１、２としてはめ込まれる。メニュー半
導体素子格子１、２は直交差分格子で外部回路は不規則
な四辺形の回路格子３である。この回路格子３も全体格
子４にはめ込まれる。この場合、図示されていないＸ方
向の格子間隔ｈｘ、またはＹ方向の格子間隔ｈｙはＸ座
標またはＹ座標の変化に対してメニュー半導体素子格子
１、２については一定であるが、回路格子３については
一定でない。つまり格子は半導体素子部分では直交する
が、回路部分では直交しない。この様子を一つの格子点
Ｂ（ｉ、ｊ）に着目して説明した図が図２である。同図
（ａ）は半導体素子部分を示す直交差分格子（メニュー
半導体素子格子）で格子点Ｂ（ｉ、ｊ）と他の４つの格
子点Ａ（ｉ−１、ｊ）、Ｃ（ｉ＋１、ｊ）、Ｄ（ｉ、ｊ
−１）、Ｅ（ｉ、ｊ＋１）とが接続され、且つ格子は直
交している。一方、同図（ｂ）で示す外部回路の回路格
子では格子点Ｂ（ｉ、ｊ）と他の４つの格子点Ａ（ｉ−
１、ｊ）、Ｃ（ｉ＋１、ｊ）、Ｄ（ｉ、ｊ−１）、Ｅ
（ｉ、ｊ＋１）とが接続されているが、格子は直交しな
い。しかし、一つの格子点は四つの格子点に囲まれてて
いるからいずれの格子もマトリックスの五対角性は維持
される。このようにできるのは、半導体素子部分の状態
方程式では距離（ｈｘ、ｈｙ）の情報が本質的に不可欠
なのに対して、回路方程式では距離に依存せず、距離の
情報は不要となるからである。例えば、回路中の抵抗を
流れる電流は隣り合う格子点間の電位差と抵抗値のみに
よって記述できる。この格子系では、半導体素子イ、
ロ、ハ・・・に関して個々独立に格子分割してこれをメ
ニューとして揃えておき、所定の位置に配置し、互いに
配線を施せば全体格子を簡単な操作で自由に構成するこ
とができる。また、この際、微分形の外部回路の動作方
程式、例えば、インダクタンスに関するｖ＝−Ｌｄｉ／
ｄｔを積分形ｉ＝（−１／Ｌ）∫ｖｄｔと変換して、半
導体素子内部の状態方程式と連立させて、半導体素子−
回路系を一括して解くことで、半導体素子の動特性をよ
り安定して解くことができる。
数の半導体素子と回路を含む全体格子を示す図である。
ここでは半導体素子はＩＧＢＴやダイオードなどでデメ
ンジョンの異なる半導体素子で、半導体素子の格子分割
が予め行われ、メニュー化されている。このメニュー化
された半導体素子のことをメニュー半導体素子と呼び、
その格子をメニュー半導体素子格子と呼ぶこととする。
同図の下部にこのメニュー半導体素子（ＩＧＢＴやダイ
オードなど）の例を示し、このメニュー半導体素子は矢
印で示す上部の全体格子４のハッチング部分にメニュー
半導体素子格子１、２としてはめ込まれる。メニュー半
導体素子格子１、２は直交差分格子で外部回路は不規則
な四辺形の回路格子３である。この回路格子３も全体格
子４にはめ込まれる。この場合、図示されていないＸ方
向の格子間隔ｈｘ、またはＹ方向の格子間隔ｈｙはＸ座
標またはＹ座標の変化に対してメニュー半導体素子格子
１、２については一定であるが、回路格子３については
一定でない。つまり格子は半導体素子部分では直交する
が、回路部分では直交しない。この様子を一つの格子点
Ｂ（ｉ、ｊ）に着目して説明した図が図２である。同図
（ａ）は半導体素子部分を示す直交差分格子（メニュー
半導体素子格子）で格子点Ｂ（ｉ、ｊ）と他の４つの格
子点Ａ（ｉ−１、ｊ）、Ｃ（ｉ＋１、ｊ）、Ｄ（ｉ、ｊ
−１）、Ｅ（ｉ、ｊ＋１）とが接続され、且つ格子は直
交している。一方、同図（ｂ）で示す外部回路の回路格
子では格子点Ｂ（ｉ、ｊ）と他の４つの格子点Ａ（ｉ−
１、ｊ）、Ｃ（ｉ＋１、ｊ）、Ｄ（ｉ、ｊ−１）、Ｅ
（ｉ、ｊ＋１）とが接続されているが、格子は直交しな
い。しかし、一つの格子点は四つの格子点に囲まれてて
いるからいずれの格子もマトリックスの五対角性は維持
される。このようにできるのは、半導体素子部分の状態
方程式では距離（ｈｘ、ｈｙ）の情報が本質的に不可欠
なのに対して、回路方程式では距離に依存せず、距離の
情報は不要となるからである。例えば、回路中の抵抗を
流れる電流は隣り合う格子点間の電位差と抵抗値のみに
よって記述できる。この格子系では、半導体素子イ、
ロ、ハ・・・に関して個々独立に格子分割してこれをメ
ニューとして揃えておき、所定の位置に配置し、互いに
配線を施せば全体格子を簡単な操作で自由に構成するこ
とができる。また、この際、微分形の外部回路の動作方
程式、例えば、インダクタンスに関するｖ＝−Ｌｄｉ／
ｄｔを積分形ｉ＝（−１／Ｌ）∫ｖｄｔと変換して、半
導体素子内部の状態方程式と連立させて、半導体素子−
回路系を一括して解くことで、半導体素子の動特性をよ
り安定して解くことができる。
【００１６】また、格子分割の異なる多数の半導体素子
部分と外部回路部分とを全体格子に配置する場合、外部
回路部分の格子が著しく歪み、そのままでは見にくくな
る。従って、格子点番号順に等間隔に配列し直したマッ
プを作成し、このマップ上で半導体素子を含む全体の回
路を構成する。この構成された全体の回路は距離を示す
ｈｘ、ｈｙを定義する必要はなく、格子点番号の二次元
配列（ｉ、ｊ）のみを定義すればよい。こうすること
で、半導体素子部分の格子および回路部分の格子が見や
すくなる。尚、この実施例では二次元の場合について説
明したが、容易に三次元に拡張することができる。ま
た、この実施例は静特性のシミュレーションにも勿論適
用できる。
部分と外部回路部分とを全体格子に配置する場合、外部
回路部分の格子が著しく歪み、そのままでは見にくくな
る。従って、格子点番号順に等間隔に配列し直したマッ
プを作成し、このマップ上で半導体素子を含む全体の回
路を構成する。この構成された全体の回路は距離を示す
ｈｘ、ｈｙを定義する必要はなく、格子点番号の二次元
配列（ｉ、ｊ）のみを定義すればよい。こうすること
で、半導体素子部分の格子および回路部分の格子が見や
すくなる。尚、この実施例では二次元の場合について説
明したが、容易に三次元に拡張することができる。ま
た、この実施例は静特性のシミュレーションにも勿論適
用できる。
【００１７】図３は全体格子の詳細を示した図である。
この図では図１で示した半導体素子部分内の格子も示さ
れている。全体格子４内にメニュー半導体素子格子１、
２と回路格子３が示されている。回路格子３にはインダ
クタンス、抵抗、コンデンサの他に配線も含まれる。図
４はメニュー半導体素子格子の各種配置例を示す図であ
る。メニュー半導体素子格子１、１ａ、２以外の部分に
図示されていない回路格子が配置される。また１と１ａ
は同一の半導体素子である場合で、その配置の仕方が異
なる例である。つまり、ここではメニュー半導体素子格
子１に対してメニュー半導体格子１ａは向きが直角に配
置されている。この配置例では、各種メニュー半導体素
子および同一のメニュー半導体素子を任意の方向に任意
の場所に容易に配置できることを示している。
この図では図１で示した半導体素子部分内の格子も示さ
れている。全体格子４内にメニュー半導体素子格子１、
２と回路格子３が示されている。回路格子３にはインダ
クタンス、抵抗、コンデンサの他に配線も含まれる。図
４はメニュー半導体素子格子の各種配置例を示す図であ
る。メニュー半導体素子格子１、１ａ、２以外の部分に
図示されていない回路格子が配置される。また１と１ａ
は同一の半導体素子である場合で、その配置の仕方が異
なる例である。つまり、ここではメニュー半導体素子格
子１に対してメニュー半導体格子１ａは向きが直角に配
置されている。この配置例では、各種メニュー半導体素
子および同一のメニュー半導体素子を任意の方向に任意
の場所に容易に配置できることを示している。
【００１８】図５はＩＧＢＴとＦＷＤから成るスイッチ
ング回路図を示す。図５では半導体素子を含む回路図の
一例である。半導体素子２１はＩＧＢＴ、半導体素子２
２はＦＷＤ、半導体素子２３はダイオードを示し、回路
はこれらの半導体素子２１、２２、２３とインダクタン
ス２４、抵抗２５、コンデンサ２６および電源２７から
構成されている。
ング回路図を示す。図５では半導体素子を含む回路図の
一例である。半導体素子２１はＩＧＢＴ、半導体素子２
２はＦＷＤ、半導体素子２３はダイオードを示し、回路
はこれらの半導体素子２１、２２、２３とインダクタン
ス２４、抵抗２５、コンデンサ２６および電源２７から
構成されている。
【００１９】図６は本発明のシミュレーション方法で計
算したＦＷＤの逆回復波形を示す図である。図５のよう
な回路に含まれるＦＷＤのスイッチング動作時の電流波
形と電圧波形の一例を示す。このシミュレーション波形
は実測波形とよい一致を示した。
算したＦＷＤの逆回復波形を示す図である。図５のよう
な回路に含まれるＦＷＤのスイッチング動作時の電流波
形と電圧波形の一例を示す。このシミュレーション波形
は実測波形とよい一致を示した。
【００２０】
【発明の効果】この発明によれば、直交する半導体素子
差分格子と、非直交の回路格子または格子点番号の二次
元配列（ｉ、ｊ）によって定義された回路格子とを組み
合わせて、半導体素子−回路系を一括して解くことによ
り、複数の半導体素子および外部回路で構成される半導
体素子−回路系において、多数の半導体素子を含む複雑
な回路でも自由に効率良く格子を構成できて、その動特
性を高速且つ高精度で計算できる。また、微分形の回路
方程式を積分形に変換することで一層の解の安定を図る
ことができる。
差分格子と、非直交の回路格子または格子点番号の二次
元配列（ｉ、ｊ）によって定義された回路格子とを組み
合わせて、半導体素子−回路系を一括して解くことによ
り、複数の半導体素子および外部回路で構成される半導
体素子−回路系において、多数の半導体素子を含む複雑
な回路でも自由に効率良く格子を構成できて、その動特
性を高速且つ高精度で計算できる。また、微分形の回路
方程式を積分形に変換することで一層の解の安定を図る
ことができる。
【図面の簡単な説明】
【図１】この発明の一実施例で、複数の半導体装置と回
路を含む全体格子を示す図
路を含む全体格子を示す図
【図２】全体格子を構成する基本の格子を示し、（ａ）
は直交差分格子、（ｂ）は非直交差分格子を示す図
は直交差分格子、（ｂ）は非直交差分格子を示す図
【図３】全体格子の詳細を示した図
【図４】半導体素子の種々の配置例を示す図
【図５】ＩＧＢＴ（絶縁ゲートバイポーラトランジス
タ）とＦＷＤ（フライホイールダイオード）から成るス
イッチング回路図
タ）とＦＷＤ（フライホイールダイオード）から成るス
イッチング回路図
【図６】本発明のシミュレーション方法で計算したＦＷ
Ｄの逆回復波形を示す図
Ｄの逆回復波形を示す図
【図７】従来の結合法による全体格子を示す図
【図８】マトリックスの五対角性について説明した図
で、（ａ）は直交差分格子を示す図、（ｂ）は（ａ）の
全体マトリックスを示す図
で、（ａ）は直交差分格子を示す図、（ｂ）は（ａ）の
全体マトリックスを示す図
１ メニュー半導体素子格子 １ａ メニュー半導体素子格子 ２ メニュー半導体素子格子 ３ 回路格子 ４ 全体格子 １１ 半導体素子格子 １２ 半導体素子格子 ２１ 半導体素子（ＩＧＢＴ） ２２ 半導体素子（ＦＷＤ） ２３ 半導体素子（ダイオード） ２４ インダクタンス ２５ 抵抗 ２６ コンデンサ ２７ 電源 ３１ 電圧波形 ３２ 電流波形 Ａ 格子点 Ｂ 格子点 Ｃ 格子点 Ｄ 格子点 Ｅ 格子点 ａ ヤコビアン ｂ ヤコビアン ｃ ヤコビアン ｄ ヤコビアン ｅ ヤコビアン
Claims (3)
- 【請求項１】複数の半導体素子と外部回路とが接続され
た半導体素子−回路系で、その動特性を一括して解くデ
バイスシミュレーション方法であって、複数の半導体素
子が互いに独立に分割された直交差分格子と、不規則な
四辺形から成る回路格子とがマトリックスの五対角性を
維持して全体格子中に配置され、該全体格子から導かれ
る単一の全体マトリックスから前記半導体素子−回路系
の動特性を一括して解くことを特徴とする半導体装置の
動特性のシミュレーション方法。 - 【請求項２】複数の半導体素子と外部回路とが接続され
た半導体素子−回路系で、その動特性を一括して解くデ
バイスシミュレーション方法であって、複数の半導体素
子が互いに独立に分割された直交差分格子と、格子番号
の二次元配列（ｉ、ｊ）によって定義された仮想的な回
路格子とがマトリックスの五対角性を維持して全体格子
中に配置され、該全体格子から導かれる単一の全体マト
リックスから前記半導体素子−回路系の動特性を一括し
て解くことを特徴とする半導体装置の動特性のシミュレ
ーション方法。 - 【請求項３】外部回路の動作方程式を積分形に変換し、
この変換した外部回路の動作方程式と半導体素子内部の
状態方程式とを連立させて、半導体素子−回路系の動特
性を一括して解くことを特徴とする請求項１又は２記載
の半導体装置の動特性のシミュレーション方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02339897A JP3641889B2 (ja) | 1997-02-06 | 1997-02-06 | 半導体装置の動特性のシミュレーション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02339897A JP3641889B2 (ja) | 1997-02-06 | 1997-02-06 | 半導体装置の動特性のシミュレーション方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10223879A true JPH10223879A (ja) | 1998-08-21 |
| JP3641889B2 JP3641889B2 (ja) | 2005-04-27 |
Family
ID=12109415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02339897A Expired - Fee Related JP3641889B2 (ja) | 1997-02-06 | 1997-02-06 | 半導体装置の動特性のシミュレーション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3641889B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016037141A1 (en) * | 2014-09-05 | 2016-03-10 | Synopsys, Inc. | Atomic scale grid for modeling semiconductor structures and fabrication processes |
-
1997
- 1997-02-06 JP JP02339897A patent/JP3641889B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2016037141A1 (en) * | 2014-09-05 | 2016-03-10 | Synopsys, Inc. | Atomic scale grid for modeling semiconductor structures and fabrication processes |
| KR20170054439A (ko) * | 2014-09-05 | 2017-05-17 | 시놉시스, 인크. | 반도체 구조들 및 제작 프로세스들을 모델링하기 위한 원자 스케일 그리드 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3641889B2 (ja) | 2005-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Goplen et al. | Efficient thermal placement of standard cells in 3D ICs using a force directed approach | |
| Toyabe et al. | Three-dimensional device simulator CADDETH with highly convergent matrix solution algorithms | |
| JP2017191598A (ja) | Ｉｃ設計のカスタムレイアウトを容易にする方法、非一時的なコンピュータ読取可能な記憶媒体、およびマルチゲート素子のカスタムレイアウトを容易にする方法 | |
| Young et al. | Placement constraints in floorplan design | |
| JPH08329284A (ja) | 有限差分法における三角形および四面体メッシュ発生方法 | |
| Morel et al. | State variable modeling of the power pin diode using an explicit approximation of semiconductor device equations: A novel approach | |
| Azar et al. | The current sharing optimization of paralleled IGBTs in a power module tile using a PSpice frequency dependent impedance model | |
| CN1218981A (zh) | 半导体处理器件仿真方法和存储仿真程序的存储介质 | |
| Osterman et al. | Placement for reliability and routability of convectively cooled PWBs | |
| JP2000101063A (ja) | シミュレーション方法、シミュレータ、シミュレーションプログラムを記録した記録媒体および半導体装置の製造方法 | |
| Chen et al. | Simultaneous timing-driven placement and duplication | |
| Raghuram | Computer simulation of electronic circuits | |
| JP3641889B2 (ja) | 半導体装置の動特性のシミュレーション方法 | |
| Liang et al. | An object-oriented approach to device simulation-FLOODS | |
| Wu et al. | One-dimensional non-quasi-static models for arbitrarily and heavily doped quasi-neutral layers in bipolar transistors | |
| Sudo et al. | CAD systems for VLSI in Japan | |
| KR100299883B1 (ko) | 반도체디바이스의시뮬레이션방법 | |
| Grasser et al. | Hydrodynamic mixed-mode simulation | |
| Ning et al. | An improved planar module automatic layout method for large number of dies | |
| KR102661977B1 (ko) | 복수의 소자 구조 파일을 사용하는 3차원 원통형 반도체 소자에 대한 시뮬레이션 시스템 및 그 방법 | |
| JP3161140B2 (ja) | 半導体装置の動特性シミュレ−ション方法 | |
| JP7353253B2 (ja) | 半導体装置の電気特性を解析する方法およびシステム | |
| Yabuta et al. | Numerical analysis of breakdown voltage using quasi three dimensional device simulation | |
| JP2024121404A (ja) | 解析システム及び解析方法 | |
| JPH0786556A (ja) | 四面体分割方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041019 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050117 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |