JPH1022824A - 位相同期回路 - Google Patents

Abstract

(57)【要約】 【課題】 位相同期を高速モードと定常モードとで切り
替えると、モードの切り替え前後でループ定数が変化し
て雑音が発生していた。 【解決手段】 基準信号をＲで分周した第１の信号を出
力するＲ分周器１２、フィードバック信号をＮで分周し
た第２の信号を出力するＮ分周器１１、第１の信号と第
２の信号の位相差信号を出力するＰＣ１９、位相差信号
に基づいて充放電信号を出力するＣＰ１３、充放電信号
に基づいて制御信号を出力するループフィルタ１４、制
御信号に基づいてフィードバック信号を出力するＶＣＯ
１５、分周器１１、１２の位相比較周波数を高速モード
では定常モードの２ｎ倍、ＣＰ１３における位相比較感
度を１／２ｎ倍になるように制御するモード制御器１８
とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、位相同期回路に関
する。

【０００２】

【従来の技術】近年、普及してきた携帯電話等の移動体
通信の高周波回路において、ＰＬＬ（Phase Locked Loo
p ）回路による高周波の周波数シンセンサイザが用いら
れている。そして、このような高周波回路では、通話チ
ャネルの選択や、送信と受信との切り替え等の各種制御
動作を行う上で、周波数の切り替えを高速に行うことが
要求される。

【０００３】図５に、従来のＰＬＬ回路の構成を示す。
温度保証型水晶発振器（以下、ＴＣＸＯという）６から
クロック信号が出力されてＲ分周器２（Ｒは２以上の整
数）に入力され、１／Ｒに分周された信号が生成されて
位相比較器（以下、ＰＣという）７に入力される。一
方、電圧制御発振器（以下、ＶＣＯという）５から出力
されたフィードバック信号がＮ分周器１（Ｎは２以上の
整数）に入力され、１／Ｎに分周されてＰＣ７に入力さ
れる。ＰＣ７は、Ｒ分周器２の出力信号に対するＮ分周
器１の出力信号の位相のずれを検出し、位相差信号をチ
ャージポンプ回路（以下、ＣＰという）３に出力する。
ＣＰ３は、この位相差信号に基づいて充放電信号を生成
し、ループフィルタ４に出力する。ループフィルタ４
は、充放電信号に基づいて内蔵するコンデンサを充放電
し、平滑した直流電圧信号を生成してＶＣＯ５に出力す
る。ＶＣＯ５は、入力された電圧信号に対応した周波数
を持つフィードバック信号を出力してＮ分周器１にフィ
ードバックする。

【０００４】ところで、ＰＬＬ回路ではループの固有周
波数及び感度から成るループ定数の設定により、ロック
アップが決定される。そして、理論上はループの固有周
波数が高い程、ロックアップが高速化される。

【０００５】しかし、実際の回路は回路の持つ非線形性
が原因で、高速化するにも限界がある。ＰＬＬ回路の有
するＣＰは、入力信号と基準信号との間の位相のずれに
応じてループフィルタ内のコンデンサを充放電させるた
めに、充放電信号としてパルス状の電流をループフィル
タに出力する。このパルス状の電流が、ループフィルタ
によって平滑化される。ロックアップの初期段階では、
位相誤差が大きいため、ＣＰからはパルス幅の大きい電
流が出力されている。このため、ロックアップの高速化
のために固有周波数を高くしようとしてループフィルタ
の時定数を小さく設計すると、パルス電流が十分に平滑
されず、大きなリップル電圧を発生する。リップル電圧
が大きいと、電源電圧Ｖccの範囲内でクランプすること
ができずに電源電圧Ｖccのレベルでクランプされてしま
い、ロックアップ初期時の実効的な位相比較器感度が低
下することになる。例えば、電源電圧Ｖccを３Ｖとする
と、通常の手法で時定数を小さく設定した場合にはリッ
プル電圧は４Ｖ以上となり、電源電圧Ｖccを越えること
になる。

【０００６】このような問題を回避しようとして、電源
電圧Ｖccを高く設定すると、消費電流が増加し、また装
置の寸法やコストの増大を招く。

【０００７】上述したような、リップル電圧が電源電圧
Ｖccを越える問題を回避するため、従来は次のような手
法を用いていた。

【０００８】ロックアップ初期時には、通常時よりも位
相比較周波数を高く設定し、位相比較感度は通常時と同
等、あるいは通常時よりも高く設定する。

【０００９】ロックアップ初期時には位相比較周波数が
高く、位相比較器感度が同じかあるいは高い。このた
め、位相比較周波数と位相比較器感度を掛けた値は高く
なり、この値により定まるループ定数である固有周波数
及び制動係数が高くなる。これにより、高速ロックアッ
プが可能となる。通常動作時には、ロックアップ初期時
よりも位相比較周波数が低くなり、位相比較器感度は同
じ又は低くなるため、ループ定数の固有周波数は低くな
り、上述したようなリップル電圧は減少しノイズが低減
される。

【００１０】しかし、このようなロックアップ初期時と
通常時とで固有周波数を変える手法を用いた場合にも、
次のような問題があった。

【００１１】第１に、ロックアップ初期時には、固有周
波数が高くなるだけではなく、もう一つのループ定数で
ある制動係数も高くなる。このため、入力信号の位相が
基準信号の位相からオーバシュートした後に落ち着いて
ほぼ一致するまでに時間がかかり、高速化が達成されな
くなる。

【００１２】一般に、ＰＬＬ回路では制動係数は約０．
９が最適であるとされている。ところが、ロックアップ
初期時と通常時とでループ定数が異なるため、両モード
で制動係数を最適に設定することができなかった。

【００１３】第２に、通常動作時におけるロックアップ
が遅くなるという問題があった。例えば、携帯電話等で
は１．６０７ＧＨｚから１．６３１ＧＨｚの間に９６０
個のチャネルが存在し、チャネルを切り替える時には２
５ｋＨｚという一定の周波数間隔でロックアップする必
要がある。通常動作時にはこの周波数間隔でロックアッ
プするが、ロックアップ初期時には本来の周波数間隔か
ら少しオフセットした周波数でロックアップさせること
で高い位相比較周波数を実現させている。このため、ロ
ックアップ初期時には、ロックアップさせるべき基準の
周波数に誤差が存在し、通常動作モードに切り替えた後
にロックアップするまでにタイムラグが発生する。特
に、通常動作時には固有周波数及び制動係数とも小さく
なるため、よりロックアップの低速化を招く。

【００１４】第３に、モード切り替え時には上述したよ
うにループ定数が変化する。このことが、ループの外乱
要素となって、一時的に周波数誤差を大きくする結果と
なっていた。

【００１５】さらには、モード切り替え時にロックアッ
プの不連続点が発生したり、ループフィルタの誘電吸収
によってスプリアス増加するといった問題もあった。

【００１６】本発明は上記事情に鑑みてなされたもの
で、ロックアップの高速化及び雑音の低減を達成するこ
とが可能な位相同期回路を提供することを目的とする。

【００１７】

【課題を解決するための手段】本発明の位相同期回路
は、基準信号を与えられて第１の所定値で分周した第１
の信号を出力する第１の分周器と、フィードバック信号
を与えられて第２の所定値で分周した第２の信号を出力
する第２の分周器と、前記第１の信号と前記第２の信号
とを与えられてそれぞれの位相を比較し、位相差信号を
出力する位相比較器と、前記位相差信号に基づいて充放
電信号を生成し出力するチャージポンプと、前記充放電
信号に基づいて内蔵する容量を充電又は放電し、制御信
号を出力するループフィルタと、前記制御信号に基づい
た周波数の前記フィードバック信号を出力する電圧制御
発振器と、動作状態を高速モードと定常モードとの間で
切り替える場合、前記第１、第２の分周器における位相
比較周波数を高速モードでは定常モードの２ｎ倍になる
ようにし、前記チャージポンプにおける位相比較感度を
高速モードでは定常モードの１／２ｎ倍になるように制
御するモード制御器とを備えることを特徴としている。

【００１８】あるいは、本発明の位相同期回路は、第１
の分周器、第２の分周器、位相比較器、チャージポン
プ、ループフィルタ、電圧制御発振器と、さらに、前記
位相比較器において前記第１の信号と前記第２の信号の
それぞれの位相を比較した結果、位相差が第３の所定値
以下になった場合にはロックアップ信号を出力するロッ
クアップ検出器、前記ロックアップ検出器が前記ロック
アップ信号を出力すると、前記第１、第２の分周器と前
記チャージポンプとにモード切り替え信号を出力するモ
ード制御器とを備え、前記第１の分周器は前記モード切
り替え信号を与えられると、前記第１の所定値を１／２
ｎ倍した値で前記基準信号を分周して前記第１の信号を
出力し、前記第２の分周器は前記モード切り替え信号を
与えられると、前記第２の所定値を１／２ｎ倍した値で
前記フィードバック信号を分周して前記第２の信号を出
力し、前記チャージポンプは前記モード切り替え信号を
与えられると、前記充放電信号の電流量を２ｎ倍にする
ことを特徴としている。

【００１９】ここで前記チャージポンプは、前記モード
切り替え信号を入力される第１の入力端子と、前記位相
差信号を入力される第２、第３の入力端子と、前記充放
電信号を出力して前記ループフィルタに与える出力端子
と、第１の電源端子と第１のノードとの間に接続され、
前記モード切り替え信号により出力電流量を制御される
第１の定電流源と、第２の電源端子と第２のノードとの
間に接続され、前記モード切り替え信号により出力電流
量を制御される第２の定電流源と、第１の電源端子と前
記第２のノードとの間に直列に両端が接続された第１、
第２のＰチャネルトランジスタであって、前記第１のＰ
チャネルトランジスタのゲートは第２の電源端子に接続
され、前記第２のＰチャネルトランジスタのゲートは前
記第２のノードに接続された、前記第１、第２のＰチャ
ネルトランジスタと、前記第１のノードと第２の電源端
子との間に直列に両端が接続された第１、第２のＮチャ
ネルトランジスタであって、前記第１のＮチャネルトラ
ンジスタのゲートは第１のノードに接続され、前記第２
のＮチャネルトランジスタのゲートは前記第１の電源端
子に接続された、前記第１、第２のＮチャネルトランジ
スタと、第１、第２の電源端子の間に直列に両端が接続
された第３、第４のＰチャネルトランジスタ及び第３、
第４のＮチャネルトランジスタであって、前記第３のＰ
チャネルトランジスタのゲートは前記第２の入力端子に
インバータを介して接続され、前記第４のＰチャネルト
ランジスタのゲートは前記第２のノードに接続され、前
記第３のＮチャネルトランジスタのゲートは前記第１の
ノードに接続され、前記第４のＮチャネルトランジスタ
のゲートは前記第３の入力端子に接続され、前記第４の
Ｐチャネルトランジスタの一端と前記第３のＮチャネル
トランジスタの一端との接続ノードに前記出力端子が接
続された、前記第３、第４のＰチャネルトランジスタ及
び第３、第４のＮチャネルトランジスタとを備えたもの
であってもよい。

【００２０】あるいは、前記チャージポンプは、前記モ
ード切り替え信号を入力される第１の入力端子と、前記
位相差信号を入力される第２の入力端子と、第１の電源
端子と第２の電源端子との間に直列に複数のスイッチン
グ素子が接続された少なくとも２つの電流経路と、前記
第１及び第２の入力端子に接続され、前記モード切り替
え信号と前記位相差信号とに基づいて、前記スイッチン
グ素子の開閉を切り替える論理回路と、それぞれの前記
電流経路における複数の前記スイッチング素子の接続ノ
ードと前記ループフィルタの入力端子とを接続する出力
端子とを備え、前記論理回路は前記モード切り替え信号
に従い高速モードで動作するときは、前記電流経路のう
ちのｐ個の電流経路に含まれる前記スイッチング素子の
開閉を前記位相差信号に基づいて切り替えて前記出力端
子を充電又は放電して前記充放電信号を出力し、定常モ
ードで動作するときは、前記電流経路のうちのｑ個の電
流経路に含まれる前記スイッチング素子の開閉を前記位
相差信号に基づいて切り替えることを特徴とするもので
あってもよい。

【００２１】また、前記ｎの値は２であることが望まし
い。

【００２２】

【発明の実施の形態】以下、本発明の一実施の形態につ
いて図面を参照して説明する。

【００２３】先ず、本発明の位相同期回路は高速モード
と定常モードとで動作を切り替える。高速モードでは定
常モードよりも位相比較周波数を高くし、逆に位相比較
器感度は定常モードよりも低く設定する。このようにし
て、位相比較周波数と位相比較器感度とを乗算した値
が、高速モードと定常モードとで一定となるようにし、
ループ常数（固有周波数及び制動係数）が一定を維持す
るようにする。

【００２４】ここで、位相比較周波数を高速モードでは
定常モードよりも２n （ｎは１以上の整数）倍高くし、
位相比較器感度を高速モードでは定常モードよりも１／
２ｎ低いと設定することが望ましい。さらには、ｎを１
にした場合には、モードによる違いが小さく、ｎを３以
上にすると所望の周波数間隔でロックアップすることが
できない場合がある。そこで、一般にはｎを２に設定す
るのが望ましい。

【００２５】図１に、第１の実施の形態による位相同期
回路の構成を示す。本実施の形態は、ＴＣＸＯ１６、Ｎ
分周器１１、Ｒ分周器１２、ＰＣ１９、ＣＰ１３、ルー
プフィルタ１４、ＶＣＯ１５の他に、モード制御器１
８、ロックアップ検出器（以下、ＬＤという）１７をさ
らに備えている。

【００２６】ＴＣＸＯ１６からクロック信号が出力され
てＲ分周器１２に入力され、定常モードでは１／Ｒに分
周された信号が生成されてＰＣ１９に入力される。高速
モードでは、クロック信号は分周器により２ｎ／Ｎに分
周される。

【００２７】一方、ＶＣＯ１５から出力されたフィード
バック信号がＮ分周器１１に入力される。定常モードで
は、フィードバック信号はＮ分周器１１により１／Ｎに
分周され、高速モードでは２ｎ／Ｎに分周されて、ＰＣ
１９に出力される。

【００２８】ＰＣ１９は、Ｎ分周器１１からの出力とＲ
分周器１２からの出力との間の位相差を比較し、位相の
ずれを示す位相差信号を生成してＣＰ１３に出力する。
ＣＰ１３は、位相差信号に基づいて充放電信号を生成
し、ループフィルタ１４に出力する。ＣＰ１３の充放電
信号は、ループフィルタ１４が有するコンデンサを充電
するためのパルス状の電流信号であって、この電流量は
位相比較感度に対応する。定常モードにおける位相比較
感度を１とすると、高速モードにおける位相比較感度は
１／２ｎである。よって、充放電信号の電流量は、高速
モードでは定常モードの約１／２ｎとなる。

【００２９】ループフィルタ１４は、充放電信号に基づ
いて内蔵するコンデンサを充放電し、充放電信号を平滑
した直流電圧信号を生成してＶＣＯ１５に出力する。Ｖ
ＣＯ１５は、入力された電圧信号に基づいた周波数を持
つフィードバック信号を発生し、Ｎ分周器１１にフィー
ドバックする。

【００３０】ＬＤ１７は、Ｎ分周器１１が出力した信号
と、Ｒ分周器１２が出力した基準信号との位相のずれを
検出し、ずれ量が所定値以下になるとロックしたことを
示すロックアップ検出信号をモード制御器１８に出力す
る。モード制御器１８は、ロックアップ検出信号を入力
される前は、位相比較器が高速モードで動作し、ロック
検出信号が入力された時点から定常モードで動作するよ
うにモード切り替え信号を出力する。即ち、ＬＤ１７が
ロック検出信号をモード制御器１８に出力すると、モー
ド制御器８はこの位相同期回路の動作モードを高速モー
ドから定常モードに切り替えるためのモード切り替え信
号を生成し、Ｎ分周器１１、Ｒ分周器１２及びＣＰ１３
に出力する。

【００３１】上述したように、Ｎ分周器１１及びＲ分周
器１２は、モード切り替え信号を入力される前の段階で
は、位相同期回路を高速モードで動作させるために、位
相比較周波数を定常モードよりも２ｎ倍高く設定してい
る。モード切り替え信号を入力されると、Ｎ分周器１１
及びＲ分周器１２は定常モードにおける位相比較周波
数、即ち、Ｎ分周器１１はフィードバック信号を１／Ｎ
に分周し、Ｒ分周器１２はクロック信号を１／Ｒに分周
した信号を出力する。

【００３２】ＣＰ１３は、モード切り替え信号を入力さ
れる前段階では高速モードで動作し、位相比較感度が定
常モードの１／２ｎとなるように充放電信号の電流量は
約１／２ｎであり、モード切り替え信号を入力されると
定常モードに切り替わり、位相比較感度が高速モード時
の２ｎ倍となるように電流量は約２ｎ倍となる。

【００３３】このように、第１の実施の形態によれば、
高速モードと定常モードとにおいて、位相比較周波数と
位相比較感度とを乗算した値が一定であるため、ループ
定数は一定値を維持する。これにより、ループ定数であ
る固有周波数と制動係数は一定に保たれるので、いずれ
のモードにおいても制動係数を最適値に設定することが
でき、ロックアップの高速化が実現される。

【００３４】また、高速モードから定常モードに切り替
える時には、上述したように高速モードにおいて周波数
誤差が存在するため、切り替え後のロックアップを高速
化することが重要である。本実施の形態では、ループ定
数が一定であるため高速化が可能であり、切り替え後の
ロックアップ時間を短縮することができる。

【００３５】いずれのモードにおいてもループ定数が一
定であることから、切り替え前後における位相は連続的
に変化し、不連続点は存在せず、ループに外乱を与えな
い。よって、モード切り替え時にも周波数誤差を小さく
抑制することができる。

【００３６】次に、本発明の第２の実施の形態につい
て、図２を用いて説明する。

【００３７】本実施の形態は、図１に示された第１の実
施の形態において、ループフィルタ１４の構成を図２に
示されるように限定したものに相当する。入力端子３１
はモード制御器１８の出力端子に接続されており、入力
端子３２及び３３はＰＣ１９の二つの出力端子に接続さ
れている。入力端子３１は、定電流電源３５及び３６の
制御端子に接続され、モード制御器１８から出力された
モード切り替え信号を定電流電源３５及び３６にそれぞ
れ与える。入力端子３２は、ＰＣ１９の位相比較結果に
応じて出力端子４５を充電すべきときにハイレベルを受
けるもので、この信号はインバータ３４を介してＰチャ
ネルトランジスタ４１のゲートに入力される。入力端子
３３は、ＰＣ１９の位相比較結果に応じて出力端子４５
を放電すべきときにハイレベルを受けるもので、この信
号はＮチャネルトランジスタ４４のゲートに入力され
る。

【００３８】電源電圧Ｖcc端子と接地電圧Ｖss端子との
間には、Ｐチャネルトランジスタ３７及び３８の両端
と、定電流電源３６の両端が直列に接続され、これと並
列に、定電流電源３５の両端と、Ｎチャネルトランジス
タ３９及び４０の両端が直列に接続され、さらにこれと
は並列に、Ｐチャネルトランジスタ４１及び４２、Ｎチ
ャネルトランジスタ４３及び４４の両端が直列に接続さ
れている。トランジスタ３７のゲートは接地され、トラ
ンジスタ３８及び４２のゲートは定電流電源３６の一端
に接続され、トランジスタ３９及び４３のゲートは定電
流電源３５の一端に接続され、トランジスタ４０のゲー
トは電源電圧Ｖcc端子に接続されている。トランジスタ
４２及び４３の共通接続されたドレインは、出力端子４
５に接続されている。

【００３９】このような構成を有するＣＰ１３の動作
は、以下のようである。モード制御器１８からモード切
り替え信号が出力され、入力端子３１を介して定電流電
源３５及び３６の制御端子に入力される。定常モードで
動作するときは、高速モードよりも２ｎ倍の電流が流れ
るように定電流電源３５及び３６が制御される。

【００４０】入力端子３２にハイレベル、入力端子３３
にロウレベルの信号がＰＣ１９より入力されると、トラ
ンジスタ４１、４２がオンし、トランジスタ４３及び４
４がオフして出力端子４５が充電され、ハイレベルの充
放電信号が出力端子４５よりループフィルタ１４に出力
される。この場合は、ループフィルタ１４のコンデンサ
が充電される。

【００４１】逆に、入力端子３２にロウレベル、入力端
子３３にハイレベルの信号がＰＣ１９より入力される
と、トランジスタ４１、４２がオフし、トランジスタ４
３及び４４がオンして出力端子４５が放電され、ロウレ
ベルの充放電信号がループフィルタ１４に与えられ、ル
ープフィルタ１４内のコンデンサが放電される。

【００４２】ここで、出力端子４５が充放電される速度
は、定電流電源３５及び３６の出力電流量に対応する。
即ち、高速モードでは定電流原３５及び３６の出力電流
量が小さく、トランジスタ４２又は４３のオン時の閾値
に対するゲート電圧の絶対値が小さい。この結果、トラ
ンジスタ４２又は４３の導通抵抗が大きく、出力端子４
５を充電又は放電する電流量が小さくなる。逆に、定常
モードでは定電流源３５及び３６の出力電流量が大き
く、トランジスタ４２又は４３のオン時の閾値に対する
ゲート電圧の絶対値が大きい。よって、トランジスタ４
２又は４３の導通抵抗は小さく、出力端子４５を充放電
する電流量が大きくなる。

【００４３】次に、本発明の第３の実施の形態は、ＣＰ
１３が図３に示される構成を備えている。入力端子５１
及び５２はＰＣ１９の出力端子に接続され、入力端子５
３はモード制御器１８の出力端子に接続されている。

【００４４】電源電圧Ｖcc端子と接地電圧Ｖss端子との
間には、定電流電源５４、Ｎチャネルトランジスタ６２
及びＮチャネルトランジスタ６３の両端が直列に接続さ
れ、これと並列に、Ｐチャネルトランジスタ６０及び６
１、定電流源５５の両端が直列に接続され、さらにこれ
と並列にＰチャネルトランジスタ６６及び６７とＮチャ
ネルトランジスタ６８及び６９の両端が接続され、これ
と並列にＰチャネルトランジスタ７０及び７１とＮチャ
ネルトランジスタ７２及び７３の両端が接続されてい
る。トランジスタ６０のゲートは接地され、トランジス
タ６３のゲートは電源電圧Ｖcc端子に接続され、トラン
ジスタ６６のゲートはインバータ６４の出力端子に接続
され、トランジスタ６１、６７及び７１のゲートは定電
流源５５の一端に接続され、トランジスタ６２、６８及
び７２のゲートは定電流源５４の一端に接続されてい
る。トランジスタ７０のゲートはインバータ６５の出力
端子、トランジスタ７３のゲートはＮＯＲ回路５９の出
力端子にそれぞれ接続されている。

【００４５】入力端子５１は、ＮＯＲ回路５６の一方の
入力端子とＮＯＲ回路５７の一方の入力端子に接続さ
れ、ＮＯＲ回路５６の他方の入力端子は接地され、ＮＯ
Ｒ回路５７の他方の入力端子は入力端子５３に接続され
ている。ＮＯＲ回路５８の一方の入力端子は入力端子５
２に接続され、他方の入力端子は接地されている。ＮＯ
Ｒ回路５９の一方の入力端子は入力端子５２に接続さ
れ、他方の入力端子は入力端子５３に接続されている。
ＮＯＲ回路５６の出力端子はインバータ６４の入力端子
に接続され、ＮＯＲ回路５７の出力端子はインバータ６
５の入力端子に接続されている。

【００４６】上述した第２の実施の形態では、モードの
切り替えに伴う位相比較感度の制御を、定電流源の出力
電流量を変えることで行っている。これに対し、本実施
の形態では、トランジスタ６０〜６３、トランジスタ６
６〜６９、トランジスタ７０〜７３のうち、定常モード
にのみ動作するものがあり、これにより出力端子７４を
充放電する速度を変えている。

【００４７】高速モードでは、入力端子５３にロウレベ
ルの信号が入力され、定常モードではハイレベルの信号
が入力される。

【００４８】高速モードでは、トランジスタ６０〜６３
及びトランジスタ７０〜７３が入力端子５１及び５２か
ら入力された位相比較信号に応じてオン・オフする。入
力端子５１にハイレベル、入力端子５２にロウレベルが
入力されたときは、トランジスタ６６及び６７がオフ
し、トランジスタ６８及び６９がオンする。入力端子５
１にロウレベル、入力端子５２にハイレベルが入力され
たときは、トランジスタ６６及び６７がオンし、トラン
ジスタ６８及び６９がオフする。

【００４９】しかし、トランジスタ７０のゲートにはハ
イレベル、トランジスタ７３のゲートにはロウレベルの
信号が入力されて、トランジスタ７０〜７３は位相比較
信号にかかわらずオフ状態にある。この結果、出力端子
７４はトランジスタ６６〜６９によってのみ充電又は放
電される。

【００５０】定常モードでは、トランジスタ７０のゲー
トにはロウレベル、トランジスタ７３のゲートにはハイ
レベルの信号が入力され、共にオンする。これにより、
トランジスタ６６〜６９のみならず、トランジスタ７０
〜７３も、入力端子５１及び５２から入力される位相比
較信号に応じてオン・オフ動作をする。この結果、出力
端子７４はトランジスタ６６〜６９とトランジスタ７０
〜７３によって充放電されるので、高速モードよりも充
放電速度が高速化される。モードによる速度の比率は、
トランジスタ６６〜７３のサイズを変えることで、所望
の値に設定することができる。

【００５１】第１〜第３の実施の形態では、動作を開始
した時点では高速モードで動作し、ＬＤ１７がロックア
ップを検出すると定常モードで動作する。これに対し、
第４の実施の形態では、定常モードと高速モードとの間
を自在に切り替えることが可能である。特に、携帯電話
等においてチャネルを切り替える場合には、チャネルを
切り替えた直後は高速モードで動作し、ロックアップす
ると定常モードで動作し、さらにチャネルを切り替えた
時には高速モードで動作してロックアップ後に定常モー
ドで動作するようにする必要があるので、本実施の形態
を適用することは有効である。

【００５２】この第４の実施の形態は、図４に示される
ような構成を備え、モード制御器１８の動作をＣＰＵ２
１が制御器２２を介して制御する点に特徴がある。

【００５３】位相同期回路が高速モードで動作すべきで
あるとＣＰＵ２１が判断すると、その旨を制御器２２に
通知する。制御器２２は、高速モードで動作させるため
のモード切り替え信号を出力するようにモード制御器１
８を制御する。モード制御器１８は、高速モードで動作
するようにモード切り替え信号をＮ分周器１１及びＲ分
周器１２、ＣＰ１３に出力する。ロックアップしたこと
をＬＤ１７が検出すると、上述した第１〜第３の実施の
形態と同様にモード制御器１８にその旨を通知する。モ
ード制御器１８は、定常モードで動作するようにモード
切り替え信号をＮ分周器１１及びＲ分周器１２、ＣＰ１
３に出力して位相比較周波数と位相比較感度を制御す
る。

【００５４】次に、チャネルを切り替えた場合のように
再び高速モードにする必要がある時は、ＣＰＵ２１が制
御器２２にその旨を通知し、制御器２２はモード制御器
１８に高速モードで動作させるためのモード切り替え信
号を出力させる。このように、第４の実施の形態によれ
ば、ロックアップ後に定常モードで動作していた状態か
ら、チャネルの切り替え等があった場合には、ＣＰＵ２
１からの指示により高速モードで動作するように制御す
ることが可能である。この場合にも、モード切り替えの
前後においてループ定数は一定であるため、外乱が生じ
るのを防ぐことができる。

【００５５】上述した実施の形態は一例であって、本発
明を限定するものではない。例えば、図２又は図３に示
されたチャージポンプの回路構成は一例であり、チャー
ジポンプの位相比較感度をモードに応じて制御し得るも
のであれば、他の構成によるものであってもよい。

【００５６】

【発明の効果】以上説明したように、本発明の位相同期
回路は、位相を同期させる動作動作を開始した時点は位
相比較周波数が定常モードよりも２ｎ倍高い高速モード
で動作し、ロックアップ後には定常モードで動作し、両
モードの切り替え時にもループ定数が一定を保つように
高速モードでは定常モードの１／２ｎ倍の位相比較感度
で動作するため、ループ切り替え時に外乱が発生するの
を防止し、ロックアップの高速化及び雑音の低減を達成
することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態による位相同期回路
の構成を示したブロック図。

【図２】本発明の第２の実施の形態による位相同期回路
の構成を示したブロック図。

【図３】本発明の第３の実施の形態による位相同期回路
の構成を示したブロック図。

【図４】本発明の第４の実施の形態による位相同期回路
の構成を示したブロック図。

【図５】従来の位相同期回路の構成を示したブロック
図。

【符号の説明】

１１、１２ Ｎ分周器 １３ ＣＰ １４ ループフィルタ １５ ＶＣＯ １６ ＴＣＸＯ １７ ＬＤ １８ モード制御器 ２１ ＣＰＵ ２２ 制御器 ３１〜３３、５１〜５３ 入力端子 ３５、３６、５４、５５ 定電流源 ５６〜５９ ＮＯＲ回路 ３７、３８、４１、４２、６０、６１、６６、６７、７
０、７１ Ｐチャネルトランジスタ ３９、４０、４３、４４、６２、６３、６８、６９、７
２、７３ Ｎチャネルトランジスタ ３４、６４、６５ インバータ ４５、７４ 出力端子

Claims (5)

【特許請求の範囲】
1. 【請求項１】基準信号を与えられて第１の所定値で分周
   した第１の信号を出力する第１の分周器と、 フィードバック信号を与えられて第２の所定値で分周し
   た第２の信号を出力する第２の分周器と、 前記第１の信号と前記第２の信号とを与えられてそれぞ
   れの位相を比較し、位相差信号を出力する位相比較器
   と、 前記位相差信号に基づいて充放電信号を生成し出力する
   チャージポンプと、 前記充放電信号に基づいて内蔵する容量を充電又は放電
   し、制御信号を出力するループフィルタと、 前記制御信号に基づいた周波数の前記フィードバック信
   号を出力する電圧制御発振器と、 動作状態を高速モードと定常モードとの間で切り替える
   場合、前記第１、第２の分周器における位相比較周波数
   を高速モードでは定常モードの２ｎ（ｎは１以上の整
   数）倍になるようにし、前記チャージポンプにおける位
   相比較感度を高速モードでは定常モードの１／２ｎ倍に
   なるように制御するモード制御器と、 を備えることを特徴とする位相同期回路。
2. 【請求項２】基準信号を与えられて第１の所定値で分周
   した第１の信号を出力する第１の分周器と、 フィードバック信号を与えられて第２の所定値で分周し
   た第２の信号を出力する第２の分周器と、 前記第１の信号と前記第２の信号とを与えられてそれぞ
   れの位相を比較し、位相差信号を出力する位相比較器
   と、 前記位相差信号に基づいて充放電信号を生成し出力する
   チャージポンプと、 前記充放電信号に基づいて内蔵する容量を充電又は放電
   し、制御信号を出力するループフィルタと、 前記制御信号に基づいた周波数の前記フィードバック信
   号を出力する電圧制御発振器と、 前記位相比較器において前記第１の信号と前記第２の信
   号のそれぞれの位相を比較した結果、位相差が第３の所
   定値以下になった場合にはロックアップ信号を出力する
   ロックアップ検出器と、 前記ロックアップ検出器が前記ロックアップ信号を出力
   すると、前記第１、第２の分周器と前記チャージポンプ
   とにモード切り替え信号を出力するモード制御器とを備
   え、 前記第１の分周器は前記モード切り替え信号を与えられ
   ると、前記第１の所定値を１／２ｎ倍した値で前記基準
   信号を分周して前記第１の信号を出力し、前記第２の分
   周器は前記モード切り替え信号を与えられると、前記第
   ２の所定値を１／２ｎ倍した値で前記フィードバック信
   号を分周して前記第２の信号を出力し、前記チャージポ
   ンプは前記モード切り替え信号を与えられると、前記充
   放電信号の電流量を２ｎ倍にすることを特徴とする位相
   同期回路。
3. 【請求項３】前記チャージポンプは、 前記モード切り替え信号を入力される第１の入力端子
   と、 前記位相差信号を入力される第２、第３の入力端子と、 前記充放電信号を出力して前記ループフィルタに与える
   出力端子と、 第１の電源端子と第１のノードとの間に接続され、前記
   モード切り替え信号により出力電流量を制御される第１
   の定電流源と、 第２の電源端子と第２のノードとの間に接続され、前記
   モード切り替え信号により出力電流量を制御される第２
   の定電流源と、 第１の電源端子と前記第２のノードとの間に直列に両端
   が接続された第１、第２のＰチャネルトランジスタであ
   って、前記第１のＰチャネルトランジスタのゲートは第
   ２の電源端子に接続され、前記第２のＰチャネルトラン
   ジスタのゲートは前記第２のノードに接続された、前記
   第１、第２のＰチャネルトランジスタと、 前記第１のノードと第２の電源端子との間に直列に両端
   が接続された第１、第２のＮチャネルトランジスタであ
   って、前記第１のＮチャネルトランジスタのゲートは第
   １のノードに接続され、前記第２のＮチャネルトランジ
   スタのゲートは前記第１の電源端子に接続された、前記
   第１、第２のＮチャネルトランジスタと、 第１、第２の電源端子の間に直列に両端が接続された第
   ３、第４のＰチャネルトランジスタ及び第３、第４のＮ
   チャネルトランジスタであって、前記第３のＰチャネル
   トランジスタのゲートは前記第２の入力端子にインバー
   タを介して接続され、前記第４のＰチャネルトランジス
   タのゲートは前記第２のノードに接続され、前記第３の
   Ｎチャネルトランジスタのゲートは前記第１のノードに
   接続され、前記第４のＮチャネルトランジスタのゲート
   は前記第３の入力端子に接続され、前記第４のＰチャネ
   ルトランジスタの一端と前記第３のＮチャネルトランジ
   スタの一端との接続ノードに前記出力端子が接続され
   た、前記第３、第４のＰチャネルトランジスタ及び第
   ３、第４のＮチャネルトランジスタと、 を備えたことを特徴とする請求項２記載の位相同期回
   路。
4. 【請求項４】前記チャージポンプは、 前記モード切り替え信号を入力される第１の入力端子
   と、 前記位相差信号を入力される第２の入力端子と、 第１の電源端子と第２の電源端子との間に直列に複数の
   スイッチング素子が接続された少なくとも２つの電流経
   路と、 前記第１及び第２の入力端子に接続され、前記モード切
   り替え信号と前記位相差信号とに基づいて、前記スイッ
   チング素子の開閉を切り替える論理回路と、 それぞれの前記電流経路における複数の前記スイッチン
   グ素子の接続ノードと前記ループフィルタの入力端子と
   を接続する出力端子とを備え、 前記論理回路は前記モード切り替え信号に従い高速モー
   ドで動作するときは、前記電流経路のうちのｐ（ｐは１
   以上の整数）個の電流経路に含まれる前記スイッチング
   素子の開閉を前記位相差信号に基づいて切り替えて前記
   出力端子を充電又は放電して前記充放電信号を出力し、
   定常モードで動作するときは、前記電流経路のうちのｑ
   （ｑはｐより大きい整数）個の電流経路に含まれる前記
   スイッチング素子の開閉を前記位相差信号に基づいて切
   り替えることを特徴とする請求項２記載の位相同期回
   路。
5. 【請求項５】前記ｎの値は２であることを特徴とする請
   求項１乃至４のいずれかに記載の位相同期回路。