JPH1022830A - ディジタル変調器 - Google Patents

Abstract

(57)【要約】 【課題】 本発明は、任意の周波数領域の量子化雑音を
低減可能とする。 【解決手段】 デジタルの変調データをデジタルの変調
信号に変調し（２）、さらに、デジタルの変調信号を量
子化手段により量子化した後、Ｄ／Ａ変換して（４）ア
ナログの変調信号として出力するデジタル変調器におい
て、量子化手段（３）は、前記デジタルの変調信号のビ
ット数を減じる量子化器本体（８）と、量子化に伴う量
子化雑音が挿入されたときに、１つ以上設定されたある
周波数成分の量子化雑音に対するゲインを低減し、か
つ、信号に対するゲインは１となる伝達関数に表現され
た処理を実行する信号処理部（７，９）とを備えたデジ
タル変調器である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はディジタル変調
器、更に詳しくは量子化雑音が低減するように改良した
ディジタル変調器に関するものである。

【０００２】

【従来の技術】最近、π／４ＤＱＰＳＫ等のディジタル
変調器では、変調精度を向上させるためにディジタルの
ベースバンドフィルタを使用する方式が多くなってい
る。特に信号発生器では変調精度に対する要求が高いた
め、従来からディジタルフィルタが用いられてきた。

【０００３】ディジタルフィルタを用いた変調器の場
合、ディジタルフィルタの出力であるディジタルデータ
は、さらに、量子化され、Ｄ／Ａ変換器等を介して最終
的にアナログの変調信号，例えばＩ／Ｑ信号、ＦＭ信
号、ＡＭ信号等に変換される。

【０００４】ここで、Ｄ／Ａ変換器におけるＤ／Ａ変換
速度と分解能は相反するが、この種の変調装置において
は、ある程度以上のＤ／Ａ変換速度の高速性を確保する
必要がある。したがって、通常、Ｄ／Ａ変換器のビット
数は、有限であり、また、ディジタルフィルタの出力の
ビット数より少ないビット数となる。

【０００５】したがって、Ｄ／Ａ変換器に入力されるま
での段階で、取り扱いディジタルデータの量子化が行わ
れることとなり、これにより量子化雑音が付加される。
ここで、単純に四捨五入や切捨てなどにより量子化した
場合、一般に白色の量子化雑音が付加される。つまり、
ディジタルフィルタで非常に大きな減衰量を実現しても
最終的なアナログ変調信号には雑音が存在する。

【０００６】ところで、無線通信では一般に周波数分割
多重が行われており、変調器においては自ら送信しない
周波数チャネルへの漏洩電力を低くおさえる必要があ
る。しかし、前記の白色の量子化雑音が存在する場合、
アナログフィルタで除去することが困難な隣接周波数チ
ャネルへの漏洩電力が発生する。

【０００７】よって、ディジタル変調器において量子化
雑音の影響が顕著なものは隣接チャネル漏洩電力であ
る。しかし、上述したように、ディジタルフィルタで非
常に大きな減衰量を実現しても最終的なアナログ信号に
は量子化雑音が挿入されるため、これにより隣接チャネ
ル漏洩電力が劣化していた。

【０００８】一方、Ｄ／Ａ変換器の量子化雑音を低減す
る手法としてΔΣ変調方式といわれる方式がある。これ
は例えばディジタルフィルタ〜Ｄ／Ａ変換器間にディジ
タルデータの量子化を行うΔΣ変調器を一種の量子化装
置として挿入することで実現される。なお、ベースバン
ド信号の帯域制限はあくまでディジタルフィルタにより
行われるものである。まず、１次ΔΣ変調は、図２
（ａ）の構成において、

【０００９】

【数２】 となる。ここで、ｑは量子化器本体８で量子化する際に
発生する量子化雑音で一般に白色のスペクトルである。
図２（ａ）は図２（ｂ）の等価回路に変形することがで
きる。ここで、Ｆ_x は入力信号ｘに対するゲイン、Ｆ_q
は量子化雑音ｑに対するゲインであり、

【００１０】

【数３】 となる。サンプリング周波数よりも十分低い周波数ωに
おいて、１−ｚ^-1の大きさはほぼωＴ（Ｔ：サンプリン
グ周期）となるので周波数が低いほど量子化雑音Ｆ_q ｑ
が小さくなる。このときのノイズシェーピング特性は図
１３に示すようになる。

【００１１】図１３は量子化装置としてΔΣ変調を用い
たときのノイズシェーピング特性を示す図である。同様
にｎ次（以下、ｎ₀ 次と示す）ΔΣ変調は

【００１２】

【数４】 となり、サンプリング周波数よりも十分低い周波数ωに
おいて、（１−ｚ^-1）ⁿ⁰の大きさはほぼ（ωＴ）ⁿ⁰とな
るので、次数ｎ₀ が大きいほど低周波における量子化雑
音が小さくなる。すなわち周波数０付近の量子化雑音を
より大きく低減できる。

【００１３】

【発明が解決しようとする課題】このように、ΔΣ変調
方式は、周波数０付近の量子化雑音を低減するものある
ため、隣接チャネル周波数における雑音低減効果は少
い。したがって、ΔΣ変調を用いたディジタル変調器で
あっても、量子化雑音による隣接チャネル漏洩電力の劣
化を有効に防止することは困難であった。

【００１４】また、Ｄ／Ａ変換器の後にアナログフィル
タを挿入して隣接チャネル周波数における雑音を低減す
ることは可能であるが、信号帯域にアナログフィルタの
影響が生じるため変調精度を重視する信号発生器では問
題となっていた。

【００１５】本発明は、このような実情を考慮してなさ
れたもので、任意の周波数領域の量子化雑音を低減可能
とし、隣接チャネル周波数における雑音を低減すること
等ができるディジタル変調器を提供することを目的とす
る。

【００１６】

【課題を解決するための手段】上記課題を解決するため
に、請求項１に対応する発明は、ディジタルの変調デー
タに基づいてディジタルの変調信号を生成し、さらに、
ディジタルの変調信号を量子化手段により量子化した
後、Ｄ／Ａ変換してアナログの変調信号を出力するディ
ジタル変調器において、量子化手段は、ディジタルの変
調信号の分解能を減じる量子化器本体と、１つ以上設定
されたある周波数成分における量子化に伴う量子化雑音
を低減し、かつ、信号に対する伝達関数は１となる処理
を実行する信号処理部とを備えたディジタル変調器であ
る。

【００１７】また、請求項２に対応する発明は、請求項
１に対応する発明において、信号処理部は、ΔΣ変調を
行う処理をその一部に含むディジタル変調器である。さ
らに、請求項３に対応する発明は、ディジタルフィルタ
処理によりディジタルの入力データに応答したディジタ
ルの変調信号を出力する変調信号発生部と、ディジタル
の変調信号を量子化する量子化手段と、量子化されたデ
ィジタル変調信号をアナログの変調信号に変換して出力
するＤ／Ａ変換器とを備えたディジタル変調器におい
て、量子化手段は、変調信号発生部の出力からＤ／Ａ変
換器の入力までの信号ルートに、下記（３０）式の演算
をする第１の信号処理部及び変調信号発生部から出力さ
れるディジタル変調信号のもつ分解能をＤ／Ａ変換器の
もつ分解能に合せて出力する量子化器本体を有し、Ｄ／
Ａ変換器の入力から変調信号発生部の出力までの帰還ル
ートに、下記（３１）式の演算を行う第２の信号処理部
を有し、さらに、変調信号発生部と第１の信号処理部の
間に変調信号発生部の出力と第２の信号処理部の出力を
合成して第１の信号処理部へ入力せしめる合成手段とを
備えたディジタル変調器である。

【００１８】

【数５】 （作用）したがって、まず、請求項１に対応する発明の
ディジタル変調器においては、変調されたディジタル変
調信号を量子化する際、所定の周波数成分の量子化雑音
を低減するように設定することができる。このとき、信
号に対するゲインは１であるので、信号自体の歪みが生
じることはない。このような量子化を実現できる伝達関
数としては、例えば以下のような式が考えられる。

【００１９】

【数６】

【００２０】このような量子化を実行できるディジタル
変調器を用いたときには、量子化雑音を低減する周波数
成分を調整することで、例えば隣接チャネル漏洩電力の
劣化を防止することができる。

【００２１】また、請求項２に対応する発明のディジタ
ル変調器においては、請求項１に対応する発明と同様に
作用する他、ΔΣ変調を行う伝達関数をその一部に含ん
でいるので、周波数０における量子化雑音を有効に低減
させることができる。つまりΔΣ変調の周波数０付近の
量子化雑音を低減する効果をも合わせ持っている。この
ような量子化を実現できる伝達関数としては、例えば以
下のような式が考えられる。

【００２２】

【数７】

【００２３】なお、これらの式の伝達関数を有する構成
も請求項１には含まれる。さらに、請求項３に対応する
発明のディジタル変調器においては、量子化器本体もよ
り、変調信号発生部の出力からＤ／Ａ変換器の入力まで
の信号ルートに、上記（３０）式の演算をする第１の信
号処理部及び変調信号発生部から出力されるディジタル
変調信号のもつ分解能がＤ／Ａ変換器のもつ分解能に合
せて出力される。

【００２４】また、第２の信号処理部により、Ｄ／Ａ変
換器の入力から変調信号発生部の出力までの帰還ルート
に、上記（３１）式の演算が行われる。さらに、合成手
段により、変調信号発生部と第１の信号処理部の間に変
調信号発生部の出力と第２の信号処理部の出力が合成さ
れて第１の信号処理部へ入力される。

【００２５】

【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。 （発明の第１の実施の形態）図１は本発明の第１の実施
の形態に係るディジタル変調器の構成例を示すブロック
図である。

【００２６】同図に示すように、このディジタル変調器
１は、入力された変調データに基づいて変調を行うディ
ジタル変調部２と、ディジタル変調部２からの入力信号
ｘを入力し、この入力信号ｘをＤ／Ａ変換器４のビット
数に量子化し出力信号ｙとして出力する量子化装置３
と、この出力信号ｙをＤ／Ａ変換するＤ／Ａ変換器４
と、Ｄ／Ａ変換されたデータにフィルタ処理を施し、変
調信号であるアナログ信号を出力するアナログフィルタ
５とによって構成されている。

【００２７】なお、ディジタル変調部２には、いわゆる
ベースバンドフィルタであるディジタルフィルタが設け
られ、当該ディジタルフィルタが用いられて帯域制限が
行われている。

【００２８】同ディジタル変調器１において、量子化を
実行し、ディジタルデータのビット数を少なくする量子
化装置３についてさらに詳しく説明する。図２は本実施
の形態のディジタル変調器に適用した量子化装置の一般
化した構成及びその等価回路を示す図である。

【００２９】同図（ａ）に示すように、この量子化装置
３は、信号合成器６と、信号処理部７と、量子化器本体
８と、信号処理部９とによって構成されている。信号合
成器６は、入力信号ｘと信号処理部９から出力された信
号とを信号合成する加算器（もしくは減算器）である。
同図では、入力信号ｘに対し、信号処理部９から出力さ
れた信号を差し引く例が示されている。なお、入力信号
ｘはＤ／Ａ変換器の分解能よりも高精度なディジタルデ
ータである。

【００３０】信号処理部７は、信号合成器６にて合成さ
れた信号を入力し、伝達関数Ｇの処理を実施するよう構
成されている。量子化器本体８は、信号処理部７から出
力された信号に対して四捨五入等により量子化を行い、
出力信号ｙのビット数に丸める操作をするよう構成され
ている。ここで、量子化を白色の量子化雑音ｑの付加で
表している。なお、出力信号ｙはＤ／Ａ変換器４の分解
能に量子化されたディジタルデータである。

【００３１】信号処理部９は、出力信号ｙを再び入力
し、伝達関数Ｈの処理を実施するよう構成されている。
このように、この量子化装置３は、フィードバックルー
プを形成し、

【００３２】

【数８】 と表される。Ｆ_x は入力信号ｘに対するゲイン、Ｆ_q は
量子化雑音ｑに対するゲインである。ゲインＦ_x 及びゲ
インＦ_q を用いて図２（ａ）に示す量子化装置３の等価
回路を示したのが図２（ｂ）である。

【００３３】本実施形態では任意の周波数における量子
化雑音を低減する量子化装置３について説明するが、次
にこの量子化装置３における伝達関数Ｇ，Ｆ、ゲインＦ
_x ，Ｆ_q を示す。

【００３４】

【数９】 となる。ここでＴはサンプリング周期である。信号に対
するゲインＦ_x は１であるので、信号は忠実に出力され
る。つまり信号の歪みは生じない。量子化雑音に対する
ゲインＦ_q は、周波数応答｜Ｆ_q （ω）｜に変換すると

【００３５】

【数１０】 となり、周波数ω₁ でゼロとなる。例えばω₁ Ｔ＝２π
×０．１２５のときの｜Ｆ_q （２πｆ）｜は図３によう
になる。

【００３６】図３は本実施の形態の量子化装置を用いた
ときのノイズシェーピング特性を示す図である。なお、
同図の横軸はサンプリング周波数で規格化した周波数も
のである。

【００３７】同図からわかるように、周波数ω₁ 付近の
量子化雑音が低減される。Ｇ，Ｈの係数を変えることに
より任意の周波数ω₁ の付近の量子化雑音を低減するこ
とが可能となる。ω₁ を隣接チャネル周波数に設定する
と、隣接チャネル周波数付近の量子化雑音が低減され
る。次にこのような量子化装置３を実現する具体的な構
成例を示す。まず、式（１２）、（１３）において２ｃ
ｏｓω₁ Ｔ＝ａ₁ とおくとＧ，Ｈは

【００３８】

【数１１】 となる。これをブロック図で表したのが図４である。

【００３９】図４は本実施の形態における量子化装置の
具体的な構成例を示すブロック図である。同図におい
て、伝達関数Ｇ，すなわち信号処理部７に対応する構成
として、処理部１０が設けられ、伝達関数Ｈ，すなわち
信号処理部９に対応する構成として、処理部１１が設け
られている。

【００４０】処理部１０に入力した信号は、信号合成器
１２において信号合成器１６からの出力信号と合成され
量子化装置本体８及び遅延部１３に出力される。ここで
遅延部１３，１５等、同図に示すｚ^-1は１サンプル（時
間Ｔ）の遅延であり、例えばＤフリップフロップで構成
される。

【００４１】遅延部１３にて遅延された信号は、乗算器
１４及び遅延部１５に入力される。乗算器１４では、係
数ａ₁ が掛けられ、一方、遅延部１５では１サンプル分
遅延され、両者の出力が信号合成器１６にて合成され
て、信号合成器１２に出力される。

【００４２】次に処理部１１に入力した信号はまず遅延
部１７にて遅延され、乗算器１８及び遅延部１９に入力
される。乗算器１８では、係数ａ₁ が掛けられ、一方、
遅延部１９では１サンプル分遅延され、両者の出力が信
号合成器２０にて合成されて、信号合成器６に出力され
る。

【００４３】以上のように構成された量子化装置を適用
したディジタル変調器においては、図３に示すように、
周波数ω₁ において量子化雑音が０となる。そこで、本
実施形態のディジタル変調器では、量子化装置３におい
て隣接チャネルの周波数付近の量子化雑音を低減するよ
うに上記周波数ω₁ を設定し、しかるのち変調データの
変調、量子化、Ｄ／Ａ変換等を行いアナログ信号である
変調信号を出力する。

【００４４】上述したように、本発明の実施の形態に係
るディジタル変調器は、量子化器本体と、（１２），
（１３）式に示す伝達関数を実現する処理部１０，１１
を設けたので、信号に対するゲインＦ_x は１であり、変
調信号を忠実に出力することができるとともに、量子化
雑音に対するゲインＦ_q は周波数ω₁ でゼロとなり、周
波数ω₁ 付近の量子化雑音を低減することができる。

【００４５】また、Ｇ、Ｈの係数を変えることにより任
意の周波数ω₁ の量子化雑音を低減することができる。
したがって、例えば隣接チャネルの周波数付近の量子化
雑音が低減するように雑音低減周波数成分を設定するこ
とができる。

【００４６】また、本装置を例えば信号発生器の一部と
して使用すれば、隣接チャネル選択度の測定範囲を拡大
させることができる。 （発明の第２の実施の形態）第１の実施の形態において
は、ある任意の周波数における量子化雑音を低減できる
ディジタル変調器について説明した。本実施形態では、
量子化雑音の低減可能な周波数が複数であるディジタル
変調器について説明する。

【００４７】このディジタル変調器の全体構成及び量子
化装置の一般化した構成は、図１、図２に示す第１の実
施の形態の場合と同様である。複数の周波数における量
子化雑音を低減する手法を以下に示す。まず、量子化雑
音を低減する周波数をω_i （ｉ＝１，２，…，ｎ）とす
る。

【００４８】

【数１２】 とすれば、周波数応答｜Ｆ_q （ω）｜は

【００４９】

【数１３】 となり、複数の周波数で量子化雑音が低減される。上記
Ｆ_q を実現するＧ、Ｈは、ａ_i ＝２ｃｏｓω_i Ｔとする
と

【００５０】

【数１４】 となる。ここでｎは１以上の整数で、ｎ＝１の場合は発
明の第１の実施形態となる。

【００５１】ここで示された（２２），（２３）式が複
数の周波数における量子化雑音を低減可能な量子化装置
３の信号処理部７，９に用いられるべき伝達関数Ｇ，Ｈ
の一般式である。

【００５２】ここで、例えばｎ＝２、ω₁ Ｔ＝２π×
０．１２５、ω₂ Ｔ＝２π×０．２５とすると｜Ｆ_q
（２πｆ）｜は図５に示すようになる。図５は本実施の
形態の量子化装置を用いたときのノイズシェーピング特
性の一例を示す図である。なお、同図の横軸はサンプリ
ング周波数で規格化した周波数である。

【００５３】同図からわかるように、周波数ω₁ 及びω
₂ 付近の量子化雑音が低減される。周波数ω₁ 及びω₂
を隣接チャネル周波数及び次隣接チャネル周波数に設定
すると、隣接チャネル及び次隣接チャネル周波数付近の
量子化雑音が低減される。このように周波数ω₁ 及びω
₂ 付近で量子化雑音を低減させる量子化装置３を実現す
る具体的な構成例を示す。

【００５４】図６は本実施の形態における量子化装置の
具体的な構成例を示すブロック図である。同図におい
て、伝達関数Ｇ，すなわち信号処理部７に対応する構成
として、処理部２１が設けられ、伝達関数Ｈ，すなわち
信号処理部９に対応する構成として、処理部２２が設け
られている。

【００５５】処理部２１は、図４に示す第１の実施の形
態の量子化装置における処理部１０と同様な処理部を２
つ直列に接続したものである。なお、この直列に接続さ
れる処理部の一方はａ₁ に対応しもう一方がａ₂ に対応
する。

【００５６】処理部２２は、処理部２３、処理部２４及
び処理部２５の３つの部分で構成されている。処理部２
３は、量子化器本体８からの信号を１サンプル分遅延
し、処理部２４に入力する。

【００５７】処理部２４は、乗算器２６と、遅延部２７
と、信号合成器２８と、信号合成器２９と、乗算器３０
と、遅延部３１と、信号合成器３２とによって構成され
ている。

【００５８】この処理部２４に入力された信号は、乗算
器２６，遅延部２７及び信号合成器２８に入力される。
乗算器２６は、入力信号にａ１を掛けて信号合成器２９
に出力する。

【００５９】遅延部２７は、入力信号を遅延し、信号合
成器２９，遅延部３１及び乗算器３０に出力する。遅延
部２７から入力された入力信号に対し、遅延部３１は遅
延を施し乗算器３０はａ１を掛けて出力する。

【００６０】信号合成部２８は、処理部２２及び乗算器
３０からの入力信号を合成し、信号合成器３２に出力す
る。この出力信号は、信号合成器３２において遅延部３
１からの信号と合成され、処理部２５に出力される。

【００６１】一方、信号合成器２９においては、乗算器
２６及び遅延部２７からの信号が合成され、処理部２５
に出力される。処理部２５は、乗算器３３と、遅延部３
４と、信号合成器３５と、信号合成器３６とによって構
成されている。

【００６２】まず、処理部２４の信号合成器３２からの
信号が乗算器３３及び遅延部３４に入力される。一方、
処理部２４の信号合成器２９からの信号が信号合成器３
５に入力される。

【００６３】乗算器３３において、処理部２４の信号合
成器３２からの信号にａ２が掛けられ、信号合成器３５
に出力される。信号合成器３５では乗算器３３からの信
号及び処理部２４の信号合成器２９からの信号が合成さ
れて信号合成器３６に入力される。

【００６４】そして、信号合成器３５及び遅延部３４か
らの信号が合成されて信号合成器６に出力される。以上
は、（２２），（２３）式に示す一般式において、ｎ＝
２の場合で説明したが、次に、この一般式に対応する量
子化装置３の具体的な構成について説明する。まず、
（２２），（２３）式に示す伝達関数Ｇ，Ｈをハードウ
ェア構成に適した形に変形すると、

【００６５】

【数１５】

【００６６】これをブロック図で表すと図７に示すよう
になる。図７は本実施の形態に係るディジタル変調器に
適用した一般式に対応する量子化装置の具体的な構成例
を示すブロック図である。

【００６７】同図において、伝達関数Ｇ，すなわち信号
処理部７に対応する構成として、処理部４０が設けら
れ、伝達関数Ｈ，すなわち信号処理部９に対応する構成
として、処理部４１が設けられている。

【００６８】処理部４０は、図４に示す第１の実施の形
態の量子化装置における処理部１０と同様な処理部をｎ
個直列に接続したものである。各処理部は、それぞれａ
₁ ，ａ₂ ，．．．ａ_n に対応している。

【００６９】処理部４１は、図５に示す量子化装置の処
理部２２における処理部２３と同様な処理部４３と、図
５の処理部２４と同様な処理部４４＃１〜処理部４４＃
ｎと、図５の処理部２５と同様な処理部４５とによって
構成されている。

【００７０】処理部４３の出力は処理部４４＃１に入力
されている。また、処理部４４＃１における出力は処理
部４４＃２に入力されている。このとき、図５の処理部
２４の信号合成器２９の出力に相当する出力が、同処理
部２４の乗算器２６に相当する乗算器の出力と合成さ
れ、同処理部２４の信号合成器２９に相当する信号合成
器に入力している。

【００７１】以下、処理部４４＃２から処理部４４＃ｎ
にかけて同様な繰り返し構成が設けられ、処理部４４＃
ｎの出力が処理部４５に入力している。そして、処理部
４５の出力は、処理部４１全体の出力として信号合成器
６に入力される。ところで、（２２），（２３）式の伝
達関数を有する量子化装置において、ｍ個のω_i に同じ
値を設定すると、ω〜ω_i において

【００７２】

【数１６】 となり、ｍ次のノイズシェーピング特性が得られる。例
えば、ω₁ ＝ω₂ ＝２π×０．１２５とすると、ω＝２
π×０．１２５にて２次のノイズシェーピング特性とな
る。同様にして複数の周波数に適用することができ、例
えば、ω₁ ＝ω₂＝２π×０．１２５、ω₃ ＝２π×
０．２５とすると、ω＝２π×０．１２５にて２次、ω
＝２π×０．２５にて１次のノイズシェーピング特性と
なる。

【００７３】そこで、本実施形態のディジタル変調器で
は、量子化装置３において隣接チャネルの周波数付近の
量子化雑音を低減するように上記周波数ω_i を設定し、
しかるのち変調データの変調、量子化、Ｄ／Ａ変換等を
行いアナログ信号である変調信号を出力する。

【００７４】上述したように、本発明の実施の形態に係
るディジタル変調器は、量子化器本体と、（２２），
（２３）式に示す伝達関数を実現する処理部４０，４１
を設けたので、上記発明の実施の形態に係るディジタル
変調器と同様の効果が得られる他、量子化雑音を低減で
きる周波数成分を複数個設定することができる。

【００７５】また、複数の任意の周波数ω_i （ｉ＝１，
２，…，ｎ）にて任意の次数の量子化雑音低減効果を得
ることができる。したがって、より有効に隣接チャネル
漏洩電力の劣化防止等を行うことができる。 （発明の第３の実施の形態）第１、第２の実施の形態に
おいては、ある設定した周波数における量子化雑音を低
減できるデジタル変調器について説明した。本実施形態
では、このような第１，第２実施形態に示した量子化方
式に、ΔΣ変調方式による量子化方式を組み合わせた量
子化方式を用いたデジタル変調器について説明する。

【００７６】このデジタル変調器の全体構成及び量子化
装置の一般化した構成は、図１、図２に示す第１の実施
の形態の場合と同様である。従来技術に示した周波数０
の量子化雑音を低減するｎ₀ 次のΔΣ変調と、第２の実
施形態で示した量子化方法と組み合わせると、

【００７７】

【数１７】 周波数応答｜Ｆ_q （ω）｜は

【００７８】

【数１８】 となり、周波数０とω_i で量子化雑音が低減される。上
記Ｆ_q を実現するＧ，Ｈは、ａ_i ＝２ｃｏｓω₁ Ｔとす
ると

【００７９】

【数１９】 となる。ここでｎ₀ は０以上の整数で、ｎ₀ ＝０の場合
は第２の実施形態となる。

【００８０】ここで、例えば上記（３０），（３１）式
でｎ₀ ＝１、ｎ＝２、ω₁ Ｔ＝２π×０．１２５、ω₂
Ｔ＝２π×０．２５とすると｜Ｆ_q （２πｆ）｜は図８
に示すようになる。

【００８１】図８は本実施の形態の量子化装置を用いた
ときのノイズシェーピング特性の一例を示す図である。
なお、同図の横軸はサンプリング周波数で規格化したも
のである。

【００８２】同図からわかるように、周波数０，ω₁ 及
びω₂ 付近の量子化雑音が低減される。例えば周波数ω
₁ 及びω₂ を隣接チャネル周波数及び次隣接チャネル周
波数に設定すると、送信チャネル（変調信号）、隣接チ
ャネル及び次隣接チャネル周波数付近の量子化雑音が低
減される。このように周波数０，ω₁ 及びω₂ 付近で量
子化雑音を低減させる量子化装置３を実現する具体的な
構成例を示す。

【００８３】図９は本実施の形態における量子化装置の
具体的な構成例を示すブロック図である。同図におい
て、伝達関数Ｇ，すなわち信号処理部７に対応する構成
として、処理部５０が設けられ、伝達関数Ｈ，すなわち
信号処理部９に対応する構成として、処理部５１が設け
られている。

【００８４】処理部５０は、図６に示す第２の実施の形
態の量子化装置における処理部２１と同様な処理部の前
に処理部５２を設けたものである。処理部５２において
は、信号合成器６及び遅延部５４からの信号が合成さ
れ、図６の処理部２１と同様な処理部に入力されるとと
もに、遅延部５４に入力される。遅延部５４で遅延され
ら信号は信号合成器５３に入力される。

【００８５】処理部５１は、図６に示す第２の実施の形
態の量子化装置における処理部２２で、処理部２３と処
理部２４の間に処理部５５を挿入し、さらに信号合成器
５６を設けたものである。

【００８６】処理部５５に処理部２２からの信号が入力
され、この信号は遅延部５７及び信号合成器５８に入力
されるとともに、信号合成器５６に入力される。なお、
信号合成器５６は図６の処理部２４において乗算器２６
と信号合成器２９との間に挿入されたものである。

【００８７】遅延部５７で遅延された信号は、信号合成
器５８に入力され、処理部２２からの信号と合成されて
図６の処理部２４に相当する部分に入力される。以下
は、図６に示す処理部２２の場合と同様に処理される。

【００８８】以上は、（３０），（３１）式に示す一般
式で、ｎ₀ ＝１、ｎ＝２の場合で説明したが、次に、こ
の一般式に対応する量子化装置３の具体的な構成につい
て説明する。まず、（３０），（３１）式に示す伝達関
数Ｇ，Ｈをハードウェア構成に適した形に変形すると、

【００８９】

【数２０】 となり、ブロック図で表すと図１０に示すようになる。

【００９０】図１０は本実施の形態に係るデジタル変調
器に適用した一般化された量子化装置の具体的な構成例
を示すブロック図である。同図において、伝達関数Ｇ，
すなわち信号処理部７に対応する構成として、処理部６
０が設けられ、伝達関数Ｈ，すなわち信号処理部９に対
応する構成として、処理部６１が設けられている。

【００９１】処理部６０は、図７に示す第２の実施の形
態の量子化装置における処理部４０と同様な処理部６３
の前に処理部６２を設けたものである。処理部６２は、
図９に示す処理部５２と同様な処理部がｎ₀ 個直列に接
続されたものである。

【００９２】処理部６１は、図７に示す第２の実施の形
態の量子化装置における処理部４１と同様な処理部に処
理部６４を挿入したものである。その挿入位置は図７の
処理部４１における処理部４３と処理部４４＃１との間
である。

【００９３】処理部６４は、図９に示す処理部５５と同
様な処理部がｎ₀ 個直列に接続されたものである。処理
部６０ならびに処理部６１内において、各処理部の接続
順序は図１０に限定されることはなく、適当に順序を入
れ替えることが可能である。

【００９４】以上に、ｎ₀ 次ΔΣ変調を組み合せた量子
化方法の一般化された構成を示したが、本方式は、第２
の実施形態の場合と同様にして高次のノイズシェーピン
グ特性が可能である。

【００９５】例えばｎ₀ ＝３、ｎ＝３、ω₁ ＝ω₂ ＝２
π×０．１２５、ω₃ ＝２π×０．２５とすると、ω＝
０にて３次、ω＝２π×０．１２５にて２次、ω＝２π
×０．２５にて１次のノイズシェーピング特性となる。
周波数０を含む複数の任意の周波数で任意の次数の特性
が設定可能な最も一般的な形式である。

【００９６】以上のように構成されたデジタル変調器に
おいては、第２の実施形態に示すデジタル変調器と同様
に動作する他、ΔΣ変調と同様なノイズシェーピング特
性がも加えられるように動作する。

【００９７】上述したように、本発明の実施の形態に係
るデジタル変調器は、量子化器本体と、（３０），（３
１）式に示す伝達関数を実現する処理部６０，６１を設
けたので、上記発明の実施の形態に係るデジタル変調器
と同様の効果が得られる他、量子化装置による変調に、
ΔΣ変調を組み込むことができ、周波数成分０における
量子化雑音をも低減するできる。

【００９８】また、周波数０（ｎ₀ 次のΔΣ変調）を含
む複数の任意の周波数ω_i （ｉ＝１，２，…，ｎ）にて
任意の次数の量子化雑音低減効果を得ることができる。
（発明の第４の実施の形態）上述したように（３０），
（３１）式で示される伝達関数Ｇ，Ｈを用いた量子化装
置の具体構成例は図１０に示された。本実施形態では、
同一般化された（３０），（３１）式を第３実施形態と
は別の形に展開して量子化装置３の他の具体的な構成を
示す。

【００９９】したがって、デジタル変調器の全体構成及
び量子化装置の一般化した構成は、図１、図２に示す第
１の実施の形態の場合と同様である。まず、（３０），
（３１）式と同様に基本式である（２９）式のＦ_q をｚ
で展開して、

【０１００】

【数２１】 となり、図１１に示すのような簡単な構成で図１０と同
様な量子化装置が実現できる。

【０１０１】図１１は本発明の第４の実施の形態に係る
デジタル変調器に適用した量子化装置の具体的な構成例
を示すブロック図である。同図において、処理部７０が
伝達関数Ｇに対応し、処理部７１が伝達関数Ｈに対応す
る。

【０１０２】また、（２１）式のＦｑをｚで展開するこ
とにより、図７と同様の量子化装置が実現でき、第２の
実施形態と同様な効果を得ることができる。また例え
ば、（３５），（３６）式において、ｎ₀ ＝１、ｎ＝２
の場合は、

【０１０３】

【数２２】 となり、ブロック図は図１２に示すようになる。

【０１０４】図１２は本実施の形態に係るデジタル変調
器に適用した量子化装置の他の具体的な構成例を示すブ
ロック図である。同図において、処理部８０が伝達関数
Ｇに対応し、処理部８１が伝達関数Ｈに対応する。

【０１０５】以上のように構成されたデジタル変調器に
おいては、第３の実施形態に示すデジタル変調器と同様
に動作する。上述したように、本発明の実施の形態に係
るデジタル変調器は、（２９）式を展開して得られた
（３５），（３６）式に示す伝達関数を用いるようにし
たので、上記発明の実施の形態に係るデジタル変調器と
同様の効果が得られる他、この同様な効果が得るにあた
って、処理部７０，７１を極めて簡単な構成とすること
ができる。

【０１０６】なお、上記各実施の形態において、本発明
に係るデジタル変調器は、主として隣接チャネル漏洩電
力の劣化を防止する目的で量子化雑音を低減させる周波
数を調整する場合を説明したが、本発明の適用範囲はこ
れに限られるものでなく、種々の用途に適用させること
ができる。

【０１０７】例えばまず、ＩＦ周波数における変調信号
を直接生成する変調器において、周波数ω_i をＩＦ周波
数ω_IFにすることによりＩＦ周波数の量子化雑音を低減
し、通常のΔΣ変調器の出力をＩＦ周波数に変換する手
法と同様の効果を奏する変調器を提供することができ
る。

【０１０８】次に、ＩＦ周波数における変調信号を直接
生成する変調器において、周波数ω_i をω_IF±ｍω_s に
設定することにより隣接チャネル周波数の量子化雑音を
低減することができる変調器を提供することができる。
ここでω_s はチャネル周波数間隔である。

【０１０９】また、ＩＦ周波数における変調信号を直接
生成する変調器において、ω_i をω_IF及びω_IF±ｍω_s
に設定することによりＩＦ周波数及び隣接チャネル周波
数の量子化雑音を低減することができる変調器を提供す
ることができる。ここでω_sはチャネル周波数間隔であ
る。

【０１１０】さらに、２進数で表現されるΔΣ変調器の
演算回路において、２ｃｏｓω_i Ｔ＝１／２^m （ｍ＝
０，１，…）となるようにＴを設定することにより乗算
をｍｂｉｔ右シフトに置き換えハードウェア規模または
ソフトの処理時間を低減することができる。さらにま
た、Ｄ／Ａ変換器の出力をアナログフィルタに通して変
調信号を得る変調器において、

【０１１１】

【数２３】 が最小になるようにω₁ を設定することにより、ω₁ を
隣接チャネル周波数そのものに設定する場合と比較して
隣接チャネル漏洩電力を少なくすることができる変調器
を提供することができる。ここでω_L ，ω_U は隣接チャ
ネル帯域の下限と上限の周波数、Ｆ_a （ω）はアナログ
フィルタの周波数特性である。なお、本発明は、上記各
実施の形態及び上記例示に限定されるものでなく、その
要旨を逸脱しない範囲で種々に変形することが可能であ
る。

【０１１２】

【発明の効果】以上詳記したように本発明によれば、任
意の周波数領域の量子化雑音を低減可能とし、隣接チャ
ネル周波数における雑音を低減すること等ができるデジ
タル変調器を提供することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係るデジタル変調
器の構成例を示すブロック図。

【図２】同実施の形態のデジタル変調器に適用した量子
化装置の一般化した構成及びその等価回路を示す図。

【図３】同実施の形態の量子化装置を用いたときのノイ
ズシェーピング特性の一例を示す図。

【図４】同実施の形態における量子化装置の具体的な構
成例を示すブロック図

【図５】本発明の第２の実施の形態の量子化装置を用い
たときのノイズシェーピング特性の一例を示す図。

【図６】同実施の形態における量子化装置の具体的な構
成例を示すブロック図。

【図７】同実施の形態に係るデジタル変調器に適用した
一般式に対応する量子化装置の具体的な構成例を示すブ
ロック図。

【図８】本発明の第３の実施の形態の量子化装置を用い
たときのノイズシェーピング特性の一例を示す図。

【図９】同実施の形態における量子化装置の具体的な構
成例を示すブロック図。

【図１０】同実施の形態に係るデジタル変調器に適用し
た一般化された量子化装置の具体的な構成例を示すブロ
ック図。

【図１１】本発明の第４の実施の形態に係るデジタル変
調器に適用した量子化装置の具体的な構成例を示すブロ
ック図。

【図１２】同実施の形態に係るデジタル変調器に適用し
た量子化装置の他の具体的な構成例を示すブロック図。

【図１３】量子化装置としてΔΣ変調を用いたときのノ
イズシェーピング特性を示す図。

【符号の説明】

１…デジタル変調器 ２…デジタル変調部 ４…Ｄ／Ａ変換器 ３…量子化装置 ６…信号合成器 ７…信号処理部 ８…量子化器本体 ９…信号処理部

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ディジタルの変調データに基づいてディ
   ジタルの変調信号を生成し（２）、さらに、前記ディジ
   タルの変調信号を量子化手段により量子化した後、Ｄ／
   Ａ変換して（４）アナログの変調信号を出力するディジ
   タル変調器において、 前記量子化手段（３）は、 前記ディジタルの変調信号の分解能を減じる量子化器本
   体（８）と、 １つ以上設定されたある周波数成分における量子化に伴
   う量子化雑音を低減し、かつ、信号に対する伝達関数は
   １となる処理を実行する信号処理部（６，７，９）とを
   備えたことを特徴とするディジタル変調器。
2. 【請求項２】 前記信号処理部は、ΔΣ変調を行う処理
   をその一部に含むことを特徴とする請求項１記載のディ
   ジタル変調器。
3. 【請求項３】 ディジタルフィルタ処理によりディジタ
   ルの入力データに応答したディジタルの変調信号を出力
   する変調信号発生部（２）と、前記ディジタルの変調信
   号を量子化する量子化手段（３）と、量子化されたディ
   ジタル変調信号をアナログの変調信号に変換して出力す
   るＤ／Ａ変換器（４）とを備えたディジタル変調器にお
   いて、 前記量子化手段は、 前記変調信号発生部の出力から前記Ｄ／Ａ変換器の入力
   までの信号ルートに、下記（３０）式の演算をする第１
   の信号処理部（７）及び前記変調信号発生部から出力さ
   れるディジタル変調信号のもつ分解能を前記Ｄ／Ａ変換
   器のもつ分解能に合せて出力する量子化器本体（８）を
   有し、 前記Ｄ／Ａ変換器の入力から前記変調信号発生部の出力
   までの帰還ルートに、下記（３１）式の演算を行う第２
   の信号処理部（９）を有し、 さらに、前記変調信号発生部と第１の信号処理部の間に
   前記変調信号発生部の出力と前記第２の信号処理部の出
   力を合成して前記第１の信号処理部へ入力せしめる合成
   手段（６）とを備えたことを特徴とするディジタル変調
   器。 【数１】