JPH10228458A - 構成可能なハードウエア・システム・ドメインを有するマルチプロセッサ・コンピュータ - Google Patents

Abstract

(57)【要約】 【課題】 ソフトウエアおよびハードウエアの観点から
全体を多数の独立ユニットに分離可能なマルチプロセッ
サ・コンピュータを提供すること。 【解決手段】 グローバル・アドレス・ルータおよびグ
ローバル・データ・ルータが別個のシステム・ユニット
群を相互接続する。各システム・ユニットは、それ自体
のプロセッサ群、メモリ、およびＩ／Ｏを有する。ルー
タ群に結合されたドメイン・フィルタが、システム・ユ
ニットの集合を、ドメイン群として、ならびに互いにソ
フトウエア分離およびハードウエア分離を有する、ドメ
インのクラスタ群として、動的に定義する。クラスタ群
は、互いに、動的に定義可能なメモリ範囲を共有するこ
とができる。ドメイン・フィルタは、システム・ユニッ
ト群上、およびグローバル・ルータ群内に、ソフトウエ
アでロード可能なレジスタを有し、ドメイン群およびク
ラスタ群のパラメータを設定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子コンピュータ
に関し、更に特定すれば、多数のプロセッサを可変集合
即ちドメイン群に動的に分離可能とし、処理上の独立性
を得ると共に、ハードウエアのエラーにも拘わらず動作
し続けることを可能にするマルチプロセッサ・アーキテ
クチャに関するものである。

【０００２】

【従来の技術】多数の単純な端末を駆動する集中型メイ
ンフレーム・コンピュータの多くは、パーソナル・コン
ピュータのネットワークによって置き換えられている。
これらのネットワークの殆どは、１台以上のサーバ・コ
ンピュータを組み込んでおり、そのサーバ・コンピュー
タは個々のユーザのためにデータやプログラムを格納し
ている。実際に、サーバは、メインフレームの属性の多
くを引き継いだ、高性能スーパーサーバ(superserver)
に発展しつつある。しかしながら、スーパーサーバは、
ネットワーク型システムにおいては機能が異なってお
り、したがってスーパーサーバのアーキテクチャは、メ
インフレームまたはパーソナル・コンピュータのアーキ
テクチャとは異なるものでなければならない。

【０００３】

【発明が解決しようとする課題】スーパーサーバが他の
アーキテクチャとは領域を異にするのは、それらが１つ
以上のオペレーティング・システム−または１種類のオ
ペレーティング・システムの１つ以上のバージョンを、
異なるジョブのためまたは異なるユーザのために同時に
実行可能でなければならないからである。

【０００４】また、スーパーサーバは、可用性および信
頼性が非常に高くなければならない。これらは、ハード
ウエア・エラーおよびソフトウエア・エラーに対する高
い耐性を有していなければならず、コンピュータが実行
している間はサービスを提供可能であることが望まし
い。パーソナル・コンピュータの単一（または密接に結
合された多数の）プロセッサ・アーキテクチャとは異な
り、更にスーパーコンピュータの大量（超）並列設計と
も異なり、スーパーサーバは、予測不可能な資源要求を
有する、広範囲にわたる多数のしかも多種多様のタスク
を、実行する柔軟性を必要とする。

【０００５】多くの方法では、スーパーサーバは、超大
型コンピュータとしておよび小型コンピュータとして実
行することが要求される。これは、それらのアーキテク
チャに多数の矛盾（競合）する要求を行うことになる。

【０００６】

【課題を解決するための手段】本発明は、前述の問題お
よびその他の関連する問題を、ソフトウエアで構成可能
な「ハードウエア・ドメイン群」によって、ソフトウエ
アおよびハードウエア双方の観点から、コンピュータ全
体を多数の独立ユニットに分離する、総合的なコンピュ
ータ・アーキテクチャを提供する。即ち、異なるドメイ
ンが異なるオペレーティング・システムおよびアプリケ
ーションを、互いに独立して実行するだけでなく、他の
ドメインで発生した致命的（重大）なハードウエア・エ
ラーとは無関係に動作するものである。「クラスタ(clu
ster)」によって、複数のドメインがメモリ・アドレス
の共通範囲を共有することを可能とし、データ転送の高
速化を図る。特権的構成−制御ソフトウエアが、物理的
にコンピュータを変更することなく、コンピュータ資源
を複数のドメインおよびドメイン・クラスタに分割する
こと、およびいずれの時点においても複数のドメインお
よびクラスタを再構成することを、オペレータまたはソ
フトウエア・プロセスに可能にさせる。このアーキテク
チャを用いるコンピュータは、パーソナル・コンピュー
タやワークステーション・コンピュータにおいて共通に
用いられているマイクロプロセッサのような、容易に入
手可能な市販のコンポーネント(commodity component)
で構築することができる。

【０００７】本発明は、完全に分離された環境におい
て、新しいバージョンのソフトウエアの検査（テスト）
を行いつつ、コンピュータの残りの部分で通常のタスク
を継続することが可能である。コンピュータの一部分が
拡張された診断または予防的保守を実行し、その一方
で、残りの部分が同時に通常のユーザ・タスクを実行す
ることができる。同じコンピュータの異なる部分が、異
なるオペレーティング・システム・ソフトウエア（また
は、同じソフトウエアの異なるバージョン、異なるチュ
ーニング（ｔｕｎｉｎｇ）、またはパラメータ設定）の
下で実行可能であり、タイムシェアやデータベース質問
（ｑｕｅｒｙ）、またはオンライン・トランザクション
処理や意思決定支援システムのような、複数の異なる種
類の作業負荷の最適化を図ることができる。

【０００８】コンピュータの各部分は、他の部分のソフ
トウエア・エラーだけでなく、ハード・メモリ・エラー
やアドレス要求ラインの誤動作のようなハードウエアの
障害にも不感応である。本発明によるコンピュータは、
ハードウエアの障害によって、同一ハードウエア・ドメ
イン内にはないいずれのプロセッサやメモリにも、アド
レスまたはデータ信号が誤って転送されることを防止す
ると共に、多くのシステム全体に関係する制御信号が異
なるドメイン内のハードウエアに影響を与えるのを物理
的に防止する。

【０００９】更なる利点も、当業者には明白であろう。
例えば、双方向（対話的）ジョブは、異なるドメインで
実行することにより、バッチ・ジョブから分離すること
ができる。生産（プロダクション）タスクは、１つのド
メインにおいて中断することなく実行し、開発または問
題の分離を他のドメイン内で同時に行うことも可能であ
る。新しくリリースされるソフトウエアの互換性を、古
い版（バージョン）を同時に実行する同じシステム上で
検査することができる。ときには、複数の組織(organiz
ation)が同じシステムを共有し、別個のドメインを使用
し、各々がそれら自体のタスクに対するある程度のレベ
ルの資源占有性を保証することができ、この占有性は、
容易にスケジュールすることが可能であると共に、構成
要素を物理的に置き換えたり、あるいは信号線を手作業
で切り替えることもなく、ソフトウエア制御の下でドメ
インおよびクラスタを再構成するだけで、短い通知をも
って変更することも可能である。

【００１０】端的に言えば、本発明によるコンピュータ
は、多数の個別システム・ユニットを有し、その各々が
プロセッサ、メモリ・セグメント、および／または入出
力アダプタを有する。中央相互接続部が、システム・ユ
ニット間でアドレスおよびデータを移送する。ドメイン
・コントローラが、ドメイン・フィルタを動的に構成
し、互いに独立して機能し、他のドメイン内の重要なハ
ードウエア・エラーにさえも無関係な複数のドメインを
形成する。１つのドメインのプロセッサ、メモリおよび
Ｉ／Ｏは、単一の一元化したコンピュータ・システムと
して機能し、それらの物理的位置は、同じシステム・ユ
ニットにあろうが、異なるシステム・ユニットにあろう
が無関係である。加えて、複数のドメインが動的にクラ
スタに相互接続し、それらのメモリ空間のいくつかまた
は全てを共有することができる。複数のドメインおよび
クラスタは、ソフトウエア制御の下で設定されるレジス
タの内容によって定義される。

【００１１】種々のシステム・ユニット間の通信は全
て、相互接続部上の「トランザクション」として発生す
る。トランザクションはメモリ・アドレスを含むことが
できるが、含まないものもある。通常のメモリ・トラン
ザクションは、非特権的アプリケーション・プログラム
が行うような、潜在的にキャッシュ可能な主メモリに対
して行われる。他のトランザクションは、（キャッシュ
不可能な）システム制御レジスタに対するもの、Ｉ／Ｏ
アダプタが使用するアドレス空間の部分に対するものが
あり、後者のものは、システム・ブート、ＯＳカーネ
ル、およびＩ／Ｏドライバのような、特権モード・コー
ドによってのみアクセス可能である。更に他のトランザ
クションには、割り込みをあげることができる。

【００１２】複数のドメインは、ソフトウエアおよびハ
ードウエア双方において、互いに分離されている。個々
のサブシステムは、複数のシステム・カード、ボード、
または、メモリおよび／またはＩ／Ｏ機能を処理するた
めのハードウエアを潜在的に内蔵可能な他の複数のユニ
ットを備えることができる。個々のシステム・ユニット
は全てが完全なプロセッサの機能全てを内蔵しなければ
ならない訳ではないが、ドメインを形成する１組のユニ
ットは、とりわけ、完全なデータ処理システムの機能全
てを含んでいなければならない。単一のシステム・ユニ
ットが、１つのドメインを形成することもできる。いず
れのシステム・ユニットも、属することができるのは１
つのドメインのみである。ドメインは単一のデータ処理
システムとして機能し、その個々のシステム・ユニット
は互いに秘密を有さない。

【００１３】「ソフトウエアの分離」とは、あるドメイ
ンにおいて実行中のソフトウエアは、サブシステムにお
けるハードウエア障害がない限り、他のドメインで実行
中のソフトウエアに影響を与え得ないことを意味する。
このためには、各ドメインが、他のドメインとは共有し
ない、それ自体の１つの（または複数の）物理的プロセ
ッサ、複数のメモリ・ユニット、およびＩ／Ｏアダプタ
を有することが必要である。各システム・ユニットと共
通アドレス相互接続ハードウエアとの間のドメイン・フ
ィルタ・ハードウエアは、完全なシステム内に潜在的に
含まれる各ユニットに対する別個のビットを含むマスク
・レジスタを有する。これらのビットの状態が、他のシ
ステムのどれが同一ドメインのメンバであるのかを示
す。ユニットのインターフェースは、相互接続部からの
トランザクションが同じドメイン内のシステム・ユニッ
トにおいて発したものである場合にのみ、このトランザ
クションに応答する。このようにサブシステム間で分配
されるハードウエアは、別個のサービス・プロセッサの
ような、サブシステム外のエージェンシによってのみハ
ードウエアが制御可能である限り、ソフトウエアの分離
を保証するには十分である。

【００１４】加えて、「ハードウエアの分離」は、ある
ドメイン内で発生したハードウエア・エラーがコンピュ
ータ内の異なるドメインの動作に影響を与えないことを
示す。ハードウエアの分離は、個々のサブシステム間に
共通バス・アーキテクチャを用いている場合は、実施で
きない。何故なら、障害を発生したサブシステムがバス
全てを停止させる可能性があるからである。したがっ
て、クロスバー(crossbar)および／またはルータのよう
な、切り替え相互接続部をサブシステム間に用いる。１
つのサブシステム内のハードウエア障害は、それが異な
るサブシステムに属するものとして偽装させたり、ある
いは制御信号のパリティ・エラーのような、システム全
体に及ぶ致命的インターフェース信号を発生させる可能
性があるので、サブシステムのハードウエア分離は、サ
ブシステム自体以外に何らかの中央制御ロジックを必要
とし、制御信号の少なくともいくつかを、この中央ロジ
ックと各サブシステム間で１対１（ポイントツーポイン
ト）で結合することが必要となる。相互接続ハードウエ
アもドメイン・マスク・レジスタを有する場合、発生元
のドメイン内の各システムに「有効トランザクション」
信号を生成することができる。これによって、いずれの
ユニットも他のユニットのように偽装することを防止す
る。ソース・ドメイン以外のユニットは全てトランザク
ションを無視するので、これらは他のドメインから発せ
されたハードウエア・エラー信号にエラー状態を発生す
ることができない。相互接続ハードウエア自体における
障害も全てのドメインに影響を与える可能性があるが、
実際には、相互接続部は、サブシステム内のハードウエ
アに比較すると、小型で堅牢である。

【００１５】用途によっては、所定のドメインが、それ
らの個別にアドレス可能なメモリ空間の１つ以上のセグ
メントを共有することにより、互いとの通信に高帯域通
信を必要とする場合がある。本発明は、個別ドメインの
それに類似した特性を有するドメインのクラスタを提供
することができる。１つの個別システム・ユニットはそ
れ自体のクラスタとなることができ、あらゆる単一ユニ
ットは１つのクラスタのみのメンバとなることができ、
クラスタ関係は変化する。また、ドメインは正確に１つ
のクラスタ内にあり、クラスタは１つ以上のドメインを
含む。クラスタ関係が変化し得るものであることの必要
性は、ドメイン間でメモリを共有する際にそれを使用す
ることから生じたものである。ＡがドメインＢ，Ｃにメ
モリをエクスポートする場合、Ｂ，Ｃは相互接続部上で
互いのトランザクションに応答しなければならず、した
がって同じクラスタ内にいなければならない。この要件
は、上述のシステムにおいて、Ａ内の共有メモリからの
データの現在値が実際にＢまたはＣ内のキャッシュに位
置する場合があり、Ｂ内のプロセッサが新しい値をこの
アドレスに書き込む場合、Ｃのキャッシュ内のコピーを
無効化しなければならず、これを達成するためには、Ｃ
はＢからのトランザクションを全て見なければならない
という可能性から生じたものである。

【００１６】クラスタ内のシステム・ユニットは、同じ
クラスタ内の他の各ユニットとメモリを共有する必要は
ないが、同じクラスタ内のユニットとのみメモリの共有
が可能である。システム・ユニットＡがある範囲の共有
アドレスをユニットＢにエクスポートする場合、Ｂは必
然的に同じクラスタにいるが、Ａ，Ｂと同じクラスタに
いるユニットＣは、このアドレス範囲を共有する必要は
ない。同じクラスタ内において、いずれのシステム・ユ
ニットも、トランザクションの発生元ユニットとして、
当該トランザクションを受けるが、このトランザクショ
ンに応答する必要性は必ずしもある訳ではない。即ち、
受信側ユニットはそれをフィルタ(filter)することも可
能である。実際には、複数のドメインは、メモリを共有
するためにのみクラスタ内で結合されており、当該クラ
スタの全てのメンバ・ドメイン内のシステム・ユニット
は全て、当該クラスタ内の全てのユニットからの、この
共有メモリに対応する特定の範囲のメモリ・アドレスに
対する通常のメモリ・トランザクションに応答するよう
に構成されている。共有メモリ自体は、クラスタ内の１
つのシステム・ユニット上に位置し、この範囲を、それ
自体以外のクラスタ内のドメインに「エクスポート」す
ると言う。（ユニットは、常にそれ自体のドメイン内の
ソース・ユニットからのトランザクション全てに応答す
る。これは、ここで用いられる意味では「エクスポー
ト」ではない。この用語は、ドメインの外側から発した
いくつかのメモリ・トランザクションへの応答の追加の
みを意味する。）したがって、システム・ユニットは、
それが異なるメモリ・アドレス範囲にエクスポートする
ユニットからはアクセス不可能な、キャッシュ可能メモ
リを含むことができる。ユニット内のシステム制御レジ
スタ群およびＩ／Ｏ装置群は、異なるドメイン内のユニ
ット群には全くアクセスすることはできない。たとえこ
れらのユニットが同じクラスタに属していてる場合で
も、アクセスすることはできない。

【００１７】クラスタ化によって、各システム・ユニッ
ト上のドメイン・レジスタに、共有メモリ・レジスタが
追加され、どのアドレスが共有されるのか、即ち、当該
クラスタにおける他のドメイン内の少なくとも１つのシ
ステム・ユニットにエクスポートされるのかを示す、範
囲レジスタ群も含むことができる。共有メモリ・レジス
タは、他のユニットのどれが、そのユニットとのアドレ
スの転送を行うことができるのかを示す。したがって、
システム・ユニットが、他のユニットからのトランザク
ションにおいて、アドレスに応答するのは、（ａ）ソー
ス・ユニットが同じドメインのメンバであること、また
は（ｂ）それが同じクラスタのメンバであることが共有
メモリレジスタ内に指定されており、そのアドレスが共
有するように指定されている範囲（あるとすれば）内に
ある場合にのみであり、しかも先に定義したような通常
のメモリ・トランザクションに対してのみ行う。相互接
続部内のドメイン・レジスタは、トランザクションを発
生したユニットと同じクラスタ内にある他のシステム・
ユニット群に有効性確認信号を送出することができる、
ドメイン・クラスタ・レジスタとなる。

【００１８】

【発明の実施の形態】図１は、サーバまたは中型コンピ
ュータに典型的なアーキテクチャを有する従来技術のコ
ンピュータ１００を示す。コンピュータ１００は、マザ
ー・ボードまたはプラグイン・ボード上のプロセッサ１
１０、メモリ用の別個のボード１２０、およびＩ／Ｏア
ダプタ用の別個のボード１３０を有する。データ・バス
１４０およびアドレス・バス１５０が、異なる機能ブロ
ックを共に結合する。制御分配バス１６０は、エラー信
号を含む制御信号を種々のボードに送出する。システム
が大きい場合、起動、診断、および同様の機能に、専用
の制御およびサービス・ユニット１７０を有してもよ
い。

【００１９】バー１０１は、コンピュータ１００のアド
レス空間全体を概略的に表している。プロセッサまたは
プロセッサ群（複数）は、メモリを含むボード即ちユニ
ット１２０に対するアドレスを全て、バス１５０上に送
出する。各ボードは、ある範囲のアドレスに応答するメ
モリを有する。各ボードは、通常メモリ・ボード上の機
械的スイッチまたはレジスタによって設定される、異な
るアドレス範囲を含む。また、プロセッサ１１０は、全
てのボード１３０上のＩ／Ｏアダプタ全てとも通信を行
う。

【００２０】図２は、多数のシステム・ユニット２１０
の各々が、プロセッサ自体の中に、メモリ、および互い
に結合されているＩ／Ｏアダプタ群を含み、当該ユニッ
トが潜在的にそれ自体で完全なコンピュータとして機能
することができるようにした、異なるアーキテクチャ２
００を示す。（しかしながら、システム・ユニットによ
っては、実際に、プロセッサのみ、メモリのみ、Ｉ／Ｏ
のみ、またはそれらの潜在的な全機能の下位の組み合わ
せのいくつかを含むものもある。）個々のシステム・ユ
ニット２１０は、同一ユニット内に、アドレスされたデ
ータを送信するか、あるいはシステム・ユニット群が差
し込まれているセンタプレーン相互接続構造(centerpla
ne interconnect structure)として構築されている、高
速ルータ２４０，２５０上を、同じ複合体内の他のシス
テム・ユニット群に、アドレスされたデータを送信す
る。制御分配バス２６０は、制御信号およびエラー信号
を全てのシステム・ユニット２１０に送出する。このよ
うなコンピュータは、典型的なパーソナル・コンピュー
タまたは中型コンピュータのバス組織に限定されるもの
ではない。例えば、データおよびアドレス・ルータ２４
０，２５０は、通常のポイントツーポイント配線、クロ
ス・ポイント・スイッチ、または多数の調停されたバス
として実施してもよい。システム２００全体は、メモリ
共有対称マルチプロセッサ・システムとして特徴付ける
ことができる。好ましくは、コヒーレントなキャッシュ
機能も用いる。この機構は、多数の従来からの方法で実
現すればよい。Sun Microsystems社から入手可能な市販
のCS6400は、このタイプの機械（マシン）の一例であ
る。

【００２１】バー２０１は、コンピュータ２００のアド
レス空間を示す。各システム・ユニットは、潜在的にそ
れ自体で完全なコンピュータであるが、アドレス・ルー
タ２５０によって与えられる相互接続部は、共通のアド
レス空間全体に、全てのシステム・ユニットを配置す
る。即ち、各システム・ユニット２１０上のあらゆるメ
モリ位置の完全に承認されたアドレスは、他の全てのユ
ニット上のあらゆるメモリ位置のそれとは異なっていな
ければならない。

【００２２】分配バス２６０上のエラー信号およびステ
ータス信号は、システム内のあらゆるユニット２１０に
影響を与える。例えば、エラー訂正コードは、ルータ２
５０上のビット・エラーを訂正し、コードが検出可能で
あるが訂正不可能なその他のエラーに対して致命的エラ
ー信号を生成する。このような致命的エラー信号は、通
常、当該エラーの原因となった障害を単一のシステム・
ユニットまたはルータの場所に閉じこめた場合でも、シ
ステム全体に影響を及ぼす。障害を発生したシステム・
ユニットは、連続的にエラー信号をアサートすることが
でき、システム全体を停止させる。CANCEL（時としてAB
ORTとも呼ぶ）信号が異なる状況を提示する。高性能シ
ステムには、思惑的にマルチサイクル処理を開始し、そ
れらの仮定が正しくなかった場合に処理を取り消すもの
がある。このような単一ドメイン・システムにおいてCA
NCELをアサートすると、システム全体のあるあらゆるユ
ニットを停止させることになる。

【００２３】図３は１つの仮説的なコンピュータ３００
を示し、この中では、図２のユニット２１０に対応する
種々のシステム・ボード３１０が物理的に多数のドメイ
ンに分割され、各々がそれ自体の物理的に別個のデータ
・ルータまたはバス３４０、それ自体のアドレス・ルー
タまたはバス３５０、およびそれ自体の制御分配手段ま
たはバス３６０を有し、その上それ自体のシステム・コ
ントローラ３７０をも有することも可能である。実際に
は、コンピュータ３００は、多数の別々のコンピュータ
即ちドメインＳ１，Ｓ２，Ｓ３となる。加えて、多数の
ドメインは、それらのメモリ・アドレスの一部または全
てを共有して、アドレス・ルータ３５０の領域３５１に
よって示されるような、クラスタを形成することができ
る。図３では、ドメインＳ１は、それ自体が（変性）ク
ラスタＣＡであり、一方ドメインＳ２，Ｓ３は一体とな
ってクラスタＣＢを形成する。これら別々のクラスタの
アドレス空間は互いに重複していてもよく、各々が他と
は独立してそれ自体のオペレーティング・システムを実
行することができ、１つのドメイン・クラスタにおける
メモリ障害またはその他のハードウエア・エラーは、他
のドメイン・クラスタの動作に影響を与えることはな
い。

【００２４】バー３０１，３０２，３０３は、コンピュ
ータ３００のメモリ・アドレス空間が、３カ所の別個の
空間として処理可能であり、そのアドレスのいくらかま
たは全てが互いに重複していてもよいことを示す。加え
て、メモリ・アドレスの中には、３０４，３０５に示す
ように、複数のドメインとの間で、物理的に共有可能な
ものもある。下位の２つのアドレス・ルータ３５０をブ
リッジする領域３５１は、別々のドメイン間で共有され
るメモリアドレスを象徴化したものである。

【００２５】コンピュータ３００では、制御信号の多く
をそれらを適用することができないドメインから分離す
ることができる。したがって、ドメインＳ１内の致命的
エラー（アドレスまたは制御バスにおける訂正不可能な
エラーのような）は、当該ドメイン・クラスタの範囲内
でのみバス３６０上でARBSTOP信号を生成し、ドメイン
Ｓ２，Ｓ３の動作を継続させる。しかしながら、システ
ム３００は、永続的または少なくとも半永続的に手動で
構成されなければならない。即ち、再構成は、ボードの
再配置またはスイッチのリセットのために、システムの
完全な停止および配線のし直しまたは手作業による調節
を必要とする。このシステムは、可変量の資源を有する
異なるドメイン群やクラスタ群に動的にまたは容易に再
構成することはできない。

【００２６】図４は、図２および図３のコンピュータ・
システム２００，３００を背景として構築し、ある例示
環境における本発明の好適な形態の概要を提示する。以
下に述べる詳細の多くは、それ自体本発明の概念に直接
関係するものではないが、この環境において本発明がど
のように機能するのかを理解するのに役立つ。

【００２７】コンピュータ４００は、図３のユニット群
３１０に対応するシステム・ユニット群４１０を有す
る。データ・ルータ４４０は、全てのシステム・ユニッ
ト群４１０を物理的に相互接続する。アドレス・ルータ
４５０および制御バス４６０は、丁度図２におけるよう
に、全てのシステム・ユニット群を物理的に結合する。
コンピュータ４００においては、しかしながら、追加の
ドメイン・フィルタ４８０が、コンピュータ４００を、
互いに独立して動作可能なドメイン群およびクラスタ群
に電子的に分割する。ルータ４５０およびユニット群４
１０間のドメイン・フィルタの配置は、それがアドレス
信号および制御信号に作用しドメインへの分離を達成す
ることを象徴化している。好適な実施態様では、フィル
タ４８０は、アドレス・ルータ４５０の部分を形成する
チップの中に物理的に配置され、ルータ４５０自体は、
部分的にシステム・ユニット４１０内、および部分的に
共通のセンタプレーン構造内に物理的に配置される。ま
た、フィルタ４８０は、データ・ルータ４４０内に位置
する構成要素を含むこともできる。ドメイン・コンフィ
ギュレータ(domain configurator)４２０がフィルタ４
８０と通信し、任意にかつ動的にドメイン群およびクラ
スタ群を設定する。図４における例は、図３の対応する
マップ３０１〜３０３と同じメモリ・アドレス・マップ
４０１〜４０３を有する。

【００２８】後の詳細説明について前もって述べておく
が、マップの隣にある番号は、種々の点におけるアドレ
スを示す。番号は１６進数であり、例示の実施態様で
は、'00 0000 0000'から'0F FFFF FFFF'までに及ぶ。
（図４は、可能な１６のシステム・ユニットの内８個の
みを示すので、この空間の前半である、アドレス'08 00
000000'までのみを含む。）また、システムは、システ
ム・レジスタやＩ／Ｏ装置にアクセスするために、別の
空間として、'10 0000 0000'から'1F FFFF FFFF'のアド
レスも採用している。本発明には関連のない詳細を少し
加えるが、例示のシステム・アーキテクチャは各システ
ム・ユニット４１０に４ギガバイト（ＧＢ）のアドレス
範囲を割り当てている。各範囲は割り当てられた単位番
号に４ＧＢをかけた数で開始するが、ユニット上に実際
に装着されるいずれのメモリも、その割り当てられた範
囲内であればどこから始まってどこで終わってもよい。
これは殆ど常に、実装されたメモリのアドレス範囲にお
いて穴あき状態を生ずる結果となるが、システム４００
はこの状況に容易に対処する。他のシステムは、しかし
ながら、全く異なるメモリ・アーキテクチャを有する本
発明を容易に実施することができる。

【００２９】図５は、図４のシステム・ユニット４１０
を、データ・ルータ４４０、アドレス・ルータ４５０、
およびドメイン・フィルタ４８０の部分と共に示す。こ
れらはシステム・ユニットの一部をなし、これに結合さ
れているものである。図５は、本発明のドメイン・フィ
ルタによって管理される分配器４６０の個々の制御線を
殆ど示していない。図８ないし図１０において、代表的
な制御信号をより詳細に示しかつ検討することにする。
本例では、コンピュータ４００は、実装可能な１６のシ
ステム・ユニット４１０の内８個を有する。

【００３０】システム・ユニット４１０は、コンピュー
タ１００の主要構成要素１１０〜１３０の全てに対し
て、回路基板のような、１つの物理構造上に空間および
配線を含むが、これらの全てが特定のユニットに完全に
または部分的にでさえも設ける必要がある訳ではない。
プロセッサ・サブシステム５１０は、マイクロプロセッ
サ５１１を４個まで有することができ、各々それ自体の
キャッシュ５１２を有する。入出力サブシステム５３０
は２個のシステムＩ／Ｏバス５３１を含み、各々が種々
の従来からのＩ／Ｏアダプタ５３２を制御する。一方、
Ｉ／Ｏアダプタ５３２は、ディスク・ドライブ、端末コ
ントローラ、および通信ポートのような外部Ｉ／Ｏ装置
に、線５３３を結合する。メモリ・サブシステム５２０
は４個までのメモリ５２１のバンクを含み、各対が従来
からのパック／アンパック・モジュール(pack/unpack m
odule)５２２に結合する。完全に汎用なシステム・ユニ
ットの代わりとして、特殊化されたボードも使用可能で
ある。例えば、第１タイプのシステム・ユニットが、プ
ロセッサおよびメモリ・サブシステムに対してのみ配線
および場所を有してもよく、第２タイプが１個以上のＩ
／Ｏサブシステムのみを含むこともあろう。

【００３１】データ・ルータ４４０は、サブシステム５
１０〜５３０間でトランザクション・データの受け渡し
を行う。本実施例では、データ・ルータは、各システム
・ユニット４１０上のローカル部分５４Ｌ０およびセン
タプレーン上に配置されたグローバル部分５４Ｇ０の間
で物理的に分割される。図５において、ラベル５４Ｌ０
は、データ・ルータ４４０の内、構成要素５４Ｌ１〜５
４Ｌ３を有するローカル部分全体を示し、ラベル５４Ｇ
０は、構成要素５４Ｇ１〜５４Ｇ２を有するグローバル
部分全体を示す。

【００３２】ローカル・ルータ５４Ｌ０の各バッファ５
４Ｌ１は、例えば、２５６トランザクションを保持可能
な、少量の高速スタティック・ＲＡＭを有する。その通
常の目的は、アクティビティの可能なバーストに対抗し
て、データの流れの分離および平滑化を行うための保持
行列(holding queue)を提供することである。ローカル
・データ・スイッチ５４Ｌ２は全二重双方向１ｘ４クロ
スバーである。ローカル・データ・アービタ５４Ｌ３
は、グローバル・アービタ５４Ｇ２から許可を受け、せ
いぜい１つのバッファに、対応するトランザクション・
パケットを格納するように命令する。同時に、ローカル
・アービタ５４Ｌ３は、従来からの公正アルゴリズム(f
airness algorithm)を用いて、バッファの１つから待機
中のパケットを選択し、このパケットの代わりに、グロ
ーバル・アービタ５４Ｇ２への送信要求を発生する。グ
ローバル・データ・ルータ５４Ｇ０は、１つのシステム
・ユニットのＬＤＲ５４Ｌ０からのデータを、同一ユニ
ットまたは異なるユニットのＬＤＲ５４Ｌ０に転送す
る。この際、１６ｘ１６のクロスバー・アレイ５４Ｇ１
を用い、これがアービタ５４Ｇ２からの１６組の４ビッ
ト方向制御ロジック(steering logic)を受け取る。下位
では、これを、各システム・ユニット毎に１つとして、
１６個の１６入力マルチプレクサとして実現する。

【００３３】アドレス・ルータ４５０は、各システム・
ユニット４１０上のサブシステム５１０〜５３０間でア
ドレスの受け渡しを行うと共に、あるシステム・ユニッ
トから他のシステム・ユニットへのアドレスの受け渡し
も行う。データ・ルータと同様、５５Ｌ０で示すローカ
ル部分と、グローバル部分５５Ｇ０とを有する。この実
施態様では、アドレス・ルーティングは、ローカル（イ
ントラシステム）およびグローバル（インターシステ
ム）トランザクション双方に対して、同じ経路を進む。
ポート・コントローラ群５５Ｌ１およびメモリ・コント
ローラ５５Ｌ２は、サブシステム５１０〜５３０および
個々のルーティング・スイッチ５５Ｌ３間に、従来から
のインターフェースを設ける。この場合、個々のプロセ
ッサ５１１、Ｉ／Ｏバス５３１、メモリ・ユニット５２
１は、事実上ローカル・アドレス・スイッチ（ＬＡＳ：
local address switch）５５Ｌ３に直接接続されている
と見なしてもよい。ＬＡＳ群５５Ｌ３は、キャッシュ・
コヒーレンシ（ｃａｃｈｅｃｏｈｅｒｅｎｃｙ）のよう
な、多数の通常からの機能を実行する。本発明の目的の
ために、それらの機能は、システム・ユニット内のプロ
セッサ群５１１、Ｉ／Ｏバス群５３１、およびメモリ５
２１からのアドレスの、グローバル・アドレス・ルータ
５５Ｇ０との受け渡しを行うことである。

【００３４】本実施例のアドレス・ルータ４５０のグロ
ーバル部分５５Ｇ０は、１６個のシステム・ユニット間
で共有される４系統のアドレス・バス５５Ｇ１を有す
る。別個のグローバル・アドレス・アービタ５５Ｇ２
が、各ユニット内のローカル・アドレス・アービタ５５
Ｌ４からのトランザクション要求に応答して、各アドレ
ス・バスを種々のシステム・ユニット４１０に割り当て
る。

【００３５】本実施例では、システム・ユニット上の各
ＬＡＳ５５Ｌ３は、線９１５，９２２上の白抜き円によ
って象徴化されているように、４個のＧＡＢ５５Ｇ１の
異なる１つに接続する。アービタ５５Ｌ４は、物理的
に、４個の同一部分から成り、その各々が、線８１１か
らのアクセス要求に応答して、ＧＡＡ５５Ｇ２およびＬ
ＡＳ５５Ｌ３の異なる１つと通信を行う。即ち、アドレ
ス・ルータ４５０の結合されたローカル部分およびグロ
ーバル部分の全体的な機能は、システム・ユニット群４
１０全ての６個のポート（コントローラ５５Ｌ１の各々
から２つ）からの競合する要求間で、４個のＧＡＢ５５
Ｇ１のスケジュールを立てることである。４個のＧＡＢ
５５Ｇ１全てに対する決定は、各システム・ユニットの
ＬＡＡ５５Ｌ４において、互いに対して同時に処理され
る。

【００３６】図６は、図５の通常のポート・コントロー
ラ５５Ｌ１内における、関連するアドレス・ルーティン
グを示す。各コントローラ・チップは、アドレス線およ
び制御線を含み、２個のプロセッサまたは２系統のＩ／
Ｏバスを、４系統のアドレス・バスのいずれかとインタ
ーフェースする。双方向ドライバ／レシーバ６１０が、
アウトバウンド（出）トランザクションを線６１１から
先入れ／先出し（ＦＩＦＯ）バッファ６２０に送出す
る。スイッチ群６２１は、ＦＩＦＯ出力を双方向ドライ
バ／レシーバ６３０に出力し、ＦＩＦＯ出力は線９１１
を通じて図５のローカル・アドレス・ルータ５５Ｌ３に
進む。線９１１からのインバウンド（入）トランザクシ
ョンは、ドライバ／レシーバ６３０からＦＩＦＯ６４０
に進む。マルチプレクサ群６４１は、格納されているト
ランザクションから選択を行い、それらをドライバ／レ
シーバ６１０に送出し、線６１１を通じて送信する。線
８１１はスイッチ群６２１、マルチプレクサ群６４１、
およびポート・コントローラ５５Ｌ１内の他の構成要素
（図示せず）の制御を行う。また、コントローラの構成
要素は、ステータス方法や他の情報を、図５のローカル
・アドレス・アービタ５５Ｌ４に送信する。

【００３７】図７は、図５の通常のメモリ・コントロー
ラ５５Ｌ２の関連部分を示す。このチップは、ポート・
コントローラ５５Ｌ１がＤＲＡＭメモリ・チップ５２１
の４個のバンクに対して行う機能と同様の機能を実行す
る。図５のローカル・アドレス・ルータ５５Ｌ３からの
線９１１は、トランザクションをＦＩＦＯ記憶部７１０
に供給する。クロスバー・スイッチ７２０は、これらト
ランザクションからのアドレスを、線７２１を介して４
個のメモリ・バンクに送出する。即ち、ユニット内に位
置するメモリ・セグメントのメモリ・アドレスの異なる
下位範囲(subrange)内にデータが位置する限り、同じシ
ステム・ユニット４１０上の多数のバンクが同時にデー
タの読み出しおよび書き込みを行うことができる。通常
の調停（アービトレーション）ロジック７２２が、個々
のＦＩＦＯ７１０を種々の出力７２１に割り当てる。図
９からの線９４８は、このシステム・ユニットには見る
ことができるようにされていないトランザクションから
のメモリ・アクセスを取り消す（キャンセルする）。

【００３８】図８は、図５のローカル・アドレス・アー
ビタ５５Ｌ４の詳細を示す。各システム・ユニット４１
０は、１つのＬＡＡチップ５５Ｌ４を含む。各ポート・
コントローラ５５Ｌ１は、ＦＩＦＯバッファ８１０内の
キューへのＧＡＢ要求信号を立ち上げる(raise)ことに
より、使用可能なグローバル・アドレス・バス５５Ｇ１
の１つにおいて、ショット(shot)を要求することができ
る。これらの線は、図５に示した通常のポート制御線８
１１の一部を形成する。調停ロジック８２０は、多数の
通常の公正アルゴリズムのいずれかを用いて、これらの
要求間で選択を行い、次いでＧＡＢ要求および方向制御
線８２１を立ち上げる。要求線は、ロジック８２０が特
定のグローバル・アドレス・バスへのアクセスを望んで
いるか否かについての指示を与える。グローバル・アド
レス・アービタ５５Ｇ２が、線８２２上の特定のアドレ
ス・バスに対する要求を許可した場合、アービタ・チッ
プ５５Ｌ４は、線８２３を通じて適切なＬＡＳチップ５
５Ｌ３に通知する。

【００３９】ＬＡＡ５５Ｌ４は、多数の方法で、コンピ
ュータ４００の動作を中断することができる。システム
・ユニット上でのパリティ・エラーのような致命的エラ
ーは、線８２４上でARBSTOP制御信号を発生することが
できる。即ち、ＬＡＡはARBSTOP制御信号の発生器とし
て作用する。通常のコンピュータでは、この信号は、制
御分配器４６０を通じて、他の各システム・ユニットの
ＬＡＡ内のARBSTOP検出線８２７に直接同報通信する。
したがって、１つのユニットにおける致命的エラーが、
通常では、コンピュータ４００全体の各システム・ユニ
ットを停止させることによって、ユーザ・データの汚染
(corruption)を回避すると共に、障害分析のための早急
のダンプ(dump)を許す。図１０に関連付けて説明する
が、しかしながら、本コンピュータはこの信号を濾過(f
ilter)し、同じドメイン・クラスタ内のシステム・ユニ
ットだけが、当該ドメイン・クラスタ内のユニットの１
つからの出るARBSTOP信号を受けるようにする。

【００４０】また、システム・ユニットは、他の全ユニ
ットに対するHOLD制御信号８２５を、それらの対応する
検出線上でアサートすることも可能である。通常では、
いずれのシステム・ユニットからのアウトバウンドHOLD
信号も、他の各ユニットの対応するインバウンドHOLD線
８２６に直接移動するので、当該システム・ユニットの
入力キューが保留中の処理で飽和したときはいつでも、
コンピュータ全体がそれ以上のトランザクションを要求
するのを禁止した。加えて、障害のあるシステム・ユニ
ット４１０は、連続してHOLDをアサートすることによ
り、コンピュータ全体を停止させる可能性がある。しか
しながら、図１０では、この信号も濾過するので、線８
２５上のアウトバウンドHOLDは、同じドメイン・クラス
タ内のシステム・ユニット群上の入来するHOLD８２６に
影響を与えるに過ぎない。

【００４１】このように、ローカル・アドレス・アービ
タ５５Ｌ４は、他のシステム・ユニットの動作に影響を
与える可能性がある、GAB REQ, ARBSTOP-out, HOLD-o
utのような制御信号の発生器として作用する。また、こ
れは、他のシステム・ユニットからのこれら制御信号GA
B GRANT, ARBSTOP-in, HOLD-inの受け取り側としても
作用する。従来のシステムであれば、全てのシステム・
ユニットからの出立制御信号を単に互いに結びつけ、そ
れらの他の全ユニットの受け取り側に送出するだけであ
る。しかしながら、本システムは、これらをドメイン・
フィルタに通すので、１つのＬＡＡにおいて発生された
信号は、同じドメインまたはドメイン・クラスタ内のユ
ニットのみのＬＡＡに影響を与えるに過ぎない。以下で
明らかとなろうが、他の動作装置も、異なるドメイン定
義にしたがって、ドメイン・フィルタが通過させたり、
阻止することができる制御信号の発生器および受け取り
側として作用する。

【００４２】図９は、図４のドメイン・フィルタ４８０
の一部としての機能に集中して、図５のローカル・アド
レス・ルータ・チップ５５Ｌ３を詳細に示す。その動作
全体は複雑であり、トランザクション毎に多数のサイク
ルを必要とするが、この場合の目的に必要なのは、図５
の各アドレス・バス５５Ｇ１が所定のトランザクション
に対してアドレス・ビットおよびいくつかの制御信号を
搬送することのみである。

【００４３】アウトバウンド・アドレス制御部９１０
は、線群９１１上の各ポート・コントローラ５５Ｌ１
（図５）からのトランザクション・アドレスを受け取
り、それらを、エラー訂正コード発生器９１２を通じ
て、ＦＩＦＯバッファ９１３に送出する。マルチプレク
サ９１４が、ローカル・アドレス・アービタ５５Ｌ４に
よって確立され線８２３を通じて通信されるそれらの特
性に応じて、待ちアドレス(waiting address)をドライ
バ９１６を通して出グローバル・アドレス線９１５上に
選択的に結合する。

【００４４】線１０２３上のVALID信号が、特定のシス
テム・ユニット４１０に対してトランザクションが有効
であることを知らせるときはいつでも、従来の入来アド
レス・スイッチ９２０が入来アドレス線９２２を通じ
て、受信部９２１においてグローバル・アドレス・バス
からのトランザクション・アドレスを受け取る。この線
がインアクティブのままである場合、ＬＡＳ５５Ｌ３が
対応するバス・サイクルをアイドル・サイクルとして扱
い、何の動作も行わない。有効なトランザクションから
のアドレスは、線９２３を通って直接メモリ・コントロ
ーラ５５Ｌ２に進む。他のシステム・ユニットからのア
ドレスは、ＥＣＣデコーダ９２４およびキャッシュ・コ
ヒーレンシ・ユニット９３０を通じて、入来アドレス・
スイッチ９２５に進む。アドレスの中には、読み出し／
書き込み制御部９２６または応答制御部９２７を通じて
スイッチ９２５に進むものもある。最後に、スイッチユ
ニット９２５は、適正な線９１１への入来アドレスを、
ポート・コントローラ群５５Ｌ１の１つに通過させる。

【００４５】ブロック９３０は、通常の方法で、図５の
キャッシュ間のコヒーレンシを維持する。線９３１は、
キャッシュ制御部９３０が動作を中断すべきことを判定
した場合、それ自体のシステム・ユニットからCANCEL制
御信号を生成する。高性能システムは、多数のクロック
・サイクルにわたって、処理を思惑的に実行しつつ、平
行して当該処理は本当に実行すべきか否かについて判定
を行うことができる。この処理を実行する条件が満たさ
れない場合、出線９３１は、制御分配器４６０を通じ
て、他のシステム・ユニット群全ての入来CANCEL線９３
２にCANCEL信号を同報通信する。これによって、キャッ
シュ制御部９３０はメモリ・コントローラ５５Ｌ２への
MEM CANCEL線９４８をアサートし、データを変更できる
ようになる前に、いずれのメモリ動作の完了も禁止す
る。例えば、メモリがＲＡＭから読み出しを行い、その
間に、システムはむしろ現在値がプロセッサ群の１つの
キャッシュ内に位置するか否かについて判定する。この
場合も、ドメイン・フィルタ４８０が、１つのシステム
・ユニットからのCANCEL-out信号９３１が、同じドメイ
ン・クラスタ内にはないユニットのCANCEL-in線９３２
に影響を与えるのを防止するので、各クラスタは、この
制御信号およびその他の制御信号に関しては、他のクラ
スタとは独立して動作することができる。線９３３も、
線９４８を経由するあらゆるボード上メモリの動作を取
り消す。これについては、以下で説明する。

【００４６】システム４００は、異なるシステム・ユニ
ット群４１０において発生および終了するトランザクシ
ョン、および同じユニットにおいて発生および終了する
トランザクションの区別を行わない。全てのトランザク
ションは、本システムにおけるグローバル・アドレス・
バスを通過する。何故なら、ドメインまたはクラスタ内
の各キャッシュ・コントローラは、同じ群の他のキャッ
シュ全てのキャッシュ線におけるトランザクションにつ
いて知っていなければならないからである。

【００４７】各アービタ・チップ５５Ｌ３における図４
のドメイン・フィルタ４８０のローカル部分９４０は、
同じシステム・ユニット４１０内の他のチップ５５Ｌ３
の全てに配置されている部分９４０と同一であり、常に
それと同じデータを搬送する。しかしながら、ブロック
９４０の各コピーは、バス群５５Ｇ１の異なる１つから
の入来アドレス線９２１を、線９２１を介して受け取
る。

【００４８】比較器９４１は、線９２２からのアドレス
と、４個のレジスタ９４２および９４４〜９４６の各々
との間の一致を検出する。

【００４９】ドメイン・マスク・レジスタ（ＤＭＲ:dom
ain mask register）９４２は、コンピュータ４００内
の可能なシステム・ユニット毎に１ビットとして、１６
ビットを有する。所与のドメイン内の各システム・ユニ
ットにおける各ドメイン・レジスタ（の各コピー）に対
するビット位置は、同じドメイン内のシステム・ユニッ
トのその他の全レジスタ内に「１」ビットを含む。図４
の例を用いると、第１の４個のシステム・ユニット（４
１０−０から４１０−３）を第１ドメインとして定義
し、次の２個（４１０−４および４１０−５）が第２ド
メインを形成し、次の２個（４１０−６および−７）は
第３ドメインを構成し、可能な１６個のシステム・ユニ
ットの内８個のみがあると仮定する。すると、８個の実
装されたシステム・ユニット４１０のドメイン・マスク
・レジスタ９４２は、以下の値を含む。

【００５０】

【表１】

【００５１】ここでも、同じシステム・ユニット４１０
内のレジスタ９４２の４個のコピーは全て、同じ値を含
む。

【００５２】線９２２は、現トランザクションを発行し
た特定のシステム・ユニット４１０の番号を表す信号を
含む。受信ユニットのＤＭＲ９４２の対応するビットが
オンになっていない場合、比較器９４１は、NON−DOMAI
N線９４３上に禁止信号を生成し、入来スイッチ９２５
がトランザクションを線９１１を通じて図５のポート群
５５Ｌ１に渡すのを禁止する。また、比較器は、線９４
９およびＯＲゲート９０１を通じて、線９４８上にMEMO
RY CANCEL禁止信号を生成する。この信号は、現トラン
ザクションがドメイン外で発した場合に、メモリ・コン
トローラ５５Ｌ２に、線９２３上のアドレスを無視する
ように命令する。これは効果的にドメインを分離し、他
のドメインで発生したトランザクションには不感応にす
る。

【００５３】これまで述べてきたように、異なるドメイ
ンにおけるシステム・ユニット群は、図５の５３３のよ
うな専用配線によって相互接続される直列通信線のよう
な外部Ｉ／Ｏ装置を通じてのみ、互いにデータを交換し
合うことができる。大幅に高速化した方法により異なる
ドメインを協同させれば、コンピュータ４００は多くの
用途に拡張されよう。このために、図４のドメイン・フ
ィルタ４８０は、多数のドメインを共に集合化し、１つ
のクラスタにすることも可能である。１つのクラスタ内
のドメイン群は、それらのメモリの一部または全部を互
いに共有し合うことができる。１つのドメイン内のプロ
セッサが、予め規定されている範囲のアドレス空間にデ
ータを書き込む場合、同じクラスタの他のドメイン内に
あるプロセッサはこのデータを読むことができる。即
ち、１つのクラスタ内の異なるドメインはある範囲の共
有メモリを有する。このメモリは、クラスタ内のいずれ
のシステム・ユニットにも物理的に位置することがで
き、図５のグローバル・アドレス・ルータ５５Ｇ０を通
じてアクセスし、当該クラスタ内のあらゆるドメイン内
の他のいずれのシステム・ユニットに対するデータの転
送も、グローバル・データ・ルータ５４Ｇ０を通じて行
うことができる。

【００５４】ローカル・ドメイン・フィルタ９４０の各
コピー内に位置する共有メモリ・マスク・レジスタ９４
４は、どのシステム・ユニットが、図１０におけるクラ
スタ・レジスタ１０２０によって定義されるクラスタ内
の共有メモリとして、他のユニットにエクスポートすべ
き物理的ＲＡＭ５２１を含むのかについて定義する。同
じシステム・ユニット内の各ＳＭＭＲ９４４の内容は同
一である。

【００５５】各ＳＭＭＲ９４４は、コンピュータ４００
内の可能なシステム・ユニット毎に１ビットとして、１
６ビットを有し、各システム・ユニット４１０は、コン
ピュータ４００内のグローバル・アドレス・バス５５Ｇ
１毎に１つのコピーとして、それ自体のＳＭＭＲのコピ
ーを４個有する。所与のクラスタ内のシステム・ユニッ
ト４１０−ｉにおけるＳＭＭＲに対するビット位置ｊ
は、ユニット４０１−ｉがシステム・ユニット４１０−
ｊからのいずれかのメモリ・トランザクションに応答す
べき場合、「１」値を含む。図４に示した例に戻り、第
２ドメインの２個のユニット４１０−４，４１０−５が
第３ドメインの２個のユニット４１０−６，４１０−７
と共にクラスタを形成し、ユニット４１０−４は共有メ
モリを、ユニット４１０−６，４１０−７から成るドメ
インにエクスポートすると仮定する。即ち、ユニット４
１０−４上に物理的に実装されたアドレス番号のメモリ
の内少なくともいくつかは、そのメモリが後者のユニッ
ト上に実装されているかのように、ユニット４１０−
６，４１０−７上のプロセッサによって、同じアドレス
番号の下で、読み出しおよび書き込みが可能である。
（この場合も、可能な１６個のシステム・ユニットの内
あるのは８個のみなので、ビット位置８〜Ｆに対する値
は重要ではない。）したがって、システム・ユニット４
１０のＳＭＭＲは、次の値を含む。

【００５６】

【表２】

【００５７】全てのレジスタにおいてビット位置８〜Ｆ
は「０」である。何故なら、それに対応するシステム・
ユニットが存在しないからである。ユニット４１０−０
ないし４１０−３には「１」の値がない。何故なら、こ
れらは同じドメインにあり、当該ドメインの中のユニッ
ト群には、メモリを他のドメインにエクスポートするも
のはないからである。ユニット４１０−４ないし４１０
−７に対するビット７までの「１」値は、これらのユニ
ットが、ユニット４１０−４ないし４１０−７全てから
の通常のメモリ・トランザクションに応答し、共有メモ
リを実施しなければならないことを示す。メモリはこれ
らのユニットの１つ（例えば、４１０−４）の上に位置
するが、特定の位置は、ＳＭＭＲ９４４から推論するこ
とはできない。共有メモリ上ではキャッシュ・コヒーレ
ンシが必要であるので、この共有メモリを用いるユニッ
トは全て、共有メモリを用いる他の全ユニットからの、
このアドレス範囲内のトランザクション全てを見ていな
ければならない。

【００５８】システム・ユニットのメモリの全てが共有
されているか、あるいは全く共有されていないかを示す
には、レジスタ９４４のみで十分であろう。しかしなが
ら、殆ど全ての場合、クラスタのドメイン群間では、メ
モリの指定された部分のみを共有することが望ましい。
レジスタ９４５，９４６は、特定のクラスタにおいて共
有すべきアドレス範囲の境界を指定する。クラスタ内の
共有メモリに対するアクセスを有する、各システム・ユ
ニット上の各共有メモリ基底レジスタ（ＳＭＢＲ：shar
ed-memory base register)９４５は、共有すべきコンピ
ュータ４００の全アドレス空間内の最下位アドレスを含
む。図４の例では、ユニット４１０−４は、アドレス'0
4 0000 0000'ないし'04 FFFF FFFF'のメモリを物理的に
収容するが、エクスポートするのは上位１ＧＢ、即ち、
アドレス'04 C0000 0000'から'04FFFF FFFF'までのメモ
リだけである。４１ビットのアドレスの内、実際にレジ
スタ９４５に格納されるのは上位２５ビットのみである
ので、共有メモリの細分性(granularity)は６４Ｋバイ
トとなる。したがって、ユニット４１０−４ないし４１
０−７のＳＭＢＲは値'004 C000'を含む。基底アドレス
値を全く保持しないＳＭＢＲを指定するには、種々の方
法が存在する。この例では、かかるレジスタは値'000 0
000'を保持する。（これらのアドレス上の上位側に追加
した'0'はアドレス空間ビットであり、'0'はメモリ・ア
ドレス、'1'はレジスタ９４０のアドレス自体のような
システム・アドレスを示す）。

【００５９】同様に、同じクラスタ内の各共有メモリ制
限レジスタ（ＳＭＬＲ：shared-memory limit registe
r）９４６は、共有アドレス範囲の最上位アドレスの上
位２５ビットを含む。この例では、システム・ユニット
４１０−４ないし４１０−７のＳＭＬＲは値'004 FFFF'
を保持し、最上位共有アドレスは、当該ユニット上の物
理メモリの最上位アドレス、即ち、'004 FFFF FFFF'と
同じであることを指定する。他の全ユニットのＳＭＬＲ
は指定無効値'000 0000'を保持する。

【００６０】

【表３】

【００６１】レジスタ制御部９４７は、制御線１１４３
に、異なる値をレジスタ９４２，９４４，９４５，９４
６にロードさせる。これは、ドメイン群およびクラスタ
群におけるシステム・ユニット群４１０の動的再構成、
および各クラスタの共有メモリの位置の動的再構成を可
能にする。図１１および図１２は、この機能をどのよう
に行うかを説明するためのものである。各レジスタ組９
４０内に基底および境界レジスタ９４５，９４６の追加
コピーを配置すると、必要であれば、単一のドメイン・
クラスタ内において多数の範囲の共有アドレスが可能に
なる。あるいは、レジスタに基底アドレスおよび共有セ
グメント・サイズ、またはその他のパラメータを格納し
てもよい。

【００６２】NON-DOMAIN線９４３を用いて、ドメイン以
外からの他のトランザクションを禁止するのと丁度同じ
ように、非共有メモリからのトランザクションを禁止即
ち阻止することも可能である。この構成は非メモリ・ト
ランザクションの迅速な制御を可能にするが、メモリの
濾過(filtering)が比較器９４１において必要な時間が
長くなる。メモリ・サブシステム５２０におけるレイテ
ンシは、図５の他のサブシステムにおけるレイテンシよ
りも重大であるので、比較器９４１は、現トランザクシ
ョンのタイプを示す、線９２２からの従来の信号も受け
取ることが好ましい。線９２３が非メモリ・トランザク
ションを指定する場合、線９４３は、前述のように線９
１１を禁止するが、通常のメモリ・トランザクション
は、この時点では濾過せず、メモリ・サブシステム５２
０に進み、ここでその実行のための準備が開始される。
しかしながら、比較器９４１は、このユニットのドメイ
ン（ＤＭＲ９４２によって定義される）外のシステム・
ユニットから発するいずれの通常のメモリ・トランザク
ションに対しても、MEMORY CANCEL線９４８を活性化す
る。このメモリ・トランザクションに対して、レジスタ
９４５，９４６は、他のドメインと共有するメモリの範
囲外にあることを示す。即ち、このメモリ・トランザク
ションはＳＭＭＲ９４４に示されないシステム・ユニッ
トから発したメモリ・トランザクションである。次に、
この線９４８は、図７のスイッチ７２０においてトラン
ザクションを直接阻止し、その処理が部分的に既に開始
されていても、トランザクションが図５のバンク群５２
１のいずれに格納されているデータにも実際に影響を及
ぼすのを防止する。

【００６３】こうして、コンピュータ４００は、ドメイ
ン群およびクラスタ群間の「ソフトウエア分離」を達成
した。異なるドメインは、例えば、全く異なるオペレー
ティング・システムを実行させてもよく、互いに干渉し
合うことはない。更に、エラーが他のドメイン・クラス
タ内のシステム・ユニットの動作のみに影響をあたえる
場合に、図４の制御バス４６０からのハードウエア・エ
ラー信号がシステム全体を破壊し得ないように、コンピ
ュータ内に「ハードウエア分離」を設けることが残って
いる。例えば、システム・ユニット４１０−０内のＥＣ
Ｃブロック９２４によって検出されたエラーは、４１０
−５のようなシステム・ユニットに影響を与えない。何
故なら、これらのハードウエア・ユニットはむしろ互い
に独立して動作しており、一方のユニットにおけるハー
ドウエア障害が他方で実行中の処理には全く影響を与え
ないからである。

【００６４】図１０は、図４のドメイン・フィルタ４８
０の４個の同一グローバル部分の１つを含む、図５の４
個のグローバル・アドレス・アービタ５５Ｇ２の１つを
詳細に示す。図１０におけるアービタ５５Ｇ２は、４系
統のグローバル・アドレス・バス（ＧＡＢ）５５Ｇ１の
内第１バス５５Ｇ１−０を制御すると仮定する。このア
ービタは、コンピュータ４００内の各システム・ユニッ
ト４１０上に配置された、図８のローカル・アドレス・
アービタ（ＬＡＡ）８２０からの４本のＧＡＢ−要求線
８２１の１本を受け取る。ＬＡＡ５５Ｌ４が、そのシス
テム・ユニット上のどのポートが、４系統のグローバル
・バスの各々に対する次のアクセスを得るに値するかを
決定したときはいつでも、その線８２１は、アービタ・
ロジック１０１０によって制御されるＧＡＢを通じて、
トランザクションを同報通信する要求をアサートする。
コンピュータ４００は４個のＧＡＢ５５Ｇ１を有するの
で、各ローカル・アービタ５５Ｌ４から４個のグローバ
ル・アービタ５５Ｇ２までに、４本の別個の線８２１が
通っている。

【００６５】調停ロジック１０１０は、多数の従来から
のアルゴリズムのいずれかを用いて、１６本の許可線１
０１３の内１本を立ち上げることによって、そのＧＡＢ
５５Ｇ１（図５）の転送サイクルを、１６個のシステム
・ユニット４１０の１つのＬＡＡ５５Ｌ４に割り当て
る。従来のシステムにおけると同様、許可信号は、図８
の線８２２を通じて、システム・ユニットのＬＡＡ５５
Ｌ４の各々に直接戻ってくる。この場合フィルタ・ロジ
ック１０２２を無視し、選択されたＬＡＳ５５Ｌ３から
発したアドレス・トランザクションは、そのＧＡＢ５５
Ｇ１を通じて、１６個の全システム・ユニット上の対応
するＬＡＳに伝搬する。グローバル・アドレス・ルータ
４５０の次の転送動作において、グローバル・アドレス
・アービタ５５Ｇ２は、アドレスをその対応するＧＡＢ
５５Ｇ１に通過させるために、ローカル・アドレス・ス
イッチ５５Ｌ３に信号を送るように、選択されたＬＡＡ
５５Ｌ４に命令する。成功したトランザクションのGRAN
T線１０１３は、全てのシステム・ユニットに、それら
のどれが当該ＧＡＢ５５Ｇ１上のトランザクションを発
したかを示す。受信側システム・ユニットは、トランザ
クションを受け取ったときに、トランザクション自体に
ある情報から、ソース・ユニットを識別する。ローカル
・データ・ルータ５４Ｌ２は、グローバル・データ経路
群５４Ｇ１の内どれが、成功したトランザクションによ
って要求されるあらゆるデータを搬送するかについて、
図５のデータ・アービタ５４Ｌ３，５４Ｇ２と交渉を行
う。

【００６６】本発明によるマルチ・ドメイン・コンピュ
ータでは、ドメイン・フィルタ４８０のグローバル部分
は、物理的に、各グローバル・アドレス・アービタ５５
Ｇ２を伴う。１６個の可能なシステム・ユニット４１０
の各々に１つある、クラスタ・レジスタ１０２１のバン
ク１０２０が、１６本の許可信号線１０１３を受ける。
個々のクラスタ・レジスタ１０２１−ｉは各々、１６個
のシステム・ユニット４１０−ｊ毎に、１つのビット位
置１０２１−ｉ−ｊを有する。例えば、第１レジスタ１
０２１−０の「ユニット−３」の位置における'1'の値
は、システム・ユニット４１０−３が、システム・ユニ
ット４１０−０と同じクラスタ内にあることを示す。以
下の表は、上述の例示構成に対する、レジスタ１０２１
の内容を示す。

【００６７】

【表４】

【００６８】１６個の可能なシステム・ユニット全てに
レジスタが常に装備されている。レジスタ１０２１−８
ないし１０２１−Ｆ内の値は、図４では実装されていな
いシステム・ユニットに対応し、重要ではない。しかし
ながら、「１」を全ての診断ビット位置（即ち、レジス
タｉの位置ｉ）に割り当て、「０」をそれ以外の位置に
割り当てることにより、システム内に既にある他のいず
れのユニットとも干渉せずに、システム・ユニットをコ
ンピュータ４００の動作中に差し込むことができると共
に、単体の診断を直ちに実行することができる。

【００６９】フィルタ・ロジック１０２２は、レジスタ
１０２１内のクラスタ定義に応じて、許可線１０１３を
線１０２３に結合する。各線１０２３は、それに対応す
るシステム・ユニット４１０に、「グローバル・アドレ
ス有効」（ＶＡＬＩＤ）信号８２２として到達する。図
３の３００のような通常のシステムでは、VALID信号
は、単に、バス上の現トランザクションが有効であり、
全てのシステム・ユニットに同報通信されていることを
示すタイミング信号に過ぎない。一方、本システム４０
０では、異なるクラスタ内にある多数のシステム・ユニ
ットが同じアドレスを有することができ、発生元と同じ
クラスタ内にある受信側はそのトランザクションを受け
なければならず、他のクラスタ内にあるシステム・ユニ
ットは、いずれのトランザクションが当該システム・ユ
ニットに対応するアドレスを保持していても、それが発
生していることを完全に無視し続けなければならない。

【００７０】通常の単一ドメイン・コンピュータでは、
図８のいずれのＬＡＡ５５Ｌ４からのHOLD信号８２５
も、コンピュータ全体の他のシステム・ユニット４１０
毎のＬＡＡ５５Ｌ４内のそのＧＡＢに向かう線８２６に
伝搬されるだけである。しかしながら、コンピュータ４
００では、各ＧＡＡチップ５５Ｇ２上にある他のフィル
タ・ロジックの組１０２６によって、クラスタ・レジス
タ１０２０によって定義されるように、HOLD信号８２５
は同じハードウエア群内の他のシステム・ユニットに属
する線８２６のみに到達することができる。ARBSTOP信
号８２４も同様に動作する。１つのシステム・ユニット
によってアサートされたSTOPは、他の全ＬＡＡに向かう
入来ARBSTOP線８２６に単に接続されるのではなく、レ
ジスタ１０２０によって指定された他のユニット群のみ
に到達する。このドメイン・フィルタ４８０のグローバ
ル部分は、他の制御信号に対するフィルタ・ロジックの
各組も同様に含んでいる。例えば、いずれかのシステム
・ユニットの図９のキャッシュ・コントローラ９３０に
よってアサートされたCANCEL信号９３１は、フィルタ・
ロジック１０２８が許す場合にのみ、入来CANCEL線９２
３を通じてトランザクションをキャンセルすることがで
きる。１０２２および１０２６〜１０２８のようなフィ
ルタ・ロジックは全て、線１０２５によってクラスタ・
レジスタ群１０２１に並列に接続されている。

【００７１】制御ユニット１０２４は、クラスタ定義を
動的に再構成するために、線１１４４がレジスタ群１０
２１に異なる値をロードすることを許可する。実施態様
の選択として、各グローバル・アービタ５５Ｇ２は同一
の集積回路を占有し、その各々は、同じクラスタ・レジ
スタおよびフィルタ・ロジックの組を重複して含んでい
る。クラスタ・レジスタの組には全て、同じ格納値集合
がロードされる。

【００７２】図１４は、１０２２または１０２６〜１０
２８のような１組のドメイン・フィルタ・ロジックを実
施する回路１４００の詳細を示す。図１４はロジック１
０２２をパラダイム(paradigm)として用い、その場合の
回路１４００に対する信号指定を示す。図示を容易にす
るために、図１４は、ビット線１０２５のみでなく、ク
ラスタ・レジスタ１０２１自体も示している。

【００７３】線１０２３−０はそのハードウエア・ドメ
イン・クラスタ内のいずれかのシステム・ユニットがト
ランザクションを開始したときはいつでも、システム・
ユニット４１０−０へのVALID信号をアサートする。ユ
ニット４１０−０に関連するGRANT信号１０１３−０
は、レジスタ１０２１−０のビット１０２１−０−０が
「１」値を含み、当該ユニット４１０−０がそれ自体の
クラスタの中にあることを示す場合、ＡＮＤゲート１４
０１−００を満足する。次に、論理ＯＲゲート１４０２
−０が出力１０２３−１をアサートし、それをシステム
・ユニット４１０−０に戻す。システム・ユニット４１
０−１からのGRANT線１０１３−１がアサートされる
と、これら２個のユニットが同じクラスタ内にある場
合、ユニット４１０−０に向かう線１０２３も立ち上げ
る。同じクラスタ内にある場合、１０１３−１が立ち上
がったときに、レジスタ１０２１−０のビット１（簡略
化のためビット１０２１−０−１と呼ぶ）の値「１」が
ＡＮＤゲート１４０１−０１およびＯＲ１４０２−０を
満足する。このバンク内の残りの１４個のＡＮＤゲート
も、１０２１−０−Ｆを通じて、レジスタ・ビット群１
０２１−０−２に対して同様に動作する。

【００７４】ゲート１４０１−１０ないし１４０１−１
Ｆおよび１４０２−１は、同様に機能し、同じドメイン
・クラスタ内のシステム・ユニットがトランザクション
を申し出た場合にはいつでも、VALID信号１０２３−１
をシステム・ユニット４１０−１に対して生成する。１
４個の追加のゲート・バンクが、１０２３−Ｆを通じ
て、残りの線を処理する。通常、レジスタ群１０２１の
内容は対角行列(diagonal matrix)を形成するので、ビ
ット１０２１−ｉ−ｊは常にビット１０２１−ｊ−ｉと
同じ値を有する。また、各ユニットは通常それ自体のク
ラスタのメンバであるので、全ての主対角ビット１０２
１−ｉ−ｉは常に「１」である。

【００７５】図１１は、図４のコンフィギュレータ４２
０がコンピュータ４００内においてドメイン群およびク
ラスタ群を動的に設定する態様を示す。

【００７６】図４の通常の制御およびサービス・ユニッ
ト４７０は、標準的なワークステーション１１２０と通
信する、既に使用可能な専用サービス・プロセッサ１１
１０の形態を取り、遠隔コンソールとして機能する。こ
れら２個のユニットは、ケーブルまたはその他のリンク
１１２２によって結合されている、標準的なアダプタ１
１１１，１１２１を通じて互いに通信する。コンソール
１１２０は、アダプタ１１２３によって、それ自体の入
出力装置（図示せず）に接続されてもよい。サービス・
プロセッサのＩ／Ｏアダプタ群１１１２は、コンピュー
タ４００内の多数の機能を感知し制御する。例えば、線
１１１３は、コンピュータ全体のために、給電および冷
却サブシステム１１３０にインターフェースする。線１
１１４は、図４の制御分配手段４４０内の多数の線に接
続する。

【００７７】コンピュータ４００内に実施されている通
常の機能の１つとして、１組の線１１１５を通じて、１
１１６で示すような種々の要素に、記憶されている検査
パターンを送ることにより、その論理回路に対して検査
を行うことができる機能がある。これらの線の従来の機
能は、K.P. Parker, THE BOUNDARY-SCAN HANDBOOK (Klu
wer Academic Publishers, 1992)のような引用文献に記
載されている、境界スキャン検査(boundary-scan test)
を実施するためにある。当業者は、通常このプロトコル
を「ＪＴＡＧ規格」と呼んでいる。

【００７８】コンフィギュレータ４２０は、追加機能に
対して、既存のJTAG線１１１５を選定する(coopt)。通
常、これらの線は、コンピュータ４００全体にわたる多
くのチップに従来からのアドレス線およびデータ線を提
供し、これらのチップの機能を検査することを目的とし
ている。ＬＡＳ５５Ｌ３およびＧＡＡ５５Ｇ２のための
チップの中では、図９の制御ロジック９４７、および図
１０の制御ロジック１０２４は、JTAG線１１４３，１１
４４上のある所定の信号の組み合わせを検出する。これ
らの線は、ドメインおよびクラスタ仕様を線１１４３に
搬送し、図５および図９に示すように、選択されたシス
テム・ユニット４１０のローカル・アドレス・ルータ群
５５Ｌ３内のフィルタ・レジスタ群９４０の内容をロー
ドする。また、線１１４２は、クラスタ仕様を線１１４
４に搬送し、図５および図１０に示すように、グローバ
ル・アドレス・アービタ群５５Ｇ０と関連するフィルタ
・レジスタ１０２０にロードする。JTAGまたは他のかか
る線を既に適所に有していないシステム群４００は、サ
ービス・プロセッサ１１１０からの専用線を用いて、容
易に制御線１１４３，１１４４として使用したり、構成
機能を実行するために他の線に切り替えることができ
る。これらの線は、単に、偶然この特定の実施態様にお
いて容易に使用可能であるに過ぎない。他の代替案とし
て、レジスタ９４０，１０２０をシステム・メモリ空間
内の小さなメモリ・ブロックとして扱うというものがあ
る。先に注記したように、コンピュータ４００は、'10
0000 0000'から'1F FFFF FFFF'までのかかる空間を、そ
の全範囲として有している。

【００７９】サービス・プロセッサ４７０の形態にはな
んらクリティカルな点はない。場合によっては、この機
能のために、物理的に別個の実体を有することなく、通
常のシステム自体の一部を使用することですら可能な場
合もある。実際、好適なコンピュータ４００は、必要で
あれば、システム・ユニット自体が、ドメイン・コンフ
ィギュレータの機能のいくつかを提供することを可能に
している。システム・ユニット４１０内で実行されるオ
ペレーティング・システム内の特権ソフトウエア(privi
leged software)も、現行の共有メモリ・ブロックを指
定し直すために、図９の共有メモリ・レジスタ９４５，
９４６に書き込むことができる。また、サービス・プロ
セッサも、システム・ユニット群がＩ／Ｏコントローラ
１１１２内のステータス・ワードの構成ビットをセット
することによって、選択的にレジスタ９４４に書き込む
ことを可能にし、これは制御線１１１４の１本に現れ
る。

【００８０】図１２は、コンピュータ４００内のドメイ
ン群およびクラスタ群を動的に構成する方法１２００を
記載したものである。図１２において右向きのブロック
は遠隔コンソール１１２０内で実行され、左向きのブロ
ックは、先に述べた実施例の図１１のサービス・プロセ
ッサ１１１０において実行される。ブロック群１２１０
は、構成プロセスを設定する。ブロック１２１１はオペ
レータの命令に応答して、構成モードを開始する。ブロ
ック１２１２はレジスタ９４０，１０２０をデフォルト
値に初期化する。好ましくは、全てのレジスタ９４２
は、それらをそれ自体のドメインに置く位置に「１」ビ
ット、その他の位置に「０」を受ける。全てのレジスタ
９４４〜９４６は、共有メモリがエクスポートされない
ことを示す値を受ける。レジスタ群１０２０は、好まし
くは、対角ストライプ(diagonal stripe)の１ビットを
除いて「０」を含む。これは、各システム・ユニットが
それ自体クラスタ内にあることを示す。

【００８１】ブロック群１２２０は、図４のドメイン・
フィルタ４８０の構成を設定する。ブロック１２２１に
おいて、遠隔コンソールにおけるオペレータが構成すべ
き特定のドメインを選択し、当該ドメインに属するシス
テム・ユニット４１０の番号をブロック１２２２におい
て入力する。次に、サービス・プロセッサ１１１０が線
１１１５，１１４２に信号を送出し、ブロック１２２３
において、図９のドメイン・マスク・レジスタ９４２に
適正な値をロードする。ブロック１２２４は、各ドメイ
ンをそれ自体のクラスタにするために適切なレジスタ群
１０２０を設定する。このステップはいずれの時点で実
行してもよいが、本実施例では、ドメイン群がクラスタ
に組み込まれる場合にも、クラスタ・レジスタを設定す
ることが必要である。ブロック１２２５は、オペレータ
が構成すべき追加のドメインを指定し終わったなら、制
御をブロック１２２１に戻す。その他の場合、ブロック
１２２６は、設定すべきマルチ・ドメイン・クラスタが
未だあるか否かについて問い合わせを行う。

【００８２】未だある場合、ブロック１２３０はいずれ
か所望の共有メモリを設定する。ブロック１２３１にお
いて、オペレータは、メモリをエクスポートするシステ
ム・ユニット４１０の１つを選択し、ブロック１２３２
において、当該メモリをインポートするドメインを選択
する。（システム・ユニットは、その物理的に実施され
ているメモリが他のシステム・ユニットに使用可能な場
合、メモリを「エクスポート」し、他のシステム・ユニ
ットは、それがインポート側ユニット上に位置している
かのように、そのメモリを「インポート」する。）ブロ
ック１２３３において、図９に関連して説明したよう
に、適切なレジスタ群９４４にロードする。ブロック１
２３４では、図１０に関連して説明したように、レジス
タ群１０２０内の適切なビットをセットする。ブロック
１２３５において、共有メモリ範囲の基底アドレスの値
をオペレータから受け取る。ブロック１２３６では、こ
れを適正なＳＭＢレジスタ群９４５に入力する。ブロッ
ク１２３７では、対応する制限アドレス値を受け取り、
ブロック１２３８においてこれをＳＭＬＲ群９４６にロ
ードする。オペレータが追加のクラスタを定義したい場
合、ブロック１２２６は制御をブロック１２３１に戻
す。その他の場合、手順１２００は終了する。図１２に
示す一連のステップには大多数の変形が可能である。同
様に、コンピュータ上の他のタスクに関するルーチン１
２００のタイミングも重要ではない。更に、コンピュー
タ４００内の特権ソフトウエアが、オペレータの代わり
にルーチン１２００を実行してもよい。破線１２０１
は、再構成が、コンピュータ・ハードウエアに手作業の
変化を加えることなく、オペレータまたはソフトウエア
のいずれかによって、繰り返し実行可能であることを象
徴的に示している。

【００８３】システム・ユニット群４１０は、任意にド
メイン内に組み込むことができるが、明らかにドメイン
およびクラスタは全て、少なくとも１つのプロセッサが
実装されている少なくとも１つのシステム・ユニット、
およびメモリを含むシステム・ユニットを含んでいなけ
ればならない。ドメインまたはクラスタは、殆ど常に、
その１枚以上のシステム・ボード上に、いくらかのＩ／
Ｏ設備を含んでいる。これらの資源がどのようにしてド
メインまたはクラスタ内の種々のシステム・ボード間で
分配されるかは、しかしながら、任意である。方法１２
００は、システム４００全体およびそのオペレーティン
グ・システム（群）の正常動作の間に、ドメイン群およ
びクラスタ群を構成することができる。複雑性および些
細な間違いの可能性を回避するために、オペレーティン
グ・システム群のいずれもがブートされる前に、システ
ムが特殊状態にある場合にのみ再構成を許可することが
賢明である。

【００８４】図１３は、典型的なトランザクション１３
００の簡略図であり、正常動作の間、即ち、図１２のブ
ロック１２４２がコンピュータ４００の構成を完了した
後の、コンピュータ４００におけるドメイン群およびク
ラスタ群の効果を強調したものである。トランザクショ
ン１３００は、コンピュータ４００が１６個のシステム
・ユニットの最大の補集合(complement)を含むことを想
定している。トランザクションは線１３０１にて開始す
る。

【００８５】ブロック１３１０は、図１３の多数の列で
象徴化されているように、全てのシステム・ユニット４
１０上で実行される。これらは、異なる２個のシステム
・ユニット間または同じユニット内のいずれかにおい
て、トランザクション要求を開始する。要求群は、１個
以上のシステム・ユニットのいずれか１個以上のポート
がブロック群１３１１のいずれかにおいてトランザクシ
ョンを要求したときにはいつでも、非同期にかつ同時に
進行する。ブロック群１３１２において、ローカル・ア
ービタ５５Ｌ４は、多数のトラフィック等化優先アルゴ
リズムのいずれかに基づいて、システム・ユニット上の
要求元ポートを１個選択し、処理を進める。

【００８６】ブロック群１３２０は、全てのトランザク
ションについてアドレスを送信する。線１３２１−０な
いし１３２１−Ｆで示すように、各ブロック１３２２
は、全てのシステム・ユニット４１０−０ないし４１０
−Ｆからトランザクション要求を受け取り、システム・
ユニットへのバス群５５Ｇ１の１つに許可を与える。４
個のグローバル・アドレス・アービタ５５Ｇ２の各々は
標準的な公正方法を用いて、ブロック１３２２を並列に
実行し、その特定バス５５Ｇ１を競合するトランザクシ
ョン間で割り当てる。次に、ブロック１３２３は、ライ
ン１３２４によって示すように、そのブロック１３２２
によって選択されたシステム・ユニットからのアドレス
を、１６個のシステム・ユニット全てに同報通信する。
ここでも、本実施態様における４系統のバス５５Ｇ１の
各々は、かかる他のバス全てと同時に、別個のアドレス
を同報通信することができる。

【００８７】ステップ１３３０において、各バス５５Ｇ
１上のトランザクションを濾過し、適切なシステム・ユ
ニット４１０−０ないし４１０−Ｆのみがトランザクシ
ョンに作用することを許可されるようにする。別個のブ
ロック群１３３０が各システム・ユニット毎の各グロー
バル・アドレス・バス毎に存在するので、本実施例で
は、４ｘ１６＝６４個のブロック１３３０がある。各ブ
ロック１３３０は、レジスタ群１０２０から同時に、そ
のシステム・ユニットが、そのバス上のトランザクショ
ンの送出側ユニットと同じクラスタ内にあるか否かにつ
いて判定を行う。（単一のドメインはそれ自体が、レジ
スタ群１０２０においてクラスタとして定義されること
を思い出されたい。）ない場合、システム・ユニットは
このトランザクションを無視し、制御は出力１３０２に
渡る。その他の場合、制御は１３４０に渡る。

【００８８】ブロック群１３４０の別個の組が、各シス
テム・ユニット内の各グローバル・アドレス・バスに対
して現れる。即ち、４ｘ１６＝６４組のブロックが現れ
る。ブロック群１３４１は、トランザクションが線９２
２に沿って図９の比較器９４１に移動する際に、ＧＡＢ
５５Ｇ１上のトランザクション自体からソース・ユニッ
トの番号を読み出す。ソース・ユニットが、それが位置
するユニットと同じドメイン内にないことを、ドメイン
・マスク・レジスタ９４２が明らかにした場合、ブロッ
ク１３４１は制御をブロック１３４２に渡す。共有メモ
リ・レジスタ９４４が、そのシステム・ユニットがメモ
リをソース・ユニットと共有していることを検出した場
合、ブロック１３４２からブロック１３４３に移動す
る。線９２２上を搬送されているトランザクションのア
ドレスが、レジスタ９４５内に格納されている基底アド
レスを超えることを、比較器９４１が示す場合、ブロッ
ク１３４４は、そのアドレスが、レジスタ９４６内に格
納されている共有メモリの上限より下にあるか否かにつ
いて検査を行う。そのシステム・ユニットが現トランザ
クションには関わっていないことを示す各ブロック１３
３０の各組について、終了１３４５において、その場所
におけるトランザクションを終了する。しかし、いずれ
かのフィルタ・ブロック・チェーン１３３０〜１３４０
が同じドメイン、または同じクラスタおよび適切なアド
レス範囲を感知した場合、線１３４６は、当該システム
・ユニットに対するブロック１３５０に制御を渡す。

【００８９】ブロック１３５０は、要求元システム・ユ
ニットから、目標ユニット内の適正な宛先への実際のト
ランザクションを実行する。これには、データ・ルータ
４４０を通じてのあらゆる要求データの転送が含まれ
る。（先に注記したように、多くの異なるタイプのトラ
ンザクションがある）。点１３０２は、トランザクショ
ンの完了を印すものである。いずれの所与の時点におい
ても、フローチャート１３００の同一ブロックまたは異
なるブロックにおいて、いくつかの異なるトランザクシ
ョンが進行中である可能性があり、その各々が他とは独
立して進行する。

【００９０】図１５は、好適実施例に追加して、他のタ
イプのハードウエア障害がそれ自体のドメイン・クラス
タ外のシステム・ユニットに影響を与えるのを防止する
ことを可能にする、追加のドメイン・フィルタを示す。
ドメイン・フィルタ４８０は、これまで述べたように、
システム・ユニット４１０または図５のアドレス・ルー
タ５５Ｇ０内のエラーの影響が、同じドメイン・クラス
タ内にはない他のシステム・ユニットに及ぶのを制限す
る。

【００９１】図５との関連およびその他において説明し
たように、トランザクションは、１つのシステム・ユニ
ットから、グローバル・データ・ルータ５４Ｇ０上の他
のシステム・ユニットへのデータ転送を伴う場合があ
る。グローバル・データ・アービタは、システム・ユニ
ット全てから従来の信号１５１０を受け取る。例えば、
システム・ユニット４１０−０のローカル・データ・ア
ービタ５４Ｌ３からの線１５１０−０は、当該ユニット
４１０−０から、図４のシステム・ユニット４１０−０
ないし４１０−Ｆの特定の１つに転送を要求する場合が
ある。線１５０１−１は、システム・ユニット４１０−
０ないし４１０−Ｆのどれが、ユニット４１０−０から
の転送を受け取るか等を指定する。調停出力１５２０
は、データ線１５３０の１本からのデータが、線１５３
０の他の１本に流れることを可能にすることによって、
データ経路を確立する。例えば、ロジック５４Ｇ２が、
データをユニット４１０−０から４１０−１に搬送す
る、線１５１０−０の要求を許可した場合、FROM-0線１
５２１はデータ・バス５４Ｇ１を線１５３０−０に結合
し、TO-1線１５４０−１は直接TO-1線１５８０−１に結
合され、線１５３０−１がデータをユニット４１０−１
に送出可能とする。

【００９２】正常状態の下では、この構成はコンピュー
タ４００のドメイン構造には透過的である。しかしなが
ら、誤ってデータを違うシステム・ユニット（同じドメ
イン・クラスタ内のものではないシステム・ユニット）
に送出する障害は、他のクラスタにおけるシステム・ユ
ニットの動作を中断させる可能性がある。例えば、図４
のユニット４１０−０が同じドメインＳ１内のユニット
４１０−３にデータを送ろうとしたが、エラー信号がそ
れを代わりに（または付加的に）ユニット４１０−７に
送った場合を想定する。このような障害は、ドメイン・
フィルタ４８０によって実施されている分離を迂回し、
ドメインＳ１がドメインＳ２，Ｓ３の動作に影響を及ぼ
す可能性がある。これを「トランスグレッション・エラ
ー(transgression error)」と呼ぶ。

【００９３】別のフィルタ・ロジック１５５０が、実行
しようとしたクラスタ外データ転送を通知することによ
って、この可能性を根絶する。図１０のレジスタ群１０
２０と同一の、別の組のクラスタ・レジスタ１５６０が
コンピュータ４００のクラスタ定義のコピーを保持し、
線１５６５を通じてそれらをロジック１５５０に渡す。
ロジック１５５０は図１４のフィルタ・ロジック１４０
０と同様に、ＡＮＤ／ＯＲ回路で構築する。ロジック１
５５０は、２組の出力を生成する。出力１５７０は、図
８および図１０に示した信号８２４と同じ種類のARBSTO
P信号を生成する。これらは、不適切なデータ転送を開
始したソース・システム・ユニットを停止させる。出力
１５８０は、不適切な要求を行ったソース・ユニットと
同じクラスタにはないあらゆるシステム・ユニットに、
この転送が影響を及ぼすのを防止する。上述の例を続け
ると、システム・ユニット群４１０、要求線１５１０等
における障害のために、データ経路５４Ｇ１が正しくな
い組の線１５３０を活性化する可能性がある。しかしな
がら、データ・ルータ・フィルタ・ロジック１５５０
は、レジスタ１５６０内のビットによって定義されてい
るように、ユニット４１０−０から適正な宛先は、同じ
ドメイン・クラスタ内のユニット４１０−１，４１０−
２，４１０−３のみであることを検出する。４１０−７
を宛先として指定するTO-7のような不適切な信号１５４
０は、ARBSTOP-0線１５７０−０を活性化し、このユニ
ット４１０−０が違法の転送を行おうとしたことを示
し、このユニットを停止する。即ち、ARBSTOP信号はソ
ース・ユニット、および同じドメイン・クラスタ内の他
のユニットに到達するので、ドメイン・クラスタＣＡ内
のエラーは、当該ドメイン・クラスタＣＡ内のシステム
・ユニットに影響を与えるに過ぎない。

【００９４】また、ロジック１５５０は、クラスタ・レ
ジスタ群１５６０内の定義を用いて、FROM信号を発行し
たユニットと同じクラスタ内にない宛先ユニットに、い
ずれのTO信号１５４０が到達するのも禁止する。本例で
は、TO線１５４０−０ないし１５４０−３のいずれかが
アサートされると、対応するTO線１５８０−０ないし１
５８０−３に渡され、対応するシステム・ユニット４１
０−０ないし４１０−３をイネーブルし、線１５３０−
０ないし１５３０−３上のデータを受け取る。一方、線
１５２０−０上のFROM信号およびTO信号１５５０−７の
同時発生、即ち、異なるクラスタ内のユニットに向けた
ものは、ロジック１５５０によって阻止される。したが
って、対応するTO線１５８０−７は休止状態のままであ
り、データ経路５４Ｇ１はデータをシステム・ユニット
４１０−７に渡さない。このように、フィルタ・ロジッ
クは、トランスグレッション・エラーが発生すると、デ
ータ転送を開始したユニットにARBSTOPを送出すること
によって、このユニットを遮断し、そのTO線を禁止する
ことにより、この転送が宛先ユニットにいかなる影響を
及ぼすことも防止するので、当該ユニットには実際に何
の転送も許可されることはない。

【００９５】図１５は、図４のクロスポイント・データ
・ルータ４４０の一データ経路を示すに過ぎない。追加
のデータ経路も同様に機能し、単に追加の組のフィルタ
・ロジック１５５０を必要とするだけである。更に、各
データ経路は、更に障害の分離や冗長性のために、多数
の部分に分割してもよく、図１５の動作に影響を与える
ことはない。

【図面の簡単な説明】

【図１】従来技術のバス指向マルチプロセッサ・デジタ
ル・コンピュータの概念概略図。

【図２】多数のシステム・ユニットを有するコンピュー
タの同様の概略図。

【図３】本発明の概念にしたがって、図２のコンピュー
タをシステム・ドメインおよびクラスタに分割した場合
の構成図。

【図４】本発明がいかにして図２のコンピュータを図３
のドメインおよびクラスタに分割するかを示す図。

【図５】他のコンピュータ・システム・ユニットの関連
部分を含む、図４の完全に構成したシステム・ユニット
のブロック図。

【図６】図５のポート・コントローラの詳細図。

【図７】図５のメモリ・コントローラの詳細図。

【図８】図５のローカル・アドレス・アービタの詳細
図。

【図９】本発明によるドメイン・フィルタのローカル部
分を含む、図５のローカル・アドレス・ルータの詳細
図。

【図１０】ドメイン・フィルタのグローバル部分を含
む、図５のグローバル・アドレス・アービタの詳細図。

【図１１】図４のドメイン・コンフィギュレータを示す
図。

【図１２】本発明にしたがってコンピュータをクラスタ
化システム・ドメインに構成する方法を示すフロー・チ
ャート。

【図１３】本発明のドメイン・フィルタリングを強調し
た、トランザクション処理のフロー・チャート。

【図１４】ドメイン・フィルタ内で使用する論理回路の
詳細図。

【図１５】ドメイン・フィルタの任意の更に別のグロー
バル部分を含む、図５のグローバル・データ・アービタ
を示す詳細図。

【符号の説明】

１００ コンピュータ １１０ プロセッサ １２０ メモリ・ボード １３０ Ｉ／Ｏボード １４０ データ・バス １５０ アドレス・バス １６０ 制御分配バス １７０ サービス・ユニット ２００ アーキテクチャ ２１０ システム・ユニット ２４０，２５０ 高速ルータ ２６０ 制御分配バス ３００ コンピュータ ３１０ システム・ボード ３４０ データ・ルータ ３５０ アドレス・ルータ ３６０ 制御分配手段 ３７０ システム・コントローラ ４００ コンピュータ ４１０ システム・ユニット ４４０ データ・ルータ ４５０ アドレス・ルータ ４６０ 制御バス ４８０ ドメイン・フィルタ ５１０ プロセッサ・サブシステム ５１１ マイクロプロセッサ ５１２ キャッシュ ５２０ メモリ・サブシステム ５２１ メモリ ５２２ パック／アンパック・モジュール ５３０ 入出力サブシステム ５３１ システムＩ／Ｏバス ５３２ Ｉ／Ｏアダプタ

───────────────────────────────────────────────────── フロントページの続き (71)出願人 597004720 2550 Ｇａｒｃｉａ Ａｖｅｎｕｅ，ＭＳ ＰＡＬ１−521，Ｍｏｕｎｔａｉｎ Ｖ ｉｅｗ，Ｃａｌｉｆｏｒｎｉａ 94043− 1100，Ｕｎｉｔｅｄ Ｓｔａｔｅｓ ｏｆ Ａｍｅｒｉｃａ (72)発明者 アンドリュー・ジェイ・マククロクリン アメリカ合衆国カリフォルニア州92123, サン・ディエゴ，ウォーカー・ドライブ 2831 (72)発明者 ニコラス・イー・アネシャンズレー アメリカ合衆国カリフォルニア州92129, サン・ディエゴ，ペナノヴァ・ストリート 11382

Claims (35)

【特許請求の範囲】
1. 【請求項１】 オペレータからの命令によって可変的に
   構成可能なハードウエア・ドメイン群を有するマルチプ
   ロセッサ・コンピュータであって、 一連のトランザクションを実行する複数の別個のシステ
   ム・ユニットであって、各システム・ユニットは前記コ
   ンピュータ内で個別に物理的に除去および交換可能であ
   り、その各々が、 所定のグローバル範囲内においてアドレスを発生するプ
   ロセッサ・ユニット、 前記所定のグローバル範囲内の１組のアドレスにおいて
   データを格納するメモリ・ユニット、及び前記所定のグ
   ローバル範囲内の１組のアドレスを発生および／または
   受信する入出力アダプタ、の少なくと１つを含む前記シ
   ステム・ユニットと、 前記システム・ユニットに結合され、前記システム・ユ
   ニットのいずれかにおいて発生されたアドレスを、前記
   システム・ユニットの他のユニットに転送するグローバ
   ル・アドレス・ルータと、 前記システム・ユニットのいずれかからのデータを、前
   記システム・ユニットの他のユニットに転送するグロー
   バル・データ・ルータと、 前記システム・ユニットのいずれかから前記システム・
   ユニットの他のものに複数の制御信号を通信し、前記い
   ずれかのシステム・ユニットにおいて発生した状態に応
   答して、前記システム・ユニットの全ての動作に影響を
   与える制御信号分配器と、 前記コンピュータを複数のソフトウエア構成可能ハード
   ウエア・ドメインに電子的に分割し、各々が、前記コン
   ピュータ内の前記システム・ユニットのあらゆる物理的
   再接続から独立した、前記システム・ユニットの任意の
   サブセットから成るドメイン・コンフィギュレータと、 前記命令に応答して、前記ドメイン・コンフィギュレー
   タに、前記システム・ユニットのどれが前記ハードウエ
   ア・ドメインの各々に属するのかを指定するコンピュー
   タ・コントローラと、 前記システム・ユニットの全てに結合され、前記システ
   ム・ユニットの内前記ドメインの１つの中のものにおい
   て発した前記制御信号の少なくともいくつかが、前記シ
   ステム・ユニットの内前記１つのドメイン外のあるもの
   に影響を与えるのを電子的に禁止するドメイン・フィル
   タと、を備えたマルチプロセッサ・コンピュータ。
2. 【請求項２】 請求項１記載のコンピュータにおいて、
   前記ドメイン・フィルタは、前記グローバル・ルータの
   少なくとも１つに結合され、前記システム・ユニットの
   内前記ドメインの１つの中のものにおいて発生した、前
   記１つのグローバル・ルータ上のトランザクションが、
   前記システム・ユニットの内前記１つのドメイン外のあ
   るものにおいて受け取られるをの禁止するコンピュー
   タ。
3. 【請求項３】 請求項２記載のコンピュータにおいて、
   前記１つのグローバル・ルータは前記グローバル・アド
   レス・ルータであるコンピュータ。
4. 【請求項４】 請求項３記載のコンピュータにおいて、
   前記グローバル・アドレス・ルータは、前記システム・
   ユニットの全てに結合され、前記システム・ユニットの
   異なるサブセット間で同時に複数のトランザクションを
   搬送する複数の経路を有するコンピュータ。
5. 【請求項５】 請求項２記載のコンピュータにおいて、
   前記１つのグローバル・ルータは前記グローバル・デー
   タ・ルータであるコンピュータ。
6. 【請求項６】 請求項５記載のコンピュータにおいて、
   前記グローバル・データ・ルータは、前記システム・ユ
   ニットの全てに結合され、前記システム・ユニットの異
   なるサブセット間で同時に複数のトランザクションに関
   連するデータを搬送する複数の経路を有するコンピュー
   タ。
7. 【請求項７】 請求項２記載のコンピュータにおいて、
   前記ドメイン・フィルタは、前記グローバル・アドレス
   ・ルータおよび前記グローバル・データ・ルータ双方に
   結合され、前記システム・ユニットの内前記ドメインの
   １つの中のものにおいて発生したアドレスおよびデータ
   双方が、前記システム・ユニットの内前記１つのドメイ
   ン外のあるものにおいて受け取られるのを禁止するコン
   ピュータ。
8. 【請求項８】 請求項１記載のコンピュータであって、 前記ドメイン・コンフィギュレータは、更に、複数の前
   記ハードウエア・ドメインを結合し、前記コンピュータ
   内の前記システム・ユニットのいずれの物理的再接続か
   ら独立した前記ドメインの任意のサブセットから成るド
   メイン・クラスタを形成し、 前記コンピュータ・コントローラは、前記コマンドの別
   のものに応答し、前記ドメイン・コンフィギュレータ
   に、前記システム・ユニットのどれが前記ドメイン・ク
   ラスタに属するのかを指定し、 前記ドメイン・フィルタは、前記システム・ユニットの
   内前記１つのドメインの中のものにおいて発生した前記
   少なくともいくつかの制御信号が、前記システム・ユニ
   ットの内前記１つのドメイン外であるが前記ドメイン・
   クラスタの中にあるものに影響を与えることを可能にす
   る、コンピュータ。
9. 【請求項９】 請求項８記載のコンピュータにおいて、
   前記ドメイン・クラスタ内の前記ドメインの１つは、前
   記ドメイン・クラスタ内の異なるドメインによって、同
   一の所定の共有アドレス範囲内においてアクセス可能な
   物理メモリを含むコンピュータ。
10. 【請求項１０】 請求項１記載のコンピュータにおい
    て、前記ドメイン・フィルタは、 前記システム・ユニットのどれが、前記アドレス・ルー
    タ内で現アドレスを発生したかを識別する接続部と、 前記システム・ユニットのどれが、前記ドメインのどれ
    に属するのかを指定する、前記システム・ユニットの各
    々に対する少なくとも１つのドメイン・マスク・レジス
    タと、 前記ソース識別接続部と、前記ドメイン・マスク・レジ
    スタとに応答し、前記システム・ユニットが前記現アド
    レスを発生したのと同じドメイン内にない前記システム
    ・ユニットの全てから、前記システム・ユニットを切断
    するゲート・ロジックと、を含むコンピュータ。
11. 【請求項１１】 請求項１０記載のコンピュータにおい
    て、前記ドメイン・フィルタは、 各々、前記システム・ユニットのどれがドメイン・クラ
    スタに属するのかを識別し、前記トランザクションの現
    行のものに応答する複数のクラスタ・レジスタと、 前記ドメイン・クラスタに属する前記システム・ユニッ
    トの１つから発した前記トランザクションのいずれにつ
    いても、前記共通クラスタ内の前記システム・ユニット
    群の各々に有効トランザクション信号を送信する接続部
    と、を含むコンピュータ。
12. 【請求項１２】 請求項１１記載のコンピュータにおい
    て、前記ドメイン・フィルタは、前記ドメイン・クラス
    タ内の異なるシステム・ユニット間の共有アドレス範囲
    を示す、共有アドレス・レジスタを含むコンピュータ。
13. 【請求項１３】 複数のシステム・ユニットと、グロー
    バル・アドレス・ルータと、グローバル・データ・ルー
    タと、制御信号分配器と、ドメイン・フィルタとを有す
    るコンピュータを、プログラム可能な制御の下で複数の
    独立したハードウエア・ドメインに区分する方法であっ
    て、 （ａ）構成モードを開始するステップと、 （ｂ）前記ハードウエア・ドメインの１つに含ませる前
    記システム・ユニットのサブセットを定義する指定デー
    タを受け取るステップと、 （ｃ）前記指定データをドメイン・フィルタにロード
    し、前記システム・ユニットの内前記１つのドメインの
    中のものに前記分配器内のある制御信号に応答させると
    共に、前記システム・ユニットの他のものには前記分配
    器には無応答とさせるステップと、 （ｄ）前記システム・ユニットの異なるサブセットを定
    義する別の指定データのために、ステップ（ｂ）および
    （ｃ）を繰り返すステップと、を含む方法。
14. 【請求項１４】 請求項１３記載の方法において、前記
    ステップ（ｃ）は、前記ドメイン・フィルタにロードす
    る前記指定データにも応答し、前記システム・ユニット
    の内前記１つのドメインの中のものに、前記システム・
    ユニットの内前記１つのドメインの中のものから発した
    前記グローバル・アドレス・ルータ上のアドレスに応答
    させると共に、前記第１ドメイン内の前記システム・ユ
    ニットに、前記システム・ユニットの内前記第１ドメイ
    ン内にはないものの少なくともいくつかから発した、前
    記グローバル・アドレス・ルータ上のアドレスには無応
    答とさせる方法。
15. 【請求項１５】 請求項１４記載の方法であって、更
    に、 （ｆ）前記ドメインの複数のドメインのクラスタを定義
    する第２指定データを受け取るステップと、 （ｇ）前記第２データを前記ドメイン・フィルタにロー
    ドし、前記システム・ユニットの内前記ドメインのクラ
    スタの中のものに、前記システム・ユニットの内前記ド
    メインのクラスタの中のものから発した前記グローバル
    ・アドレス・ルータ上のアドレスに応答させるようにす
    るステップと、を含む方法。
16. 【請求項１６】 請求項１５記載の方法であって、更
    に、 （ｈ）前記ドメインの１つの中に物理的に存在し、前記
    ドメインのクラスタ内の他のドメインにアクセス可能
    な、アドレスの共有範囲を定義する第３指定データを受
    け取るステップと、 （ｉ）前記第３データを前記ドメイン・フィルタにロー
    ドし、前記システム・ユニットの内前記ドメインのクラ
    スタの中のものに、前記システム・ユニットの内前記ド
    メインのクラスタの中であるが前記共有範囲以内に限っ
    たものから発した前記グローバル・アドレス・ルータ上
    のアドレスに応答させるようにするステップと、を含む
    方法。
17. 【請求項１７】 請求項１６記載の方法において、前記
    共有範囲は、前記ドメイン・クラスタ内のシステム・ユ
    ニットの少なくとも１つに物理的に存在するメモリの全
    アドレス範囲よりも小さい方法。
18. 【請求項１８】 請求項１３記載の方法であって、ステ
    ップ（ｄ）の後に実行する、 （ｊ）前記第１ドメイン内の前記システム・ユニットの
    １つからのトランザクションを、前記グローバル・アド
    レス・ルータを介して、前記第１ドメイン内部および外
    部の双方の、前記システム・ユニットの全てに同報通信
    するステップと、 （ｋ）前記システム・ユニットの各々において前記トラ
    ンザクションをフィルタすることにより、前記システム
    ・ユニットの内前記第１ドメインにあるものには、前記
    トランザクションへの応答をイネーブルし、前記システ
    ム・ユニットの内前記第１ドメインの外にある他のもの
    には、前記トランザクションへの応答をディセーブルす
    るステップと、を含む方法。
19. 【請求項１９】 請求項１８記載の方法において、ステ
    ップ（ｊ）および（ｋ）はステップ（ｅ）の後に実行す
    る方法。
20. 【請求項２０】 請求項１８記載の方法において、ステ
    ップ（ｋ）は、前記第１ドメイン外の前記システム・ユ
    ニットの全てはディセーブルしない方法。
21. 【請求項２１】 請求項１８記載の方法において、前記
    ドメインの異なるドメインにある複数の前記システム・
    ユニットは、物理的に、各範囲内のアドレスを有するメ
    モリを含み、前記各範囲の前記アドレスは少なくとも部
    分的に重複する方法。
22. 【請求項２２】 グローバル・アドレス・ルータと、グ
    ローバル・データ・ルータと、制御信号分配器とを有す
    るマルチプロセッサ・コンピュータ用システム・ユニッ
    トであって、前記制御信号分配器は前記システム・ユニ
    ットの複数の他のものを相互接続し、前記コンピュータ
    はコンピュータ・コントローラも有し、前記システム・
    ユニットは、 前記グローバル・ルータの双方に結合され、所定のグロ
    ーバル範囲内のアドレスを発生する、少なくとも１つの
    プロセッサ・ユニットを受け付ける手段と、 前記グローバル・ルータに結合され、前記所定のグロー
    バル範囲内の１組のアドレスにおけるデータを格納す
    る、少なくとも１つのメモリ・ユニットを受け付ける手
    段と、 前記グローバル・ルータに結合され、前記所定のグロー
    バル範囲内の１組のアドレスを発生および／または受信
    する少なくとも１つの入出力アダプタを受け付ける手段
    と、 前述した手段の少なくとも１つに結合され、前記分配器
    に制御信号を発生する手段であって、前記制御信号は前
    記システム・ユニット内におけるエラー状態を表し、更
    に、前記他のシステム・ユニット内におけるエラー状態
    を表す制御信号を受け取る手段と、 前記制御信号をフィルタし、前記他のユニットの内選択
    可能なものからの制御信号のみが、前記システム・ユニ
    ットの動作に影響を与え得るようにする手段と、 前記コンピュータ・コントローラに接続可能であり、前
    記他のユニットから前記のものを選択する手段と、を備
    えたシステム・ユニット。
23. 【請求項２３】 請求項２２記載のシステム・ユニット
    において、前記フィルタ手段は、 前記他のユニットの内前記選択可能なものを指定するデ
    ータを保持するドメイン・マスク・レジスタと、 前記選択可能なものからある信号を通過させ、前記シス
    テム・ユニットの他のものからの前記ある信号を遮断す
    るゲート手段と、を含むシステム・ユニット。
24. 【請求項２４】 請求項２３記載のシステム・ユニット
    において、更に、可変データを前記ドメイン・マスク・
    レジスタにロードする手段を備えているシステム・ユニ
    ット。
25. 【請求項２５】 請求項２２記載のシステム・ユニット
    において、前記フィルタ手段は、前記コンピュータ内の
    前記システム・ユニットのいずれかに物理的に実装され
    ているメモリを指定するデータを、前記システム・ユニ
    ットにアクセス可能として、前記グローバル範囲の一部
    に保持する共有メモリ・レジスタを含むシステム・ユニ
    ット。
26. 【請求項２６】 請求項２５記載のシステム・ユニット
    であって、更に、可変データを前記共有メモリ・レジス
    タにロードする手段を備えているシステム・ユニット。
27. 【請求項２７】 請求項２５記載のシステム・ユニット
    において、前記フィルタ手段は、前記いずれかのシステ
    ム・ユニット上に物理的に実装されている前記メモリの
    一部のみから成るアドレス範囲を指定するデータを保持
    する、少なくとも１つの別の共有メモリ・レジスタを含
    むシステム・ユニット。
28. 【請求項２８】 マルチプロセッサ・コンピュータ用の
    複数のシステム・ユニットの中の一システム・ユニット
    であって、前記マルチプロセッサ・コンピュータは、 前記システム・ユニットのいずれかにおいて発したアド
    レスを、前記システム・ユニットの他の全てに転送する
    グローバル・アドレス・ルータであって、前記アドレス
    の各アドレスが、前記複数のシステム・ユニットのどれ
    が前記各アドレスを発したかを示すソース識別子を有す
    る、グローバル・アドレス・ルータと、 前記システム・ユニットのいずれかから、前記システム
    ・ユニットの他の全てにデータを転送するグローバル・
    データ・ルータと、 前記システム・ユニットのいずれかからの複数の制御信
    号を前記システム・ユニットの他の全てに伝達し、前記
    いずれかのシステム・ユニットにおいて発生した状態に
    応答して、前記システム・ユニットの全ての動作に影響
    を与える、制御信号分配器と、 前記コンピュータを複数のソフトウエア構成可能なハー
    ドウエア・ドメインに電子的に分割し、各々が、前記コ
    ンピュータ内の前記システム・ユニットのいずれの物理
    的再接続から独立した、前記システム・ユニットの任意
    のサブセットから構成されるドメイン・コンフィギュレ
    ータと、 前記コマンドに応答し、前記システム・ユニットの内ど
    れが前記ハードウエア・ドメインの各々に属するのか
    を、前記ドメイン・コンフィギュレータに指定するコン
    ピュータ・コントローラと、 前記システム・ユニットの全てに結合され、前記システ
    ム・ユニットの内前記ドメインの１つの中にあるものに
    おいて発した前記制御信号の少なくともいくつかが、前
    記１つのドメイン外の前記システム・ユニットのあるも
    のに影響を与えるのを電子的に禁止するドメイン・フィ
    ルタと、を備え、 前記一システム・ユニットは、 前記グローバル・アドレス・ルータに接続された少なく
    とも１つのサブシステムであって、前記サブシステムと
    前記システム・ユニットの他のいずれかとの間で前記ア
    ドレスを結合すると共に、前記グローバル・データ・ル
    ータに接続され、前記サブシステムと前記システム・ユ
    ニットの他のいずれかとの間でトランザクション・デー
    タを転送するサブシステムであって、 トランザクションを実行するプロセッサ・サブシステ
    ム、 前記グローバル範囲内にデータを格納するメモリ・サブ
    システム、 入出力アダプタと通信する入出力サブシステム、から成
    るグループから選択される前記サブシステムと、 前記分配器に結合された、前記制御信号の少なくとも１
    つの発生器と、 前記制御信号の少なくとも１つの受信部と、 前記コンピュータ・コントローラから、前記複数のシス
    テム・ユニットの内どれが前記１つのシステム・ユニッ
    トと同じドメインに属するのかを表す値を受け取るドメ
    イン書き込み可能マスク・レジスタと、 前記ドメイン・マスク・レジスタに結合され、前記ソー
    ス識別子が、前記各アドレスが前記同じドメイン内から
    発したのではないことを示す場合、禁止信号を生成し、
    該禁止信号を前記少なくとも１つのサブシステムに結合
    し、前記各アドレスに対してそれを無応答にさせる比較
    器と、を備えたシステム・ユニット。
29. 【請求項２９】 請求項２８記載のシステム・ユニット
    において、前記ドメイン・コンフィギュレータは、更
    に、複数の前記ハードウエア・ドメインを結合し、前記
    コンピュータ内の前記システム・ユニットのあらゆる物
    理的再接続と独立した、前記ドメインの任意のサブセッ
    トから成るドメイン・クラスタを形成し、 前記複数のシステム・ユニットの内どれが、前記１つの
    システム・ユニットと同じドメイン・クラスタに属する
    のかを示す、少なくとも１つの書き込み可能共有メモリ
    ・マスク・レジスタを含み、 前記比較器は、更に、前記ドメイン・マスク・レジスタ
    に結合され、前記各アドレスが、前記同じドメイン・ク
    ラスタ外の前記システム・ユニットのあるものにおいて
    発せられたものであることを、前記ソース識別子が示す
    場合、前記禁止信号を生成する、システム・ユニット。
30. 【請求項３０】 請求項３１記載のシステム・ユニット
    において、前記少なくとも１つのサブシステムは、前記
    グローバル・アドレス範囲の一部内にデータを格納す
    る、前記メモリ・サブシステムを含み、前記システム・
    ユニットは更に、 前記コンピュータ・コントローラから、前記グローバル
    範囲の前記一部以内にメモリ・アドレスの共有範囲を定
    義する値を受け取る少なくとも１つの共有メモリ・アド
    レス・レジスタを備えており、 前記比較器は、更に、前記共有メモリ・アドレス・レジ
    スタにも応答し、前記各アドレスが前記共有範囲外にあ
    る場合、前記メモリ・サブシステムを禁止する、システ
    ム・ユニット。
31. 【請求項３１】 請求項２８記載のシステム・ユニット
    において、前記制御信号の前記少なくとも１つの発生器
    は、前記グローバル・アドレス・ルータに対するアクセ
    スを要求し受け取る、ローカル・アドレス・アービタの
    一部を形成するシステム・ユニット。
32. 【請求項３２】 請求項３３記載のシステム・ユニット
    において、前記制御信号の前記少なくとも１つの受信部
    は、更に、前記ローカル・アドレス・アービタの一部を
    形成するシステム・ユニット。
33. 【請求項３３】 請求項２８記載のシステム・ユニット
    において、前記一システム・ユニットは、前記サブシス
    テムの内少なくとも２つの異なるものを含むシステム・
    ユニット。
34. 【請求項３４】 請求項３３記載のシステム・ユニット
    において、前記一システム・ユニットは３種類の前記サ
    ブシステムの全てを含むシステム・ユニット。
35. 【請求項３５】 請求項２８記載のシステム・ユニット
    において、前記プロセッサ・サブシステムは、複数の別
    個のマイクロプロセッサを含むシステム・ユニット。