JPH10229185A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH10229185A JPH10229185A JP9033491A JP3349197A JPH10229185A JP H10229185 A JPH10229185 A JP H10229185A JP 9033491 A JP9033491 A JP 9033491A JP 3349197 A JP3349197 A JP 3349197A JP H10229185 A JPH10229185 A JP H10229185A
- Authority
- JP
- Japan
- Prior art keywords
- back gate
- doped
- gate
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】リークが小さく制御性に富み、しかもバックゲ
ートの上に高品質なへテロ構造を作製可能なバックゲー
ト構造を有する半導体装置を提供する。 【解決手段】ＧａＡｓ半絶縁性基板１上に形成されたノ
ンドープＧａＡｓエピタキシャル層１’に、領域選択的
にイオン注入を行なってバックゲートとなるＢｅ注入領
域３を形成し、その上にＡｌＧａＡｓ／ＧａＡｓ変調ド
ープ構造２（ノンドープＧａＡｓ層２−ａ、ノンドープ
ＡｌＧａＡｓ層２−ｂ、ＳｉドープＡｌＧａＡｓ層２−
ｃからなる）を再成長させ、該変調ドープ構造２上の所
定個所にフロントゲート４を形成した半導体装置。
ートの上に高品質なへテロ構造を作製可能なバックゲー
ト構造を有する半導体装置を提供する。 【解決手段】ＧａＡｓ半絶縁性基板１上に形成されたノ
ンドープＧａＡｓエピタキシャル層１’に、領域選択的
にイオン注入を行なってバックゲートとなるＢｅ注入領
域３を形成し、その上にＡｌＧａＡｓ／ＧａＡｓ変調ド
ープ構造２（ノンドープＧａＡｓ層２−ａ、ノンドープ
ＡｌＧａＡｓ層２−ｂ、ＳｉドープＡｌＧａＡｓ層２−
ｃからなる）を再成長させ、該変調ドープ構造２上の所
定個所にフロントゲート４を形成した半導体装置。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体へテロ接合
界面に形成される二次元電子ガス（以下、２ＤＥＧと略
記）または二次元正孔ガス（以下、２ＤＨＧと略記）を
基板側から制御するバックゲート制御構造の半導体装置
に関し、特に、バックゲートと２ＤＥＧ（あるいは２Ｄ
ＨＧ）が近接し、しかも制御性に優れ、フロントゲート
との組み合わせにも適した半導体装置に関するものであ
る。
界面に形成される二次元電子ガス（以下、２ＤＥＧと略
記）または二次元正孔ガス（以下、２ＤＨＧと略記）を
基板側から制御するバックゲート制御構造の半導体装置
に関し、特に、バックゲートと２ＤＥＧ（あるいは２Ｄ
ＨＧ）が近接し、しかも制御性に優れ、フロントゲート
との組み合わせにも適した半導体装置に関するものであ
る。
【０００２】
【従来の技術】へテロ界面に形成された２ＤＥＧ（ある
いは２ＤＨＧ）の制御性を改善するために、フロントゲ
ート以外に基板側のバックゲートを用いることが従来か
ら行われてきた。しかし、この多くは、例えば２ＤＥＧ
をその下に配置したｎ型ＧａＡｓで制御するバックゲー
トタイプであり、ゲートとヘテロ界面のキャリアが同一
タイプである。このような構造ではゲートリークが大き
くなり、これを抑制するために、ヘテロ構造とバックゲ
ートとの間にＡｌＧａＡｓバリアを挟み、さらにバック
ゲートとへテロ界面との距離を離す必要があった。しか
し、上記のＡｌＧａＡｓバリアを挟む構造では、ＡｌＧ
ａＡｓの上にＧａＡｓを成長させることになるので、高
品質の結晶成長が困難になるという問題があり、また、
上記の距離を離す構成では、制御に必要なゲート電圧が
大きくなり、ゲートの制御性が悪くなるという問題があ
った。
いは２ＤＨＧ）の制御性を改善するために、フロントゲ
ート以外に基板側のバックゲートを用いることが従来か
ら行われてきた。しかし、この多くは、例えば２ＤＥＧ
をその下に配置したｎ型ＧａＡｓで制御するバックゲー
トタイプであり、ゲートとヘテロ界面のキャリアが同一
タイプである。このような構造ではゲートリークが大き
くなり、これを抑制するために、ヘテロ構造とバックゲ
ートとの間にＡｌＧａＡｓバリアを挟み、さらにバック
ゲートとへテロ界面との距離を離す必要があった。しか
し、上記のＡｌＧａＡｓバリアを挟む構造では、ＡｌＧ
ａＡｓの上にＧａＡｓを成長させることになるので、高
品質の結晶成長が困難になるという問題があり、また、
上記の距離を離す構成では、制御に必要なゲート電圧が
大きくなり、ゲートの制御性が悪くなるという問題があ
った。
【０００３】一方、ｐｎ接合タイプのバックゲートとし
てｎ型あるいはｐ型の基板（あるいはエピタキシャル
層）の上にヘテロ構造を成長させ、上記基板をバックゲ
ートとして用いる方法も行われてきた。しかし、この場
合、基板（あるいはエピタキシャル層）は全面に渡って
おり、局所的にバックゲートを設けることはできない。
このような構造ではメサエッチング等により２ＤＥＧ
（あるいは２ＤＨＧ）をパターン化した場合、必ずその
下にバックゲート層が存在することになるので、２ＤＥ
Ｇ（あるいは２ＤＨＧ）に形成するオーミツクコンタク
トがシンターによってバックゲート層に届くことがゲー
トリークの原因となり、やはり、バックゲートと２ＤＥ
Ｇ（あるいは２ＤＨＧ）の間隔を小さくできないという
問題があった。
てｎ型あるいはｐ型の基板（あるいはエピタキシャル
層）の上にヘテロ構造を成長させ、上記基板をバックゲ
ートとして用いる方法も行われてきた。しかし、この場
合、基板（あるいはエピタキシャル層）は全面に渡って
おり、局所的にバックゲートを設けることはできない。
このような構造ではメサエッチング等により２ＤＥＧ
（あるいは２ＤＨＧ）をパターン化した場合、必ずその
下にバックゲート層が存在することになるので、２ＤＥ
Ｇ（あるいは２ＤＨＧ）に形成するオーミツクコンタク
トがシンターによってバックゲート層に届くことがゲー
トリークの原因となり、やはり、バックゲートと２ＤＥ
Ｇ（あるいは２ＤＨＧ）の間隔を小さくできないという
問題があった。
【０００４】また、上記のごとき従来の構造では、局所
的にバックゲートの条件を変えることもできない、とい
う問題もあった。
的にバックゲートの条件を変えることもできない、とい
う問題もあった。
【０００５】
【発明が解決しようとする課題】本発明は、上記のごと
き従来のバックゲート構造の課題である、バックゲート
とヘテロ界面の距離が大きく制御性が悪い点、およびバ
ックゲートのリークが大きくなる点を解決し、リークが
小さく制御性に富み、しかもバックゲートの上に高品質
なへテロ構造を作製可能なバックゲート構造を有する半
導体装置およびその製造方法を提供することを目的とす
るものである。
き従来のバックゲート構造の課題である、バックゲート
とヘテロ界面の距離が大きく制御性が悪い点、およびバ
ックゲートのリークが大きくなる点を解決し、リークが
小さく制御性に富み、しかもバックゲートの上に高品質
なへテロ構造を作製可能なバックゲート構造を有する半
導体装置およびその製造方法を提供することを目的とす
るものである。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
め、本発明においては、特許請求の範囲に記載するよう
に構成している。すなわち、請求項１に記載の発明にお
いては、基板上に形成された変調ドープ構造の二次元電
子ガスまたは２次元正孔ガスの濃度を基板側から電圧に
より制御するバックゲート構造を有する半導体装置にお
いて、基板と同一の半導体材料を用いて領域選択的に形
成されたｐｎ接合からなるバックゲート構造を備えるよ
うに構成している。
め、本発明においては、特許請求の範囲に記載するよう
に構成している。すなわち、請求項１に記載の発明にお
いては、基板上に形成された変調ドープ構造の二次元電
子ガスまたは２次元正孔ガスの濃度を基板側から電圧に
より制御するバックゲート構造を有する半導体装置にお
いて、基板と同一の半導体材料を用いて領域選択的に形
成されたｐｎ接合からなるバックゲート構造を備えるよ
うに構成している。
【０００７】上記のごとき構成により、請求項１に記載
の半導体装置においては、バックゲートとヘテロ界面が
近接し、しかもオーミックコンタクトがバックゲートに
触れることなく形成でき、小さい電圧でヘテロ界面のキ
ャリア密度を広い範囲で制御できるバックゲート構造が
実現される。また、ｐｎ接合型のバックゲートになって
いるため、へテロ構造とバックゲートの間にバリアを挟
む必要がない。
の半導体装置においては、バックゲートとヘテロ界面が
近接し、しかもオーミックコンタクトがバックゲートに
触れることなく形成でき、小さい電圧でヘテロ界面のキ
ャリア密度を広い範囲で制御できるバックゲート構造が
実現される。また、ｐｎ接合型のバックゲートになって
いるため、へテロ構造とバックゲートの間にバリアを挟
む必要がない。
【０００８】また、請求項２に記載の発明においては、
請求項１に記載の構成において、変調ドープ構造の表面
側に形成されたフロントゲート構造とバックゲート構造
が同一領域となる様にいわゆる自己整合的に形成されて
いることを特徴とするものである。上記請求項２に記載
の発明は、請求項１の発明におけるヘテロ界面のキャリ
アの制御性をフロントゲートとの組み合わせにより改善
したものである。
請求項１に記載の構成において、変調ドープ構造の表面
側に形成されたフロントゲート構造とバックゲート構造
が同一領域となる様にいわゆる自己整合的に形成されて
いることを特徴とするものである。上記請求項２に記載
の発明は、請求項１の発明におけるヘテロ界面のキャリ
アの制御性をフロントゲートとの組み合わせにより改善
したものである。
【０００９】また、請求項３に記載の発明は、基板上に
形成された変調ドープ構造の二次元電子ガスまたは２次
元正孔ガスの濃度を基板側から電圧により制御するバッ
クゲート構造を有する半導体装置の製造方法において、
基板もしくは該基板上に成長させたノンドープ半導体層
に領域選択的にイオン注入を行なう工程と、上記基板も
しくは上記ノンドープ半導体層上に変調ドープ構造を再
成長する工程と、素子間分離のためエッチングによりメ
サ構造を形成する工程と、を含むように構成した半導体
装置の製造方法である。なお、上記変調ドープ構造は、
例えば後記図１の実施の形態に示すように、第２のノン
ドープ半導体層（例えばノンドープＧａＡｓなどのノン
ドープIII−Ｖ族半導体）と第３のノンドープ半導体層
（例えばノンドープＡｌＧａＡｓなどのノンドープIII
−Ｖ族混晶半導体）とドープ半導体層（例えばＳｉドー
プＡｌＧａＡｓなどのドープIII−Ｖ族混晶半導体）に
よって形成する。
形成された変調ドープ構造の二次元電子ガスまたは２次
元正孔ガスの濃度を基板側から電圧により制御するバッ
クゲート構造を有する半導体装置の製造方法において、
基板もしくは該基板上に成長させたノンドープ半導体層
に領域選択的にイオン注入を行なう工程と、上記基板も
しくは上記ノンドープ半導体層上に変調ドープ構造を再
成長する工程と、素子間分離のためエッチングによりメ
サ構造を形成する工程と、を含むように構成した半導体
装置の製造方法である。なお、上記変調ドープ構造は、
例えば後記図１の実施の形態に示すように、第２のノン
ドープ半導体層（例えばノンドープＧａＡｓなどのノン
ドープIII−Ｖ族半導体）と第３のノンドープ半導体層
（例えばノンドープＡｌＧａＡｓなどのノンドープIII
−Ｖ族混晶半導体）とドープ半導体層（例えばＳｉドー
プＡｌＧａＡｓなどのドープIII−Ｖ族混晶半導体）に
よって形成する。
【００１０】上記の製造方法においては、選択的にバッ
クゲート領域を形成し、再成長と組み合わせることによ
りバックゲート構造を作製するので、バックゲートと界
面のキャリアがｐｎ接合になるため、同じ材料でもゲー
トリークを抑えることができ、ヘテロバリアが不要であ
るという特徴がある。そしてバックゲート作製後の再成
長が容易であり、高品質の再成長が実現できる。さら
に、イオン注入条件を局所的に変化させることができる
ため、様々な特性のバックゲート構造を所望の場所に形
成できるという特徴もある。
クゲート領域を形成し、再成長と組み合わせることによ
りバックゲート構造を作製するので、バックゲートと界
面のキャリアがｐｎ接合になるため、同じ材料でもゲー
トリークを抑えることができ、ヘテロバリアが不要であ
るという特徴がある。そしてバックゲート作製後の再成
長が容易であり、高品質の再成長が実現できる。さら
に、イオン注入条件を局所的に変化させることができる
ため、様々な特性のバックゲート構造を所望の場所に形
成できるという特徴もある。
【００１１】
【発明の実施の形態】図１は本発明による半導体装置の
一実施の形態を示す概略図であり、（ａ）は斜視図、
（ｂ）は断面図を示す。この構造ではバックゲートとフ
ロントゲートが自己整合的に形成されている。なお、図
１においては、オーミックコンタクト等の詳細は省略し
ている。
一実施の形態を示す概略図であり、（ａ）は斜視図、
（ｂ）は断面図を示す。この構造ではバックゲートとフ
ロントゲートが自己整合的に形成されている。なお、図
１においては、オーミックコンタクト等の詳細は省略し
ている。
【００１２】この実施の形態では、請求項１、２に記載
した発明をＡｌＧａＡｓ／ＧａＡｓ系に応用した例につ
いて説明する。この実施の形態では請求項２に示したセ
ルフアラインメントに配置したフロントゲートも設置さ
れている。
した発明をＡｌＧａＡｓ／ＧａＡｓ系に応用した例につ
いて説明する。この実施の形態では請求項２に示したセ
ルフアラインメントに配置したフロントゲートも設置さ
れている。
【００１３】製造工程は以下の通りである。まず、半絶
縁性ＧａＡｓ基板１の上にノンドープＧａＡｓ層１’を
分子線エピタキシー（Molecular Beam Epitaxy：以下、
ＭＢＥと略記）で成長させる。ここで成長を中断し、集
束イオン注入装置（Focused Ion Beam：以下、ＦＩＢと
略記）に試料を搬送する。ＦＩＢを用いて、Ｂｅのイオ
ンを適当な場所に適当なドーズ量を注入し、Ｂｅ注入領
域３を形成する。この場合、ＦＩＢを用いているので注
入する場所、形状、ドーズ量等は任意に設定できる。
縁性ＧａＡｓ基板１の上にノンドープＧａＡｓ層１’を
分子線エピタキシー（Molecular Beam Epitaxy：以下、
ＭＢＥと略記）で成長させる。ここで成長を中断し、集
束イオン注入装置（Focused Ion Beam：以下、ＦＩＢと
略記）に試料を搬送する。ＦＩＢを用いて、Ｂｅのイオ
ンを適当な場所に適当なドーズ量を注入し、Ｂｅ注入領
域３を形成する。この場合、ＦＩＢを用いているので注
入する場所、形状、ドーズ量等は任意に設定できる。
【００１４】Ｂｅ注入後、試料をＭＢＥのチャンバーに
戻し、ＡｌＧａＡｓ／ＧａＡｓ変調ドープ構造２を再成
長させる。この再成長により、ノンドープＧａＡｓ層２
−ａと、ノンドープＡｌＧａＡｓ層２−ｂ（ＡｌxＧａ
1-xＡｓ）と、ＳｉドープＡｌＧａＡｓ層２−ｃ（Ａｌx
Ｇａ1-xＡｓ）からなる変調ドープ構造２が形成され
る。この実施の形態では、ノンドープＧａＡｓ層２−ａ
の膜厚は２５０ｎｍである。また、ＢｅはＭＢＥによる
再成長時の温度で十分に活性化されるため特別の熱処理
は全く行っていない。
戻し、ＡｌＧａＡｓ／ＧａＡｓ変調ドープ構造２を再成
長させる。この再成長により、ノンドープＧａＡｓ層２
−ａと、ノンドープＡｌＧａＡｓ層２−ｂ（ＡｌxＧａ
1-xＡｓ）と、ＳｉドープＡｌＧａＡｓ層２−ｃ（Ａｌx
Ｇａ1-xＡｓ）からなる変調ドープ構造２が形成され
る。この実施の形態では、ノンドープＧａＡｓ層２−ａ
の膜厚は２５０ｎｍである。また、ＢｅはＭＢＥによる
再成長時の温度で十分に活性化されるため特別の熱処理
は全く行っていない。
【００１５】上記ＭＢＥによる変調ドープ構造の成長
後、最初に、大きめのホールバーを化学エッチングによ
り形成する（素子間分離）。続いて、図１（ａ）におい
て、フロントゲート４の下にあるメサ構造上のフロント
ゲート４に接触しない部分（例えばＡ点）に２ＤＥＧ５
へのオーミックコンタクト（ｎ型オーミック領域：図示
省略）を形成し、Ｂｅ注入領域３が外周部へ引き出され
た部分（例えばＢ点）に、バックゲートとなるＢｅ注入
領域３へのオーミックコンタクト（図示省略）を形成す
る。
後、最初に、大きめのホールバーを化学エッチングによ
り形成する（素子間分離）。続いて、図１（ａ）におい
て、フロントゲート４の下にあるメサ構造上のフロント
ゲート４に接触しない部分（例えばＡ点）に２ＤＥＧ５
へのオーミックコンタクト（ｎ型オーミック領域：図示
省略）を形成し、Ｂｅ注入領域３が外周部へ引き出され
た部分（例えばＢ点）に、バックゲートとなるＢｅ注入
領域３へのオーミックコンタクト（図示省略）を形成す
る。
【００１６】この実施の形態で大切な点は、Ｂｅ注入領
域３が局所的に限られているため、２ＤＥＧ５へのオー
ミックコンタクトであるｎ型オーミック領域（図示せ
ず）の下にはＢｅ注入層が存在しない点である。これに
より余計なゲートリークを減少させる効果がある。
域３が局所的に限られているため、２ＤＥＧ５へのオー
ミックコンタクトであるｎ型オーミック領域（図示せ
ず）の下にはＢｅ注入層が存在しない点である。これに
より余計なゲートリークを減少させる効果がある。
【００１７】その後、フロントゲートとして働くＡｕ／
Ｔｉショットキーゲート４を蒸着し、最後に中心部分を
Ａｕ／Ｔｉショットキーゲート４をマスクにしてセルフ
アラインメントに化学エッチング（エッチング領域６）
することにより構造が完成する。この際、エッチング領
域６の深さはＢｅ注入領域３より十分深くなるように選
択している。
Ｔｉショットキーゲート４を蒸着し、最後に中心部分を
Ａｕ／Ｔｉショットキーゲート４をマスクにしてセルフ
アラインメントに化学エッチング（エッチング領域６）
することにより構造が完成する。この際、エッチング領
域６の深さはＢｅ注入領域３より十分深くなるように選
択している。
【００１８】この構造ではフロントゲート４がバックゲ
ートとなるＢｅ注入領域３に直接触れることがなく、必
ず（フロントゲート４）−２ＤＥＧ５−（ｐ型バックゲ
ート３）となるのでそれぞれのゲートにゲートリークな
しに加えることのできる電圧範囲が増大する。
ートとなるＢｅ注入領域３に直接触れることがなく、必
ず（フロントゲート４）−２ＤＥＧ５−（ｐ型バックゲ
ート３）となるのでそれぞれのゲートにゲートリークな
しに加えることのできる電圧範囲が増大する。
【００１９】この実施の形態の特徴として、２ＤＥＧ５
とバックゲート３はｐｎ接合を形成している。再成長後
のノンドープＧａＡｓ層２−ａが薄く、２ＤＥＧ５がバ
ックゲート３に近い場合はバックゲート電圧０Ｖでは２
ＤＥＧ５は空乏化されているが、ｐｎ接合を順方向に近
づけていけば、実施の形態の構造を作製する際に、へテ
ロ界面までＢｅが拡散していない限り、順方向電流がゲ
ートに流れる前に２ＤＥＧが形成できることになる。ｐ
ｎ接合の特徴として１.５Ｖ付近で順方向電流が流れる
まではリーク電流は小さいため、再成長後のノンドープ
ＧａＡｓ層２−ａが薄く、２ＤＥＧ５がバックゲート３
に近い構造でも、図２（詳細後述）に示すように十分に
小さいゲート電圧で大きなキャリア密度の変化が得られ
る。なお、図１の構造では、キャリア密度はフロントゲ
ート４によっても制御される。
とバックゲート３はｐｎ接合を形成している。再成長後
のノンドープＧａＡｓ層２−ａが薄く、２ＤＥＧ５がバ
ックゲート３に近い場合はバックゲート電圧０Ｖでは２
ＤＥＧ５は空乏化されているが、ｐｎ接合を順方向に近
づけていけば、実施の形態の構造を作製する際に、へテ
ロ界面までＢｅが拡散していない限り、順方向電流がゲ
ートに流れる前に２ＤＥＧが形成できることになる。ｐ
ｎ接合の特徴として１.５Ｖ付近で順方向電流が流れる
まではリーク電流は小さいため、再成長後のノンドープ
ＧａＡｓ層２−ａが薄く、２ＤＥＧ５がバックゲート３
に近い構造でも、図２（詳細後述）に示すように十分に
小さいゲート電圧で大きなキャリア密度の変化が得られ
る。なお、図１の構造では、キャリア密度はフロントゲ
ート４によっても制御される。
【００２０】また、図１の構造では、バックゲート３と
２ＤＥＧ５の間にヘテロ接合が不要であり、２ＤＥＧ５
が形成されるヘテロ界面まですべてＧａＡｓで形成され
ている。そしてＡｌＧａＡｓの上のＧａＡｓに比べてＧ
ａＡｓの上のＧａＡｓは結晶成長時に高品質が維持しや
すい特徴があり、特に再成長を含む構造作製には有利で
ある。
２ＤＥＧ５の間にヘテロ接合が不要であり、２ＤＥＧ５
が形成されるヘテロ界面まですべてＧａＡｓで形成され
ている。そしてＡｌＧａＡｓの上のＧａＡｓに比べてＧ
ａＡｓの上のＧａＡｓは結晶成長時に高品質が維持しや
すい特徴があり、特に再成長を含む構造作製には有利で
ある。
【００２１】図２は、バックゲートとフロントゲートに
より二次元電子ガスのキャリア密度を制御した結果を示
す特性図である。図２において、パラメータはフロント
ゲート電圧であり、バックゲートのＢｅドーズ量は５×
１０13ｃｍ~2である。測定温度は１.６Ｋであり、ゲー
トリークは図２のすべての測定範囲でバックゲート、フ
ロントゲートともに１０ｎＡ以下である。
より二次元電子ガスのキャリア密度を制御した結果を示
す特性図である。図２において、パラメータはフロント
ゲート電圧であり、バックゲートのＢｅドーズ量は５×
１０13ｃｍ~2である。測定温度は１.６Ｋであり、ゲー
トリークは図２のすべての測定範囲でバックゲート、フ
ロントゲートともに１０ｎＡ以下である。
【００２２】図２に示すごとく、バックゲート電圧が
１.５Ｖ以下の電圧範囲において、キャリア密度が０〜
５.５×１０11ｃｍ~2の範囲できちんと制御されている
ことがわかる。なお、ピンチオフに近い領域では抵抗が
大きくなって正しい測定ができないため、図２のプロッ
トは５×１０10ｃｍ~2以上であるが、２ＤＥＧはバック
ゲートにより完全に空乏化されていることを確認した。
また、バックゲートに対するキャリア密度の変化はリニ
アであり、この傾きからバックゲートと２ＤＥＧの間隔
は約１３０ｎｍと計算される。これはＢｅの再成長層方
向への拡散を考慮に入れると妥当な値である。
１.５Ｖ以下の電圧範囲において、キャリア密度が０〜
５.５×１０11ｃｍ~2の範囲できちんと制御されている
ことがわかる。なお、ピンチオフに近い領域では抵抗が
大きくなって正しい測定ができないため、図２のプロッ
トは５×１０10ｃｍ~2以上であるが、２ＤＥＧはバック
ゲートにより完全に空乏化されていることを確認した。
また、バックゲートに対するキャリア密度の変化はリニ
アであり、この傾きからバックゲートと２ＤＥＧの間隔
は約１３０ｎｍと計算される。これはＢｅの再成長層方
向への拡散を考慮に入れると妥当な値である。
【００２３】次に、図３は、バックゲート構造でキャリ
ア密度を制御したときにおける二次元電子ガスの移動度
とキャリア密度との関係を示す特性図である。なお、比
較のためにバックゲート無しの領域で得られた特性も示
している。図３に示すように、Ｂｅ注入を行っていない
所に形成された通常の２ＤＥＧよりもむしろ移動度は増
大している。フロントゲート電圧低下に伴うわずかな移
動度の増大は２ＤＥＧの結晶成長方向への分布がゲート
電圧により変調されることによる。このデータは再成長
したＡｌＧａＡｓ／ＧａＡｓへテロ界面に関して、Ｂｅ
拡散の影響による特性劣化が十分無視できる程度に小さ
いことを示しており、本構造の有用性を示している。
ア密度を制御したときにおける二次元電子ガスの移動度
とキャリア密度との関係を示す特性図である。なお、比
較のためにバックゲート無しの領域で得られた特性も示
している。図３に示すように、Ｂｅ注入を行っていない
所に形成された通常の２ＤＥＧよりもむしろ移動度は増
大している。フロントゲート電圧低下に伴うわずかな移
動度の増大は２ＤＥＧの結晶成長方向への分布がゲート
電圧により変調されることによる。このデータは再成長
したＡｌＧａＡｓ／ＧａＡｓへテロ界面に関して、Ｂｅ
拡散の影響による特性劣化が十分無視できる程度に小さ
いことを示しており、本構造の有用性を示している。
【００２４】なお、ここで述べた測定例は移動度による
評価などを考慮したため低温での特性であるが、ｐｎ接
合の特性が室温でも得られることから明らかなように、
より高温まで動作させることができる。
評価などを考慮したため低温での特性であるが、ｐｎ接
合の特性が室温でも得られることから明らかなように、
より高温まで動作させることができる。
【００２５】また、ここでは２ＤＥＧを下に埋め込んだ
ｐ型埋め込みゲートで制御する例を述べたが、Ｂｅ変調
ドープ構造とＳｉ注入ｎ型層を組み合わせれば２ＤＨＧ
を下に埋め込んだｎ型埋め込みゲートで制御する構造も
可能である。
ｐ型埋め込みゲートで制御する例を述べたが、Ｂｅ変調
ドープ構造とＳｉ注入ｎ型層を組み合わせれば２ＤＨＧ
を下に埋め込んだｎ型埋め込みゲートで制御する構造も
可能である。
【００２６】また、高指数面に対しても応用が可能であ
る。例えば（３１１）Ａ面のＧａＡｓではＳｉドーピン
グはｐ型になるが、Ｓｉイオン注入はｎ型になるので、
（３１１）Ａ面を用いればＳｉドープとＳｉ注入で２Ｄ
ＨＧを下に埋め込んだｎ型埋め込みゲートで制御する構
造が可能となる。
る。例えば（３１１）Ａ面のＧａＡｓではＳｉドーピン
グはｐ型になるが、Ｓｉイオン注入はｎ型になるので、
（３１１）Ａ面を用いればＳｉドープとＳｉ注入で２Ｄ
ＨＧを下に埋め込んだｎ型埋め込みゲートで制御する構
造が可能となる。
【００２７】また、言うまでもなく、本発明の構造はＧ
ａＡｓ系以外にも変調ドープ構造を利用する化合物半導
体に対して広く適用できる。
ａＡｓ系以外にも変調ドープ構造を利用する化合物半導
体に対して広く適用できる。
【００２８】
【発明の効果】以上説明したごとく、本発明によれば、
ゲートリーク電流が小さく、制御性に富み、しかもバッ
クゲートの上に高品質なへテロ構造が作成可能なバック
ゲート構造およびそのフロントゲートとの組み合わせ構
造が可能となる。さらに、イオン注入条件を局所的に変
化させることができるため、様々な特性のバックゲート
構造を所望の場所に容易に形成できる。したがってリー
ク電流の低減、バックゲート構造薄層化、バックゲート
の条件任意設定、変調ドープ構造高品質化が可能にな
る、という効果が得られる。
ゲートリーク電流が小さく、制御性に富み、しかもバッ
クゲートの上に高品質なへテロ構造が作成可能なバック
ゲート構造およびそのフロントゲートとの組み合わせ構
造が可能となる。さらに、イオン注入条件を局所的に変
化させることができるため、様々な特性のバックゲート
構造を所望の場所に容易に形成できる。したがってリー
ク電流の低減、バックゲート構造薄層化、バックゲート
の条件任意設定、変調ドープ構造高品質化が可能にな
る、という効果が得られる。
【図１】本発明による半導体装置の一実施の形態を示す
概略図であり、（ａ）は斜視図、（ｂ）は断面図。
概略図であり、（ａ）は斜視図、（ｂ）は断面図。
【図２】バックゲートとフロントゲートにより二次元電
子ガスのキャリア密度を制御した結果を示す特性図。
子ガスのキャリア密度を制御した結果を示す特性図。
【図３】バックゲート構造でキャリア密度を制御したと
きにおける二次元電子ガスの移動度とキャリア密度との
関係を示す特性図。
きにおける二次元電子ガスの移動度とキャリア密度との
関係を示す特性図。
１：ＧａＡｓ半絶縁性基板 １’：ノンドープＧａＡｓエピタキシャル層 ２：再成長させたＡｌＧａＡｓ／ＧａＡｓ変調ドープ構
造 ２−ａ：ノンドープＧａＡｓ層 ２−ａ：ノンドープＡｌＧａＡｓ層 ２−ｂ：ＳｉドープＡｌＧａＡｓ層 ３：バックゲートとして働くＢｅ注入領域 ４：Ａｕ／Ｔｉショットキーゲート（フロントゲート） ５：二次元電子ガス（２ＤＥＧ） ６：エッチング領域
造 ２−ａ：ノンドープＧａＡｓ層 ２−ａ：ノンドープＡｌＧａＡｓ層 ２−ｂ：ＳｉドープＡｌＧａＡｓ層 ３：バックゲートとして働くＢｅ注入領域 ４：Ａｕ／Ｔｉショットキーゲート（フロントゲート） ５：二次元電子ガス（２ＤＥＧ） ６：エッチング領域
Claims (3)
- 【請求項１】基板上に形成された変調ドープ構造の二次
元電子ガスまたは２次元正孔ガスの濃度を基板側から電
圧により制御するバックゲート構造を有する半導体装置
において、 基板と同一の半導体材料を用いて領域選択的に形成され
たｐｎ接合からなるバックゲート構造を有することを特
徴とする半導体装置。 - 【請求項２】変調ドープ構造の表面側に形成されたフロ
ントゲート構造とバックゲート構造が同一領域となる様
にいわゆる自己整合的に形成されていることを特徴とす
る請求項１に記載の半導体装置。 - 【請求項３】基板上に形成された変調ドープ構造の二次
元電子ガスまたは２次元正孔ガスの濃度を基板側から電
圧により制御するバックゲート構造を有する半導体装置
の製造方法において、 基板もしくは該基板上に成長させたノンドープ半導体層
に領域選択的にイオン注入を行なう工程と、 上記基板もしくは上記ノンドープ半導体層上に変調ドー
プ構造を再成長させる工程と、 素子間分離のためエッチングによりメサ構造を形成する
工程と、 を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9033491A JPH10229185A (ja) | 1997-02-18 | 1997-02-18 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9033491A JPH10229185A (ja) | 1997-02-18 | 1997-02-18 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10229185A true JPH10229185A (ja) | 1998-08-25 |
Family
ID=12388038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9033491A Pending JPH10229185A (ja) | 1997-02-18 | 1997-02-18 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10229185A (ja) |
-
1997
- 1997-02-18 JP JP9033491A patent/JPH10229185A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101656531B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100642191B1 (ko) | 헤테로 접합 전계 효과 트랜지스터 및 그 제조 방법 | |
| US6329677B1 (en) | Field effect transistor | |
| EP1109226A2 (en) | Semiconductor device and its manufacturing method capable of reducing low frequency noise | |
| JPH07335867A (ja) | 電界効果トランジスタ | |
| US5488237A (en) | Semiconductor device with delta-doped layer in channel region | |
| US4751195A (en) | Method of manufacturing a heterojunction bipolar transistor | |
| US5952672A (en) | Semiconductor device and method for fabricating the same | |
| JP2003209127A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20020003245A1 (en) | Compound semiconductor device and method of manufacturing the same | |
| US5381027A (en) | Semiconductor device having a heterojunction and a two dimensional gas as an active layer | |
| US5258631A (en) | Semiconductor device having a two-dimensional electron gas as an active layer | |
| JP3040786B2 (ja) | チャンネル限定層を使用するＧａＡｓ ＦＥＴの製造方法 | |
| KR100563884B1 (ko) | 접합형 전계 효과 트랜지스터의 제조 방법 | |
| KR940006690B1 (ko) | 반도체장치 | |
| JP2626220B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| US5408111A (en) | Field-effect transistor having a double pulse-doped structure | |
| JPH10229185A (ja) | 半導体装置およびその製造方法 | |
| JP2759526B2 (ja) | 半導体装置及びその製造方法 | |
| JP2708492B2 (ja) | 半導体装置の製造方法 | |
| KR970004485B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH0810701B2 (ja) | 接合型電界効果トランジスタの製造方法 | |
| JP2006135274A (ja) | 窒化物半導体装置及びその製造方法 | |
| JP2000208722A (ja) | 半導体装置およびその製造方法 | |
| KR950001149B1 (ko) | 이종접합 바이폴라 트랜지스터의 제조방법 |