JPH10229196A - Active matrix display device - Google Patents
Active matrix display deviceInfo
- Publication number
- JPH10229196A JPH10229196A JP2922097A JP2922097A JPH10229196A JP H10229196 A JPH10229196 A JP H10229196A JP 2922097 A JP2922097 A JP 2922097A JP 2922097 A JP2922097 A JP 2922097A JP H10229196 A JPH10229196 A JP H10229196A
- Authority
- JP
- Japan
- Prior art keywords
- film
- array substrate
- region
- display device
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 アレイ基板の周辺部からの水分等の不純物の
拡散を防止し、信頼性の高いアレイ基板を備えたアクテ
ィブマトリクス型表示装置を提供する。
【解決手段】 本発明のアクティブマトリクス型表示装
置が備えるアレイ基板1は、シリコン酸化膜からなる第
1の絶縁膜7が、このシリコン酸化膜よりも水の拡散係
数の小さなシリコン窒化膜からなる保護絶縁膜15もし
くはパッド電極を構成する導体膜13bにより完全に被
覆されており、アレイ基板1の第1の領域まで延伸して
形成されている第1の絶縁膜7を通じて水などの不純物
が拡散、浸透するのを防ぐことができる。したがって、
高温、多湿といった厳しい使用環境においても、薄膜ト
ランジスタの特性の変動・劣化を防止し、安定した特性
を長期間にわたって保持することができる。
(57) [PROBLEMS] To provide an active matrix display device provided with a highly reliable array substrate, which prevents diffusion of impurities such as moisture from a peripheral portion of the array substrate. SOLUTION: An array substrate 1 provided in an active matrix display device of the present invention has a protection structure in which a first insulating film 7 made of a silicon oxide film is made of a silicon nitride film having a smaller water diffusion coefficient than the silicon oxide film. Impurities such as water diffuse through the first insulating film 7 which is completely covered with the insulating film 15 or the conductor film 13b constituting the pad electrode and extends to the first region of the array substrate 1. It can prevent penetration. Therefore,
Even in a severe use environment such as high temperature and high humidity, fluctuation and deterioration of the characteristics of the thin film transistor can be prevented, and stable characteristics can be maintained for a long period of time.
Description
【0001】[0001]
【発明の属する技術分野】本発明は薄膜トランジスタが
アレイ状に形成されたアクティブマトリクス型表示装置
に関し、特にアクティブマトリクス型液晶表示装置に関
する。The present invention relates to an active matrix type display device in which thin film transistors are formed in an array, and more particularly to an active matrix type liquid crystal display device.
【0002】[0002]
【従来の技術】近年、CRTに代わる新しい表示装置と
して液晶表示装置などの平面型表示装置が注目されてい
る。液晶表示装置は薄型であること、また低電力動作が
可能であることなどから家電、パーソナルコンピュー
タ、EWS、携帯用情報端末など各種電子機器の表示装
置として幅広く用いられている。2. Description of the Related Art In recent years, flat display devices such as liquid crystal display devices have attracted attention as new display devices replacing CRTs. Liquid crystal display devices are widely used as display devices for various electronic devices such as home appliances, personal computers, EWS, and portable information terminals because of their thinness and low-power operation.
【0003】液晶表示装置は、1対の電極間に液晶層を
挟持して構成される画素をマトリクス状に配設すること
により、透過光または反射光を2次元的に変調して表示
を行うものである。A liquid crystal display device performs display by two-dimensionally modulating transmitted light or reflected light by arranging pixels formed by sandwiching a liquid crystal layer between a pair of electrodes in a matrix. Things.
【0004】アクティブマトリクス型の液晶表示装置で
は、各画素は薄膜トランジスタなどの非線形スイッチン
グ素子と接続した画素電極と、対向電極との間に液晶層
を挟持して構成されており、より高精細な表示が可能で
ある。In an active matrix type liquid crystal display device, each pixel is constituted by sandwiching a liquid crystal layer between a pixel electrode connected to a non-linear switching element such as a thin film transistor and a counter electrode, thereby providing a higher definition display. Is possible.
【0005】図13は、アクティブマトリクス型液晶表
示装置の構成を模式的に示す図である。また図14は図
13の液晶表示装置のAA´方向の断面構造を模式的に
示す図である。この液晶表示装置はアレイ基板91と対
向基板92との間に液晶層93を挟持したものである。
アレイ基板91の表示領域には薄膜トランジスタと接続
した画素電極がマトリクス状に配設されている。アレイ
基板91は対向基板92よりも大きく、アレイ基板91
の表示領域の周辺部には駆動用のICなどの外部回路を
接続するためのパッド電極94が形成されている。図1
5はパッド電極94の部分を拡大して示す図である。FIG. 13 is a diagram schematically showing a configuration of an active matrix type liquid crystal display device. FIG. 14 is a diagram schematically showing a cross-sectional structure in the AA ′ direction of the liquid crystal display device of FIG. This liquid crystal display device has a liquid crystal layer 93 sandwiched between an array substrate 91 and a counter substrate 92.
In the display area of the array substrate 91, pixel electrodes connected to the thin film transistors are arranged in a matrix. The array substrate 91 is larger than the opposing substrate 92, and
A pad electrode 94 for connecting an external circuit such as a driving IC is formed in a peripheral portion of the display area. FIG.
5 is an enlarged view of a portion of the pad electrode 94.
【0006】図16は、図13乃至図15に例示した液
晶表示装置の画素部分を拡大して示す図である。アレイ
基板91は、ガラスなどの絶縁性基板95上にゲート電
極96が形成され、このゲート電極96上に形成された
シリコン酸化膜(SiOx )97と、シリコン窒化膜
(SiNx )98、半導体膜99が積層されている。半
導体膜99のチャネル上にはエッチングストッパ100
が形成されており、また半導体膜99のソース側コンタ
クト領域、ドレイン側コンタクト領域にはオーミックコ
ンタクト層101を介してソース電極102、ドレイン
電極103が形成されている。またソース電極102
は、ITOなどにより形成された画素電極104と接続
して形成されている。また、ソース電極102、ドレイ
ン電極103の上側からは保護絶縁膜105が形成され
ている。FIG. 16 is an enlarged view showing a pixel portion of the liquid crystal display device illustrated in FIGS. In the array substrate 91, a gate electrode 96 is formed on an insulating substrate 95 such as glass, and a silicon oxide film (SiOx) 97, a silicon nitride film (SiNx) 98, and a semiconductor film 99 formed on the gate electrode 96. Are laminated. An etching stopper 100 is formed on the channel of the semiconductor film 99.
Are formed, and a source electrode 102 and a drain electrode 103 are formed in a source-side contact region and a drain-side contact region of the semiconductor film 99 via an ohmic contact layer 101. Also, the source electrode 102
Are formed in connection with the pixel electrode 104 formed of ITO or the like. Further, a protective insulating film 105 is formed from above the source electrode 102 and the drain electrode 103.
【0007】一方対向基板92は、ガラスなどの絶縁性
基板106上にITOなどからなる対向電極107が形
成されている。On the other hand, the counter substrate 92 has a counter electrode 107 made of ITO or the like formed on an insulating substrate 106 made of glass or the like.
【0008】ドレイン電極103は図示しない信号線と
接続されており、ゲート電極96により薄膜トランジス
タ106がオン状態になると、信号線に印加された表示
信号電圧がソース・ドレイン電極を通じて画素電極10
4に印加され、対向電極107との間に形成される電界
により液晶層の配向状態が制御されて、画素に入射した
光が変調される。The drain electrode 103 is connected to a signal line (not shown). When the thin film transistor 106 is turned on by the gate electrode 96, the display signal voltage applied to the signal line is applied to the pixel electrode 10 through the source / drain electrodes.
4 is applied to the liquid crystal layer and the electric field formed between the liquid crystal layer and the counter electrode 107 controls the alignment state of the liquid crystal layer to modulate the light incident on the pixel.
【0009】図17はアレイ基板91のパッド電極部分
が形成された表示画素領域の周辺領域の断面構造を概略
的に示す図であり、図17(a)はBB´方向の断面構
造を、図17(b)はCC´方向の断面構造をそれぞれ
概略的に示す図である(図15参照)。このようなアレ
イ基板91の製造工程を図18、図19、図20に基づ
いて説明する。図18乃至図20はこのような従来のア
レイ基板の製造方法を説明するための図であり、製造工
程中の表示画素部の薄膜トランジスタの断面構造、パッ
ド電極部のB−B´方向の断面構造およびC−C´方向
の断面構造を概略的に示す図である。FIG. 17 is a diagram schematically showing a cross-sectional structure of a peripheral region of a display pixel region where a pad electrode portion of the array substrate 91 is formed. FIG. 17A shows a cross-sectional structure in the BB 'direction. 17 (b) is a view schematically showing a cross-sectional structure in the CC ′ direction (see FIG. 15). The manufacturing process of such an array substrate 91 will be described with reference to FIGS. FIGS. 18 to 20 are views for explaining such a conventional method of manufacturing an array substrate, and show a cross-sectional structure of a thin film transistor in a display pixel portion and a cross-sectional structure in a BB ′ direction of a pad electrode portion during a manufacturing process. FIG. 4 is a view schematically showing a cross-sectional structure in the direction of arrows CC and CC ′.
【0010】まず、ゲート電極96、図示しないゲート
線となる低抵抗導電性膜をガラスなどの透明絶縁性基板
95上の全面に形成し、所定の形状にパターニングを行
う(図18(a))。First, a gate electrode 96 and a low-resistance conductive film serving as a gate line (not shown) are formed on the entire surface of a transparent insulating substrate 95 made of glass or the like, and are patterned into a predetermined shape (FIG. 18A). .
【0011】次にゲート絶縁膜としてプラズマCVDな
どの方法でSiOx膜97、SiNx98を基板全面に
順次積層し、さらに半導体膜99、エッチングストッパ
ー100を順次積層する。ついで、エッチングストッパ
ー100を所定の形状にパターニングする(図18
(b))。Next, an SiOx film 97 and a SiNx 98 are sequentially laminated on the entire surface of the substrate by a method such as plasma CVD as a gate insulating film, and further, a semiconductor film 99 and an etching stopper 100 are sequentially laminated. Next, the etching stopper 100 is patterned into a predetermined shape (FIG. 18).
(B)).
【0012】続けてオーミックコンタクト層101を形
成し、半導体層99を所定の形状にパタ−ニングする
(図18(c))。ゲート絶縁膜としてSiOx膜97
とSiNx98との積層膜を用いた場合、半導体層99
とSiNx98とは、十分な選択性がないために、半導
体層99をエッチングする工程においてSiNx層98
もエッチングされてしまい、半導体層99を島状に残す
領域以外には全面にSiOx膜97が露出することにな
る。Subsequently, an ohmic contact layer 101 is formed, and the semiconductor layer 99 is patterned into a predetermined shape (FIG. 18C). SiOx film 97 as gate insulating film
When a laminated film of SiNx and SiNx98 is used, the semiconductor layer 99
And SiNx 98 do not have sufficient selectivity, so that the SiNx layer 98
Is also etched, and the SiOx film 97 is exposed on the entire surface except for the region where the semiconductor layer 99 is left in an island shape.
【0013】その後、画素電極104となるITO(I
ndium Tin Oxide)などの透明導電性膜
が形成され、所定の形状にパタ−ニングされる(図19
(d))。After that, the ITO (I
A transparent conductive film such as Nd Tin Oxide is formed and patterned into a predetermined shape (FIG. 19).
(D)).
【0014】さらに、ゲート線にコンタクトするための
図示しないコンタクトホールが形成される。ついで、ソ
ース電極102、ドレイン電極103、信号線103b
となる導体膜が形成され、所定の形状にパタ−ニングさ
れる(図19(e))。Further, a contact hole (not shown) for contacting the gate line is formed. Next, the source electrode 102, the drain electrode 103, the signal line 103b
Is formed and patterned into a predetermined shape (FIG. 19E).
【0015】さらにソース電極102とドレイン電極1
03との間に残るオーミックコンタクト層101をエッ
チング除去する(図19(f))。Further, the source electrode 102 and the drain electrode 1
The remaining ohmic contact layer 101 is removed by etching (FIG. 19F).
【0016】その後保護絶縁膜を形成し所定の形状にパ
タ−ニングする(図20(g))。このような工程で形
成されたアレイ基板91の周辺部には、駆動用のICを
接続するためにパッド電極94が形成されるため保護絶
縁膜105はアレイ基板91全面に残されることはな
く、アレイ基板91の周辺部にはゲート絶縁膜の下層部
分に形成されているSiOx膜97が露出することにな
る。Thereafter, a protective insulating film is formed and patterned into a predetermined shape (FIG. 20 (g)). A pad electrode 94 is formed on the periphery of the array substrate 91 formed in such a process to connect a driving IC, so that the protective insulating film 105 does not remain on the entire surface of the array substrate 91. In the peripheral portion of the array substrate 91, the SiOx film 97 formed below the gate insulating film is exposed.
【0017】一般にプラズマCVDなどにより形成され
たSiOx膜は水分やその他の不純物に対する阻止能が
十分ではない。アレイ基板91の周辺に露出したSiO
x膜97に水分などの不純物が吸収されると、時間の経
過とともに表示領域内に拡散する。薄膜トランジスタ1
08の部分に水分などの不純物が拡散すると、薄膜トラ
ンジスタ108の特性が著しく変動したり、また劣化し
たりするという問題がある。薄膜トランジスタ108の
特性のが劣化すると液晶表示装置の表示品質が低下した
り、表示不良が発生するという問題がある。In general, an SiOx film formed by plasma CVD or the like does not have a sufficient stopping power against moisture and other impurities. SiO exposed around the array substrate 91
When impurities such as moisture are absorbed by the x film 97, the impurities diffuse into the display region over time. Thin film transistor 1
When impurities such as moisture diffuse into the portion 08, there is a problem that the characteristics of the thin film transistor 108 are remarkably fluctuated or deteriorated. When the characteristics of the thin film transistor 108 are deteriorated, there is a problem that the display quality of the liquid crystal display device is deteriorated and a display failure occurs.
【0018】このようにアレイ基板91の周辺領域や、
アレイ基板91の端面にプラズマCVDなどで形成され
たSiOx膜97のように水分やその他の不純物に対す
る阻止能が十分でない薄膜が露出していると、水分など
の不純物の拡散により表示上の不良が発生し、液晶表示
装置の表示画面品質、長期信頼性を劣化させるという問
題がある。As described above, the area around the array substrate 91,
If a thin film having insufficient stopping power against moisture and other impurities such as a SiOx film 97 formed by plasma CVD or the like on the end surface of the array substrate 91 is exposed, display defects due to diffusion of impurities such as moisture may occur. This causes a problem of deteriorating the display screen quality and long-term reliability of the liquid crystal display device.
【0019】[0019]
【発明が解決しようとする課題】本発明はこのような問
題点を解決するためになされたものである。すなわち本
発明は、ゲート絶縁膜中に水分などの不純物が浸透する
ことを防ぎ、薄膜トランジスタなどのスイッチング素子
およびそのアレイの特性が安定した信頼性の高いアレイ
基板を備えたアクティブマトリクス型表示装置を提供す
ることを目的とする。また、薄膜トランジスタの特性が
安定した信頼性の高い液晶表示装置を提供することを目
的とする。SUMMARY OF THE INVENTION The present invention has been made to solve such a problem. That is, the present invention provides an active matrix type display device including a switching element such as a thin film transistor and a highly reliable array substrate having stable characteristics of an array thereof by preventing impurities such as moisture from penetrating into a gate insulating film. The purpose is to do. It is another object of the present invention to provide a highly reliable liquid crystal display device having stable characteristics of a thin film transistor.
【0020】[0020]
【課題を解決するための手段】本発明のアクティブマト
リクス型表示装置は、第1の領域と、第1の領域の外周
部に形成された第2の領域とを有する絶縁性基板と、前
記絶縁性基板の第1の領域に形成され、ゲート電極と、
このゲート電極に印加される電界によりキャリアが誘起
される半導体膜と、前記半導体膜とオーミック接合した
ソース電極およびドレイン電極とを有する薄膜トランジ
スタと、前記絶縁性基板上に形成され、実質的にシリコ
ン酸化膜からなり、前記薄膜トランジスタの前記ゲート
電極と前記半導体膜とを絶縁する第1の絶縁膜と、前記
絶縁性基板上に、第1の領域では前記薄膜トランジスタ
を覆うように、第2の領域では第1の絶縁膜の表面およ
び端面を覆うように形成された、第1の絶縁膜より水の
拡散係数の小さい第2の絶縁膜とを具備したアレイ基板
を有することを特徴とする。According to the present invention, there is provided an active matrix display device comprising: an insulating substrate having a first region; a second region formed on an outer peripheral portion of the first region; A gate electrode formed in a first region of the conductive substrate;
A semiconductor film in which carriers are induced by an electric field applied to the gate electrode; a thin film transistor having a source electrode and a drain electrode in ohmic contact with the semiconductor film; and a silicon oxide film formed on the insulating substrate and substantially formed of silicon oxide. A first insulating film that is formed of a film and insulates the gate electrode and the semiconductor film of the thin film transistor; and a second region formed on the insulating substrate so as to cover the thin film transistor in a first region. An array substrate including a second insulating film formed to cover the surface and the end face of the first insulating film and having a smaller diffusion coefficient of water than the first insulating film is provided.
【0021】また、第1の領域と、第1の領域の外周部
に形成された第2の領域とを有する絶縁性基板と、前記
絶縁性基板の第1の領域に形成され、ゲート電極と、こ
のゲート電極に印加される電界によりキャリアが誘起さ
れる半導体膜と、前記半導体膜とオーミック接合したソ
ース電極およびドレイン電極とを有する薄膜トランジス
タと、前記絶縁性基板の第1の領域および第2の領域に
形成され、実質的にシリコン酸化膜からなり、前記薄膜
トランジスタの前記ゲート電極と前記半導体膜とを絶縁
する第1の絶縁膜とを具備し、第1の領域に形成された
第1の絶縁膜と、第2の領域に形成された絶縁膜とは分
離して形成するようにしてもよい。An insulating substrate having a first region and a second region formed on an outer peripheral portion of the first region; a gate electrode formed in the first region of the insulating substrate; A thin film transistor having a semiconductor film in which carriers are induced by an electric field applied to the gate electrode, a source electrode and a drain electrode in ohmic contact with the semiconductor film, and a first region and a second region of the insulating substrate. A first insulating film substantially formed of a silicon oxide film in a region, the first insulating film insulating the gate electrode of the thin film transistor from the semiconductor film, and a first insulating film formed in the first region. The film and the insulating film formed in the second region may be formed separately.
【0022】第2の絶縁膜は、第1の絶縁膜よりも水の
拡散係数が小さく、かつ絶縁性を有すればよく、例えば
窒化シリコン膜(SiNx )を用いることができる。The second insulating film only needs to have a lower diffusion coefficient of water than the first insulating film and have an insulating property. For example, a silicon nitride film (SiNx) can be used.
【0023】すなわち本発明のアクティブマトリクス型
表示装置が備えるアレイ基板は、表示画素領域の周辺部
(第2の領域)に水分やその他の不純物に対する阻止能
が十分でないシリコン酸化膜などの第1の絶縁膜が露出
しないように、第1の絶縁膜よりも水分の阻止能の高い
第2の絶縁膜で覆うようにしたものである。また、第1
の絶縁膜を第1の領域と第2の領域とで分離して形成
し、第2の領域で水分などの不純物が第1の絶縁膜に浸
透しても、表示画素領域である第1の領域には影響を及
ぼさないようにしたものである。That is, in the array substrate provided in the active matrix type display device of the present invention, the first portion such as a silicon oxide film or the like which does not have sufficient stopping power against moisture and other impurities is provided around the display pixel region (second region). In order to prevent the insulating film from being exposed, the insulating film is covered with a second insulating film having a higher water stopping power than the first insulating film. Also, the first
Is formed separately in the first region and the second region, and even if impurities such as moisture permeate the first insulating film in the second region, the first region, which is a display pixel region, is formed. It does not affect the area.
【0024】本発明はこのような構成を採用することに
より、SiOx 膜などの水分などの阻止能の十分でない
薄膜は保護絶縁膜により覆われ、阻止能の十分でない薄
膜がアレイ基板の第2の領域に露出した部分はなくな
る。保護絶縁膜には一般的にプラズマCVD法などによ
り形成されるSiNx などが用いられる。SiNx はS
iOx に比べ水分などの阻止能ははるかに大きい。この
ような構造にすることにより阻止能の十分でない薄膜を
拡散して薄膜トランジスタのゲート絶縁膜中に水分など
の不純物が侵入するのを防止し、薄膜トランジスタの特
性の劣化を防止することができる。According to the present invention, by adopting such a structure, a thin film having insufficient stopping power such as SiOx film is covered with a protective insulating film, and a thin film having insufficient stopping power is formed on the second substrate of the array substrate. No portion is exposed in the region. Generally, SiNx or the like formed by a plasma CVD method or the like is used for the protective insulating film. SiNx is S
The ability to stop moisture and the like is much greater than iOx. With such a structure, a thin film having insufficient stopping power can be diffused to prevent impurities such as moisture from entering the gate insulating film of the thin film transistor, and deterioration of characteristics of the thin film transistor can be prevented.
【0025】[0025]
【発明の実施の形態】以下に本発明のアクティブマトリ
クス型表示装置が備えるアレイ基板についてさらに詳細
に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an array substrate provided in an active matrix display device of the present invention will be described in more detail.
【0026】(実施形態1)図1は本発明のアクティブ
マトリクス型表示装置である液晶表示装置の構成の1例
を概略的に示す図である。また図2は図1の液晶表示装
置のDD´方向の断面構造を模式的に示す図である。こ
の液晶表示装置はアレイ基板1と対向基板2との間に液
晶層3を挟持したものである。アレイ基板1の表示画素
領域(第1の領域)には薄膜トランジスタと接続した画
素電極がマトリクス状に配設されている。アレイ基板1
は対向基板2よりも大きく、アレイ基板1の表示画素領
域の周辺部の第2の領域には駆動用のICなどの外部回
路を接続するためのパッド電極4が形成されている。
図3はパッド電極4の部分を拡大して示した図である。
薄膜トランジスタのゲート電極と接続したゲート線また
は薄膜トランジスタのドレイン電極と接続した信号線を
駆動回路などの外部回路と接続するためのパッド状の電
極が露出している。(Embodiment 1) FIG. 1 is a view schematically showing an example of a configuration of a liquid crystal display device which is an active matrix type display device of the present invention. FIG. 2 is a diagram schematically showing a cross-sectional structure in the direction DD ′ of the liquid crystal display device of FIG. This liquid crystal display device has a liquid crystal layer 3 sandwiched between an array substrate 1 and a counter substrate 2. In the display pixel area (first area) of the array substrate 1, pixel electrodes connected to the thin film transistors are arranged in a matrix. Array substrate 1
Is larger than the counter substrate 2, and a pad electrode 4 for connecting an external circuit such as a driving IC is formed in a second area around the display pixel area of the array substrate 1.
FIG. 3 is an enlarged view of the pad electrode 4.
A pad-shaped electrode for connecting a gate line connected to the gate electrode of the thin film transistor or a signal line connected to the drain electrode of the thin film transistor to an external circuit such as a driving circuit is exposed.
【0027】図4は本発明のアレイ基板を用いた液晶表
示装置の画素部分を拡大して示す図である。アレイ基板
1は、ガラスなどの絶縁性基板5上にゲート電極6が形
成され、このゲート電極6上に形成されたシリコン酸化
膜(SiOx )7と、シリコン窒化膜(SiNx )8、
a−Si(非晶質シリコン)からなる半導体膜9が積層
されている。半導体膜9のチャネル上にはエッチングス
トッパ10が形成されており、また半導体膜9のソース
側コンタクト領域、ドレイン側コンタクト領域にはオー
ミックコンタクト層11を介してソース電極12、ドレ
イン電極13が形成されている。またソース電極12
は、ITOなどにより形成された画素電極14と接続し
て形成されている。また、ソース電極12、ドレイン電
極13の上側からはシリコン窒化膜(SiNx )からな
る保護絶縁膜15が形成されている。FIG. 4 is an enlarged view showing a pixel portion of a liquid crystal display device using the array substrate of the present invention. In the array substrate 1, a gate electrode 6 is formed on an insulating substrate 5 such as glass, and a silicon oxide film (SiOx) 7, a silicon nitride film (SiNx) 8,
A semiconductor film 9 made of a-Si (amorphous silicon) is stacked. An etching stopper 10 is formed on a channel of the semiconductor film 9, and a source electrode 12 and a drain electrode 13 are formed on a source-side contact region and a drain-side contact region of the semiconductor film 9 via an ohmic contact layer 11. ing. Also, the source electrode 12
Are formed in connection with the pixel electrodes 14 formed of ITO or the like. A protective insulating film 15 made of a silicon nitride film (SiNx) is formed from above the source electrode 12 and the drain electrode 13.
【0028】一方対向基板2は、ガラスなどの透光性を
有する絶縁性基板16上にITOなどからなる対向電極
17が形成されている。On the other hand, in the counter substrate 2, a counter electrode 17 made of ITO or the like is formed on a light-transmitting insulating substrate 16 such as glass.
【0029】ドレイン電極13は図示しない信号線と接
続されており、ゲート電極6により薄膜トランジスタ1
6がオン状態になると、信号線に印加された表示信号電
圧がドレイン電極13、ソース電極12を通じて画素電
極14に印加され、対向電極17との間に形成される電
界により液晶層3の配向状態が制御されて、画素に入射
した光が変調される。The drain electrode 13 is connected to a signal line (not shown).
6 is turned on, a display signal voltage applied to the signal line is applied to the pixel electrode 14 through the drain electrode 13 and the source electrode 12, and an electric field formed between the counter electrode 17 and the display signal voltage causes the alignment state of the liquid crystal layer 3. Is controlled, and the light incident on the pixel is modulated.
【0030】図5は本発明の表示装置が備えるアレイ基
板1の、パッド電極部分が形成された表示画素領域の周
辺領域(第2の領域)の断面構造を概略的に示す図であ
り、図5(a)はFF´方向の断面構造を、図5(b)
はEE´方向の断面構造をそれぞれ概略的に示す図であ
る(図3参照)。本発明のアクティブマトリクス型表示
装置のアレイ基板1においては、シリコン酸化膜からな
る第1の絶縁膜7が、このシリコン酸化膜よりもずっと
水の拡散係数の小さなシリコン窒化膜からなる保護絶縁
膜15もしくはパッド電極を構成する導体膜13bによ
り完全に被覆されている。したがって、第1の領域まで
延伸して形成されている第1の絶縁膜7を通じて水など
の不純物が拡散、浸透するのを防ぐことができる。ま
た、第1の絶縁膜7の端面も被覆されているから、例え
ばアレイ基板の端面から水などの不純物が浸透すること
もない。したがって、本発明のアクティブマトリクス型
表示装置は高温、多湿といった厳しい使用環境において
も、薄膜トランジスタの特性が変動したり劣化すること
を防止し、安定した特性を長期間にわたって保持するこ
とができる。特に、液晶表示装置、撮像装置などに本発
明を適用することにより、装置の信頼性を大きく向上す
ることができる。FIG. 5 is a diagram schematically showing a cross-sectional structure of a peripheral region (second region) of a display pixel region in which pad electrode portions are formed on array substrate 1 provided in the display device of the present invention. FIG. 5A shows a cross-sectional structure in the FF ′ direction, and FIG.
4 is a view schematically showing a cross-sectional structure in the EE ′ direction (see FIG. 3). In the array substrate 1 of the active matrix type display device of the present invention, the first insulating film 7 made of a silicon oxide film is a protective insulating film 15 made of a silicon nitride film whose diffusion coefficient of water is much smaller than that of the silicon oxide film. Alternatively, it is completely covered with the conductor film 13b constituting the pad electrode. Therefore, it is possible to prevent impurities such as water from diffusing and permeating through the first insulating film 7 extending to the first region. Further, since the end face of the first insulating film 7 is also covered, impurities such as water do not permeate from the end face of the array substrate, for example. Therefore, the active matrix display device of the present invention can prevent the characteristics of the thin film transistor from fluctuating or deteriorating, and can maintain stable characteristics for a long period of time even in a severe use environment such as high temperature and high humidity. In particular, by applying the present invention to a liquid crystal display device, an imaging device, and the like, the reliability of the device can be greatly improved.
【0031】(実施形態2)つぎに本発明のアクティブ
マトリクス型表示装置が備えるアレイ基板の製造方法に
ついて説明する。図6、図7、図8は本発明のアクティ
ブマトリクス型表示装置が備えるアレイ基板の製造工程
を説明するための図であり、表示画素部の断面構造、ア
レイ基板の周辺部のEE´方向の断面構造およびFF´
方向の断面構造を概略的に示す図である。(Embodiment 2) Next, a method of manufacturing an array substrate provided in the active matrix display device of the present invention will be described. FIGS. 6, 7, and 8 are views for explaining a manufacturing process of an array substrate included in the active matrix display device of the present invention, and show a cross-sectional structure of a display pixel portion and a peripheral portion of the array substrate in an EE ′ direction. Cross-sectional structure and FF '
It is a figure which shows the cross-sectional structure of a direction schematically.
【0032】まず、無アルカリガラスなどの透明絶縁性
基板5上にゲート電極6となる低抵抗金属膜をスパッタ
リングなどの方法により成膜し、フォトエッチング法な
どによりパターンニングして所定の形状に形成する(図
6(a))。First, a low-resistance metal film serving as a gate electrode 6 is formed on a transparent insulating substrate 5 such as non-alkali glass by sputtering or the like, and is patterned into a predetermined shape by photo-etching or the like. (FIG. 6A).
【0033】次にゲート絶縁膜としてプラズマCVD法
などにより形成されるSiOx 膜7、SiNx 膜8を順
次成膜する。さらに連続的に半導体層9となるa−Si
層、エッチングストッパ10をプラズマCVDなどの方
法で成膜する。さらにエッチングストッパ10を所定の
形状にパターニング(図6(b))した後、オーミック
コンタクト層11となるn+ a−Si層を成膜する。続
いてオーミックコンタクト層11、半導体層9を所定の
形状にパタ−ニングする(図6(c))。a−Siから
なる半導体層9は、ゲート絶縁膜の上層部分のSiNx
膜8と十分なエッチング選択性はないから、この工程で
ゲート絶縁膜の上層部分のSiNx 膜8もエッチングさ
れて除去されてしまう。さらに画素電極14となるIT
Oなどの透明導電性膜をスパッタリング法などにより成
膜し、所定の形状にパターニングする(図7(d))。Next, an SiOx film 7 and a SiNx film 8 are sequentially formed as a gate insulating film by a plasma CVD method or the like. A-Si that becomes the semiconductor layer 9 continuously
The layer and the etching stopper 10 are formed by a method such as plasma CVD. Further, after patterning the etching stopper 10 into a predetermined shape (FIG. 6B), an n + a-Si layer to be the ohmic contact layer 11 is formed. Subsequently, the ohmic contact layer 11 and the semiconductor layer 9 are patterned into a predetermined shape (FIG. 6C). The semiconductor layer 9 made of a-Si is formed of SiNx in the upper layer of the gate insulating film.
Since the film 8 does not have sufficient etching selectivity, the SiNx film 8 in the upper layer of the gate insulating film is also etched and removed in this step. Furthermore, the IT that becomes the pixel electrode 14
A transparent conductive film such as O is formed by a sputtering method or the like, and is patterned into a predetermined shape (FIG. 7D).
【0034】つぎに図示しないゲート線と、ゲート側パ
ッド電極6とのコンタクトを形成するためにゲート絶縁
膜であるSiOx 膜7をエッチングする。通常この工程
ではゲート線とゲート側パッド電極6とのコンタクト部
分だけ絶縁膜をエッチングする。このためゲート絶縁膜
はコンタクト部分を除いて全面に残ることになる。アレ
イ基板の周辺部の第2の領域には対向基板2と組み合わ
せた後もゲート絶縁膜(この場合SiOx 膜7)が露出
することになり、ここから浸入する水分などの不純物に
よって、表示画素領域に形成された薄膜トランジスタの
特性が大きく変動したり、劣化したりする。Next, in order to form a contact between a gate line (not shown) and the gate-side pad electrode 6, the SiOx film 7 serving as a gate insulating film is etched. Usually, in this step, the insulating film is etched only at the contact portion between the gate line and the gate-side pad electrode 6. Therefore, the gate insulating film remains on the entire surface except for the contact portion. The gate insulating film (in this case, the SiOx film 7) is exposed in the second region in the peripheral portion of the array substrate even after being combined with the counter substrate 2, and impurities such as moisture penetrating therefrom cause the display pixel region to be exposed. The characteristics of the thin film transistor formed in the first step fluctuate greatly or deteriorate.
【0035】本発明のアクティブマトリクス型表示装置
が備えるアレイ基板1においては、ゲート線とゲート側
パッド電極6とのコンタクト部分を形成するためにSi
Ox膜7をエッチングする際に、アレイ基板1の周辺部
分である第2の領域に存在するSiOx 膜7も同時にエ
ッチングするようにする(図7(e))。このような工
程を行うことによりゲート絶縁膜であるSiOx 膜7は
この後に形成される保護絶縁膜15により覆われ、アレ
イ基板1の表面、端面に露出することがなくなり、水分
などの侵入を防ぐことができる。 第2の領域のSiO
x膜7を、アレイ基板の表面および端面から露出しない
ように除去した後、通常の工程と同様にソース電極1
2、ドレイン電極13、信号線13b、パッド電極4を
形成するための低抵抗導体膜を成膜し、所定の形状にパ
タ−ニングする(図7(f))。In the array substrate 1 provided in the active matrix type display device of the present invention, Si is formed to form a contact portion between the gate line and the gate-side pad electrode 6.
When the Ox film 7 is etched, the SiOx film 7 existing in the second region, which is the peripheral portion of the array substrate 1, is also etched (FIG. 7E). By performing such a process, the SiOx film 7 serving as the gate insulating film is covered with the protective insulating film 15 to be formed later, and is not exposed on the surface and the end surface of the array substrate 1, thereby preventing invasion of moisture and the like. be able to. SiO in the second region
After removing the x film 7 so as not to be exposed from the surface and the end surface of the array substrate, the source electrode 1
2. A low-resistance conductor film for forming the drain electrode 13, the signal line 13b, and the pad electrode 4 is formed and patterned into a predetermined shape (FIG. 7F).
【0036】次にソース・ドレイン電極間に残っている
オーミックコンタクト層11をエッチング除去する(図
8(g))。Next, the ohmic contact layer 11 remaining between the source and drain electrodes is removed by etching (FIG. 8G).
【0037】そして保護絶縁膜15としてSiNx 膜等
の、水分など不純物の阻止能に優れた絶縁膜をCVD法
などにより成膜して、所定の形状にパタ−ニングする
(図8(h))。このとき上述したように、保護絶縁膜
15が第2の領域に形成されたSiOx 膜7を完全に覆
うように成膜する。Then, as the protective insulating film 15, an insulating film such as a SiNx film having an excellent ability to block impurities such as moisture is formed by a CVD method or the like, and is patterned into a predetermined shape (FIG. 8 (h)). . At this time, as described above, the protective insulating film 15 is formed so as to completely cover the SiOx film 7 formed in the second region.
【0038】このようなアレイ基板を液晶表示装置に適
用すれば、高温、多湿といった厳しい使用環境において
も長期間安定して動作する信頼性の高い液晶表示装置と
なる。さらに、本発明のアクティブマトリクス型表示装
置が備えるアレイ基板を製造するためには、ゲート側パ
ッド電極とゲート線とのコンタクト部分を形成する際の
エッチング工程のマスクを変更するだけでよいから、工
程数を増やす必要もない。したがって、生産性を低下さ
せることなくアレイ基板、表示装置の信頼性を向上する
ことができる。When such an array substrate is applied to a liquid crystal display device, a highly reliable liquid crystal display device that operates stably for a long period of time even in a severe use environment such as high temperature and high humidity. Further, in order to manufacture an array substrate included in the active matrix display device of the present invention, it is only necessary to change a mask in an etching step when forming a contact portion between a gate-side pad electrode and a gate line. There is no need to increase the number. Therefore, the reliability of the array substrate and the display device can be improved without lowering the productivity.
【0039】(実施形態3)図9は本発明のアクティブ
マトリクス型表示装置が備えるアレイ基板の構造の別の
1例を概略的に示す図であり、アレイ基板1の第2の領
域のFF´方向の断面構造(図9(a))、EE´方向
の断面構造(図9(b))を概略的に示す図である。(Embodiment 3) FIG. 9 is a view schematically showing another example of the structure of the array substrate provided in the active matrix type display device of the present invention. The FF 'in the second region of the array substrate 1 is shown. FIG. 10 is a diagram schematically showing a cross-sectional structure in a direction (FIG. 9A) and a cross-sectional structure in an EE ′ direction (FIG. 9B).
【0040】図9に例示したアレイ基板1は、第1の絶
縁膜であるSiOx 膜7を、第1の領域と第2の領域と
で分離して形成したものである。そして、第1の絶縁膜
のうち、第1の領域内に形成された薄膜トランジスタ1
8のゲート絶縁膜と連続した部分は、保護絶縁膜15ま
たは信号線13bにより被覆されている。したがって、
アレイ基板1の表面または端面に露出した第1の絶縁膜
であるSiOx 膜7に水分などの不純物が拡散、浸透し
たとしても、これらの不純物は第1の領域にまで影響を
与えることはなく、薄膜トランジスタの特性を安定して
保つことができる。また、このようなアレイ基板を液晶
表示装置などに適用すれば、高温、多湿といった厳しい
使用環境においても長期間安定して動作する信頼性の高
い液晶表示装置となる。The array substrate 1 illustrated in FIG. 9 is obtained by forming an SiOx film 7 as a first insulating film separately in a first region and a second region. The thin film transistor 1 formed in the first region of the first insulating film
The portion continuous with the gate insulating film 8 is covered with the protective insulating film 15 or the signal line 13b. Therefore,
Even if impurities such as moisture diffuse and permeate into the SiOx film 7, which is the first insulating film exposed on the surface or the end face of the array substrate 1, these impurities do not affect the first region. Characteristics of the thin film transistor can be stably maintained. Further, if such an array substrate is applied to a liquid crystal display device or the like, a highly reliable liquid crystal display device that operates stably for a long period of time even in a severe use environment such as high temperature and high humidity.
【0041】(実施形態4)つぎに実施形態3で説明し
た構造の本発明のアクティブマトリクス型表示装置が備
えるアレイ基板の製造方法について説明する。図10、
図11は本発明のアクティブマトリクス型表示装置が備
えるアレイ基板の製造工程を説明するための図であり、
表示画素部の断面構造、アレイ基板の周辺部のE−E´
方向の断面構造およびF−F´方向の断面構造を概略的
に示す図である。(Embodiment 4) Next, a method of manufacturing an array substrate provided in the active matrix display device of the present invention having the structure described in Embodiment 3 will be described. FIG.
FIG. 11 is a diagram for explaining a manufacturing process of an array substrate included in the active matrix display device of the present invention.
Cross-sectional structure of display pixel portion, EE ′ in peripheral portion of array substrate
FIG. 2 is a diagram schematically showing a cross-sectional structure in a direction FF and a cross-sectional structure in an FF ′ direction.
【0042】ゲート側パッド電極6、SiOx 膜7、S
iNx 膜8、半導体膜9、エッチングストッパ層を形成
し、所定の形状にパターニングし、オーミックコンタク
ト層11を形成し、所定の形状にパタ−ニングしたの
ち、画素電極14となるITOなどの透明導電性膜をス
パッタリング法などにより成膜し、パターニングすると
ころまでは実施形態2で説明した製造方法と同様であ
る。この状態のアレイ基板を図10(a)に示す(図7
(d)に相当する)。Gate electrode 6, SiO x film 7, S
An iNx film 8, a semiconductor film 9, and an etching stopper layer are formed, patterned into a predetermined shape, an ohmic contact layer 11 is formed, patterned into a predetermined shape, and then a transparent conductive material such as ITO serving as a pixel electrode 14 is formed. The manufacturing method described in the second embodiment is the same as the manufacturing method described in the second embodiment up to the point where the conductive film is formed by sputtering or the like and patterned. The array substrate in this state is shown in FIG.
(Equivalent to (d)).
【0043】図6乃至図8で説明した本発明のアクティ
ブマトリクス型表示装置が備えるアレイ基板の製造方法
と異なる点は、ゲート線とゲート側パッド電極とのコン
タクトを形成するためにゲー卜絶縁膜であるSiOx 膜
7をエッチングする工程のみである。The difference from the method of manufacturing an array substrate provided in the active matrix type display device of the present invention described with reference to FIGS. 6 to 8 is that a gate insulating film is formed to form a contact between a gate line and a gate-side pad electrode. This is only the step of etching the SiOx film 7.
【0044】すなわち実施形態2で説明した本発明のア
クティブマトリクス型表示装置が備えるアレイ基板の製
造方法では、アレイ基板1の第2の領域に形成されたS
iOx 膜7をすべてエッチングして除去したが、この例
においては、図10(b)に示したように、ゲート絶緑
膜であるSiOx 膜7を溝状にエッチングして、第1の
領域と第2の領域とを分離すればよい。That is, in the method of manufacturing an array substrate included in the active matrix display device of the present invention described in the second embodiment, the S substrate formed in the second region of the array substrate 1
Although the iOx film 7 was entirely removed by etching, in this example, as shown in FIG. 10B, the SiOx film 7, which is a gate insulating film, was etched in a groove shape, and the first region was removed. What is necessary is just to isolate | separate from a 2nd area | region.
【0045】その後、保護絶縁膜15の形成、パターニ
ングプロセスにおいて、保護絶縁膜15を上記の溝を完
全に覆うようする(図11(e))。これにより、パッ
ド電極部分に露出したSiOx 膜7に水分などの不純物
が混入したとしても、SiOx 膜7は保護絶縁膜15に
より分離するように被覆されているので表示領域内に水
分などの不純物が拡散することが防止され、表示不良を
生じることはない。Thereafter, in the process of forming and patterning the protective insulating film 15, the protective insulating film 15 is completely covered with the above-mentioned groove (FIG. 11E). As a result, even if impurities such as moisture enter the SiOx film 7 exposed on the pad electrode portion, the SiOx film 7 is coated so as to be separated by the protective insulating film 15, so that impurities such as moisture are contained in the display region. Diffusion is prevented, and display failure does not occur.
【0046】このような製造方法においても、ゲート側
パッド電極とゲート線とのコンタクト部分を形成する際
のエッチング工程のマスクを変更するだけでよいから、
工程数を増やす必要はない。したがって、生産性を低下
させることなくアレイ基板および表示装置の信頼性を向
上することができる。Even in such a manufacturing method, it is only necessary to change the mask in the etching step when forming the contact portion between the gate-side pad electrode and the gate line.
There is no need to increase the number of steps. Therefore, the reliability of the array substrate and the display device can be improved without lowering the productivity.
【0047】(実施形態5)図12は本発明のアクティ
ブマトリクス型表示装置が備えるアレイ基板の構造のさ
らに別の1例を概略的に示す図であり、アレイ基板1の
第1の領域の薄膜トランジスタ形成部の断面構造、第2
の領域のFF´方向の断面構造およびEE´方向の断面
構造(図9(b))をそれぞれ概略的に示す図である。
図12に例示した本発明のアクティブマトリクス型表示
装置が備えるアレイ基板では、絶縁性基板5上に窒化シ
リコンからなる基板保護膜5bが形成されており、この
基板保護膜5b上に薄膜トランジスタなどが形成されて
いる。このような基板保護膜5bを形成することによ
り、アルカリの拡散が防止され、より安価なアルカリガ
ラスからなる基板を用いることができる。また、第2の
領域のSiOx 膜7は、基板保護膜5bと保護絶縁膜1
5または導体膜13bにより完全に被覆されており、S
iOx 膜7に水分などの不純物が拡散、浸透したとして
も、これらの不純物は第1の領域にまで影響を与えるこ
とはなく、薄膜トランジスタの特性を安定して保つこと
ができる。また、このようなアレイ基板を液晶表示装置
に適用すれば、高温、多湿といった厳しい使用環境にお
いても長期間安定して動作する信頼性の高い液晶表示装
置となる。(Embodiment 5) FIG. 12 is a view schematically showing still another example of the structure of the array substrate provided in the active matrix type display device of the present invention, and the thin film transistor in the first region of the array substrate 1 is shown. Cross-sectional structure of forming part, second
10A and 10B schematically show a cross-sectional structure in the FF ′ direction and a cross-sectional structure in the EE ′ direction (FIG. 9B) of the region of FIG.
In the array substrate included in the active matrix display device of the present invention illustrated in FIG. 12, a substrate protection film 5b made of silicon nitride is formed on an insulating substrate 5, and a thin film transistor and the like are formed on the substrate protection film 5b. Have been. By forming such a substrate protective film 5b, diffusion of alkali is prevented, and a substrate made of less expensive alkali glass can be used. Further, the SiOx film 7 in the second region is composed of the substrate protection film 5b and the protection insulating film 1b.
5 or the conductor film 13b.
Even if impurities such as moisture diffuse and permeate the iOx film 7, these impurities do not affect the first region, and the characteristics of the thin film transistor can be stably maintained. Further, when such an array substrate is applied to a liquid crystal display device, a highly reliable liquid crystal display device that operates stably for a long period of time even in a severe use environment such as high temperature and high humidity.
【0048】[0048]
【発明の効果】以上説明したように、本発明のアクティ
ブマトリクス型表示装置は、表示画素領域の周辺部(第
2の領域)に水分やその他の不純物に対する阻止能が十
分でないシリコン酸化膜などの第1の絶縁膜が露出しな
いように、第1の絶縁膜よりも水分の阻止能の高い第2
の絶縁膜で覆うようにしたアレイ基板を備えることによ
り、高温、多湿といった厳しい使用環境においても長期
間安定して動作する信頼性の高い表示装置となる。As described above, according to the active matrix type display device of the present invention, the peripheral portion (second region) of the display pixel region is formed of a silicon oxide film or the like having an insufficient stopping power against moisture and other impurities. The second insulating film has a higher moisture stopping power than the first insulating film so that the first insulating film is not exposed.
By providing the array substrate covered with the insulating film, a highly reliable display device that operates stably for a long period of time even in a severe use environment such as high temperature and high humidity.
【0049】また、第1の絶縁膜を第1の領域と第2の
領域とで分離して形成しているため、第2の領域で水分
などの不純物が第1の絶縁膜に浸透しても、表示画素領
域である第1の領域は影響が及ぼず、高温、多湿といっ
た厳しい使用環境においても長期間安定して動作する信
頼性の高い表示装置となる。Further, since the first insulating film is formed separately in the first region and the second region, impurities such as moisture penetrate into the first insulating film in the second region. However, the first region, which is a display pixel region, is not affected and a highly reliable display device that operates stably for a long period of time even in a severe use environment such as high temperature and high humidity.
【0050】本発明のアクティブマトリクス型表示装置
は、このような構造にすることにより、阻止能の十分で
ない薄膜を拡散して薄膜トランジスタのゲート絶縁膜中
に水分などの不純物が侵入するのを防止し、薄膜トラン
ジスタの特性の劣化を防止することができる。The active matrix type display device of the present invention having such a structure prevents a thin film having insufficient stopping power from diffusing to prevent the entry of impurities such as moisture into the gate insulating film of the thin film transistor. In addition, deterioration of characteristics of the thin film transistor can be prevented.
【0051】また本発明のアクティブマトリクス型表示
装置が備えるアレイ基板は、製造にあたっても、ゲート
側パッド電極とゲート線とのコンタクト部分を形成する
際のエッチング工程のマスクを変更するだけでよいか
ら、工程数を増やす必要はない。したがって、生産性を
低下させることなくアレイ基板および表示装置の信頼性
を向上することができる。Further, the array substrate provided in the active matrix type display device of the present invention can be manufactured only by changing the mask in the etching step when forming the contact portion between the gate-side pad electrode and the gate line. There is no need to increase the number of steps. Therefore, the reliability of the array substrate and the display device can be improved without lowering the productivity.
【図1】本発明のアクティブマトリクス型表示装置を液
晶表示装置に適用した構成の1例を概略的に示す図。FIG. 1 is a diagram schematically showing an example of a configuration in which an active matrix display device of the present invention is applied to a liquid crystal display device.
【図2】図1の液晶表示装置のDD´方向の断面構造を
模式的に示す図。FIG. 2 is a diagram schematically showing a cross-sectional structure in a DD ′ direction of the liquid crystal display device of FIG. 1;
【図3】パッド電極の部分を拡大して示した図。FIG. 3 is an enlarged view of a pad electrode portion.
【図4】本発明のアクティブマトリクス型表示装置を適
用した液晶表示装置の画素部分を拡大して示す図。FIG. 4 is an enlarged view showing a pixel portion of a liquid crystal display device to which the active matrix display device of the present invention is applied.
【図5】本発明のアクティブマトリクス型表示装置が備
えるアレイ基板1の、パッド電極部分が形成された表示
画素領域の周辺領域(第2の領域)の断面構造を概略的
に示す図であり、図5(a)はFF´方向の断面構造
を、図5(b)はEE´方向の断面構造をそれぞれ概略
的に示す図。FIG. 5 is a diagram schematically showing a cross-sectional structure of a peripheral region (second region) of a display pixel region in which a pad electrode portion is formed, of an array substrate 1 provided in an active matrix display device of the present invention; FIG. 5A is a diagram schematically illustrating a cross-sectional structure in the FF ′ direction, and FIG. 5B is a diagram schematically illustrating a cross-sectional structure in the EE ′ direction.
【図6】本発明のアクティブマトリクス型表示装置が備
えるアレイ基板の製造工程を説明するための図。FIG. 6 is a diagram for explaining a manufacturing process of an array substrate included in the active matrix display device of the present invention.
【図7】本発明のアクティブマトリクス型表示装置が備
えるアレイ基板の製造工程を説明するための図。FIG. 7 is a diagram for explaining a manufacturing process of an array substrate included in the active matrix display device of the present invention.
【図8】本発明のアクティブマトリクス型表示装置が備
えるアレイ基板の製造工程を説明するための図。FIG. 8 is a diagram illustrating a manufacturing process of an array substrate included in the active matrix display device of the present invention.
【図9】本発明のアクティブマトリクス型表示装置が備
えるアレイ基板の構造の別の1例を概略的に示す図FIG. 9 is a diagram schematically showing another example of the structure of an array substrate included in the active matrix display device of the present invention.
【図10】本発明のアクティブマトリクス型表示装置が
備えるアレイ基板の製造工程を説明するための図。FIG. 10 is a diagram illustrating a manufacturing process of an array substrate included in the active matrix display device of the present invention.
【図11】本発明のアクティブマトリクス型表示装置が
備えるアレイ基板の製造工程を説明するための図。。FIG. 11 is a diagram illustrating a manufacturing process of an array substrate included in the active matrix display device of the present invention. .
【図12】本発明のアクティブマトリクス型表示装置が
備えるアレイ基板の構造のさらに別の1例を概略的に示
す図。FIG. 12 is a view schematically showing still another example of the structure of the array substrate included in the active matrix display device of the present invention.
【図13】アクティブマトリクス型液晶表示装置の構成
を模式的に示す図。FIG. 13 is a diagram schematically illustrating a configuration of an active matrix liquid crystal display device.
【図14】図13の液晶表示装置のAA´方向の断面構
造を模式的に示す図。FIG. 14 is a diagram schematically showing a cross-sectional structure in the AA ′ direction of the liquid crystal display device of FIG. 13;
【図15】パッド電極の部分を拡大して示す図。FIG. 15 is an enlarged view showing a portion of a pad electrode.
【図16】図13乃至図15に例示した液晶表示装置の
画素部分を拡大して示す図。FIG. 16 is an enlarged view showing a pixel portion of the liquid crystal display device illustrated in FIGS. 13 to 15;
【図17】アレイ基板のパッド電極部分が形成された表
示画素領域の周辺領域の断面構造を概略的に示す図。FIG. 17 is a diagram schematically showing a cross-sectional structure of a peripheral region of a display pixel region where a pad electrode portion of an array substrate is formed.
【図18】従来のアレイ基板の製造方法を説明するため
の図。FIG. 18 is a view for explaining a conventional method of manufacturing an array substrate.
【図19】従来のアレイ基板の製造方法を説明するため
の図。FIG. 19 is a view for explaining a conventional method of manufacturing an array substrate.
【図20】従来のアレイ基板の製造方法を説明するため
の図。FIG. 20 is a view for explaining a conventional method of manufacturing an array substrate.
1………アレイ基板、 2………対向基板 3………液晶層、 4………パッド電極 5………透明絶縁性基板、 5b……基板保護膜 6………ゲート電極、 7………SiOx 膜
(第1の絶縁膜) 8………SiNx 膜、 9………半導体膜 10……エッチングストッパ、 11……オーミック
コンタクト層 14……画素電極、 12……ソース電極 13……ドレイン電極、 15……保護絶縁膜 16……絶縁性基板、 17……対向電極 18……薄膜トランジスタDESCRIPTION OF SYMBOLS 1 ... Array substrate, 2 ... Counter substrate 3 ... Liquid crystal layer, 4 ... Pad electrode 5 ... Transparent insulating substrate, 5b ... Substrate protective film 6 ... Gate electrode, 7 ... ... SiOx film (first insulating film) 8... SiNx film 9... Semiconductor film 10. Etching stopper 11. Ohmic contact layer 14... Pixel electrode 12... Source electrode 13. Drain electrode 15 Protective insulating film 16 Insulating substrate 17 Counter electrode 18 Thin film transistor
Claims (1)
成された第2の領域とを有する絶縁性基板と、 前記絶縁性基板の第1の領域に形成され、ゲート電極
と、このゲート電極に印加される電界によりキャリアが
誘起される半導体膜と、前記半導体膜とオーミック接合
したソース電極およびドレイン電極とを有する薄膜トラ
ンジスタと、 前記絶縁性基板上に形成され、実質的にシリコン酸化膜
からなり、前記薄膜トランジスタの前記ゲート電極と前
記半導体膜とを絶縁する第1の絶縁膜と、 前記絶縁性基板上に、第1の領域では前記薄膜トランジ
スタを覆うように、第2の領域では第1の絶縁膜の表面
および端面を覆うように形成された、第1の絶縁性膜よ
りも水の拡散係数の小さい第2の絶縁膜とを具備したア
レイ基板を有することを特徴とするアクティブマトリク
ス型表示装置。An insulating substrate having a first region and a second region formed in an outer peripheral portion of the first region; a gate electrode formed in the first region of the insulating substrate; A thin film transistor having a semiconductor film in which carriers are induced by an electric field applied to the gate electrode, a source electrode and a drain electrode in ohmic contact with the semiconductor film, and substantially silicon formed on the insulating substrate. A first insulating film made of an oxide film and insulating the gate electrode and the semiconductor film of the thin film transistor; and a second region on the insulating substrate so as to cover the thin film transistor in a first region. An array substrate including a second insulating film formed so as to cover the surface and the end face of the first insulating film and having a smaller water diffusion coefficient than the first insulating film. Active matrix type display device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2922097A JPH10229196A (en) | 1997-02-13 | 1997-02-13 | Active matrix display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2922097A JPH10229196A (en) | 1997-02-13 | 1997-02-13 | Active matrix display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10229196A true JPH10229196A (en) | 1998-08-25 |
Family
ID=12270132
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2922097A Withdrawn JPH10229196A (en) | 1997-02-13 | 1997-02-13 | Active matrix display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10229196A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6277678B1 (en) * | 1996-04-09 | 2001-08-21 | Samsung Electronics Co., Ltd. | Methods of manufacturing thin film transistors using insulators containing water |
-
1997
- 1997-02-13 JP JP2922097A patent/JPH10229196A/en not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6277678B1 (en) * | 1996-04-09 | 2001-08-21 | Samsung Electronics Co., Ltd. | Methods of manufacturing thin film transistors using insulators containing water |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4574940B2 (en) | Reflection-transmission type liquid crystal display device and manufacturing method thereof | |
| US8071985B2 (en) | Display device and method of manufacturing the same | |
| US8264656B2 (en) | Liquid crystal display and manufacturing method thereof | |
| US7196746B2 (en) | Pixel structure and manufacturing method thereof | |
| JP2001119027A (en) | Thin film transistor for liquid crystal display device and manufacturing method thereof | |
| JPH11337976A (en) | Array substrate for display device and flat display device provided with the array substrate | |
| US5742365A (en) | Liquid crystal display device and method for manufacturing the same in which a light shielding layer is over the gate electrode or a gate electrode is in a trench | |
| JP2001109014A (en) | Active matrix type liquid crystal display | |
| JP7022592B2 (en) | Display device | |
| CN115863359B (en) | Array substrate and manufacturing method thereof, and display panel | |
| CN113568230B (en) | Array substrate, manufacturing method and display panel | |
| US6580474B1 (en) | Liquid crystal display device and method for fabricating the same | |
| JP2019186301A (en) | Display device and manufacturing method thereof | |
| JP5120828B2 (en) | Thin film transistor substrate and manufacturing method thereof, and liquid crystal display panel having the same and manufacturing method | |
| US9778530B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| JP4002410B2 (en) | Manufacturing method of active matrix type liquid crystal display device | |
| JP4334258B2 (en) | Display device | |
| JP2001281645A (en) | Electro-optical device | |
| KR20010016714A (en) | Liquid crystal display device | |
| JP2001358212A (en) | Electrode substrate manufacturing method, electrode substrate manufactured by this manufacturing method, and liquid crystal device using the same | |
| JP2001337348A (en) | Array substrate and method of manufacturing the same | |
| JPH08262492A (en) | Liquid crystal display | |
| KR101097675B1 (en) | Thin film transistor and fabricating method thereof | |
| KR100527086B1 (en) | Method for manufacturing liquid crystal display device | |
| JP2004157210A (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040511 |