JPH10233374A - 半導体装置の製造方法およびそのシステム - Google Patents
半導体装置の製造方法およびそのシステムInfo
- Publication number
- JPH10233374A JPH10233374A JP3448997A JP3448997A JPH10233374A JP H10233374 A JPH10233374 A JP H10233374A JP 3448997 A JP3448997 A JP 3448997A JP 3448997 A JP3448997 A JP 3448997A JP H10233374 A JPH10233374 A JP H10233374A
- Authority
- JP
- Japan
- Prior art keywords
- polishing
- semiconductor
- semiconductor device
- defect
- polished
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
- H10P52/40—Chemomechanical polishing [CMP]
- H10P52/403—Chemomechanical polishing [CMP] of conductive or resistive materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
- H10P95/06—Planarisation of inorganic insulating materials
- H10P95/062—Planarisation of inorganic insulating materials involving a dielectric removal step
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】高スループットで、且つ高精度の化学的、且つ
機械的な研磨を実現して半導体装置（半導体素子）を高
スループットで、しかも高歩留まりで製造できるように
した半導体装置の製造方法を提供する。 【解決手段】測定された被研磨材の残膜厚に応じて化学
的、且つ機械的な高速研磨から低速研磨に切り換え制御
することを特徴とする。また、基板上に形成された被研
磨材に対して化学的、且つ機械的な研磨を施して平坦化
する研磨工程と、該研磨工程によって平坦化された研磨
面に発生する面荒れと区別して傷や異物についての発生
状態を検査する検査工程とを有し、該検査工程で検査さ
れた研磨面における傷や異物についての発生状態を前記
研磨工程にフィードバックして研磨条件を制御して研磨
面に発生する傷や異物を低減することを特徴とする半導
体装置の製造方法である。
機械的な研磨を実現して半導体装置（半導体素子）を高
スループットで、しかも高歩留まりで製造できるように
した半導体装置の製造方法を提供する。 【解決手段】測定された被研磨材の残膜厚に応じて化学
的、且つ機械的な高速研磨から低速研磨に切り換え制御
することを特徴とする。また、基板上に形成された被研
磨材に対して化学的、且つ機械的な研磨を施して平坦化
する研磨工程と、該研磨工程によって平坦化された研磨
面に発生する面荒れと区別して傷や異物についての発生
状態を検査する検査工程とを有し、該検査工程で検査さ
れた研磨面における傷や異物についての発生状態を前記
研磨工程にフィードバックして研磨条件を制御して研磨
面に発生する傷や異物を低減することを特徴とする半導
体装置の製造方法である。
Description
【０００１】
【発明の属する技術分野】本発明は製造ラインにより基
板上に成膜、露光、エッチングを繰り返し、半導体装置
を製造する方法及びシステムに関し、特に成膜後の表面
を化学的、且つ機械的な研磨により平坦化する工程およ
び装置を有する半導体装置の製造方法及びそのシステム
に関する。
板上に成膜、露光、エッチングを繰り返し、半導体装置
を製造する方法及びシステムに関し、特に成膜後の表面
を化学的、且つ機械的な研磨により平坦化する工程およ
び装置を有する半導体装置の製造方法及びそのシステム
に関する。
【０００２】
【従来の技術】半導体装置は、基板上に成膜、露光、エ
ッチングを繰り返し、基板上に半導体装置を製造する。
この際、半導体装置はその高密度化を達成するためによ
り微細なパターンを用いて製造される。また、より複雑
な回路を実現するために、多層の配線パターンを用いる
ため段差が生じ、段差上にパターンを形成する際に段差
がパターン欠陥の原因となっていた。そこで、従来よ
り、段差が生じたパターン上に平坦な膜を形成し、この
平坦膜上に次のパターンを形成するようにしている。
ッチングを繰り返し、基板上に半導体装置を製造する。
この際、半導体装置はその高密度化を達成するためによ
り微細なパターンを用いて製造される。また、より複雑
な回路を実現するために、多層の配線パターンを用いる
ため段差が生じ、段差上にパターンを形成する際に段差
がパターン欠陥の原因となっていた。そこで、従来よ
り、段差が生じたパターン上に平坦な膜を形成し、この
平坦膜上に次のパターンを形成するようにしている。
【０００３】上記、平坦化プロセスでは、平坦化の際に
残膜厚さを設計値通りに製造することが極めて困難であ
った。そこで、特許公開平成８−１７７６８号公報に
は、膜厚測定装置を研磨装置に装着し、研磨後、装着し
た膜厚測定装置により残膜厚を測定し、基準値に満たな
い場合、再研磨する構成の製造方法が開示されている。
さらに、特許公開平成７−２８３１７８号公報、特許公
開平成７−２８５０５０号公報、特許公開平成８−５１
０９０号公報にも同様の平坦化時の終点検出法が開示さ
れている。
残膜厚さを設計値通りに製造することが極めて困難であ
った。そこで、特許公開平成８−１７７６８号公報に
は、膜厚測定装置を研磨装置に装着し、研磨後、装着し
た膜厚測定装置により残膜厚を測定し、基準値に満たな
い場合、再研磨する構成の製造方法が開示されている。
さらに、特許公開平成７−２８３１７８号公報、特許公
開平成７−２８５０５０号公報、特許公開平成８−５１
０９０号公報にも同様の平坦化時の終点検出法が開示さ
れている。
【０００４】
【発明が解決しようとする課題】平坦化プロセスでは、
被平坦化膜の下部に配線パターン等のパターンが形成さ
れており、このパターンの影響について、上記従来技術
では十分考慮されていなかったため、十分な感度で、高
精度の残膜測定ができなかった。
被平坦化膜の下部に配線パターン等のパターンが形成さ
れており、このパターンの影響について、上記従来技術
では十分考慮されていなかったため、十分な感度で、高
精度の残膜測定ができなかった。
【０００５】本発明の目的は、上記従来技術の課題を解
決すべく、平坦化すべき被研磨材の下部に存在するパタ
ーンの影響を低減して高精度の残膜厚測定を可能にし、
高精度の化学的、且つ機械的な研磨を実現して半導体装
置（半導体素子）を高歩留まりで製造できるようにした
半導体装置の製造方法を提供することにある。また本発
明の他の目的は、高スループットで、且つ高精度の化学
的、且つ機械的な研磨を実現して半導体装置（半導体素
子）を高スループットで、しかも高歩留まりで製造でき
るようにした半導体装置の製造方法を提供することにあ
る。また本発明の他の目的は、平坦化すべき被研磨材に
対して化学的、且つ機械的な研磨を施した際発生する傷
や異物等の欠陥および面荒れを低減して半導体装置（半
導体素子）を高歩留まりで製造できるようにした半導体
装置の製造方法を提供することにある。
決すべく、平坦化すべき被研磨材の下部に存在するパタ
ーンの影響を低減して高精度の残膜厚測定を可能にし、
高精度の化学的、且つ機械的な研磨を実現して半導体装
置（半導体素子）を高歩留まりで製造できるようにした
半導体装置の製造方法を提供することにある。また本発
明の他の目的は、高スループットで、且つ高精度の化学
的、且つ機械的な研磨を実現して半導体装置（半導体素
子）を高スループットで、しかも高歩留まりで製造でき
るようにした半導体装置の製造方法を提供することにあ
る。また本発明の他の目的は、平坦化すべき被研磨材に
対して化学的、且つ機械的な研磨を施した際発生する傷
や異物等の欠陥および面荒れを低減して半導体装置（半
導体素子）を高歩留まりで製造できるようにした半導体
装置の製造方法を提供することにある。
【０００６】また本発明の他の目的は、化学的、且つ機
械的な研磨を用いて半導体基板上に素子分離構造を形成
できるようにした半導体装置の製造方法を提供すること
にある。また本発明の他の目的は、化学的、且つ機械的
な研磨を用いて基板上にエッチングが難しい金属材料で
配線パターンを形成できるようにした半導体装置の製造
方法を提供することにある。また本発明の他の目的は、
不良の発生原因が傷や異物等の欠陥によるものであるか
否かについて究明できるようにしてその対策を可能にし
た半導体装置の製造方法およびそのシステムを提供する
ことにある。また本発明の他の目的は、欠陥検査工程ま
たはその手段における欠陥検査の信頼度を向上して高歩
留まりで半導体装置を製造できるようにした半導体装置
の製造方法およびそのシステムを提供することにある。
械的な研磨を用いて半導体基板上に素子分離構造を形成
できるようにした半導体装置の製造方法を提供すること
にある。また本発明の他の目的は、化学的、且つ機械的
な研磨を用いて基板上にエッチングが難しい金属材料で
配線パターンを形成できるようにした半導体装置の製造
方法を提供することにある。また本発明の他の目的は、
不良の発生原因が傷や異物等の欠陥によるものであるか
否かについて究明できるようにしてその対策を可能にし
た半導体装置の製造方法およびそのシステムを提供する
ことにある。また本発明の他の目的は、欠陥検査工程ま
たはその手段における欠陥検査の信頼度を向上して高歩
留まりで半導体装置を製造できるようにした半導体装置
の製造方法およびそのシステムを提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、基板上に形成された被研磨材に対して化
学的、且つ機械的な研磨を施して平坦化して半導体装置
を製造する半導体装置の製造方法において、前記被研磨
材に対して化学的、且つ機械的な研磨を施す際該被研磨
材の残膜厚を測定し、この測定された被研磨材の残膜厚
に応じて前記化学的、且つ機械的な研磨を制御すること
を特徴とする半導体装置の製造方法である。また本発明
は、半導体基板上に形成された被研磨材に対して化学
的、且つ機械的な研磨を施して平坦化して半導体装置を
製造する半導体装置の製造方法において、前記被研磨材
に対して化学的、且つ機械的な研磨を施す際該被研磨材
の残膜厚を測定し、この測定された被研磨材の残膜厚に
応じて前記化学的、且つ機械的な高速研磨から低速研磨
に切り換え制御することを特徴とする半導体装置の製造
方法である。また本発明は、前記半導体装置の製造方法
において、被研磨材（被平坦化膜）から反射する光の分
光強度分布から被研磨材の残膜厚を測定することを特徴
とする。また本発明は、前記半導体装置の製造方法にお
いて、被研磨材（被平坦化膜）から反射する光の分光強
度分布からこの特徴的ピークの波長の変動から被研磨材
の残膜厚を測定することを特徴とする。また本発明は、
前記半導体装置の製造方法において、前記被研磨材と同
様に透明基板を研磨させ、該透明基板の研磨面とその反
対側の面とから反射する干渉光強度変化から、前記被研
磨材の研磨速度を計測することを特徴とする。また本発
明は、前記半導体装置の製造方法において、前記被研磨
材と同様に透明基板を研磨させ、該透明基板の研磨面か
ら生じる干渉縞の移動量から前記被研磨材の研磨速度を
計測することを特徴とする。
に、本発明は、基板上に形成された被研磨材に対して化
学的、且つ機械的な研磨を施して平坦化して半導体装置
を製造する半導体装置の製造方法において、前記被研磨
材に対して化学的、且つ機械的な研磨を施す際該被研磨
材の残膜厚を測定し、この測定された被研磨材の残膜厚
に応じて前記化学的、且つ機械的な研磨を制御すること
を特徴とする半導体装置の製造方法である。また本発明
は、半導体基板上に形成された被研磨材に対して化学
的、且つ機械的な研磨を施して平坦化して半導体装置を
製造する半導体装置の製造方法において、前記被研磨材
に対して化学的、且つ機械的な研磨を施す際該被研磨材
の残膜厚を測定し、この測定された被研磨材の残膜厚に
応じて前記化学的、且つ機械的な高速研磨から低速研磨
に切り換え制御することを特徴とする半導体装置の製造
方法である。また本発明は、前記半導体装置の製造方法
において、被研磨材（被平坦化膜）から反射する光の分
光強度分布から被研磨材の残膜厚を測定することを特徴
とする。また本発明は、前記半導体装置の製造方法にお
いて、被研磨材（被平坦化膜）から反射する光の分光強
度分布からこの特徴的ピークの波長の変動から被研磨材
の残膜厚を測定することを特徴とする。また本発明は、
前記半導体装置の製造方法において、前記被研磨材と同
様に透明基板を研磨させ、該透明基板の研磨面とその反
対側の面とから反射する干渉光強度変化から、前記被研
磨材の研磨速度を計測することを特徴とする。また本発
明は、前記半導体装置の製造方法において、前記被研磨
材と同様に透明基板を研磨させ、該透明基板の研磨面か
ら生じる干渉縞の移動量から前記被研磨材の研磨速度を
計測することを特徴とする。
【０００８】また本発明は、半導体基板上に薄い研磨ス
トッパ層を形成する研磨ストッパ層形成工程と、該研磨
ストッパ層も含めて前記半導体基板に対して素子分離用
の凹部を堀込むエッチング工程と、該エッチング工程に
よって堀込まれた凹部を絶縁膜で埋めるように成膜する
絶縁膜成膜工程と、該絶縁膜成膜工程で成膜された絶縁
膜に対して化学的、且つ機械的な研磨を施して平坦化し
て前記研磨ストッパ層の表面を露出する研磨工程と、該
研磨工程で露出した研磨ストッパ層を取り除く研磨スト
ッパ除去工程と、該研磨ストッパ除去工程で研磨ストッ
パ層が取り除かれた半導体基板の表面を酸化して酸化層
を形成する酸化工程とを有し、前記半導体基板に対して
素子分離構造を形成することを特徴とする半導体装置の
製造方法である。また本発明は、基板上に絶縁膜パター
ンを形成する絶縁膜パターン形成工程と、該絶縁膜パタ
ーン形成工程で形成された絶縁膜パターンの隙間に配線
用の金属材料を埋め込むように成膜する成膜工程と、該
成膜工程で成膜された金属材料に対して化学的、且つ機
械的な研磨を施して平坦化する研磨工程とを有し、前記
絶縁膜パターンの隙間に配線パターンを形成することを
特徴とする半導体装置の製造方法である。また本発明
は、基板上に形成された被研磨材に対して化学的、且つ
機械的な研磨を施して平坦化する研磨工程と、該研磨工
程によって平坦化された研磨面に発生する面荒れまたは
欠陥についての発生状態を検査する検査工程とを有し、
該検査工程で検査された研磨面における面荒れまたは欠
陥についての発生状態を前記研磨工程にフィードバック
して研磨条件を制御して適正化をはかることを特徴とす
る半導体装置の製造方法である。
トッパ層を形成する研磨ストッパ層形成工程と、該研磨
ストッパ層も含めて前記半導体基板に対して素子分離用
の凹部を堀込むエッチング工程と、該エッチング工程に
よって堀込まれた凹部を絶縁膜で埋めるように成膜する
絶縁膜成膜工程と、該絶縁膜成膜工程で成膜された絶縁
膜に対して化学的、且つ機械的な研磨を施して平坦化し
て前記研磨ストッパ層の表面を露出する研磨工程と、該
研磨工程で露出した研磨ストッパ層を取り除く研磨スト
ッパ除去工程と、該研磨ストッパ除去工程で研磨ストッ
パ層が取り除かれた半導体基板の表面を酸化して酸化層
を形成する酸化工程とを有し、前記半導体基板に対して
素子分離構造を形成することを特徴とする半導体装置の
製造方法である。また本発明は、基板上に絶縁膜パター
ンを形成する絶縁膜パターン形成工程と、該絶縁膜パタ
ーン形成工程で形成された絶縁膜パターンの隙間に配線
用の金属材料を埋め込むように成膜する成膜工程と、該
成膜工程で成膜された金属材料に対して化学的、且つ機
械的な研磨を施して平坦化する研磨工程とを有し、前記
絶縁膜パターンの隙間に配線パターンを形成することを
特徴とする半導体装置の製造方法である。また本発明
は、基板上に形成された被研磨材に対して化学的、且つ
機械的な研磨を施して平坦化する研磨工程と、該研磨工
程によって平坦化された研磨面に発生する面荒れまたは
欠陥についての発生状態を検査する検査工程とを有し、
該検査工程で検査された研磨面における面荒れまたは欠
陥についての発生状態を前記研磨工程にフィードバック
して研磨条件を制御して適正化をはかることを特徴とす
る半導体装置の製造方法である。
【０００９】また本発明は、基板上に形成された被研磨
材に対して化学的、且つ機械的な研磨を施して平坦化す
る研磨工程と、該研磨工程によって平坦化された研磨面
を洗浄する洗浄工程と、該洗浄工程によって洗浄された
研磨面に発生する面荒れまたは欠陥についての発生状態
を検査する検査工程とを有し、該検査工程で検査された
研磨面における面荒れまたは欠陥についての発生状態を
前記研磨工程にフィードバックして研磨条件を制御して
適正化をはかることを特徴とする半導体装置の製造方法
である。また本発明は、基板上に形成された被研磨材に
対して化学的、且つ機械的な研磨を施して平坦化する研
磨工程と、該研磨工程によって平坦化された研磨面を洗
浄する洗浄工程と、該洗浄工程の前と後とにおいて研磨
面に発生する面荒れまたは欠陥についての発生状態を検
査する検査工程とを有し、該検査工程で検査された研磨
面における面荒れまたは欠陥についての発生状態を前記
研磨工程にフィードバックして研磨条件を制御して適正
化をはかることを特徴とする半導体装置の製造方法であ
る。また本発明は、基板上に形成された被研磨材に対し
て化学的、且つ機械的な研磨を施して平坦化する研磨工
程と、該研磨工程によって平坦化された研磨面に発生す
る面荒れと区別して傷や異物についての発生状態を検査
する検査工程とを有し、該検査工程で検査された研磨面
における傷や異物についての発生状態を前記研磨工程に
フィードバックして研磨条件を制御して研磨面に発生す
る傷や異物を低減することを特徴とする半導体装置の製
造方法である。
材に対して化学的、且つ機械的な研磨を施して平坦化す
る研磨工程と、該研磨工程によって平坦化された研磨面
を洗浄する洗浄工程と、該洗浄工程によって洗浄された
研磨面に発生する面荒れまたは欠陥についての発生状態
を検査する検査工程とを有し、該検査工程で検査された
研磨面における面荒れまたは欠陥についての発生状態を
前記研磨工程にフィードバックして研磨条件を制御して
適正化をはかることを特徴とする半導体装置の製造方法
である。また本発明は、基板上に形成された被研磨材に
対して化学的、且つ機械的な研磨を施して平坦化する研
磨工程と、該研磨工程によって平坦化された研磨面を洗
浄する洗浄工程と、該洗浄工程の前と後とにおいて研磨
面に発生する面荒れまたは欠陥についての発生状態を検
査する検査工程とを有し、該検査工程で検査された研磨
面における面荒れまたは欠陥についての発生状態を前記
研磨工程にフィードバックして研磨条件を制御して適正
化をはかることを特徴とする半導体装置の製造方法であ
る。また本発明は、基板上に形成された被研磨材に対し
て化学的、且つ機械的な研磨を施して平坦化する研磨工
程と、該研磨工程によって平坦化された研磨面に発生す
る面荒れと区別して傷や異物についての発生状態を検査
する検査工程とを有し、該検査工程で検査された研磨面
における傷や異物についての発生状態を前記研磨工程に
フィードバックして研磨条件を制御して研磨面に発生す
る傷や異物を低減することを特徴とする半導体装置の製
造方法である。
【００１０】また本発明は、製造ラインの所定の製造工
程において製造された複数の半導体基板に亘っての（連
続していなくてもよい。即ちロット単位で抜き取られた
ものでも良い。）半導体基板上の各半導体装置毎の欠陥
の発生状態を検査する欠陥検査工程と、前記製造ライン
によって製造された複数の半導体基板に亘っての半導体
基板から得られる各半導体装置についての電気的特性検
査を行なって良品または不良品の判定を行なう電気的特
性検査工程と、前記欠陥検査工程で検査された複数の半
導体基板上の各半導体装置毎の異物の発生状態と前記電
気的特性検査工程で判定された複数の半導体基板に亘っ
ての各半導体装置の良品または不良品の結果との相関関
係に基いて、不良の発生原因が欠陥によるものであるか
否かについて究明する不良発生原因究明工程とを有し、
該不良発生原因究明工程で究明された不良発生原因につ
いて対策することを特徴とする半導体装置の製造方法で
ある。また本発明は、製造ラインの所定の製造工程にお
いて製造された複数の半導体基板に亘っての（連続して
いなくてもよい。即ちロット単位で抜き取られたもので
も良い。）半導体基板上の各半導体装置毎の欠陥の発生
状態を検査する欠陥検査工程と、前記製造ラインによっ
て製造された複数の半導体基板に亘っての半導体基板か
ら得られる各半導体装置についての電気的特性検査を行
なって良品または不良品の判定を行なって良品率または
不良品率を算出する電気的特性検査工程と、前記欠陥検
査工程で検査された複数の半導体基板上の各半導体装置
毎の異物の発生状態と前記電気的特性検査工程で算出さ
れた複数の半導体基板に亘っての各半導体装置の良品率
または不良品率との相関関係に基いて、不良の発生原因
が欠陥によるものであるか否かについて究明する不良発
生原因究明工程とを有し、該不良発生原因究明工程で究
明された不良発生原因について対策することを特徴とす
る半導体装置の製造方法である。
程において製造された複数の半導体基板に亘っての（連
続していなくてもよい。即ちロット単位で抜き取られた
ものでも良い。）半導体基板上の各半導体装置毎の欠陥
の発生状態を検査する欠陥検査工程と、前記製造ライン
によって製造された複数の半導体基板に亘っての半導体
基板から得られる各半導体装置についての電気的特性検
査を行なって良品または不良品の判定を行なう電気的特
性検査工程と、前記欠陥検査工程で検査された複数の半
導体基板上の各半導体装置毎の異物の発生状態と前記電
気的特性検査工程で判定された複数の半導体基板に亘っ
ての各半導体装置の良品または不良品の結果との相関関
係に基いて、不良の発生原因が欠陥によるものであるか
否かについて究明する不良発生原因究明工程とを有し、
該不良発生原因究明工程で究明された不良発生原因につ
いて対策することを特徴とする半導体装置の製造方法で
ある。また本発明は、製造ラインの所定の製造工程にお
いて製造された複数の半導体基板に亘っての（連続して
いなくてもよい。即ちロット単位で抜き取られたもので
も良い。）半導体基板上の各半導体装置毎の欠陥の発生
状態を検査する欠陥検査工程と、前記製造ラインによっ
て製造された複数の半導体基板に亘っての半導体基板か
ら得られる各半導体装置についての電気的特性検査を行
なって良品または不良品の判定を行なって良品率または
不良品率を算出する電気的特性検査工程と、前記欠陥検
査工程で検査された複数の半導体基板上の各半導体装置
毎の異物の発生状態と前記電気的特性検査工程で算出さ
れた複数の半導体基板に亘っての各半導体装置の良品率
または不良品率との相関関係に基いて、不良の発生原因
が欠陥によるものであるか否かについて究明する不良発
生原因究明工程とを有し、該不良発生原因究明工程で究
明された不良発生原因について対策することを特徴とす
る半導体装置の製造方法である。
【００１１】また本発明は、製造ラインの所定の製造工
程において製造された複数の半導体基板に亘っての（連
続していなくてもよい。即ちロット単位で抜き取られた
ものでも良い。）半導体基板上の各半導体装置毎の欠陥
の発生状態を検査する欠陥検査工程と、製造ラインによ
って製造された複数の半導体基板に亘っての半導体基板
から得られる各半導体装置についての電気的特性検査を
行なって良品または不良品の判定を行なう電気的特性検
査工程と、前記前記電気的特性検査工程で判定された複
数の半導体基板に亘っての各半導体装置の良品または不
良品の結果と前記欠陥検査工程で検査された複数の半導
体基板上の各半導体装置毎の欠陥の発生状態との相関関
係に基いて、前記欠陥検査工程における不良品となる欠
陥の発生状態を検査できているか否かを評価し、この評
価結果を前記欠陥検査工程にフィードバックする欠陥検
査評価工程とを有することを特徴とする半導体装置の製
造方法である。また本発明は、製造ラインの所定の製造
装置において製造された複数の半導体基板に亘っての半
導体基板上の各半導体装置毎の欠陥の発生状態を検査す
る欠陥検査手段と、前記製造ラインによって製造された
複数の半導体基板に亘っての半導体基板から得られる各
半導体装置についての電気的特性検査を行なって良品ま
たは不良品の判定を行なう電気的特性検査手段と、前記
欠陥検査手段で検査された複数の半導体基板上の各半導
体装置毎の異物の発生状態と前記電気的特性検査手段で
判定された複数の半導体基板に亘っての各半導体装置の
良品または不良品の結果との相関関係に基いて、不良の
発生原因が欠陥によるものであるか否かについて究明す
る不良発生原因究明手段とを有し、該不良発生原因究明
手段で究明された不良発生原因を所定の製造装置にフィ
ードバックすることを特徴とする半導体装置の製造シス
テムである。
程において製造された複数の半導体基板に亘っての（連
続していなくてもよい。即ちロット単位で抜き取られた
ものでも良い。）半導体基板上の各半導体装置毎の欠陥
の発生状態を検査する欠陥検査工程と、製造ラインによ
って製造された複数の半導体基板に亘っての半導体基板
から得られる各半導体装置についての電気的特性検査を
行なって良品または不良品の判定を行なう電気的特性検
査工程と、前記前記電気的特性検査工程で判定された複
数の半導体基板に亘っての各半導体装置の良品または不
良品の結果と前記欠陥検査工程で検査された複数の半導
体基板上の各半導体装置毎の欠陥の発生状態との相関関
係に基いて、前記欠陥検査工程における不良品となる欠
陥の発生状態を検査できているか否かを評価し、この評
価結果を前記欠陥検査工程にフィードバックする欠陥検
査評価工程とを有することを特徴とする半導体装置の製
造方法である。また本発明は、製造ラインの所定の製造
装置において製造された複数の半導体基板に亘っての半
導体基板上の各半導体装置毎の欠陥の発生状態を検査す
る欠陥検査手段と、前記製造ラインによって製造された
複数の半導体基板に亘っての半導体基板から得られる各
半導体装置についての電気的特性検査を行なって良品ま
たは不良品の判定を行なう電気的特性検査手段と、前記
欠陥検査手段で検査された複数の半導体基板上の各半導
体装置毎の異物の発生状態と前記電気的特性検査手段で
判定された複数の半導体基板に亘っての各半導体装置の
良品または不良品の結果との相関関係に基いて、不良の
発生原因が欠陥によるものであるか否かについて究明す
る不良発生原因究明手段とを有し、該不良発生原因究明
手段で究明された不良発生原因を所定の製造装置にフィ
ードバックすることを特徴とする半導体装置の製造シス
テムである。
【００１２】また本発明は、製造ラインの所定の製造装
置において製造された複数の半導体基板に亘っての半導
体基板上の各半導体装置毎の欠陥の発生状態を検査する
欠陥検査手段と、前記製造ラインによって製造された複
数の半導体基板に亘っての半導体基板から得られる各半
導体装置についての電気的特性検査を行なって良品また
は不良品の判定を行なって良品率または不良品率を算出
する電気的特性検査手段と、前記欠陥検査手段で検査さ
れた複数の半導体基板上の各半導体装置毎の異物の発生
状態と前記電気的特性検査手段で算出された複数の半導
体基板に亘っての各半導体装置の良品率または不良品率
との相関関係に基いて、不良の発生原因が欠陥によるも
のであるか否かについて究明する不良発生原因究明手段
とを有し、該不良発生原因究明手段で究明された不良発
生原因を所定の製造装置にフィードバックすることを特
徴とする半導体装置の製造システムである。また本発明
は、製造ラインの所定の製造装置において製造された複
数の半導体基板に亘っての半導体基板上の各半導体装置
毎の欠陥の発生状態を検査する欠陥検査手段と、製造ラ
インによって製造された複数の半導体基板に亘っての半
導体基板から得られる各半導体装置についての電気的特
性検査を行なって良品または不良品の判定を行なう電気
的特性検査手段と、前記前記電気的特性検査手段で判定
された複数の半導体基板に亘っての各半導体装置の良品
または不良品の結果と前記欠陥検査工程で検査された複
数の半導体基板上の各半導体装置毎の欠陥の発生状態と
の相関関係に基いて、前記欠陥検査手段における不良品
となる欠陥の発生状態を検査できているか否かを評価
し、この評価結果を前記欠陥検査手段にフィードバック
する欠陥検査評価手段とを有することを特徴とする半導
体装置の製造システムである。
置において製造された複数の半導体基板に亘っての半導
体基板上の各半導体装置毎の欠陥の発生状態を検査する
欠陥検査手段と、前記製造ラインによって製造された複
数の半導体基板に亘っての半導体基板から得られる各半
導体装置についての電気的特性検査を行なって良品また
は不良品の判定を行なって良品率または不良品率を算出
する電気的特性検査手段と、前記欠陥検査手段で検査さ
れた複数の半導体基板上の各半導体装置毎の異物の発生
状態と前記電気的特性検査手段で算出された複数の半導
体基板に亘っての各半導体装置の良品率または不良品率
との相関関係に基いて、不良の発生原因が欠陥によるも
のであるか否かについて究明する不良発生原因究明手段
とを有し、該不良発生原因究明手段で究明された不良発
生原因を所定の製造装置にフィードバックすることを特
徴とする半導体装置の製造システムである。また本発明
は、製造ラインの所定の製造装置において製造された複
数の半導体基板に亘っての半導体基板上の各半導体装置
毎の欠陥の発生状態を検査する欠陥検査手段と、製造ラ
インによって製造された複数の半導体基板に亘っての半
導体基板から得られる各半導体装置についての電気的特
性検査を行なって良品または不良品の判定を行なう電気
的特性検査手段と、前記前記電気的特性検査手段で判定
された複数の半導体基板に亘っての各半導体装置の良品
または不良品の結果と前記欠陥検査工程で検査された複
数の半導体基板上の各半導体装置毎の欠陥の発生状態と
の相関関係に基いて、前記欠陥検査手段における不良品
となる欠陥の発生状態を検査できているか否かを評価
し、この評価結果を前記欠陥検査手段にフィードバック
する欠陥検査評価手段とを有することを特徴とする半導
体装置の製造システムである。
【００１３】また本発明は、任意の製造工程において基
板上の複数の半導体装置（半導体素子）上に付着した異
物等の欠陥を検出し、該半導体装置の電気的検査結果か
ら得られる異物等の欠陥が検出された半導体装置の不良
率（良品率）と異物等の欠陥が検出されなかった半導体
装置の不良率（良品率）とを比較し、その比較結果を欠
陥検査装置にフィードバックして検出感度を調整（制
御）することを特徴とする半導体装置の製造方法であ
る。
板上の複数の半導体装置（半導体素子）上に付着した異
物等の欠陥を検出し、該半導体装置の電気的検査結果か
ら得られる異物等の欠陥が検出された半導体装置の不良
率（良品率）と異物等の欠陥が検出されなかった半導体
装置の不良率（良品率）とを比較し、その比較結果を欠
陥検査装置にフィードバックして検出感度を調整（制
御）することを特徴とする半導体装置の製造方法であ
る。
【００１４】以上説明したように、前記構成によれば、
平坦化すべき被研磨材の下部に存在するパターンの影響
を低減して高精度の残膜厚測定を可能にし、高精度の化
学的、且つ機械的な研磨を実現して半導体装置（半導体
素子）を高歩留まりで製造することができる。また前記
構成によれば、高スループットで、且つ高精度の化学
的、且つ機械的な研磨を実現して半導体装置（半導体素
子）を高スループットで、しかも高歩留まりで製造する
ことができる。また前記構成によれば、平坦化すべき被
研磨材に対して化学的、且つ機械的な研磨を施した際発
生する傷や異物等の欠陥および面荒れを低減して半導体
装置（半導体素子）を高歩留まりで製造することができ
る。また前記構成によれば、化学的、且つ機械的な研磨
を用いて半導体基板上に素子分離構造を欠陥を生じるこ
となく形成することができる。また前記構成によれば、
化学的、且つ機械的な研磨を用いて基板上にエッチング
が難しい金属材料で配線パターンを欠陥を生じることな
く形成することができる。また前記構成によれば、不良
の発生原因が傷や異物等の欠陥によるものであるか否か
について究明できるようにしてその対策を施すことがで
きる。また前記構成によれば、欠陥検査工程またはその
手段における欠陥検査の信頼度を向上して高歩留まりで
半導体装置を製造することができる。
平坦化すべき被研磨材の下部に存在するパターンの影響
を低減して高精度の残膜厚測定を可能にし、高精度の化
学的、且つ機械的な研磨を実現して半導体装置（半導体
素子）を高歩留まりで製造することができる。また前記
構成によれば、高スループットで、且つ高精度の化学
的、且つ機械的な研磨を実現して半導体装置（半導体素
子）を高スループットで、しかも高歩留まりで製造する
ことができる。また前記構成によれば、平坦化すべき被
研磨材に対して化学的、且つ機械的な研磨を施した際発
生する傷や異物等の欠陥および面荒れを低減して半導体
装置（半導体素子）を高歩留まりで製造することができ
る。また前記構成によれば、化学的、且つ機械的な研磨
を用いて半導体基板上に素子分離構造を欠陥を生じるこ
となく形成することができる。また前記構成によれば、
化学的、且つ機械的な研磨を用いて基板上にエッチング
が難しい金属材料で配線パターンを欠陥を生じることな
く形成することができる。また前記構成によれば、不良
の発生原因が傷や異物等の欠陥によるものであるか否か
について究明できるようにしてその対策を施すことがで
きる。また前記構成によれば、欠陥検査工程またはその
手段における欠陥検査の信頼度を向上して高歩留まりで
半導体装置を製造することができる。
【００１５】
【発明の実施の形態】本発明に係る実施の形態を図面を
用いて説明する。本発明に係るＬＳＩ等からなる半導体
装置（半導体素子）は、基板上に成膜、露光、エッチン
グを繰り返して製造される。この際、例えば、図１に示
す半導体装置（半導体素子）３００は、高密度化を実現
するためにより微細なパターンを用いて製造される。更
に、より複雑な回路を実現するために、多層の配線パタ
ーン（第１層配線パターン３０５、第２層配線パターン
３０１、第３層配線パターン３０２等）が用いる必要が
生じ、そのため段差が生じ、例えば第２層の配線パター
ン３０１上に層間絶縁膜３０３を介して第３層配線パタ
ーン３０２を形成しても、層間絶縁層３０３の表面がそ
の下の配線パターン３０１の段差の影響を受けることに
なる。そこで、層間絶縁層３０３の表面を鎖線で示すよ
うに平坦にするために、研磨する必要がある。なお、３
０４は第３層配線パターンを被覆する層間絶縁膜または
保護膜である。即ち、第３層配線パターン３０２の上に
第４層の配線パターンが形成される場合もある。３０５
は第１層の配線パターンである。３０６はゲート配線で
ある。３２７は絶縁材からなる素子分離構造を示す。３
２８はＭＯＳ構造等の能動素子部を示す。
用いて説明する。本発明に係るＬＳＩ等からなる半導体
装置（半導体素子）は、基板上に成膜、露光、エッチン
グを繰り返して製造される。この際、例えば、図１に示
す半導体装置（半導体素子）３００は、高密度化を実現
するためにより微細なパターンを用いて製造される。更
に、より複雑な回路を実現するために、多層の配線パタ
ーン（第１層配線パターン３０５、第２層配線パターン
３０１、第３層配線パターン３０２等）が用いる必要が
生じ、そのため段差が生じ、例えば第２層の配線パター
ン３０１上に層間絶縁膜３０３を介して第３層配線パタ
ーン３０２を形成しても、層間絶縁層３０３の表面がそ
の下の配線パターン３０１の段差の影響を受けることに
なる。そこで、層間絶縁層３０３の表面を鎖線で示すよ
うに平坦にするために、研磨する必要がある。なお、３
０４は第３層配線パターンを被覆する層間絶縁膜または
保護膜である。即ち、第３層配線パターン３０２の上に
第４層の配線パターンが形成される場合もある。３０５
は第１層の配線パターンである。３０６はゲート配線で
ある。３２７は絶縁材からなる素子分離構造を示す。３
２８はＭＯＳ構造等の能動素子部を示す。
【００１６】この他、微細ＬＳＩ等の半導体装置（半導
体素子）を製造する際、ダマシンにおいて成膜された金
属を平坦に研磨する必要もある。即ち、微細ＬＳＩで
は、電気的配線層が、微細になるため、線の電気抵抗が
大きくなり、ＬＳＩとして機能しなくなってきている。
そこで、配線の電気抵抗を小さくする方法が検討されて
いる。その一つが、配線抵抗の小さい材料である銅、
銀、金、白金等の金属を用いる方法である。ところが、
これらの金属は、エッチング耐性が高すぎてレジストが
無い等の理由により、エッチングにより配線パターンを
形成するのが極めて難しい材料である。そこで、エッチ
ングにより配線パターンを形成するのが極めて難しい材
料である配線抵抗の小さい材料である銅、銀、金、白金
等の金属材料からなる配線パターンを、例えばダマシン
という方法を用いて製造することになる。図３を用いて
ダマシンについて説明する。この方法は、まず図３
（ａ）〜（ｃ）に示すように、配線パターンの絶縁膜パ
ターン（配線のネガパターン）３１５を基板３１１上に
形成し、次に図３（ｄ）に示すようにその絶縁膜パター
ン３１５の隙間に配線パターン用の金属材料をスパッタ
やめっき等によって埋め込み成膜し、その後図３（ｅ）
に示すように絶縁膜パターン３１５の高さまで研磨する
ことにより、金属配線パターン３１７を形成するもので
ある。このダマシンの目的は、エッチングの難しい材料
（配線抵抗の小さい材料である銅、銀、金、白金等の金
属材料）で配線パターンを作成することにある。具体的
には、図３（ａ）に示すように、ＳｉＯ2系膜形成工
程、およびレジスト塗布工程によって、基板３１１上に
絶縁膜（ＳｉＯ2系膜）３１２を形成し、その上にレジ
スト３１３を塗布する。次に図３（ｂ）に示すように、
露光・現像工程によって、絶縁膜（ＳｉＯ2系膜）３１
２上にレジストパターン３１４を形成する。次に図３
（ｃ）に示すようにエッチング工程、およびレジスト除
去工程によって、絶縁膜（ＳｉＯ2系膜）３１２に対し
てレジストパターン３１４の通りにエッチングを施して
絶縁膜パターン（ＳｉＯ2系膜パターン）３１５を形成
し、その上のレジストパターン３１４を除去する。次に
図３（ｄ）に示すように金属材料成膜工程により、絶縁
膜パターン３１５の隙間に配線パターン用の金属材料
（配線抵抗の小さい材料である銅、銀、金、白金等の金
属材料）３１６を埋め込み成膜する。次に図３（ｅ）に
示すように研磨工程により、絶縁膜パターン３１５の高
さまで研磨することにより、金属配線パターン３１７を
形成する。このように、基板３１１上に金属配線パター
ン３１７を形成するために、絶縁膜パターン３１５の隙
間に埋め込み成膜された配線パターン用の金属材料（配
線抵抗の小さい材料である銅、銀、金、白金等の金属材
料）３１６を絶縁膜パターン３１５の高さまで研磨する
必要が生じることになる。
体素子）を製造する際、ダマシンにおいて成膜された金
属を平坦に研磨する必要もある。即ち、微細ＬＳＩで
は、電気的配線層が、微細になるため、線の電気抵抗が
大きくなり、ＬＳＩとして機能しなくなってきている。
そこで、配線の電気抵抗を小さくする方法が検討されて
いる。その一つが、配線抵抗の小さい材料である銅、
銀、金、白金等の金属を用いる方法である。ところが、
これらの金属は、エッチング耐性が高すぎてレジストが
無い等の理由により、エッチングにより配線パターンを
形成するのが極めて難しい材料である。そこで、エッチ
ングにより配線パターンを形成するのが極めて難しい材
料である配線抵抗の小さい材料である銅、銀、金、白金
等の金属材料からなる配線パターンを、例えばダマシン
という方法を用いて製造することになる。図３を用いて
ダマシンについて説明する。この方法は、まず図３
（ａ）〜（ｃ）に示すように、配線パターンの絶縁膜パ
ターン（配線のネガパターン）３１５を基板３１１上に
形成し、次に図３（ｄ）に示すようにその絶縁膜パター
ン３１５の隙間に配線パターン用の金属材料をスパッタ
やめっき等によって埋め込み成膜し、その後図３（ｅ）
に示すように絶縁膜パターン３１５の高さまで研磨する
ことにより、金属配線パターン３１７を形成するもので
ある。このダマシンの目的は、エッチングの難しい材料
（配線抵抗の小さい材料である銅、銀、金、白金等の金
属材料）で配線パターンを作成することにある。具体的
には、図３（ａ）に示すように、ＳｉＯ2系膜形成工
程、およびレジスト塗布工程によって、基板３１１上に
絶縁膜（ＳｉＯ2系膜）３１２を形成し、その上にレジ
スト３１３を塗布する。次に図３（ｂ）に示すように、
露光・現像工程によって、絶縁膜（ＳｉＯ2系膜）３１
２上にレジストパターン３１４を形成する。次に図３
（ｃ）に示すようにエッチング工程、およびレジスト除
去工程によって、絶縁膜（ＳｉＯ2系膜）３１２に対し
てレジストパターン３１４の通りにエッチングを施して
絶縁膜パターン（ＳｉＯ2系膜パターン）３１５を形成
し、その上のレジストパターン３１４を除去する。次に
図３（ｄ）に示すように金属材料成膜工程により、絶縁
膜パターン３１５の隙間に配線パターン用の金属材料
（配線抵抗の小さい材料である銅、銀、金、白金等の金
属材料）３１６を埋め込み成膜する。次に図３（ｅ）に
示すように研磨工程により、絶縁膜パターン３１５の高
さまで研磨することにより、金属配線パターン３１７を
形成する。このように、基板３１１上に金属配線パター
ン３１７を形成するために、絶縁膜パターン３１５の隙
間に埋め込み成膜された配線パターン用の金属材料（配
線抵抗の小さい材料である銅、銀、金、白金等の金属材
料）３１６を絶縁膜パターン３１５の高さまで研磨する
必要が生じることになる。
【００１７】また微細ＬＳＩ等の半導体装置（半導体素
子）において、ＭＯＳ構造のトランジスタ等の能動素子
部３２８を分離するための素子分離構造３２７を製造す
るために、ＳｉＯ2系の酸化絶縁膜を研磨して平坦化す
る必要がある。次にＭＯＳ構造のトランジスタ等の能動
素子部３２８を分離するための素子分離構造３２７を製
造する方法について、図５を用いて説明する。図５
（ａ）に示すように、Ｓｉ3Ｎ4層形成工程、およびレジ
スト塗布工程により、窒素雰囲気中にしてＳｉ基板３２
１上に０．１〜０．２μｍ程度の薄膜層からなる耐熱衝
撃性に優れたＳｉ3Ｎ4層３２２を形成し、その上にレジ
スト３２３を塗布する。次に図５（ｂ）に示すように露
光・現像工程により、レジストパターン３２４を形成す
る。次に図５（ｃ）に示すようにエッチング工程、およ
びレジスト除去工程によって、Ｓｉ3Ｎ4膜３２２および
Ｓｉ基板３２１に対してレジストパターン３２４の通り
にエッチングを施して素子分離用の溝３２５を形成し、
その上のレジストパターン３２４を除去する。次に図５
（ｄ）に示すようにＳｉＯ2系のデポ膜成膜工程によ
り、素子分離用の溝３２５を埋め込むようにＣＶＤ等に
よりＳｉＯ2系のデポ膜３２６を成膜する。次に図５
（ｅ）に示すように研磨工程により、成膜されたＳｉＯ
2系のデポ膜３２６を耐熱衝撃性に優れたＳｉ3Ｎ4層３
２２の高さまで研磨する。このように耐熱衝撃性に優れ
たＳｉ3Ｎ4層３２２があるため、研磨して平坦化する
際、直接Ｓｉ基板３２１に接触することを防止すること
ができる。次に図５（ｆ）に示すようにＳｉ3Ｎ4層除去
工程により、Ｓｉ3Ｎ4層３２２を除去する。このように
Ｓｉ3Ｎ4層３２２は、研磨に耐え、その後Ｓｉ基板３２
１から除去できるものであれば良い。次に図５（ｇ）に
示す表面酸化工程により、図５（ｆ）において露出した
Ｓｉ基板の表面を酸化させることによって素子３２８の
間をＳｉＯ2系の絶縁膜３２７で分離することが可能と
なる。即ち、能動素子部３２８の間をＳｉＯ2系の絶縁
膜で分離した素子分離構造３２７を得ることが出来る。
子）において、ＭＯＳ構造のトランジスタ等の能動素子
部３２８を分離するための素子分離構造３２７を製造す
るために、ＳｉＯ2系の酸化絶縁膜を研磨して平坦化す
る必要がある。次にＭＯＳ構造のトランジスタ等の能動
素子部３２８を分離するための素子分離構造３２７を製
造する方法について、図５を用いて説明する。図５
（ａ）に示すように、Ｓｉ3Ｎ4層形成工程、およびレジ
スト塗布工程により、窒素雰囲気中にしてＳｉ基板３２
１上に０．１〜０．２μｍ程度の薄膜層からなる耐熱衝
撃性に優れたＳｉ3Ｎ4層３２２を形成し、その上にレジ
スト３２３を塗布する。次に図５（ｂ）に示すように露
光・現像工程により、レジストパターン３２４を形成す
る。次に図５（ｃ）に示すようにエッチング工程、およ
びレジスト除去工程によって、Ｓｉ3Ｎ4膜３２２および
Ｓｉ基板３２１に対してレジストパターン３２４の通り
にエッチングを施して素子分離用の溝３２５を形成し、
その上のレジストパターン３２４を除去する。次に図５
（ｄ）に示すようにＳｉＯ2系のデポ膜成膜工程によ
り、素子分離用の溝３２５を埋め込むようにＣＶＤ等に
よりＳｉＯ2系のデポ膜３２６を成膜する。次に図５
（ｅ）に示すように研磨工程により、成膜されたＳｉＯ
2系のデポ膜３２６を耐熱衝撃性に優れたＳｉ3Ｎ4層３
２２の高さまで研磨する。このように耐熱衝撃性に優れ
たＳｉ3Ｎ4層３２２があるため、研磨して平坦化する
際、直接Ｓｉ基板３２１に接触することを防止すること
ができる。次に図５（ｆ）に示すようにＳｉ3Ｎ4層除去
工程により、Ｓｉ3Ｎ4層３２２を除去する。このように
Ｓｉ3Ｎ4層３２２は、研磨に耐え、その後Ｓｉ基板３２
１から除去できるものであれば良い。次に図５（ｇ）に
示す表面酸化工程により、図５（ｆ）において露出した
Ｓｉ基板の表面を酸化させることによって素子３２８の
間をＳｉＯ2系の絶縁膜３２７で分離することが可能と
なる。即ち、能動素子部３２８の間をＳｉＯ2系の絶縁
膜で分離した素子分離構造３２７を得ることが出来る。
【００１８】以上説明したように、微細ＬＳＩ等の半導
体装置（半導体素子）を製造するために、化学的、且つ
機械的な研磨による平坦化プロセスが必要となる。そし
てこの研磨による平坦化プロセスにおいて、残膜厚を正
確に許容値内にすると共に、研磨後洗浄した際、その表
面に異物や傷等が存在しないようにすることが必要とな
る。しかしながら、被平坦化膜が層間絶縁膜３０３の場
合には、光に対して透明であり、しかも下部に配線パタ
ーン３０１が存在することになる。また研磨後洗浄する
までは、研磨された半導体基板を液中に保管することに
よって、大気にさらすことなく研磨砥粒が研磨面に強固
に付着するのを防止するためである。この場合でも、残
膜厚の計測および異物や傷等の検査を高精度に実現する
必要がある。そこで、本発明では、この下地のパターン
の影響を低減し、高精度な残膜厚計測を実現することに
ある。具体的には、予め良品とされるパターンが存在す
るウエハで残膜厚の判っているパターンでの膜厚測定波
形を検出し、その結果と測定対象からの検出結果を比較
する事により、上記下地パターンの影響は除去され精度
の高い残膜厚さが計測される。
体装置（半導体素子）を製造するために、化学的、且つ
機械的な研磨による平坦化プロセスが必要となる。そし
てこの研磨による平坦化プロセスにおいて、残膜厚を正
確に許容値内にすると共に、研磨後洗浄した際、その表
面に異物や傷等が存在しないようにすることが必要とな
る。しかしながら、被平坦化膜が層間絶縁膜３０３の場
合には、光に対して透明であり、しかも下部に配線パタ
ーン３０１が存在することになる。また研磨後洗浄する
までは、研磨された半導体基板を液中に保管することに
よって、大気にさらすことなく研磨砥粒が研磨面に強固
に付着するのを防止するためである。この場合でも、残
膜厚の計測および異物や傷等の検査を高精度に実現する
必要がある。そこで、本発明では、この下地のパターン
の影響を低減し、高精度な残膜厚計測を実現することに
ある。具体的には、予め良品とされるパターンが存在す
るウエハで残膜厚の判っているパターンでの膜厚測定波
形を検出し、その結果と測定対象からの検出結果を比較
する事により、上記下地パターンの影響は除去され精度
の高い残膜厚さが計測される。
【００１９】また、精度の高い残膜厚計測は、パターン
及び平坦化膜が形成された半導体基板（ウエハ）上に白
色光を照射し、該半導体基板（ウエハ）上のパターン
で、回折分光された光強度分布を検出する事で達成され
る。また、このような化学的、且つ機械的な研磨による
平坦化法を、図１に示すように配線工程等に適用した場
合において、図２（ａ）（ｂ）に示すように層間絶縁膜
３０３からなる平坦化膜（研磨面）上に大きな傷３０７
が存在すると第３層配線パターン用の金属膜を成膜する
ときに金属が傷部３０７に入り込み、エッチングによっ
て第３層配線パターンを形成する際多少オーバーエッチ
ングされるが除去できない可能性があり、その結果傷部
３０７に入り込んだ金属によって第３層配線パターンの
間を短絡させる原因となる。なお、図２（ｂ）は図２
（ａ）の側面断面図である。また層間絶縁膜３０３から
なる平坦化膜上に異物が存在すると、第３層配線パター
ン用の金属膜を成膜するときに異物の個所に成膜されな
いことになり、その結果第３層配線パターンについて断
線の原因となる。また層間絶縁膜３０３からなる平坦化
膜上に電気的に導通の異物が存在すると、第３層配線パ
ターンの間を短絡させる原因となる。
及び平坦化膜が形成された半導体基板（ウエハ）上に白
色光を照射し、該半導体基板（ウエハ）上のパターン
で、回折分光された光強度分布を検出する事で達成され
る。また、このような化学的、且つ機械的な研磨による
平坦化法を、図１に示すように配線工程等に適用した場
合において、図２（ａ）（ｂ）に示すように層間絶縁膜
３０３からなる平坦化膜（研磨面）上に大きな傷３０７
が存在すると第３層配線パターン用の金属膜を成膜する
ときに金属が傷部３０７に入り込み、エッチングによっ
て第３層配線パターンを形成する際多少オーバーエッチ
ングされるが除去できない可能性があり、その結果傷部
３０７に入り込んだ金属によって第３層配線パターンの
間を短絡させる原因となる。なお、図２（ｂ）は図２
（ａ）の側面断面図である。また層間絶縁膜３０３から
なる平坦化膜上に異物が存在すると、第３層配線パター
ン用の金属膜を成膜するときに異物の個所に成膜されな
いことになり、その結果第３層配線パターンについて断
線の原因となる。また層間絶縁膜３０３からなる平坦化
膜上に電気的に導通の異物が存在すると、第３層配線パ
ターンの間を短絡させる原因となる。
【００２０】また、化学的、且つ機械的な研磨による平
坦化法を、図３（ｅ）に示すように配線工程等に適用し
た場合においても、図４に示すようにＳｉＯ2系膜３１
５と金属配線パターン３１７とからなる平坦化膜（研磨
面）上に大きな傷３１８が存在すると金属配線パターン
３１７の電気抵抗が大となり、長期的に局部的な発熱か
ら断線の原因となり、信頼性を低下させることになる。
特にバイポーラ等のように金属配線パターン３１７に対
して高電流を流す半導体素子の場合には、この現象は顕
著となる。また平坦化膜上に大きな傷３１８が存在する
とこの傷部に汚染が付着した場合この汚染をその後の洗
浄工程では洗浄されにくく、その後残った汚染物が内部
に拡散していって半導体素子にダメージを与える可能性
を有することになる。またＳｉＯ2系膜３１５と金属配
線パターン３１７とからなる平坦化膜上において、上部
配線パターンとのコンタクト部に異物或いは傷が存在す
ると、コンタクト不良の原因となる。また平坦化膜上に
電気的に導通の異物が存在すると金属配線パターン３１
７の間を短絡させる原因となる。
坦化法を、図３（ｅ）に示すように配線工程等に適用し
た場合においても、図４に示すようにＳｉＯ2系膜３１
５と金属配線パターン３１７とからなる平坦化膜（研磨
面）上に大きな傷３１８が存在すると金属配線パターン
３１７の電気抵抗が大となり、長期的に局部的な発熱か
ら断線の原因となり、信頼性を低下させることになる。
特にバイポーラ等のように金属配線パターン３１７に対
して高電流を流す半導体素子の場合には、この現象は顕
著となる。また平坦化膜上に大きな傷３１８が存在する
とこの傷部に汚染が付着した場合この汚染をその後の洗
浄工程では洗浄されにくく、その後残った汚染物が内部
に拡散していって半導体素子にダメージを与える可能性
を有することになる。またＳｉＯ2系膜３１５と金属配
線パターン３１７とからなる平坦化膜上において、上部
配線パターンとのコンタクト部に異物或いは傷が存在す
ると、コンタクト不良の原因となる。また平坦化膜上に
電気的に導通の異物が存在すると金属配線パターン３１
７の間を短絡させる原因となる。
【００２１】また、化学的、且つ機械的な研磨による平
坦化法を、図５（ｅ）に示すようにトランジスタ等の能
動素子部の成膜に用いた場合、配線工程等で問題になる
傷や異物等の欠陥より小さな欠陥が問題になる。具体的
には、図５（ｅ）に示す研磨工程において、能動素子３
２８を形成する例えばＳｉ3Ｎ4層３２２の厚さは、０．
０５〜０．３μｍ程度と非常に薄く形成されており、こ
の研磨された表面に、図６（ａ）（ｂ）に示すようにこ
れ以上の異物や傷３２９が存在すると容易にＳｉ側に入
り込み上記能動素子３２８は正常に動作しないことにな
る。図６（ａ）は図５（ｅ）に示す平坦化膜面（研磨
面）を示す平面図であり、図６（ｂ）は図６（ａ）の側
面断面図である。従って、図５（ｅ）に示す平坦化膜面
（研磨面）上に傷や異物等の欠陥が存在しないか否かに
ついて検査してモニタすることによって初めて能動素子
が正常に動作する研磨面を得ることができる。
坦化法を、図５（ｅ）に示すようにトランジスタ等の能
動素子部の成膜に用いた場合、配線工程等で問題になる
傷や異物等の欠陥より小さな欠陥が問題になる。具体的
には、図５（ｅ）に示す研磨工程において、能動素子３
２８を形成する例えばＳｉ3Ｎ4層３２２の厚さは、０．
０５〜０．３μｍ程度と非常に薄く形成されており、こ
の研磨された表面に、図６（ａ）（ｂ）に示すようにこ
れ以上の異物や傷３２９が存在すると容易にＳｉ側に入
り込み上記能動素子３２８は正常に動作しないことにな
る。図６（ａ）は図５（ｅ）に示す平坦化膜面（研磨
面）を示す平面図であり、図６（ｂ）は図６（ａ）の側
面断面図である。従って、図５（ｅ）に示す平坦化膜面
（研磨面）上に傷や異物等の欠陥が存在しないか否かに
ついて検査してモニタすることによって初めて能動素子
が正常に動作する研磨面を得ることができる。
【００２２】以上説明したように、化学的、且つ機械的
な研磨による平坦化面に傷や異物等の欠陥が存在した場
合には、配線パターンの短絡や断線の原因となり、しか
も半導体素子としての機能や信頼性を低下させることに
なる。従って、このような様々な形態での半導体基板
（ウエハ）に傷や異物等の欠陥が存在するか否かについ
て、十分な感度で検査することによって、半導体素子と
しての機能を得て、高信頼性を有する半導体素子を実現
することができる。即ち、傷や異物等の欠陥が存在する
か否かについて検査する被検査対象が研磨面であるた
め、表面の研磨による面あれからの検出信号成分を十分
小さくすることによって研磨による面あれの影響を低減
して、傷や異物等の欠陥が存在するか否かについて高感
度（高分解能）で検査することが可能となる。より具体
的には、検出時の分解能（解像度）を向上した光学系を
用いることで、研磨による面あれの影響を低減して、傷
や異物等の欠陥が存在するか否かについて高感度（高分
解能）で検査することが可能となる。
な研磨による平坦化面に傷や異物等の欠陥が存在した場
合には、配線パターンの短絡や断線の原因となり、しか
も半導体素子としての機能や信頼性を低下させることに
なる。従って、このような様々な形態での半導体基板
（ウエハ）に傷や異物等の欠陥が存在するか否かについ
て、十分な感度で検査することによって、半導体素子と
しての機能を得て、高信頼性を有する半導体素子を実現
することができる。即ち、傷や異物等の欠陥が存在する
か否かについて検査する被検査対象が研磨面であるた
め、表面の研磨による面あれからの検出信号成分を十分
小さくすることによって研磨による面あれの影響を低減
して、傷や異物等の欠陥が存在するか否かについて高感
度（高分解能）で検査することが可能となる。より具体
的には、検出時の分解能（解像度）を向上した光学系を
用いることで、研磨による面あれの影響を低減して、傷
や異物等の欠陥が存在するか否かについて高感度（高分
解能）で検査することが可能となる。
【００２３】次に、本発明に係るＣＭＰ（Chemical Mec
hanical Polishing：化学的、且つ機械的な研磨）装置
２００、残膜厚検出ヘッド２１０、傷・異物検査装置２
２０、洗浄装置２３０、および傷・異物検査装置２４０
を備えた全体システムについて説明する。図７はこの全
体システムの概略構成を示した図である。ＣＭＰ装置２
００は、研磨布が張り付けられたプラテンと呼ばれる研
磨定盤２０１と、研磨定盤２０１の研磨布上にスラリー
と呼ばれる研磨砥粒の水けん濁液を供給する供給手段２
０３と、被研磨材である半導体ウエハ１を支持し、スラ
リーと呼ばれる研磨砥粒の水けん濁液を流しながら研磨
定盤２０１との間で公転と自転との回転によって半導体
ウエハ１の表面を研磨する研磨ヘッド２０２と、上記供
給手段２０３によって供給される研磨砥粒の水けん濁液
の種類（例えば異なった研磨砥粒からなる。）を変えた
り、研磨ヘッド２００の公転および自転を行なわせる回
転駆動装置の駆動回転速度、研磨圧力付与手段によって
付与される研磨圧力、および研磨時間等を制御する制御
装置２０４とから構成される。制御装置２０４は、ＣＭ
Ｐ装置２００に投入される被研磨材である半導体ウエハ
１の種類に応じて研磨条件（研磨砥粒の水けん濁液の種
類、研磨ヘッド２００の公転および自転の回転速度、研
磨圧力および研磨時間等）が設定される。そして、制御
装置２０４によってＣＭＰ装置２００に投入される被研
磨材である半導体ウエハ１の種類に応じて予め求められ
た大まかな研磨速度から算出される研磨時間だけ（やや
少な目の時間だけ）ＣＭＰ装置によって研磨された後、
研磨ヘッド２０２は２０２’の位置まで上昇し、半導体
ウエハ１に対して純水がかけられて半導体ウエハ１の研
磨面が洗浄される。この状態において残膜厚検出ヘッド
２１１は、半導体ウエハ１の研磨面に対向するように設
置される。そして、半導体ウエハ１の表面の被研磨膜の
残膜厚を測定する残膜厚検出装置２１０は、上記残膜厚
検出ヘッド２１１と残膜厚検出ヘッド２１１で検出され
る信号を処理するマイコン等で構成される処理手段２１
２とで構成される。残膜厚検出装置２１０の処理手段２
１２で算出された半導体ウエハ１の表面の被研磨膜の残
膜厚データがＣＭＰ装置の制御装置２０４にフィードバ
ックされ、制御装置２０４はこのフィードバックされた
残膜厚データに基いて、例えば高速研磨から低速高精細
研磨に移行制御すると共に研磨時間を制御して所望の膜
厚で平坦化を実行する。即ち、残膜厚検出装置２１０に
よって半導体ウエハ１の表面の被研磨膜の残膜厚をモニ
タすることができるので、スループットの早い高速研磨
手法と、研磨終了間際で、スループットは遅いが、傷や
異物等の欠陥の発生の殆ど少ない低速高精細研磨手法と
による多段階研磨を実行することが可能となり、研磨の
スループットを向上させると共に、傷や異物等の欠陥の
発生をなくすことが可能となる。
hanical Polishing：化学的、且つ機械的な研磨）装置
２００、残膜厚検出ヘッド２１０、傷・異物検査装置２
２０、洗浄装置２３０、および傷・異物検査装置２４０
を備えた全体システムについて説明する。図７はこの全
体システムの概略構成を示した図である。ＣＭＰ装置２
００は、研磨布が張り付けられたプラテンと呼ばれる研
磨定盤２０１と、研磨定盤２０１の研磨布上にスラリー
と呼ばれる研磨砥粒の水けん濁液を供給する供給手段２
０３と、被研磨材である半導体ウエハ１を支持し、スラ
リーと呼ばれる研磨砥粒の水けん濁液を流しながら研磨
定盤２０１との間で公転と自転との回転によって半導体
ウエハ１の表面を研磨する研磨ヘッド２０２と、上記供
給手段２０３によって供給される研磨砥粒の水けん濁液
の種類（例えば異なった研磨砥粒からなる。）を変えた
り、研磨ヘッド２００の公転および自転を行なわせる回
転駆動装置の駆動回転速度、研磨圧力付与手段によって
付与される研磨圧力、および研磨時間等を制御する制御
装置２０４とから構成される。制御装置２０４は、ＣＭ
Ｐ装置２００に投入される被研磨材である半導体ウエハ
１の種類に応じて研磨条件（研磨砥粒の水けん濁液の種
類、研磨ヘッド２００の公転および自転の回転速度、研
磨圧力および研磨時間等）が設定される。そして、制御
装置２０４によってＣＭＰ装置２００に投入される被研
磨材である半導体ウエハ１の種類に応じて予め求められ
た大まかな研磨速度から算出される研磨時間だけ（やや
少な目の時間だけ）ＣＭＰ装置によって研磨された後、
研磨ヘッド２０２は２０２’の位置まで上昇し、半導体
ウエハ１に対して純水がかけられて半導体ウエハ１の研
磨面が洗浄される。この状態において残膜厚検出ヘッド
２１１は、半導体ウエハ１の研磨面に対向するように設
置される。そして、半導体ウエハ１の表面の被研磨膜の
残膜厚を測定する残膜厚検出装置２１０は、上記残膜厚
検出ヘッド２１１と残膜厚検出ヘッド２１１で検出され
る信号を処理するマイコン等で構成される処理手段２１
２とで構成される。残膜厚検出装置２１０の処理手段２
１２で算出された半導体ウエハ１の表面の被研磨膜の残
膜厚データがＣＭＰ装置の制御装置２０４にフィードバ
ックされ、制御装置２０４はこのフィードバックされた
残膜厚データに基いて、例えば高速研磨から低速高精細
研磨に移行制御すると共に研磨時間を制御して所望の膜
厚で平坦化を実行する。即ち、残膜厚検出装置２１０に
よって半導体ウエハ１の表面の被研磨膜の残膜厚をモニ
タすることができるので、スループットの早い高速研磨
手法と、研磨終了間際で、スループットは遅いが、傷や
異物等の欠陥の発生の殆ど少ない低速高精細研磨手法と
による多段階研磨を実行することが可能となり、研磨の
スループットを向上させると共に、傷や異物等の欠陥の
発生をなくすことが可能となる。
【００２４】以上により半導体ウエハ１の表面に対して
研磨が終了されると、半導体ウエハ１は、研磨ヘッド２
０２から取り外され、洗浄装置２３０において洗浄され
るまで、液中に保管されることになる。その理由は、大
気中に保管した場合、水と大気中の酸素との化学反応等
により半導体ウエハ１に付着した研磨砥粒がウエハ表面
に強固に付着してしまい、その後の洗浄ではとれなくな
ってしまうからである。また半導体ウエハの研磨が終了
した研磨面における傷や異物等の欠陥が存在するか否か
についての検査においては、研磨による表面の微細な荒
れから区別して検査をする必要がある。また研磨面が層
間絶縁膜のように下地に配線パターンが存在する場合に
は、下地の配線パターンからの光の反射が得られないよ
うにする必要がある。そこで、傷・異物検査装置２２０
により、研磨が終了した半導体ウエハ１を液中に保管し
た状態で、研磨面における傷や異物等の欠陥が存在する
か否かについて光学的に検査すれば、研磨砥粒がウエハ
表面に強固に付着してしまうことを防止することができ
ると共に下地の配線パターンからの光の反射が得られな
いような研磨面での全反射条件を容易に得ることができ
る。ところで、傷・異物検査装置２２０は、研磨された
研磨面を有する半導体ウエハ１を浸す液を溜め、この半
導体ウエハ１の研磨面に全反射条件で光を照射するため
の照明用窓１８および研磨面からの散乱反射光を検出す
る検出用窓３５を備え槽３と、検出用窓３５を通して得
られる研磨面からの散乱反射光を集光する対物レンズ３
１と、対物レンズ３１で集光された光を受光して信号に
変換するリニアイメージセンサからなる検出器３４と、
該検出器３４で検出される画素信号を処理して研磨面に
おける傷や異物等の欠陥を検出するマイコン等で構成さ
れる処理手段２２１とで構成される。しかしながら、研
磨面は洗浄する前の状態であり、研磨砥粒が付着してい
る可能性が高いので、傷・異物検査装置２２０は、研磨
面に存在する傷や異物等の欠陥を研磨砥粒と弁別して検
査することが必要となる。従って、必ずしも、槽３にお
いて液に浸した状態で半導体ウエハ１の研磨面に存在す
る傷や異物等の欠陥を検査する必要はない。
研磨が終了されると、半導体ウエハ１は、研磨ヘッド２
０２から取り外され、洗浄装置２３０において洗浄され
るまで、液中に保管されることになる。その理由は、大
気中に保管した場合、水と大気中の酸素との化学反応等
により半導体ウエハ１に付着した研磨砥粒がウエハ表面
に強固に付着してしまい、その後の洗浄ではとれなくな
ってしまうからである。また半導体ウエハの研磨が終了
した研磨面における傷や異物等の欠陥が存在するか否か
についての検査においては、研磨による表面の微細な荒
れから区別して検査をする必要がある。また研磨面が層
間絶縁膜のように下地に配線パターンが存在する場合に
は、下地の配線パターンからの光の反射が得られないよ
うにする必要がある。そこで、傷・異物検査装置２２０
により、研磨が終了した半導体ウエハ１を液中に保管し
た状態で、研磨面における傷や異物等の欠陥が存在する
か否かについて光学的に検査すれば、研磨砥粒がウエハ
表面に強固に付着してしまうことを防止することができ
ると共に下地の配線パターンからの光の反射が得られな
いような研磨面での全反射条件を容易に得ることができ
る。ところで、傷・異物検査装置２２０は、研磨された
研磨面を有する半導体ウエハ１を浸す液を溜め、この半
導体ウエハ１の研磨面に全反射条件で光を照射するため
の照明用窓１８および研磨面からの散乱反射光を検出す
る検出用窓３５を備え槽３と、検出用窓３５を通して得
られる研磨面からの散乱反射光を集光する対物レンズ３
１と、対物レンズ３１で集光された光を受光して信号に
変換するリニアイメージセンサからなる検出器３４と、
該検出器３４で検出される画素信号を処理して研磨面に
おける傷や異物等の欠陥を検出するマイコン等で構成さ
れる処理手段２２１とで構成される。しかしながら、研
磨面は洗浄する前の状態であり、研磨砥粒が付着してい
る可能性が高いので、傷・異物検査装置２２０は、研磨
面に存在する傷や異物等の欠陥を研磨砥粒と弁別して検
査することが必要となる。従って、必ずしも、槽３にお
いて液に浸した状態で半導体ウエハ１の研磨面に存在す
る傷や異物等の欠陥を検査する必要はない。
【００２５】洗浄装置２３０は、ＣＭＰ装置２００で研
磨された半導体ウエハ１を洗浄して、研磨面に付着した
研磨砥粒等も含めて取り除くものである。傷・異物検査
装置２４０は、洗浄装置２３０によって洗浄された半導
体ウエハ１の研磨面に存在する傷や異物等の欠陥を検査
するものである。この傷・異物検査装置２４０は、洗浄
装置２３０によって洗浄された半導体ウエハ１の研磨面
についての最終検査であるため、例えば、残膜厚検出ヘ
ッド２１０と同様な光学系を設置して研磨面の膜厚を測
定するように構成してもよい。そして傷・異物検査装置
２４０は、洗浄装置２３０によって洗浄された半導体ウ
エハ１を載置するステージ系７０と、半導体ウエハの研
磨面に光を照射する照明系１０と、研磨面の傷や異物か
らの散乱光を検出する検出器３４を有する検出光学系３
０と、該検出器３４から得られる画素信号を処理して研
磨面における傷や異物等の欠陥を検出するマイコン等で
構成される処理手段２４１とで構成される。コンピュー
タ２５０は、半導体ウエハ１の研磨面について生産管理
を行なうもので、ＣＭＰ装置２００の制御装置２０４、
残膜厚検出装置２１０の処理手段２１２、傷・異物検査
装置２２０の処理手段２２１、および傷・異物検査装置
２４０の処理手段２４１とネットワークを介して接続さ
れる。
磨された半導体ウエハ１を洗浄して、研磨面に付着した
研磨砥粒等も含めて取り除くものである。傷・異物検査
装置２４０は、洗浄装置２３０によって洗浄された半導
体ウエハ１の研磨面に存在する傷や異物等の欠陥を検査
するものである。この傷・異物検査装置２４０は、洗浄
装置２３０によって洗浄された半導体ウエハ１の研磨面
についての最終検査であるため、例えば、残膜厚検出ヘ
ッド２１０と同様な光学系を設置して研磨面の膜厚を測
定するように構成してもよい。そして傷・異物検査装置
２４０は、洗浄装置２３０によって洗浄された半導体ウ
エハ１を載置するステージ系７０と、半導体ウエハの研
磨面に光を照射する照明系１０と、研磨面の傷や異物か
らの散乱光を検出する検出器３４を有する検出光学系３
０と、該検出器３４から得られる画素信号を処理して研
磨面における傷や異物等の欠陥を検出するマイコン等で
構成される処理手段２４１とで構成される。コンピュー
タ２５０は、半導体ウエハ１の研磨面について生産管理
を行なうもので、ＣＭＰ装置２００の制御装置２０４、
残膜厚検出装置２１０の処理手段２１２、傷・異物検査
装置２２０の処理手段２２１、および傷・異物検査装置
２４０の処理手段２４１とネットワークを介して接続さ
れる。
【００２６】そして、コンピュータ２５０は、ＣＭＰ装
置２００の制御装置２０４からＣＭＰ装置２００に投入
される被研磨材である半導体ウエハ１の種類に応じて設
定された研磨条件（研磨砥粒の水けん濁液の種類、研磨
ヘッド２００の公転および自転の回転速度、研磨圧力お
よび研磨時間等）に関するデータを得ることができ、残
膜厚検出装置２１０の処理手段２１２から半導体ウエハ
１の種類に応じた残膜厚測定結果を得ることができ、傷
・異物検査装置２２０の処理手段２２１から洗浄前の研
磨面に存在する傷や異物等の欠陥の情報（該欠陥が発生
した位置情報も含む）を得ることができ、傷・異物検査
装置２４０の処理手段２４１から洗浄後の最終の研磨面
に存在する傷や異物等の欠陥の情報（該欠陥が発生した
位置情報も含む）や研磨面の膜厚データを得ることがで
き、これら得られた情報やデータについて半導体ウエハ
１の単位もしくはロットの単位で記憶装置２５１に格納
される。特に半導体ウエハ１の研磨面に発生する傷や異
物については、半導体ウエハ１の単位で変動することが
十分にありえるので、上記得られた情報やデータについ
て半導体ウエハ１の単位で記憶装置２５１に格納するこ
とが望ましい。
置２００の制御装置２０４からＣＭＰ装置２００に投入
される被研磨材である半導体ウエハ１の種類に応じて設
定された研磨条件（研磨砥粒の水けん濁液の種類、研磨
ヘッド２００の公転および自転の回転速度、研磨圧力お
よび研磨時間等）に関するデータを得ることができ、残
膜厚検出装置２１０の処理手段２１２から半導体ウエハ
１の種類に応じた残膜厚測定結果を得ることができ、傷
・異物検査装置２２０の処理手段２２１から洗浄前の研
磨面に存在する傷や異物等の欠陥の情報（該欠陥が発生
した位置情報も含む）を得ることができ、傷・異物検査
装置２４０の処理手段２４１から洗浄後の最終の研磨面
に存在する傷や異物等の欠陥の情報（該欠陥が発生した
位置情報も含む）や研磨面の膜厚データを得ることがで
き、これら得られた情報やデータについて半導体ウエハ
１の単位もしくはロットの単位で記憶装置２５１に格納
される。特に半導体ウエハ１の研磨面に発生する傷や異
物については、半導体ウエハ１の単位で変動することが
十分にありえるので、上記得られた情報やデータについ
て半導体ウエハ１の単位で記憶装置２５１に格納するこ
とが望ましい。
【００２７】なお、２５２はディスプレイ等から構成さ
れる表示手段である。２５３はキーボードや記録媒体等
で構成された入力手段である。２５４は印刷機や記録媒
体等で構成された出力手段である。上記構成により、コ
ンピュータ２５０は、半導体ウエハ１の単位で、傷・異
物検査装置２４０で検査された最終の研磨面に存在する
傷や異物等の欠陥の情報とその時の研磨条件（研磨砥粒
の水けん濁液の種類、研磨ヘッド２００の公転および自
転の回転速度、研磨圧力および研磨時間等）に関するデ
ータを対応させて記憶装置２５１から読みだして表示手
段２５２に表示することができる。その結果、管理者
は、表示手段２５２に表示された情報を見ながら、欠陥
の発生原因である研磨条件を推定し、その推定された発
生原因である研磨条件を入力手段２５３を用いて入力す
ることによって、コンピュータ２５０は、過去の欠陥情
報と研磨条件との対応関係から推定された研磨条件が正
しいか否かについて分析をし、正しいと判断されたとき
にはその研磨条件を制御装置２０４にフィードバックす
る。すると制御装置２０４は、ＣＭＰ装置２００に対し
て修正された研磨条件に変更すべく指令を出して修正さ
れた研磨条件で投入された半導体ウエハ１に対して研磨
が実行される。これによって、多くの欠陥不良をだすこ
と無く、研磨を実行することができる。なお、上記の説
明では、管理者が表示手段２５２に表示された情報を見
ながら、欠陥の発生原因である研磨条件を推定したが、
この推定アリゴリズムをコンピュータ２５０内のメモリ
に予め入力して記憶しておけば、コンピュータ２５０は
この推定アルゴリズムに基いて欠陥の発生原因である研
磨条件を推定し、この推定された研磨条件が適切である
か否かについても過去の経歴情報に基いて判断すること
ができる。
れる表示手段である。２５３はキーボードや記録媒体等
で構成された入力手段である。２５４は印刷機や記録媒
体等で構成された出力手段である。上記構成により、コ
ンピュータ２５０は、半導体ウエハ１の単位で、傷・異
物検査装置２４０で検査された最終の研磨面に存在する
傷や異物等の欠陥の情報とその時の研磨条件（研磨砥粒
の水けん濁液の種類、研磨ヘッド２００の公転および自
転の回転速度、研磨圧力および研磨時間等）に関するデ
ータを対応させて記憶装置２５１から読みだして表示手
段２５２に表示することができる。その結果、管理者
は、表示手段２５２に表示された情報を見ながら、欠陥
の発生原因である研磨条件を推定し、その推定された発
生原因である研磨条件を入力手段２５３を用いて入力す
ることによって、コンピュータ２５０は、過去の欠陥情
報と研磨条件との対応関係から推定された研磨条件が正
しいか否かについて分析をし、正しいと判断されたとき
にはその研磨条件を制御装置２０４にフィードバックす
る。すると制御装置２０４は、ＣＭＰ装置２００に対し
て修正された研磨条件に変更すべく指令を出して修正さ
れた研磨条件で投入された半導体ウエハ１に対して研磨
が実行される。これによって、多くの欠陥不良をだすこ
と無く、研磨を実行することができる。なお、上記の説
明では、管理者が表示手段２５２に表示された情報を見
ながら、欠陥の発生原因である研磨条件を推定したが、
この推定アリゴリズムをコンピュータ２５０内のメモリ
に予め入力して記憶しておけば、コンピュータ２５０は
この推定アルゴリズムに基いて欠陥の発生原因である研
磨条件を推定し、この推定された研磨条件が適切である
か否かについても過去の経歴情報に基いて判断すること
ができる。
【００２８】次に、ＣＭＰ装置２００と残膜厚検出装置
２１０とについて、図８〜図２２を用いて具体的に説明
する。図８はＣＭＰ装置２００と残膜厚検出装置２１０
とについて示した正面図、図９はＣＭＰ装置２００につ
いて示した斜視図である。ＣＭＰ（Chemical Mechanica
l Polishing）装置２００は、研磨布２０４が張り付け
られたプラテンと呼ばれる研磨定盤２０１と、表面にス
ラリーと呼ばれる研磨砥粒の水けん濁液を流す研磨砥粒
の水けん濁液供給手段２０３と、被研磨材である半導体
ウエハを支持し、公転と自転とが行なわれるように１２
０度間隔で設置され、研磨圧力が付与される３つの研磨
ヘッド２０２とで構成される。研磨定盤２０１の表面に
張り付けられた研磨布２０４の表面にスラリーと呼ばれ
る研磨砥粒の水けん濁液を流しながら、各研磨ヘッド２
０２により各半導体ウエハ１を支えながら研磨圧力を付
与し、研磨定盤２０１の公転と研磨ヘッド２０２の自転
とによる回転をさせることによって半導体ウエハ１の表
面に対して多段階の研磨が施されることになる。制御装
置２０４からの制御信号に基いて、最初は高速研磨が施
され、研磨終了に近ずいたとき低速の高精細研磨に切り
換えられて移行することになる。これにより、高スルー
プットで研磨を行なうことができると共に研磨終了時に
おいて表面に傷や異物等の欠陥の発生を極力なくすこと
ができる。ところで、高速研磨においては、研磨砥粒と
して大きいもの（具体的には、例えば５０ｎｍより大き
いもの）を用い、研磨の際研磨ヘッド２０２を高速回転
（具体的には、例えば６０ｒｐｍより大きな回転速さ）
させ、被研磨材と研磨布（研磨パッド）との間の圧力を
大きく（具体的には、例えば１００ｇ／ｃｍ2より大き
な圧力）する。低速研磨においては、研磨砥粒として小
さいもの（具体的には、例えば５０ｎｍより小さいも
の）を用い、研磨の際研磨ヘッド２０２を低速回転（具
体的には、例えば６０ｒｐｍより小さな回転速さ）さ
せ、被研磨材と研磨布（研磨パッド）との間の圧力を小
さく（具体的には、例えば１００ｇ／ｃｍ2より小さな
圧力）する。
２１０とについて、図８〜図２２を用いて具体的に説明
する。図８はＣＭＰ装置２００と残膜厚検出装置２１０
とについて示した正面図、図９はＣＭＰ装置２００につ
いて示した斜視図である。ＣＭＰ（Chemical Mechanica
l Polishing）装置２００は、研磨布２０４が張り付け
られたプラテンと呼ばれる研磨定盤２０１と、表面にス
ラリーと呼ばれる研磨砥粒の水けん濁液を流す研磨砥粒
の水けん濁液供給手段２０３と、被研磨材である半導体
ウエハを支持し、公転と自転とが行なわれるように１２
０度間隔で設置され、研磨圧力が付与される３つの研磨
ヘッド２０２とで構成される。研磨定盤２０１の表面に
張り付けられた研磨布２０４の表面にスラリーと呼ばれ
る研磨砥粒の水けん濁液を流しながら、各研磨ヘッド２
０２により各半導体ウエハ１を支えながら研磨圧力を付
与し、研磨定盤２０１の公転と研磨ヘッド２０２の自転
とによる回転をさせることによって半導体ウエハ１の表
面に対して多段階の研磨が施されることになる。制御装
置２０４からの制御信号に基いて、最初は高速研磨が施
され、研磨終了に近ずいたとき低速の高精細研磨に切り
換えられて移行することになる。これにより、高スルー
プットで研磨を行なうことができると共に研磨終了時に
おいて表面に傷や異物等の欠陥の発生を極力なくすこと
ができる。ところで、高速研磨においては、研磨砥粒と
して大きいもの（具体的には、例えば５０ｎｍより大き
いもの）を用い、研磨の際研磨ヘッド２０２を高速回転
（具体的には、例えば６０ｒｐｍより大きな回転速さ）
させ、被研磨材と研磨布（研磨パッド）との間の圧力を
大きく（具体的には、例えば１００ｇ／ｃｍ2より大き
な圧力）する。低速研磨においては、研磨砥粒として小
さいもの（具体的には、例えば５０ｎｍより小さいも
の）を用い、研磨の際研磨ヘッド２０２を低速回転（具
体的には、例えば６０ｒｐｍより小さな回転速さ）さ
せ、被研磨材と研磨布（研磨パッド）との間の圧力を小
さく（具体的には、例えば１００ｇ／ｃｍ2より小さな
圧力）する。
【００２９】即ち、制御装置２０４からの制御指令に基
いて、ＣＭＰ装置２００により予め求められた大まかな
研磨速さから算出される研磨時間だけ（やや少な目の研
磨時間だけ）研磨した後、研磨ヘッド２０２を２０２’
の位置まで上昇させ、研磨ヘッド２０２に支持された半
導体ウエハ１に純水をかけて研磨面を洗浄し、後述する
残膜量検出ヘッド２１１を挿入し、残膜厚検出装置２１
０によりウエハ表面の被研磨膜の残膜厚量を測定する。
ここで、残膜厚検出装置２１０により測定された残膜厚
量が所定量に達していれば研磨は終了し、達していなけ
れば、処理手段２１２によって残膜厚量を制御装置２０
４にフィードバックすることによって制御装置２０４は
残膜厚量からその後の研磨時間を算出し、この算出され
た研磨時間の指令をＣＭＰ装置２００に提供することに
よって算出された研磨時間だけさらに研磨することにな
る。これにより大きく終点研磨量をはずれる事がなくな
る。 図１０は、残膜厚検出ヘッド２１１の第１の実施
例を示す構成図である。即ち、残膜厚検出ヘッド２１１
は、ハロゲンランプ等から構成された光源２６１と点光
源を形成するピンホール２６２とピンホール２６２から
出射した光をほぼ平行光２６５に変換して半導体ウエハ
１の研磨面に照射する集光レンズ２６３とよりなる照明
光学系と、ハーフミラー２６４と回折格子２７１と結像
レンズ２７２とよりなる結像光学系と、検出器３３４と
から構成される。ピンホール２６２による点光源の像
は、集光レンズ２６３、半導体ウエハ１の研磨面（被平
坦化膜）、ハーフミラー２６４、回折格子２７１を介し
て結像レンズ２７２により検出器２７３上に結像され
る。この際、光源の波長毎に回折格子３３２による回折
角度が異なるため、検出器３３４上では分光された像と
して結像され、図１１に示すような波形が検出される。
図１１は、検出器２７３上で分光して検出される波長に
対する検出波形を示す。図１２は、検出器２７３上で分
光して検出される１／波長に対する検出波形を示す。図
１１の場合は横軸を波長λにし、図１２の場合は横軸を
１／波長λにした。図１１に示す波形では、波長λの長
い方で波形のピーク位置のピッチがのびる。ところが図
１２に示す波形では、全ての位置で波形のピーク位置
（極大または極小の位置）のピッチが等間隔で並ぶ。従
って、残膜厚量ｄの算出は、次に示す（数１）式によっ
て算出することができる。
いて、ＣＭＰ装置２００により予め求められた大まかな
研磨速さから算出される研磨時間だけ（やや少な目の研
磨時間だけ）研磨した後、研磨ヘッド２０２を２０２’
の位置まで上昇させ、研磨ヘッド２０２に支持された半
導体ウエハ１に純水をかけて研磨面を洗浄し、後述する
残膜量検出ヘッド２１１を挿入し、残膜厚検出装置２１
０によりウエハ表面の被研磨膜の残膜厚量を測定する。
ここで、残膜厚検出装置２１０により測定された残膜厚
量が所定量に達していれば研磨は終了し、達していなけ
れば、処理手段２１２によって残膜厚量を制御装置２０
４にフィードバックすることによって制御装置２０４は
残膜厚量からその後の研磨時間を算出し、この算出され
た研磨時間の指令をＣＭＰ装置２００に提供することに
よって算出された研磨時間だけさらに研磨することにな
る。これにより大きく終点研磨量をはずれる事がなくな
る。 図１０は、残膜厚検出ヘッド２１１の第１の実施
例を示す構成図である。即ち、残膜厚検出ヘッド２１１
は、ハロゲンランプ等から構成された光源２６１と点光
源を形成するピンホール２６２とピンホール２６２から
出射した光をほぼ平行光２６５に変換して半導体ウエハ
１の研磨面に照射する集光レンズ２６３とよりなる照明
光学系と、ハーフミラー２６４と回折格子２７１と結像
レンズ２７２とよりなる結像光学系と、検出器３３４と
から構成される。ピンホール２６２による点光源の像
は、集光レンズ２６３、半導体ウエハ１の研磨面（被平
坦化膜）、ハーフミラー２６４、回折格子２７１を介し
て結像レンズ２７２により検出器２７３上に結像され
る。この際、光源の波長毎に回折格子３３２による回折
角度が異なるため、検出器３３４上では分光された像と
して結像され、図１１に示すような波形が検出される。
図１１は、検出器２７３上で分光して検出される波長に
対する検出波形を示す。図１２は、検出器２７３上で分
光して検出される１／波長に対する検出波形を示す。図
１１の場合は横軸を波長λにし、図１２の場合は横軸を
１／波長λにした。図１１に示す波形では、波長λの長
い方で波形のピーク位置のピッチがのびる。ところが図
１２に示す波形では、全ての位置で波形のピーク位置
（極大または極小の位置）のピッチが等間隔で並ぶ。従
って、残膜厚量ｄの算出は、次に示す（数１）式によっ
て算出することができる。
【００３０】 ｄ＝Ｎ／（２ｎ・（１／λ1−１／λ2）） （数１） ただし、Ｎはピーク位置（１／λ1）からピーク位置
（１／λ2）までの間のピークの個数である。ピークは
極大でも、極小でのどちらでも良い。ｎは被研磨材であ
る絶縁膜の屈折率である。ここで、ピンホール２６２
は、１次元のピンホールすなわちスリットであっても良
い。要するに光源として、点光源またはスリット光源で
形成し、研磨面に対してほぼ平行光で照射できれば良
い。即ち、検出器２７３上で分光して検出される検出信
号波形より、処理手段２１２によって以下に説明する原
理により、残膜厚が計測される。
（１／λ2）までの間のピークの個数である。ピークは
極大でも、極小でのどちらでも良い。ｎは被研磨材であ
る絶縁膜の屈折率である。ここで、ピンホール２６２
は、１次元のピンホールすなわちスリットであっても良
い。要するに光源として、点光源またはスリット光源で
形成し、研磨面に対してほぼ平行光で照射できれば良
い。即ち、検出器２７３上で分光して検出される検出信
号波形より、処理手段２１２によって以下に説明する原
理により、残膜厚が計測される。
【００３１】図１３に残膜厚測定対象物の断面図を示
す。この残膜厚測定対象物（半導体ウエハ）１は、例え
ば下地パターン１３１の上に配線パターン１３２（３０
１）が形成され、その隙間を埋めさらにその上部にかけ
て酸化珪素系（ＳｉＯ2系）の絶縁膜（被平坦化膜）１
３３が形成されたものである。ここで、研磨によって平
坦化された絶縁膜１３３（３０３）の表面に照射された
光２６５は、絶縁膜（被平坦化膜）１３３が透明である
ため、被平坦化膜１３３の表面、配線パターン１３２の
上部（上面）、配線パターン１３２の底部の３カ所で反
射して検出器２７３に届く。実際には、下地パターン自
体が複雑な上、さらに下地まで光が届きさらに複雑な波
面を形成する。この際、この３つの光束が干渉し合い、
図１１に示した波形が検出される。従って、この検出波
形はｄ１、ｄ２、ｄ３の３つの光路差から生じた干渉光
が重ね合わさっていることになる。そこで、より高精度
な計測を実現するためには、この３つの干渉光を分離
（分解）する必要がある。この分解のためには、図１２
に示す検出波形の周波数解析が効果を発揮する。この周
波数解析は、ＦＦＴ等のフーリエ解析でも、最大エント
ロピー法等の予測形の周波数解析であっても良い。この
ように処理手段２１２により周波数解析をして分離（分
解）し、この分離されたものから上記（数１）式に基い
て残膜厚ｄを測定することができる。
す。この残膜厚測定対象物（半導体ウエハ）１は、例え
ば下地パターン１３１の上に配線パターン１３２（３０
１）が形成され、その隙間を埋めさらにその上部にかけ
て酸化珪素系（ＳｉＯ2系）の絶縁膜（被平坦化膜）１
３３が形成されたものである。ここで、研磨によって平
坦化された絶縁膜１３３（３０３）の表面に照射された
光２６５は、絶縁膜（被平坦化膜）１３３が透明である
ため、被平坦化膜１３３の表面、配線パターン１３２の
上部（上面）、配線パターン１３２の底部の３カ所で反
射して検出器２７３に届く。実際には、下地パターン自
体が複雑な上、さらに下地まで光が届きさらに複雑な波
面を形成する。この際、この３つの光束が干渉し合い、
図１１に示した波形が検出される。従って、この検出波
形はｄ１、ｄ２、ｄ３の３つの光路差から生じた干渉光
が重ね合わさっていることになる。そこで、より高精度
な計測を実現するためには、この３つの干渉光を分離
（分解）する必要がある。この分解のためには、図１２
に示す検出波形の周波数解析が効果を発揮する。この周
波数解析は、ＦＦＴ等のフーリエ解析でも、最大エント
ロピー法等の予測形の周波数解析であっても良い。この
ように処理手段２１２により周波数解析をして分離（分
解）し、この分離されたものから上記（数１）式に基い
て残膜厚ｄを測定することができる。
【００３２】以上の方法で残膜厚は高精度に計測できる
が、下地パターンが特に複雑な場合は、精度が落ちるこ
とがある。このような場合にも精度を保つためには、図
１４に示すようにある特定のピークに着目し、そのピー
クの横方向への変動δを検出（モニタ）しても良い。こ
れにより、さらに高精度な検出が可能になる。この場
合、ピークの移動δは、残膜厚量に対して必ずしも線形
に変わらない場合がある。そのため、さらに高精度な検
出のためには、予め測定された移動量と残膜厚量の関係
を表したテーブルを用いると良い。この換算は、もちろ
んマイコン等の処理手段２１２上で自動的に為される。
図１５は、残膜厚検出ヘッド２１１の第２の実施例を示
す構成図である。即ち、半導体ウエハ１において層間絶
縁膜１３３（３０３）を研磨して平坦化する場合、層間
絶縁膜１３３（３０３）の下に配線パターン１３２（３
０１）が規則的に形成されている。従って、研磨された
層間絶縁膜１３３（３０３）に対して照明光２６５を照
射した際、規則的に配列された配線パターン１３２（３
０１）が回折格子の役目をして、層間絶縁膜１３３（３
０３）から分光された反射光が得られ、この分光された
光を検出器２７３で受光することによって、図１１に示
すような信号を検出することができる。そこで、処理手
段２１２によって、図１２に示す信号に変換することに
よって、（数１）式に基いて残膜厚量を算出することが
できる。当然、より高精度に残膜厚量を算出するために
は、ＦＦＴ等のフーリエ解析や最大エントロピー法等の
予測形の周波数解析等を用いて干渉光を分離（分解）す
る必要がある。
が、下地パターンが特に複雑な場合は、精度が落ちるこ
とがある。このような場合にも精度を保つためには、図
１４に示すようにある特定のピークに着目し、そのピー
クの横方向への変動δを検出（モニタ）しても良い。こ
れにより、さらに高精度な検出が可能になる。この場
合、ピークの移動δは、残膜厚量に対して必ずしも線形
に変わらない場合がある。そのため、さらに高精度な検
出のためには、予め測定された移動量と残膜厚量の関係
を表したテーブルを用いると良い。この換算は、もちろ
んマイコン等の処理手段２１２上で自動的に為される。
図１５は、残膜厚検出ヘッド２１１の第２の実施例を示
す構成図である。即ち、半導体ウエハ１において層間絶
縁膜１３３（３０３）を研磨して平坦化する場合、層間
絶縁膜１３３（３０３）の下に配線パターン１３２（３
０１）が規則的に形成されている。従って、研磨された
層間絶縁膜１３３（３０３）に対して照明光２６５を照
射した際、規則的に配列された配線パターン１３２（３
０１）が回折格子の役目をして、層間絶縁膜１３３（３
０３）から分光された反射光が得られ、この分光された
光を検出器２７３で受光することによって、図１１に示
すような信号を検出することができる。そこで、処理手
段２１２によって、図１２に示す信号に変換することに
よって、（数１）式に基いて残膜厚量を算出することが
できる。当然、より高精度に残膜厚量を算出するために
は、ＦＦＴ等のフーリエ解析や最大エントロピー法等の
予測形の周波数解析等を用いて干渉光を分離（分解）す
る必要がある。
【００３３】図１６は、残膜厚検出ヘッド２１１の第３
の実施例を示す構成図である。この第３の実施例は、基
本的には図１５に示す第２の実施例と同様である。即
ち、半導体ウエハ１において層間絶縁膜１３３（３０
３）を研磨して平坦化する場合、層間絶縁膜１３３（３
０３）の下に配線パターン１３２（３０１）が規則的に
形成されている。残膜厚検出ヘッド２１１の第３の実施
例は、ハロゲンランプ等から構成された光源２６１と点
光源を形成するピンホール２６２とピンホール２６２か
ら出射した光をほぼ平行光２６５に変換してこの照明光
２６５を半導体ウエハ１の研磨された層間絶縁膜１３３
（３０３）に対して斜め方向から照射する集光レンズ２
６３とよりなる照明光学系と、結像レンズ２７２よりな
る結像光学系と、分光されて結像された像を検出する検
出器２７３とから構成される。従って、研磨された層間
絶縁膜１３３（３０３）に対して照明光２６５を照射し
た際、規則的に配列された配線パターン１３２（３０
１）が回折格子の役目をして、層間絶縁膜１３３（３０
３）から分光された反射光が得られ、この分光された光
を結像レンズ２７２によって結像させ、この結像した分
光像を検出器２７３で受光することによって、図１１に
示すような信号を検出することができる。そこで、処理
手段２１２によって、図１２に示す信号に変換すること
によって、（数１）式に基いて残膜厚量を算出すること
ができる。当然、より高精度に残膜厚量を算出するため
には、ＦＦＴ等のフーリエ解析や最大エントロピー法等
の予測形の周波数解析等を用いて干渉光を分離（分解）
する必要がある。
の実施例を示す構成図である。この第３の実施例は、基
本的には図１５に示す第２の実施例と同様である。即
ち、半導体ウエハ１において層間絶縁膜１３３（３０
３）を研磨して平坦化する場合、層間絶縁膜１３３（３
０３）の下に配線パターン１３２（３０１）が規則的に
形成されている。残膜厚検出ヘッド２１１の第３の実施
例は、ハロゲンランプ等から構成された光源２６１と点
光源を形成するピンホール２６２とピンホール２６２か
ら出射した光をほぼ平行光２６５に変換してこの照明光
２６５を半導体ウエハ１の研磨された層間絶縁膜１３３
（３０３）に対して斜め方向から照射する集光レンズ２
６３とよりなる照明光学系と、結像レンズ２７２よりな
る結像光学系と、分光されて結像された像を検出する検
出器２７３とから構成される。従って、研磨された層間
絶縁膜１３３（３０３）に対して照明光２６５を照射し
た際、規則的に配列された配線パターン１３２（３０
１）が回折格子の役目をして、層間絶縁膜１３３（３０
３）から分光された反射光が得られ、この分光された光
を結像レンズ２７２によって結像させ、この結像した分
光像を検出器２７３で受光することによって、図１１に
示すような信号を検出することができる。そこで、処理
手段２１２によって、図１２に示す信号に変換すること
によって、（数１）式に基いて残膜厚量を算出すること
ができる。当然、より高精度に残膜厚量を算出するため
には、ＦＦＴ等のフーリエ解析や最大エントロピー法等
の予測形の周波数解析等を用いて干渉光を分離（分解）
する必要がある。
【００３４】図１７は、残膜厚検出ヘッド２１１の第４
の実施例を示す構成図である。即ち、残膜厚検出ヘッド
２１１は、白色光源３３１と、ハーフミラー３３３と、
該白色光源３３１から照射された白色光を集光して半導
体ウエハ１の研磨面に照射し、半導体ウエハ１の研磨面
（被平坦化膜）より得られる回折光を検出器３３４上に
結像する集光レンズ（結像レンズ）３３２と、該結像さ
れた回折像を受光して回折像信号に変換する検出器３３
４とによって構成される。図１８は、検出器３３４によ
って検出される回折像面１４５における回折像１４６の
強度分布を示す。図１９は、回折像面におけるｕ方向
（半径方法）についての残膜厚の変化に応じた回折像の
強度分布の変化１４１、１４２を示す。従って、処理手
段２１２内のメモリに予め複数の残膜厚量に応じた回折
像の強度分布を測定して記憶しておくことにより、処理
手段２１２は、検出器３３４で検出される回折像の強度
分布から上記メモリに記憶された複数の残膜厚量に応じ
た回折像の強度分布について補間することによって残膜
厚量を算出することができる。図２０は、残膜厚測定の
ための他の実施例を示す構成図ある。この実施例は、残
膜厚測定のためのテーパのついた透明基板からなる試料
２８１を支持する小型の研磨ヘッド２０２ａを備え、本
来の研磨ヘッド２０２による半導体ウエハ１に対する研
磨と同様に上記試料２８１に対して研磨布２０４を張り
付けた研磨定盤２０１との間において研磨を施すように
構成する。即ち、研磨ヘッド２０２ａも研磨ヘッド２０
２と同様に研磨圧が付与されて自転するように回転駆動
される。この実施例の場合、半導体ウエハ１に対する被
研磨材が絶縁膜３０３、３２６である場合には、この絶
縁膜３０３、３２６の材質と上記試料２８１の材質と同
じにすることによって、半導体ウエハ１に対する研磨量
と試料２８１に対する研磨量と一致させることができ
る。いずれにしても、予め半導体ウエハ１に対する研磨
量と試料２８１に対する研磨量との相関関係を求めてお
くことが必要である。このように半導体ウエハ１に対す
る研磨量と試料２８１に対する研磨量との相関関係が把
握できているので、試料２８１に対して残膜厚を測定す
ることによって半導体ウエハ１に対する残膜厚を算出す
ることができる。
の実施例を示す構成図である。即ち、残膜厚検出ヘッド
２１１は、白色光源３３１と、ハーフミラー３３３と、
該白色光源３３１から照射された白色光を集光して半導
体ウエハ１の研磨面に照射し、半導体ウエハ１の研磨面
（被平坦化膜）より得られる回折光を検出器３３４上に
結像する集光レンズ（結像レンズ）３３２と、該結像さ
れた回折像を受光して回折像信号に変換する検出器３３
４とによって構成される。図１８は、検出器３３４によ
って検出される回折像面１４５における回折像１４６の
強度分布を示す。図１９は、回折像面におけるｕ方向
（半径方法）についての残膜厚の変化に応じた回折像の
強度分布の変化１４１、１４２を示す。従って、処理手
段２１２内のメモリに予め複数の残膜厚量に応じた回折
像の強度分布を測定して記憶しておくことにより、処理
手段２１２は、検出器３３４で検出される回折像の強度
分布から上記メモリに記憶された複数の残膜厚量に応じ
た回折像の強度分布について補間することによって残膜
厚量を算出することができる。図２０は、残膜厚測定の
ための他の実施例を示す構成図ある。この実施例は、残
膜厚測定のためのテーパのついた透明基板からなる試料
２８１を支持する小型の研磨ヘッド２０２ａを備え、本
来の研磨ヘッド２０２による半導体ウエハ１に対する研
磨と同様に上記試料２８１に対して研磨布２０４を張り
付けた研磨定盤２０１との間において研磨を施すように
構成する。即ち、研磨ヘッド２０２ａも研磨ヘッド２０
２と同様に研磨圧が付与されて自転するように回転駆動
される。この実施例の場合、半導体ウエハ１に対する被
研磨材が絶縁膜３０３、３２６である場合には、この絶
縁膜３０３、３２６の材質と上記試料２８１の材質と同
じにすることによって、半導体ウエハ１に対する研磨量
と試料２８１に対する研磨量と一致させることができ
る。いずれにしても、予め半導体ウエハ１に対する研磨
量と試料２８１に対する研磨量との相関関係を求めてお
くことが必要である。このように半導体ウエハ１に対す
る研磨量と試料２８１に対する研磨量との相関関係が把
握できているので、試料２８１に対して残膜厚を測定す
ることによって半導体ウエハ１に対する残膜厚を算出す
ることができる。
【００３５】この実施例は、研磨ヘッド２０２ａに、レ
ーザ等のコヒーレント光源２８２と、ハーフミラー２８
３と、検出器２８４とを備え、研磨ヘッド２０２ａに支
持された試料（テーパのついた透明基板）２８１に対し
て裏側から窓２８５を通してコヒーレント光を照射し、
テーパのついた透明基板２８１からの干渉縞像（図２１
（ａ）に示す）２８６を検出器２８４で検出する干渉光
学系を形成している。ここで、コヒーレント光源２８２
は、必ずしもレーザである必要はなく、ハロゲンランプ
等の白色光源を用い、光学系全体の中で、コヒーレント
状態を形成しても良い。具体的には、時間的かつ空間的
にコヒーレントな状態つまり、波長の帯域を限定するフ
ィルターと、ピンホール、１次元のピンホール（スリッ
ト）を挿入しても良い。従って、検出器２８４は、図２
１（ａ）に示す干渉縞像２８６を受光して試料２８１の
残膜厚量に応じて図２１（ｂ）に示す信号２８７、２８
８が得られる。そこで処理手段２１２において信号２８
７、２８８のシフト量δ１を算出することによって、試
料２８１の残膜厚量を求めることができ、その結果半導
体ウエハ１に対する研磨量と試料２８１に対する研磨量
との相関関係から半導体ウエハ１に対する残膜厚量を算
出することができる。この実施例の場合、研磨中いつで
も残膜厚量を算出することができる。研磨中は、試料２
８１の研磨面と研磨布２０４との間に研磨砥粒の水けん
濁液が介在することになるが、この研磨砥粒の水けん濁
液の影響を大きく受けることなく、図２１（ａ）に示す
干渉縞が検出できることが実験により確認できた。な
お、上記実施例は、研磨中に残膜厚量を算出するため
に、研磨ヘッド２０２ａの裏側に、レーザ等のコヒーレ
ント光源２８２と、ハーフミラー２８３と、検出器２８
４とからなる照明光学系および検出光学系を備えた場合
について説明したが、この照明光学系および検出光学系
を試料２８１と対向するように設置しても良い。この場
合、研磨ヘッド２０２ａに支持された試料２８１に対し
て残膜厚量を測定するためには、図８に示すように、研
磨ヘッド２０２ａを２０２’の位置まで上昇させ、研磨
ヘッド２０２ａに支持された試料２８１に対して純水を
かけて試料２８１の研磨面を洗浄する必要がある。即
ち、研磨された試料（テーパのついた透明基板）２８１
を支持した研磨ヘッド２０２ａに対して、図８に示す残
膜厚検出ヘッド２１１と同様に試料２８１の残膜厚量を
測定することができる。
ーザ等のコヒーレント光源２８２と、ハーフミラー２８
３と、検出器２８４とを備え、研磨ヘッド２０２ａに支
持された試料（テーパのついた透明基板）２８１に対し
て裏側から窓２８５を通してコヒーレント光を照射し、
テーパのついた透明基板２８１からの干渉縞像（図２１
（ａ）に示す）２８６を検出器２８４で検出する干渉光
学系を形成している。ここで、コヒーレント光源２８２
は、必ずしもレーザである必要はなく、ハロゲンランプ
等の白色光源を用い、光学系全体の中で、コヒーレント
状態を形成しても良い。具体的には、時間的かつ空間的
にコヒーレントな状態つまり、波長の帯域を限定するフ
ィルターと、ピンホール、１次元のピンホール（スリッ
ト）を挿入しても良い。従って、検出器２８４は、図２
１（ａ）に示す干渉縞像２８６を受光して試料２８１の
残膜厚量に応じて図２１（ｂ）に示す信号２８７、２８
８が得られる。そこで処理手段２１２において信号２８
７、２８８のシフト量δ１を算出することによって、試
料２８１の残膜厚量を求めることができ、その結果半導
体ウエハ１に対する研磨量と試料２８１に対する研磨量
との相関関係から半導体ウエハ１に対する残膜厚量を算
出することができる。この実施例の場合、研磨中いつで
も残膜厚量を算出することができる。研磨中は、試料２
８１の研磨面と研磨布２０４との間に研磨砥粒の水けん
濁液が介在することになるが、この研磨砥粒の水けん濁
液の影響を大きく受けることなく、図２１（ａ）に示す
干渉縞が検出できることが実験により確認できた。な
お、上記実施例は、研磨中に残膜厚量を算出するため
に、研磨ヘッド２０２ａの裏側に、レーザ等のコヒーレ
ント光源２８２と、ハーフミラー２８３と、検出器２８
４とからなる照明光学系および検出光学系を備えた場合
について説明したが、この照明光学系および検出光学系
を試料２８１と対向するように設置しても良い。この場
合、研磨ヘッド２０２ａに支持された試料２８１に対し
て残膜厚量を測定するためには、図８に示すように、研
磨ヘッド２０２ａを２０２’の位置まで上昇させ、研磨
ヘッド２０２ａに支持された試料２８１に対して純水を
かけて試料２８１の研磨面を洗浄する必要がある。即
ち、研磨された試料（テーパのついた透明基板）２８１
を支持した研磨ヘッド２０２ａに対して、図８に示す残
膜厚検出ヘッド２１１と同様に試料２８１の残膜厚量を
測定することができる。
【００３６】図２２は、残膜厚測定のための図２０とは
異なる他の実施例を示す構成図ある。この実施例は、残
膜厚測定のための平行な透明基板からなる試料２９１を
支持する小型の研磨ヘッド２０２ａを備え、本来の研磨
ヘッド２０２による半導体ウエハ１に対する研磨と同様
に上記試料２９１に対して研磨布２０４を張り付けた研
磨定盤２０１との間において研磨を施すように構成す
る。即ち、研磨ヘッド２０２ａも研磨ヘッド２０２と同
様に研磨圧が付与されて自転するように回転駆動され
る。この実施例の場合、半導体ウエハ１に対する被研磨
材が絶縁膜３０３、３２６である場合には、この絶縁膜
３０３、３２６の材質と上記試料２９１の材質と同じに
することによって、半導体ウエハ１に対する研磨量と試
料２９１に対する研磨量と一致させることができる。い
ずれにしても、予め半導体ウエハ１に対する研磨量と試
料２９１に対する研磨量との相関関係を求めておくこと
が必要である。このように半導体ウエハ１に対する研磨
量と試料２９１に対する研磨量との相関関係が把握でき
ているので、試料２９１に対して残膜厚を測定すること
によって半導体ウエハ１に対する残膜厚を算出すること
ができる。
異なる他の実施例を示す構成図ある。この実施例は、残
膜厚測定のための平行な透明基板からなる試料２９１を
支持する小型の研磨ヘッド２０２ａを備え、本来の研磨
ヘッド２０２による半導体ウエハ１に対する研磨と同様
に上記試料２９１に対して研磨布２０４を張り付けた研
磨定盤２０１との間において研磨を施すように構成す
る。即ち、研磨ヘッド２０２ａも研磨ヘッド２０２と同
様に研磨圧が付与されて自転するように回転駆動され
る。この実施例の場合、半導体ウエハ１に対する被研磨
材が絶縁膜３０３、３２６である場合には、この絶縁膜
３０３、３２６の材質と上記試料２９１の材質と同じに
することによって、半導体ウエハ１に対する研磨量と試
料２９１に対する研磨量と一致させることができる。い
ずれにしても、予め半導体ウエハ１に対する研磨量と試
料２９１に対する研磨量との相関関係を求めておくこと
が必要である。このように半導体ウエハ１に対する研磨
量と試料２９１に対する研磨量との相関関係が把握でき
ているので、試料２９１に対して残膜厚を測定すること
によって半導体ウエハ１に対する残膜厚を算出すること
ができる。
【００３７】この実施例は、研磨ヘッド２０２ａに、試
料２９１の研磨面においてほぼ重なるように検出光軸２
９４に対して対称に斜め方向からレーザ等のコヒーレン
ト光２９３ａ、２９３ｂを照射する照射光学系と、結像
レンズ２９２と、検出器２８４とを備え、研磨ヘッド２
０２ａに支持された試料（平行な透明基板）２９１の研
磨面においてほぼ重なるように、試料２９１の裏側から
窓２８５を通して検出光軸２９４に対して対称に斜め方
向からコヒーレント光２９３ａ、２９３ｂを照射するこ
とによって、結像レンズ２９２によって結像される透明
基板２９１からの干渉縞像（図２１（ａ）に示す）２８
６を検出器２８４で検出できるように干渉光学系を形成
する。従って、検出器２８４は、図２１（ａ）に示す干
渉縞像２８６を受光して試料２９１の残膜厚量に応じて
図２１（ｂ）に示す信号２８７、２８８が得られる。そ
こで処理手段２１２において信号２８７、２８８のシフ
ト量δ１を算出することによって、試料２９１の残膜厚
量を求めることができ、その結果半導体ウエハ１に対す
る研磨量と試料２９１に対する研磨量との相関関係から
半導体ウエハ１に対する残膜厚量を算出することができ
る。この実施例の場合、研磨中いつでも残膜厚量を算出
することができる。研磨中は、試料２９１の研磨面と研
磨布２０４との間に研磨砥粒の水けん濁液が介在するこ
とになるが、図２０に示す実施例と同様に研磨砥粒の水
けん濁液の影響を大きく受けることなく、図２１（ａ）
に示す干渉縞を検出することができる。
料２９１の研磨面においてほぼ重なるように検出光軸２
９４に対して対称に斜め方向からレーザ等のコヒーレン
ト光２９３ａ、２９３ｂを照射する照射光学系と、結像
レンズ２９２と、検出器２８４とを備え、研磨ヘッド２
０２ａに支持された試料（平行な透明基板）２９１の研
磨面においてほぼ重なるように、試料２９１の裏側から
窓２８５を通して検出光軸２９４に対して対称に斜め方
向からコヒーレント光２９３ａ、２９３ｂを照射するこ
とによって、結像レンズ２９２によって結像される透明
基板２９１からの干渉縞像（図２１（ａ）に示す）２８
６を検出器２８４で検出できるように干渉光学系を形成
する。従って、検出器２８４は、図２１（ａ）に示す干
渉縞像２８６を受光して試料２９１の残膜厚量に応じて
図２１（ｂ）に示す信号２８７、２８８が得られる。そ
こで処理手段２１２において信号２８７、２８８のシフ
ト量δ１を算出することによって、試料２９１の残膜厚
量を求めることができ、その結果半導体ウエハ１に対す
る研磨量と試料２９１に対する研磨量との相関関係から
半導体ウエハ１に対する残膜厚量を算出することができ
る。この実施例の場合、研磨中いつでも残膜厚量を算出
することができる。研磨中は、試料２９１の研磨面と研
磨布２０４との間に研磨砥粒の水けん濁液が介在するこ
とになるが、図２０に示す実施例と同様に研磨砥粒の水
けん濁液の影響を大きく受けることなく、図２１（ａ）
に示す干渉縞を検出することができる。
【００３８】以上説明したように図２０および図２２に
示す実施例は、研磨の速さ（研磨レート）を研磨中に実
時間でモニタできるため、事前に膜厚を測定しておくこ
とにより残膜厚量をモニタでき、高速研磨から高精度の
低速研磨への切り換えを最終的に傷や異物等の欠陥が発
生しない限界に近ずけた時間まで遅らせることができ、
その結果、半導体ウエハ１に対して最終的に傷や異物等
の欠陥が存在しない平坦化された研磨面を高スループッ
トで製造することができる。また、半導体ウエハ（半導
体基板）１に対して図３に示すようにダマシンと呼ばれ
るプロセスを適用した場合において、図３（ｅ）に示す
如く金属膜３１６をＣＭＰ装置２００で研磨する際に
も、残膜厚量として下部のＳｉＯ2系の絶縁膜パターン
３１５が露出した時点を予測もしくは検出することが必
要となる。そこで、図３（ｄ）に示す断面構造を有する
半導体ウエハ１を研磨ヘッド２０２に支持し、該半導体
ウエハ１の表面の金属膜３１６を研磨定盤２０１に張り
付けられた研磨布２０４との間で研磨砥粒の水けん濁液
によって研磨し、下部のＳｉＯ2系の絶縁膜のパターン
３１５が露出したと予想される時点において、図８に示
すように、研磨ヘッド２０２を２０２’の位置まで上昇
させ、研磨ヘッド２０２に支持された半導体ウエハ１に
対して純水をかけて半導体ウエハ１の研磨面を洗浄し、
残膜厚検出ヘッド２１１により絶縁膜パターン３１５が
露出した配線パターンの厚さを光学的に光干渉を用いて
測定することができ、研磨の終点について適切であるか
否かについて判定することができる。即ち、表面に金属
膜３１６のみが形成された状態では、干渉は起こらない
ために平坦な検出波形として検出され、金属膜３１６の
下部の絶縁膜パターン３１５が露出すると絶縁膜３１５
の下面からの反射光（基板３１１の表面が絶縁膜から形
成されている場合には絶縁膜３１５の下面からはごく僅
かの反射光しか得られない。）と金属配線パターン３１
７あるいは絶縁膜３１５の表面からの反射光との干渉に
よる波形が検出されることによって、研磨の終点につい
て適切であるか否かについて判定することができる。特
に残膜厚検出ヘッド２１１として図１６に示す第３の実
施例を用いると構成が簡単で適切である。
示す実施例は、研磨の速さ（研磨レート）を研磨中に実
時間でモニタできるため、事前に膜厚を測定しておくこ
とにより残膜厚量をモニタでき、高速研磨から高精度の
低速研磨への切り換えを最終的に傷や異物等の欠陥が発
生しない限界に近ずけた時間まで遅らせることができ、
その結果、半導体ウエハ１に対して最終的に傷や異物等
の欠陥が存在しない平坦化された研磨面を高スループッ
トで製造することができる。また、半導体ウエハ（半導
体基板）１に対して図３に示すようにダマシンと呼ばれ
るプロセスを適用した場合において、図３（ｅ）に示す
如く金属膜３１６をＣＭＰ装置２００で研磨する際に
も、残膜厚量として下部のＳｉＯ2系の絶縁膜パターン
３１５が露出した時点を予測もしくは検出することが必
要となる。そこで、図３（ｄ）に示す断面構造を有する
半導体ウエハ１を研磨ヘッド２０２に支持し、該半導体
ウエハ１の表面の金属膜３１６を研磨定盤２０１に張り
付けられた研磨布２０４との間で研磨砥粒の水けん濁液
によって研磨し、下部のＳｉＯ2系の絶縁膜のパターン
３１５が露出したと予想される時点において、図８に示
すように、研磨ヘッド２０２を２０２’の位置まで上昇
させ、研磨ヘッド２０２に支持された半導体ウエハ１に
対して純水をかけて半導体ウエハ１の研磨面を洗浄し、
残膜厚検出ヘッド２１１により絶縁膜パターン３１５が
露出した配線パターンの厚さを光学的に光干渉を用いて
測定することができ、研磨の終点について適切であるか
否かについて判定することができる。即ち、表面に金属
膜３１６のみが形成された状態では、干渉は起こらない
ために平坦な検出波形として検出され、金属膜３１６の
下部の絶縁膜パターン３１５が露出すると絶縁膜３１５
の下面からの反射光（基板３１１の表面が絶縁膜から形
成されている場合には絶縁膜３１５の下面からはごく僅
かの反射光しか得られない。）と金属配線パターン３１
７あるいは絶縁膜３１５の表面からの反射光との干渉に
よる波形が検出されることによって、研磨の終点につい
て適切であるか否かについて判定することができる。特
に残膜厚検出ヘッド２１１として図１６に示す第３の実
施例を用いると構成が簡単で適切である。
【００３９】次に、傷・異物等の欠陥検査装置２４０に
ついて、図２３〜図２６を用いて具体的に説明する。図
２３は、本発明に係る傷・異物等の欠陥検査装置２４０
の第１の実施例を示す構成図である。この第１の実施例
は、アルゴンレーザ１１、ビームエキスパンダ１２、２
分の１波長板１３、偏光素子１４、偏光素子１４の偏光
の向きを変える偏光素子回転機構１５、シリンドリカル
等の集光レンズ１６、入射角度可変機構１７より構成さ
れる照明系１０と、対物レンズ３１、偏光素子３２、空
間フィルタ３３、検出器３４より構成される検出光学系
３０と、２値化回路５１、座標生成回路５２、検出結果
メモリ５４、コンピュータ５３、検出結果表示手段５５
より構成されるデータ処理系２４１と、ローディング・
アンローディング手段７４、ｘｙｚステージ７１、自動
焦点検出系７３、ｚステージコントローラ７５、ｘｙス
テージコントローラ７２より構成されるステージ系７０
とより構成される。なお、データ処理系（処理手段）２
４１を構成するコンピュータ５３は、管理用のコンピュ
ータ２５０とネットワークを介して接続されている。ま
ず、ＣＭＰ装置２００で研磨されて少なくとも洗浄装置
２３０で洗浄された半導体ウエハ１は、洗浄装置２３０
から搬送手段を用いてローディング位置まで搬送され、
ローディング手段７４により研磨面を上側に向けてｘｙ
ｚステージ７１上に載置される。
ついて、図２３〜図２６を用いて具体的に説明する。図
２３は、本発明に係る傷・異物等の欠陥検査装置２４０
の第１の実施例を示す構成図である。この第１の実施例
は、アルゴンレーザ１１、ビームエキスパンダ１２、２
分の１波長板１３、偏光素子１４、偏光素子１４の偏光
の向きを変える偏光素子回転機構１５、シリンドリカル
等の集光レンズ１６、入射角度可変機構１７より構成さ
れる照明系１０と、対物レンズ３１、偏光素子３２、空
間フィルタ３３、検出器３４より構成される検出光学系
３０と、２値化回路５１、座標生成回路５２、検出結果
メモリ５４、コンピュータ５３、検出結果表示手段５５
より構成されるデータ処理系２４１と、ローディング・
アンローディング手段７４、ｘｙｚステージ７１、自動
焦点検出系７３、ｚステージコントローラ７５、ｘｙス
テージコントローラ７２より構成されるステージ系７０
とより構成される。なお、データ処理系（処理手段）２
４１を構成するコンピュータ５３は、管理用のコンピュ
ータ２５０とネットワークを介して接続されている。ま
ず、ＣＭＰ装置２００で研磨されて少なくとも洗浄装置
２３０で洗浄された半導体ウエハ１は、洗浄装置２３０
から搬送手段を用いてローディング位置まで搬送され、
ローディング手段７４により研磨面を上側に向けてｘｙ
ｚステージ７１上に載置される。
【００４０】そして、予めコンピュータ５３に対して入
力されて設定された検査範囲データがｘｙステージコン
トローラ７２に提供され、ｘｙステージコントローラ７
２の制御に基づき、ｘｙステージ７１がｘｙに走査され
る。この際、自動焦点検出系７３による検出結果に基づ
くｚステージコントローラ７５の制御により、上記ｘｙ
走査期間中、半導体ウエハ１の研磨面が自動的に焦点位
置に合わされる。同時にｘｙステージコントローラ７２
の出力は、座標生成回路５２に導かれ、検査位置の座標
の作成に用いられる。ここで、自動焦点検出系７３は、
縞パターンを投影してそのピンぼけ量から焦点位置を検
出するものでも、ナイフエッヂと２分割センサを用い２
分割センサの出力差（あるいは比）から焦点位置を検出
するものでも、あるいは、静電容量タイプのセンサによ
りｚ位置を計測するものでもかまわない。
力されて設定された検査範囲データがｘｙステージコン
トローラ７２に提供され、ｘｙステージコントローラ７
２の制御に基づき、ｘｙステージ７１がｘｙに走査され
る。この際、自動焦点検出系７３による検出結果に基づ
くｚステージコントローラ７５の制御により、上記ｘｙ
走査期間中、半導体ウエハ１の研磨面が自動的に焦点位
置に合わされる。同時にｘｙステージコントローラ７２
の出力は、座標生成回路５２に導かれ、検査位置の座標
の作成に用いられる。ここで、自動焦点検出系７３は、
縞パターンを投影してそのピンぼけ量から焦点位置を検
出するものでも、ナイフエッヂと２分割センサを用い２
分割センサの出力差（あるいは比）から焦点位置を検出
するものでも、あるいは、静電容量タイプのセンサによ
りｚ位置を計測するものでもかまわない。
【００４１】ｘｙｚステージ７１上に載置された半導体
ウエハ１の研磨面上に傷や異物等の欠陥が存在しないか
否かについての検査が次に説明するように行なわれる。
即ち、アルゴンレーザ１１から射出した光は、ビームエ
キスパンダ１２でビーム径が拡大され、２分の１波長板
１３を通して円または楕円偏光に変換され、偏光素子１
４によりＳ偏光またはＰ偏光に変換され、シリンドリカ
ルレンズ等の集光レンズ１６で細帯状に集光されて半導
体ウエハ１上の平坦化された研磨面に照射される。半導
体ウエハ１の研磨面から射出した光は、検出レンズ３１
で集光されて偏光素子３２または／および空間フィルタ
３３を通して検出器３４により検出される。即ち、半導
体ウエハ１の研磨面に対して集光レーザ光が斜め方向か
ら照射され、ｘｙステージ７１が走査され、半導体ウエ
ハ１の研磨面からの散乱回折光が対物レンズ３１に入
り、半導体ウエハ１の研磨面が例えば層間絶縁膜３０３
の場合、その下に配線パターン３０１が存在することに
より、この規則的に配置された配線パターン３０１から
の散乱反射光を偏光素子３２または空間フィルタ３３で
遮光し、半導体ウエハ１の研磨面から発生する散乱回折
光による像を例えばリニアセンサ（ＣＣＤ）で構成され
た検出器３４で受光して検出信号３７を出力する。この
検出信号３７は、２値化回路５１によって所望の閾値で
２値化信号に変換され、この２値化信号において所望の
閾値を越えた研磨面に存在する傷や異物等の欠陥を示す
検出出力と、その検出出力が得られたときの座標生成回
路５２から得られる研磨面上の発生位置の座標とがコン
ピュータ５３からの指令に基いて対応付けされて半導体
ウエハ毎に検出結果メモリ５４に格納される。各半導体
ウエハに付与された番号を読取り手段３８で読み取って
コンピュータ５３および座標生成回路５２に入力するこ
とによって、欠陥を示す検出出力とその発生位置の座標
とが半導体ウエハ毎に検出結果メモリ５４に格納される
ことになる。後述するように、検出結果メモリ５４に
は、傷と異物とに弁別してそれらの発生位置の座標とが
対応させて半導体ウエハ毎に格納されるので、コンピュ
ータ５３はこれら格納されたデータを読出すことによっ
て半導体ウエハ毎、または複数の半導体ウエハに亘って
の、またはロット単位での、半導体ウエハ上に発生した
傷や異物についての分布をマップとして収集することが
でき、それを表示手段５５に表示することもできると共
に管理用のコンピュータ２５０に提供して記憶装置２５
１に記憶させたり表示手段２５２に表示をすることもで
きる。またコンピュータ５３は、半導体ウエハ毎の、ま
たはロット単位毎の半導体ウエハ上に発生した傷や異物
の個数等の変化（変動）を収集することができ、それを
表示手段５５に表示することもできると共に管理用のコ
ンピュータ２５０に提供して記憶装置２５１に記憶させ
たり表示手段２５２に表示をすることもできる。
ウエハ１の研磨面上に傷や異物等の欠陥が存在しないか
否かについての検査が次に説明するように行なわれる。
即ち、アルゴンレーザ１１から射出した光は、ビームエ
キスパンダ１２でビーム径が拡大され、２分の１波長板
１３を通して円または楕円偏光に変換され、偏光素子１
４によりＳ偏光またはＰ偏光に変換され、シリンドリカ
ルレンズ等の集光レンズ１６で細帯状に集光されて半導
体ウエハ１上の平坦化された研磨面に照射される。半導
体ウエハ１の研磨面から射出した光は、検出レンズ３１
で集光されて偏光素子３２または／および空間フィルタ
３３を通して検出器３４により検出される。即ち、半導
体ウエハ１の研磨面に対して集光レーザ光が斜め方向か
ら照射され、ｘｙステージ７１が走査され、半導体ウエ
ハ１の研磨面からの散乱回折光が対物レンズ３１に入
り、半導体ウエハ１の研磨面が例えば層間絶縁膜３０３
の場合、その下に配線パターン３０１が存在することに
より、この規則的に配置された配線パターン３０１から
の散乱反射光を偏光素子３２または空間フィルタ３３で
遮光し、半導体ウエハ１の研磨面から発生する散乱回折
光による像を例えばリニアセンサ（ＣＣＤ）で構成され
た検出器３４で受光して検出信号３７を出力する。この
検出信号３７は、２値化回路５１によって所望の閾値で
２値化信号に変換され、この２値化信号において所望の
閾値を越えた研磨面に存在する傷や異物等の欠陥を示す
検出出力と、その検出出力が得られたときの座標生成回
路５２から得られる研磨面上の発生位置の座標とがコン
ピュータ５３からの指令に基いて対応付けされて半導体
ウエハ毎に検出結果メモリ５４に格納される。各半導体
ウエハに付与された番号を読取り手段３８で読み取って
コンピュータ５３および座標生成回路５２に入力するこ
とによって、欠陥を示す検出出力とその発生位置の座標
とが半導体ウエハ毎に検出結果メモリ５４に格納される
ことになる。後述するように、検出結果メモリ５４に
は、傷と異物とに弁別してそれらの発生位置の座標とが
対応させて半導体ウエハ毎に格納されるので、コンピュ
ータ５３はこれら格納されたデータを読出すことによっ
て半導体ウエハ毎、または複数の半導体ウエハに亘って
の、またはロット単位での、半導体ウエハ上に発生した
傷や異物についての分布をマップとして収集することが
でき、それを表示手段５５に表示することもできると共
に管理用のコンピュータ２５０に提供して記憶装置２５
１に記憶させたり表示手段２５２に表示をすることもで
きる。またコンピュータ５３は、半導体ウエハ毎の、ま
たはロット単位毎の半導体ウエハ上に発生した傷や異物
の個数等の変化（変動）を収集することができ、それを
表示手段５５に表示することもできると共に管理用のコ
ンピュータ２５０に提供して記憶装置２５１に記憶させ
たり表示手段２５２に表示をすることもできる。
【００４２】上記検出器３４から得られる検出波形の一
例を図２４に示す。図２４（ａ）（ｂ）には、半導体ウ
エハ１の表面（研磨面）に照射した光ビーム１０７を示
す。図２４（ａ）は成膜後及びＣＭＰ処理後において表
面（研磨面）に面荒れがある場合、図２４（ｂ）は面荒
れがなく異物４１が存在する場合をそれぞれ示す。図２
４（ｃ）、（ｄ）にそれぞれの場合における散乱光を検
出器３４で受光して得られる検出信号波形１０９、１１
０を示す。ところで、図２４（ｃ）に示す表面の面荒れ
に基づく信号波形１０９と、図２４（ｄ）に示す表面に
存在する傷や異物４１に基づく信号波形１１０とを区別
する必要がある。図２４（ｃ）、（ｄ）に示すような信
号波形１０９、１１０が検出されれば、適当な閾値１１
１を設定することで、傷や異物と面荒れとを区別して検
出することができる。しかしながら、特に検出器３４に
よって検出する際の画素サイズが大きい場合（たとえば
照明領域全域を１つの信号として検出する場合）には、
図２４（ｅ）、（ｆ）に示すように面荒れと傷や異物と
の区別がつきにくくなる。図２４（ｅ）、（ｆ）では、
検出器３４によって斜線の部分全体が積分された形１１
３、１１４で検出されるため相対的に傷や異物４１の信
号１１４が小くなり、その結果傷や異物を面荒れと区別
して検出することができない。つまり、表面（研磨面）
上に換算したときの検出器３４によって検出する画素の
大きさは、許される限り小さくするのが望ましい。具体
的には、たとえば、８インチウエハの検査時間を３０秒
としたい場合、検出器３４としてリニアセンサ（ＣＣ
Ｄ）を４段並列で構成し、信号のサンプリング測度を１
４ＭＨｚとした場合、検出画素のサイズを、表面（研磨
面）上に換算して７μｍ平方とする必要がある。ＣＣＤ
自体の画素サイズが例えば１３μｍ平方とした場合、対
物レンズ３１による結像倍率を約１．９倍にすれば良
い。この検出画素サイズの値は、これら他のパラメータ
との関係で目的に応じて選択されるべきものである。検
出感度を十分にしたい場合、表面（研磨面）上に換算し
て１μｍ〜２μｍ平方程度にするのが望ましい。
例を図２４に示す。図２４（ａ）（ｂ）には、半導体ウ
エハ１の表面（研磨面）に照射した光ビーム１０７を示
す。図２４（ａ）は成膜後及びＣＭＰ処理後において表
面（研磨面）に面荒れがある場合、図２４（ｂ）は面荒
れがなく異物４１が存在する場合をそれぞれ示す。図２
４（ｃ）、（ｄ）にそれぞれの場合における散乱光を検
出器３４で受光して得られる検出信号波形１０９、１１
０を示す。ところで、図２４（ｃ）に示す表面の面荒れ
に基づく信号波形１０９と、図２４（ｄ）に示す表面に
存在する傷や異物４１に基づく信号波形１１０とを区別
する必要がある。図２４（ｃ）、（ｄ）に示すような信
号波形１０９、１１０が検出されれば、適当な閾値１１
１を設定することで、傷や異物と面荒れとを区別して検
出することができる。しかしながら、特に検出器３４に
よって検出する際の画素サイズが大きい場合（たとえば
照明領域全域を１つの信号として検出する場合）には、
図２４（ｅ）、（ｆ）に示すように面荒れと傷や異物と
の区別がつきにくくなる。図２４（ｅ）、（ｆ）では、
検出器３４によって斜線の部分全体が積分された形１１
３、１１４で検出されるため相対的に傷や異物４１の信
号１１４が小くなり、その結果傷や異物を面荒れと区別
して検出することができない。つまり、表面（研磨面）
上に換算したときの検出器３４によって検出する画素の
大きさは、許される限り小さくするのが望ましい。具体
的には、たとえば、８インチウエハの検査時間を３０秒
としたい場合、検出器３４としてリニアセンサ（ＣＣ
Ｄ）を４段並列で構成し、信号のサンプリング測度を１
４ＭＨｚとした場合、検出画素のサイズを、表面（研磨
面）上に換算して７μｍ平方とする必要がある。ＣＣＤ
自体の画素サイズが例えば１３μｍ平方とした場合、対
物レンズ３１による結像倍率を約１．９倍にすれば良
い。この検出画素サイズの値は、これら他のパラメータ
との関係で目的に応じて選択されるべきものである。検
出感度を十分にしたい場合、表面（研磨面）上に換算し
て１μｍ〜２μｍ平方程度にするのが望ましい。
【００４３】また、面荒れを検出する場合は、図２４
（ｃ）に示す閾値１１２にすればよい。即ち、ＣＭＰ装
置２００において、研磨条件を設定する際、面荒れの情
報が必要とする場合には、この傷・異物等の欠陥検査装
置２４０で検出してやれば良い。ここで、２値化回路５
１は面荒れの信号を消去するためであり、必ずしも２値
化回路である必要はない。即ち、検出器３４で検出され
る信号に対して多値の閾値で量子化した画像データに変
換してその画像データ及び表面（研磨面）上における位
置座標とを対応させて検出結果メモリ５４に格納させて
も良い。この場合、コンピュータ５３は、検出結果メモ
リ５４に格納されたデータを読出すことによって半導体
ウエハ１の表面（研磨面）上に発生した傷の大きさによ
って分類処理し、その良否の判定をすることができると
いう効果を発揮する。また、複数の閾値の内のいずれか
（複数であっても良い）を、面荒れを検出する閾値とし
て用いることで、面荒れのレベル、あるいは面荒れの分
布を計測することができ、その結果を管理用のコンピュ
ータ２５０を介してＣＭＰ装置２００にフィードバック
することによって、ＣＭＰ装置２００において、研磨条
件を最適化することができる。
（ｃ）に示す閾値１１２にすればよい。即ち、ＣＭＰ装
置２００において、研磨条件を設定する際、面荒れの情
報が必要とする場合には、この傷・異物等の欠陥検査装
置２４０で検出してやれば良い。ここで、２値化回路５
１は面荒れの信号を消去するためであり、必ずしも２値
化回路である必要はない。即ち、検出器３４で検出され
る信号に対して多値の閾値で量子化した画像データに変
換してその画像データ及び表面（研磨面）上における位
置座標とを対応させて検出結果メモリ５４に格納させて
も良い。この場合、コンピュータ５３は、検出結果メモ
リ５４に格納されたデータを読出すことによって半導体
ウエハ１の表面（研磨面）上に発生した傷の大きさによ
って分類処理し、その良否の判定をすることができると
いう効果を発揮する。また、複数の閾値の内のいずれか
（複数であっても良い）を、面荒れを検出する閾値とし
て用いることで、面荒れのレベル、あるいは面荒れの分
布を計測することができ、その結果を管理用のコンピュ
ータ２５０を介してＣＭＰ装置２００にフィードバック
することによって、ＣＭＰ装置２００において、研磨条
件を最適化することができる。
【００４４】また、コンピュータ５３は、検出結果メモ
リ５４に格納された半導体ウエハ１毎の検出結果（面荒
れについて除去された量子化された画像データ）から、
図２５（ａ）に示すように傷４０は通常複数の連続した
（あるいは断続的に連続した）形で出現し、図２５
（ｂ）に示すように異物４１は通常孤立した形で出現す
るという統計的・経験的な知見に基づく形状認識処理に
よって傷と異物とに分類する。そして、コンピュータ５
３は、半導体ウエハ１毎に、傷と分類された画像データ
に対して隣接する傷を一つの連続した傷としてグループ
化し、このグループ化された個数を計数することによっ
て半導体ウエハ１毎の傷の数を算出して検出結果メモリ
５４に格納することができ、半導体ウエハ１毎の傷の数
の管理が可能となる。但し、このグループ化の処理は必
ずしも常に有用であるとは限らず、半導体ウエハ１毎
（全面で）の傷部の面積を管理する場合には、グループ
化の処理は必要にならないことは明らかである。このグ
ループ化の処理は、通常の画像処理のアルゴリズムとし
て知られているラベリングアルゴリズムを使って実施さ
れる。さらにこの処理はコンピュータ５３によりソフト
的に行なうと説明したが、専用のハードウエア（回路）
により実現しても良い。
リ５４に格納された半導体ウエハ１毎の検出結果（面荒
れについて除去された量子化された画像データ）から、
図２５（ａ）に示すように傷４０は通常複数の連続した
（あるいは断続的に連続した）形で出現し、図２５
（ｂ）に示すように異物４１は通常孤立した形で出現す
るという統計的・経験的な知見に基づく形状認識処理に
よって傷と異物とに分類する。そして、コンピュータ５
３は、半導体ウエハ１毎に、傷と分類された画像データ
に対して隣接する傷を一つの連続した傷としてグループ
化し、このグループ化された個数を計数することによっ
て半導体ウエハ１毎の傷の数を算出して検出結果メモリ
５４に格納することができ、半導体ウエハ１毎の傷の数
の管理が可能となる。但し、このグループ化の処理は必
ずしも常に有用であるとは限らず、半導体ウエハ１毎
（全面で）の傷部の面積を管理する場合には、グループ
化の処理は必要にならないことは明らかである。このグ
ループ化の処理は、通常の画像処理のアルゴリズムとし
て知られているラベリングアルゴリズムを使って実施さ
れる。さらにこの処理はコンピュータ５３によりソフト
的に行なうと説明したが、専用のハードウエア（回路）
により実現しても良い。
【００４５】また、連続したり、非常に近接している画
像パターンに対して同じラベルを付与してグループ化す
る処理は、傷と異物の分類に用いることができる。すな
わち傷は通常複数の連続した（あるいは断続的に連続し
た）形で出現し、異物は通常孤立した形で出現するから
である。さらに、面荒れを消去した信号に対してハード
ウエアでグルーピングすることで検出結果メモリ５４の
容量を節約することができる。即ち、コンピュータ５３
は、半導体ウエハ毎に、検出結果メモリ５４に格納され
た２値化画像データを読出して、図２５に示すように、
画像処理により形状を認識して線状に伸びた傷４０であ
るか、粒子状の異物４１であるかの判定を行ない、傷４
０と判定されたときには傷を示す２値化画像データから
その傷４０の面積Ｓｓおよび最大長さＬを求めて傷の判
定基準と比較して良否の判定を行なってその結果を検出
結果メモリ５４に発生位置の座標に対応させて格納し、
異物４１と判定されたときには異物を示す２値化画像デ
ータからその異物４１の面積Ｓｆを求めて異物の判定基
準と比較して良否の判定を行なってその結果を検出結果
メモリに発生位置の座標に対応させて格納する。このよ
うに、研磨面に発生した欠陥が傷なのか、異物なのかを
認識するのは、良否の判定基準が異なると共に、傷を発
生させる研磨条件と異物を発生させる研磨条件が異なる
からである。従って、コンピュータ５３が、半導体ウエ
ハ１毎に、研磨面の傷や異物等の欠陥についての検査結
果（傷の発生状況と異物の発生状況とを区別して把握さ
れた情報である。）４５を、検出結果メモリ５４から読
出して、ネットワークを介して管理用のコンピュータ２
５０に提供することによって、管理用のコンピュータ２
５０は、傷の発生状況と異物の発生状況とを区別して把
握でき、しかもＣＭＰ装置２００の制御装置２０４から
現在のＣＭＰ条件が把握できるので、研磨面に発生した
傷や異物の原因であるＣＭＰ条件を究明することが容易
に可能となり、この究明されたＣＭＰ条件を修正すべ
く、制御装置２０４にフィードバックすることが可能と
なる。これによって、ＣＭＰ装置２００は、制御装置２
０４からの指令または制御に基いて、ＣＭＰ条件を修正
することによって、半導体ウエハ１の研磨面に傷や異物
の発生を無くして歩留まり向上を果たすことができる。
またＣＭＰ装置２００が研磨条件の設定に研磨面の面荒
れ情報も必要とするならば、制御装置２０４が傷・異物
等の検査装置２４０の処理手段２４１からその情報の提
供を管理用のコンピュータ２５０を介して受けるように
すれば良い。
像パターンに対して同じラベルを付与してグループ化す
る処理は、傷と異物の分類に用いることができる。すな
わち傷は通常複数の連続した（あるいは断続的に連続し
た）形で出現し、異物は通常孤立した形で出現するから
である。さらに、面荒れを消去した信号に対してハード
ウエアでグルーピングすることで検出結果メモリ５４の
容量を節約することができる。即ち、コンピュータ５３
は、半導体ウエハ毎に、検出結果メモリ５４に格納され
た２値化画像データを読出して、図２５に示すように、
画像処理により形状を認識して線状に伸びた傷４０であ
るか、粒子状の異物４１であるかの判定を行ない、傷４
０と判定されたときには傷を示す２値化画像データから
その傷４０の面積Ｓｓおよび最大長さＬを求めて傷の判
定基準と比較して良否の判定を行なってその結果を検出
結果メモリ５４に発生位置の座標に対応させて格納し、
異物４１と判定されたときには異物を示す２値化画像デ
ータからその異物４１の面積Ｓｆを求めて異物の判定基
準と比較して良否の判定を行なってその結果を検出結果
メモリに発生位置の座標に対応させて格納する。このよ
うに、研磨面に発生した欠陥が傷なのか、異物なのかを
認識するのは、良否の判定基準が異なると共に、傷を発
生させる研磨条件と異物を発生させる研磨条件が異なる
からである。従って、コンピュータ５３が、半導体ウエ
ハ１毎に、研磨面の傷や異物等の欠陥についての検査結
果（傷の発生状況と異物の発生状況とを区別して把握さ
れた情報である。）４５を、検出結果メモリ５４から読
出して、ネットワークを介して管理用のコンピュータ２
５０に提供することによって、管理用のコンピュータ２
５０は、傷の発生状況と異物の発生状況とを区別して把
握でき、しかもＣＭＰ装置２００の制御装置２０４から
現在のＣＭＰ条件が把握できるので、研磨面に発生した
傷や異物の原因であるＣＭＰ条件を究明することが容易
に可能となり、この究明されたＣＭＰ条件を修正すべ
く、制御装置２０４にフィードバックすることが可能と
なる。これによって、ＣＭＰ装置２００は、制御装置２
０４からの指令または制御に基いて、ＣＭＰ条件を修正
することによって、半導体ウエハ１の研磨面に傷や異物
の発生を無くして歩留まり向上を果たすことができる。
またＣＭＰ装置２００が研磨条件の設定に研磨面の面荒
れ情報も必要とするならば、制御装置２０４が傷・異物
等の検査装置２４０の処理手段２４１からその情報の提
供を管理用のコンピュータ２５０を介して受けるように
すれば良い。
【００４６】ところで、半導体ウエハ１上の平坦化され
た研磨面としては、図１および図２に示すように配線パ
ターン３０１上に絶縁膜３０３が形成されている場合
と、図３（ｅ）および図４に示すように基板（表面が絶
縁膜で形成されている場合もある。）３１１上に絶縁膜
パターン３１５と配線パターン３１７とが形成されてい
る場合と、図５（ｅ）および図６に示すようにＳｉＯ2
系の絶縁膜パターン３２５とＳｉ3Ｎ4のパターン３２２
とが形成されている場合とがある。そして半導体ウエハ
１上の平坦化された研磨面には、研磨による僅かな面荒
れが生じている。図３（ｅ）および図４に示す場合に
は、研磨面に絶縁膜パターン３１５と配線パターン３１
７とが存在することになる。しかしながら、絶縁膜パタ
ーン３１５と配線パターン３１７とは表面の反射率が相
違することになる。従って、面荒れによる絶縁膜パター
ン３１５の表面から発生する散乱回折光を検出器３４が
受光して得られる信号波形と、面荒れによる配線パター
ン３１７の表面から発生する散乱回折光を検出器３４が
受光して得られる信号波形との間において強度が相違す
ることになる。そこで、コンピュータ５３は、検出器３
４から得られる信号３７から絶縁膜パターン３１５の領
域と配線パターン３１７の領域とを判定し、配線パター
ン３１７の領域から検出器３４によって得られる信号に
対しては２値化回路５１に対して高い閾値を設定し、絶
縁膜パターン３１５の領域から検出器３４によって得ら
れる信号に対しては２値化回路５１に対して低い閾値を
設定することによって面荒れによって生じる信号を消去
することができる。なお、この場合、コンピュータ５３
が絶縁膜パターン３１５の領域と配線パターン３１７の
領域とを判定するまで、検出器３４から得られる画像信
号を記憶して所定の時間遅延させる必要がある。また、
傷についても、絶縁膜パターン３１５の表面に発生した
傷から発生する散乱光の強度は、配線パターン３１７の
表面に発生した傷から発生する散乱光の強度よりも弱く
なるが、半導体素子として支障のあるのは、前述した通
り、配線パターン３１７の表面に発生した傷であるた
め、絶縁膜パターン３１５の表面に発生した傷について
は感度が落ちて正確に認識できなかったとしても問題に
はならない。また、異物については、絶縁膜パターン３
１５と配線パターン３１７とについて同様な散乱光強度
が得られることから問題にならない。
た研磨面としては、図１および図２に示すように配線パ
ターン３０１上に絶縁膜３０３が形成されている場合
と、図３（ｅ）および図４に示すように基板（表面が絶
縁膜で形成されている場合もある。）３１１上に絶縁膜
パターン３１５と配線パターン３１７とが形成されてい
る場合と、図５（ｅ）および図６に示すようにＳｉＯ2
系の絶縁膜パターン３２５とＳｉ3Ｎ4のパターン３２２
とが形成されている場合とがある。そして半導体ウエハ
１上の平坦化された研磨面には、研磨による僅かな面荒
れが生じている。図３（ｅ）および図４に示す場合に
は、研磨面に絶縁膜パターン３１５と配線パターン３１
７とが存在することになる。しかしながら、絶縁膜パタ
ーン３１５と配線パターン３１７とは表面の反射率が相
違することになる。従って、面荒れによる絶縁膜パター
ン３１５の表面から発生する散乱回折光を検出器３４が
受光して得られる信号波形と、面荒れによる配線パター
ン３１７の表面から発生する散乱回折光を検出器３４が
受光して得られる信号波形との間において強度が相違す
ることになる。そこで、コンピュータ５３は、検出器３
４から得られる信号３７から絶縁膜パターン３１５の領
域と配線パターン３１７の領域とを判定し、配線パター
ン３１７の領域から検出器３４によって得られる信号に
対しては２値化回路５１に対して高い閾値を設定し、絶
縁膜パターン３１５の領域から検出器３４によって得ら
れる信号に対しては２値化回路５１に対して低い閾値を
設定することによって面荒れによって生じる信号を消去
することができる。なお、この場合、コンピュータ５３
が絶縁膜パターン３１５の領域と配線パターン３１７の
領域とを判定するまで、検出器３４から得られる画像信
号を記憶して所定の時間遅延させる必要がある。また、
傷についても、絶縁膜パターン３１５の表面に発生した
傷から発生する散乱光の強度は、配線パターン３１７の
表面に発生した傷から発生する散乱光の強度よりも弱く
なるが、半導体素子として支障のあるのは、前述した通
り、配線パターン３１７の表面に発生した傷であるた
め、絶縁膜パターン３１５の表面に発生した傷について
は感度が落ちて正確に認識できなかったとしても問題に
はならない。また、異物については、絶縁膜パターン３
１５と配線パターン３１７とについて同様な散乱光強度
が得られることから問題にならない。
【００４７】ところで、上記説明では、面荒れによって
生じる信号を消去するために、絶縁膜パターン３１５の
領域と配線パターン３１７の領域とで閾値を変えるよう
にしたが、絶縁膜パターン３１５の表面に発生した傷に
ついて認識できなくても良ければ、領域に関係無く配線
パターン３１７の表面に発生した面荒れを消去できる高
い閾値に設定すればよい。これにより、コンピュータ５
３による絶縁膜パターン３１５の領域と配線パターン３
１７の領域との判定および閾値の変更が不要となる。以
上説明したように、図３（ｅ）および図４に示す場合に
おいて、研磨面に発生した異物や傷について、検査する
ことが可能となる。図５（ｅ）および図６に示す場合に
は、研磨面に絶縁膜パターン３２５とＳｉ3Ｎ4層３２２
とが存在することになる。しかし、絶縁膜パターン３２
５もＳｉ3Ｎ4層３２２も照明光に対して同じような特性
を示すことによって、図２４（ｃ）、（ｄ）に示すよう
な閾値１１１によって面荒れによって生じる信号を消去
することができ、その結果研磨面における異物や傷につ
いて、検査することが可能となる。特に素子分離構造を
作るために要求されるのは、図６に示すようにＳｉ3Ｎ4
層３２２に傷３２９が発生しないことであるので、この
傷３２９が確実に検出できるように、閾値等の感度を設
定すれば良い。なお、図２３に示す傷・異物等の欠陥検
査装置２４０における照明光の光源としては、アルゴン
レーザ１１である必要はなく、他の波長のレーザ光源、
例えば、ヘリウムネオンレーザ、赤色の半導体レーザ
（ガリウムアルミニウム砒素化合物半導体レーザ）、Ｓ
ＨＧ（２次高調波）を用いた光源、キセノンランプ、水
銀ランプ等の放電管光源、ハロゲンランプ等のフィラメ
ントランプであってよい。
生じる信号を消去するために、絶縁膜パターン３１５の
領域と配線パターン３１７の領域とで閾値を変えるよう
にしたが、絶縁膜パターン３１５の表面に発生した傷に
ついて認識できなくても良ければ、領域に関係無く配線
パターン３１７の表面に発生した面荒れを消去できる高
い閾値に設定すればよい。これにより、コンピュータ５
３による絶縁膜パターン３１５の領域と配線パターン３
１７の領域との判定および閾値の変更が不要となる。以
上説明したように、図３（ｅ）および図４に示す場合に
おいて、研磨面に発生した異物や傷について、検査する
ことが可能となる。図５（ｅ）および図６に示す場合に
は、研磨面に絶縁膜パターン３２５とＳｉ3Ｎ4層３２２
とが存在することになる。しかし、絶縁膜パターン３２
５もＳｉ3Ｎ4層３２２も照明光に対して同じような特性
を示すことによって、図２４（ｃ）、（ｄ）に示すよう
な閾値１１１によって面荒れによって生じる信号を消去
することができ、その結果研磨面における異物や傷につ
いて、検査することが可能となる。特に素子分離構造を
作るために要求されるのは、図６に示すようにＳｉ3Ｎ4
層３２２に傷３２９が発生しないことであるので、この
傷３２９が確実に検出できるように、閾値等の感度を設
定すれば良い。なお、図２３に示す傷・異物等の欠陥検
査装置２４０における照明光の光源としては、アルゴン
レーザ１１である必要はなく、他の波長のレーザ光源、
例えば、ヘリウムネオンレーザ、赤色の半導体レーザ
（ガリウムアルミニウム砒素化合物半導体レーザ）、Ｓ
ＨＧ（２次高調波）を用いた光源、キセノンランプ、水
銀ランプ等の放電管光源、ハロゲンランプ等のフィラメ
ントランプであってよい。
【００４８】また、空間フィルタ３３、２分の１波長板
１３、偏光素子１４、３２は必ずしも必要ではない。こ
れらのフィルタは、傷の形状の分類、異物あるいは欠陥
といった凹凸形状の分類等に用いるものである。具体的
には、照射光としてＳ偏光（電界ベクトルが入射面に垂
直な光束）を用いることで、半導体ウエハ１の表面（研
磨面）の面荒れが軽減され、異物、スクラッチ・傷の検
出感度を向上させることができる。逆に、Ｐ偏光（電界
ベクトルが入射面に平行な光束）にすることにより、表
面の面荒れを高感度で検出することができる。これらの
モードは、評価されるべき対象物に応じて選択されるも
のである。図２６には、図２３に示す傷・異物等の欠陥
検査装置２４０において、照明を２方向照明にした場合
を模式的に示す。図２３に示す実施例では、照明の入射
面に垂直な方向に近い方向を持つ傷が強調され検出され
る。そこで図２６に示したように互いに直角な方向１０
１、１０２、１０３、１０４から斜め照明することによ
りこの指向性は軽減される。もちろん４方向でなく、直
角な２方向１０１、１０２でもよい。また直角でない方
向も含めて４方向１０３、１０５、１０６、１０４でも
良い。しかしながら照明光束２（１０７）を実現すると
いう立場からは、先に示した直角な２方向あるいは４方
向が望ましい。また、図２７には、図２３に示す傷・異
物等の欠陥検査装置２４０において、全方向から照明す
る手法を示す。この実施例は、光源１１、ビームエキス
パンダ１８、１９、中央をくり貫いたミラー３８より構
成される照明光学系と、対物レンズ３１、結像レンズ３
７、検出器３４より構成される検出光学系と、図２３に
示すステージ系７０、およびデータ処理系２４１より構
成される。
１３、偏光素子１４、３２は必ずしも必要ではない。こ
れらのフィルタは、傷の形状の分類、異物あるいは欠陥
といった凹凸形状の分類等に用いるものである。具体的
には、照射光としてＳ偏光（電界ベクトルが入射面に垂
直な光束）を用いることで、半導体ウエハ１の表面（研
磨面）の面荒れが軽減され、異物、スクラッチ・傷の検
出感度を向上させることができる。逆に、Ｐ偏光（電界
ベクトルが入射面に平行な光束）にすることにより、表
面の面荒れを高感度で検出することができる。これらの
モードは、評価されるべき対象物に応じて選択されるも
のである。図２６には、図２３に示す傷・異物等の欠陥
検査装置２４０において、照明を２方向照明にした場合
を模式的に示す。図２３に示す実施例では、照明の入射
面に垂直な方向に近い方向を持つ傷が強調され検出され
る。そこで図２６に示したように互いに直角な方向１０
１、１０２、１０３、１０４から斜め照明することによ
りこの指向性は軽減される。もちろん４方向でなく、直
角な２方向１０１、１０２でもよい。また直角でない方
向も含めて４方向１０３、１０５、１０６、１０４でも
良い。しかしながら照明光束２（１０７）を実現すると
いう立場からは、先に示した直角な２方向あるいは４方
向が望ましい。また、図２７には、図２３に示す傷・異
物等の欠陥検査装置２４０において、全方向から照明す
る手法を示す。この実施例は、光源１１、ビームエキス
パンダ１８、１９、中央をくり貫いたミラー３８より構
成される照明光学系と、対物レンズ３１、結像レンズ３
７、検出器３４より構成される検出光学系と、図２３に
示すステージ系７０、およびデータ処理系２４１より構
成される。
【００４９】この実施例では、照明光学系により半導体
ウエハ１の表面（研磨面）上の１点が全方位から照明さ
れる。半導体ウエハ１の表面から反射した光は、中央を
くり貫いたミラー３８により０次反射光が遮光され、傷
や異物等の欠陥からの散乱光のみがミラー３８を通って
結像レンズ３７によって検出器３４に結像されて検出さ
れる。この方法では、半導体ウエハ１の表面上の１点の
みの照明であるから、θステージを回転させながらｘス
テージを走査することにより、照明光束を半導体ウエハ
１の表面に対して螺旋状に走査するのが効率的である。
従って、ステージ系にはｘｚθステージ系を用いてい
る。もちろん、ステージ系は図２３に示すｘｙｚステー
ジであっても本質的な問題ではないのは言うまでもな
い。また、データ処理系２４１等の構成は図２３のもの
と等価である。この方法では、全方向から照明するた
め、図２３に示した方法よりさらに、傷等の検出で、指
向性が軽減される。
ウエハ１の表面（研磨面）上の１点が全方位から照明さ
れる。半導体ウエハ１の表面から反射した光は、中央を
くり貫いたミラー３８により０次反射光が遮光され、傷
や異物等の欠陥からの散乱光のみがミラー３８を通って
結像レンズ３７によって検出器３４に結像されて検出さ
れる。この方法では、半導体ウエハ１の表面上の１点の
みの照明であるから、θステージを回転させながらｘス
テージを走査することにより、照明光束を半導体ウエハ
１の表面に対して螺旋状に走査するのが効率的である。
従って、ステージ系にはｘｚθステージ系を用いてい
る。もちろん、ステージ系は図２３に示すｘｙｚステー
ジであっても本質的な問題ではないのは言うまでもな
い。また、データ処理系２４１等の構成は図２３のもの
と等価である。この方法では、全方向から照明するた
め、図２３に示した方法よりさらに、傷等の検出で、指
向性が軽減される。
【００５０】次に、傷・異物等の欠陥検査装置２２０の
実施例について、図２８〜図３１を用いて具体的に説明
する。この実施例は、ＣＭＰ装置２００で研磨された半
導体ウエハ１は洗浄装置２３０によって洗浄するまで
は、液中に保管されることを利用して、液中において研
磨面上の傷や異物等の欠陥を検査するものである。図２
８は、液中での研磨面上の傷や異物等の欠陥を検査する
傷・異物等の欠陥検査装置２２０の実施例を示した概略
構成図である。この実施例は、図２３とほぼ同様な構成
である。槽３の液中の中に半導体ウエハ１を載置するス
テージ７１を備え、照明系１０は槽３の外側に設け、検
出系３０はケーシング３６に納めるように構成する。処
理手段２４１については、図２３と同様である。従っ
て、照明系１０からの照明光は照明用窓１８を通して液
中の半導体ウエハ１の表面（研磨面）に照射し、液中の
半導体ウエハ１の表面からの散乱光を検出用窓３５を通
して検出光学系３０で検出する。半導体ウエハ１が液中
に存在するためウエハを載置するステージは固定で、静
止した半導体ウエハ１に対し、照明光学系１０と検出光
学系３０を走査する構成が望ましいが、勿論ステージを
走査する構成であっても良い。また、照明用窓１８、検
出用窓３５は、液体への光の入射の際、液表面の揺らぎ
により照明、検出光がゆがむのを避けるためのものであ
る。
実施例について、図２８〜図３１を用いて具体的に説明
する。この実施例は、ＣＭＰ装置２００で研磨された半
導体ウエハ１は洗浄装置２３０によって洗浄するまで
は、液中に保管されることを利用して、液中において研
磨面上の傷や異物等の欠陥を検査するものである。図２
８は、液中での研磨面上の傷や異物等の欠陥を検査する
傷・異物等の欠陥検査装置２２０の実施例を示した概略
構成図である。この実施例は、図２３とほぼ同様な構成
である。槽３の液中の中に半導体ウエハ１を載置するス
テージ７１を備え、照明系１０は槽３の外側に設け、検
出系３０はケーシング３６に納めるように構成する。処
理手段２４１については、図２３と同様である。従っ
て、照明系１０からの照明光は照明用窓１８を通して液
中の半導体ウエハ１の表面（研磨面）に照射し、液中の
半導体ウエハ１の表面からの散乱光を検出用窓３５を通
して検出光学系３０で検出する。半導体ウエハ１が液中
に存在するためウエハを載置するステージは固定で、静
止した半導体ウエハ１に対し、照明光学系１０と検出光
学系３０を走査する構成が望ましいが、勿論ステージを
走査する構成であっても良い。また、照明用窓１８、検
出用窓３５は、液体への光の入射の際、液表面の揺らぎ
により照明、検出光がゆがむのを避けるためのものであ
る。
【００５１】この方法は、研磨された半導体ウエハ１が
液中に保管されるためこの保管中に検査できるという効
果がある。また、液を半導体ウエハの表面の平坦化膜の
屈折率より大きくすることで、以下に説明する全反射の
現象を積極的に用いることができる。平坦化膜が屈折率
１．４６０２の石英系を用いた場合、液体としてたとえ
ば、屈折率１．５８６のアニリン、屈折率１．４７３の
グリセリン、屈折率１．４６０７の４塩化炭素、屈折率
１．７３７のジョードメタン、屈折率１．５１６のセダ
油、屈折率１．４８のパラフィン油、屈折率１．６６の
α−ブロモナフタレン、屈折率１．５０１２のベンゼン
等が考えられる。図２９に全反射が生じている際の異物
あるいは傷の検出の様子を示す。屈折率ｎ１の媒質から
屈折率ｎ２（ｎ１＞ｎ２）の媒質に光が入射する際、ｓ
ｉｎθ２＝（ｎ１／ｎ２）・ｓｉｎθ１＞１となる、θ
１が存在する。θ１がこの値より大きい場合、全反射が
起こる。この場合、平坦化のための酸化膜の内部にパタ
ーンが形成されている場合でも、内部に光が届かないた
め、内部パターンの影響をなくすことができ、検出感度
を飛躍的に向上させることができる。表面に異物あるい
は、欠陥が存在した場合、上記の条件が崩れ光が散乱す
るため、全くの暗い背景に対して、異物あるいは欠陥が
光ることになる。
液中に保管されるためこの保管中に検査できるという効
果がある。また、液を半導体ウエハの表面の平坦化膜の
屈折率より大きくすることで、以下に説明する全反射の
現象を積極的に用いることができる。平坦化膜が屈折率
１．４６０２の石英系を用いた場合、液体としてたとえ
ば、屈折率１．５８６のアニリン、屈折率１．４７３の
グリセリン、屈折率１．４６０７の４塩化炭素、屈折率
１．７３７のジョードメタン、屈折率１．５１６のセダ
油、屈折率１．４８のパラフィン油、屈折率１．６６の
α−ブロモナフタレン、屈折率１．５０１２のベンゼン
等が考えられる。図２９に全反射が生じている際の異物
あるいは傷の検出の様子を示す。屈折率ｎ１の媒質から
屈折率ｎ２（ｎ１＞ｎ２）の媒質に光が入射する際、ｓ
ｉｎθ２＝（ｎ１／ｎ２）・ｓｉｎθ１＞１となる、θ
１が存在する。θ１がこの値より大きい場合、全反射が
起こる。この場合、平坦化のための酸化膜の内部にパタ
ーンが形成されている場合でも、内部に光が届かないた
め、内部パターンの影響をなくすことができ、検出感度
を飛躍的に向上させることができる。表面に異物あるい
は、欠陥が存在した場合、上記の条件が崩れ光が散乱す
るため、全くの暗い背景に対して、異物あるいは欠陥が
光ることになる。
【００５２】図３０に図２９に示す表面での反射率を示
す。Ｐ偏光４７及びＳ偏光４８の時の値をそれぞれ示
す。図３１に、別の実施例を示す。この実施例は、照明
窓１８を介し光を半導体ウエハ１の表面の全面あるいは
一部に照射し、検出窓３５を介し照明した領域を２次元
の検出器３４上に結像レンズ３１により結像させた構成
である。本実施例も上記の全反射の条件を用いている。
この全反射の条件を用いることにより下地パターンの影
響を除けるため、検出の画素サイズを大きくでき、この
ような２次元センサ３４を用いても広い領域を一度に検
査できる。たとえば、１０００×１０００画素のＣＣＤ
カメラを用いると７ミクロン画素で７ｍｍ×７ｍｍの領
域を検査できる。これは、傷あるいは、面あれのモニタ
として十分な面積である。さらに、検査面積を広げたい
場合には、画素サイズを大きくするか、ステップアンド
リピートで、検査エリアを大きくしても良い。また、検
査エリアを犠牲にして画素サイズを小さくし、検出感度
を上げても良い。
す。Ｐ偏光４７及びＳ偏光４８の時の値をそれぞれ示
す。図３１に、別の実施例を示す。この実施例は、照明
窓１８を介し光を半導体ウエハ１の表面の全面あるいは
一部に照射し、検出窓３５を介し照明した領域を２次元
の検出器３４上に結像レンズ３１により結像させた構成
である。本実施例も上記の全反射の条件を用いている。
この全反射の条件を用いることにより下地パターンの影
響を除けるため、検出の画素サイズを大きくでき、この
ような２次元センサ３４を用いても広い領域を一度に検
査できる。たとえば、１０００×１０００画素のＣＣＤ
カメラを用いると７ミクロン画素で７ｍｍ×７ｍｍの領
域を検査できる。これは、傷あるいは、面あれのモニタ
として十分な面積である。さらに、検査面積を広げたい
場合には、画素サイズを大きくするか、ステップアンド
リピートで、検査エリアを大きくしても良い。また、検
査エリアを犠牲にして画素サイズを小さくし、検出感度
を上げても良い。
【００５３】次に、傷・異物等の欠陥検査装置２４０の
処理手段２４１から得られる傷・異物等の欠陥検査デー
タおよび完成されたテスタ２５０の処理手段２５１から
得られる半導体素子の電気的特性データに基いて半導体
ウエハ１の製造ライン４００についての管理用コンピュ
ータ２５０による生産管理について図３２〜図３９を用
いて説明する。図３２は、本発明に係る半導体ウエハ１
の製造ライン４００についての管理用コンピュータ２５
０による生産管理についての全体的な構成を示す図であ
る。図７にも同様な構成を示している。半導体ウエハ１
の製造ライン４００は、代表的に、スパッタ等の金属成
膜工程、レジストパターン形成工程（レジスト塗布工
程、露光工程、および現像工程等からなる。）、および
エッチング工程（レジストパターン除去工程も含む）か
らなる配線パターン３０１を形成する配線パターン形成
工程４０１と、配線パターン３０１上にＣＶＤ装置等に
よって絶縁膜３０３を形成する絶縁膜形成工程４０２
と、該絶縁膜形成工程４０２で形成された絶縁膜３０３
の表面を平坦化するためにＣＭＰ装置２００によって研
磨して洗浄装置２３０によって洗浄する研磨工程４０３
と、スパッタ等の金属成膜工程、レジストパターン形成
工程（レジスト塗布工程、露光工程、および現像工程等
からなる。）、およびエッチング工程（レジストパター
ン除去工程も含む）からなり、前記研磨工程で平坦化さ
れた絶縁膜３０３上に配線パターン３０１を形成する配
線パターン形成工程４０４と、該配線パターン形成工程
４０４で形成された配線パターン３０２上に絶縁膜や保
護膜３０４をＣＶＤ装置等によって形成する絶縁膜形成
工程４０５とから構成される。即ち、配線パターン形成
工程４０１および配線パターン形成工程４０４において
は、スパッタ装置、レジスト塗布装置、露光装置、エッ
チング装置等が用いられる。また絶縁膜形成工程４０２
および絶縁膜形成工程４０５は、ＣＶＤ装置等が用いら
れる。４１１、４１２、４１３（２０４）、４１４、４
１５は、各工程に備えられた装置を制御する制御装置を
示す。従って、制御装置４１１、４１２、４１３（２０
４）、４１４、４１５からは、投入される半導体ウエハ
１毎に対して成膜、エッチング、露光、研磨等の製造条
件が得られる。傷・異物等の欠陥検査装置２４０は、半
導体ウエハ１の製造ライン４００における所望の工程
（工程内でも良い。）４０１、４０３、４０４から４２
１、４２２、４２３で示すようにサンプリングされた傷
・異物等の欠陥を検査する必要のある半導体ウエハ１に
対して傷・異物等の欠陥の検査が行なわれる。図７にお
いては、傷・異物等の欠陥検査装置２４０は、ＣＭＰ装
置２００によって研磨され、洗浄装置２３０によって洗
浄された半導体ウエハ１の表面に対して傷・異物等の欠
陥を検査することについて説明したが、図３２において
は、傷・異物等の欠陥検査装置２４０は、製造ライン４
００を構成する所望の装置（設備）から得られる半導体
ウエハ１を全数またはロット単位または所定の枚数単位
でサンプリングして、その半導体ウエハ１の表面に発生
した傷・異物等の欠陥を検査する。またこの傷・異物等
の欠陥検査装置２４０は、製造ライン４００において、
必要とする工程の間に設置しても良い。この場合傷・異
物等の欠陥検査装置２４０の台数は、増加するが、定常
的に半導体ウエハ１の表面に発生した傷・異物等の欠陥
を検査することができる。
処理手段２４１から得られる傷・異物等の欠陥検査デー
タおよび完成されたテスタ２５０の処理手段２５１から
得られる半導体素子の電気的特性データに基いて半導体
ウエハ１の製造ライン４００についての管理用コンピュ
ータ２５０による生産管理について図３２〜図３９を用
いて説明する。図３２は、本発明に係る半導体ウエハ１
の製造ライン４００についての管理用コンピュータ２５
０による生産管理についての全体的な構成を示す図であ
る。図７にも同様な構成を示している。半導体ウエハ１
の製造ライン４００は、代表的に、スパッタ等の金属成
膜工程、レジストパターン形成工程（レジスト塗布工
程、露光工程、および現像工程等からなる。）、および
エッチング工程（レジストパターン除去工程も含む）か
らなる配線パターン３０１を形成する配線パターン形成
工程４０１と、配線パターン３０１上にＣＶＤ装置等に
よって絶縁膜３０３を形成する絶縁膜形成工程４０２
と、該絶縁膜形成工程４０２で形成された絶縁膜３０３
の表面を平坦化するためにＣＭＰ装置２００によって研
磨して洗浄装置２３０によって洗浄する研磨工程４０３
と、スパッタ等の金属成膜工程、レジストパターン形成
工程（レジスト塗布工程、露光工程、および現像工程等
からなる。）、およびエッチング工程（レジストパター
ン除去工程も含む）からなり、前記研磨工程で平坦化さ
れた絶縁膜３０３上に配線パターン３０１を形成する配
線パターン形成工程４０４と、該配線パターン形成工程
４０４で形成された配線パターン３０２上に絶縁膜や保
護膜３０４をＣＶＤ装置等によって形成する絶縁膜形成
工程４０５とから構成される。即ち、配線パターン形成
工程４０１および配線パターン形成工程４０４において
は、スパッタ装置、レジスト塗布装置、露光装置、エッ
チング装置等が用いられる。また絶縁膜形成工程４０２
および絶縁膜形成工程４０５は、ＣＶＤ装置等が用いら
れる。４１１、４１２、４１３（２０４）、４１４、４
１５は、各工程に備えられた装置を制御する制御装置を
示す。従って、制御装置４１１、４１２、４１３（２０
４）、４１４、４１５からは、投入される半導体ウエハ
１毎に対して成膜、エッチング、露光、研磨等の製造条
件が得られる。傷・異物等の欠陥検査装置２４０は、半
導体ウエハ１の製造ライン４００における所望の工程
（工程内でも良い。）４０１、４０３、４０４から４２
１、４２２、４２３で示すようにサンプリングされた傷
・異物等の欠陥を検査する必要のある半導体ウエハ１に
対して傷・異物等の欠陥の検査が行なわれる。図７にお
いては、傷・異物等の欠陥検査装置２４０は、ＣＭＰ装
置２００によって研磨され、洗浄装置２３０によって洗
浄された半導体ウエハ１の表面に対して傷・異物等の欠
陥を検査することについて説明したが、図３２において
は、傷・異物等の欠陥検査装置２４０は、製造ライン４
００を構成する所望の装置（設備）から得られる半導体
ウエハ１を全数またはロット単位または所定の枚数単位
でサンプリングして、その半導体ウエハ１の表面に発生
した傷・異物等の欠陥を検査する。またこの傷・異物等
の欠陥検査装置２４０は、製造ライン４００において、
必要とする工程の間に設置しても良い。この場合傷・異
物等の欠陥検査装置２４０の台数は、増加するが、定常
的に半導体ウエハ１の表面に発生した傷・異物等の欠陥
を検査することができる。
【００５４】４３０は、動作試験が可能なほぼ完成した
半導体素子に対して電気的な特性の検査を行なうテスタ
である。４３１はテスタ４３０における電気的な特性の
検査処理を行なうコンピュータ等によって構成された処
理手段である。従って、テスタ４３０の処理手段４３１
は、半導体ウエハ１毎における半導体素子（半導体チッ
プ）の電気的な特性結果を得ることができる。管理用コ
ンピュータ２５０は、傷・異物等の欠陥検査装置２４０
の処理手段２４１、テスタ４３０の処理手段４３１、製
造装置の制御装置４１１、４１２、４１３（２０４）、
４１４、４１５とネットワーク４０９で接続されてい
る。従って、管理用コンピュータ２５０は、テスタ４３
０の処理手段４３１から半導体ウエハ１毎における半導
体素子（半導体チップ）の電気的な特性結果が得られ、
半導体ウエハ単位での歩留まりを算出することができ
る。更に管理用コンピュータ２５０は、傷・異物等の欠
陥検査装置２４０の処理手段２４１から製造工程毎の半
導体ウエハ１毎の表面に発生した傷や異物について弁別
して発生位置の座標も含めて得ることができる。即ち、
製造工程毎に表面に発生した傷や異物を検出するために
は、図３３（ａ）に示すある製造工程に投入される前の
半導体ウエハ１の表面に存在する傷や異物４４１と図３
３（ｂ）に示す投入された後（上記ある製造工程で製造
された後）の半導体ウエハ１の表面に存在する傷や異物
４４１、４４２とを比較して、同じ位置座標に検出され
たのは投入される前の１つ前の工程或いは全ての前工程
において発生した傷や異物４４１と判定して消去し、異
なる位置座標に新たに検出されたのはこのある製造工程
によって発生した傷や異物４４２と判定する。これらの
判定処理は、傷・異物等の欠陥検査装置２４０の処理手
段２４１で行なっても良い。
半導体素子に対して電気的な特性の検査を行なうテスタ
である。４３１はテスタ４３０における電気的な特性の
検査処理を行なうコンピュータ等によって構成された処
理手段である。従って、テスタ４３０の処理手段４３１
は、半導体ウエハ１毎における半導体素子（半導体チッ
プ）の電気的な特性結果を得ることができる。管理用コ
ンピュータ２５０は、傷・異物等の欠陥検査装置２４０
の処理手段２４１、テスタ４３０の処理手段４３１、製
造装置の制御装置４１１、４１２、４１３（２０４）、
４１４、４１５とネットワーク４０９で接続されてい
る。従って、管理用コンピュータ２５０は、テスタ４３
０の処理手段４３１から半導体ウエハ１毎における半導
体素子（半導体チップ）の電気的な特性結果が得られ、
半導体ウエハ単位での歩留まりを算出することができ
る。更に管理用コンピュータ２５０は、傷・異物等の欠
陥検査装置２４０の処理手段２４１から製造工程毎の半
導体ウエハ１毎の表面に発生した傷や異物について弁別
して発生位置の座標も含めて得ることができる。即ち、
製造工程毎に表面に発生した傷や異物を検出するために
は、図３３（ａ）に示すある製造工程に投入される前の
半導体ウエハ１の表面に存在する傷や異物４４１と図３
３（ｂ）に示す投入された後（上記ある製造工程で製造
された後）の半導体ウエハ１の表面に存在する傷や異物
４４１、４４２とを比較して、同じ位置座標に検出され
たのは投入される前の１つ前の工程或いは全ての前工程
において発生した傷や異物４４１と判定して消去し、異
なる位置座標に新たに検出されたのはこのある製造工程
によって発生した傷や異物４４２と判定する。これらの
判定処理は、傷・異物等の欠陥検査装置２４０の処理手
段２４１で行なっても良い。
【００５５】即ち、管理用コンピュータ２５０は、傷・
異物等の欠陥検査装置２４０の処理手段２４１から得ら
れる製造工程毎の半導体ウエハ１毎の表面に発生した発
生位置の座標も含めた異物の情報と、テスタ４３０の処
理手段４３１から得られる半導体ウエハ１毎における半
導体素子（半導体チップ）の電気的な特性結果の情報と
から、製造工程毎に、図３４〜図３６に示すようなウエ
ハ単位での異物の存在するチップ数に対する異物無チッ
プと異物有チップとの各々にける歩留まりを算出するこ
とができる。図３４〜図３６の各々は、ある製造工程に
おいて、所定の枚数の半導体ウエハに亘っての、ウエハ
単位での異物の存在するチップ数における異物無チップ
の歩留まりと異物有チップの歩留まりとの関係を示した
ものである。図３４に示す場合は、ウエハ単位におい
て、異物の存在するチップ数（異物有チップ数）が増加
するに従って異物有チップの歩留まり（１枚のウエハか
ら得られる全チップ数に対する異物有チップの良品率：
異物無チップは全て良品として取り扱う。）は低下し、
異物の存在するチップ数（異物有チップ数）が増加して
も異物無チップの歩留まり（１枚のウエハから得られる
異物無チップの全数に対する異物無チップの良品率）は
高い一定の値であることを示す。即ち、ある製造工程か
ら、図３４に示すデータが得られた場合、異物が正常に
検出されていることがわかると共に、異物が主な不良原
因と判定することができ、、その結果を表示手段２５２
に表示することもできる。
異物等の欠陥検査装置２４０の処理手段２４１から得ら
れる製造工程毎の半導体ウエハ１毎の表面に発生した発
生位置の座標も含めた異物の情報と、テスタ４３０の処
理手段４３１から得られる半導体ウエハ１毎における半
導体素子（半導体チップ）の電気的な特性結果の情報と
から、製造工程毎に、図３４〜図３６に示すようなウエ
ハ単位での異物の存在するチップ数に対する異物無チッ
プと異物有チップとの各々にける歩留まりを算出するこ
とができる。図３４〜図３６の各々は、ある製造工程に
おいて、所定の枚数の半導体ウエハに亘っての、ウエハ
単位での異物の存在するチップ数における異物無チップ
の歩留まりと異物有チップの歩留まりとの関係を示した
ものである。図３４に示す場合は、ウエハ単位におい
て、異物の存在するチップ数（異物有チップ数）が増加
するに従って異物有チップの歩留まり（１枚のウエハか
ら得られる全チップ数に対する異物有チップの良品率：
異物無チップは全て良品として取り扱う。）は低下し、
異物の存在するチップ数（異物有チップ数）が増加して
も異物無チップの歩留まり（１枚のウエハから得られる
異物無チップの全数に対する異物無チップの良品率）は
高い一定の値であることを示す。即ち、ある製造工程か
ら、図３４に示すデータが得られた場合、異物が正常に
検出されていることがわかると共に、異物が主な不良原
因と判定することができ、、その結果を表示手段２５２
に表示することもできる。
【００５６】図３５に示す場合は、ウエハ単位におい
て、異物の存在するチップ数（異物有チップ数）が増加
するに従って異物有チップの歩留まり（１枚のウエハか
ら得られる全チップ数に対する異物有チップの良品率：
異物無チップは全て良品として取り扱う。）は低下し、
異物の存在するチップ数（異物有チップ数）が増加する
に従って異物無チップの歩留まり（１枚のウエハから得
られる異物無チップの全数に対する異物無チップの良品
率）も低下していることを示す。即ち、異物無チップの
歩留まりも異物の存在するチップ数（異物有チップ数）
に関係していることから、異物無チップ上に異物が存在
しているのに係らず、検出できていないことを示す。従
って、ある製造工程から、図３５に示すデータが得られ
た場合、異物が正常に検出できていないことがわかると
共に、異物が主な不良原因と判定することができ、その
結果を表示手段２５２に表示することもできる。管理用
コンピュータ２５０が図３５に示す結果が得られたら、
傷・異物等の欠陥検査装置２４０の処理手段２４１にフ
ィードバックして、見落とし無く検査できるように感度
調整などをする必要がある。或いは、さらに高感度の異
物検査装置を用いる必要がある。具体的には、検査時間
を長くする、または光あるいはＳＥＭ式の外観検査装置
を用いる等の対策が考えられる。
て、異物の存在するチップ数（異物有チップ数）が増加
するに従って異物有チップの歩留まり（１枚のウエハか
ら得られる全チップ数に対する異物有チップの良品率：
異物無チップは全て良品として取り扱う。）は低下し、
異物の存在するチップ数（異物有チップ数）が増加する
に従って異物無チップの歩留まり（１枚のウエハから得
られる異物無チップの全数に対する異物無チップの良品
率）も低下していることを示す。即ち、異物無チップの
歩留まりも異物の存在するチップ数（異物有チップ数）
に関係していることから、異物無チップ上に異物が存在
しているのに係らず、検出できていないことを示す。従
って、ある製造工程から、図３５に示すデータが得られ
た場合、異物が正常に検出できていないことがわかると
共に、異物が主な不良原因と判定することができ、その
結果を表示手段２５２に表示することもできる。管理用
コンピュータ２５０が図３５に示す結果が得られたら、
傷・異物等の欠陥検査装置２４０の処理手段２４１にフ
ィードバックして、見落とし無く検査できるように感度
調整などをする必要がある。或いは、さらに高感度の異
物検査装置を用いる必要がある。具体的には、検査時間
を長くする、または光あるいはＳＥＭ式の外観検査装置
を用いる等の対策が考えられる。
【００５７】図３６に示す場合は、ウエハ単位におい
て、異物の存在するチップ数（異物有チップ数）が増加
するに従って異物有チップの歩留まりは低下し、異物の
存在するチップ数（異物有チップ数）が増加しても異物
無チップの歩留まりは異物有チップの歩留まりと同様に
低くほぼ一定の値であることを示す。即ち、異物無チッ
プの歩留まりも異物の存在するチップ数（異物有チップ
数）に関係せずに、歩留まりを下げていることからし
て、歩留まりを下げている不良原因が異物以外（例えば
プロセス要因）にもあることを示している。もし、異物
有チップの歩留まりも異物の存在するチップ数（異物有
チップ数）に関係せずに一定であれば、歩留まりを下げ
ている不良原因が異物以外であることがわかる。従っ
て、ある製造工程から、図３６に示すデータが得られた
場合、歩留まりを下げている不良原因が異物以外（例え
ばプロセス要因）にもあると判定することができ、その
結果を表示手段２５２に表示することもできる。
て、異物の存在するチップ数（異物有チップ数）が増加
するに従って異物有チップの歩留まりは低下し、異物の
存在するチップ数（異物有チップ数）が増加しても異物
無チップの歩留まりは異物有チップの歩留まりと同様に
低くほぼ一定の値であることを示す。即ち、異物無チッ
プの歩留まりも異物の存在するチップ数（異物有チップ
数）に関係せずに、歩留まりを下げていることからし
て、歩留まりを下げている不良原因が異物以外（例えば
プロセス要因）にもあることを示している。もし、異物
有チップの歩留まりも異物の存在するチップ数（異物有
チップ数）に関係せずに一定であれば、歩留まりを下げ
ている不良原因が異物以外であることがわかる。従っ
て、ある製造工程から、図３６に示すデータが得られた
場合、歩留まりを下げている不良原因が異物以外（例え
ばプロセス要因）にもあると判定することができ、その
結果を表示手段２５２に表示することもできる。
【００５８】また管理用コンピュータ２５０は、傷・異
物等の欠陥検査装置２４０の処理手段２４１から得られ
る製造工程毎の半導体ウエハ毎の表面に発生した発生位
置の座標も含めた異物の情報と、テスタ４３０の処理手
段４３１から得られる半導体ウエハ１毎における半導体
素子（半導体チップ）の電気的な特性結果の情報とか
ら、製造工程毎に、図３７に示すようなロット単位での
異物の存在するチップ数（異物有チップ数）の変化と異
物無チップについて歩留まりの変化と異物有チップにつ
いての歩留まりの変化を算出することができる。異物有
チップについての歩留まりは、本来異物有チップ数と相
関関係があるはずである。即ち、異物有チップ数が減少
すれば、異物有チップについての歩留まりは向上し、有
チップ数が増加すれば、異物有チップについての歩留ま
りは悪くなるはずである。他方、異物について確実に検
査できている場合には、異物無チップについての歩留ま
りは、異物有チップ数と相関関係がないはずである。従
って、異物について確実に検査できていると仮定した場
合、異物無チップについての歩留まりが異物有チップ数
と相関がとれない場合には、異物無チップについて歩留
まりを下げている原因として異物以外（例えばプロセス
要因）であることを判定することができる。
物等の欠陥検査装置２４０の処理手段２４１から得られ
る製造工程毎の半導体ウエハ毎の表面に発生した発生位
置の座標も含めた異物の情報と、テスタ４３０の処理手
段４３１から得られる半導体ウエハ１毎における半導体
素子（半導体チップ）の電気的な特性結果の情報とか
ら、製造工程毎に、図３７に示すようなロット単位での
異物の存在するチップ数（異物有チップ数）の変化と異
物無チップについて歩留まりの変化と異物有チップにつ
いての歩留まりの変化を算出することができる。異物有
チップについての歩留まりは、本来異物有チップ数と相
関関係があるはずである。即ち、異物有チップ数が減少
すれば、異物有チップについての歩留まりは向上し、有
チップ数が増加すれば、異物有チップについての歩留ま
りは悪くなるはずである。他方、異物について確実に検
査できている場合には、異物無チップについての歩留ま
りは、異物有チップ数と相関関係がないはずである。従
って、異物について確実に検査できていると仮定した場
合、異物無チップについての歩留まりが異物有チップ数
と相関がとれない場合には、異物無チップについて歩留
まりを下げている原因として異物以外（例えばプロセス
要因）であることを判定することができる。
【００５９】また管理用コンピュータ２５０は、傷・異
物等の欠陥検査装置２４０の処理手段２４１から得られ
る製造工程毎の半導体ウエハ毎の表面に発生した発生位
置の座標も含めた異物の情報と、テスタ４３０の処理手
段４３１から得られる半導体ウエハ１毎における半導体
素子（半導体チップ）の電気的な特性結果の情報とか
ら、製造工程毎に、図３８に示すような半導体ウエハ単
位または複数枚に亘る半導体ウエハでの１チップ内に存
在する異物数とそのチップについての良品（良品として
は完全良品とビット救済などで良品になるものとがあ
る。）、不良品の数との関係を算出することができる。
当然、１チップ内に存在する異物数が増加すると、その
チップが不良品になる確率は高くなるはずである。即
ち、１チップ内に存在する異物数が増加すると、本来は
不良品になる確率＝（不良品のチップ数／良品のチップ
数）が高くなるはずである。もし、この関係が成立する
場合には、不良発生原因の主たるものが異物によるもの
と判定でき、もしこの関係が成立しない場合には、不良
発生原因の主たるものが異物以外のプロセス要因である
ものとして判定することができる。
物等の欠陥検査装置２４０の処理手段２４１から得られ
る製造工程毎の半導体ウエハ毎の表面に発生した発生位
置の座標も含めた異物の情報と、テスタ４３０の処理手
段４３１から得られる半導体ウエハ１毎における半導体
素子（半導体チップ）の電気的な特性結果の情報とか
ら、製造工程毎に、図３８に示すような半導体ウエハ単
位または複数枚に亘る半導体ウエハでの１チップ内に存
在する異物数とそのチップについての良品（良品として
は完全良品とビット救済などで良品になるものとがあ
る。）、不良品の数との関係を算出することができる。
当然、１チップ内に存在する異物数が増加すると、その
チップが不良品になる確率は高くなるはずである。即
ち、１チップ内に存在する異物数が増加すると、本来は
不良品になる確率＝（不良品のチップ数／良品のチップ
数）が高くなるはずである。もし、この関係が成立する
場合には、不良発生原因の主たるものが異物によるもの
と判定でき、もしこの関係が成立しない場合には、不良
発生原因の主たるものが異物以外のプロセス要因である
ものとして判定することができる。
【００６０】また管理用コンピュータ２５０は、傷・異
物等の欠陥検査装置２４０の処理手段２４１から得られ
る製造工程毎の半導体ウエハ毎の表面に発生した発生位
置の座標も含めた異物の情報と、テスタ４３０の処理手
段４３１から得られる半導体ウエハ１毎における半導体
素子（半導体チップ）の電気的な特性結果の情報とか
ら、図３９に示すように同一半導体ウエハについての製
造工程順に、異物無チップの歩留まりと異物有チップの
歩留まりとの推移を算出することができる。異物につい
て確実に検査できていると仮定した場合、工程Ｄおよび
Ｇにおいては、歩留まりを下げている原因の主が異物で
あると判定できるので、異物の発生を防止する対策を施
せば良い。異物について確実に検査できていると仮定し
た場合、工程ＥおよびＦにおいては、歩留まりを下げて
いる原因が異物以外であると判定することができると共
に、異物検査をやめることもできる。これにより、経済
的、かつ効率的に検査装置を使用することができる。以
上異物について図３３〜図３９を用いて説明したが、傷
について適用することも可能であることは明らかであ
る。また、管理用コンピュータ２５０には、製造装置の
制御装置４１１、４１２、４１３（２０４）、４１４、
４１５から、少なくとも、ロット単位毎の製造条件（保
守、清掃等に関する情報も含む）が入力されて、製造さ
れた半導体ウエハに対応させて検査データと一緒に記憶
装置２５１に格納されている。従って、管理用コンピュ
ータ２５０は、各製造工程における異物や傷等の発生原
因を究明し、その結果を製造装置の制御装置４１１、４
１２、４１３（２０４）、４１４、４１５にフィードバ
ックすることができると共に表示手段２５２に表示など
して出力することもできる。また、管理用コンピュータ
２５０は、半導体素子としての歩留まりを低下させてい
る原因が所定の製造工程におけるプロセス要因と判定し
た場合には、記憶装置２５１に格納された所定の製造工
程における過去の製造条件の推移から調整すべき製造条
件を選定してその結果を所定の製造工程を構成する製造
装置の制御装置にフィードバックすることができると共
に表示手段２５２に表示などして出力することもでき
る。各製造装置の制御装置４１１、４１２、４１３（２
０４）、４１４、４１５は、管理用コンピュータ２５０
からフィードバックされる情報に基いて、各製造装置の
製造条件を制御することによって、半導体素子を高歩留
まりで製造することが可能となる。
物等の欠陥検査装置２４０の処理手段２４１から得られ
る製造工程毎の半導体ウエハ毎の表面に発生した発生位
置の座標も含めた異物の情報と、テスタ４３０の処理手
段４３１から得られる半導体ウエハ１毎における半導体
素子（半導体チップ）の電気的な特性結果の情報とか
ら、図３９に示すように同一半導体ウエハについての製
造工程順に、異物無チップの歩留まりと異物有チップの
歩留まりとの推移を算出することができる。異物につい
て確実に検査できていると仮定した場合、工程Ｄおよび
Ｇにおいては、歩留まりを下げている原因の主が異物で
あると判定できるので、異物の発生を防止する対策を施
せば良い。異物について確実に検査できていると仮定し
た場合、工程ＥおよびＦにおいては、歩留まりを下げて
いる原因が異物以外であると判定することができると共
に、異物検査をやめることもできる。これにより、経済
的、かつ効率的に検査装置を使用することができる。以
上異物について図３３〜図３９を用いて説明したが、傷
について適用することも可能であることは明らかであ
る。また、管理用コンピュータ２５０には、製造装置の
制御装置４１１、４１２、４１３（２０４）、４１４、
４１５から、少なくとも、ロット単位毎の製造条件（保
守、清掃等に関する情報も含む）が入力されて、製造さ
れた半導体ウエハに対応させて検査データと一緒に記憶
装置２５１に格納されている。従って、管理用コンピュ
ータ２５０は、各製造工程における異物や傷等の発生原
因を究明し、その結果を製造装置の制御装置４１１、４
１２、４１３（２０４）、４１４、４１５にフィードバ
ックすることができると共に表示手段２５２に表示など
して出力することもできる。また、管理用コンピュータ
２５０は、半導体素子としての歩留まりを低下させてい
る原因が所定の製造工程におけるプロセス要因と判定し
た場合には、記憶装置２５１に格納された所定の製造工
程における過去の製造条件の推移から調整すべき製造条
件を選定してその結果を所定の製造工程を構成する製造
装置の制御装置にフィードバックすることができると共
に表示手段２５２に表示などして出力することもでき
る。各製造装置の制御装置４１１、４１２、４１３（２
０４）、４１４、４１５は、管理用コンピュータ２５０
からフィードバックされる情報に基いて、各製造装置の
製造条件を制御することによって、半導体素子を高歩留
まりで製造することが可能となる。
【００６１】
【発明の効果】本発明によれば、半導体ウエハに対して
研磨して平坦化する際、研磨の終了点を検出できるの
で、研磨の過剰・不足等の不良を防ぐことができ、その
結果半導体素子を高歩留まりで、且つ高スループットで
製造することができる効果を奏する。また本発明によれ
ば、半導体ウエハに対して研磨して平坦化した際、平坦
化時の傷、異物、面あれ等の欠陥を検査してその結果を
研磨工程にフィードバックすることにより、不良を作り
込むことを低減して、半導体素子を高歩留まりで製造す
ることができる効果を奏する。また本発明によれば、半
導体ウエハに対して研磨して平坦化する際、残膜量を実
時間でモニタして、研磨レートの早い高速研磨と高精度
な低速研磨とを切り換え制御が可能となり、その結果研
磨による傷、異物、面あれ等の欠陥の発生を防止して半
導体素子を高歩留まりで、且つ高スループットで製造す
ることができる効果を奏する。また本発明によれば、洗
浄工程の前後で異物の検査を可能とできるので、洗浄に
よる異物除去のモニタを実現でき、歩留りの低下を未然
に防ぐことができる。
研磨して平坦化する際、研磨の終了点を検出できるの
で、研磨の過剰・不足等の不良を防ぐことができ、その
結果半導体素子を高歩留まりで、且つ高スループットで
製造することができる効果を奏する。また本発明によれ
ば、半導体ウエハに対して研磨して平坦化した際、平坦
化時の傷、異物、面あれ等の欠陥を検査してその結果を
研磨工程にフィードバックすることにより、不良を作り
込むことを低減して、半導体素子を高歩留まりで製造す
ることができる効果を奏する。また本発明によれば、半
導体ウエハに対して研磨して平坦化する際、残膜量を実
時間でモニタして、研磨レートの早い高速研磨と高精度
な低速研磨とを切り換え制御が可能となり、その結果研
磨による傷、異物、面あれ等の欠陥の発生を防止して半
導体素子を高歩留まりで、且つ高スループットで製造す
ることができる効果を奏する。また本発明によれば、洗
浄工程の前後で異物の検査を可能とできるので、洗浄に
よる異物除去のモニタを実現でき、歩留りの低下を未然
に防ぐことができる。
【００６２】また本発明によれば、傷や異物等の欠陥検
査結果に基いて、不良発生原因を推定することが可能と
なり、その結果早期に不良発生原因を取り除くことが可
能となり、半導体素子を高歩留まりで製造することがで
きる効果を奏する。また本発明によれば、平坦化すべき
被研磨材に対して化学的、且つ機械的な研磨を施した際
発生する傷や異物等の欠陥および面荒れを低減して半導
体装置（半導体素子）を高歩留まりで製造することがで
きる効果を奏する。また本発明によれば、化学的、且つ
機械的な研磨を用いて半導体基板上に素子分離構造を欠
陥を生じることなく形成することができる効果を奏す
る。また本発明によれば、化学的、且つ機械的な研磨を
用いて基板上にエッチングが難しい金属材料で配線パタ
ーンを欠陥を生じることなく形成することができる効果
を奏する。
査結果に基いて、不良発生原因を推定することが可能と
なり、その結果早期に不良発生原因を取り除くことが可
能となり、半導体素子を高歩留まりで製造することがで
きる効果を奏する。また本発明によれば、平坦化すべき
被研磨材に対して化学的、且つ機械的な研磨を施した際
発生する傷や異物等の欠陥および面荒れを低減して半導
体装置（半導体素子）を高歩留まりで製造することがで
きる効果を奏する。また本発明によれば、化学的、且つ
機械的な研磨を用いて半導体基板上に素子分離構造を欠
陥を生じることなく形成することができる効果を奏す
る。また本発明によれば、化学的、且つ機械的な研磨を
用いて基板上にエッチングが難しい金属材料で配線パタ
ーンを欠陥を生じることなく形成することができる効果
を奏する。
【００６３】また本発明によれば、不良の発生原因が傷
や異物等の欠陥によるものであるか否かについて究明で
きるようにしてその対策を施すことができる効果を奏す
る。また本発明によれば、欠陥検査工程またはその手段
における欠陥検査の信頼度を向上して高歩留まりで半導
体装置を製造することができる効果を奏する。
や異物等の欠陥によるものであるか否かについて究明で
きるようにしてその対策を施すことができる効果を奏す
る。また本発明によれば、欠陥検査工程またはその手段
における欠陥検査の信頼度を向上して高歩留まりで半導
体装置を製造することができる効果を奏する。
【図１】本発明に係る半導体装置（半導体素子）を製造
するための半導体ウエハの断面構造を示す図である。
するための半導体ウエハの断面構造を示す図である。
【図２】本発明に係る絶縁膜をＣＭＰを施した際発生し
た傷がその上に配線パターンを形成した際短絡が生じる
ことを説明するための断面図である。
た傷がその上に配線パターンを形成した際短絡が生じる
ことを説明するための断面図である。
【図３】本発明に係るダマシンと称する手法によって基
板上に配線パターンを形成する方法を説明するための各
工程を示す断面図である。
板上に配線パターンを形成する方法を説明するための各
工程を示す断面図である。
【図４】本発明に係るダマシンと称する手法によってＣ
ＭＰを施した際発生した傷が配線を切断する可能性があ
ることを説明するための研磨面を示す斜視図である。
ＭＰを施した際発生した傷が配線を切断する可能性があ
ることを説明するための研磨面を示す斜視図である。
【図５】本発明に係る半導体基板上に素子分離構造を形
成する方法を説明するための各工程を示す断面図であ
る。
成する方法を説明するための各工程を示す断面図であ
る。
【図６】本発明に係る半導体基板上に素子分離構造を形
成するためにＣＭＰを施した際発生した傷が半導体基板
に入り込んで能動素子機能を失うことを説明するための
図である。
成するためにＣＭＰを施した際発生した傷が半導体基板
に入り込んで能動素子機能を失うことを説明するための
図である。
【図７】本発明に係るＣＭＰ工程における管理システム
を示す構成図である。
を示す構成図である。
【図８】本発明に係るＣＭＰ装置と残膜厚検出装置との
概略構成を示す図である。
概略構成を示す図である。
【図９】図８に示すＣＭＰ装置を示す斜視図である。
【図１０】図８に示す残膜厚検出ヘッドの第１の実施例
を示す構成図である。
を示す構成図である。
【図１１】図１０に示す検出器によって検出される分光
強度分布の信号波形を示した図である。
強度分布の信号波形を示した図である。
【図１２】図１１に示す信号波形の横軸λを１／λに変
換した信号波形を示す図である。
換した信号波形を示す図である。
【図１３】図８に示す残膜厚検出装置における検出原理
を示す図である。
を示す図である。
【図１４】図１０に示す検出器によって検出される分光
強度分布の特徴的ピークの波長の変動から被研磨材（被
平坦化膜）の残膜厚を測定することを説明するための図
である。
強度分布の特徴的ピークの波長の変動から被研磨材（被
平坦化膜）の残膜厚を測定することを説明するための図
である。
【図１５】図８に示す残膜厚検出ヘッドの第２の実施例
を示す構成図である。
を示す構成図である。
【図１６】図８に示す残膜厚検出ヘッドの第３の実施例
を示す構成図である。
を示す構成図である。
【図１７】図８に示す残膜厚検出ヘッドの第４の実施例
を示す構成図である。
を示す構成図である。
【図１８】図１７に示す第４の実施例において検出され
る回折像の強度分布を示す図である。
る回折像の強度分布を示す図である。
【図１９】図１７に示す第４の実施例において検出され
る回折像の強度分布に基づく信号波形を示す図である。
る回折像の強度分布に基づく信号波形を示す図である。
【図２０】残膜厚測定のための他の実施例を示す構成図
である。
である。
【図２１】図２０に示す検出器で検出される干渉縞とそ
の信号波形を示す図である。
の信号波形を示す図である。
【図２２】残膜厚測定のための更に他の実施例を示す構
成図である。
成図である。
【図２３】本発明に係る研磨面の傷や異物等の欠陥を検
査する傷・異物等の欠陥検査装置の一実施例を示す構成
図である。
査する傷・異物等の欠陥検査装置の一実施例を示す構成
図である。
【図２４】図２３に示す装置において研磨面に発生した
面荒れと異物とによって得られる信号から弁別処理して
検出するための説明図である。
面荒れと異物とによって得られる信号から弁別処理して
検出するための説明図である。
【図２５】図２３に示す装置において研磨面に発生した
傷と異物とを弁別処理することを説明するための図であ
る。
傷と異物とを弁別処理することを説明するための図であ
る。
【図２６】図２３に示す装置において研磨面に発生した
傷、異物に対して複数方向から照明光を斜方照射する場
合を模式的に示した図である。
傷、異物に対して複数方向から照明光を斜方照射する場
合を模式的に示した図である。
【図２７】図２３に示す装置において全方向から照明す
る手法を示した構成図である。
る手法を示した構成図である。
【図２８】本発明に係る液中において研磨面の傷や異物
等の欠陥を検査する傷・異物等の欠陥検査装置の一実施
例を示す概略構成図である。
等の欠陥を検査する傷・異物等の欠陥検査装置の一実施
例を示す概略構成図である。
【図２９】図２８に示す装置において全反射が生じてい
る際の異物あるいは傷の検出様子を示す図である。
る際の異物あるいは傷の検出様子を示す図である。
【図３０】図２９に示すＰ偏光照明光とＳ偏光照明光と
の照射角度によって表面での反射率を示す図である。
の照射角度によって表面での反射率を示す図である。
【図３１】図２８と異なる実施例を示す概略構成図であ
る。
る。
【図３２】本発明に係る半導体装置の製造ラインについ
て管理する管理システムの一実施例を示す構成図であ
る。
て管理する管理システムの一実施例を示す構成図であ
る。
【図３３】所定の製造装置（所定の製造工程）によって
発生した異物を検出する原理を説明するための図であ
る。
発生した異物を検出する原理を説明するための図であ
る。
【図３４】所定の製造工程において、ウエハ単位におけ
る異物の存在するチップ数に対する異物無チップの歩留
まりと異物有チップの歩留まりとの複数のウエハに亘っ
ての分布の第１の場合を示す図である。
る異物の存在するチップ数に対する異物無チップの歩留
まりと異物有チップの歩留まりとの複数のウエハに亘っ
ての分布の第１の場合を示す図である。
【図３５】所定の製造工程において、ウエハ単位におけ
る異物の存在するチップ数に対する異物無チップの歩留
まりと異物有チップの歩留まりとの複数のウエハに亘っ
ての分布の第２の場合を示す図である。
る異物の存在するチップ数に対する異物無チップの歩留
まりと異物有チップの歩留まりとの複数のウエハに亘っ
ての分布の第２の場合を示す図である。
【図３６】所定の製造工程において、ウエハ単位におけ
る異物の存在するチップ数に対する異物無チップの歩留
まりと異物有チップの歩留まりとの複数のウエハに亘っ
ての分布の第３の場合を示す図である。
る異物の存在するチップ数に対する異物無チップの歩留
まりと異物有チップの歩留まりとの複数のウエハに亘っ
ての分布の第３の場合を示す図である。
【図３７】所定の製造工程において、ウエハ単位におけ
る異物の存在するチップ数と異物無チップの歩留まりと
異物有チップの歩留まりとの関係をロット毎に算出した
結果を示す図である。
る異物の存在するチップ数と異物無チップの歩留まりと
異物有チップの歩留まりとの関係をロット毎に算出した
結果を示す図である。
【図３８】所定の製造工程において、チップ内異物数と
このチップが良品および不良品となるチップ数との関係
を示した図である。
このチップが良品および不良品となるチップ数との関係
を示した図である。
【図３９】製造工程順に異物無チップの歩留まりと異物
有チップの歩留まりとの関係を示した図である。
有チップの歩留まりとの関係を示した図である。
【符号の説明】 １…半導体ウエハ、３…槽、５…洗浄槽、１０…照明光
学系、３０…検出光学系、３４…検出器、２００…ＣＭ
Ｐ装置、２０１…研磨定盤、２０２…研磨ヘッド、２０
４…制御装置、２１０…残膜厚検出装置、２１１…残膜
厚検出ヘッド、２１２、２２１、２４１…処理手段、２
２０…傷・異物等の欠陥検査装置、２３０…洗浄装置、
２４０…傷・異物等の欠陥検査装置、２５０…管理用コ
ンピュータ、３０１…第２層配線パターン、３０２…第
３層配線パターン、３０３…層間絶縁膜、３１１…基
板、３１５…絶縁膜パターン、３１７…配線パターン、
３２７…素子分離構造、３２８…ＭＯＳ構造（能動素
子）、４００…製造ライン、４０１、４０４…配線パタ
ーン形成工程、４０２、４０５…絶縁膜形成工程、４０
３…研磨工程、４３０…テスタ
学系、３０…検出光学系、３４…検出器、２００…ＣＭ
Ｐ装置、２０１…研磨定盤、２０２…研磨ヘッド、２０
４…制御装置、２１０…残膜厚検出装置、２１１…残膜
厚検出ヘッド、２１２、２２１、２４１…処理手段、２
２０…傷・異物等の欠陥検査装置、２３０…洗浄装置、
２４０…傷・異物等の欠陥検査装置、２５０…管理用コ
ンピュータ、３０１…第２層配線パターン、３０２…第
３層配線パターン、３０３…層間絶縁膜、３１１…基
板、３１５…絶縁膜パターン、３１７…配線パターン、
３２７…素子分離構造、３２８…ＭＯＳ構造（能動素
子）、４００…製造ライン、４０１、４０４…配線パタ
ーン形成工程、４０２、４０５…絶縁膜形成工程、４０
３…研磨工程、４３０…テスタ
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/3205 Ｈ０１Ｌ 21/88 Ｋ (72)発明者 二宮 隆典 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 芹澤 正芳 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 高原 洋一 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所生産技術研究所内 (72)発明者 木村 剛 東京都青梅市今井2326番地株式会社日立製 作所デバイス開発センタ内 (72)発明者 三谷 真一郎 東京都青梅市今井2326番地株式会社日立製 作所デバイス開発センタ内 (72)発明者 田辺 義和 東京都青梅市今井2326番地株式会社日立製 作所デバイス開発センタ内
Claims (14)
- 【請求項１】基板上に形成された被研磨材に対して化学
的、且つ機械的な研磨を施して平坦化して半導体装置を
製造する半導体装置の製造方法において、前記被研磨材
に対して化学的、且つ機械的な研磨を施す際該被研磨材
の残膜厚を測定し、この測定された被研磨材の残膜厚に
応じて前記化学的、且つ機械的な研磨を制御することを
特徴とする半導体装置の製造方法。 - 【請求項２】半導体基板上に形成された被研磨材に対し
て化学的、且つ機械的な研磨を施して平坦化して半導体
装置を製造する半導体装置の製造方法において、前記被
研磨材に対して化学的、且つ機械的な研磨を施す際該被
研磨材の残膜厚を測定し、この測定された被研磨材の残
膜厚に応じて前記化学的、且つ機械的な高速研磨から低
速研磨に切り換え制御することを特徴とする半導体装置
の製造方法。 - 【請求項３】半導体基板上に薄い研磨ストッパ層を形成
する研磨ストッパ層形成工程と、該研磨ストッパ層も含
めて前記半導体基板に対して素子分離用の凹部を堀込む
エッチング工程と、該エッチング工程によって堀込まれ
た凹部を絶縁膜で埋めるように成膜する絶縁膜成膜工程
と、該絶縁膜成膜工程で成膜された絶縁膜に対して化学
的、且つ機械的な研磨を施して平坦化して前記研磨スト
ッパ層の表面を露出する研磨工程と、該研磨工程で露出
した研磨ストッパ層を取り除く研磨ストッパ除去工程
と、該研磨ストッパ除去工程で研磨ストッパ層が取り除
かれた半導体基板の表面を酸化して酸化層を形成する酸
化工程とを有し、前記半導体基板に対して素子分離構造
を形成することを特徴とする半導体装置の製造方法。 - 【請求項４】基板上に絶縁膜パターンを形成する絶縁膜
パターン形成工程と、該絶縁膜パターン形成工程で形成
された絶縁膜パターンの隙間に配線用の金属材料を埋め
込むように成膜する成膜工程と、該成膜工程で成膜され
た金属材料に対して化学的、且つ機械的な研磨を施して
平坦化する研磨工程とを有し、前記絶縁膜パターンの隙
間に配線パターンを形成することを特徴とする半導体装
置の製造方法。 - 【請求項５】基板上に形成された被研磨材に対して化学
的、且つ機械的な研磨を施して平坦化する研磨工程と、
該研磨工程によって平坦化された研磨面に発生する面荒
れまたは欠陥についての発生状態を検査する検査工程と
を有し、該検査工程で検査された研磨面における面荒れ
または欠陥についての発生状態を前記研磨工程にフィー
ドバックして研磨条件を制御して適正化をはかることを
特徴とする半導体装置の製造方法。 - 【請求項６】基板上に形成された被研磨材に対して化学
的、且つ機械的な研磨を施して平坦化する研磨工程と、
該研磨工程によって平坦化された研磨面を洗浄する洗浄
工程と、該洗浄工程によって洗浄された研磨面に発生す
る面荒れまたは欠陥についての発生状態を検査する検査
工程とを有し、該検査工程で検査された研磨面における
面荒れまたは欠陥についての発生状態を前記研磨工程に
フィードバックして研磨条件を制御して適正化をはかる
ことを特徴とする半導体装置の製造方法。 - 【請求項７】基板上に形成された被研磨材に対して化学
的、且つ機械的な研磨を施して平坦化する研磨工程と、
該研磨工程によって平坦化された研磨面を洗浄する洗浄
工程と、該洗浄工程の前と後とにおいて研磨面に発生す
る面荒れまたは欠陥についての発生状態を検査する検査
工程とを有し、該検査工程で検査された研磨面における
面荒れまたは欠陥についての発生状態を前記研磨工程に
フィードバックして研磨条件を制御して適正化をはかる
ことを特徴とする半導体装置の製造方法。 - 【請求項８】基板上に形成された被研磨材に対して化学
的、且つ機械的な研磨を施して平坦化する研磨工程と、
該研磨工程によって平坦化された研磨面に発生する面荒
れと区別して傷や異物についての発生状態を検査する検
査工程とを有し、該検査工程で検査された研磨面におけ
る傷や異物についての発生状態を前記研磨工程にフィー
ドバックして研磨条件を制御して研磨面に発生する傷や
異物を低減することを特徴とする半導体装置の製造方
法。 - 【請求項９】製造ラインの所定の製造工程において製造
された複数の半導体基板に亘っての半導体基板上の各半
導体装置毎の欠陥の発生状態を検査する欠陥検査工程
と、前記製造ラインによって製造された複数の半導体基
板に亘っての半導体基板から得られる各半導体装置につ
いての電気的特性検査を行なって良品または不良品の判
定を行なう電気的特性検査工程と、前記欠陥検査工程で
検査された複数の半導体基板上の各半導体装置毎の異物
の発生状態と前記電気的特性検査工程で判定された複数
の半導体基板に亘っての各半導体装置の良品または不良
品の結果との相関関係に基いて、不良の発生原因が欠陥
によるものであるか否かについて究明する不良発生原因
究明工程とを有し、該不良発生原因究明工程で究明され
た不良発生原因について対策することを特徴とする半導
体装置の製造方法。 - 【請求項１０】製造ラインの所定の製造工程において製
造された複数の半導体基板に亘っての半導体基板上の各
半導体装置毎の欠陥の発生状態を検査する欠陥検査工程
と、前記製造ラインによって製造された複数の半導体基
板に亘っての半導体基板から得られる各半導体装置につ
いての電気的特性検査を行なって良品または不良品の判
定を行なって良品率または不良品率を算出する電気的特
性検査工程と、前記欠陥検査工程で検査された複数の半
導体基板上の各半導体装置毎の異物の発生状態と前記電
気的特性検査工程で算出された複数の半導体基板に亘っ
ての各半導体装置の良品率または不良品率との相関関係
に基いて、不良の発生原因が欠陥によるものであるか否
かについて究明する不良発生原因究明工程とを有し、該
不良発生原因究明工程で究明された不良発生原因につい
て対策することを特徴とする半導体装置の製造方法。 - 【請求項１１】製造ラインの所定の製造工程において製
造された複数の半導体基板に亘っての半導体基板上の各
半導体装置毎の欠陥の発生状態を検査する欠陥検査工程
と、製造ラインによって製造された複数の半導体基板に
亘っての半導体基板から得られる各半導体装置について
の電気的特性検査を行なって良品または不良品の判定を
行なう電気的特性検査工程と、前記前記電気的特性検査
工程で判定された複数の半導体基板に亘っての各半導体
装置の良品または不良品の結果と前記欠陥検査工程で検
査された複数の半導体基板上の各半導体装置毎の欠陥の
発生状態との相関関係に基いて、前記欠陥検査工程にお
ける不良品となる欠陥の発生状態を検査できているか否
かを評価し、この評価結果を前記欠陥検査工程にフィー
ドバックする欠陥検査評価工程とを有することを特徴と
する半導体装置の製造方法。 - 【請求項１２】製造ラインの所定の製造装置において製
造された複数の半導体基板に亘っての半導体基板上の各
半導体装置毎の欠陥の発生状態を検査する欠陥検査手段
と、前記製造ラインによって製造された複数の半導体基
板に亘っての半導体基板から得られる各半導体装置につ
いての電気的特性検査を行なって良品または不良品の判
定を行なう電気的特性検査手段と、前記欠陥検査手段で
検査された複数の半導体基板上の各半導体装置毎の異物
の発生状態と前記電気的特性検査手段で判定された複数
の半導体基板に亘っての各半導体装置の良品または不良
品の結果との相関関係に基いて、不良の発生原因が欠陥
によるものであるか否かについて究明する不良発生原因
究明手段とを有し、該不良発生原因究明手段で究明され
た不良発生原因を所定の製造装置にフィードバックする
ことを特徴とする半導体装置の製造システム。 - 【請求項１３】製造ラインの所定の製造装置において製
造された複数の半導体基板に亘っての半導体基板上の各
半導体装置毎の欠陥の発生状態を検査する欠陥検査手段
と、前記製造ラインによって製造された複数の半導体基
板に亘っての半導体基板から得られる各半導体装置につ
いての電気的特性検査を行なって良品または不良品の判
定を行なって良品率または不良品率を算出する電気的特
性検査手段と、前記欠陥検査手段で検査された複数の半
導体基板上の各半導体装置毎の異物の発生状態と前記電
気的特性検査手段で算出された複数の半導体基板に亘っ
ての各半導体装置の良品率または不良品率との相関関係
に基いて、不良の発生原因が欠陥によるものであるか否
かについて究明する不良発生原因究明手段とを有し、該
不良発生原因究明手段で究明された不良発生原因を所定
の製造装置にフィードバックすることを特徴とする半導
体装置の製造システム。 - 【請求項１４】製造ラインの所定の製造装置において製
造された複数の半導体基板に亘っての半導体基板上の各
半導体装置毎の欠陥の発生状態を検査する欠陥検査手段
と、製造ラインによって製造された複数の半導体基板に
亘っての半導体基板から得られる各半導体装置について
の電気的特性検査を行なって良品または不良品の判定を
行なう電気的特性検査手段と、前記前記電気的特性検査
手段で判定された複数の半導体基板に亘っての各半導体
装置の良品または不良品の結果と前記欠陥検査工程で検
査された複数の半導体基板上の各半導体装置毎の欠陥の
発生状態との相関関係に基いて、前記欠陥検査手段にお
ける不良品となる欠陥の発生状態を検査できているか否
かを評価し、この評価結果を前記欠陥検査手段にフィー
ドバックする欠陥検査評価手段とを有することを特徴と
する半導体装置の製造システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3448997A JPH10233374A (ja) | 1997-02-19 | 1997-02-19 | 半導体装置の製造方法およびそのシステム |
| PCT/JP1998/000669 WO1998037576A1 (fr) | 1997-02-19 | 1998-02-18 | Procede de production d'un dispositif a semi-conducteur et son systeme |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3448997A JPH10233374A (ja) | 1997-02-19 | 1997-02-19 | 半導体装置の製造方法およびそのシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10233374A true JPH10233374A (ja) | 1998-09-02 |
Family
ID=12415665
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3448997A Pending JPH10233374A (ja) | 1997-02-19 | 1997-02-19 | 半導体装置の製造方法およびそのシステム |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH10233374A (ja) |
| WO (1) | WO1998037576A1 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001308040A (ja) * | 1999-12-21 | 2001-11-02 | Applied Materials Inc | 侵食およびディッシングが低減された高スループット銅ｃｍｐ |
| US6319733B1 (en) | 1999-04-22 | 2001-11-20 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device, semiconductor equipment and manufacturing system |
| KR20020012387A (ko) * | 2000-08-07 | 2002-02-16 | 윤종용 | 반도체 장치의 제조에서 연마 방법과 이를 수행하기 위한장치 |
| JP2003531735A (ja) * | 2000-04-24 | 2003-10-28 | ケーエルエー−テンカー テクノロジィース コーポレイション | 化学機械研磨中にキラー粒子を検出するための装置および方法 |
| US6794206B2 (en) | 2000-10-18 | 2004-09-21 | Hitachi, Ltd. | Method of polishing a film |
| JP2004294194A (ja) * | 2003-03-26 | 2004-10-21 | Nikon Corp | 欠陥検査装置、欠陥検査方法及びホールパターンの検査方法 |
| JP2005033187A (ja) * | 2003-06-20 | 2005-02-03 | Tokyo Electron Ltd | 処理方法及び処理システム |
| US7211448B2 (en) | 2001-10-11 | 2007-05-01 | Fujitsu Limited | Semiconductor device manufacturing method capable of reliable inspection for hole opening and semiconductor devices manufactured by method |
| JP2008159651A (ja) * | 2006-12-21 | 2008-07-10 | Elpida Memory Inc | 多層配線、積層アルミニウム配線、半導体装置、及びそれらの製造方法 |
| JP2008155292A (ja) * | 2006-12-21 | 2008-07-10 | Disco Abrasive Syst Ltd | 基板の加工方法および加工装置 |
| JP2010030007A (ja) * | 2008-07-30 | 2010-02-12 | Disco Abrasive Syst Ltd | 研削装置及びスクラッチ検出装置 |
| JP2015076555A (ja) * | 2013-10-10 | 2015-04-20 | 株式会社ディスコ | 加工装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3903901B2 (ja) * | 2002-10-24 | 2007-04-11 | 株式会社日立製作所 | 薄膜デバイスの膜厚検査方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3227786B2 (ja) * | 1992-05-14 | 2001-11-12 | ソニー株式会社 | 素子分離領域形成方法 |
| JP2580939B2 (ja) * | 1992-10-15 | 1997-02-12 | 日本電気株式会社 | 埋め込み金属配線の形成方法 |
| JP3554759B2 (ja) * | 1994-02-02 | 2004-08-18 | 東京エレクトロン株式会社 | 配線の形成方法、及び砥粒液 |
| JPH0825194A (ja) * | 1994-07-12 | 1996-01-30 | Mitsubishi Materials Shilicon Corp | 半導体ウェーハの研磨方法および研磨装置 |
-
1997
- 1997-02-19 JP JP3448997A patent/JPH10233374A/ja active Pending
-
1998
- 1998-02-18 WO PCT/JP1998/000669 patent/WO1998037576A1/ja not_active Ceased
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6319733B1 (en) | 1999-04-22 | 2001-11-20 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device, semiconductor equipment and manufacturing system |
| JP2001308040A (ja) * | 1999-12-21 | 2001-11-02 | Applied Materials Inc | 侵食およびディッシングが低減された高スループット銅ｃｍｐ |
| JP2003531735A (ja) * | 2000-04-24 | 2003-10-28 | ケーエルエー−テンカー テクノロジィース コーポレイション | 化学機械研磨中にキラー粒子を検出するための装置および方法 |
| KR20020012387A (ko) * | 2000-08-07 | 2002-02-16 | 윤종용 | 반도체 장치의 제조에서 연마 방법과 이를 수행하기 위한장치 |
| US6794206B2 (en) | 2000-10-18 | 2004-09-21 | Hitachi, Ltd. | Method of polishing a film |
| US6897079B2 (en) | 2000-10-18 | 2005-05-24 | Hitachi, Ltd. | Method of detecting and measuring endpoint of polishing processing and its apparatus and method of manufacturing semiconductor device using the same |
| US7211448B2 (en) | 2001-10-11 | 2007-05-01 | Fujitsu Limited | Semiconductor device manufacturing method capable of reliable inspection for hole opening and semiconductor devices manufactured by method |
| JP2004294194A (ja) * | 2003-03-26 | 2004-10-21 | Nikon Corp | 欠陥検査装置、欠陥検査方法及びホールパターンの検査方法 |
| JP2005033187A (ja) * | 2003-06-20 | 2005-02-03 | Tokyo Electron Ltd | 処理方法及び処理システム |
| US8778205B2 (en) | 2003-06-20 | 2014-07-15 | Tokyo Electron Limited | Processing method and processing system |
| JP2008159651A (ja) * | 2006-12-21 | 2008-07-10 | Elpida Memory Inc | 多層配線、積層アルミニウム配線、半導体装置、及びそれらの製造方法 |
| JP2008155292A (ja) * | 2006-12-21 | 2008-07-10 | Disco Abrasive Syst Ltd | 基板の加工方法および加工装置 |
| JP2010030007A (ja) * | 2008-07-30 | 2010-02-12 | Disco Abrasive Syst Ltd | 研削装置及びスクラッチ検出装置 |
| JP2015076555A (ja) * | 2013-10-10 | 2015-04-20 | 株式会社ディスコ | 加工装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO1998037576A1 (fr) | 1998-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4230674B2 (ja) | 欠陥検査装置およびその方法 | |
| Stokowski et al. | Wafer inspection technology challenges for ULSI manufacturing | |
| US8422010B2 (en) | Methods and systems for determining a characteristic of a wafer | |
| US6806970B2 (en) | Thin film thickness measuring method and apparatus, and method and apparatus for manufacturing a thin film device using the same | |
| JP3566589B2 (ja) | 欠陥検査装置およびその方法 | |
| JPH10233374A (ja) | 半導体装置の製造方法およびそのシステム | |
| US6885446B2 (en) | Method and system for monitoring a process of material removal from the surface of a patterned structure | |
| JP5325158B2 (ja) | 欠陥検査装置およびその方法 | |
| JP5784796B2 (ja) | 表面検査装置およびその方法 | |
| US7379185B2 (en) | Evaluation of openings in a dielectric layer | |
| KR100638965B1 (ko) | 금속 잔류물 검사 장비 및 방법 | |
| US7362448B1 (en) | Characterizing residue on a sample | |
| US6743645B2 (en) | Method of inspecting process for manufacturing semiconductor device and method of manufacturing semiconductor device | |
| US6510395B2 (en) | Method of detecting residue on a polished wafer | |
| JP3981696B2 (ja) | 欠陥検査装置およびその方法 | |
| JP4652370B2 (ja) | 欠陥検査装置およびその方法 | |
| JP2000077371A (ja) | 検出方法及び検出装置及び研摩装置 | |
| JP4071541B2 (ja) | 金属膜加工残り検査方法および金属膜加工残り検査装置 | |
| US6853873B1 (en) | Enhanced throughput of a metrology tool | |
| KR100694597B1 (ko) | 반도체 장치에서 패턴 결함 검출 방법 | |
| JP4147675B2 (ja) | 検知方法、検知装置、及び研磨装置 | |
| JP2000186918A (ja) | 検知方法、膜厚計測方法、検知装置、膜厚計測装置、及び研磨装置 | |
| JP5576526B2 (ja) | 表面検査装置およびその方法 | |
| KR20080088747A (ko) | 화학적 기계적 연마공정의 결함 검출 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070521 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071016 |