JPH1023751A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH1023751A JPH1023751A JP8192828A JP19282896A JPH1023751A JP H1023751 A JPH1023751 A JP H1023751A JP 8192828 A JP8192828 A JP 8192828A JP 19282896 A JP19282896 A JP 19282896A JP H1023751 A JPH1023751 A JP H1023751A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- output
- error signal
- drop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【課題】 負荷端の電源レギュレーションを安定させる
ことにある。 【解決手段】 電源出力端子に出力する出力電圧を所定
の分圧比で分圧する分圧部２４，２５と、分圧部２４，
２５によって分圧された分圧電圧と所定の基準電圧とに
少なくとも基づく誤差信号を生成する誤差信号生成部２
８と、誤差信号の電圧値を所定電圧値に維持するように
フィードバック制御することにより出力電圧を負荷に印
加したときの負荷端電圧を所定電圧に安定化するフィー
ドバック制御部１５とを備えている電源装置１におい
て、電源出力端子と負荷との間で電圧降下した降下電圧
を所定の利得で増幅する降下電圧増幅部２３と、降下電
圧増幅部２３の出力電圧を分圧電圧から減算する減算部
２６とを備え、誤差信号生成部２８は、減算部２６の出
力電圧と基準電圧との電圧差を増幅することによって誤
差信号を生成する。
ことにある。 【解決手段】 電源出力端子に出力する出力電圧を所定
の分圧比で分圧する分圧部２４，２５と、分圧部２４，
２５によって分圧された分圧電圧と所定の基準電圧とに
少なくとも基づく誤差信号を生成する誤差信号生成部２
８と、誤差信号の電圧値を所定電圧値に維持するように
フィードバック制御することにより出力電圧を負荷に印
加したときの負荷端電圧を所定電圧に安定化するフィー
ドバック制御部１５とを備えている電源装置１におい
て、電源出力端子と負荷との間で電圧降下した降下電圧
を所定の利得で増幅する降下電圧増幅部２３と、降下電
圧増幅部２３の出力電圧を分圧電圧から減算する減算部
２６とを備え、誤差信号生成部２８は、減算部２６の出
力電圧と基準電圧との電圧差を増幅することによって誤
差信号を生成する。
Description
【０００１】
【発明の属する技術分野】本発明は、出力電圧を負荷に
印加したときの負荷端電圧を所定電圧に安定化可能な電
源装置に関し、詳しくは、電源出力端子と負荷との間で
電圧降下した降下電圧の変動を補償可能な電源装置に関
するものである。
印加したときの負荷端電圧を所定電圧に安定化可能な電
源装置に関し、詳しくは、電源出力端子と負荷との間で
電圧降下した降下電圧の変動を補償可能な電源装置に関
するものである。
【０００２】
【従来の技術】この種の負荷端における出力電圧を所定
電圧に安定化可能な電源装置として、図３に示す回路を
有するものが従来から知られている。同図は、スイッチ
ング電源装置の出力側の電源回路７１を示しており、こ
の電源回路７１は、図示しないスイッチングトランスの
二次巻線に発生した交流を平滑することによって生成し
た直流電圧である出力電圧を分圧して分圧電圧を生成す
る抵抗７２，７３と、基準電圧を出力する基準電源７４
と、分圧電圧と基準電圧との電圧差を増幅して誤差信号
を生成するオペアンプ回路７５とを備えている。
電圧に安定化可能な電源装置として、図３に示す回路を
有するものが従来から知られている。同図は、スイッチ
ング電源装置の出力側の電源回路７１を示しており、こ
の電源回路７１は、図示しないスイッチングトランスの
二次巻線に発生した交流を平滑することによって生成し
た直流電圧である出力電圧を分圧して分圧電圧を生成す
る抵抗７２，７３と、基準電圧を出力する基準電源７４
と、分圧電圧と基準電圧との電圧差を増幅して誤差信号
を生成するオペアンプ回路７５とを備えている。
【０００３】この電源回路７１では、出力電圧を電源出
力端子ＴO を介して負荷Ｌに供給する際に、抵抗７２，
７３が出力電圧を分圧し、分圧した分圧電圧をオペアン
プ７６の反転入力に出力する。オペアンプ回路７５は、
非反転入力に入力されている基準電圧と入力された分圧
電圧との電圧差を所定の利得で増幅して誤差信号を生成
すると共に、誤差信号をスイッチングトランスの一次巻
線側の一次回路に配設されている図外のフィードバック
制御部に出力する。これにより、フィードバック制御部
が、例えば、スイッチング信号のデューティ比を変化さ
せることにより、負荷Ｌの負荷端電圧を所定電圧に安定
化している。
力端子ＴO を介して負荷Ｌに供給する際に、抵抗７２，
７３が出力電圧を分圧し、分圧した分圧電圧をオペアン
プ７６の反転入力に出力する。オペアンプ回路７５は、
非反転入力に入力されている基準電圧と入力された分圧
電圧との電圧差を所定の利得で増幅して誤差信号を生成
すると共に、誤差信号をスイッチングトランスの一次巻
線側の一次回路に配設されている図外のフィードバック
制御部に出力する。これにより、フィードバック制御部
が、例えば、スイッチング信号のデューティ比を変化さ
せることにより、負荷Ｌの負荷端電圧を所定電圧に安定
化している。
【０００４】
【発明が解決しようとする課題】ところが、この従来の
電源回路７１では、電源出力端子ＴO における出力電圧
を所定電圧に安定化することはできるが、複数の電源装
置を図４に示すように並列接続して負荷Ｌに電力を供給
する電源システムＳを構成した場合に問題が生じる。す
なわち、この電源システムＳでは、いずれかの電源装置
が故障したときであってもシステムの運用を継続できる
ように、各電源装置の電源出力端子ＴO と負荷Ｌとの間
にダイオードＤがそれぞれ直列接続されている。この場
合、負荷Ｌに流れる負荷電流が変動すると、これに伴
い、ダイオードＤのオン電圧も変動する。このため、従
来の電源回路７１には、電源出力端子ＴO における電源
レギュレーションを安定させることはできるが、負荷端
における電源レギュレーションを悪化させてしまうとい
う問題点がある。この場合、この電源レギュレーション
の安定性は、環境条件などにも左右されるため、すべて
の条件を含めた状態における電源レギュレーションの悪
化はシステムの信頼性を低下させる要因となっている。
電源回路７１では、電源出力端子ＴO における出力電圧
を所定電圧に安定化することはできるが、複数の電源装
置を図４に示すように並列接続して負荷Ｌに電力を供給
する電源システムＳを構成した場合に問題が生じる。す
なわち、この電源システムＳでは、いずれかの電源装置
が故障したときであってもシステムの運用を継続できる
ように、各電源装置の電源出力端子ＴO と負荷Ｌとの間
にダイオードＤがそれぞれ直列接続されている。この場
合、負荷Ｌに流れる負荷電流が変動すると、これに伴
い、ダイオードＤのオン電圧も変動する。このため、従
来の電源回路７１には、電源出力端子ＴO における電源
レギュレーションを安定させることはできるが、負荷端
における電源レギュレーションを悪化させてしまうとい
う問題点がある。この場合、この電源レギュレーション
の安定性は、環境条件などにも左右されるため、すべて
の条件を含めた状態における電源レギュレーションの悪
化はシステムの信頼性を低下させる要因となっている。
【０００５】本発明は、かかる問題点を解決すべくなさ
れたものであり、負荷電流や環境条件が変動する場合で
あっても負荷端における電源レギュレーションを安定さ
せることができる電源装置を提供することを目的とす
る。
れたものであり、負荷電流や環境条件が変動する場合で
あっても負荷端における電源レギュレーションを安定さ
せることができる電源装置を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】上記目的を達成すべく請
求項１記載の電源装置は、電源出力端子に出力する出力
電圧を所定の分圧比で分圧する分圧部と、分圧部によっ
て分圧された分圧電圧と所定の基準電圧とに少なくとも
基づく誤差信号を生成する誤差信号生成部と、誤差信号
の電圧値を所定電圧値に維持するようにフィードバック
制御することにより出力電圧を負荷に印加したときの負
荷端電圧を所定電圧に安定化するフィードバック制御部
とを備えている電源装置において、電源出力端子と負荷
との間で電圧降下した降下電圧を所定の利得で増幅する
降下電圧増幅部と、降下電圧増幅部の出力電圧を分圧電
圧から減算する減算部とを備え、誤差信号生成部は、減
算部の出力電圧と基準電圧との電圧差を増幅することに
よって誤差信号を生成することを特徴とする。
求項１記載の電源装置は、電源出力端子に出力する出力
電圧を所定の分圧比で分圧する分圧部と、分圧部によっ
て分圧された分圧電圧と所定の基準電圧とに少なくとも
基づく誤差信号を生成する誤差信号生成部と、誤差信号
の電圧値を所定電圧値に維持するようにフィードバック
制御することにより出力電圧を負荷に印加したときの負
荷端電圧を所定電圧に安定化するフィードバック制御部
とを備えている電源装置において、電源出力端子と負荷
との間で電圧降下した降下電圧を所定の利得で増幅する
降下電圧増幅部と、降下電圧増幅部の出力電圧を分圧電
圧から減算する減算部とを備え、誤差信号生成部は、減
算部の出力電圧と基準電圧との電圧差を増幅することに
よって誤差信号を生成することを特徴とする。
【０００７】この電源装置では、降下電圧増幅部が、例
えば、電源出力端子と負荷との間に接続されたダイオー
ドのオン電圧やケーブルの固有抵抗などに起因して電圧
降下した降下電圧である、出力電圧と負荷端電圧との差
電圧を、所定の利得で増幅する。次いで、減算部が、降
下電圧増幅部の出力電圧を、分圧部からの分圧電圧から
減算する。一方、誤差信号生成部は、減算部の出力電圧
と基準電圧との電圧差を増幅することによって生成した
誤差信号をフィードバック制御部に出力し、フィードバ
ック制御部は、誤差信号を所定電圧値（例えば、０Ｖ）
に維持するように制御する。これにより、フィードバッ
ク制御部が、降下電圧を補償するように電源出力端子に
おける出力電圧の電圧値を制御するため、負荷端電圧が
一定電圧に安定化され、この結果、負荷端における電源
レギュレーションを安定させることができる。
えば、電源出力端子と負荷との間に接続されたダイオー
ドのオン電圧やケーブルの固有抵抗などに起因して電圧
降下した降下電圧である、出力電圧と負荷端電圧との差
電圧を、所定の利得で増幅する。次いで、減算部が、降
下電圧増幅部の出力電圧を、分圧部からの分圧電圧から
減算する。一方、誤差信号生成部は、減算部の出力電圧
と基準電圧との電圧差を増幅することによって生成した
誤差信号をフィードバック制御部に出力し、フィードバ
ック制御部は、誤差信号を所定電圧値（例えば、０Ｖ）
に維持するように制御する。これにより、フィードバッ
ク制御部が、降下電圧を補償するように電源出力端子に
おける出力電圧の電圧値を制御するため、負荷端電圧が
一定電圧に安定化され、この結果、負荷端における電源
レギュレーションを安定させることができる。
【０００８】請求項２記載の電源装置は、請求項１記載
の電源装置において、分圧部は、直列接続された２つの
抵抗回路によって出力電圧を分圧することにより分圧電
圧を生成し、降下電圧増幅部は、所定の分圧比とほぼ等
しい利得で降下電圧を増幅することを特徴とする。この
場合、抵抗回路とは、１つの抵抗で構成してもよいし、
複数の抵抗を直列または並列に接続することによって構
成してもよい。また、分圧比は、一方の抵抗回路の抵抗
値を値０とすることにより、値１であってもよい。
の電源装置において、分圧部は、直列接続された２つの
抵抗回路によって出力電圧を分圧することにより分圧電
圧を生成し、降下電圧増幅部は、所定の分圧比とほぼ等
しい利得で降下電圧を増幅することを特徴とする。この
場合、抵抗回路とは、１つの抵抗で構成してもよいし、
複数の抵抗を直列または並列に接続することによって構
成してもよい。また、分圧比は、一方の抵抗回路の抵抗
値を値０とすることにより、値１であってもよい。
【０００９】この電源装置では、例えば、分圧部の両抵
抗回路のそれぞれの抵抗値をＲ１，Ｒ２とし、出力電
圧、基準電圧、降下電圧および負荷端電圧をそれぞれＶ
O 、Ｅ、ＶD およびＶL とすると、分圧部は、電圧値が
値（ＶO ・Ｒ２／（Ｒ１＋Ｒ２））である分圧電圧を生
成する。一方、降下電圧増幅部は、分圧部の分圧比とほ
ぼ等しい利得、つまり利得（Ｒ２／（Ｒ１＋Ｒ２））で
降下電圧を増幅する。この結果、フィードバック制御部
は、誤差信号の電圧値を所定電圧値（例えば、０Ｖ）に
維持するようにフィードバックする場合には、電圧値
（ＶO ・Ｒ２／（Ｒ１＋Ｒ２））から、電圧値ＶD ・
（Ｒ２／（Ｒ１＋Ｒ２））を減算した電圧値が基準電圧
Ｅと等しくなるように制御する。これにより、 ＶO ＝（１＋Ｒ１／Ｒ２）・Ｅ＋ＶD となる。この場合、 ＶL ＝ＶO −ＶD であるから、 ＶL ＝（１＋Ｒ１／Ｒ２）・Ｅ ＝一定値 となる。したがって、例えば、電源出力端子と負荷との
間にダイオードなどを接続することによって図４に示す
電源システムＳを構成した場合において、負荷電流や環
境条件の変動によりダイオードのオン電圧が変動したよ
うなときに、その変動電圧分を自動的に補償するように
出力電圧を安定化する。この結果、負荷端電圧が常に一
定電圧値になるように自動的に制御される。
抗回路のそれぞれの抵抗値をＲ１，Ｒ２とし、出力電
圧、基準電圧、降下電圧および負荷端電圧をそれぞれＶ
O 、Ｅ、ＶD およびＶL とすると、分圧部は、電圧値が
値（ＶO ・Ｒ２／（Ｒ１＋Ｒ２））である分圧電圧を生
成する。一方、降下電圧増幅部は、分圧部の分圧比とほ
ぼ等しい利得、つまり利得（Ｒ２／（Ｒ１＋Ｒ２））で
降下電圧を増幅する。この結果、フィードバック制御部
は、誤差信号の電圧値を所定電圧値（例えば、０Ｖ）に
維持するようにフィードバックする場合には、電圧値
（ＶO ・Ｒ２／（Ｒ１＋Ｒ２））から、電圧値ＶD ・
（Ｒ２／（Ｒ１＋Ｒ２））を減算した電圧値が基準電圧
Ｅと等しくなるように制御する。これにより、 ＶO ＝（１＋Ｒ１／Ｒ２）・Ｅ＋ＶD となる。この場合、 ＶL ＝ＶO −ＶD であるから、 ＶL ＝（１＋Ｒ１／Ｒ２）・Ｅ ＝一定値 となる。したがって、例えば、電源出力端子と負荷との
間にダイオードなどを接続することによって図４に示す
電源システムＳを構成した場合において、負荷電流や環
境条件の変動によりダイオードのオン電圧が変動したよ
うなときに、その変動電圧分を自動的に補償するように
出力電圧を安定化する。この結果、負荷端電圧が常に一
定電圧値になるように自動的に制御される。
【００１０】請求項３記載の電源装置は、請求項１記載
の電源装置において、分圧部は、直列接続された２つの
抵抗回路によって出力電圧を分圧することにより分圧電
圧を生成し、減算部は、降下電圧増幅部の出力電圧を電
圧電流変換すると共に電圧電流変換した電流を電源出力
端子側の抵抗回路を介して流し込むことを特徴とする。
の電源装置において、分圧部は、直列接続された２つの
抵抗回路によって出力電圧を分圧することにより分圧電
圧を生成し、減算部は、降下電圧増幅部の出力電圧を電
圧電流変換すると共に電圧電流変換した電流を電源出力
端子側の抵抗回路を介して流し込むことを特徴とする。
【００１１】請求項４記載の電源装置は、電源出力端子
に出力する出力電圧を所定の分圧比で分圧する分圧部
と、分圧部によって分圧された分圧電圧と所定の基準電
圧とに少なくとも基づく誤差信号を生成する誤差信号生
成部と、誤差信号の電圧値を所定電圧値に維持するよう
にフィードバック制御することにより出力電圧を負荷に
印加したときの負荷端電圧を所定電圧に安定化するフィ
ードバック制御部とを備えている電源装置において、電
源出力端子と負荷との間で電圧降下した降下電圧を所定
の利得で増幅する降下電圧増幅部と、降下電圧増幅部の
出力電圧を基準電圧に加算する加算部とを備え、誤差信
号生成部は、加算部の出力電圧と分圧電圧との電圧差を
増幅することによって誤差信号を生成することを特徴と
する。
に出力する出力電圧を所定の分圧比で分圧する分圧部
と、分圧部によって分圧された分圧電圧と所定の基準電
圧とに少なくとも基づく誤差信号を生成する誤差信号生
成部と、誤差信号の電圧値を所定電圧値に維持するよう
にフィードバック制御することにより出力電圧を負荷に
印加したときの負荷端電圧を所定電圧に安定化するフィ
ードバック制御部とを備えている電源装置において、電
源出力端子と負荷との間で電圧降下した降下電圧を所定
の利得で増幅する降下電圧増幅部と、降下電圧増幅部の
出力電圧を基準電圧に加算する加算部とを備え、誤差信
号生成部は、加算部の出力電圧と分圧電圧との電圧差を
増幅することによって誤差信号を生成することを特徴と
する。
【００１２】請求項３および４記載の電源装置では、請
求項１記載の電源装置と同様にして、降下電圧が変動し
た場合に、フィードバック制御部が降下電圧の変動分を
打ち消すように制御するため、負荷端電圧が常に一定電
圧値に制御される結果、負荷端における電源レギュレー
ションを安定させることができる。
求項１記載の電源装置と同様にして、降下電圧が変動し
た場合に、フィードバック制御部が降下電圧の変動分を
打ち消すように制御するため、負荷端電圧が常に一定電
圧値に制御される結果、負荷端における電源レギュレー
ションを安定させることができる。
【００１３】
【発明の実施の形態】以下、添付図面を参照して、本発
明に係る電源装置の好適な実施の形態について説明す
る。
明に係る電源装置の好適な実施の形態について説明す
る。
【００１４】図１に示すように、電源装置１は、フライ
バック型のＤＣ／ＤＣコンバータで構成されており、電
源出力端子ＴO と負荷Ｌの高電位側の端子ＴL1との間に
ダイオードＤを接続することによって、図４に示すよう
な電源システムＳを構成可能になっている。
バック型のＤＣ／ＤＣコンバータで構成されており、電
源出力端子ＴO と負荷Ｌの高電位側の端子ＴL1との間に
ダイオードＤを接続することによって、図４に示すよう
な電源システムＳを構成可能になっている。
【００１５】次に、電源装置１の構成について説明す
る。
る。
【００１６】電源装置１は、スイッチング用のトランス
２を備え、トランス２の一次巻線２ａ側の一次回路３
は、交流電源１１から出力された交流を脈流に整流する
ダイオードブリッジ１２と、脈流を平滑するコンデンサ
１３と、スイッチング素子としてのＦＥＴ１４と、ＦＥ
Ｔ１４のスイッチングデューティ比を制御するフィード
バック制御部としてのスイッチング制御部１５と、トラ
ンス２の二次巻線２ｂ側の二次回路４から出力される誤
差信号ＳE を一次回路３に伝達するためのホトカップラ
１６の一部を構成するホトトランジスタ１６ａと、抵抗
１７とを備えている。
２を備え、トランス２の一次巻線２ａ側の一次回路３
は、交流電源１１から出力された交流を脈流に整流する
ダイオードブリッジ１２と、脈流を平滑するコンデンサ
１３と、スイッチング素子としてのＦＥＴ１４と、ＦＥ
Ｔ１４のスイッチングデューティ比を制御するフィード
バック制御部としてのスイッチング制御部１５と、トラ
ンス２の二次巻線２ｂ側の二次回路４から出力される誤
差信号ＳE を一次回路３に伝達するためのホトカップラ
１６の一部を構成するホトトランジスタ１６ａと、抵抗
１７とを備えている。
【００１７】トランス２の二次巻線２ｂ側の二次回路４
には、二次巻線２ｂに発生した交流を整流平滑するため
のダイオード２１およびコンデンサ２２、降下電圧増幅
部２３、減算部２６、誤差信号生成部２８を備えてい
る。
には、二次巻線２ｂに発生した交流を整流平滑するため
のダイオード２１およびコンデンサ２２、降下電圧増幅
部２３、減算部２６、誤差信号生成部２８を備えてい
る。
【００１８】降下電圧増幅部２３は、負荷Ｌの端子ＴL1
と電源出力端子ＴO との間の降下電圧、つまりダイオー
ドＤのオン電圧を増幅するためのものであって、オペア
ンプ３１と抵抗３２〜３４とで構成されている。この場
合、降下電圧増幅部２３の利得Ｇは、値Ａ（倍）となっ
ており、電源出力端子ＴO における出力電圧、端子ＴL1
における負荷端電圧およびダイオードＤによる降下電圧
を、それぞれ値Ｖ0 、値ＶL および値ＶD とすると、降
下電圧増幅部２３から出力される降下電圧信号ＳS の電
圧値ＶS は、下記の式によって表される。 ＶS ＝Ａ・（ＶO −ＶL ） ＝Ａ・ＶD
と電源出力端子ＴO との間の降下電圧、つまりダイオー
ドＤのオン電圧を増幅するためのものであって、オペア
ンプ３１と抵抗３２〜３４とで構成されている。この場
合、降下電圧増幅部２３の利得Ｇは、値Ａ（倍）となっ
ており、電源出力端子ＴO における出力電圧、端子ＴL1
における負荷端電圧およびダイオードＤによる降下電圧
を、それぞれ値Ｖ0 、値ＶL および値ＶD とすると、降
下電圧増幅部２３から出力される降下電圧信号ＳS の電
圧値ＶS は、下記の式によって表される。 ＶS ＝Ａ・（ＶO −ＶL ） ＝Ａ・ＶD
【００１９】減算部２６は、ダイオードＤ２１およびコ
ンデンサ２２によって整流・平滑された出力電圧ＶO を
抵抗（本発明における抵抗回路に相当する）２４，２５
によって分圧された分圧電圧ＶB から降下信号ＳS の電
圧値ＶS を減算するものであって、オペアンプ３５と抵
抗３６ａ，３６ｂとで構成されている。この場合、減算
部２６の利得Ｇは、値１（倍）となっており、減算部２
６の出力電圧Ｖ26は、下記の式で表される。 Ｖ26＝ＶB −ＶS
ンデンサ２２によって整流・平滑された出力電圧ＶO を
抵抗（本発明における抵抗回路に相当する）２４，２５
によって分圧された分圧電圧ＶB から降下信号ＳS の電
圧値ＶS を減算するものであって、オペアンプ３５と抵
抗３６ａ，３６ｂとで構成されている。この場合、減算
部２６の利得Ｇは、値１（倍）となっており、減算部２
６の出力電圧Ｖ26は、下記の式で表される。 Ｖ26＝ＶB −ＶS
【００２０】誤差信号生成部２８は、減算部２６の出力
電圧Ｖ26と基準電源２７の基準電圧との電圧差を増幅す
ることによって誤差信号ＳE を生成し、生成した誤差信
号ＳE をホトカップ１６を介してスイッチング制御部１
５に出力する。この場合、基準電源２７の基準電圧は、
値Ｅ（Ｖ）に設定されており、減算部２６の出力電圧Ｖ
26は、基準電圧Ｅと等しくなるようにスイッチング制御
部１５によって制御されている。
電圧Ｖ26と基準電源２７の基準電圧との電圧差を増幅す
ることによって誤差信号ＳE を生成し、生成した誤差信
号ＳE をホトカップ１６を介してスイッチング制御部１
５に出力する。この場合、基準電源２７の基準電圧は、
値Ｅ（Ｖ）に設定されており、減算部２６の出力電圧Ｖ
26は、基準電圧Ｅと等しくなるようにスイッチング制御
部１５によって制御されている。
【００２１】次に、電源装置１の全体動作について説明
する。
する。
【００２２】電源装置１では、ダイオードブリッジ１２
が交流を整流し、コンデンサ１３が整流された脈流を平
滑する。次いで、ＦＥＴ１４が、平滑された直流をトラ
ンス２を介してスイッチングすることにより、トランス
２の二次巻線２ｂに交流を発生させ、ダイオード２１お
よびコンデンサ２２が、交流を整流・平滑することによ
って出力電圧ＶO を電源出力端子ＴO に出力する。この
場合、スイッチング制御部１５は、誤差信号生成部２８
から出力される誤差信号ＳE をホトカップラ１６を介し
て入力し、誤差信号ＳE の電圧値に応じたデューティー
比のスイッチング信号をＦＥＴ１４に出力する。これに
より、端子ＴL1に印加される負荷端電圧ＶL は、所定電
圧値に安定化されている。
が交流を整流し、コンデンサ１３が整流された脈流を平
滑する。次いで、ＦＥＴ１４が、平滑された直流をトラ
ンス２を介してスイッチングすることにより、トランス
２の二次巻線２ｂに交流を発生させ、ダイオード２１お
よびコンデンサ２２が、交流を整流・平滑することによ
って出力電圧ＶO を電源出力端子ＴO に出力する。この
場合、スイッチング制御部１５は、誤差信号生成部２８
から出力される誤差信号ＳE をホトカップラ１６を介し
て入力し、誤差信号ＳE の電圧値に応じたデューティー
比のスイッチング信号をＦＥＴ１４に出力する。これに
より、端子ＴL1に印加される負荷端電圧ＶL は、所定電
圧値に安定化されている。
【００２３】この場合、降下電圧増幅部２３は、出力電
圧Ｖ0 と負荷端電圧ＶL との電圧差である降下電圧ＶD
を利得Ａで増幅した降下電圧信号ＳS を出力する。した
がって、降下電圧増幅部２３は、負荷電流や環境条件の
変動に基づいてダイオードＤのオン電圧が変動したとき
でも、ダイオードＤのオン電圧である降下電圧ＶD に利
得Ａを乗算した電圧値の降下電圧信号ＳS を出力するこ
とになる。この降下電圧信号ＳS は、オペアンプ３５の
反転入力に入力され、オペアンプ３５が、降下電圧信号
ＳS の電圧値ＶS を分圧電圧ＶB から減算し、減算した
出力電圧Ｖ26を誤差信号生成部２８に出力する。次い
で、誤差信号生成部２８が誤差信号ＳE をスイッチング
制御部１５に出力する結果、スイッチング制御部１５、
トランス２、ダイオードＤ、降下電圧増幅部２３、減算
部２６、誤差信号生成部２８およびホトカップラ１６を
含むフィードバックループ内においてフィードバック制
御が行われる。
圧Ｖ0 と負荷端電圧ＶL との電圧差である降下電圧ＶD
を利得Ａで増幅した降下電圧信号ＳS を出力する。した
がって、降下電圧増幅部２３は、負荷電流や環境条件の
変動に基づいてダイオードＤのオン電圧が変動したとき
でも、ダイオードＤのオン電圧である降下電圧ＶD に利
得Ａを乗算した電圧値の降下電圧信号ＳS を出力するこ
とになる。この降下電圧信号ＳS は、オペアンプ３５の
反転入力に入力され、オペアンプ３５が、降下電圧信号
ＳS の電圧値ＶS を分圧電圧ＶB から減算し、減算した
出力電圧Ｖ26を誤差信号生成部２８に出力する。次い
で、誤差信号生成部２８が誤差信号ＳE をスイッチング
制御部１５に出力する結果、スイッチング制御部１５、
トランス２、ダイオードＤ、降下電圧増幅部２３、減算
部２６、誤差信号生成部２８およびホトカップラ１６を
含むフィードバックループ内においてフィードバック制
御が行われる。
【００２４】なお、減算部２６の出力電圧Ｖ26は、抵抗
２４，２５の抵抗値をそれぞれＲ24，Ｒ25とすると、下
記の式で表される電圧値となる。 Ｖ26＝ＶO ・（Ｒ25／（Ｒ24＋Ｒ25））−Ａ・ＶD したがって、フィードバックループ内では、基準電圧Ｅ
と出力電圧Ｖ26とが等しくなるように制御されるため、
出力電圧ＶO は、下記の式で表される電圧値となる。 ＶO ＝（１＋Ｒ24／Ｒ25）・Ｅ＋（１＋Ｒ24／Ｒ25）・Ａ・ＶD ・・式 したがって、降下電圧増幅部２３の利得Ａを値（Ｒ25／
（Ｒ24＋Ｒ25）とすれば、出力電圧ＶO は、 ＶO ＝（１＋Ｒ24／Ｒ25）・Ｅ＋ＶD と表されるため、負荷端電圧ＶL は、下記の式で表され
る。 ＶL ＝Ｖ0 −ＶD ＝（１＋Ｒ24／Ｒ25） ＝一定値
２４，２５の抵抗値をそれぞれＲ24，Ｒ25とすると、下
記の式で表される電圧値となる。 Ｖ26＝ＶO ・（Ｒ25／（Ｒ24＋Ｒ25））−Ａ・ＶD したがって、フィードバックループ内では、基準電圧Ｅ
と出力電圧Ｖ26とが等しくなるように制御されるため、
出力電圧ＶO は、下記の式で表される電圧値となる。 ＶO ＝（１＋Ｒ24／Ｒ25）・Ｅ＋（１＋Ｒ24／Ｒ25）・Ａ・ＶD ・・式 したがって、降下電圧増幅部２３の利得Ａを値（Ｒ25／
（Ｒ24＋Ｒ25）とすれば、出力電圧ＶO は、 ＶO ＝（１＋Ｒ24／Ｒ25）・Ｅ＋ＶD と表されるため、負荷端電圧ＶL は、下記の式で表され
る。 ＶL ＝Ｖ0 −ＶD ＝（１＋Ｒ24／Ｒ25） ＝一定値
【００２５】この結果、負荷端電圧ＶL は、ダイオード
Ｄのオン電圧が変動した場合であっても、常に一定値に
維持されることになる。したがって、負荷電流や環境条
件が変動する場合であっても、負荷Ｌには、常に一定電
圧が印加されることになり、電源レギュレーションが安
定する。
Ｄのオン電圧が変動した場合であっても、常に一定値に
維持されることになる。したがって、負荷電流や環境条
件が変動する場合であっても、負荷Ｌには、常に一定電
圧が印加されることになり、電源レギュレーションが安
定する。
【００２６】以上のように、この電源装置１によれば、
電源出力端子ＴO と端子ＴL1との間で降下した降下電
圧、つまりダイオードＤのオン電圧や接続ケーブルの固
有抵抗などによる降下電圧の変動を補償することによっ
て、環境条件や負荷電流が変動したとしても、端子ＴL1
における電源レギュレーションを安定させることができ
る。
電源出力端子ＴO と端子ＴL1との間で降下した降下電
圧、つまりダイオードＤのオン電圧や接続ケーブルの固
有抵抗などによる降下電圧の変動を補償することによっ
て、環境条件や負荷電流が変動したとしても、端子ＴL1
における電源レギュレーションを安定させることができ
る。
【００２７】なお、電源出力端子ＴO と端子ＴL1との間
にダイオードＤなどを接続しないで降下電圧が０Ｖの場
合には、降下電圧増幅部２３は、降下電圧信号ＳS とし
て電圧０Ｖを出力するため、電源装置１では、電源出力
端子ＴO における出力電圧を一定値に安定化することが
できる。
にダイオードＤなどを接続しないで降下電圧が０Ｖの場
合には、降下電圧増幅部２３は、降下電圧信号ＳS とし
て電圧０Ｖを出力するため、電源装置１では、電源出力
端子ＴO における出力電圧を一定値に安定化することが
できる。
【００２８】次に、他の実施形態について、図２を参照
して説明する。なお、同図に示す電源装置５１の構成要
素のうち電源装置１の各構成要素と同一の機能を有する
ものについては同一の符号を付して、詳細説明を省略す
る。
して説明する。なお、同図に示す電源装置５１の構成要
素のうち電源装置１の各構成要素と同一の機能を有する
ものについては同一の符号を付して、詳細説明を省略す
る。
【００２９】電源装置１と電源装置５１との相違は、電
源装置１における降下電圧増幅部２３および減算部２６
を、降下電圧増幅部５２と電圧−電流変換部５３とで置
換している点にある。
源装置１における降下電圧増幅部２３および減算部２６
を、降下電圧増幅部５２と電圧−電流変換部５３とで置
換している点にある。
【００３０】降下電圧増幅部５２は、オペアンプ５４と
抵抗５５〜５８とを備えて構成されており、電源装置１
における降下電圧増幅部２３とは、基本的な構成および
動作が同一で、周辺部品である抵抗５５〜５８の抵抗値
が異なっている。この場合、降下電圧増幅部５２の利得
は、値Ｂと設定されており、抵抗５５，５６の抵抗値お
よび抵抗５７，５８の抵抗値は、値Ｒおよび値（Ｒ・
Ｂ）にそれぞれ設定されている。
抵抗５５〜５８とを備えて構成されており、電源装置１
における降下電圧増幅部２３とは、基本的な構成および
動作が同一で、周辺部品である抵抗５５〜５８の抵抗値
が異なっている。この場合、降下電圧増幅部５２の利得
は、値Ｂと設定されており、抵抗５５，５６の抵抗値お
よび抵抗５７，５８の抵抗値は、値Ｒおよび値（Ｒ・
Ｂ）にそれぞれ設定されている。
【００３１】電圧−電流変換部５３は、利得が値１であ
るバッファアンプとしてのオペアンプ５９と、オペアン
プ５９から出力される降下電圧信号ＳS の電圧値ＶS に
ほぼ比例するコレクタ電流を流し込むトランジスタ６０
と、抵抗６１とを備えている。電圧−電流変換部５３で
は、降下電圧信号ＳS を電圧電流変換すると共に電圧電
流変換した電流を抵抗２４を介して電源出力端子Ｔ0 側
からグランドに流し込む。
るバッファアンプとしてのオペアンプ５９と、オペアン
プ５９から出力される降下電圧信号ＳS の電圧値ＶS に
ほぼ比例するコレクタ電流を流し込むトランジスタ６０
と、抵抗６１とを備えている。電圧−電流変換部５３で
は、降下電圧信号ＳS を電圧電流変換すると共に電圧電
流変換した電流を抵抗２４を介して電源出力端子Ｔ0 側
からグランドに流し込む。
【００３２】この場合、降下電圧増幅部５２は、利得が
値Ｂであるため、電圧値Ｂ・ＶD の誤差信号ＳS を出力
する。したがって、抵抗６１の抵抗値をＲ61とすると、
抵抗６１に流れる電流値は、値（Ｂ・ＶD ／Ｒ61）とな
る。一方、スイッチング制御部１５が、オペアンプ３８
の反転入力と非反転入力にそれぞれ入力される電圧値が
等しくなるように制御するため、 Ｅ＝Ｒ25・ＶO ／（Ｒ24＋Ｒ25）−Ｂ・ＶD ・Ｒ24・Ｒ
25／（Ｒ61・（Ｒ24＋Ｒ25）） となる関係にある。したがって、 ＶO ＝（１＋Ｒ24／Ｒ25）・Ｅ＋Ｂ・ＶD ・Ｒ24／Ｒ61 となる。ここで、電源装置１における降下電圧増幅部２
３および減算部２６と、電源装置５１における降下電圧
増幅部５２および電圧−電流変換部５３とが等価的に等
しいものとして、前記した式と比較すると、上記した
降下電圧増幅部５２の利得Ａは、 Ａ＝Ｂ・Ｒ24・Ｒ25／（Ｒ61・（Ｒ24＋Ｒ25）） と表される。この場合、 Ａ＝Ｒ25／（Ｒ24＋Ｒ25）の条件により、 Ｒ61＝Ｂ・Ｒ24 と設定することによって、この電源装置５１において
も、電源装置１と同様にして、負荷端電圧ＶL は、ダイ
オードＤのオン電圧が変動した場合であっても、常に一
定値に維持されることになる。したがって、負荷電流や
環境条件が変動する場合であっても、端子ＴL1における
電源レギュレーションを安定させることができる。
値Ｂであるため、電圧値Ｂ・ＶD の誤差信号ＳS を出力
する。したがって、抵抗６１の抵抗値をＲ61とすると、
抵抗６１に流れる電流値は、値（Ｂ・ＶD ／Ｒ61）とな
る。一方、スイッチング制御部１５が、オペアンプ３８
の反転入力と非反転入力にそれぞれ入力される電圧値が
等しくなるように制御するため、 Ｅ＝Ｒ25・ＶO ／（Ｒ24＋Ｒ25）−Ｂ・ＶD ・Ｒ24・Ｒ
25／（Ｒ61・（Ｒ24＋Ｒ25）） となる関係にある。したがって、 ＶO ＝（１＋Ｒ24／Ｒ25）・Ｅ＋Ｂ・ＶD ・Ｒ24／Ｒ61 となる。ここで、電源装置１における降下電圧増幅部２
３および減算部２６と、電源装置５１における降下電圧
増幅部５２および電圧−電流変換部５３とが等価的に等
しいものとして、前記した式と比較すると、上記した
降下電圧増幅部５２の利得Ａは、 Ａ＝Ｂ・Ｒ24・Ｒ25／（Ｒ61・（Ｒ24＋Ｒ25）） と表される。この場合、 Ａ＝Ｒ25／（Ｒ24＋Ｒ25）の条件により、 Ｒ61＝Ｂ・Ｒ24 と設定することによって、この電源装置５１において
も、電源装置１と同様にして、負荷端電圧ＶL は、ダイ
オードＤのオン電圧が変動した場合であっても、常に一
定値に維持されることになる。したがって、負荷電流や
環境条件が変動する場合であっても、端子ＴL1における
電源レギュレーションを安定させることができる。
【００３３】なお、本発明は、上記した実施の形態に限
定されず、その構成を適宜変更することができる。例え
ば、電源装置１においては、分圧電圧ＶB から降下電圧
ＶSを減算した減算値と基準電圧Ｅとの電圧差を誤差信
号生成部２８が増幅しているが、等価的には、誤差信号
生成部２８が、降下電圧ＶS を基準電圧Ｅに加算した加
算値と分圧電圧ＶB との電圧差を増幅することによって
誤差信号を生成してもよい。したがって、電源装置１に
おける減算部２６に代えて、降下電圧増幅部２３の出力
電圧を基準電圧Ｅに加算する加算部を配設し、誤差信号
生成部２８は、加算部の出力電圧と分圧電圧ＶB との電
圧差を増幅することによって誤差信号ＳE を生成するよ
うに構成してもよい。
定されず、その構成を適宜変更することができる。例え
ば、電源装置１においては、分圧電圧ＶB から降下電圧
ＶSを減算した減算値と基準電圧Ｅとの電圧差を誤差信
号生成部２８が増幅しているが、等価的には、誤差信号
生成部２８が、降下電圧ＶS を基準電圧Ｅに加算した加
算値と分圧電圧ＶB との電圧差を増幅することによって
誤差信号を生成してもよい。したがって、電源装置１に
おける減算部２６に代えて、降下電圧増幅部２３の出力
電圧を基準電圧Ｅに加算する加算部を配設し、誤差信号
生成部２８は、加算部の出力電圧と分圧電圧ＶB との電
圧差を増幅することによって誤差信号ＳE を生成するよ
うに構成してもよい。
【００３４】さらに、本実施形態では、正電圧を生成す
る電源装置の例について説明したが、本発明は、これに
限定されず、負電圧を生成するいわゆるマイナス電源に
も適用できるのは勿論である。
る電源装置の例について説明したが、本発明は、これに
限定されず、負電圧を生成するいわゆるマイナス電源に
も適用できるのは勿論である。
【００３５】また、電源出力端子ＴO と端子ＴL1との間
に接続するものの例としてダイオードＤを挙げて説明し
たが、本発明は、これに限定されず、コイル、能動素子
および接続ケーブルなどによる電圧低下分を補償するこ
とができる。さらに、本発明は、ダイオードなどを負荷
Ｌのグランド側の端子ＴL2と、電源装置１のグランド端
子ＴG との間に接続する場合にも、適用が可能である。
に接続するものの例としてダイオードＤを挙げて説明し
たが、本発明は、これに限定されず、コイル、能動素子
および接続ケーブルなどによる電圧低下分を補償するこ
とができる。さらに、本発明は、ダイオードなどを負荷
Ｌのグランド側の端子ＴL2と、電源装置１のグランド端
子ＴG との間に接続する場合にも、適用が可能である。
【００３６】さらに、フィードバック制御部として、ス
イッチング信号のデューティー比を変化させる例につい
て説明したが、本発明におけるフィードバック制御部
は、周波数制御によってフィードバック制御する場合に
も適用可能である。
イッチング信号のデューティー比を変化させる例につい
て説明したが、本発明におけるフィードバック制御部
は、周波数制御によってフィードバック制御する場合に
も適用可能である。
【００３７】
【発明の効果】以上のように請求項１記載の電源装置に
よれば、フィードバック制御部が、降下電圧を補償する
ように電源出力端子における出力電圧の電圧値を制御す
るため、負荷端電圧が一定電圧に安定化される結果、負
荷端における電源レギュレーションを安定させることが
できる。
よれば、フィードバック制御部が、降下電圧を補償する
ように電源出力端子における出力電圧の電圧値を制御す
るため、負荷端電圧が一定電圧に安定化される結果、負
荷端における電源レギュレーションを安定させることが
できる。
【００３８】また、請求項２記載の電源装置によれば、
降下電圧増幅部が、分圧部の所定の分圧比とほぼ等しい
利得で降下電圧を増幅するため、例えば、電源出力端子
と負荷との間にダイオードなどを接続することによって
複数の電源装置を並列接続して電源システムを構成した
場合などにおいて、負荷電流や環境条件の変動によりダ
イオードのオン電圧が変動したようなときに、その変動
電圧分を自動的に補償するように出力電圧を安定化する
結果、負荷端電圧が常に一定電圧値になるように自動的
に制御することができる。
降下電圧増幅部が、分圧部の所定の分圧比とほぼ等しい
利得で降下電圧を増幅するため、例えば、電源出力端子
と負荷との間にダイオードなどを接続することによって
複数の電源装置を並列接続して電源システムを構成した
場合などにおいて、負荷電流や環境条件の変動によりダ
イオードのオン電圧が変動したようなときに、その変動
電圧分を自動的に補償するように出力電圧を安定化する
結果、負荷端電圧が常に一定電圧値になるように自動的
に制御することができる。
【００３９】さらに、請求項３および４記載の電源装置
によれば、請求項１記載の電源装置と同様にして、降下
電圧が変動した場合に、フィードバック制御部が降下電
圧の変動分を打ち消すように制御するため、負荷端電圧
が常に一定電圧値に制御される結果、負荷端における電
源レギュレーションを安定させることができる。
によれば、請求項１記載の電源装置と同様にして、降下
電圧が変動した場合に、フィードバック制御部が降下電
圧の変動分を打ち消すように制御するため、負荷端電圧
が常に一定電圧値に制御される結果、負荷端における電
源レギュレーションを安定させることができる。
【図１】本発明の実施の形態に係る電源装置の回路図で
ある。
ある。
【図２】本発明の他の実施の形態に係る電源装置の部分
回路図である。
回路図である。
【図３】従来の電源装置の部分回路図である。
【図４】電源システムのシステム構成図である。
１ 電源装置 １５ スイッチング制御部 ２３ 降下電圧増幅部 ２４ 抵抗 ２５ 抵抗 ２６ 減算部 ２８ 誤差信号生成部 ５１ 電源装置 ５２ 降下電圧増幅部 ５３ 電圧−電流変換部 Ｌ 負荷
Claims (4)
- 【請求項１】 電源出力端子に出力する出力電圧を所定
の分圧比で分圧する分圧部と、当該分圧部によって分圧
された分圧電圧と所定の基準電圧とに少なくとも基づく
誤差信号を生成する誤差信号生成部と、前記誤差信号の
電圧値を所定電圧値に維持するようにフィードバック制
御することにより前記出力電圧を負荷に印加したときの
負荷端電圧を所定電圧に安定化するフィードバック制御
部とを備えている電源装置において、 前記電源出力端子と前記負荷との間で電圧降下した降下
電圧を所定の利得で増幅する降下電圧増幅部と、当該降
下電圧増幅部の出力電圧を前記分圧電圧から減算する減
算部とを備え、前記誤差信号生成部は、前記減算部の出
力電圧と前記基準電圧との電圧差を増幅することによっ
て前記誤差信号を生成することを特徴とする電源装置。 - 【請求項２】 前記分圧部は、直列接続された２つの抵
抗回路によって前記出力電圧を分圧することにより前記
分圧電圧を生成し、前記降下電圧増幅部は、前記所定の
分圧比とほぼ等しい利得で前記降下電圧を増幅すること
を特徴とする請求項１記載の電源装置。 - 【請求項３】 前記分圧部は、直列接続された２つの抵
抗回路によって前記出力電圧を分圧することにより前記
分圧電圧を生成し、前記減算部は、前記降下電圧増幅部
の出力電圧を電圧電流変換すると共に当該電圧電流変換
した電流を前記電源出力端子側の前記抵抗回路を介して
流し込むことを特徴とする請求項１記載の電源装置。 - 【請求項４】 電源出力端子に出力する出力電圧を所定
の分圧比で分圧する分圧部と、当該分圧部によって分圧
された分圧電圧と所定の基準電圧とに少なくとも基づく
誤差信号を生成する誤差信号生成部と、前記誤差信号の
電圧値を所定電圧値に維持するようにフィードバック制
御することにより前記出力電圧を負荷に印加したときの
負荷端電圧を所定電圧に安定化するフィードバック制御
部とを備えている電源装置において、 前記電源出力端子と前記負荷との間で電圧降下した降下
電圧を所定の利得で増幅する降下電圧増幅部と、当該降
下電圧増幅部の出力電圧を前記基準電圧に加算する加算
部とを備え、前記誤差信号生成部は、前記加算部の出力
電圧と前記分圧電圧との電圧差を増幅することによって
前記誤差信号を生成することを特徴とする電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8192828A JPH1023751A (ja) | 1996-07-02 | 1996-07-02 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8192828A JPH1023751A (ja) | 1996-07-02 | 1996-07-02 | 電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1023751A true JPH1023751A (ja) | 1998-01-23 |
Family
ID=16297661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8192828A Pending JPH1023751A (ja) | 1996-07-02 | 1996-07-02 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1023751A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010183729A (ja) * | 2009-02-05 | 2010-08-19 | Mitsubishi Electric Corp | 電源回路及び照明装置 |
-
1996
- 1996-07-02 JP JP8192828A patent/JPH1023751A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010183729A (ja) * | 2009-02-05 | 2010-08-19 | Mitsubishi Electric Corp | 電源回路及び照明装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8179699B2 (en) | Method for controlling a switching regulator and related switching regulator | |
| JP2786384B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JP2001100849A (ja) | 出力電流を測定するためのシステムおよび方法、およびこれらのシステムおよび方法を使用するコンバータ | |
| CN109768709B (zh) | 基于功率变换器中的负载条件的电压补偿系统和方法 | |
| KR19990085821A (ko) | 역률 보상회로 | |
| US5917312A (en) | System and method for voltage positioning a regulator and regulator employing the same | |
| CN112019054A (zh) | 光耦电流传输比补偿 | |
| JPH05304771A (ja) | スイッチング電源装置 | |
| JPH1023751A (ja) | 電源装置 | |
| JPS6162358A (ja) | スイツチングレギユレータ | |
| US11848601B1 (en) | Ripple reduction circuit for use with a power supply | |
| JP3000829B2 (ja) | 直流−直流変換器の並列接続装置 | |
| JPH09265328A (ja) | アクティブダミー回路 | |
| JPH04261358A (ja) | スイッチング電源装置 | |
| JP2968670B2 (ja) | 保護回路付きｄｃ−ｄｃコンバータ | |
| JPH062990U (ja) | スイッチング電源装置 | |
| KR100415187B1 (ko) | 고역률보상회로 | |
| US20240072648A1 (en) | Switching control circuit and power factor correction circuit | |
| JPH05344712A (ja) | スイッチング電源の過負荷保護回路 | |
| JP7640492B2 (ja) | スイッチング電源装置 | |
| JP3345866B2 (ja) | スイッチング電源装置 | |
| JP2001178123A (ja) | 直流安定化電源装置 | |
| JPH04251558A (ja) | スイッチング電源装置 | |
| JP2004129340A (ja) | 電源装置及び電子部品 | |
| JPH07222442A (ja) | スイッチング電源装置 |