JPH10239373A - プリント配線基盤の部品実装時使用するショートチェッカー - Google Patents
プリント配線基盤の部品実装時使用するショートチェッカーInfo
- Publication number
- JPH10239373A JPH10239373A JP9038889A JP3888997A JPH10239373A JP H10239373 A JPH10239373 A JP H10239373A JP 9038889 A JP9038889 A JP 9038889A JP 3888997 A JP3888997 A JP 3888997A JP H10239373 A JPH10239373 A JP H10239373A
- Authority
- JP
- Japan
- Prior art keywords
- pin
- alarm
- power source
- power supply
- short circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004806 packaging method and process Methods 0.000 title 1
- 239000000523 sample Substances 0.000 claims abstract description 18
- 230000007488 abnormal function Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
(57)【要約】
【課題】プリント配線基盤に部品を実装したときに、シ
ョートにより正常に機能しない部品を直ちに検知する。 【解決手段】プリント配線基盤1の電源ラインとコモン
ラインとの間にごく低い電圧を印加しておき、かつ、そ
の電源ラインとコモンライン間の抵抗値をチェックしな
がら部品を実装していき、両ライン間の抵抗値が一定の
しきい値以下に下がったときに警報を発するようにして
ショート事故を知らせる。
ョートにより正常に機能しない部品を直ちに検知する。 【解決手段】プリント配線基盤1の電源ラインとコモン
ラインとの間にごく低い電圧を印加しておき、かつ、そ
の電源ラインとコモンライン間の抵抗値をチェックしな
がら部品を実装していき、両ライン間の抵抗値が一定の
しきい値以下に下がったときに警報を発するようにして
ショート事故を知らせる。
Description
【0001】
【発明の属する技術分野】本発明は、プリント配線基盤
にLSIやVLSIなどの部品を実装する際に、部品の
内外で生ずるショート事故を検知するショートチェッカ
ーに関する。
にLSIやVLSIなどの部品を実装する際に、部品の
内外で生ずるショート事故を検知するショートチェッカ
ーに関する。
【0002】
【従来の技術】自動装置又は作業員の手によってプリン
ト配線基盤に部品を実装する場合、部品の内外で電源ラ
インとコモンラインとの間でショートが生じることがあ
るが、そのショートに気付かずに電源を投入すると、短
絡のため、プリント配線基盤及び実装済みの部品がダメ
ージを受けるため、その実装済みのプリント配線基盤を
丸ごと廃棄しなければならなくなり、多大の損害が生じ
るという問題があった。このような短絡による損害を防
止するためには、部品を装着するたびにテスターで短絡
の有無を確認しながら実装しなければならず、手間がか
かるという問題があった。
ト配線基盤に部品を実装する場合、部品の内外で電源ラ
インとコモンラインとの間でショートが生じることがあ
るが、そのショートに気付かずに電源を投入すると、短
絡のため、プリント配線基盤及び実装済みの部品がダメ
ージを受けるため、その実装済みのプリント配線基盤を
丸ごと廃棄しなければならなくなり、多大の損害が生じ
るという問題があった。このような短絡による損害を防
止するためには、部品を装着するたびにテスターで短絡
の有無を確認しながら実装しなければならず、手間がか
かるという問題があった。
【0003】
【発明が解決しようとする課題】本発明は上記の問題を
解決するためなされたものであり、その目的とするとこ
ろは、プリント配線基盤に部品を実装したときに、ショ
ートにより正常に機能しない部品を直ちに検知すること
にある。
解決するためなされたものであり、その目的とするとこ
ろは、プリント配線基盤に部品を実装したときに、ショ
ートにより正常に機能しない部品を直ちに検知すること
にある。
【0004】
【課題を解決するための手段】上記の問題は、プリント
配線基盤の電源ラインとコモンラインとの間にごく低い
電圧を印加しておき、かつ、その電源ラインとコモンラ
イン間の抵抗値をチェックしながら部品を実装してい
き、両ライン間の抵抗値が一定のしきい値以下に下がっ
たときに警報を発するようにしてショート事故を知らせ
るようにすることによって達成される。
配線基盤の電源ラインとコモンラインとの間にごく低い
電圧を印加しておき、かつ、その電源ラインとコモンラ
イン間の抵抗値をチェックしながら部品を実装してい
き、両ライン間の抵抗値が一定のしきい値以下に下がっ
たときに警報を発するようにしてショート事故を知らせ
るようにすることによって達成される。
【0005】而して、この両ライン間に低電圧を供給す
ると共に、その間の抵抗値をチェックするためのプロー
ブとしては、プリント基盤に取り付けられているソケッ
トに適合する電源ラインとコモンラインに接続される一
対のピンを有するプローブを用いるものである。このプ
リント配線基盤の電源ライン及びコモンライン間に低電
圧を印加する手段としては、クリップなどが考えられる
が、そのような手段では、実装作業中に確実にショート
を検知することは困難である。
ると共に、その間の抵抗値をチェックするためのプロー
ブとしては、プリント基盤に取り付けられているソケッ
トに適合する電源ラインとコモンラインに接続される一
対のピンを有するプローブを用いるものである。このプ
リント配線基盤の電源ライン及びコモンライン間に低電
圧を印加する手段としては、クリップなどが考えられる
が、そのような手段では、実装作業中に確実にショート
を検知することは困難である。
【0006】
【発明の実施の形態】以下、図面により本発明の詳細を
説明する。図1は本発明に係るプリント配線基盤の部品
実装時に使用するショートチェッカー(以下、単にショ
ートチェッカーという。)のセッティング状態を示す説
明図、図2は本発明に用いるDIPパッケージ型のプロ
ーブを示す斜視図、図3は同じくSOPパッケージ型の
プローブを示す斜視図である。図中、1はプリント配線
基盤、2はショートチェッカーである。
説明する。図1は本発明に係るプリント配線基盤の部品
実装時に使用するショートチェッカー(以下、単にショ
ートチェッカーという。)のセッティング状態を示す説
明図、図2は本発明に用いるDIPパッケージ型のプロ
ーブを示す斜視図、図3は同じくSOPパッケージ型の
プローブを示す斜視図である。図中、1はプリント配線
基盤、2はショートチェッカーである。
【0007】プリント配線基盤1は、その盤上にプリン
ト回路が設けられ、その所定位置にはLSIプローブな
どの部品を実装するための図示しないソケットが多数取
り付けられている。ショートチェッカー2は、プローブ
20と、回路21と、電源22と、抵抗計測器23と、
警報器24と、ブザー25とから成る。プローブ20
は、例えば、図2に示したDIPパッケージや、図3に
示したSOPパッケージと同一の形状で、電源ピン及び
コモンピンを有し、プリント配線基盤1上の適宜のソケ
ット、例えば、部品が実装されず空いているソケットな
どに取り付け得るものである。
ト回路が設けられ、その所定位置にはLSIプローブな
どの部品を実装するための図示しないソケットが多数取
り付けられている。ショートチェッカー2は、プローブ
20と、回路21と、電源22と、抵抗計測器23と、
警報器24と、ブザー25とから成る。プローブ20
は、例えば、図2に示したDIPパッケージや、図3に
示したSOPパッケージと同一の形状で、電源ピン及び
コモンピンを有し、プリント配線基盤1上の適宜のソケ
ット、例えば、部品が実装されず空いているソケットな
どに取り付け得るものである。
【0008】回路21は、プローブ20の電源ピン及び
コモンピンに電源22及び抵抗計測器23を接続するよ
う設けられるものである。電源22は低電圧電源であ
り、プローブ20の電源ピンとコモンピンの間に数μV
の電圧を供給するものである。抵抗計測器23は回路2
1の途中に設けられ、回路21を流れる電流を計測し、
警報器24は抵抗計測器23の計測値が一定の限界値を
超えたときにブザー25を鳴らすものである。
コモンピンに電源22及び抵抗計測器23を接続するよ
う設けられるものである。電源22は低電圧電源であ
り、プローブ20の電源ピンとコモンピンの間に数μV
の電圧を供給するものである。抵抗計測器23は回路2
1の途中に設けられ、回路21を流れる電流を計測し、
警報器24は抵抗計測器23の計測値が一定の限界値を
超えたときにブザー25を鳴らすものである。
【0009】このショートチェッカーを使用するとき
は、プリント配線基盤1に部品を実装する前に、そのプ
リント配線基盤1上に取り付けられている適宜のソケッ
トに実装し、プリント回路に低電圧を印加する。部品を
実装するとき、抵抗計測器23で計測されるせいじょう
な抵抗値は通常100〜300Ωである。部品が正常に
取り付けられたときには、計測値に大幅な低下は生じな
いが、部品の内外で電源ラインとコモンラインとの間に
ショートがある場合には計測値が0〜10Ωまで急激に
下がるので、ブサー25からアラーム音が発せられる。
従って、アラームが鳴った直前に取り付けた部品を交換
して、アラームが鳴らないようにし、以降、同様にして
順次部品を取り付けていく。
は、プリント配線基盤1に部品を実装する前に、そのプ
リント配線基盤1上に取り付けられている適宜のソケッ
トに実装し、プリント回路に低電圧を印加する。部品を
実装するとき、抵抗計測器23で計測されるせいじょう
な抵抗値は通常100〜300Ωである。部品が正常に
取り付けられたときには、計測値に大幅な低下は生じな
いが、部品の内外で電源ラインとコモンラインとの間に
ショートがある場合には計測値が0〜10Ωまで急激に
下がるので、ブサー25からアラーム音が発せられる。
従って、アラームが鳴った直前に取り付けた部品を交換
して、アラームが鳴らないようにし、以降、同様にして
順次部品を取り付けていく。
【0010】なお、本発明は上記の実施例に限定される
ものではなく、例えば、プリント配線基盤上に、予めプ
ローブ用のソケットを取り付けておき、それにプローブ
を取り付けてショートをチェックし続けるようにしても
よい。また、電源から供給される低電圧は部品の内外に
ショートがあった場合でもプリント回路や実装済みの部
品を損傷しない程度であればよく、また、警報器は警報
ランプを点滅又は点灯させるタイプのものであってもよ
く、さらに、本発明は上記の説明から当業者が容易に想
到し得る総ての変更実施例を包摂するものである。
ものではなく、例えば、プリント配線基盤上に、予めプ
ローブ用のソケットを取り付けておき、それにプローブ
を取り付けてショートをチェックし続けるようにしても
よい。また、電源から供給される低電圧は部品の内外に
ショートがあった場合でもプリント回路や実装済みの部
品を損傷しない程度であればよく、また、警報器は警報
ランプを点滅又は点灯させるタイプのものであってもよ
く、さらに、本発明は上記の説明から当業者が容易に想
到し得る総ての変更実施例を包摂するものである。
【0011】
【発明の効果】本発明に係るプリント配線基盤の部品実
装時に使用するショートチェッカーは上記の如く構成さ
れるので、本発明によるときは、プリント配線基盤へ部
品を実装したときに、実装した部品の内外でショートが
ある場合、その事実が即座に分かり、ショートのない状
態に実装し直すことができ、従って、プリント配線基盤
に大電圧を印加したときにショートして基盤及び実装さ
れている部品を丸ごと損なうことがなく、多大な損害を
未然に防ぐことができる。
装時に使用するショートチェッカーは上記の如く構成さ
れるので、本発明によるときは、プリント配線基盤へ部
品を実装したときに、実装した部品の内外でショートが
ある場合、その事実が即座に分かり、ショートのない状
態に実装し直すことができ、従って、プリント配線基盤
に大電圧を印加したときにショートして基盤及び実装さ
れている部品を丸ごと損なうことがなく、多大な損害を
未然に防ぐことができる。
【図1】本発明に係るプリント配線基盤の部品実装時に
使用するショートチェッカーのセッティング状態を示す
説明図である。
使用するショートチェッカーのセッティング状態を示す
説明図である。
【図2】本発明に用いるDIPパッケージ型のプローブ
を示す斜視図である。
を示す斜視図である。
【図3】本発明に用いるSOPパッケージ型のプローブ
を示す斜視図である。
を示す斜視図である。
1・・・・・プリント配線基盤 2・・・・・ショートチッェカー 20・・・・プローブ 21・・・・回路 22・・・・電源 23・・・・抵抗計測器 24・・・・警報器 25・・・・ブザー
Claims (1)
- 【請求項1】電源ピン及びコモンピンを有し、実装に用
いるプリント配線基盤(1)の適宜のソケットに装着さ
れるプローブ(20)と、 プローブ(20)の電源ピン及びコモンピンの間に、微
電圧を供給する電源(22)と、 一個の部品を実装したとき、電源ピン及びコモンピンの
間の抵抗値が一定のしきい値以下に下がったときに警報
を発する警報器(24)と、 から成るプリント配線基盤の部品実装時使用するショー
トチェッカー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9038889A JPH10239373A (ja) | 1997-02-24 | 1997-02-24 | プリント配線基盤の部品実装時使用するショートチェッカー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9038889A JPH10239373A (ja) | 1997-02-24 | 1997-02-24 | プリント配線基盤の部品実装時使用するショートチェッカー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10239373A true JPH10239373A (ja) | 1998-09-11 |
Family
ID=12537784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9038889A Pending JPH10239373A (ja) | 1997-02-24 | 1997-02-24 | プリント配線基盤の部品実装時使用するショートチェッカー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10239373A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6728653B1 (en) * | 2000-03-21 | 2004-04-27 | Unisys Corporation | Method for testing multi-chip packages |
| CN104375048A (zh) * | 2013-08-13 | 2015-02-25 | 现代摩比斯株式会社 | 换流器系统的短路检测装置及其方法 |
-
1997
- 1997-02-24 JP JP9038889A patent/JPH10239373A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6728653B1 (en) * | 2000-03-21 | 2004-04-27 | Unisys Corporation | Method for testing multi-chip packages |
| CN104375048A (zh) * | 2013-08-13 | 2015-02-25 | 现代摩比斯株式会社 | 换流器系统的短路检测装置及其方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6417682B1 (en) | Semiconductor device testing apparatus and its calibration method | |
| KR970705032A (ko) | AC전원 유출구 접지 특성 및 전기선 검사회로 장치(AC Power Outlet Ground Integrity and Wire Test Circuit Device) | |
| US5625292A (en) | System for measuring the integrity of an electrical contact | |
| DE69712236D1 (de) | Fehlerdiagnosevorrichtung für CMOS-integrierte Schaltungen und Diagnoseverfahren | |
| JPH10239373A (ja) | プリント配線基盤の部品実装時使用するショートチェッカー | |
| US6603302B2 (en) | Circuit testers | |
| JP3604015B2 (ja) | 多機種対応型電源検査装置 | |
| JPH08327522A (ja) | 疲労評価方法およびその装置 | |
| JPH07113850A (ja) | 半導体集積回路 | |
| JP3979619B2 (ja) | 半導体装置の内部配線断線検出方法 | |
| KR0179093B1 (ko) | 테스트 어댑터 보드 체크기 | |
| JPH06130108A (ja) | プリント基板の試験方法 | |
| JP2586335Y2 (ja) | マニュアル測定およびウエハ測定両用ic試験装置 | |
| JP4096347B2 (ja) | 電子部品、回路基板及び電子部品付き回路基板 | |
| JP2000329825A (ja) | 導通状態検知機能付き集積回路 | |
| JPS6367669B2 (ja) | ||
| JPH0829472A (ja) | 信号配線の良否検査方法 | |
| JPS6275273A (ja) | コンデンサ良否判定装置 | |
| JPH07181220A (ja) | 集積回路装置 | |
| JPS62153778A (ja) | 半導体装置用バ−ンイン装置のバ−ンインボ−ド | |
| JPH1123648A (ja) | Ic試験装置のテストヘッド | |
| JPH06258376A (ja) | 半導体装置用テストボードの配線チェック装置 | |
| JPH07122654B2 (ja) | 電子回路の試験方法 | |
| JPH10253715A (ja) | 半導体試験装置診断用回路および半導体試験方法 | |
| JPH06258345A (ja) | Lsiテストアダプタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |