JPH1024145A5 - - Google Patents

Description

【発明の名称】遊技機検査用集中端子板
【特許請求の範囲】
【請求項１】遊技機のアプリケーションプログラムと所定のアルゴリズムにより暗号化された機器毎の識別コードが書き込まれた内蔵ＲＯＭと、
暗号化アルゴリズムを格納する識別回路を有するマイクロコンピュータチップ（以下チップという）を実装する遊技機制御基板に接続され、通信のやりとりを行う通信回路と、
該遊技機制御基板に実装されたチップが正規のものか否かを暗号化データを送信した後の復号化データの照合により行う照合手段と、
該照合手段がチップを正規と判断した場合に遊技機の作動を許可する手段とを有する検査専用ＣＰＵとで構成された遊技機検査用集中端子板において、
前記検査用ＣＰＵの照合手段には、前記遊技機制御基板に実装された正規のチップの識別回路に格納された暗号化アルゴリズムと同一のアルゴリズムが格納されていることを特徴とする遊技機検査用集中端子板。
【請求項２】遊技機のアプリケーションプログラムと所定のアルゴリズムにより暗号化された機器毎の識別コードを記憶した内蔵ＲＯＭと、
暗号化アルゴリズムを格納する識別回路とを有するマイクロコンピュータチップ（以下チップという）を実装する遊技機制御基板に接続され、通信のやりとりを行う通信回路と、
該遊技機制御基板に実装されたチップが正規のものか否かを暗号化データを送信した後の復号化データの照合により行う照合手段と、
該照合手段がチップを正規と判断した場合に遊技機の作動を許可する手段を有する中央処理装置（ＣＰＵ）と、
該中央処理装置（ＣＰＵ）に作動を許可された遊技機の作動より送信される遊技機に関する遊技機に関する図柄停止信号（又はストップ信号）、大当たり信号、小当たり信号、補給玉（若しくは投入メダル数）、回収玉数（払出しメダル数）のデータが入力され、これらを積算値として記憶する記憶手段と、
該記憶手段が記憶した図柄停止信号（又はストップ信号）、大当たり信号、小当たり信号、補給玉（若しくは投入メダル数）、回収玉数（払出しメダル数）などのデータを外部検査装置からの指示があった時に該外部検査装置に出力する機能を有する検査用集中端子板インターフェース回路とで構成されていることを特徴とする遊技機検査用集中端子板。
【請求項３】前記検査用集中端子板の記憶手段が、フラッシュメモリー若しくはＥＥＰＲＯＭで構成されていることを特徴とする請求項２記載の遊技機検査用集中端子板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パチンコ、回胴式遊技機等における遊技機の制御基板に組み込まれたアプリケーションプログラム及び該プログラムに基づき遊技機を制御するためのマイクロプロセッサーが正規のものであるか否について照合すると共に遊技機から送信される各種情報を積算する機能を有する装置に関するものである。
【０００２】
【従来技術】
従来のプログラムのチェックは、型式試験申請された時点で第三者検査機関が様々な角度からその内容の検討が慎重に行われるが、試験合格後は検査機関による管理を離れ、型式試験合格の認定を受けたプログラムが搭載された遊技機は遊技機メーカーが第三者監督機関に対して検定申請し、この検定に合格した製品が遊技場へ出荷されている。そして、マイクロコンピュータチップ（以下チップという）内に書き込まれたＲＯＭ上のプログラムにさらに機器毎の識別コードを付与し、さらに特定の暗号化アルゴリズムにて暗号化した識別コードを付与し、またアドレス上のプログラム、識別コード及び暗号化識別コードを順次走査しながら所定のアルゴリズムにて算出した認証データを書き込んでおき、照合装置等でプログラム内容を検査する時にチップ内蔵ＲＯＭに書き込まれた認証データが合致しているか否かをチップ内に設けた照合回路にてチェックできるようにする。さらに外部装置によりチップ内の識別コード、暗号化識別コード及び認証データ等のＲＯＭデータの内容を簡単に読み込みに行けないようにチップ・照合装置間に認識コードを付与し、照合回路から送出された認識コードとチップの持つ認識コードとが一致した時にチップから照合回路に対して内蔵ＲＯＭ及びＲＡＭのデータを出力するようにしたチップが発明されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、かかる従来の制御基板では、内蔵ＲＯＭだけを改造した場合にはチップ内の照合回路によりプログラムの不正を検知することができるが、制御基板のチップそのものを取替えられた時には、目視に頼らざるを得ない状況となる。そこで本発明は、かかる従来技術の欠点に鑑みなされたもので、遊技機の制御基板と別個に装着される検査用集中端子板によりチップなどが正規のものか否について照合することができると共に遊技機器の各種端子などから送信される各種情報を積算的に記憶しておくことが可能で、記憶した内容を外部から引き出すことができるようにすることを目的とする。
【０００４】
【課題を解決するための手段】
すなわち本発明は、遊技機のアプリケーションプログラムと所定のアルゴリズムにより暗号化された機器毎の識別コードが書き込まれた内蔵ＲＯＭと、
暗号化アルゴリズムを格納する識別回路を有するマイクロコンピュータチップ（以下チップという）を実装する遊技機制御基板に接続され、通信のやりとりを行う通信回路と、
該遊技機制御基板に実装されたチップが正規のものか否かを暗号化データを送信した後の復号化データの照合により行う照合手段と、
該照合手段がチップを正規と判断した場合に遊技機の作動を許可する手段とを有する検査専用ＣＰＵとで構成された遊技機検査用集中端子板において、
前記検査用ＣＰＵの照合手段には、前記遊技機制御基板に実装された正規のチップの識別回路に格納された暗号化アルゴリズムと同一のアルゴリズムが格納された遊技機検査用集中端子板により本目的を達成する。
請求項２の発明は、遊技機のアプリケーションプログラムと所定のアルゴリズムにより暗号化された機器毎の識別コードを記憶した内蔵ＲＯＭと、
暗号化アルゴリズムを格納する識別回路とを有するマイクロコンピュータチップ（以下チップという）を実装する遊技機制御基板に接続され、通信のやりとりを行う通信回路と、
該遊技機制御基板に実装されたチップが正規のものか否かを暗号化データを送信した後の復号化データの照合により行う照合手段と、
該照合手段がチップを正規と判断した場合に遊技機の作動を許可する手段を有する中央処理装置（ＣＰＵ）と、
該中央処理装置（ＣＰＵ）に作動を許可された遊技機の作動より送信される遊技機に関する図柄停止信号（又はストップ信号）、大当たり信号、小当たり信号、補給玉（若しくは投入メダル数）、回収玉数（払出しメダル数）のデータが入力され、これらを積算値として記憶する記憶手段と、
該記憶手段が記憶した図柄停止信号（又はストップ信号）、大当たり信号、小当たり信号、補給玉（若しくは投入メダル数）、回収玉数（払出しメダル数）などのデータを外部検査装置からの指示があった時に該外部検査装置に出力する機能を有する検査用集中端子板インターフェース回路とで構成されていることを特徴とする遊技機検査用集中端子板である。
尚、検査用集中端子板の記憶手段は、フラッシュメモリー若しくはＥＥＰＲＯＭ等の不揮発性メモリーで構成すると良い。また前記遊技機検査用集中端子板の照合手段としては、正規の遊技機制御基板のチップに格納されている暗号化アルゴリズムと同一のものが組み込まれていれば、遊技機制御基板のチップが正規のものであれば一つのデータから暗号化される値は一つしかなくこれを比較することにより簡単に検査することができる。
【０００５】
【作用】
本発明にかかる装置では、遊技機制御基板に装着されたチップが第三者検査機関で検査を受けた正規のものであるか否かを遊技機の起動当初に本来制御基板自体が行う遊技機制御プログラムが格納された内蔵ＲＯＭのセキュリティチェックと共に当該チェックを行っているチップ自体が正規のものであるか否かについて照合を行い、照合結果が正規と判断されたものについて遊技機の作動を許可する。そして遊技機が作動して遊技者がプレイした結果入賞等の当たり信号等を遊技機制御基板から入力を受け、これをフラッシュメモリー等の記憶手段に積算値として格納する。記憶データが積算値であることから、かなりの時間帯におけるデータを格納することになる。そして上記格納されたデータは、不揮発性であるので電源を落した後もデータが確保されており、検査する者は、随時集中端子板に対してデータの出力信号を入力することにより各種データを取り出すことができる。そしてデータを取り出した後もデータは消去されず、その後も制御基板側から送信されるデータが積算されることになる。検査者は、検査用集中端子板から何度かデータを取り出すことにより大当たりの数、小当たりの数並びに補給玉数及び回収玉数等のデータから、当該遊技機における遊技機制御基板が、正規のものとして稼働しているか否かについて検出することができることになる。
【０００６】
【発明の実施の形態】
以下に本発明を図示された実施例に従って詳細に説明する。図１及び図３において１はチップ内に書き込まれたＲＯＭ上のプログラムにさらに機器毎の識別コードを付与し、さらに特定の暗号化アルゴリズムにて暗号化した識別コードを付与し、またアドレス上のプログラム、識別コード及び暗号化識別コードを順次走査しながら所定のアルゴリズムにて算出した認証データを書き込んでおき、照合装置等でプログラム内容を検査する時にチップ内蔵ＲＯＭに書き込まれた認証データが合致しているか否かをチップ内に設けた照合回路にてチェックできるようにする。さらに外部装置によりチップ内の識別コード、暗号化識別コード及び認証データ等のＲＯＭデータの内容を簡単に読み込みに行けないようにチップ・照合手段間に認識コードを付与し、照合手段から送出された認識コードとチップの持つ認識コードとが一致した時にチップから照合手段に対して内蔵ＲＯＭ及びＲＡＭのデータを出力するようにしたチップを有する遊技機制御基板１であり、Ａは遊技機制御基板１の付近に設置された本実施例にかかる検査用集中端子板である。該検査用集中端子板Ａは、前記遊技機基板１に対してシリアル通信回路２を介して検査出力信号を入力し、該遊技機制御基板１から送信された検査入力信号に基づき遊技機制御基板１のＣＰＵ１ａの照合を行う機能と、前記照合後にパラレル通信回路３を介して認証データ要求コマンドを送信し、前記遊技機制御基板１に内蔵されたＣＰＵ１ａ及び暗号化回路により復元されて送信される認証データの照合を行う機能とを有し、上記全ての照合が終了した後に遊技機の駆動を許可し、許可された遊技機の作動により発信される遊技機に関する図柄データが図柄入力回路４を介して入力され、図柄停止信号（又はストップ信号）、大当たり信号、小当たり信号、補給玉数（若しくは投入メダル数）、回収玉数（払出しメダル数）のデータが計数値入力回路５を介して入力される検査専用ＣＰＵ６と、前記ＣＰＵ６の照合においてデータが不一致の時に警報表示器出力回路７を介してＣＰＵ６から出力される警報表示手段８と、ＣＰＵ６内蔵の前記図柄データ、図柄停止信号（又はストップ信号）、大当たり信号、小当たり信号、補給玉数（若しくは投入メダル数）、回収玉数（払出しメダル数）などのデータを外部検査装置９からの指令でＬＡＮ通信を介して検査装置９に出力するインターフェース回路１０とからなり、前記ＣＰＵ６内に格納される図柄データ（ステータスデータ）、図柄停止信号（又はストップ信号）、大当たり信号、小当たり信号、補給玉数（若しくは投入メダル数）、回収玉数（払出しメダル数）などのデータがフラッシュメモリー又はＥＥＰＲＯＭ等に積算情報として格納されるように構成されている。尚、１１は遊技機に組み込まれた遊技機の計数器であり、補給玉数及び回収玉数等が計数される。
【０００７】
検査用ＣＰＵ６は、図２に示すように所定の周波数を発生するクロック発生回路１２からクロック信号を受けて作動する中央処理装置１３と、シリアル通信回路２を介して方向制御信号及び検査出力信号を遊技機制御基板１に送信し、シリアル通信回路２を介して検査入力信号が入力され、かつパラレル通信回路３を介して所定のコマンドを制御基板１に送信し、パラレル通信回路３を介して制御基板１からデータが入力される検査回路１４と、前記中央処理装置１３と接続された暗号化アルゴリズムと所定のデータが格納された再書き込み禁止の内蔵ＲＯＭ１６と、該内蔵ＲＯＭ１６のアルゴリズムと検査回路１４から送信されるデータに基づき遊技機制御基板１のＣＰＵ１ａの照合を行うセキュリティ回路１８と、前記内蔵ＲＯＭ１６に格納されたアルゴリズム等により暗号コードの作成、復号データの確認を行うための内蔵ワークＲＡＭ１５と、前記セキュリティ回路１８において暗号化データが一致しない時に装置をリセットするためのリセット回路１７と、ユーザープログラムの暴走を監視し、異常時には中央処理装置１３のリセットを指示するウオッチドッグタイマ１９と、図柄データ入力回路４を介して制御基板１から図柄データが入力されるシリアルデータ入力回路２０と、計数値入力回路５を介して制御基板１から図柄停止信号、大当たり信号、小当たり信号、補給玉数（又は投入メダル数）及び回収玉数（又は払出しメダル数）等の信号が入力されるデータ入出力ポート２１と、該データ入出力ポート２１から出力された図柄データ、図柄停止信号、大当たり信号、小当たり信号、補給玉数（又は投入メダル数）及び回収玉数（又は払出しメダル数）等の信号を積算値として記憶するフラッシュメモリー又はＥＥＰＲＯＭからなる積算データ記憶手段２２と、インターフェース回路１０を介して検査装置９からデータの出力指令があった時に、積算データ記憶手段２２に格納された図柄データ、図柄停止数、大当たり回数、小当たり回数、補給玉数、回収玉数等の積算データを出力する外部通信回路２３とからなる。尚、遊技機制御基板１のＣＰＵ１ａ及び検査用集中端子板の検査専用ＣＰＵ６のいずれにも例えば日本電信電話株式会社が開発したフィール８等の暗号化アルゴリズムがプログラム化されたものがセキュリティ回路として組み込まれている。
【０００８】
図３に示すものは、パチンコ遊技機における遊技機制御基板１と検査用集中端子板Ａの接続関係及び集中検査装置９とのパチンコ遊技機とのＬＡＮのマルチドロップ方式による集中管理の概要を示す概略図である。尚、１１ａは、遊技機に設置した補給玉計数器であり、１１ｂは遊技機の回収玉計数器である。また図４に示すものは回胴式遊技機における遊技機制御基板１と検査用集中端子板Ａとの接続関係及び集中検査装置９との回胴式遊技機とのＬＡＮのマルチドロップ方式による集中管理の概要を示す概略図である。図５に示すものは、検査用集中端子板Ａと集中検査装置９との通信におけるセキュリティーを確保するための通信プロトコルを示すブロック図である。すなわち、検査装置９から送信データが作られ、これを所定のプロトコルにて暗号化し通信回路を介して暗号化送信データとして検査用集中端子板に送信される。集中端子板Ａでは、受信した暗号化送信データを復号化して、受信データとして認識し、該認識した受信データが正しい検査者から発信されたものであるか否かを確認し、否なら検査用集中端子板からＮＧの検査結果として格納した後に検査を終了し、正しければ積算データ記憶手段２２に格納された各種データを取り出し、これらを暗号（スクランブル）化した状態で通信回線を介して暗号化送信データとして検査装置９に送信する。受信した暗号化送信データは、検査装置９内において復号（デコード）化され、生の数値の受信データとして、様々な用途に利用するように構成されている。ここでも、暗号化処理と復号化処理は同じ暗号化アルゴリズムを検査装置９及び検査用集中端子板Ａのいずれにも設置しておけば良い。
【０００９】
以上述べた構成において、本実施例にかかる検査用集中端子板Ａの作用につい図６及び図７で示されたフローチャートに基づき説明する。遊技機の電源をＯＮにすると検査用集中端子板Ａ並びに遊技機及び制御基板１はスタートの状態となり遊技機制御基板１のＣＰＵ１ａはトリガータイミングパルスの受信待ち状態となる。検査専用ＣＰＵ６の検査回路１４からシリアル通信回路２を介して遊技機制御基板１のＣＰＵ１ａに対してトリガータイミングパルスが送信され、ＣＰＵ１ａは受信したトリガータイミングパルスが正しいものか否かを確認し、正しくなければ正しいトリガータイミングパルスが送信されるのを待つ状態となる。そして受信したトリガータイミングパルスが正しければ、ＣＰＵ１ａからシリアル通信回路２を介してボーレイトパルスがＣＰＵ６の検査回路１４に向けて送信され、検査回路は受信したボーレイトパルスによりボーレイトを決定し、もし正しく受信できなかった時には次のパルスの発信を待つ状態となる。もし所定時間経過しても正しくボーレイトパルスを受信できなかった時には、検査回路１４は、遊技機制御基板のＣＰＵ１ａが正規のものではないと判定し、警報表示器出力回路７を介して警報表示部８に表示をさせて終了する。
【００１０】
ボーレイトパルスを正しく受信できた時は、検査専用ＣＰＵ６の検査回路１４から、検査専用ＣＰＵ６の認識コードを通信回路２を介して遊技機制御基板１のＣＰＵ１ａに対して送信する。ＣＰＵ１ａは、検査専用ＣＰＵ６の認識コードが正しいか否について確認する。一方遊技機制御基板のＣＰＵ１ａが正しくＣＰＵ６の認識コードを受信できなかった時には次の認識コードの発信を待つ状態となり、所定時間が経過しても認識コードを受信できなかった時及び受信した認識コードが正しくなかった時には、遊技機制御基板１のＣＰＵ１ａは、最初のトリガータイミングパルス待ちの状態に戻る。
【００１１】
受信した検査専用ＣＰＵ６の認識コードが正しかった時には、遊技機制御基板に搭載されたＣＰＵ１ａの認識コードを通信回路２を介して検査専用ＣＰＵ６の検査回路１４に対して送信する。ＣＰＵ６は、遊技機制御基板のＣＰＵ１ａから認識コードの送信を待った状態となり、受信した時には認識コードが遊技機制御基板のＣＰＵ１ａのものとして正しいか否かを確認する。一方ＣＰＵ６が所定時間内に正しくＣＰＵ１ａの認識コードを受信できなかった時は、検査専用ＣＰＵ６は、遊技機制御基板のＣＰＵ１ａは正規のものではないと判定し、警報表示器出力回路７を介して警報表示部８に表示をさせて終了する。
【００１２】
受信した遊技機制御基板のＣＰＵ１ａの認識コードが正しかった時には、所定のコードを暗号化してパラレル通信回路３を介してＣＰＵ１ａに対して確認用暗号コードが送信し、ＣＰＵ１ａからの復元コード待ちの状態となる。遊技機制御基板１のＣＰＵ１ａは、確認用暗号コードの受信待ちの状態となり、所定時間内に正しく確認用暗号コードを受信できなかった時は、ＣＰＵ１ａは最初のトリガータイミングパルス待ちの状態に戻る。そして正しく確認用暗号コードを受信した時には、セキュリティ回路１８において確認用復元コードを作成し、パラレル通信回路３を介してＣＰＵ６の検査回路１４に送信する。
【００１３】
検査専用ＣＰＵ６の検査回路１４は、所定時間内に正しく確認用復元コードを受信できなかった時及び受信した確認用復元コードが正しくないと判定した時は、検査専用ＣＰＵ６は、遊技機制御基板のＣＰＵ１ａは正規のものではないと判定し、警報表示器出力回路７を介して警報表示部８に表示をさせて終了する。また受信した確認用復元コードが正しかった時には、遊技機制御基板に搭載された、ＣＰＵ１ａの認証データを要求する命令をパラレル通信回路３を介して遊技機制御基板１のＣＰＵ１ａに対して送信し、認証データの受信待ちの状態となる。遊技機制御基板１のＣＰＵ１ａは命令受信の状態にあり、所定時間内に当該命令を受信しなかった時には遊技機制御基板１のＣＰＵ１ａは、最初のトリガータイミングパルス待ちの状態に戻る。そして命令を正しく受信した時には、遊技機制御基板１のＣＰＵ１ａの認証データを送信して、最初のトリガータイミングパルス待ちの状態に戻る。
【００１４】
パラレル通信回路３を介して送信された遊技機制御基板１のＣＰＵ１ａの認証データが所定時間内に正しく受信できなかった時には、検査回路１４はＣＰＵ１ａは正規のものではないと判定し、警報表示器出力回路７を介して警報表示部８に表示をさせて終了すると共に検査結果をＮＧとして格納する。認証データを受信した時は、検査回路１４は、ＣＰＵ１ａの認証データが正しいものか否について解析を行い、解析の結果これが正しくないと判断した時にはＣＰＵ１ａは正規のものではないと判定し、警報表示器出力回路７を介して警報表示部８に表示をさせて終了する。また解析の結果、認証データが正しいものであると判断した時には、制御基板１のＣＰＵ１ａは正規のものであると判定し、照合作業を終了すると共に遊技機を遊技可能状態に切り替えると共に検査結果（ＯＫ）がメモリーに記憶される。
【００１５】
遊技機制御基板のＣＰＵ１ａの認証データの解析の方式として次のような方法が考えられる。遊技機制御基板ＣＰＵ１ａの認証データ要求命令と遊技機制御基板ＣＰＵ１ａの認証データの内容を下記のようなものとする。
（１）遊技機制御基板ＣＰＵ１ａの認証データ要求命令イ）認証用暗号アルゴリズム検証データ（暗号データ）
ロ）暗号化に使用したキーコード（２）遊技機制御基板ＣＰＵ１ａの認証データハ）復元データ認証用暗号化アルゴリズム検証データを復号化したデータニ）遊技機制御基板のＣＰＵのユーザープログラムとユーザープログラムのセキュリティコード遊技機制御基板１のＣＰＵ１ａのユーザープログラムとユーザープログラムのセキュリティコードがあれば、検査用専用ＣＰＵ６のセキュリティ回路１８にてこれらのデータにより算出されるセキュリティコードが正しいものか否かを解析できる。
【００１６】
尚本実施例では、ＣＰＵ１ａに対して認証データを要求してＣＰＵ１ａのみが正規のものか否について判定するように構成したが、上述した（２）のニ）に示すようにＣＰＵ１ａに組み込まれた内蔵ＲＯＭのデータを検査回路１４に向けて送信させ、かかるプログラムデータに基づき内蔵ＲＯＭのデータが認証を受けたものであるか否について判定することも可能なことはいうまでもない。
【００１７】
確認終了したことにより、遊技機制御基板１は遊技機としてのプレイ可能状態となる一方で、検査用集中端子板ＡもＣＰＵ１ａの照合状態から遊技機からの各種データの受信可能状態に移行する。パチンコ遊技機の場合は、制御基板１にパチンコ玉の補給玉数及び回収玉数の計数センサーがないので遊技機に設置した計数器１１から計数入力回路５を介して検査専用ＣＰＵ６に入力される。また遊技機制御基板１からは、図柄データ、図柄停止信号、大当たり信号、小当たり信号等が計数入力回路５介して検査専用ＣＰＵ６に入力され、計数器１１からの信号が玉の数だけフラッシュメモリー等の積算データ記憶手段２２（図柄データに関しては積算式のものではない）に加算される。また図柄停止信号、大当たり信号、小当たり信号に基づき積算データ記憶手段２２に１個づつ加算されていく。
【００１８】
また回胴式遊技機の場合は、制御基板１に払出しメダル数、投入メダル数の出力手段が設置されている関係から全てのデータ（払出しメダル数、投入メダル数、ストップ信号、大ボーナス信号、小ボーナス信号）等が計数値入力回路５を介してＣＰＵ６の積算データ記憶手段２２に加算されていく。本実施例においてデータ記憶手段２２が積算式のもので構成されていることから、カウンタとしては数ビットから３２ビット程度のもので足りる。尚、本実施例では大当たり、小当たりの場合について例示したが、遊技機の種類によっては中当たり等の信号も発信されることから記憶手段２２は、予備のものを複数備え、随時データを積算するようにすれば良い。また図柄データはＣＰＵ１ａでコード化した図柄データを任意のコードとし、図柄データのコードは遊技機製作者が当たり図柄とそれに割り付けたコード表を予め作成しておき、型式認定試験時に提出するようにしておく。従って図柄データに関してはコードを記憶手段２２にステータスの状態でメモリーするようにすると良い。
【００１９】
以上のようにして積算データ記憶手段２２に記憶された積算データは、本実施例ではフラッシュメモリー等の不揮発性メモリで構成されているので、停電があろうとも、電源がＯＦＦされようともデータが消失することがない。そしてこのデータは、所定のプロトコルに基づき外部へ出力されるように構成されており、検査装置９から入力された暗号化データを復号することによりデータを出力して良いか否かの判断がなされ、良いと判断した時に検査装置９に向けてインターフェース回路１０を介して送信される。送信されるデータは検査結果に関するデータ（ＮＧ，ＯＫ）と、図柄データを含む積算データであるが、各種データが送信されることにより最低２回のデータを取り込むことにより、遊技機において払い出されている玉又はメダルが第三者検査機関において許可を受けた範囲で作動しているか否かを解析することが可能となる。
【００２０】
【発明の効果】
以上述べたように本発明にかかる検査用集中端子板は、遊技機専用ＣＰＵが正規のものであるかについて端子板自体に認識機能を有しているので、検査時間を短縮化することができると共に、これまで検査のために照合器をもって怪しいと思われる遊技機の基板に接続して照合を行っていた場合に比較して全ての遊技機に照合器が備わっているいるのと同じであることから検査作業を容易にすることができる。各遊技機の大当たり等のデータを検査装置で集計することが容易となる。大当たり図柄の出力を共通コード化することにより図柄変換器等の準備が要らなくなる。さらに遊技機内部に補給玉数と回数玉数の計数器を装着するように構成したので、パチンコホールにおいて外付けで計数センサーを取り付ける等の作業をなくすことができる。ホールにおける実際の不正改造行為を未然に防ぐことができる。検査用集中端子板を有することからホールとしては遊技機設置時に店内のＬＡＮに接続することにより個々の遊技台の出玉状況を集中管理することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施例にかかる装置の概略ブロック図である。
【図２】本発明の実施例にかかる装置のＣＰＵのブロック図である。
【図３】本発明にかかる装置を装着したパチンコ遊技機の管理概念図である。
【図４】本発明にかかる装置を装着した回胴式遊技機の管理概念図である。
【図５】検査用集中端子板と検査装置の通信プロトコルを示す概念図である。
【図６】本発明の実施例にかかる装置の作用を示すフローチャートである。
【図７】本発明の実施例にかかる装置の作用を示すフローチャートである。
【符号の説明】
１ 遊技機制御基板
２ シリアル通信回路
３ パラレル通信回路
４ 図柄データ入力回路
５ 計数値入力回路
６ 検査専用ＣＰＵ
７ 警報表示器出力回路
８ 警報表示手段
９ 検査装置
１０ インターフェース回路
１１ 計数器
１２ クロック発生回路
１３ 中央処理装置
１４ 検査回路
１５ 内蔵ＲＡＭ
１６ 再書き込み禁止内蔵ＲＯＭ
１７ リセット回路
１８ セキュリティ回路
１９ ウオッチドッグタイマ
２０ シリアルデータ入力回路
２１ データ入出力ポート
２２ 積算データ記憶手段
２３ 外部通信回路