JPH10242065A - ポリシリコン層及び層構造の製造方法並びにパターニング方法 - Google Patents

ポリシリコン層及び層構造の製造方法並びにパターニング方法

Info

Publication number
JPH10242065A
JPH10242065A JP10055804A JP5580498A JPH10242065A JP H10242065 A JPH10242065 A JP H10242065A JP 10055804 A JP10055804 A JP 10055804A JP 5580498 A JP5580498 A JP 5580498A JP H10242065 A JPH10242065 A JP H10242065A
Authority
JP
Japan
Prior art keywords
layer
etching
doping
deposited
compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10055804A
Other languages
English (en)
Other versions
JP4163781B2 (ja
Inventor
Joerg Dr Dreybrodt
ドライブロート イエルク
Dirk Dr Drescher
ドレツシヤー デイルク
Ralf Zedlitz
ツエドリツツ ラルフ
Stephan Wege
ウエーゲ シユテフアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of JPH10242065A publication Critical patent/JPH10242065A/ja
Application granted granted Critical
Publication of JP4163781B2 publication Critical patent/JP4163781B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01306—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon
    • H10D64/01308—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal
    • H10D64/01312—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal the additional layer comprising a metal or metal silicide formed by deposition, i.e. without a silicidation reaction, e.g. sputter deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3442—N-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3444—P-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/30—Diffusion for doping of conductive or resistive layers
    • H10P32/302—Doping polycrystalline silicon or amorphous silicon layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/26—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials
    • H10P50/264—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means
    • H10P50/266—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only
    • H10P50/267—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas
    • H10P50/268—Dry etching; Plasma etching; Reactive-ion etching of conductive or resistive materials by chemical means by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/71—Etching of wafers, substrates or parts of devices using masks for conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/20—Cleaning during device manufacture
    • H10P70/27—Cleaning during device manufacture during, before or after processing of conductive materials, e.g. polysilicon or amorphous silicon layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 ドーピング物質が全析出面にわたって均質に
分布され、表面性質及び隣接の層との接着性が良くなる
方法を提供する。さらに、少なくとも１つのポリシリコ
ン層、特にドーピングされたポリシリコン層を含む層構
造を高い選択性と、パターニング面全体にわたって大き
な均質性とをもって、かつエッチングされる全ての層に
わたって真っ直ぐにエッチングされた側面部を形成する
ようにパターニングする方法を提供する。 【解決手段】 ドーピング化合物がプロセスガスとして
ポリシリコンの化学気相蒸着の際に添加され、そのプロ
セスガスへの供給が気相蒸着の終了近くで停止され、そ
の結果非ドープのシリコンからなる境界層が析出され
る。この発明によるパターニング法は、少なくとも３段
階のエッチングプロセスを含み、第一の段階ではフッ素
を含むガスが、第二の段階では塩素を含むガスが、第三
の段階では臭素を含むガスがエッチングのために使用さ
れる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、ドーピングされ
たポリシリコン層及びポリシリコン層構造の製造方法並
びにこのようなポリシリコン層及びポリシリコン層を含
む層構造のパターニング方法に関する。この発明はさら
に、上記の方法を使用して製造されるウェハ及び半導体
チップに関する。特にこの発明はトランジスタのゲート
電極及びマイクロエレクトロニクスデバイスにおけるワ
ード線の製造に関する。
【０００２】
【従来の技術】このために普通使用される方法は、４つ
の層、即ちゲート酸化膜（ＳｉＯ2 ）、多結晶シリコン
（一般にポリシリコンと略称される）、金属もしくは金
属シリサイド及び絶縁層（例えばＳｉＯ2 ）を順次析出
する工程を含む。
【０００３】必要な導電性を保証するために、ポリシリ
コン層は通常ドーピング元素で高濃度にされる。この場
合、ドーピング元素をポリシリコン層にわたって均等に
分布させることが非常に重要である。さもないと、ドー
ピングされたポリシリコン層とこれに接する金属（シリ
サイド）層との接着が不充分で、ドーピングレベルが大
きく変動した高ドーピングのポリシリコンをパターニン
グするのに極めて困難である。
【０００４】特にしばしば多用されている方法において
は冒頭に記載した層構造の場合、ポリシリコン層のドー
ピングは層構造をエッチングによりパターニングした後
に初めて、ドーピング元素を隣接の金属シリサイド層か
ら熱処理によってポリシリコンに侵入させることによっ
て行われる。ドーピング元素の均等な分布は実際にはそ
れ程達成できない。他の可能性としては、ドーピング化
合物を化学気相蒸着の際にプロセスガスに添加し、ドー
ピング元素をシリコンと一緒に析出する。これにより確
かにドーピング元素を均等に分布させることができる
が、表面の状態及び隣接層との接着がこの方法の従来の
やり方では最適ではない。
【０００５】層の間の接着の問題は部分的には隣接層を
形成する前に付加的に洗浄工程を行うことによって解決
することができる。しかしながら、このような洗浄工程
には時間がかかり、そのため半導体デバイスの製造原価
を高くする。境界層の性質（例えば空気に接したときの
酸化による変化）は、その上、電気的特性に対して決定
的な役割をしている。
【０００６】層のパターニングの際に、一つには、個々
の層の異なる物質特性が、もう一つには、１つの層の内
部の濃度のばらつきが難点を生じている。マイクロエレ
クトロニクスデバイスの充分な品質を保証するために
は、側面部を全ての層にわたって真っ直ぐにエッチング
することがウェハ面全体にわたるエッチングプロセスに
よるゲート酸化膜の損傷ができるだけ小さいのて望まし
い。しかし今まで知られていた方法はこの要求を充分な
程度に満たすものではない。その理由は一つには、公知
のエッチング方法は選択性が小さいので、層のアンダー
カット及びゲート酸化膜の損傷を回避するためには、層
厚が比較的大きくなければならないからである。非常に
平坦な層構造はそれ故殆ど実現不可能である。エッチン
グされる面にわたるエッチングの均質性及びエッチング
された側面の構造もまた完全には満足できるものではな
い。層構造の精密なパターニングのためには構造内の個
々の層の一様な品質と並んで、層構造の物質特性に適合
して複数の段階にわたって行われるパターニング方法が
必要である。
【０００７】
【発明が解決しようとする課題】この発明の課題は、化
学気相蒸着で析出された多結晶シリコンから主としてな
るドーピングされた層及びこのような多結晶シリコンか
らなるドーピングされた層を含み、特にドーピング物質
が析出面全体にわたって均質に分布され、表面の性質及
び隣接の層に対する接着性ができるだけ良い層構造の製
造方法を提供することにある。この方法は、その上、従
来の製造工程及び装置を使用して簡単にかつコスト的に
有利に実施可能にしようとするものである。
【０００８】この発明のもう１つの課題は、少なくとも
１つのポリシリコン層、特にドーピングされたポリシリ
コン層及び金属或いは金属シリサイド層を含む層構造
が、できるだけ高い選択性をもって、パターニングされ
る面にわたって大きな均質性をもってかつエッチングさ
れる全層にわたってできるだけ真っ直ぐにエッチングさ
れた側面部を形成するようにパターニングされるような
方法を提供することにある。この選択性は、層構造内の
層の厚さを削減することを可能とし、このようにして平
坦形のマイクロエレクトロニクスデバイスの製造を可能
とするために充分な大きさであるものとされる。
【０００９】
【課題を解決するための手段】この発明の課題は、一方
では、請求項１による方法、即ち従来方法でドーピング
されたポリシリコンよりもずっと良くパターニングさ
れ、その表面性質及び隣接層に対する接着性が改善され
ている一様にドーピングされたポリシリコン層の製造を
可能とする方法により解決される。
【００１０】さらにこの発明のもう１つの課題は、請求
項１５による方法、即ち層構造の精密なパターニングを
可能とする方法により解決される。
【００１１】特に良好な結果は、前記２つの方法がウェ
ハ及び半導体チップを製造するために組み合わされると
きに得られる。この発明の方法の有利なかつ好ましい構
成例はそれぞれに従属する請求項に記載されている。
【００１２】その上この発明は、この発明による方法の
１つ或いは両者を使用して製造されている請求項３１に
よるウェハ及び半導体チップに係わる。
【００１３】第一の観点においてこの発明は、化学気相
蒸着（ＣＶＤ）により析出された多結晶シリコンから主
としてなるドーピングされた層の製造方法に係わる。こ
のような層は、以下では簡単にするために、ドーピング
されたポリシリコン層とも略称される。この発明による
方法は、同様に、このようなドーピングされたポリシリ
コン層を含む層構造の製造方法にも係わる。
【００１４】この発明によれば、ドーピングは、ドーピ
ング化合物が多結晶シリコンの化学気相蒸着の間プロセ
スガスとして添加されることによって行われる。このド
ーピングは、それ故、多結晶シリコンの析出と同時に行
われる。この方法では、イオン注入法と比較して、ドー
ピング元素の注入前に多結晶シリコンを洗浄するための
及びドーピング元素自体の注入のための特別の肯定が省
略される。これにより製造時間が著しく短縮されるばか
りでなく、洗浄のためのスペース面も節約される。従っ
てこの発明による方法は、極めてコスト的に好ましい。
その上何らの付加的なドーピング装置も必要としない。
いわゆる「その場」でのドーピングにより、さらに、欠
陥密度レベル及び不純物の濃度が著しく低下され、その
後の加工に関してもまた製造されたマイクロエレクトロ
ニクスデバイスの信頼性の観点でも極めて有利である。
【００１５】従来のＣＶＤドーピング法と異なり、この
発明による方法では、この方法の終了の近くで、即ち所
望の析出時間の経過及び所望のドーピング元素濃度の達
成後ドーピング化合物のプロセスガスへの供給が停止さ
れる。この結果としてドーピングされたポリシリコンに
は非ドープのポリシリコンからなる境界層が析出され
る。これにより、ドーピングされたポリシリコンに対し
て明らかに改善された表面性質が得られることになる。
これは層のパターニング及び隣接層に対する接着性に対
して有益である。
【００１６】しかしながら非ドープのポリシリコンから
なる層は、隣接層の接着を改善するだけでなく、金属シ
リサイド層における化学量論的均質性をも高めることが
できる。これは金属を強くドーピングしたポリシリコン
層の境界面範囲において特に重要である。例えばタング
ステンを強く付与したタングステンシリサイド層の場
合、次に続く高温加工処理工程の際に化学量論的平衡が
生ずることが観察された。シリコン元素は隣接範囲から
強くタングステンを付与した範囲に移動し、このように
して隣接範囲に微細透孔を発生させる。いわゆる「清潔
な」、即ち非ドープのポリシリコン層を設けることによ
り境界面範囲におけるこのような現象が阻止され、この
ようにして金属シリサイド層の全体の層厚にわたる良好
な化学量論的均質性が招来される。
【００１７】非ドープのポリシリコンからなる接着仲介
層の析出と、ドーピングされたポリシリコン層の生成
は、それ故この発明によれば、プロセスガスにおけるド
ーピング化合物の濃度を適当に調整することにより１回
の工程で行われる。
【００１８】このような方法の例をこの出願の後半に記
載し、この発明の利点を幾つかの図面を参照して詳しく
説明する。
【００１９】ドーピング元素としては、基本的には、多
結晶シリコンのドーピングのために使用可能な、ホウ
素、ガリウム、インジウム、燐、砒素及びアンチモンの
ようなｐ形或いはｎ形の全ての通常の元素が考えられ
る。ドーピング元素は、ポリシリコンの化学気相蒸着の
プロセスガスとしてその化合物の形で供給されるから、
このような化合物はガス状或いは易揮発性であるものを
使用するのが目的に適っている。例としてジボラン（Ｂ
2 Ｈ6 ）、トリメチルホウ素（Ｂ（ＣＨ3 ）3 ）、ホス
フィン（ＰＨ3 ）或いはアルシン（ＡｓＨ3 ）が挙げら
れる。ドーピング化合物はプロセス条件の下で分解し、
ドーピング元素がシリコンと一緒に析出してポリシリコ
ン層に堆積される。
【００２０】ドーピング化合物は、ガス流に始めから、
気相蒸着全体にわたって、ポリシリコン層におけるドー
ピング元素の望ましい量関係に相当して選ばれる一定の
成分量で添加される。
【００２１】さらに、ドーピング化合物とシリコンを含
む化合物との相互の比を一定に保持するが、そのガスの
成分量を析出の過程において連続的に或いは段階的に上
げることが可能である。
【００２２】ウェハ面にわたって析出された層の厚さを
良好に均一にするために、ドーピングはある濃度勾配を
もって行うことが有利である。ドーピング化合物の濃度
は、供給され析出される化合物の全量に関して、析出工
程の過程において高めるのが目的に適っている。
【００２３】最初に純粋なシリコンの析出をもって始め
るのが有利である。その場合には、基盤への接着が通常
良いからである。引き続いてドーピング化合物が供給さ
れ、その濃度が連続的に或いは段階的に、ポリシリコン
にドーピング元素の所望濃度が達せられるまで高められ
る。
【００２４】他方、ドーピング化合物を先ずシリコンに
おけるドーピング元素の所望の最終濃度に応じた量だけ
添加し、気相蒸着の時間が増えるに従ってシリコンを含
む化合物のガス流内の成分量を高めることも可能であ
る。
【００２５】この発明による方法は種々多様な基板の上
にポリシリコン層を析出するために使用することができ
る。この発明による方法はトランジスタのゲート電極及
び半導体デバイスのワード線の製造に特に好適である。
【００２６】この場合、ドーピングされたポリシリコン
層は例えば上述の方法で、普通二酸化シリコンからなる
ゲート酸化膜の上に析出される。引き続いて純粋なポリ
シリコンからなる境界層を備えたドーピングされたポリ
シリコン層の上に金属或いは金属シリサイドからなる層
が被着される。金属シリサイドは同様に化学気相蒸着に
より被着するのがよい。その場合有利なことにポリシリ
コン層を堆積するために利用された同一の装置が使用で
きるが、ポリシリコンを析出する場合とは別の堆積室が
使用されるのが目的に適っている。このようにしてゲー
ト電極及びワード線が特に簡単にかつ経済的に作られ
る。
【００２７】金属シリサイドとしては、マイクロエレク
トロニクスデバイスにおいて普通に使用される全ての化
合物、特にコバルト、チタン、タンタル、モリブデン及
びタングステンのシリサイドが適している。
【００２８】金属シリサイドの層の上に引き続いてさら
に絶縁層が被着される。この場合マイクロエレクトロニ
クスデバイスに通常使用される全ての絶縁層が適してい
る。二酸化シリコン及び窒化シリコンからなる、この場
合特にテトラエトキシシランの気相蒸着により作られ
る、いわゆるＴＥＯＳ或いはキャップＴＥＯＳ層が特に
好適である。
【００２９】層構造内の層の品質に関して特に良い結果
は、成膜工程の１つ或いは複数が、特にドーピングされ
たポリシリコン層の被着が真空或いは高真空で行われる
ときに得られる。特に、ウェハをＣＶＤ装置の１つの室
から次の室に移送する際に真空が維持されるのが有利で
ある。それ故、例えばポリシリコンの析出のための室と
金属シリサイドの析出のための室との間の真空は解除さ
れないのが目的に適っている。
【００３０】層構造の上に二酸化シリコン或いは窒化シ
リコンからなる層が絶縁層として被着されるときは、こ
の絶縁層はこの発明によるパターニング方法においてそ
の下にある層のエッチングの際のマスクとして役立てる
ことができる。
【００３１】もう１つの観点においてこの発明は、少な
くとも１つの金属或いは金属シリサイド層を多結晶シリ
コンからなる層の上に含む層構造のパターニング方法に
係わる。
【００３２】既に述べたように、このような層構造のパ
ターニングには大きな難点が生じる。特にポリシリコン
層がドーピングされたシリコンであり、特にドーピング
勾配を備えた層である場合にそうである。このような層
構造を選択的にかつ直線的なエッチング側面を形成して
パターニングすることは、従来殆ど不可能であった。こ
の発明の方法はこの点の解決を提供する。
【００３３】この発明による方法は、エッチング工程が
少なくとも３つの段階で行われる、即ち第一の段階では
フッ素を含むエッチングガスが、第二の段階では塩素を
含むエッチングガスが、そして第三の段階では臭素を含
むエッチングガスが使用されることを特徴としている。
公知の技術では従来上記の層構造に対して２段階のエッ
チング方法が普通であった。
【００３４】エッチング剤を適当に選択し、そしてエッ
チング剤をパターニングされる層に適合させることによ
って個々の層の極めて選択的なエッチングが可能とな
り、オーバーエッチ及びアンダーカットを大幅に回避す
ることができる。
【００３５】エッチング工程の制御は適当な固定エッチ
ング時間の選定により或いは終了点の決定により行うこ
とができる。１つ或いは複数のエッチング段階の終了点
の制御には特に分光法が適している。特に好適なのは、
その発光によって定まるエッチング剤或いはエッチング
生成物の濃度がエッチング工程の経過の情報を与える発
光分光法（ＯＥＳ）である。この方法により個々のエッ
チング工程の終了点が非常に正確に定められ、その都度
のエッチングプロセスの正確な管理が保証される。さら
に分光法によれば、エッチングされる層の残りの層厚も
求めることができる。
【００３６】いわゆる「ブレークスルー」と称される第
一の段階では金属或いは金属シリサイドの大部分がエッ
チングで除去される。この段階では層の一部、例えば元
の層厚の約２５％しか残らない。これに続く第二の段
階、いわゆる「メインエッチ」では、塩素を含むエッチ
ングガスで残りの金属或いは金属シリサイド層並びにそ
の下にあるポリシリコン層がエッチングで除去される。
この第二の段階は、ポリシリコン層が僅かに残るよう
に、例えば約５０ｎｍの層厚で残るように行われるのが
よい。ポリシリコンの残りの層厚の決定は特にＯＥＳで
行うのがよい。残りのポリシリコンは第三の段階、いわ
ゆる「オーバーエッチ」で選択的にエッチング除去され
る。このために臭素を含むエッチングガスが使用され
る。臭素を含むエッチングガスの使用によりこのエッチ
ング工程では高い選択性が与えられ、ポリシリコン層の
下にある層が侵食されるのを大幅に阻止する。さらに、
臭素を含むエッチングガスはオーバーエッチにおいて、
金属シリサイドがアンダーカットされることがないとい
う利点を持っている。従って殆ど任意の長さのオーバー
エッチ時間が可能である。このことは、トランジスタの
寸法を縮小するのに、そして基盤の比較的大きいトポロ
ジを縮小するのに非常に重要である。この方法は、ポリ
シリコン層の下に二酸化シリコンからなるゲート酸化膜
がある場合に特に好適である。それ故この発明による方
法は、ゲート酸化膜、ポリシリコン、金属或いは金属シ
リサイド層及び絶縁層をこの順番に含んでいる層構造に
適用するときに特に有利である。
【００３７】この発明による方法は、ドーピングされた
或いは非ドーピングであり得るポリシリコン層を持つ層
構造に対して好適である。特に良好な結果は、ドーピン
グされたポリシリコン層の場合ドーピングが最初に記載
したドーピング方法に従って行われたときに得られる。
上述に説明した方法により作られた層構造はこの発明に
よるパターニング方法によりパターニングするために特
に好適である。この発明によるパターニング方法の大き
な選択性とパターニングされる層の全面にわたる優れた
均質性により、層構造内の個々の層の厚さを、それぞれ
の層のオーバーエッチを生ずることなしに減少させるこ
とが可能である。このことは、エッチング工程の終了点
を分光法により、特にＯＥＳにより制御することにより
特に良い結果で行われる。オーバーエッチの回避はパタ
ーニングされる層だけでなく、その下にある層、例えば
ゲート酸化膜にも関係する。このことは、層構造の全体
の厚さをはっきり減少させることができることを意味す
る。これにより一方では、より平坦なマイクロエレクト
ロニクスデバイスの製造を可能とし、他方では、エッチ
ングされる層構造の上に金属電極面等のようなその他の
層を、マイクロエレクトロニクスデバイスの全体高さの
許容値を越えることなく配置することが可能になる。
【００３８】少なくとも１つの金属或いは金属シリサイ
ド層をポリシリコン層の上に含む層構造のパターニング
は、基本的には、パターニングの際に通常使用されるマ
スクを使用して行われる。例えばフォトレジスト等から
なる通常の塗布マスクが使用される。しかしながらパタ
ーニングは金属或いは金属シリサイド層の上にハードマ
スクを形成して行うのがよい。ハードマスクとしては二
酸化シリコン或いは窒化シリコンからなるマスクを使用
すると有利である。この場合の二酸化シリコン膜は、い
わゆる（キャップ）ＴＥＯＳ、即ちＣＶＤ法によりテト
ラエトキシシランから作られた二酸化シリコンである。
特にこのマスクは、層構造の最上層として金属或いは金
属シリサイド層の上に形成された絶縁層から作られる。
このようなハードマスクを使用することにより、このマ
スクは比較的薄くできるので、層構造の全体の高さがさ
らに減少される。
【００３９】絶縁層のパターニングは通常の方法で行わ
れる。例えば先ずパターニングされた塗布マスクを絶縁
層の上に被着する。次に層の孔明けを適当なエッチング
剤で行う。二酸化シリコン或いは窒化シリコンからなる
層の場合これは例えばアルゴン、トリフルオルメタン及
び酸素によるプラズマエッチングにより行われる。ハー
ドマスクのパターニングはそれに続く３段階或いはそれ
以上の多数の段階で行われるエッチング工程とは別のエ
ッチング装置室で行うのがよい。
【００４０】ハートマスクの下にある層のエッチング工
程の少なくとも３段階は、好ましいことに、エッチング
装置の同一の室で行われる。エッチング装置としてはこ
の目的のために通常使用される全ての装置が適してい
る。
【００４１】第一のエッチング段階で使用されるエッチ
ングガスは少なくともフッ素を含む化合物を含む。フッ
素ガスを含む好適なエッチングガスはＮＦ3 、ＳＦ6 、
ＳｉＦ4 或いはそれらの混合ガスである。ＣＦ4 、ＣＨ
Ｆ3 等のようなフッ素置換された炭化水素も単独で或い
は上記に挙げたフッ化物の１つ或いは複数と混合して使
用することができる。特に有利に使用される混合エッチ
ングガスはＮＦ3 、ＨＣｌ、Ｃｌ2 、Ｈｅ及びＯ2 から
なる。
【００４２】第二のエッチング段階では、例えば化合物
ＨＣｌ、Ｃｌ2 及びＢＣｌ3 の１つ或いは複数を含むこ
とのできる塩素を含むエッチングガスが使用される。特
に有利に使用されるエッチングガスはＨＣｌ、Ｃｌ2 、
Ｈｅ及びＯ2 から構成されている。
【００４３】第三の段階のエッチングガスとしては臭素
を含むガスが使用される。臭素化合物としては例えば臭
化水素が使われる。ＨＢｒ、Ｈｅ及びＯ2 からなるエッ
チングガスが適している。
【００４４】この発明によるパターニング方法によりポ
リシリコン層はそのマスクによって保護されてない範囲
が殆ど残滓なしに除去され、しかもその下にある層即ち
ゲート酸化膜を損傷することがない。万一なお不純物の
痕跡或いはエッチング残滓が存在していたとしても、そ
れらは必要に応じてエッチング工程に続く湿式化学的洗
浄工程で除去することができる。この洗浄工程に好適な
のは希釈された、例えばＨＦとＨ2 Ｏとの比が１：１０
０乃至２００のフッ化水素の水溶液である。
【００４５】この発明によるパターニング方法によれば
従来公知の方法に較べて層構造内の個々の層のエッチン
グの際に選択性と均質性の改善がなされる。層構造のエ
ッチングは殆ど残滓なくかつ隣接の層を損傷することな
く行われる。また優れた選択性により層構造の層を従来
可能であるものより薄く構成することができ、従ってマ
イクロエレクトロニクスデバイスの全体の高さを減少さ
せることができる。
【００４６】さらに、真っ直ぐにエッチングされた側面
が得られる。これは、パターニングされるウェハが機械
的にではなく、静電気的にエッチング装置内に保持され
るときに特に有利に達成される。通常、ウェハはエッチ
ング室に、機械的に挟まれかつエッチング室の陰極に一
定の距離で配置されているパッキングに押し付けられる
ことにより固定される。ウェハと陰極との間には圧力
（例えば８トル）のガス、例えばヘリウムとの熱接触が
作られる。これによりウェハは、、縁部にしか固定され
ておらず、内部範囲で撓むことがあるので、ウェハ縁部
と陰極との間及びウェハ内部と陰極との間には異なる距
離が存在する。これによりエッチングの結果が不均一に
なる。熱移送がヘリウム圧力の他にウェハと陰極との間
の距離に関係するからである。
【００４７】それ故この発明によれば、ウェハは静電的
に、通常、１０００乃至１５００Ｖにある一定電圧の設
定により固定保持される。陰極に形成された通路を通し
てガス、一般にはヘリウムが導かれるので、陰極とウェ
ハとの間には一種のガスクッションが生ずる。ウェハの
この種の静電式保持は以下では静電チャックと称するこ
とにする。この静電チャックは、ウェハ面全体にわたっ
て側面が真っ直ぐにエッチングされるように作用する。
その場合重要なことは、ウェハ面全体にわたって均一な
温度分布が作られることである。さらに、従来使用され
ていたクランプ装置のようにウェハ縁部のすぐ近くにお
けるプラズマに対する妨害的な影響もない。その上、そ
れにより粒子密度の低減が得られる。
【００４８】
【実施例】この発明によるパターニング方法及びその利
点を以下の実施例及び図面を参照してさらに説明する。
【００４９】例１ ａ）ｐ形にドーピングされた多結晶シリコン層の製造 ウェハのゲート酸化膜（ＳｉＯ2 ）の上に化学気相蒸着
（ＣＶＤ）により燐をドーピングした多結晶シリコン
（ポリシリコン）からなる層を析出する。多結晶シリコ
ンのための出発化合物としてシラン（ＳｉＨ4 ）が使わ
れる。ドーピングのためにプロセスガスにホスフィン
（ＰＨ3 ）を添加する。ウェハ全体にわたってドーピン
グの良好な均質性を得るために、ホスフィンの添加はあ
る濃度勾配に従って、即ちホスフィンの最終濃度に関し
て、始めは１０％のＰＨ3 で、次に１００％に上げ、こ
れを２乃至３秒の時間で交互に繰り返して行う。次い
で、析出を所望の層厚に達するまで続ける。所望の層厚
に達した後プロセスガスへのホスフィンの添加を停止
し、ドーピングされたポリシリコンの上に非ドーピング
のポリシリコン層を析出する。これにより次に形成され
るタングステンシリサイド層の接着性が改善される。
【００５０】ドーピングされたポリシリコン及び非ドー
プのポリシリコンの全体の層厚は約２００ｎｍである。
プロセスパラメータは表１に記載されている。この表で
「析出時間ドーピング」はドーピングされたポリシリコ
ン層の析出時間であり、「析出時間非ドーピング」は非
ドーピングのポリシリコンをドーピングされたポリシリ
コン層の上に析出する時間を表す。
【００５１】ｂ）ポリシリコン上におけるタングステン
シリサイド層の製造 例１のａ）により成膜されたウェハを同一のＣＶＤ装置
の別の室に、このＣＶＤ装置の真空を解除することな
く、移送する。成膜工程を始める前にこの室はいわゆる
プリコート法でウェハなしで、プロセスガスとしての６
フッ化タングステン及びジクロルシランの他にシランを
供給することによりコンディショニングされる。シラン
はこの場合恐らく、ＷＦ6 とＳｉＨ2 Ｃｌ2 の反応を促
進する触媒の種を形成することになる。最初のウェハは
このコンディショニング室にそのコンディショニング後
１０分より遅れないように供給される。
【００５２】タングステンシリサイドの層の析出のため
の条件は表１にまとめられている。析出されたタングス
テンシリサイド層の厚さは約１７０ｎｍである。
【００５３】
【表１】 作業工程 パラメータ 値 単位 ────────────────────────────────── ターゲット ポリシリコンの厚さ 200+/-20 nm ターゲット 層抵抗 100+/-40 Ohm/Sq ターゲット 層負荷 ＜ 300 MPa ポリシリコンの析出 圧力 80 Torr 温度 660 °Ｃ ドーピング析出時間 22+85 sec 非ドーピング析出時間 18 sec Ｈ2 流量、メイン弁 4.9 s1m Ｈ2 流量、スリット弁 4.6 s1m ＳｉＨ4 流量 0.5 slm ＰＨ3 流量 45 sccm ターゲット ＷＳｉx の厚さ 170+/-25 nm ターゲット 層抵抗 45+/-6.5 Ohm/Sq ターゲット 層負荷 ＜ 1300 MPa ＷＳｉX の析出 圧力 1 Torr 温度 550 °Ｃ 核生成時間 20 sec 析出時間 90 sec 時間 ＳｉＨ4 10 sec ＷＦ6 流量 3.5 sccm Ａｒ流量、頭部 0.85 s1m Ａｒ流量、底部 700 sccm
【００５４】工程ａ）及びｂ）の実施後にそのゲート酸
化膜が先ずｐ形にドーピングされたポリシリコンからな
り非ドーピングのポリシリコンからなる境界層を備えた
層が、次いでタングステンシリサイドからなる層が析出
されたウェハが得られる。
【００５５】両成膜工程は１つのＣＶＤ装置において連
続的に行うことができ、これによりその製造を非常に簡
単、迅速及びコスト的に有利にすることができる。その
上この発明による方法は極めて不純物成分の少ない優れ
た均質性の層をもたらすことができる。
【００５６】これは図１から推定することができる。こ
の図には、ポリシリコン層とタングステンシリサイド層
との境界範囲における炭素及び酸素の濃度断面を表すＳ
ＩＭＳ（二次イオン質量分析法）スペクトルが示されて
いる。図１において濃度は縦軸に、層厚は横軸に取られ
ている。０ｎｍの厚さはタングステンシリサイド層の外
表面に相当する。層厚が厚くなり、層構造への侵入深さ
が深くなるにつれポリシリコン層に近づく。両層の間の
境界面は１７０ｎｍの範囲にある。
【００５７】細線はこの発明による方法に従って成膜さ
れたウェハの状態を示し、一方太線は従来の方法で成膜
されドーピングされたウェハの状態に対応する。
【００５８】図１は、ポリシリコン層とタングステンシ
リサイド層との間の境界範囲において見られる酸素濃度
も炭素濃度も従来の方法で製造されたウェハにおいて
は、この発明による方法により成膜されたウェハの場合
よりも約１０乗だけ大きいことを示す。それ故この発明
による方法は、ポリシリコンとタングステンシリサイド
との間の境界範囲における不純物を著しく減少させるこ
とを可能とする。
【００５９】図２は、この発明による方法においてはド
ーピングされたポリシリコン層と金属シリサイド層との
間に非ドーピングのポリシリコンからなる境界層が析出
されることにより得られる利点を明らかにする。この透
過型電子顕微鏡写真はＣＶＤにより形成されたポリシリ
コン及び金属シリサイドからなる層構造を示す。金属シ
リサイドの核形成層（ＷＳｉX ）は暗色の層である。図
２ａではドーピングされたポリシリコンの上に約３０ｎ
ｍ厚の非ドーピングのポリシリコン層が析出されてい
る。核形成はこの場合非常に均質に行われている。これ
に対して図２ｂは、非ドーピングのポリシリコンのキャ
ップがないときのもので、ポリシリコンとタングステン
シリサイドとの間に微小透孔を示す。ドーピングされた
ポリシリコン上のタングステンシリサイドの核形成はこ
の場合妨げられている。
【００６０】この発明の方法によれば、簡単、効果的か
つコスト的に有利に、その層が優れた均質性を持ち、そ
の不純物の含有量が極めて少ない層構造が作られる。そ
の上ドーピングされたポリシリコン層を、全体の析出さ
れた面全体にわたってドーピング元素を均等に分布して
製造することが可能となる。ドーピングされたポリシリ
コン層への付加的な層の接着性も、非ドーピングのポリ
シリコン境界層が形成されているから良好である。特別
の洗浄及びイオン注入工程は必要でない。この発明によ
り製造された層構造におけるドーピング元素の均等分布
と層の大きな均質性とは、その上、この層の精密なパタ
ーニングを可能とする。層構造のパターニングが以下に
説明されるパターニング方法により行われるときには、
特に有利な結果が得られる。
【００６１】例２ タングステンシリサイド層及びドーピングされたポリシ
リコン層を含む層構造のパターニング 例１により製造されｐ形にドーピングされたポリシリコ
ン層及びタングステンシリサイド層がゲート酸化膜の上
に析出された層構造をハードマスクを施した後でプラズ
マエッチングによりパターニングする。ハードマスク
は、通常の如く、テトラエトキシシランを析出すること
により作られ、塗布マスクを施した後にアルゴン、トリ
フルオルメタン及び酸素でパターニングした二酸化シリ
コン膜からなる。このマスクは幅が０．４６＋／−０．
０７μｍの入り組んだ線構造を持つ。
【００６２】タングステンシリサイド層の厚さは１７０
ｎｍであり、ポリシリコン層の厚さは２００ｎｍであ
る。タングステンシリサイド層及びポリシリコン層のた
めのエッチングはハードマスクのパターニングのために
使用された同一のプラズマエッチング装置の別の室で行
われる。
【００６３】第一のエッチング段階（ブレークスルー）
においてＮＦ3 、ＮＣｌ、Ｃｌ2 及びけＨｅ／Ｏ2 から
なるエッチングガスが使用される。エッチング方法の詳
細データは次の表２に示されている。
【００６４】第一の段階は、タングステンシリサイド層
の約７５％が除去されるまで行われる。第二の段階（メ
インエッチ）でタングステンシリサイド層の残り及びポ
リシリコン層が約５０ｎｍ厚の残りを除いて除去され
る。エッチング工程の終了点はＯＥＳで決定するのがよ
い（例３を参照）。エンチングガスとしてはＨＣｌ、Ｃ
ｌ2 及びＨｅ／Ｏ2 が使用される。次いでポリシリコン
層の残りがＨＢｒ、Ｈｅ／Ｏ2 でエンチング除去され
る。このオーバーエッチと呼ばれる工程は非常に選択的
であり、ポリシリコン層の下にあるゲート酸化膜を殆ど
損傷することなく行われる。エッチング室はパターニン
グされる次のウェハを挿入する前にシリコンダミーで洗
浄される。パターニングされたウェハはエッチングに続
いて希釈されたＨＦ水溶液に６０秒の間浸漬することに
より洗浄される。
【００６５】
【表２】 作業工程 パラメータ 値 単位 ───────────────────────────────── ブレークスルー 圧力 20 Torr 出力 500 Watt ＨＣｌ流量 15 sccm Ｃｌ2 流量 90 sccm ＮＦ3 流量 15 sccm Ｈｅ／Ｏ2 流量 15 sccm Ｈｅ；裏側 9.5 Torr 時間 20 sec 誘導磁場（Ｂ磁場） 20 Gauss メインエッチ 圧力 20 mTorr 出力 500 Watt ＨＣｌ流量 18 sccm Ｃｌ2 流量 110 sccm Ｈｅ／Ｏ2 流量 10 sccm Ｈｅ：裏側 9.5 Torr 時間 35 sec 誘導磁場（Ｂ磁場） 20 Gauss オーバーエッチ 圧力 50 mTorr 出力 175 Watt ＨＢｒ流量 80 sccm Ｈｅ／Ｏ2 流量 8 sccm Ｈｅ；裏側 9.5 Torr 時間 140 sec
【００６６】この発明によるパターニング方法の良好な
結果を以下の図面を参照して説明する。
【００６７】図３は、一方はこの発明のパターニング方
法に従って、他方は２段階の標準方法に従ってパターニ
ングされたワード線の比較を表す。図３ａ及び３ｂはウ
ェハの中央部におけるワード線を、図３ｃ及び３ｄはウ
ェハの最縁部におけるワード線を示す。標準エッチング
方法で作られたワード線は図３ａ及び３ｃに示す。
【００６８】このようにして作られたワード線はタング
ステンシリサイドにおけるアンダーカット並びに非対称
的な側面部が目立っている。この特徴は特に図３ｃにお
いて認められる。これは、就中、エッチング中のウェハ
の保持がクランプリングで行われたことに起因する。こ
のような非対称側面は極端な場合ゲートコンダクタ（Ｇ
Ｃ）とディープトレンチ（ＤＴ）との間の短絡に至るこ
とがある。
【００６９】このようなＧＣ／ＤＴ短絡はこの発明によ
る方法でエッチングされたワード線では発生しない。ア
ンダーカットは観察されず、図３ｂ及び３ｄに示される
ように、対称的な側面部が得られる。
【００７０】表３は、幾つかの選択された半導体ウェハ
についてのＧＣ／ＤＴ値を参照して結果を明らかにす
る。最初の５つの値はこの発明によるパターニング方法
に関するものであり、残りは標準方法に関するものであ
る。測定値は、ゲートコンダクタ（ＧＣ）とディープト
レンチ（ＤＴ）との間の短絡によるいわゆる重大欠陥は
この発明による方法においては発生しない（１＝１００
％欠陥なし）が、標準方法における欠陥率は平均で９７
％であることを明瞭に示している。この発明によるパタ
ーニング方法により結果が改善される理由は側面部が真
っ直ぐにエッチングされることとオーバーエッチが改善
されて、ポリシリコンが高い選択性と均質性をもってウ
ェハ面全体にわたって所望の範囲で完全に除去されるこ
とにある。特に良い結果は、ウェハがエッチングの際に
静電的に保持されるときに得られる。
【００７１】
【表３】 ウェハ／グループ／ロット ＧＣ／ＤＴ ──────────────────────────── 本発明／標準 2 本発明 1 6 〃 1 10 〃 1 16 〃 1 20 〃 1 1 標 準 0.963 5 〃 0.981 11 〃 0.963 15 〃 0.945 21 〃 0.981 23 〃 0.972 25 〃 0.963
【００７２】図４は、この発明によるパターニング方法
が、層構造のそれぞれの層の層厚が縮小されている場合
ですら適用され得ることを明らかにする。標準方法にお
ける普通の層厚はポリシリコンに対して２００ｎｍ、タ
ングステンシリサイドに対しては１７０ｎｍであるのに
対して、図示の層構造ではタングステンシリサイドに対
する層厚は１２０ｎｍ、ポリシリコンに対する層厚は１
５０ｎｍに減少されている。従って全体として層構造の
層厚は通常使用された層構造に対して１００ｎｍだけ減
少し、しかもこれによる品質の低下も起きない。従っ
て、層構造をその他の層或いは金属化面で満たす場合に
従来よりも非常に大きな余地が提供できる。
【００７３】図５ａは、パターニングされる層構造にお
いてポリシリコン層の下に配置されているゲート酸化膜
（Ｇｏｘ）の厚さを、２段階の標準法によるエッチング
後とこの発明によるパターニング法で示す。図５ｂは図
５ａの結果に属する標準偏差を示す。
【００７４】図５ａは、ゲート酸化膜がこの発明による
パターニング法によれば標準法による場合よりもはるか
に侵食されることが少ないことを証明している。ゲート
酸化膜の厚さはこの発明のパターニング法によれば従来
のパターニングの場合よりも約１ｎｍ厚い。このこと
は、この発明による方法で得られる製品が、ゲート酸化
膜が薄過ぎる場合に生ずる洩れ電流に対する抵抗力より
も明らかに大きいことを意味する。これによりチップの
電気的特性が全体として改善される。従ってこの発明の
方法による非常に選択的なエッチングの結果、ゲート酸
化膜の厚さを減少し、このようにパターニングされる層
構造の全体の高さをさらに減少させることが可能とな
る。
【００７５】例３ 発光分光法による終了点決定 例２に記載されたエッチング方法に対する終了点の決定
を以下にメインエッチ及びオーバーエッチ工程の例で詳
しく説明する。
【００７６】基本的に発光分光法（ＯＥＳ）は、エッチ
ング化合物或いはエッチング製品の１つの光の放射をエ
ッチング工程の経過にわたって観察することに基づく。
選択された化合物の光の放射はその濃度に比例し、濃度
はまたエッチング工程の進行の情報を提供している。
【００７７】光の放射を決定する装置は基本的に通常こ
の目的で使用される装置に相応している。特にエッチン
グ室から放射された光がエッチング室の窓を介して光フ
ァイバによりモノクロメータに導かれる。その後放射さ
れた光を検出される物質に対して特徴的な波長において
適当な分光計で測定する。エッチング工程の経過におい
て放射されたスペクトルはその都度のエッチングに対し
て与えられたアルゴリズムと比較される。所定の終了点
に達した後エッチングは終了される。図６及び７は、そ
れぞれメインエッチ及びオーバーエッチ工程のための２
つの終了点アルゴリズムを例として示す。
【００７８】ａ）メインエッチ工程の終了点の決定 メインエッチ工程では、前述したようにポリシリコン層
の大部分がエッチングされる。例２で説明した層構造に
おいてはポリシリコン層はタングステンをドーピングし
た層である。エッチング剤としては塩素を含むガスが使
われる。
【００７９】このエッチング工程においては、ポリシリ
コン層の残りがエッチングされないことが重要である。
次のエッチング工程で臭素を含むエッチングガスでエッ
チングされる残りの層が得られないとすると、ゲート酸
化膜が侵されるのを阻止することができない。
【００８０】メインエッチにおける終了点の決定のため
に通常のように干渉測定法が使用されるとすると、ポリ
シリコン層の完全なエッチング除去しか確認することが
できない。この発明により使用されたＯＥＳは、これに
対して、この終了点を、ポリシリコン層の残りが保持さ
れているように求めることができる。即ちメインエッチ
方法に対するＯＥＳスペクトルは、基本的には、残りの
層厚が小さいときに平坦化する曲線を示す。終了点はこ
の発明によれば、この曲線の平坦部の範囲にあるように
求められる。
【００８１】具体的な例ではドーピング物質のタングス
テンの光放射は４７０５ｎｍに定められている。ポリシ
リコンにイオン注入されたタングステンはメインエッチ
工程でポリシリコンと一緒にエッチングされ、このよう
にしてエッチング室で気相になる。メインエッチ工程の
経過においてタングステンの濃度は常に減少し、それに
応じてタングステンとして測定された放射が少なくな
る。図６に示している終了点アルゴリズムはこの経過に
応じて定められた。その場合縦軸には光強度に比例する
測定量が、横軸には時間が秒の単位で取られている。
【００８２】詳細には曲線の始めに１仮想単位に相当す
る高さと２秒の幅とを持つ８個の窓が定められた。エッ
チング工程の終了点は０．６５仮想単位の高さと０．７
秒の幅を持つ５個の窓によって定められた。この窓はポ
リシリコンの残りの層厚が５０ｎｍとなるように規定さ
れた。その他の残り層厚は窓を適当に規定することによ
って容易に設定できる。
【００８３】エッチング工程の間測定された放射スペク
トルの実際の経過がアルゴリズムと比較され、エッチン
グ工程は、前記の５個の窓の最後のものが平坦化された
曲線部分を通過したときに中止される。このようにして
メインエッチ工程の一定の停止が予め規定された残り層
厚において可能となる。
【００８４】ｂ）オーバーエッチ工程の終了点の決定 例２において説明したように、メインエッチ工程でエッ
チング除去されないポリシリコンの残りの層はこの発明
によれば臭素を含むエッチングガスで除去される。
【００８５】ＯＥＳによる終了点の決定は基本的には前
述のようにして行われる。測定量としてはこの場合エッ
チング剤の臭化水素によって起こされる放射が使われ
る。この場合も測定される波長は（たまたま）４７０５
ｎｍにある。オーバーエッチ工程ではタングステンはも
はや存在しないから、これにより結果の混同は起こらな
い。
【００８６】オーバーエッチ工程の特性曲線はメインエ
ッチ工程のそれとは異なる。ポリシリコンの残りの層が
存在する限り、臭化水素はエッチングの際に消費され
る。ガス中のその濃度はそれ故比較的小さい。エッチン
グ工程の時間が長くなるにつれＨＢｒの消費が減少し、
気相の臭化水素の濃度及びその放射も増加する。ポリシ
リコンが完全にエッチング除去されると、臭化水素の濃
度は高いレベルに一定に保持される。オーバーエッチ工
程の終点了はこの発明によればこの平坦化された曲線範
囲に置かれる。
【００８７】図７は対応の終了点アルゴリズムを示す。
縦軸及び横軸の単位は図６のそれに対応する。この特性
曲線はこの例では曲線の上昇範囲の５個の窓と平坦化す
る終了点範囲の４＋１個の窓により定義される。窓の位
置及び大きさはそれ自体公知の方法で幾つかのテスト経
過を参照して規定される。この方法でゲート酸化膜のオ
ーバーエッチ工程は停止され、このようにしてゲート酸
化膜のエッチング剤による損傷が回避される。
【図面の簡単な説明】
【図１】この発明による方法及び従来の方法を使用して
製造された層構造における酸素及び炭素の分布を示す濃
度プロフィル図。
【図２】ポリシリコン層を備えた及びポリシリコン層を
備えない層構造の透過型電子顕微鏡写真図。
【図３】この発明によるパターニング法を使用して製造
されたパターニングされたワード線をウェハの中央部分
及びウェハの縁部において、従来のエッチング方法を使
用して製造された対応のワード線との比較を表す図。
【図４】この発明によるパターニング法を使用して製造
されたパターニングされたワード線の図。
【図５】この発明によるパターニング法及び従来の方法
によりエッチングされた後のゲート酸化膜の厚さの比較
を表す図並びにそれに関する標準偏差を表す図。
【図６】発光分光法によりこの発明によるエッチング方
法における終了点決定を表す図。
【図７】発光分光法によりこの発明によるエッチング方
法における終了点決定を表す図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ラルフ ツエドリツツ ドイツ連邦共和国 01127 ドレスデン モーンシユトラーセ 35 (72)発明者 シユテフアン ウエーゲ ドイツ連邦共和国 01474 ワイシツヒ アム ワイシガーバツハ 55

Claims (31)

    【特許請求の範囲】
  1. 【請求項１】 主として化学気相蒸着によって析出され
    る多結晶シリコンからなるドーピングされた層及びこの
    ようなドーピングされたポリシリコン層を含む層構造を
    製造するための方法であって、多結晶シリコンの化学気
    相蒸着の間に、ドーピング化合物が化学気相蒸着の際の
    プロセスガスとして添加されることによってドーピング
    が行われる方法において、所望のドーピング及び所望の
    析出時間の到達後プロセスガスとしてのドーピング化合
    物の供給が停止され、その結果非ドーピングのシリコン
    からなる層がドーピングされたポリシリコン層の境界層
    として析出されることを特徴とする方法。
  2. 【請求項２】 ドーピング化合物としてホウ素、ガリウ
    ム、インジウム、燐、砒素或いはアンチモンのガス状或
    いは易揮発性化合物が使用されることを特徴とする請求
    項１記載の方法。
  3. 【請求項３】 ドーピング物質としてジボラン（Ｂ2 Ｈ
    6 ）、トリメチルホウ素（Ｂ（ＣＨ3 ）3 ）、ホスフィ
    ン（ＰＨ3 ）或いはアルシン（ＡｓＨ3 ）が使用される
    ことを特徴とする請求項２記載の方法。
  4. 【請求項４】 ドーピング化合物の濃度が、析出される
    化合物の全体の濃度に関して、気相蒸着の経過において
    高められることを特徴とする請求項１乃至３の１つに記
    載の方法。
  5. 【請求項５】 ドーピング化合物の濃度が、析出される
    化合物の全体の濃度に関して、気相蒸着の過程において
    減少されることを特徴とする請求項１乃至３の１つに記
    載の方法。
  6. 【請求項６】 ドーピング化合物の濃度が、析出される
    化合物の全体の濃度に関して、気相蒸着の過程において
    一定に保持され、析出される化合物の全体の濃度が析出
    の過程において高められることを特徴とする請求項１乃
    至３の１つに記載の方法。
  7. 【請求項７】 ドーピングされたポリシリコン層がゲー
    ト酸化膜の上に析出されることを特徴とする請求項１乃
    至６の１つに記載の方法。
  8. 【請求項８】 最初に純シリコンが析出され、次いでド
    ーピング化合物の供給が始められることを特徴とする請
    求項４乃至７の１つに記載の方法。
  9. 【請求項９】 ドーピングされたポリシリコン層の上に
    析出されたシリコン境界層に金属或いは金属シリサイド
    からなる別の層が析出されることを特徴とする請求項１
    乃至８の１つに記載の方法。
  10. 【請求項１０】 金属シリサイドとしてコバルト、チタ
    ン、タンタル、モリブデン或いはタングステンのシリサ
    イドが析出されることを特徴とする請求項９記載の方
    法。
  11. 【請求項１１】 金属或いは金属シリサイド層の析出
    が、ドーピングされたポリシリコン層の形成に使用され
    る化学気相蒸着装置の別の室において行われることを特
    徴とする請求項９又は１０記載の方法。
  12. 【請求項１２】 金属或いは金属シリサイド層の上に絶
    縁層、特に二酸化シリコンからなる絶縁層が形成される
    ことを特徴とする請求項１０又は１１記載の方法。
  13. 【請求項１３】 製造工程の１つ或いは複数が真空或い
    は高真空の下で行われることを特徴とする請求項１乃至
    １２の１つに記載の方法。
  14. 【請求項１４】 真空がドーピングされたポリシリコン
    層の析出と金属或いは金属シリサイド層の析出との間で
    解除されることを特徴とする請求項１３記載の方法。
  15. 【請求項１５】 少なくとも１つの金属或いは金属シリ
    サイド層を多結晶シリコンからなる層の上に含む層構造
    のパターニング方法において、少なくとも３段階のエッ
    チング工程を含み、その第一の段階でフッ素を含むガス
    で、第二の段階で塩素を含むガスで、第三の段階で臭素
    を含むガスでエッチングされることを特徴とする層構造
    のパターニング方法。
  16. 【請求項１６】 パターニング前の金属或いは金属シリ
    サイド層の上にハードマスク、特に二酸化シリコンから
    なるマスクが施されることを特徴とする請求項１５記載
    の方法。
  17. 【請求項１７】 エッチング工程の全段階が同一の装置
    において行われることを特徴とする請求項１５又は１６
    記載の方法。
  18. 【請求項１８】 フッ素を含むガスがＮＦ3 、Ｓｉ
    Ｆ4 、ＳＦ6 、フッ素置換された炭化水素の１つ或いは
    複数或いはそれらの混合物を含むことを特徴とする請求
    項１５乃至１７の１つに記載の方法。
  19. 【請求項１９】 フッ素を含むガスがＮＦ3 或いはＳＦ
    6 及びＨＣｌ、Ｃｌ2 、Ｈｅ及びＯ2 からなることを特
    徴とする請求項１８記載の方法。
  20. 【請求項２０】 塩素を含むガスがＨＣｌ、Ｃｌ2 、Ｂ
    Ｃｌ3 或いはそれらの混合物を含むことを特徴とする請
    求項１５乃至１９の１つに記載の方法。
  21. 【請求項２１】 塩素を含むガスがＨＣｌ、Ｃｌ2 、Ｈ
    ｅ及びＯ2 からなることを特徴とする請求項２０記載の
    方法。
  22. 【請求項２２】 臭素を含むガスがＨＢｒを含み、特に
    ＨＢｒ、Ｈｅ及びＯ2 からなることを特徴とする請求項
    １５乃至２１の１つに記載の方法。
  23. 【請求項２３】 金属シリサイドがコバルト、チタン、
    タンタル、モリブデン或いはタングステンのシリサイド
    であることを特徴とする請求項１５乃至２２の１つに記
    載の方法。
  24. 【請求項２４】 多結晶シリコンからなる層がドーピン
    グされた或いは非ドーピングのポリシリコン層、特に請
    求項１乃至８の１つの方法により作られたドーピングさ
    れたポリシリコン層であることを特徴とする請求項１５
    乃至２３の１つに記載の方法。
  25. 【請求項２５】 層構造が請求項１乃至１４の１つの方
    法により作られた層構造であることを特徴とする請求項
    １５乃至２４の１つに記載の方法。
  26. 【請求項２６】 層構造がゲート酸化膜、ポリシリコ
    ン、金属シリサイドの層及び絶縁層を含むことを特徴と
    する請求項１５乃至２５の１つに記載の方法。
  27. 【請求項２７】 絶縁層がその下にある層のエッチング
    のためのマスクとして用いられることを特徴とする請求
    項２６記載の方法。
  28. 【請求項２８】 パターニングされる層構造がエッチン
    グ工程の間静電的に保持されるウェハに保持されている
    ことを特徴とする請求項１５乃至２７の１つに記載の方
    法。
  29. 【請求項２９】 エッチング工程に続いて湿式化学洗浄
    工程が行われることを特徴とする請求項１５乃至２８の
    １つに記載の方法。
  30. 【請求項３０】 湿式化学洗浄工程が希釈されたフッ酸
    溶液への浸漬であるこを特徴とする請求項２９記載の方
    法。
  31. 【請求項３１】 請求項１乃至１４の１つの方法及び／
    又は請求項１５乃至３０の１つの方法を使用して製造さ
    れるウェハ又は半導体チップ。
JP05580498A 1997-02-20 1998-02-20 ポリシリコンを含む層構造の製造方法 Expired - Fee Related JP4163781B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19706783A DE19706783A1 (de) 1997-02-20 1997-02-20 Verfahren zur Herstellung dotierter Polysiliciumschichten und -schichtstrukturen und Verfahren zum Strukturieren von Schichten und Schichtstrukturen, welche Polysiliciumschichten umfassen
DE19706783.2 1997-02-20

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007318202A Division JP2008182200A (ja) 1997-02-20 2007-12-10 ポリシリコン層及び層構造のパターニング方法

Publications (2)

Publication Number Publication Date
JPH10242065A true JPH10242065A (ja) 1998-09-11
JP4163781B2 JP4163781B2 (ja) 2008-10-08

Family

ID=7820969

Family Applications (2)

Application Number Title Priority Date Filing Date
JP05580498A Expired - Fee Related JP4163781B2 (ja) 1997-02-20 1998-02-20 ポリシリコンを含む層構造の製造方法
JP2007318202A Pending JP2008182200A (ja) 1997-02-20 2007-12-10 ポリシリコン層及び層構造のパターニング方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2007318202A Pending JP2008182200A (ja) 1997-02-20 2007-12-10 ポリシリコン層及び層構造のパターニング方法

Country Status (5)

Country Link
EP (1) EP0865074B1 (ja)
JP (2) JP4163781B2 (ja)
KR (1) KR100567969B1 (ja)
DE (2) DE19706783A1 (ja)
TW (1) TW367533B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003523625A (ja) * 2000-02-18 2003-08-05 アプライド マテリアルズ インコーポレイテッド シリコン含有材料をエッチングするための自浄方法
JP2008235534A (ja) * 2007-03-20 2008-10-02 Fujitsu Ltd 半導体装置の製造方法
JP2009508354A (ja) * 2005-09-14 2009-02-26 東京エレクトロン株式会社 Ｓｆ６ベースの化学反応を用いてドープトシリコンをエッチングするプロセス及びシステム

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6376349B1 (en) * 2000-01-19 2002-04-23 Motorola, Inc. Process for forming a semiconductor device and a conductive structure
DE10142266A1 (de) * 2001-08-29 2003-04-03 Infineon Technologies Ag Verfahren zum Entfernen von auf eine Unterlage aufgetragenem Polysilizium
CN100513637C (zh) * 2002-10-25 2009-07-15 Oc奥林肯巴尔策斯股份有限公司 生产半导体器件的方法和由该方法获得的器件
JP4733519B2 (ja) 2002-10-25 2011-07-27 エリコン ソーラー アーゲー，トゥルーバッハ 半導体装置の製造方法及びこの方法で得られた半導体装置
EP1680806A4 (en) * 2003-10-28 2008-07-30 Sachem Inc CLEANING SOLUTIONS AND MEDICAMENTS AND METHOD FOR THEIR USE

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01187922A (ja) * 1988-01-22 1989-07-27 Mitsubishi Electric Corp 半導体製造装置
JPH0369166A (ja) * 1989-08-08 1991-03-25 Nippon Soken Inc Ｍｏｓ型半導体素子の製造方法
JPH03227516A (ja) * 1990-02-01 1991-10-08 Matsushita Electron Corp 半導体装置の製造方法
JPH05206473A (ja) * 1991-08-26 1993-08-13 American Teleph & Telegr Co <Att> 堆積させた半導体上に形成した改善された誘電体
EP0746027A2 (en) * 1995-05-03 1996-12-04 Applied Materials, Inc. Polysilicon/tungsten silicide multilayer composite formed on an integrated circuit structure, and improved method of making same
JPH09167743A (ja) * 1995-10-31 1997-06-24 Internatl Business Mach Corp <Ibm> 半導体チップ上に低応力ポリサイド導体を形成する方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4460416A (en) * 1982-12-15 1984-07-17 Burroughs Corporation Method for fabricating in-situ doped polysilicon employing overdamped gradually increasing gas flow rates with constant flow rate ratio
JP2558931B2 (ja) * 1990-07-13 1996-11-27 株式会社東芝 半導体装置およびその製造方法
JP3108929B2 (ja) * 1990-10-04 2000-11-13 ソニー株式会社 ドライエッチング方法
US5094712A (en) * 1990-10-09 1992-03-10 Micron Technology, Inc. One chamber in-situ etch process for oxide and conductive material
US5147820A (en) * 1991-08-26 1992-09-15 At&T Bell Laboratories Silicide formation on polysilicon
JPH0621018A (ja) * 1992-06-29 1994-01-28 Sony Corp ドライエッチング方法
US5346586A (en) * 1992-12-23 1994-09-13 Micron Semiconductor, Inc. Method for selectively etching polysilicon to gate oxide using an insitu ozone photoresist strip
US5376235A (en) * 1993-07-15 1994-12-27 Micron Semiconductor, Inc. Method to eliminate corrosion in conductive elements
KR960016232B1 (en) * 1993-09-21 1996-12-07 Samsung Electronics Co Ltd Metal silicide forming method
JPH07221076A (ja) * 1994-02-07 1995-08-18 Nec Corp エッチング方法及びこれに用いられる装置
US5817547A (en) * 1995-02-27 1998-10-06 Hyundai Electronics Industries Co., Ltd. Method for fabricating a metal oxide semiconductor field effect transistor having a multi-layered gate electrode
WO1996027899A1 (en) * 1995-03-08 1996-09-12 International Business Machines Corporation Method for plasma etching an oxide/polycide structure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01187922A (ja) * 1988-01-22 1989-07-27 Mitsubishi Electric Corp 半導体製造装置
JPH0369166A (ja) * 1989-08-08 1991-03-25 Nippon Soken Inc Ｍｏｓ型半導体素子の製造方法
JPH03227516A (ja) * 1990-02-01 1991-10-08 Matsushita Electron Corp 半導体装置の製造方法
JPH05206473A (ja) * 1991-08-26 1993-08-13 American Teleph & Telegr Co <Att> 堆積させた半導体上に形成した改善された誘電体
EP0746027A2 (en) * 1995-05-03 1996-12-04 Applied Materials, Inc. Polysilicon/tungsten silicide multilayer composite formed on an integrated circuit structure, and improved method of making same
JPH0969496A (ja) * 1995-05-03 1997-03-11 Applied Materials Inc 集積回路構造体上に形成されたポリシリコン／珪化タングステン多層コンポジット及び製造方法
JPH09167743A (ja) * 1995-10-31 1997-06-24 Internatl Business Mach Corp <Ibm> 半導体チップ上に低応力ポリサイド導体を形成する方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003523625A (ja) * 2000-02-18 2003-08-05 アプライド マテリアルズ インコーポレイテッド シリコン含有材料をエッチングするための自浄方法
JP2009508354A (ja) * 2005-09-14 2009-02-26 東京エレクトロン株式会社 Ｓｆ６ベースの化学反応を用いてドープトシリコンをエッチングするプロセス及びシステム
KR101220073B1 (ko) * 2005-09-14 2013-01-18 도쿄엘렉트론가부시키가이샤 기판 상의 실리콘층을 에칭하는 방법, 기판 상의 실리콘층을 에칭하기 위한 플라즈마 처리 시스템 및 컴퓨터 판독가능한 매체
JP2008235534A (ja) * 2007-03-20 2008-10-02 Fujitsu Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0865074B1 (de) 2008-08-13
DE59814264D1 (de) 2008-09-25
TW367533B (en) 1999-08-21
EP0865074A2 (de) 1998-09-16
JP2008182200A (ja) 2008-08-07
DE19706783A1 (de) 1998-08-27
KR19980071537A (ko) 1998-10-26
EP0865074A3 (de) 2000-01-05
KR100567969B1 (ko) 2006-05-25
JP4163781B2 (ja) 2008-10-08

Similar Documents

Publication Publication Date Title
US6693022B2 (en) CVD method of producing in situ-doped polysilicon layers and polysilicon layered structures
JP7704758B2 (ja) ボトムアップ間隙充填のための誘電体層上へのタングステンの選択的堆積の方法
KR102247535B1 (ko) 고종횡비 구조들을 위한 제거 방법들
TWI394858B (zh) 用於沉積具有降低電阻率及改良表面形態之鎢膜的方法
US6939808B2 (en) Undoped and fluorinated amorphous carbon film as pattern mask for metal etch
US6583065B1 (en) Sidewall polymer forming gas additives for etching processes
US4617087A (en) Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits
KR100371289B1 (ko) 반도체 장치 및 그 제조 방법
JP2008182200A (ja) ポリシリコン層及び層構造のパターニング方法
JPH0629253A (ja) 半導体基板上のデバイスの製造中に平行板反応器内で耐火性金属層をエッチングする方法
US6573181B1 (en) Method of forming contact structures using nitrogen trifluoride preclean etch process and a titanium chemical vapor deposition step
JPH10209077A (ja) 半導体装置の製造方法
KR20190076910A (ko) 텅스텐 층을 에칭하는 방법들
JP2004363558A (ja) 半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法
JP2025531105A (ja) 高選択性酸化ケイ素除去の方法
JP3760843B2 (ja) 半導体装置の製造方法
US10256112B1 (en) Selective tungsten removal
TW434744B (en) Method of plasma etching doped polysilicon layers with uniform etch rates
JP2000058643A (ja) プラグの形成方法
US10937659B2 (en) Method of anisotropically etching adjacent lines with multi-color selectivity
JPH07114203B2 (ja) 半導体装置の製造方法
JP3887123B2 (ja) ドライエッチング方法
JP3339255B2 (ja) コンタクトプラグの形成方法
KR100218729B1 (ko) 반도체 소자의 콘택 형성방법
JPH1050660A (ja) シリコン窒化膜のエッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050218

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070809

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071108

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080520

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080725

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110801

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120801

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130801

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees