JPH10242260A - 半導体装置のための素子分離領域およびその形成方法 - Google Patents
半導体装置のための素子分離領域およびその形成方法Info
- Publication number
- JPH10242260A JPH10242260A JP5986497A JP5986497A JPH10242260A JP H10242260 A JPH10242260 A JP H10242260A JP 5986497 A JP5986497 A JP 5986497A JP 5986497 A JP5986497 A JP 5986497A JP H10242260 A JPH10242260 A JP H10242260A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulator
- silicon nitride
- silicon oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 230000015572 biosynthetic process Effects 0.000 title description 7
- 238000005530 etching Methods 0.000 claims abstract description 74
- 239000012212 insulator Substances 0.000 claims abstract description 61
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000002344 surface layer Substances 0.000 claims abstract description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 58
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 58
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 54
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 54
- 238000002955 isolation Methods 0.000 claims description 46
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 44
- 229920005591 polysilicon Polymers 0.000 claims description 44
- 239000010410 layer Substances 0.000 claims description 26
- 230000002093 peripheral effect Effects 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims 2
- 230000001590 oxidative effect Effects 0.000 claims 1
- 238000007788 roughening Methods 0.000 abstract description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 9
- 229910052796 boron Inorganic materials 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- 229910052698 phosphorus Inorganic materials 0.000 description 8
- 239000011574 phosphorus Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】
【課題】 活性領域を荒らすことなく、これにはみ出す
ことなく、容易かつ高精度で素子分離領域を形成する方
法を提供する。 【解決手段】 基板10の溝14を充填すべく絶縁体1
8、18′を形成する。絶縁体は、本体部分18a、2
2aからエッチングストッパ膜12、20を越えて突出
する突出部18b、22bを備える。突出部は、活性領
域へ向けて張り出すことなく、絶縁体の内方への横方向
の段差dを規定する。エッチングストッパ膜、および突
出部を含む絶縁体の表面を覆う表面層19、19′が、
横方向段差dにほぼ等しい厚さに形成される。エッチン
グにより、エッチングストッパ膜が露出するまで、表面
層が除去され、段差部分に残存する表面層部分により、
活性領域へはみ出すことのないサイドウォール部18
c、18′cが絶縁体に形成される。
ことなく、容易かつ高精度で素子分離領域を形成する方
法を提供する。 【解決手段】 基板10の溝14を充填すべく絶縁体1
8、18′を形成する。絶縁体は、本体部分18a、2
2aからエッチングストッパ膜12、20を越えて突出
する突出部18b、22bを備える。突出部は、活性領
域へ向けて張り出すことなく、絶縁体の内方への横方向
の段差dを規定する。エッチングストッパ膜、および突
出部を含む絶縁体の表面を覆う表面層19、19′が、
横方向段差dにほぼ等しい厚さに形成される。エッチン
グにより、エッチングストッパ膜が露出するまで、表面
層が除去され、段差部分に残存する表面層部分により、
活性領域へはみ出すことのないサイドウォール部18
c、18′cが絶縁体に形成される。
Description
【0001】
【発明の属する技術分野】本発明は、半導体集積回路の
ような半導体装置に利用される素子分離領域およびその
形成方法に関し、特に、例えば0.3μm以下という、
いわゆるディープサブミクロンレベルの高集積IC回路
の素子分離に好適な素子分離領域およびその製造方法に
関する。
ような半導体装置に利用される素子分離領域およびその
形成方法に関し、特に、例えば0.3μm以下という、
いわゆるディープサブミクロンレベルの高集積IC回路
の素子分離に好適な素子分離領域およびその製造方法に
関する。
【0002】
【従来の技術】半導体基板に組み込まれる集積回路に
は、半導体基板上の各素子領域を電気的に相互に分離す
るための素子分離技術が用いられている。この素子分離
技術の1つに、シャロートレンチアイソレーション(Sh
allow Trench Isolation:以下STIと称する)があ
る。
は、半導体基板上の各素子領域を電気的に相互に分離す
るための素子分離技術が用いられている。この素子分離
技術の1つに、シャロートレンチアイソレーション(Sh
allow Trench Isolation:以下STIと称する)があ
る。
【0003】このSTIによれば、IEDM第57〜6
0頁に紹介されているように、窒化膜で表面が覆われた
シリコン基板に凹溝が形成され、この凹溝に、素子分離
領域を形成するための酸化物すなわち絶縁体が埋め戻さ
れる。シリコン基板から突出する埋め戻された絶縁体の
表面はエッチング処理を受けるが、このエッチング処理
により、半導体表面から突出する絶縁体の縁部に段差が
生じると、素子分離領域を構成する絶縁体により区画さ
れる半導体基板の活性領域が、損傷を受ける虞がある。
0頁に紹介されているように、窒化膜で表面が覆われた
シリコン基板に凹溝が形成され、この凹溝に、素子分離
領域を形成するための酸化物すなわち絶縁体が埋め戻さ
れる。シリコン基板から突出する埋め戻された絶縁体の
表面はエッチング処理を受けるが、このエッチング処理
により、半導体表面から突出する絶縁体の縁部に段差が
生じると、素子分離領域を構成する絶縁体により区画さ
れる半導体基板の活性領域が、損傷を受ける虞がある。
【0004】そこで、埋め戻された絶縁体の表面のエッ
チング処理によって、その表面の縁部に段差が生じない
ように、このエッチング処理に先立ち、絶縁体の縁部に
は、予め窒化膜の除去後に、活性領域にはみ出すサイド
ウォール部が形成される。エッチング処理により段差が
生じやすい部分に予めサイドウォール部が盛り上げられ
ていることから、この部分に、前記したエッチング処理
によって段差が生じることが防止される。このSTIに
よれば、例えば、0.6μmよりも小さな配列ピッチで
活性領域を区画することが可能となる。
チング処理によって、その表面の縁部に段差が生じない
ように、このエッチング処理に先立ち、絶縁体の縁部に
は、予め窒化膜の除去後に、活性領域にはみ出すサイド
ウォール部が形成される。エッチング処理により段差が
生じやすい部分に予めサイドウォール部が盛り上げられ
ていることから、この部分に、前記したエッチング処理
によって段差が生じることが防止される。このSTIに
よれば、例えば、0.6μmよりも小さな配列ピッチで
活性領域を区画することが可能となる。
【0005】
【発明が解決しようとする課題】しかしながら、前記し
たような従来のSTIでは、凹溝を埋め戻す絶縁体のエ
ッチング処理に先立って該絶縁体の縁部にサイドウォー
ル部を形成するために、半導体基板の表面を覆う窒化膜
が除去される。そのため、半導体基板の表面が露出した
状態で、サイドウォール部が形成された絶縁体が、エッ
チング処理を受けることから、このエッチング処理によ
って半導体基板の活性領域が損傷を受ける虞があった。
たような従来のSTIでは、凹溝を埋め戻す絶縁体のエ
ッチング処理に先立って該絶縁体の縁部にサイドウォー
ル部を形成するために、半導体基板の表面を覆う窒化膜
が除去される。そのため、半導体基板の表面が露出した
状態で、サイドウォール部が形成された絶縁体が、エッ
チング処理を受けることから、このエッチング処理によ
って半導体基板の活性領域が損傷を受ける虞があった。
【0006】また、サイドウォール部は、絶縁体の縁部
からその外方の活性領域へ横方向にはみ出すように形成
される。そのため、絶縁体の前記したエッチング処理に
よっても、絶縁体の一部として、サイドウォール部が部
分的に活性領域にはみ出しで残存することがある。この
絶縁体の活性領域へのはみ出しは、高精度での素子分離
を不可能とすることから、絶縁体の活性領域へのはみ出
しを確実に防止する必要がある。しかしながら、活性領
域へはみ出した絶縁体のエッチングによる正確な寸法制
御は、容易ではない。
からその外方の活性領域へ横方向にはみ出すように形成
される。そのため、絶縁体の前記したエッチング処理に
よっても、絶縁体の一部として、サイドウォール部が部
分的に活性領域にはみ出しで残存することがある。この
絶縁体の活性領域へのはみ出しは、高精度での素子分離
を不可能とすることから、絶縁体の活性領域へのはみ出
しを確実に防止する必要がある。しかしながら、活性領
域へはみ出した絶縁体のエッチングによる正確な寸法制
御は、容易ではない。
【0007】そのため、半導体の活性領域を荒らすこと
なく、また活性領域にはみ出すことなく比較的容易に高
精度かつ高集積度で素子分離領域を形成する方法および
そのような素子分離領域の出現が望まれていた。
なく、また活性領域にはみ出すことなく比較的容易に高
精度かつ高集積度で素子分離領域を形成する方法および
そのような素子分離領域の出現が望まれていた。
【0008】
【課題を解決するための手段】本発明は、以上の点を解
決するために、次の構成を採用する。 〈構成〉本発明に係る素子分離方法は、半導体基板に活
性領域を区画する素子分離領域を形成する方法であっ
て、素子分離領域を構成する絶縁材料のエッチングに際
してストッパ膜として機能する絶縁材料からなるエッチ
ングストッパ膜で表面が覆われかつ該表面に活性領域を
規定する溝が形成された半導体基板には、その溝に、こ
れを充填する本体部分および該本体部分から一体的に前
記エッチングストッパ層を越えて突出しかつ前記本体部
分の周壁との間で所定寸法の横方向段差dにより規定さ
れた突出部を有する素子分離領域のための絶縁体が形成
される。次に、前記エッチングストッパ膜上および該エ
ッチングストッパ膜から突出する前記絶縁体の表面に
は、前記段差dの寸法にほぼ等しい厚さ寸法を有し前記
絶縁体と同一材料からなる表面層が形成される。この表
面層は、異方性エッチングにより、前記エッチングスト
ッパ膜が露出するまで、除去される。その後、エッチン
グストッパ膜が除去される。
決するために、次の構成を採用する。 〈構成〉本発明に係る素子分離方法は、半導体基板に活
性領域を区画する素子分離領域を形成する方法であっ
て、素子分離領域を構成する絶縁材料のエッチングに際
してストッパ膜として機能する絶縁材料からなるエッチ
ングストッパ膜で表面が覆われかつ該表面に活性領域を
規定する溝が形成された半導体基板には、その溝に、こ
れを充填する本体部分および該本体部分から一体的に前
記エッチングストッパ層を越えて突出しかつ前記本体部
分の周壁との間で所定寸法の横方向段差dにより規定さ
れた突出部を有する素子分離領域のための絶縁体が形成
される。次に、前記エッチングストッパ膜上および該エ
ッチングストッパ膜から突出する前記絶縁体の表面に
は、前記段差dの寸法にほぼ等しい厚さ寸法を有し前記
絶縁体と同一材料からなる表面層が形成される。この表
面層は、異方性エッチングにより、前記エッチングスト
ッパ膜が露出するまで、除去される。その後、エッチン
グストッパ膜が除去される。
【0009】〈作用〉本発明に係る素子分離方法では、
半導体基板の溝を充填すべく形成される絶縁体は、その
本体部分からエッチングストッパ膜を越えて突出する突
出部を備え、この突出部は、活性領域へ向けて張り出す
ことなく、逆に絶縁体の内方への横方向の段差dを有す
るへこみとなる。また、エッチングストッパ膜およびこ
のストッパ膜から突出する突出部を含む絶縁体の表面を
覆う表面層の厚さ寸法は、前記横方向段差dにほぼ等し
く形成されることから、異方性エッチングを用いてエッ
チングストッパ膜が露出するまで表面層を除去すること
により、前記段差部分に残存する表面層部分により、容
易に、活性領域へはみ出すことのないサイドウォール部
を前記絶縁体に形成することができる。
半導体基板の溝を充填すべく形成される絶縁体は、その
本体部分からエッチングストッパ膜を越えて突出する突
出部を備え、この突出部は、活性領域へ向けて張り出す
ことなく、逆に絶縁体の内方への横方向の段差dを有す
るへこみとなる。また、エッチングストッパ膜およびこ
のストッパ膜から突出する突出部を含む絶縁体の表面を
覆う表面層の厚さ寸法は、前記横方向段差dにほぼ等し
く形成されることから、異方性エッチングを用いてエッ
チングストッパ膜が露出するまで表面層を除去すること
により、前記段差部分に残存する表面層部分により、容
易に、活性領域へはみ出すことのないサイドウォール部
を前記絶縁体に形成することができる。
【0010】従って、活性領域へはみ出すことのないサ
イドウォール部を比較的容易かつ高精度に形成すること
ができることから、絶縁体の縁部にサイドウォール部を
適正に形成することができ、これにより、活性領域に損
傷を与えることのない素子分離領域を比較的容易に高精
度で形成することができる。また、表面層のエッチング
処理では、活性層がエッチングストッパ層で保護されて
いることから、このエッチング処理での活性層への損傷
を確実に防止することができる。
イドウォール部を比較的容易かつ高精度に形成すること
ができることから、絶縁体の縁部にサイドウォール部を
適正に形成することができ、これにより、活性領域に損
傷を与えることのない素子分離領域を比較的容易に高精
度で形成することができる。また、表面層のエッチング
処理では、活性層がエッチングストッパ層で保護されて
いることから、このエッチング処理での活性層への損傷
を確実に防止することができる。
【0011】〈構成〉また、本発明に係る素子分離領域
は、半導体基板に活性領域を区画すべく該半導体基板の
表面に開放して形成される凹溝内に充填されかつ該凹溝
から突出して形成される絶縁体を含む。本発明に係る素
子分離領域では、凹溝内に充填されかつこの凹溝から突
出する絶縁体は、シリコン窒化物と、該シリコン窒化物
の前記凹溝の壁面に対向する底部および周壁部を覆うシ
リコン酸化膜からなる表層膜とを備え、シリコン窒化物
の頂部と同一面にある前記表層膜の周壁部における頂部
の外縁は、角が落とされて丸められている。
は、半導体基板に活性領域を区画すべく該半導体基板の
表面に開放して形成される凹溝内に充填されかつ該凹溝
から突出して形成される絶縁体を含む。本発明に係る素
子分離領域では、凹溝内に充填されかつこの凹溝から突
出する絶縁体は、シリコン窒化物と、該シリコン窒化物
の前記凹溝の壁面に対向する底部および周壁部を覆うシ
リコン酸化膜からなる表層膜とを備え、シリコン窒化物
の頂部と同一面にある前記表層膜の周壁部における頂部
の外縁は、角が落とされて丸められている。
【0012】〈作用〉絶縁体の頂部の外縁で、角が落と
されて丸められた表層膜を有する絶縁体は、活性領域に
損傷を与えることなく、この活性領域を確実に電気的に
分離する。また、絶縁体の本体がシリコン窒化物からな
ることから、例えば素子分離領域上に形成される層間絶
縁膜として、ボロンおよびリンが添加されたいわゆるB
PSGのような層間絶縁膜が採用されても、シリコン窒
化物を本体とする絶縁体は、これらボロンおよびリンの
拡散を効果的に抑制することから、この素子分離領域に
より規定された活性領域への前記ボロンあるいはリンの
拡散によるトランジスタのような能動素子の閾値変化を
確実に防止することができる。さらに、シリコン窒化物
は、ゲート電極材料であるポリシリコンのエッチング選
択比がシリコン酸化膜のそれに比較して高いことから、
ゲートのパターニング時の耐エッチング特性に優れる点
で、有利である。
されて丸められた表層膜を有する絶縁体は、活性領域に
損傷を与えることなく、この活性領域を確実に電気的に
分離する。また、絶縁体の本体がシリコン窒化物からな
ることから、例えば素子分離領域上に形成される層間絶
縁膜として、ボロンおよびリンが添加されたいわゆるB
PSGのような層間絶縁膜が採用されても、シリコン窒
化物を本体とする絶縁体は、これらボロンおよびリンの
拡散を効果的に抑制することから、この素子分離領域に
より規定された活性領域への前記ボロンあるいはリンの
拡散によるトランジスタのような能動素子の閾値変化を
確実に防止することができる。さらに、シリコン窒化物
は、ゲート電極材料であるポリシリコンのエッチング選
択比がシリコン酸化膜のそれに比較して高いことから、
ゲートのパターニング時の耐エッチング特性に優れる点
で、有利である。
【0013】
【発明の実施の形態】以下、本発明を図示の実施の形態
について詳細に説明する。 〈具体例1〉図1は、本発明に係る素子分離領域の形成
方法を示す。本発明の形成方法では、図1(a)に示さ
れているように、例えばシリコン基板10の表面が熱酸
化を受け、この表面に10nm〜20nmの厚さ寸法を
有する酸化シリコン膜(SiO2)11が形成される。この
酸化シリコン膜11をパッド酸化膜として、その上に、
例えば減圧化学気相成長法(以下、LP−CVD法と称
する。)を用いて、例えばシリコン窒化膜12(Si3N
4 )が150nm〜200nmの厚さ寸法に形成され
る。このシリコン窒化膜12は、後述する素子分離のた
めの絶縁体にサイドウォール部を形成するときのエッチ
ングストッパ膜として利用される。
について詳細に説明する。 〈具体例1〉図1は、本発明に係る素子分離領域の形成
方法を示す。本発明の形成方法では、図1(a)に示さ
れているように、例えばシリコン基板10の表面が熱酸
化を受け、この表面に10nm〜20nmの厚さ寸法を
有する酸化シリコン膜(SiO2)11が形成される。この
酸化シリコン膜11をパッド酸化膜として、その上に、
例えば減圧化学気相成長法(以下、LP−CVD法と称
する。)を用いて、例えばシリコン窒化膜12(Si3N
4 )が150nm〜200nmの厚さ寸法に形成され
る。このシリコン窒化膜12は、後述する素子分離のた
めの絶縁体にサイドウォール部を形成するときのエッチ
ングストッパ膜として利用される。
【0014】酸化シリコン膜11およびシリコン窒化膜
12は、従来よく知られたホトリソグラフィおよびエッ
チング技術により、パターニングを受ける。このパター
ニングにより、酸化シリコン膜11およびシリコン窒化
膜12の素子分離領域を形成すべき領域に対応する部分
が選択的に除去され、これによりマスク開口13が形成
される。開口13が形成された酸化シリコン膜11およ
びシリコン窒化膜12をマスクとする異方性エッチング
により、開口13に開放する基板10の所定領域がエッ
チングを受ける。これにより、基板10には、図1
(a)に示されるとおり、例えば幅寸法および深さ寸法
がそれぞれ約0.3μmのトレンチすなわち凹溝14が
形成される。
12は、従来よく知られたホトリソグラフィおよびエッ
チング技術により、パターニングを受ける。このパター
ニングにより、酸化シリコン膜11およびシリコン窒化
膜12の素子分離領域を形成すべき領域に対応する部分
が選択的に除去され、これによりマスク開口13が形成
される。開口13が形成された酸化シリコン膜11およ
びシリコン窒化膜12をマスクとする異方性エッチング
により、開口13に開放する基板10の所定領域がエッ
チングを受ける。これにより、基板10には、図1
(a)に示されるとおり、例えば幅寸法および深さ寸法
がそれぞれ約0.3μmのトレンチすなわち凹溝14が
形成される。
【0015】凹溝14の形成後、図1(b)に示されて
いるように、凹溝14およびこれが開放するシリコン窒
化膜12の表面に、例えば、LP−CVD法を用いてシ
リコン酸化膜15が例えば50nmの厚さ寸法に形成さ
れる。シリコン酸化膜15の形成後、シリコン酸化膜1
5により表面が覆われた凹溝14に、プラグ状のポリシ
リコン16が充填されるが、このポリシリコン16の充
填に先立ち、シリコン酸化膜15の凹溝14の表面を覆
う部分を保護膜として、基板10の凹溝14の周辺部
に、従来よく知られたチャンネルストッパとして、例え
ばイオン注入法により、ボロンを注入することが望まし
い。
いるように、凹溝14およびこれが開放するシリコン窒
化膜12の表面に、例えば、LP−CVD法を用いてシ
リコン酸化膜15が例えば50nmの厚さ寸法に形成さ
れる。シリコン酸化膜15の形成後、シリコン酸化膜1
5により表面が覆われた凹溝14に、プラグ状のポリシ
リコン16が充填されるが、このポリシリコン16の充
填に先立ち、シリコン酸化膜15の凹溝14の表面を覆
う部分を保護膜として、基板10の凹溝14の周辺部
に、従来よく知られたチャンネルストッパとして、例え
ばイオン注入法により、ボロンを注入することが望まし
い。
【0016】凹溝14へのポリシリコン16の充填のた
めに、例えばCVD法を用いて凹溝14を含むシリコン
酸化膜15上に、ポリシリコンを例えば500nmの厚
さ寸法に堆積させた後、化学的機械的研磨(CMP)あ
るいは化学的エッチングにより、ポリシリコンのシリコ
ン窒化膜12上に堆積した部分、すなわち凹溝14内の
部分(16)を除く基板10上に堆積した部分が除去さ
れる。これにより、凹溝14内を充填するプラグ状のポ
リシリコン16が形成される。このポリシリコン16の
頂面は、基板10上のシリコン酸化膜15の表面、すな
わちシリコン窒化膜12上のシリコン酸化膜15の表面
とほぼ同一面にあるように平坦化される。シリコン酸化
膜15上の前記した不要なポリシリコンの除去に際し、
シリコン酸化膜15の、シリコン窒化膜12上の部分
は、エッチングストッパ膜として利用される。
めに、例えばCVD法を用いて凹溝14を含むシリコン
酸化膜15上に、ポリシリコンを例えば500nmの厚
さ寸法に堆積させた後、化学的機械的研磨(CMP)あ
るいは化学的エッチングにより、ポリシリコンのシリコ
ン窒化膜12上に堆積した部分、すなわち凹溝14内の
部分(16)を除く基板10上に堆積した部分が除去さ
れる。これにより、凹溝14内を充填するプラグ状のポ
リシリコン16が形成される。このポリシリコン16の
頂面は、基板10上のシリコン酸化膜15の表面、すな
わちシリコン窒化膜12上のシリコン酸化膜15の表面
とほぼ同一面にあるように平坦化される。シリコン酸化
膜15上の前記した不要なポリシリコンの除去に際し、
シリコン酸化膜15の、シリコン窒化膜12上の部分
は、エッチングストッパ膜として利用される。
【0017】その後、ポリシリコン16をエッチングス
トッパとして、図1(c)に示されているように、シリ
コン酸化膜15の基板10上に露出する部分が、エッチ
ングにより、除去される。また、このシリコン酸化膜1
5のエッチングにより、ポリシリコン16の周面を取り
巻きこのポリシリコン16から露出するシリコン酸化膜
15の上縁部が、シリコン窒化膜12の表面位置、すな
わち、ポリシリコン16の頂部位置よりも低い高さ位置
まで、エッチングを受ける。その結果、ポリシリコン1
6の頂面と、その周面に残存するシリコン酸化膜15の
上縁との間には、段部17が形成される。
トッパとして、図1(c)に示されているように、シリ
コン酸化膜15の基板10上に露出する部分が、エッチ
ングにより、除去される。また、このシリコン酸化膜1
5のエッチングにより、ポリシリコン16の周面を取り
巻きこのポリシリコン16から露出するシリコン酸化膜
15の上縁部が、シリコン窒化膜12の表面位置、すな
わち、ポリシリコン16の頂部位置よりも低い高さ位置
まで、エッチングを受ける。その結果、ポリシリコン1
6の頂面と、その周面に残存するシリコン酸化膜15の
上縁との間には、段部17が形成される。
【0018】次に、ポリシリコン16が熱酸化処理を受
けて酸化シリコンとなる。この熱酸化処理により、図1
(d)に示されているように、酸化シリコンとなったポ
リシリコン16は、その周面に残存したシリコン酸化膜
15と一体化され、これにより酸化シリコンからなる絶
縁体18が形成される。
けて酸化シリコンとなる。この熱酸化処理により、図1
(d)に示されているように、酸化シリコンとなったポ
リシリコン16は、その周面に残存したシリコン酸化膜
15と一体化され、これにより酸化シリコンからなる絶
縁体18が形成される。
【0019】ポリシリコン16およびシリコン酸化膜1
5の一体化による絶縁体18は、前記した段部17によ
り、凹溝14内を充填する本体部分18aからこれと一
体的にシリコン窒化膜12を越えて突出する突出部18
bが規定されている。従って、突出部18bの両縁に
は、本体部分18aとの間に、所定の横方向段差dが形
成されている。
5の一体化による絶縁体18は、前記した段部17によ
り、凹溝14内を充填する本体部分18aからこれと一
体的にシリコン窒化膜12を越えて突出する突出部18
bが規定されている。従って、突出部18bの両縁に
は、本体部分18aとの間に、所定の横方向段差dが形
成されている。
【0020】横方向段差dを有する絶縁体18の形成
後、図1(d)に仮想線で示されているように、シリコ
ン窒化膜12およびシリコン窒化膜12から突出する絶
縁体18の表面に、例えばCVD法により、前記横方向
段差dの寸法にほぼ等しい厚さ寸法を有するシリコン酸
化膜からなる表面層19が形成される。
後、図1(d)に仮想線で示されているように、シリコ
ン窒化膜12およびシリコン窒化膜12から突出する絶
縁体18の表面に、例えばCVD法により、前記横方向
段差dの寸法にほぼ等しい厚さ寸法を有するシリコン酸
化膜からなる表面層19が形成される。
【0021】表面層19は、前記横方向段差dを埋め込
むが、その厚さ寸法は、ほぼ段差dの寸法に等しい。そ
のため、シリコン窒化膜12をエッチングストッパとし
て、表面層19を異方性エッチングにより除去し、シリ
コン窒化膜12の露出したときに、このエッチング処理
を停止することにより、図1(e)に示されているよう
に、前記した段差dを埋め込み、凹溝14からその横方
向外方の活性領域にはみ出すことのない、しかも上縁部
が丸められたサイドウォール部18cが形成される。
むが、その厚さ寸法は、ほぼ段差dの寸法に等しい。そ
のため、シリコン窒化膜12をエッチングストッパとし
て、表面層19を異方性エッチングにより除去し、シリ
コン窒化膜12の露出したときに、このエッチング処理
を停止することにより、図1(e)に示されているよう
に、前記した段差dを埋め込み、凹溝14からその横方
向外方の活性領域にはみ出すことのない、しかも上縁部
が丸められたサイドウォール部18cが形成される。
【0022】また、このサイドウォール部18cの形成
のためのエッチングでは、基板10の凹溝14を除く活
性領域がエッチングストッパ膜として機能するシリコン
窒化膜12により覆われていることから、基板10の前
記活性領域がサイドウォール部18cの形成のためのエ
ッチングによって損傷を受けることはない。
のためのエッチングでは、基板10の凹溝14を除く活
性領域がエッチングストッパ膜として機能するシリコン
窒化膜12により覆われていることから、基板10の前
記活性領域がサイドウォール部18cの形成のためのエ
ッチングによって損傷を受けることはない。
【0023】その後、図1(f)に示されているよう
に、シリコン窒化膜12が例えば熱リン酸を用いて除去
され、シリコン窒化膜12の除去後に、図1(g)に示
されているように、酸化シリコン膜11が除去される。
これにより、凹溝14からその横方向外方の活性領域に
はみ出すことなく縁部が丸められ、基板10表面から例
えば30〜50nmの高さで突出する絶縁体18からな
る素子分離領域が完成する。
に、シリコン窒化膜12が例えば熱リン酸を用いて除去
され、シリコン窒化膜12の除去後に、図1(g)に示
されているように、酸化シリコン膜11が除去される。
これにより、凹溝14からその横方向外方の活性領域に
はみ出すことなく縁部が丸められ、基板10表面から例
えば30〜50nmの高さで突出する絶縁体18からな
る素子分離領域が完成する。
【0024】具体例1の方法では、前記したように、横
方向段差dにほぼ等しい厚さ寸法を有する表面層19
に、その下のシリコン窒化膜12をエッチングストッパ
膜とするエッチング処理を施し、シリコン窒化膜12の
露出によってそのエッチング処理を停止することによ
り、凹溝14からその横方向外方の活性領域にはみ出す
ことなく、しかも上縁部が丸められたサイドウォール部
18cを確実かつ比較的容易に形成することができる。
また、このサイドウォール部18cのエッチングに際
し、基板10の活性領域はシリコン窒化膜12により確
実に保護されていることから、シリコン窒化膜12下の
活性領域への損傷を確実に防止することができる。
方向段差dにほぼ等しい厚さ寸法を有する表面層19
に、その下のシリコン窒化膜12をエッチングストッパ
膜とするエッチング処理を施し、シリコン窒化膜12の
露出によってそのエッチング処理を停止することによ
り、凹溝14からその横方向外方の活性領域にはみ出す
ことなく、しかも上縁部が丸められたサイドウォール部
18cを確実かつ比較的容易に形成することができる。
また、このサイドウォール部18cのエッチングに際
し、基板10の活性領域はシリコン窒化膜12により確
実に保護されていることから、シリコン窒化膜12下の
活性領域への損傷を確実に防止することができる。
【0025】従って、本発明の前記方法によれば、例え
ば0.3μm以下という、いわゆるディープサブミクロ
ンレベルの高集積IC回路の素子分離に好適な素子分離
領域を比較的容易に製造することができる。
ば0.3μm以下という、いわゆるディープサブミクロ
ンレベルの高集積IC回路の素子分離に好適な素子分離
領域を比較的容易に製造することができる。
【0026】〈具体例2〉図2は、本発明に係る素子分
離領域の他の形成方法を示す。図2に示す例では、図2
(a)に示されているように、基板10上に前記したと
同様なパッド酸化膜11を介して、例えばLP−CVD
法により厚さ100nmを有するポリシリコン層20が
積層される。ポリシリコン層20は、後述する素子分離
のための絶縁体にサイドウォール部を形成するときのエ
ッチングストッパ膜として利用される。
離領域の他の形成方法を示す。図2に示す例では、図2
(a)に示されているように、基板10上に前記したと
同様なパッド酸化膜11を介して、例えばLP−CVD
法により厚さ100nmを有するポリシリコン層20が
積層される。ポリシリコン層20は、後述する素子分離
のための絶縁体にサイドウォール部を形成するときのエ
ッチングストッパ膜として利用される。
【0027】酸化シリコンからなるパッド酸化膜11お
よびポリシリコン層20で覆われた基板10は、従来よ
く知られたホトリソグラフィおよびエッチング技術によ
り、ポリシリコン層20上に形成されたマスク開口13
を有するレジスト21を用いて、異方性のエッチング処
理を受ける。このエッチングにより、基板10には、そ
の上の酸化シリコン膜11およびポリシリコン層20を
貫通する、例えば幅寸法および深さ寸法がそれぞれ約
0.3μmの凹溝14が形成される。
よびポリシリコン層20で覆われた基板10は、従来よ
く知られたホトリソグラフィおよびエッチング技術によ
り、ポリシリコン層20上に形成されたマスク開口13
を有するレジスト21を用いて、異方性のエッチング処
理を受ける。このエッチングにより、基板10には、そ
の上の酸化シリコン膜11およびポリシリコン層20を
貫通する、例えば幅寸法および深さ寸法がそれぞれ約
0.3μmの凹溝14が形成される。
【0028】基板10の凹溝14の周辺部に、前記した
と同様なチャンネルストップ用イオンを注入することが
望ましい。また、レジスト21を用いることに代えて、
酸化シリコン膜11およびポリシリコン層20の積層体
をエッチングマスクとすることができる。
と同様なチャンネルストップ用イオンを注入することが
望ましい。また、レジスト21を用いることに代えて、
酸化シリコン膜11およびポリシリコン層20の積層体
をエッチングマスクとすることができる。
【0029】レジスト21の除去後、図2(b)に示さ
れているように、凹溝14およびこれが開放するポリシ
リコン層20の表面に、例えば、LP−CVD法を用い
てシリコン酸化膜15が例えば50nmの厚さ寸法で形
成される。シリコン酸化膜15の形成後、凹溝14内を
含むシリコン酸化膜15上に、例えば300nmの厚さ
寸法で、シリコン窒化膜が例えばLP−CVD法により
成長される。
れているように、凹溝14およびこれが開放するポリシ
リコン層20の表面に、例えば、LP−CVD法を用い
てシリコン酸化膜15が例えば50nmの厚さ寸法で形
成される。シリコン酸化膜15の形成後、凹溝14内を
含むシリコン酸化膜15上に、例えば300nmの厚さ
寸法で、シリコン窒化膜が例えばLP−CVD法により
成長される。
【0030】このシリコン窒化膜のうち、凹溝14内を
除く、シリコン酸化膜15上の不要なシリコン窒化膜部
分が除去され、これにより、図2(b)に示されている
ように、14内のシリコン酸化膜15上には、凹溝14
内を充填するシリコン窒化物22が形成される。シリコ
ン窒化物22の上面は、ポリシリコン層20上のシリコ
ン酸化膜15の表面とほぼ同一面にあるように、平坦化
を受ける。
除く、シリコン酸化膜15上の不要なシリコン窒化膜部
分が除去され、これにより、図2(b)に示されている
ように、14内のシリコン酸化膜15上には、凹溝14
内を充填するシリコン窒化物22が形成される。シリコ
ン窒化物22の上面は、ポリシリコン層20上のシリコ
ン酸化膜15の表面とほぼ同一面にあるように、平坦化
を受ける。
【0031】次に、シリコン窒化物22をエッチングス
トッパとして、図2(c)に示されているように、シリ
コン酸化膜15の基板10上に露出する部分が、エッチ
ングにより、除去される。また、このシリコン酸化膜1
5のエッチングにより、シリコン窒化物22の周面を取
り巻き、このシリコン窒化物22から露出するシリコン
酸化膜15の上縁部が、シリコン窒化物22の表面位置
すなわちシリコン窒化物22の頂部位置よりも低い高さ
位置まで、エッチングを受ける。その結果、シリコン窒
化物22の頂面と、その周面に残存するシリコン酸化膜
15の上縁との間には、段部17が形成される。
トッパとして、図2(c)に示されているように、シリ
コン酸化膜15の基板10上に露出する部分が、エッチ
ングにより、除去される。また、このシリコン酸化膜1
5のエッチングにより、シリコン窒化物22の周面を取
り巻き、このシリコン窒化物22から露出するシリコン
酸化膜15の上縁部が、シリコン窒化物22の表面位置
すなわちシリコン窒化物22の頂部位置よりも低い高さ
位置まで、エッチングを受ける。その結果、シリコン窒
化物22の頂面と、その周面に残存するシリコン酸化膜
15の上縁との間には、段部17が形成される。
【0032】シリコン窒化物22およびその周面に残存
するシリコン酸化膜15のうち、段部17から上方の部
分22bは、ポリシリコン層20から突出する突出部を
構成し、残部が凹溝14内の本体部分22aを構成す
る。この本体部分22bと、突出部22aとの間には、
段部17により、前記したと同様な段差dが規定されて
いる。
するシリコン酸化膜15のうち、段部17から上方の部
分22bは、ポリシリコン層20から突出する突出部を
構成し、残部が凹溝14内の本体部分22aを構成す
る。この本体部分22bと、突出部22aとの間には、
段部17により、前記したと同様な段差dが規定されて
いる。
【0033】従って、シリコン酸化膜からなる表層膜1
5を有するシリコン窒化物22により、溝14を充填す
る本体部分22aおよび該本体部分から一体的に前記ポ
リシリコン層20層を越えて突出しかつ前記本体部分の
周壁との間で所定寸法の横方向段差dにより規定された
突出部22bを有する絶縁体18′が形成される。
5を有するシリコン窒化物22により、溝14を充填す
る本体部分22aおよび該本体部分から一体的に前記ポ
リシリコン層20層を越えて突出しかつ前記本体部分の
周壁との間で所定寸法の横方向段差dにより規定された
突出部22bを有する絶縁体18′が形成される。
【0034】横方向段差dを有する絶縁体18′の形成
後、図1(c)に仮想線で示されているように、ポリシ
リコン層20およびポリシリコン層20から突出する絶
縁体18′の表面に、例えばCVD法により、前記横方
向段差dの寸法にほぼ等しい厚さ寸法を有するシリコン
酸化膜からなる表面層19′が形成される。
後、図1(c)に仮想線で示されているように、ポリシ
リコン層20およびポリシリコン層20から突出する絶
縁体18′の表面に、例えばCVD法により、前記横方
向段差dの寸法にほぼ等しい厚さ寸法を有するシリコン
酸化膜からなる表面層19′が形成される。
【0035】表面層19′は、前記横方向段差dとほぼ
等しい厚さ寸法を有する。従って、前記した例における
と同様に、ポリシリコン層20をエッチングストッパと
して、表面層19′を異方性エッチングにより除去し、
ポリシリコン層20の露出によりエッチング処理を停止
することにより、図2(d)に示されているように、前
記した段差dを埋め込み、凹溝14からその横方向外方
の活性領域にはみ出すことなく、しかも上縁部が丸めら
れたサイドウォール部18′cが、シリコン酸化膜15
の上縁にこれと一体的に形成される。
等しい厚さ寸法を有する。従って、前記した例における
と同様に、ポリシリコン層20をエッチングストッパと
して、表面層19′を異方性エッチングにより除去し、
ポリシリコン層20の露出によりエッチング処理を停止
することにより、図2(d)に示されているように、前
記した段差dを埋め込み、凹溝14からその横方向外方
の活性領域にはみ出すことなく、しかも上縁部が丸めら
れたサイドウォール部18′cが、シリコン酸化膜15
の上縁にこれと一体的に形成される。
【0036】その後、図2(e)に示されているよう
に、基板10の活性領域の保護のために酸化シリコン膜
11を残してポリシリコン層20が異方性エッチングに
より、除去され、続いて、酸化シリコン膜11が除去さ
れる。これにより、凹溝14からその横方向外方の活性
領域にはみ出すことなく縁部が丸められ、基板10表面
から例えば30〜50nmの高さで突出する絶縁体1
8′からなる素子分離領域が完成する。
に、基板10の活性領域の保護のために酸化シリコン膜
11を残してポリシリコン層20が異方性エッチングに
より、除去され、続いて、酸化シリコン膜11が除去さ
れる。これにより、凹溝14からその横方向外方の活性
領域にはみ出すことなく縁部が丸められ、基板10表面
から例えば30〜50nmの高さで突出する絶縁体1
8′からなる素子分離領域が完成する。
【0037】従って、具体例2の方法によれば、具体例
1におけると同様に、凹溝14からその横方向外方の活
性領域にはみ出すことのなく、しかも上縁部が丸められ
たサイドウォール部18′cを確実かつ比較的容易に形
成することができる。また、このサイドウォール部1
8′cのエッチングに際し、基板10の活性領域はポリ
シリコン層20により確実に保護されていることから、
ポリシリコン層20下の活性領域への損傷を確実に防止
することができる。
1におけると同様に、凹溝14からその横方向外方の活
性領域にはみ出すことのなく、しかも上縁部が丸められ
たサイドウォール部18′cを確実かつ比較的容易に形
成することができる。また、このサイドウォール部1
8′cのエッチングに際し、基板10の活性領域はポリ
シリコン層20により確実に保護されていることから、
ポリシリコン層20下の活性領域への損傷を確実に防止
することができる。
【0038】また、図2(e)に仮想線で示されるよう
に、例えば絶縁体18′からなる素子分離領域上に例え
ばゲート酸化膜23を介して、ゲートのためのポリシリ
コン層24が形成されるが、このポリシリコン24のパ
ターニングのためのエッチングに対し、具体例2におけ
る絶縁体18′の本体であるシリコン窒化物22は、シ
リコン酸化物に比較して、高い耐性を示す。この点で、
具体例2に示す絶縁体18′からなる素子分離領域は、
有利である。
に、例えば絶縁体18′からなる素子分離領域上に例え
ばゲート酸化膜23を介して、ゲートのためのポリシリ
コン層24が形成されるが、このポリシリコン24のパ
ターニングのためのエッチングに対し、具体例2におけ
る絶縁体18′の本体であるシリコン窒化物22は、シ
リコン酸化物に比較して、高い耐性を示す。この点で、
具体例2に示す絶縁体18′からなる素子分離領域は、
有利である。
【0039】また、具体例2に示す絶縁体18′からな
る素子分離領域は、その本体を構成するシリコン窒化物
が、ボロンおよびリンの拡散を効果的に抑制することか
ら、素子分離領域上にボロンおよびリンが添加されたい
わゆるBPSGのような層間絶縁膜が採用されても、こ
れらボロンおよびリンの拡散が効果的に抑制される。そ
のため、この素子分離領域に形成される例えばトランジ
スタのような能動素子へのボロンおよびリンの拡散が防
止され、この拡散による能動素子の閾値変化等を確実に
防止することができる。
る素子分離領域は、その本体を構成するシリコン窒化物
が、ボロンおよびリンの拡散を効果的に抑制することか
ら、素子分離領域上にボロンおよびリンが添加されたい
わゆるBPSGのような層間絶縁膜が採用されても、こ
れらボロンおよびリンの拡散が効果的に抑制される。そ
のため、この素子分離領域に形成される例えばトランジ
スタのような能動素子へのボロンおよびリンの拡散が防
止され、この拡散による能動素子の閾値変化等を確実に
防止することができる。
【0040】
【発明の効果】本発明に係る素子分離領域形成方法によ
れば、前記したように、活性領域へはみ出すことのない
サイドウォール部を比較的容易かつ高精度に形成するこ
とができることから、絶縁体の縁部にサイドウォール部
を適正に形成することができ、これにより、活性領域に
損傷を与えることのない素子分離領域を比較的容易に高
精度で形成することができる。また、表面層のエッチン
グ処理では、活性層がエッチングストッパ層で保護され
ていることから、このエッチング処理での活性層への損
傷を確実に防止することができる。
れば、前記したように、活性領域へはみ出すことのない
サイドウォール部を比較的容易かつ高精度に形成するこ
とができることから、絶縁体の縁部にサイドウォール部
を適正に形成することができ、これにより、活性領域に
損傷を与えることのない素子分離領域を比較的容易に高
精度で形成することができる。また、表面層のエッチン
グ処理では、活性層がエッチングストッパ層で保護され
ていることから、このエッチング処理での活性層への損
傷を確実に防止することができる。
【0041】また、本発明に係る素子分離領域によれ
ば、前記したように、絶縁体の頂部の外縁で、角が落と
されて丸められた表層膜を有する絶縁体が、活性領域に
損傷を与えることなく、この活性領域を確実に電気的に
分離し、また、シリコン窒化物からなる絶縁体の本体
が、例えばBPSGのような層間絶縁膜に含まれるボロ
ンおよびリンの拡散を効果的に抑制することから、これ
らの活性領域への拡散を効果的に抑制することができ
る。
ば、前記したように、絶縁体の頂部の外縁で、角が落と
されて丸められた表層膜を有する絶縁体が、活性領域に
損傷を与えることなく、この活性領域を確実に電気的に
分離し、また、シリコン窒化物からなる絶縁体の本体
が、例えばBPSGのような層間絶縁膜に含まれるボロ
ンおよびリンの拡散を効果的に抑制することから、これ
らの活性領域への拡散を効果的に抑制することができ
る。
【図1】本発明に係る素子分離領域の形成方法を示す製
造工程図である。
造工程図である。
【図2】本発明に係る素子分離領域の他の形成方法を示
す製造工程図である。
す製造工程図である。
10 基板 12、20 エッチングストッパ膜 14 溝 18、18′ 絶縁体 18a、22a 本体部分 18b、22b 突出部 18c、18′c サイドウォール部 19、19′ 表面層
Claims (6)
- 【請求項1】 半導体基板に活性領域を区画する素子分
離領域を形成する方法であって、 素子分離領域を構成する絶縁材料の耐エッチング特性と
異なる耐エッチング特性を示す絶縁材料からなるエッチ
ングストッパ膜で表面が覆われかつ該表面に活性領域を
規定する溝が形成された半導体基板の前記溝に、該溝を
充填する本体部分および該本体部分から一体的に前記エ
ッチングストッパ層を越えて突出しかつ前記本体部分の
周壁との間で所定寸法の横方向段差dにより規定された
突出部を有する素子分離領域のための絶縁体を形成する
こと、 前記エッチングストッパ膜および該エッチングストッパ
膜から突出する前記絶縁体の表面に、前記段差dの寸法
にほぼ等しい厚さ寸法を有し前記絶縁体と同一材料から
なる表面層を形成すること、 異方性エッチングにより、前記エッチングストッパ膜が
露出するまで、前記表面層を除去し、前記段差の部分に
活性領域へはみ出すことのないサイドウオール部を前記
絶縁体に形成すること、 前記エッチングストッパ膜を除去すること、 とを含む、半導体装置のための素子分離領域形成方法。 - 【請求項2】 前記エッチングストッパ膜はシリコン窒
化膜で形成され、前記絶縁体は酸化シリコンで形成され
る請求項1記載の素子分離領域形成方法。 - 【請求項3】 前記突出部を有する前記絶縁体は、 前記シリコン窒化膜で表面が覆われかつ前記溝が形成さ
れた前記半導体基板に、前記溝の面および前記シリコン
窒化膜の表面を覆うシリコン酸化膜を形成すること、該
シリコン酸化膜で覆われた前記溝内をポリシリコンで充
填すること、前記シリコン窒化膜上のシリコン酸化膜が
露出するまで、前記ポリシリコンを除去して前記溝内に
残る前記ポリシリコンの上面を平坦化すること、前記シ
リコン酸化膜の前記シリコン窒化膜の表面を覆う部分を
除去すること、前記溝内に残存する前記ポリシリコンを
酸化させ、前記溝の面に残存する前記シリコン酸化膜と
一体の酸化シリコンを形成すること、 により得られる請求項2記載の素子分離領域形成方法。 - 【請求項4】 前記エッチングストッパ膜はポリシリコ
ン膜で形成され、前記絶縁体はシリコン窒化物およびそ
の周面を覆うシリコン酸化膜で形成される請求項1記載
の素子分離領域形成方法。 - 【請求項5】 前記突出部を有する前記絶縁体は、 前記ポリシリコン膜で表面が覆われかつ前記溝が形成さ
れた前記半導体基板に、前記溝の面および前記ポリシリ
コン膜の表面を覆うシリコン酸化膜を形成すること、該
シリコン酸化膜で覆われた前記溝内をシリコン窒化物で
充填すること、前記ポリシリコンが露出するまで、前記
シリコン酸化膜を除去すること、前記シリコン酸化膜の
前記シリコン窒化膜の表面を覆う部分を除去すること、 により得られる請求項4記載の素子分離領域形成方法。 - 【請求項6】 半導体基板に活性領域を区画すべく該半
導体基板の表面に開放して形成される凹溝内に充填され
かつ該凹溝から突出して形成される絶縁体を含む素子分
離領域であって、前記絶縁体は、シリコン窒化物と、該
シリコン窒化物の前記凹溝の壁面に対向する底部および
周壁部を覆うシリコン酸化膜からなる表層膜とを備え、
前記シリコン窒化物の頂部と同一面にある前記表層膜の
周壁部における頂部の外縁は、角が落とされて丸められ
ていることを特徴とする素子分離領域。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5986497A JPH10242260A (ja) | 1997-02-26 | 1997-02-26 | 半導体装置のための素子分離領域およびその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5986497A JPH10242260A (ja) | 1997-02-26 | 1997-02-26 | 半導体装置のための素子分離領域およびその形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10242260A true JPH10242260A (ja) | 1998-09-11 |
Family
ID=13125479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5986497A Pending JPH10242260A (ja) | 1997-02-26 | 1997-02-26 | 半導体装置のための素子分離領域およびその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10242260A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020003031A (ko) * | 2000-06-30 | 2002-01-10 | 박종섭 | 반도체소자의 소자분리막 형성 방법 |
| KR100475047B1 (ko) * | 1998-09-22 | 2005-05-27 | 삼성전자주식회사 | 반도체장치의 소자분리방법 |
-
1997
- 1997-02-26 JP JP5986497A patent/JPH10242260A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475047B1 (ko) * | 1998-09-22 | 2005-05-27 | 삼성전자주식회사 | 반도체장치의 소자분리방법 |
| KR20020003031A (ko) * | 2000-06-30 | 2002-01-10 | 박종섭 | 반도체소자의 소자분리막 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100354439B1 (ko) | 트렌치 소자 분리막 형성 방법 | |
| EP1213757B1 (en) | Integrated circuits having adjacent p-type doped regions having shallow trench isolation structures without liner layers therebetween and methods of forming same | |
| US7033909B2 (en) | Method of forming trench isolations | |
| EP1069613B1 (en) | Low-leakage architecture for sub-0.18 micrometer salicided CMOS device | |
| US8647949B2 (en) | Structure and method of fabricating a transistor having a trench gate | |
| JPH10199969A (ja) | トレンチ隔離構造を持つ半導体装置の製造方法 | |
| US7166514B2 (en) | Semiconductor device and method of manufacturing the same | |
| US8058141B2 (en) | Recessed gate electrode MOS transistor and method for fabricating the same | |
| JP2006054486A (ja) | 半導体基板内の分離溝に隣接するコンタクト用開口の形成方法 | |
| KR100615593B1 (ko) | 리세스채널을 구비한 반도체소자의 제조 방법 | |
| US6380088B1 (en) | Method to form a recessed source drain on a trench side wall with a replacement gate technique | |
| JP2003243293A (ja) | 半導体装置の製造方法 | |
| KR19980041816A (ko) | 디봇 형성을 최소화하는 방법 및 집적 회로 칩 | |
| KR100845103B1 (ko) | 반도체소자의 제조방법 | |
| US6444539B1 (en) | Method for producing a shallow trench isolation filled with thermal oxide | |
| JPH10242260A (ja) | 半導体装置のための素子分離領域およびその形成方法 | |
| US6265285B1 (en) | Method of forming a self-aligned trench isolation | |
| JP2000277604A (ja) | 半導体装置及びその製造方法 | |
| KR100596876B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| US6261966B1 (en) | Method for improving trench isolation | |
| JPH1167893A (ja) | 半導体装置及びその製造方法 | |
| JP3114062B2 (ja) | 半導体装置の隔離膜形成方法 | |
| JP3190144B2 (ja) | 半導体集積回路の製造方法 | |
| JPH1012733A (ja) | 半導体装置およびその製造方法 | |
| JP2003324146A (ja) | 半導体装置及びその製造方法 |