JPH10242272A - 半導体デバイスに相互接続構造を形成する方法 - Google Patents

半導体デバイスに相互接続構造を形成する方法

Info

Publication number
JPH10242272A
JPH10242272A JP9181407A JP18140797A JPH10242272A JP H10242272 A JPH10242272 A JP H10242272A JP 9181407 A JP9181407 A JP 9181407A JP 18140797 A JP18140797 A JP 18140797A JP H10242272 A JPH10242272 A JP H10242272A
Authority
JP
Japan
Prior art keywords
layer
metal
insulating layer
forming
etching stopper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9181407A
Other languages
English (en)
Inventor
Seii Son
世偉 孫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Publication of JPH10242272A publication Critical patent/JPH10242272A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H10W20/077—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers on sidewalls or on top surfaces of conductors

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 半導体デバイスに均一で予測可能なレベルの
抵抗率を有する金属相互接続構造を形成し信頼性の高い
相互接続をする。 【解決手段】 絶縁層表面にトレンチまたは溝などの窪
みを形成し、半導体基板を該絶縁層で覆い、その上にマ
ルチレベル接続を形成する。金属配線は、金属層の堆
積、絶縁層表面の窪みの充填、金属層の表面と絶縁層と
を同一平面化するための化学・機械研磨により形成さ
れ、第１レベル配線パターンが形成される。絶縁層とは
異なる材料のエッチングストッパ層を第１レベル配線及
び絶縁層を覆うように堆積しその上にそのストッパ層と
は異なる誘電体層を覆うように堆積する。誘電体層を貫
いてビアを形成しエッチングストッパ層をビア内から除
去する。次に、ビア内にグルーまたは接着層を堆積さ
せ、ビア内にタングステンプラグを形成しこのタングス
テンプラグと接触するように第２レベル配線を形成す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、集積回路デバイ
スにおける配線構造の形成に係わる半導体デバイスに相
互接続構造を形成する方法に関し、特に、ビア及びビア
を通して埋め込み配線またはパッドへ拡張される相互接
続の形成に関する。
【０００２】
【従来の技術】多くの高度集積半導体回路は、デバイス
内の領域を相互接続したり、集積回路内の２つ以上のデ
バイス間を相互接続したりするためにマルチレベルの配
線構造を利用している。このような構造を形成する際、
従来の方法では、第１レベルの配線を形成し、その配線
を覆うように金属間誘電体層を堆積し、第１レベルの配
線部分を露出するために金属間誘電体層を貫いてビアを
形成し、垂直に広がる相互接続または「プラグ」を形成
するためにビアに金属を堆積する。
【０００３】次に、第２レベルの配線を、その第２レベ
ルの配線の１つがプラグと接触するように、金属間誘電
体層上に形成し、第１レベルの配線を回路内の他の導体
と接続する。金属間誘電体を貫いてビアを形成する従来
の方法では、金属プラグを配線レベル間の垂直相互接続
として形成するのに従来用いられてきた方法と共に、許
容することのできない抵抗相互接続しか生成できず、満
足のいく相互接続構造は得られていなかった。
【０００４】従来のマルチレベル配線構造及び該構造の
作成方法を図９〜図１１に示す。図９は、絶縁層１２で
半導体基板１０が覆われた状態にある、製造プロセスの
中間ステップにある半導体回路を示す。第１レベルの配
線１４は絶縁層１２の上にあり、通常、離れた位置にあ
る該半導体基板中または上に形成された２つ以上のデバ
イス（図示せず）と接触している。金属間誘電体層１６
は、第１レベル配線１４及び絶縁層１２の第１レベル配
線構造に覆われていない部分を覆っている。
【０００５】図１０は、金属間誘電体層１６を貫いて第
１レベル配線１４表面までビア１８が形成された後の図
９のデバイスである。該ビアは、異方性エッチングによ
り形成される。ビアは、配線または接触パッドのエッジ
またはエッジ付近に形成されることが多い。設計または
アラインメント及び製造時の誤りのいずれかにより、ビ
アの一部分が第１レベル配線１４のエッジを覆うように
形成される、いわゆる「アンランドビア」を形成する可
能性がある。アンランドビアが形成される時は、特にビ
アエッチングプロセスで配線１４の金属表面をエッチン
グストッパとして用いる時は、ビアエッチングは、第１
レベル配線の側壁に沿って金属間誘電体層１６へと広が
って配線１４近傍にキャビティ２０を形成する恐れがあ
る。
【０００６】図１１は、第１レベル配線１４と接触する
ように、さらに金属プラグ２４をビア内に形成する製造
ステップを経た図１０の構造を示している。代表的な構
成においては、第１レベル配線１４はアルミニウム、
銅、アルミニウムとケイ素または銅との合金、またはそ
の他安価に製造される導電材料である。金属プラグ２４
は、タングステンで形成されることが多いが、アルミニ
ウムまたは銅を含むその他の材料も使用される。金属プ
ラグ２４を形成することは、アンランドビア内の配線に
沿ったキャビティ２０を充填するためと従来認識されて
いる。しかし実際には、図１１に示したような相互接続
構造では、駆動のたびに、そして単一ウェハー内でも、
抵抗率のレベルが変化する恐れがある。デバイスの性能
を損ね歩留まりが低くなるため、相互接続構造には、抵
抗が高くなることも抵抗の変化も認めらるものではな
い。
【０００７】
【発明が解決しようとする課題】上述したように、従来
のマルチレベル配線構造では、アンランドビアは、設計
によりまたは偶発的に形成される可能性があり、アンラ
ンドビアのオーバーエッチングは、金属配線に沿ったギ
ャップを形成し、これにより、ビアを通してなされる接
触の抵抗が予期しないほど増大する恐れがある。
【０００８】従って、この発明の目的は、より均一で予
測可能なレベルの抵抗率を有する金属相互接続構造を作
成することができる半導体デバイスに相互接続構造を形
成する方法を提供することである。
【０００９】
【課題を解決するための手段】この発明に係る半導体デ
バイスに相互接続構造を形成する方法は、半導体基板上
の第１の絶縁層と隣接するように導電層を設け、上記導
電層と第１の絶縁層とがコプラナ上部表面を有するよう
にし、上記導電層及び上記第１の絶縁層の両上部表面に
上記第１の絶縁層とは異なるエッチングストッパ層を堆
積し、上記エッチングストッパ層の上に上記エッチング
ストッパ層とは異なる第２の絶縁層を堆積し、上記エッ
チングストッパ層の一部を露出するためにビアをエッチ
ングし、上記エッチングされたビアは上記導電層上の少
なくとも一部に形成するようにし、上記ビア内の上記エ
ッチングストッパ層を除去し、上記ビアを導電材料で充
填することより成る。
【００１０】また、上記導電層は、金属であり、上記導
電層及び上記絶縁層の上記コプラナ上部表面は、研磨に
より提供されることを特徴とするものである。
【００１１】また、上記導電層及び上記絶縁層の上記コ
プラナ表面は、上記絶縁層のエッチングバックにより提
供されることを特徴とするものである。
【００１２】また、上記エッチングストッパ層の上記除
去ステップは、上記絶縁層の一部も露出することを特徴
とするものである。
【００１３】また、他の発明に係る半導体デバイスに相
互接続構造を形成する方法は、半導体基板上に配置され
たエッジと上部表面とを有する絶縁層を設け、上記絶縁
層の上記エッジに沿うように上部表面を有する金属層を
設け、上記絶縁層及び上記金属層の上記両上部表面にエ
ッチングストッパ層を堆積し、上記エッチングストッパ
層を覆うように誘電体層を堆積し、上記エッチングスト
ッパ層を露出するために上記誘電体層を貫いてビアを形
成し、上記金属層の少なくとも一部を露出するために上
記ビア内の上記エッチングストッパ層を除去し、上記金
属層を上記誘電体層上に形成された導体に接続する上記
ビア内に金属プラグを形成することより成るものであ
る。
【００１４】また、上記除去ステップは、上記絶縁層の
一部も露出することを特徴とするものである。
【００１５】また、上記ビア内の上記金属層上に接着層
を堆積するステップをさらに有することを特徴とするも
のである。
【００１６】また、上記金属プラグは、プラグ金属の化
学気相成長により上記ビア内に上記誘電体層表面を覆う
ように形成され、続いて上記誘電体層表面上から上記プ
ラグ金属を除去することを特徴とするものである。
【００１７】また、さらに他の発明に係る半導体デバイ
スに相互接続構造を形成する方法は、半導体基板を覆う
ように絶縁層を設け、上記絶縁層に窪みパターンを形成
し、上記絶縁層を覆うように金属層を堆積し、上記窪み
パターンに対応する第１レベル金属配線パターンを上記
絶縁層内に形成するために上記金属層を平面化し、上記
絶縁層及び上記金属層の上記両表面にエッチングストッ
パ層を堆積し、上記エッチングストッパ層を覆うように
誘電体層を堆積し、上記エッチングストッパ層を露出す
るために上記誘電体層を貫いてビアをエッチングし、上
記金属配線の少なくとも一部を露出するために上記ビア
内の上記エッチングストッパ層を除去し、上記ビア内に
金属プラグを形成することより成るものである。
【００１８】また、上記除去ステップは、上記絶縁層の
一部も露出することを特徴とするものである。
【００１９】また、上記ビア内の上記金属配線上に接着
層を堆積するステップをさらに有することを特徴とする
ものである。
【００２０】また、上記金属プラグは、プラグ金属の化
学気相成長により上記ビア内に上記誘電体層表面を覆う
ように形成され、続いて上記誘電体層表面上から上記プ
ラグ金属を除去することを特徴とするものである。
【００２１】また、上記誘電体層及び上記金属プラグと
接触するように第２レベル配線を形成するステップをさ
らに有し、上記金属プラグは、上記第２レベル配線を上
記第１レベル配線に接続することを特徴とするものであ
る。
【００２２】また、上記窪みパターンの形成ステップ
は、上記絶縁層上にマスクを形成するステップと、上記
絶縁層を貫いて一部をエッチングするステップとが含ま
れることを特徴とするものである。
【００２３】また、上記平面化するステップは、上記金
属層の化学・機械研磨ステップより成ることを特徴とす
るものである。
【００２４】また、上記絶縁層は、酸化ケイ素であり、
上記エッチングストッパ層は、窒化ケイ素であることを
特徴とするものである。
【００２５】また、上記誘電体層は、酸化ケイ素から成
ることを特徴とするものである。
【００２６】また、上記金属プラグは、最初に、上記ビ
ア内の第１レベル配線を覆うように接着層を堆積するこ
とにより形成されることを特徴とするものである。
【００２７】また、上記ビア内に少なくとも化学気相成
長によってタングステンを堆積するステップをさらに有
することを特徴とするものである。
【００２８】さらに、上記誘電体層及び上記金属プラグ
と接触するように第２レベル配線を形成するステップを
さらに有し、上記金属プラグは、上記第２レベル配線を
上記第１レベル配線に接続することを特徴とするもので
ある。
【００２９】
【発明の実施の形態】この発明は、異なるレベルの配線
間に相互接続を形成する方法を提供するものである。こ
の発明の好ましい実施の形態は、アンランドビア、つま
り第１レベル配線の一部分しか覆っていないビアを貫い
て低レベル配線と接触させる特定の適用例を示すもので
ある。このようなアンランドビアは、設計により、また
は特に形状寸法の小さいデバイスの場合は、偶発的に形
成される可能性がある。アンランドビアのオーバーエッ
チングは、金属配線に沿ったギャップを形成し、これに
より、ビアを通してなされる接触の抵抗が予期しないほ
ど増大する恐れがある。この発明は、アンランドビアの
オーバーエッチングにより形成されたギャップがこれら
ビアを通してなされる接触の抵抗率に影響する可能性を
減じるものである。
【００３０】さらに、この発明の好ましい実施の態様
は、タングステンプラグ技術または同様の技術をビア充
填に用いる特定の適用例を示すものである。その詳細は
後述するが、アンランドビア内にプラグを形成、特にタ
ングステンプラグを形成するために化学気相法を用いる
と、高抵抗または予期せぬ抵抗を有する害されたビアを
形成する傾向がある。この発明の好ましい実施の形態に
よれば、アンランドビア内に、より信頼性の高いタング
ステンプラグを形成するものである。
【００３１】簡単に言うと、この発明の好ましい実施の
形態は、第１レベル配線と近傍の第１の絶縁層とを覆う
エッチングストッパ層を提供するものである。第２の絶
縁層は、通常、第１レベル配線と第１の絶縁層との上に
あるエッチングストッパ層上に堆積する。第１レベル配
線との接触は、ビアエッチングプロセスの垂直方向の広
がりを制限するために、エッチングストッパ層を用い
て、第２の絶縁層を貫いてビアをエッチングすることに
より成される。エッチングストッパ層を、ビア内で除去
し、そのビア内に垂直に広がる相互接続またはプラグを
形成し、その相互接続プラグに接触するように第２レベ
ル配線を形成する。
【００３２】この発明のより詳細な実施の形態によれ
ば、第１の絶縁層表面に窪みを形成することによって、
半導体基板を覆うように、第１の絶縁層上にマルチレベ
ルの相互接続構造を形成する。金属層の過剰部分は、化
学・機械研磨により第１の絶縁層表面から除去し、金属
層表面を第１の絶縁層と同一平面化し、第１レベル配線
のパターンを形成する。好ましくは、第１の絶縁層とは
異なる材料のエッチングストッパ層を第１レベル配線上
及び第１の絶縁層を覆うように堆積する。好ましくは、
エッチングストッパ層とは異なる材料の第２の絶縁層
を、エッチングストッパ層を覆うように堆積する。ビア
を第２の絶縁層を貫いて形成し、そのビア内からエッチ
ングストッパ層を除去する。ビアがアンランドの時は、
ビア内からのエッチングストッパ層の除去により、第１
レベル配線の一部及び第１の絶縁層の一部の両方が共に
露出する。
【００３３】この発明の好ましい実施の形態において、
エッチングストッパ層が使用されているため、好ましい
ビアエッチングプロセスにより、配線に沿ったギャップ
を形成することなくビアを形成することができる。詳細
は後述するが、この発明の実施の態様は、ある実施の形
態において特に効果を奏すものである。ビアが開いた
後、ビア内にグルー層または接着層を堆積させ、そのビ
ア内にタングステンプラグまたはその他の導体を形成
し、タングステンプラグと接触するように第２レベル配
線を形成する。
【００３４】より詳細な実施の形態に示されるこの発明
の態様は、ビア有害メカニズムを少なくとも除くもので
あり、それによって、より信頼性の高い、抵抗レベルの
低い相互接続を形成する。この発明の実施の形態により
明らかにされたビア有害メカニズムの一つを図１に示
す。図１は、半導体基板１０を覆う絶縁層１２上に形成
された第１レベル配線１４を示す。図１０を参照して説
明されるようなエッチングプロセスにおいてアンランド
ビアが絶縁層１６を貫いて形成され、その結果、金属配
線１４近傍のキャビティ２０に沿ってアンランドビアが
形成されてしまう。このビアにタングステンプラグを接
着するのを促進するために、通常、接着層またはグルー
層２２をビア内に形成する。次に、タングステンプラグ
２４がビア内に、選択的化学気相成長によりＷＦ6 等の
原料ガスを用いて形成される。
【００３５】図１に示すような構造にはいくつかの問題
がある。第１に、ビアをエッチングする際、通常、ＣＦ
4 やＣ2Ｆ6といった炭素及びフッ素を含むガスから派生
したプラズマエッチング液を用いるが、このビアエッチ
ングプロセスの結果、エッチング反応の副生成物として
ポリマーが形成されたり堆積したりする点である。これ
らのポリマーは、金属配線近傍に形成されたキャビティ
２０にトラップされ、ＡＣＴ９３５（アシュランドケミ
カル製）などの溶剤で洗浄した後もキャビティ２０に残
留することが多い。
【００３６】キャビティ２０内のポリマー残渣は、相互
接続形成における後続の各プロセッシングステップにお
いてコンタミネーションの原因となる。例えば、チタン
または窒化チタンの物理気相成長（スパッタリング）に
より行われるグルー層の堆積は、汚染されたキャビティ
２０を覆う範囲では不完全なものとなる。このように、
アンランドビア内のグルー層２２の堆積は、通常、内部
にトラップされたポリマーなどの汚染源を有する部分的
に閉じられたキャビティを形成する結果となる。この後
のＷＦ6 を原料ガスとした化学気相成長によるタングス
テンの堆積物が、キャビティ２０内にトラップされたポ
リマー残渣と相互作用し、その結果、下にある第１レベ
ル配線１４との境界の質が悪いタングステンプラグを形
成する可能性がある。これらの残渣はまた、タングステ
ンプラグとその上を覆う第２レベル配線との間の良好な
接触も妨害する恐れがある。
【００３７】この発明は、本質的に、アンランドビアエ
ッチングの最中に、第１レベル配線にキャビティ２０を
形成しないようにして、これらの障害に取り組むもので
ある。この発明の好ましい実施の形態を図２〜図８を参
照して説明する。これらの図は、相互接続構造の特定の
構成を形成するステップを図示するものである。これら
の実施の形態は、この発明の特に好ましい実施の形態を
示すものであるが、この発明の態様は、相互接続の他の
構成または他の成分材料を用いた例にも適用される。さ
らに、以下の説明は、第１及び第２レベルの配線を識別
しているが、これらは単に表示に過ぎず、この発明は、
より高次のレベルの配線または隣接していないレベルの
配線（つまり第１と第３またはその他）間に接続を形成
するものも含むと解釈される。
【００３８】この発明は、配線及び相互接続構造を形成
する様々な異なる方法と組み合わせることができる。適
切な第１レベル配線パターンを形成する方法の１つに、
金属層を半導体デバイス上に設け、この金属層を従来の
リソグラフィを用いて配線にパターン化し、次に、絶縁
材料層を金属配線のパターンを覆うように堆積させ、化
学・機械研磨またはエッチングバックプロセスを行っ
て、第１レベル配線上の絶縁層部分を除去する、という
方法がある。この研磨またはエッチングプロセスは、金
属配線パターンに、金属配線を分離する絶縁領域を提供
し、配線表面を実質的に配線領域表面とコプラナにする
ものである。次に、図４〜図８に示したステップを、下
記に記すような方法で行う。
【００３９】現在、より好ましいとされるこの発明によ
る配線形成の別の方法は、ダマスシンプロセスを利用す
るものである。図２に、半導体基板１０を示すが、内部
に複数の半導体デバイスが形成されている（図示せず）
のが好ましい。第１レベル配線を基板の少なくとも一部
または基板内の半導体デバイスの少なくとも一部と直接
接触させることも可能であるが、パッシベーション層ま
たは絶縁層１２が集積回路デバイス表面にあるのが一般
的である。酸化ケイ素層などの誘電体層３０を、例え
ば、プラズマ化学気相法（ＰＥＣＶＤ）により堆積させ
る。従来のフォトリソグラフィを行って、形成される配
線パターンに対応した領域上の誘電体層３０を露光する
フォトレジストマスクまたはハードマスクを形成する。
異方性エッチングを行って、図２に示すように、約２，
０００〜１０，０００Åの深さまで誘電体層３０にトレ
ンチまたは窪みを形成する。ある場合には、エッチング
深度は、下のパッシベーションまたは絶縁層１２をトレ
ンチのエッチングストッパとして用い、誘電体層３０を
貫く深さとなることがある。また他の場合には、厚めの
誘電体層３０内のトレンチの深度を判断するためにエッ
チングを行って、エッチングプロセスでは誘電体層３０
の一部分を貫くだけのこともある。
【００４０】次に、デバイス表面を覆うように金属を堆
積して、誘電体層３０のトレンチまたは窪みを埋め、誘
電体層３０の表面の他の部分を覆う。堆積した金属は、
化学気相法（ＣＶＤ）により堆積されたタングステンま
たは物理気相法（ＰＶＤ）を使って堆積された「熱」ア
ルミニウムである。第１レベル配線には、異なる種類の
金属から成るまたは金属とその他の材料との両方を含む
層状またはその他複合構造体が含まれる。金属層の堆積
後、過剰の金属を、エッチングまたはより好ましくは化
学・機械研磨により誘電体層３０から取り除き、図３に
示すように、誘電体層３０の表面と実質的にコプラナの
上部表面を有する金属配線３２を設ける。好ましい配線
形成プロセスのトレンチエッチング、金属堆積及び化学
・機械研磨により、他の金属堆積及びフォトリソグラフ
ィプロセスよりも信頼度の高い狭い第１金属配線パター
ンが得られる。
【００４１】次に、図４に示すように、エッチングスト
ッパ層３４をデバイス表面を覆うように形成し、第１レ
ベル金属配線層３２表面及び誘電体層３０表面上の露光
領域を覆う。エッチングストッパ層３４は、誘電体層３
０の材料とは異なる絶縁材料から形成されているのが好
ましい。エッチングストッパ層３４はまたエッチングス
トッパ層上に堆積された絶縁層３６の材料とも異なる材
料で形成されているのがより好ましい。異なる材料を使
うことで、多層絶縁構造を貫くエッチングプロセスを各
境界面でストップすることができる。通常、誘電体層３
０は、酸化ケイ素で形成され、エッチングストッパ層３
４の表面に堆積した絶縁層３６の材料も酸化ケイ素であ
る。従って、エッチングストッパ層の適切な材料は窒化
ケイ素である。エッチングプロセスは、酸化ケイ素と窒
化ケイ素との間で非常に選択的に行われ、特に、誘導結
合プラズマまたはヘリコン波プラズマといった高密度プ
ラズマエッチングプロセスを用いる場合はこれは著し
い。
【００４２】窒化ケイ素エッチングストッパ層３４は、
ＣＶＤにより、約２００〜１０００Åの厚さに堆積でき
る。層３４は、エッチングストッパとして確実に作用で
きる厚さにするのが好ましい。ビアが形成される誘電体
層３６の厚さ及び誘電体層３０と金属配線である第１レ
ベル配線層３２の両表面の同一平面度によるが、最低限
必要な厚さは１００Åである。図３の構造を形成するの
に誘電体層３０と金属配線３２の両表面の研磨が大切な
ステップである場合には、そのステップを確実なものと
するため、より厚い窒化ケイ素層が必要となることがあ
る。エッチングストッパ層を形成したら、金属間誘電体
層３６を、例えば、酸化ケイ素のＰＥＣＶＤにより形成
する。
【００４３】次に、図５に示すように、金属間誘電体層
３６を貫いてビアを形成する。ビアエッチングマスク
を、従来のフォトリソグラフィまたはそれと等価の手段
により金属間誘電体層表面上に形成する。次に、好まし
くはＣＦ4 、Ｃ2Ｆ6及びＣＯ2を含む原料ガスの混合物か
ら派生したプラズマによる高密度プラズマエッチングに
おいて異方性プロセスを用いて、ビア３８をエッチング
する。このエッチングステップは、エッチングストッパ
層３４でストップするのが好ましい。すると、エッチン
グストッパ層は、例えば、ＣＨＦ3 から派生したプラズ
マによる異方性エッチングプロセスを用いて、ビア３８
内でエッチングされ、誘電体（酸化ケイ素）層３０表面
上でストップする。ビアエッチングマスクを、この時点
でまたはエッチングストッパ層を除去する前に取り除
く。
【００４４】図６に示すように、接着またはグルー層４
０を、好ましくは、金属間誘電体層３６表面とビア３８
内を覆うように堆積する。このようなグルー層を用いる
ことは、導電プラグと第１レベル配線間の接着を改善さ
せ、剥離の可能性を減らす点で好ましい。グルー層４０
には、チタン、窒化チタン、タングステンチタン、タン
タル、窒化タンタルまたはその他適した材料を単独また
は組み合わせて用いて良く、通常は、物理気相成長プロ
セスにより数百オングストロームの厚さに堆積させる。
【００４５】次に、好ましくは、図７に示すように、金
属プラグ４２をグルー層４０と接触するようにビア内に
形成する。例えば、タングステンプラグは、ＷＦ6 原料
ガスを用いてタングステンのＣＶＤにより形成しても良
い。ある状況下では、プラグ４２を形成するのに、例え
ばアルミニウムを含有するような他の材料を用いること
が適していることもある。現在好ましいのは、タングス
テンＣＶＤプロセスでタングステンをグルー層４０全体
を覆うように堆積させるやり方である。このように、グ
ルー層４０が金属間誘電体層３６の一部を覆うデバイス
については、ＣＭＰまたはエッチングバックプロセスを
使って、ビアの外にある誘電体層３６表面から堆積した
タングステンを取り除き、タングステンプラグを誘電体
層３６の上部表面と同一平面にし、図示するようにプラ
グ４２を形成するのが好ましい。好ましい研磨プロセス
で、グルー層４０を、誘電体層３６表面から除去する。
従って、第１グルー層４０と同様の構成及び堆積プロセ
スで第２グルー層４４を、誘電体層３６及びプラグ４２
を覆うように堆積させるのが望ましい。その結果の構造
を図８に示す。
【００４６】プロセッシングを続けて、図８に示すよう
な第２レベルグルー層４４と接触するような第２レベル
配線４６を含む第２レベルの配線を形成する。ここに説
明したプロセスは、様々な異なるプロセスにより形成さ
れる、タングステン及びアルミニウムを含む第２レベル
配線の様々な異なる材料にも適用される。この発明は、
第１と第２の配線層間の相互接続を形成する点について
説明してきたが、導体間または導電領域間に形成される
異なるレベルの接続にも一般に適合するものと解釈され
る。この発明のある態様においては、導体が配線であっ
たり、導体を隣接して形成する構造が最も好ましい適用
例となっているが、この発明の方法はそれを必要とする
ものではない。
【００４７】この発明を要約すると次のようになる。こ
の発明の一実施の形態は、半導体デバイスに相互接続構
造を作成する方法を提供するものである。導電層と第１
の絶縁層がコプラナ上部表面を有するように、導電層を
半導体基板上の第１の絶縁層近傍に形成する。第１の絶
縁層とは異なるエッチングストッパ層を導電層と第１の
絶縁層の上部表面に堆積する。エッチングストッパ層と
は異なる第２の絶縁層をエッチングストッパ層上に堆積
し、エッチングストッパ層の一部を導電層上の少なくと
も一部に露出させるビアを形成する。エッチングストッ
パ層をビア内で除去し、ビアを導電材料で充填する。
【００４８】また、この発明の他の態様によれば、半導
体基板上の一部に配置されたエッジと上部表面を有する
絶縁層を設けることにより、半導体デバイスの相互接続
を形成する。上部表面を有し、半導体基板に電気的に接
続されている金属層が絶縁層のエッジに沿って設けられ
る。エッチングストッパ層を絶縁層及び金属層の上部表
面に堆積し、そのエッチングストッパ層を覆うように誘
電体層を堆積する。エッチングストッパ層を露出させる
ために、誘電体層を貫いてビアを形成し、次に、金属層
の少なくとも一部を露出させるために、ビア内でエッチ
ングストッパ層を除去する。ビア内に金属プラグを形成
し、誘電体層上に形成された導体と金属層を接触させ
る。
【００４９】また、この発明のさらに他の態様によれ
ば、半導体基板を覆う絶縁層を設け、絶縁層に窪みパタ
ーンを形成することにより、半導体デバイスの相互接続
を形成する。金属層を平面化し、絶縁層内に、窪みパタ
ーンに対応する金属配線パターンを形成する。エッチン
グストッパ層を絶縁層及び金属層の両表面に堆積し、そ
のエッチングストッパ層を覆うように誘電体層を堆積す
る。エッチングストッパ層を露出させるために、誘電体
層を貫いてビアを形成し、次に、金属層の少なくとも一
部を露出させるために、ビア内でエッチングストッパ層
を除去する。金属プラグをビア内に形成する。
【００５０】以上のように、この発明をある好ましい実
施の態様について説明してきたが、この発明の基本的作
用を変更することなくここに記載された実施の態様を様
々に修正及び変更して実施することは当業者に理解され
よう。従って、この発明の範囲は、ここに記載した特定
の実施態様に限定されるものでなく、特許請求の範囲に
より定まるものである。
【００５１】
【発明の効果】以上のように、この発明によれば、半導
体デバイスにおける配線構造の形成に際し、より均一で
予測可能なレベルの抵抗率を有する金属相互接続構造を
形成することができる。
【図面の簡単な説明】
【図１】 この発明を説明するために用いられるもの
で、タングステンプラグ技術を適用しにくいアンランド
ビア構造を示す断面図である。
【図２】 この発明に係る半導体デバイスに相互接続構
造を形成する方法を説明するもので、多層配線構造の形
成方法を説明する工程図である。
【図３】 図２に続く工程図である。
【図４】 図３に続く工程図である。
【図５】 図４に続く工程図である。
【図６】 図５に続く工程図である。
【図７】 図６に続く工程図である。
【図８】 図７とは異なる図６に続く工程図である。
【図９】 従来のマルチレベル配線構造の形成方法を説
明する工程図である。
【図１０】 図９に続く工程図である。
【図１１】 図１０に続く工程図である。
【符号の説明】
１０ 半導体基板、１２ 絶縁層、３０ 誘電体層、３
２ 第１レベル配線層、３４ エッチングストッパ層、
３６ 金属間誘電体層、３８ ビア、４０ グルー層
（第１グルー層）、４２ 金属プラグ、４４ 第２グル
ー層、４６ 第２レベル配線層。

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上の第１の絶縁層と隣接する
    ように導電層を設け、上記導電層と第１の絶縁層とがコ
    プラナ上部表面を有するようにし、 上記導電層及び上記第１の絶縁層の両上部表面に上記第
    １の絶縁層とは異なるエッチングストッパ層を堆積し、 上記エッチングストッパ層の上に上記エッチングストッ
    パ層とは異なる第２の絶縁層を堆積し、 上記エッチングストッパ層の一部を露出するためにビア
    をエッチングし、上記エッチングされたビアは上記導電
    層上の少なくとも一部に形成するようにし、 上記ビア内の上記エッチングストッパ層を除去し、 上記ビアを導電材料で充填することより成る半導体デバ
    イスに相互接続構造を形成する方法。
  2. 【請求項２】 上記導電層は、金属であり、上記導電層
    及び上記絶縁層の上記コプラナ上部表面は、研磨により
    提供されることを特徴とする請求項１記載の半導体デバ
    イスに相互接続構造を形成する方法。
  3. 【請求項３】 上記導電層及び上記絶縁層の上記コプラ
    ナ表面は、上記絶縁層のエッチングバックにより提供さ
    れることを特徴とする請求項１記載の半導体デバイスに
    相互接続構造を形成する方法。
  4. 【請求項４】 上記エッチングストッパ層の上記除去ス
    テップは、上記絶縁層の一部も露出することを特徴とす
    る請求項１記載の半導体デバイスに相互接続構造を形成
    する方法。
  5. 【請求項５】 半導体基板上に配置されたエッジと上部
    表面とを有する絶縁層を設け、 上記絶縁層の上記エッジに沿うように上部表面を有する
    金属層を設け、 上記絶縁層及び上記金属層の上記両上部表面にエッチン
    グストッパ層を堆積し、 上記エッチングストッパ層を覆うように誘電体層を堆積
    し、 上記エッチングストッパ層を露出するために上記誘電体
    層を貫いてビアを形成し、 上記金属層の少なくとも一部を露出するために上記ビア
    内の上記エッチングストッパ層を除去し、 上記金属層を上記誘電体層上に形成された導体に接続す
    る上記ビア内に金属プラグを形成することより成る半導
    体デバイスに相互接続構造を形成する方法。
  6. 【請求項６】 上記除去ステップは、上記絶縁層の一部
    も露出することを特徴とする請求項５記載の半導体デバ
    イスに相互接続構造を形成する方法。
  7. 【請求項７】 上記ビア内の上記金属層上に接着層を堆
    積するステップをさらに有することを特徴とする請求項
    ５記載の半導体デバイスに相互接続構造を形成する方
    法。
  8. 【請求項８】 上記金属プラグは、プラグ金属の化学気
    相成長により上記ビア内に上記誘電体層表面を覆うよう
    に形成され、続いて上記誘電体層表面上から上記プラグ
    金属を除去することを特徴とする請求項７記載の半導体
    デバイスに相互接続構造を形成する方法。
  9. 【請求項９】 半導体基板を覆うように絶縁層を設け、 上記絶縁層に窪みパターンを形成し、 上記絶縁層を覆うように金属層を堆積し、 上記窪みパターンに対応する第１レベル金属配線パター
    ンを上記絶縁層内に形成するために上記金属層を平面化
    し、 上記絶縁層及び上記金属層の上記両表面にエッチングス
    トッパ層を堆積し、 上記エッチングストッパ層を覆うように誘電体層を堆積
    し、 上記エッチングストッパ層を露出するために上記誘電体
    層を貫いてビアをエッチングし、 上記金属配線の少なくとも一部を露出するために上記ビ
    ア内の上記エッチングストッパ層を除去し、 上記ビア内に金属プラグを形成することより成ることを
    特徴とする半導体デバイスに相互接続構造を形成する方
    法。
  10. 【請求項１０】 上記除去ステップは、上記絶縁層の一
    部も露出することを特徴とする請求項１記載の半導体デ
    バイスに相互接続構造を形成する方法。
  11. 【請求項１１】 上記ビア内の上記金属配線上に接着層
    を堆積するステップをさらに有することを特徴とする請
    求項９記載の半導体デバイスに相互接続構造を形成する
    方法。
  12. 【請求項１２】 上記金属プラグは、プラグ金属の化学
    気相成長により上記ビア内に上記誘電体層表面を覆うよ
    うに形成され、続いて上記誘電体層表面上から上記プラ
    グ金属を除去することを特徴とする請求項１１記載の半
    導体デバイスに相互接続構造を形成する方法。
  13. 【請求項１３】 上記誘電体層及び上記金属プラグと接
    触するように第２レベル配線を形成するステップをさら
    に有し、上記金属プラグは、上記第２レベル配線を上記
    第１レベル配線に接続することを特徴とする請求項９記
    載の半導体デバイスに相互接続構造を形成する方法。
  14. 【請求項１４】 上記窪みパターンの形成ステップは、
    上記絶縁層上にマスクを形成するステップと、上記絶縁
    層を貫いて一部をエッチングするステップとが含まれる
    ことを特徴とする請求項９記載の半導体デバイスに相互
    接続構造を形成する方法。
  15. 【請求項１５】 上記平面化するステップは、上記金属
    層の化学・機械研磨ステップより成ることを特徴とする
    請求項１４記載の半導体デバイスに相互接続構造を形成
    する方法。
  16. 【請求項１６】 上記絶縁層は、酸化ケイ素であり、上
    記エッチングストッパ層は、窒化ケイ素であることを特
    徴とする請求項１５記載の半導体デバイスに相互接続構
    造を形成する方法。
  17. 【請求項１７】 上記誘電体層は、酸化ケイ素から成る
    ことを特徴とする請求項１６記載の半導体デバイスに相
    互接続構造を形成する方法。
  18. 【請求項１８】 上記金属プラグは、最初に、上記ビア
    内の第１レベル配線を覆うように接着層を堆積すること
    により形成されることを特徴とする請求項１４記載の半
    導体デバイスに相互接続構造を形成する方法。
  19. 【請求項１９】 上記ビア内に少なくとも化学気相成長
    によってタングステンを堆積するステップをさらに有す
    ることを特徴とする請求項１８記載の半導体デバイスに
    相互接続構造を形成する方法。
  20. 【請求項２０】 上記誘電体層及び上記金属プラグと接
    触するように第２レベル配線を形成するステップをさら
    に有し、上記金属プラグは、上記第２レベル配線を上記
    第１レベル配線に接続することを特徴とする請求項１９
    記載の半導体デバイスに相互接続構造を形成する方法。
JP9181407A 1997-02-21 1997-07-07 半導体デバイスに相互接続構造を形成する方法 Pending JPH10242272A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW086102106A TW315517B (en) 1997-02-21 1997-02-21 Eliminating poisoned via problem
TW86102106 1997-02-21

Publications (1)

Publication Number Publication Date
JPH10242272A true JPH10242272A (ja) 1998-09-11

Family

ID=21626403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9181407A Pending JPH10242272A (ja) 1997-02-21 1997-07-07 半導体デバイスに相互接続構造を形成する方法

Country Status (3)

Country Link
JP (1) JPH10242272A (ja)
FR (1) FR2760129B1 (ja)
TW (1) TW315517B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446820A (zh) * 2011-08-17 2012-05-09 上海华力微电子有限公司 一种新型的避免光阻中毒的刻蚀阻挡层结构及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880030A (en) * 1997-11-25 1999-03-09 Intel Corporation Unlanded via structure and method for making same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0326293A1 (en) * 1988-01-27 1989-08-02 Advanced Micro Devices, Inc. Method for forming interconnects
JP2934353B2 (ja) * 1992-06-24 1999-08-16 三菱電機株式会社 半導体装置およびその製造方法
US5612254A (en) * 1992-06-29 1997-03-18 Intel Corporation Methods of forming an interconnect on a semiconductor substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446820A (zh) * 2011-08-17 2012-05-09 上海华力微电子有限公司 一种新型的避免光阻中毒的刻蚀阻挡层结构及其制备方法

Also Published As

Publication number Publication date
TW315517B (en) 1997-09-11
FR2760129B1 (fr) 1999-04-16
FR2760129A1 (fr) 1998-08-28

Similar Documents

Publication Publication Date Title
CN100499067C (zh) 适用于形成互连的方法和装置
JP3887282B2 (ja) 金属−絶縁体−金属キャパシタ及びダマシン配線構造を有する半導体素子の製造方法
US6268283B1 (en) Method for forming dual damascene structure
EP2047506B1 (en) Process for making an interconnect structure
JP3962332B2 (ja) 銅内の金属絶縁体金属コンデンサ
KR20110001894A (ko) 비아 가우징 구성요소를 갖는 인터커넥트 구조 및 그 제조방법
JPH09283523A (ja) 半導体素子の多層配線の形成方法
JP2004179659A (ja) 集積回路におけるダマシン金属導体のためのビア形成
EP0788160A2 (en) Semiconductor device having a multi-layered wire structure
US6350695B1 (en) Pillar process for copper interconnect scheme
US6583054B2 (en) Method for forming conductive line in semiconductor device
US20020151165A1 (en) Advanced interconnection for integrated circuits
US6194307B1 (en) Elimination of copper line damages for damascene process
CN1055788C (zh) 在半导体器件内制作内连线的方法
JP2006114724A (ja) 半導体装置及びその製造方法
KR100289672B1 (ko) 자기배열된언랜디드비아의금속화방법
US7662711B2 (en) Method of forming dual damascene pattern
US7341940B2 (en) Method for forming metal wirings of semiconductor device
US7112537B2 (en) Method of fabricating interconnection structure of semiconductor device
GB2323704A (en) Multilevel interconnects for semiconductors
US6340638B1 (en) Method for forming a passivation layer on copper conductive elements
NL1005911C2 (nl) Zelf-uitgerichte, niet-gelande doorgangsmetallisatie.
TW315517B (en) Eliminating poisoned via problem
KR20020086100A (ko) 다층 배선의 콘택 형성 방법
KR100226786B1 (ko) 반도체소자의 배선 형성방법