JPH10242335A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10242335A JPH10242335A JP9044027A JP4402797A JPH10242335A JP H10242335 A JPH10242335 A JP H10242335A JP 9044027 A JP9044027 A JP 9044027A JP 4402797 A JP4402797 A JP 4402797A JP H10242335 A JPH10242335 A JP H10242335A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- conductor
- wiring layer
- organic wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】基板と配線層の機能を振り分け、小型・軽量化
し、接続の信頼性，基板の生産性，組立て効率を向上さ
せた半導体装置としての多機能モジュールを提供するこ
と。 【解決手段】標準化したビア導体２やランド３を備え、
内部には配線層を形成しないセラミック基板１と、基板
１の両面に樹脂絶縁層５Ａ，５Ｂや導体層６を積層した
有機配線層４Ａ，４Ｂと、導体層６に部品接続電極７を
介して接続される半導体素子８と、外部電極１０とを有
し、半導体素子８は配線層４Ａ，４Ｂの導体層６および
セラミック基板１のビア導体２を介して外部に接続され
る。基板１は表裏の接続だけであるため、配線層４Ａ，
４Ｂの寸法安定性を増大させ、また配線層４Ａ，４Ｂは
パターンの引き廻しが容易な積層構造とし、部品接続時
の応力を吸収させる。
し、接続の信頼性，基板の生産性，組立て効率を向上さ
せた半導体装置としての多機能モジュールを提供するこ
と。 【解決手段】標準化したビア導体２やランド３を備え、
内部には配線層を形成しないセラミック基板１と、基板
１の両面に樹脂絶縁層５Ａ，５Ｂや導体層６を積層した
有機配線層４Ａ，４Ｂと、導体層６に部品接続電極７を
介して接続される半導体素子８と、外部電極１０とを有
し、半導体素子８は配線層４Ａ，４Ｂの導体層６および
セラミック基板１のビア導体２を介して外部に接続され
る。基板１は表裏の接続だけであるため、配線層４Ａ，
４Ｂの寸法安定性を増大させ、また配線層４Ａ，４Ｂは
パターンの引き廻しが容易な積層構造とし、部品接続時
の応力を吸収させる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
特に回路配線基板上に半導体素子などの電子部品を実装
してなる半導体装置に関する。
特に回路配線基板上に半導体素子などの電子部品を実装
してなる半導体装置に関する。
【０００２】
【従来の技術】従来、この種の半導体装置は、大型コン
ピュータのプロセッシングユニット等の比較的大規模な
集積回路に用いられている。
ピュータのプロセッシングユニット等の比較的大規模な
集積回路に用いられている。
【０００３】かかる半導体装置は、構造上の特徴とし
て、セラミック多層基板の片側にポリイミド系樹脂等の
絶縁層および銅（Ｃｕ）などの導体層からなる有機配線
層を形成しており、しかもこの有機配線層を多層構造と
している場合が多い。特に、このセラミック多層基板は
比較的高価であるため、機能の高い部分を小型モジュー
ル化することにより、基板としての特徴が生かされてい
る。
て、セラミック多層基板の片側にポリイミド系樹脂等の
絶縁層および銅（Ｃｕ）などの導体層からなる有機配線
層を形成しており、しかもこの有機配線層を多層構造と
している場合が多い。特に、このセラミック多層基板は
比較的高価であるため、機能の高い部分を小型モジュー
ル化することにより、基板としての特徴が生かされてい
る。
【０００４】例えば、特開平１−１４０７９６号公報の
図１などに記されているように、セラミック多層基板上
にＣｕとポリイミドからなる有機配線層を形成し、半導
体素子をフリップチップ実装したもの、あるいは特開昭
６０−１０６９８号公報の図２などに記されているよう
に、セラミック基板にリード状の端子を設けたものなど
が一般的である。
図１などに記されているように、セラミック多層基板上
にＣｕとポリイミドからなる有機配線層を形成し、半導
体素子をフリップチップ実装したもの、あるいは特開昭
６０−１０６９８号公報の図２などに記されているよう
に、セラミック基板にリード状の端子を設けたものなど
が一般的である。
【０００５】図４はかかる従来の一例を説明するための
半導体装置の断面図である。図４に示すように、従来の
半導体装置は、内部に複数の第１の配線層６ａ，６ｂを
形成し且つこれらの第１の配線層６ａ，６ｂを電気的に
接続する導体部２ａを備えたセラミック基板１ａと、こ
のセラミック基板１ａ上に形成されるとともに、ポリイ
ミド絶縁膜１５ａ，１５ｂおよび複数の第２の配線層１
６ａ，１６ｂからなる有機配線層４と、セラミック基板
１ａの導体部２ａにはんだ付けされる外部接続のための
外部端子１７とを有し、回路モジュールを形成してい
る。この回路モジュールは高機能化されているため、基
板のサイズとして、５０ｍｍ角以上の大きさになる場合
が多い。
半導体装置の断面図である。図４に示すように、従来の
半導体装置は、内部に複数の第１の配線層６ａ，６ｂを
形成し且つこれらの第１の配線層６ａ，６ｂを電気的に
接続する導体部２ａを備えたセラミック基板１ａと、こ
のセラミック基板１ａ上に形成されるとともに、ポリイ
ミド絶縁膜１５ａ，１５ｂおよび複数の第２の配線層１
６ａ，１６ｂからなる有機配線層４と、セラミック基板
１ａの導体部２ａにはんだ付けされる外部接続のための
外部端子１７とを有し、回路モジュールを形成してい
る。この回路モジュールは高機能化されているため、基
板のサイズとして、５０ｍｍ角以上の大きさになる場合
が多い。
【０００６】このように、従来の半導体装置は、ベース
となる基板（コア基板）にセラミック基板を用い、回路
モジュールを形成しているため、外部端子１７はかかる
回路モジュールを実装するボードとの整合をとり易いリ
ード状の端子にする必要があり、しかもリード状の外部
端子１７はロウ付けなどの手法により、セラミック基板
１ａの周囲または基板裏面に設けられている。
となる基板（コア基板）にセラミック基板を用い、回路
モジュールを形成しているため、外部端子１７はかかる
回路モジュールを実装するボードとの整合をとり易いリ
ード状の端子にする必要があり、しかもリード状の外部
端子１７はロウ付けなどの手法により、セラミック基板
１ａの周囲または基板裏面に設けられている。
【０００７】また、半導体装置としての回路モジュール
は、セラミック基板１ａと有機配線層４をそれぞれ多層
構造としているため、小規模なものでも８層以上の積層
が可能であり、実用上十分な配線構造が得られている。
は、セラミック基板１ａと有機配線層４をそれぞれ多層
構造としているため、小規模なものでも８層以上の積層
が可能であり、実用上十分な配線構造が得られている。
【０００８】
【発明が解決しようとする課題】上述した従来の半導体
装置は、コア基板としてセラミック基板を用いた場合、
基板自体が高価となるため、民生的用途には価格の面で
用いられにくいという問題がある。
装置は、コア基板としてセラミック基板を用いた場合、
基板自体が高価となるため、民生的用途には価格の面で
用いられにくいという問題がある。
【０００９】その理由は、セラミック多層基板をベース
基板としているため、その部分のコストそのものが高い
ことが挙げられる。また、個片基板の状態で外部端子取
り付けや有機配線層の形成を行うため、総じて基板コス
トが高くなってしまうからである。
基板としているため、その部分のコストそのものが高い
ことが挙げられる。また、個片基板の状態で外部端子取
り付けや有機配線層の形成を行うため、総じて基板コス
トが高くなってしまうからである。
【００１０】また、従来の半導体装置は、完成されたパ
ッケージの専用性が高いことが挙げられる。つまり、基
本的に高い設計自由度を有するものの、一度できあがっ
た製品の設計変更は行いにくいという問題がある。
ッケージの専用性が高いことが挙げられる。つまり、基
本的に高い設計自由度を有するものの、一度できあがっ
た製品の設計変更は行いにくいという問題がある。
【００１１】その理由は、設計変更が必要となった場
合、セラミック多層基板と有機配線層の両方を開発する
ことになり、開発コストが大きくなるからである。
合、セラミック多層基板と有機配線層の両方を開発する
ことになり、開発コストが大きくなるからである。
【００１２】本発明の主たる目的は、このようなコア基
板としてのセラミック基板と有機配線層の持つ機能を振
り分け、回路モジュールとして小型・軽量化するととも
に、高集積化を図った半導体装置を提供することにあ
る。
板としてのセラミック基板と有機配線層の持つ機能を振
り分け、回路モジュールとして小型・軽量化するととも
に、高集積化を図った半導体装置を提供することにあ
る。
【００１３】また、本発明の他の目的は、有機配線層を
介して、電子部品あるいはパッケージの実装を行うこと
により、接続の信頼性を高めた半導体装置を提供するこ
とにある。
介して、電子部品あるいはパッケージの実装を行うこと
により、接続の信頼性を高めた半導体装置を提供するこ
とにある。
【００１４】さらに、本発明の他の目的は、セラミック
基板を標準化した構造とすることにより、基板の生産性
を高めると同時に、回路モジュールとしての組立て効率
を向上させ、大幅なコストダウンを実現できる半導体装
置を提供することにある。
基板を標準化した構造とすることにより、基板の生産性
を高めると同時に、回路モジュールとしての組立て効率
を向上させ、大幅なコストダウンを実現できる半導体装
置を提供することにある。
【００１５】
【課題を解決するための手段】本発明の半導体装置は、
表裏面を結合するための規則的に配列されたビア導体を
備えるとともに、内部には配線層が形成されない絶縁性
基板と、前記絶縁性基板の両面にそれぞれ樹脂絶縁層お
よび導体層を積層して形成された第１および第２の有機
配線層と、前記第１の有機配線層の前記導体層に接続さ
れる半導体素子などの電子部品とを有し、前記電子部品
は前記第１および第２の有機配線層の前記導体層および
前記絶縁性基板の前記ビア導体を介して外部に電気的に
接続されるように構成される。
表裏面を結合するための規則的に配列されたビア導体を
備えるとともに、内部には配線層が形成されない絶縁性
基板と、前記絶縁性基板の両面にそれぞれ樹脂絶縁層お
よび導体層を積層して形成された第１および第２の有機
配線層と、前記第１の有機配線層の前記導体層に接続さ
れる半導体素子などの電子部品とを有し、前記電子部品
は前記第１および第２の有機配線層の前記導体層および
前記絶縁性基板の前記ビア導体を介して外部に電気的に
接続されるように構成される。
【００１６】また、本発明の半導体装置における絶縁性
基板は、セラミックを基材とするセラミック基板を用い
ることができる。
基板は、セラミックを基材とするセラミック基板を用い
ることができる。
【００１７】また、本発明の半導体装置におけるビア導
体の少なくとも一部は、格子状もしくは市松状に配置さ
れる。
体の少なくとも一部は、格子状もしくは市松状に配置さ
れる。
【００１８】また、本発明の半導体装置におけるビア導
体は、絶縁性基板の表面および裏面への露出部近傍にコ
ンタクトランドを形成している。
体は、絶縁性基板の表面および裏面への露出部近傍にコ
ンタクトランドを形成している。
【００１９】また、本発明の半導体装置における絶縁性
基板は、その表裏面の端部に有機配線層を形成しない基
板露出部を形成することができる。
基板は、その表裏面の端部に有機配線層を形成しない基
板露出部を形成することができる。
【００２０】また、本発明の半導体装置における第１の
有機配線層は、その上面に電子部品と接続するための部
品接続電極を形成し、第２の有機配線層は、その上面に
外部に接続するための外部電極を形成している。
有機配線層は、その上面に電子部品と接続するための部
品接続電極を形成し、第２の有機配線層は、その上面に
外部に接続するための外部電極を形成している。
【００２１】また、本発明の半導体装置における電子部
品は、バンプ電極を備え、第１の有機配線層の部品接続
電極にバンプ接続することができる。
品は、バンプ電極を備え、第１の有機配線層の部品接続
電極にバンプ接続することができる。
【００２２】さらに、本発明の半導体装置における第２
の有機配線層の外部電極は、はんだバンプを形成するこ
とができる。
の有機配線層の外部電極は、はんだバンプを形成するこ
とができる。
【００２３】
【発明の実施の形態】次に、本発明の実施の形態ついて
図面を参照して説明する。
図面を参照して説明する。
【００２４】図１は本発明の第１の実施の形態を説明す
るための半導体装置の断面図である。図１に示すよう
に、この実施の形態における半導体装置は、複数のビア
導体２および表裏両面に形成するとともに、ビア導体２
の両端に接続されるコンタクトランド３を備えた絶縁性
基板としてのセラミック基板１と、このセラミック基板
１の上面（表面）側に形成し且つ樹脂絶縁層５Ａ，配線
導体６および樹脂絶縁層５Ｂからなる第１の有機配線層
４Ａと、セラミック基板１の下面（裏面）側に形成し且
つ樹脂絶縁層５Ａ，配線導体６および樹脂絶縁層５Ｂか
らなる第２の有機配線層４Ｂと、第１の有機配線層４Ａ
の上に形成した部品接続電極７と、部品接続電極７にボ
ンディングワイヤ９を介して（あるいははんだ実装方
式）接続される半導体素子８と、第２の有機配線層４Ｂ
の上に形成した外部との接続のための外部電極１０と、
第１，第２の有機配線層４Ａ，４Ｂ上に形成された各電
極７，１０が接続される個所などの所定個所を覆った樹
脂絶縁層５Ｃとを有している。ここで、ビア導体２と接
続されるコンタクトランド３は、セラミック基板１の表
裏面上に規則正しく並べられ、通常格子状または市松状
に配置される。この結果、半導体素子８は第１および第
２の有機配線層４Ａ，４Ｂの配線導体６およびセラミッ
ク基板１のビア導体２を介して外部に電気的に接続され
ることになる。
るための半導体装置の断面図である。図１に示すよう
に、この実施の形態における半導体装置は、複数のビア
導体２および表裏両面に形成するとともに、ビア導体２
の両端に接続されるコンタクトランド３を備えた絶縁性
基板としてのセラミック基板１と、このセラミック基板
１の上面（表面）側に形成し且つ樹脂絶縁層５Ａ，配線
導体６および樹脂絶縁層５Ｂからなる第１の有機配線層
４Ａと、セラミック基板１の下面（裏面）側に形成し且
つ樹脂絶縁層５Ａ，配線導体６および樹脂絶縁層５Ｂか
らなる第２の有機配線層４Ｂと、第１の有機配線層４Ａ
の上に形成した部品接続電極７と、部品接続電極７にボ
ンディングワイヤ９を介して（あるいははんだ実装方
式）接続される半導体素子８と、第２の有機配線層４Ｂ
の上に形成した外部との接続のための外部電極１０と、
第１，第２の有機配線層４Ａ，４Ｂ上に形成された各電
極７，１０が接続される個所などの所定個所を覆った樹
脂絶縁層５Ｃとを有している。ここで、ビア導体２と接
続されるコンタクトランド３は、セラミック基板１の表
裏面上に規則正しく並べられ、通常格子状または市松状
に配置される。この結果、半導体素子８は第１および第
２の有機配線層４Ａ，４Ｂの配線導体６およびセラミッ
ク基板１のビア導体２を介して外部に電気的に接続され
ることになる。
【００２５】まず、ビア導体２とコンタクトランド３を
有するセラミック基板１の表裏面に、配線導体６と樹脂
絶縁層５Ａ，５Ｂからなる第１，第２の有機配線層４
Ａ，４Ｂが形成される。このセラミック基板１は、厚さ
０．２〜２．０ｍｍのアルミナ基板を用いる。このアル
ミナ基板は、コア材として十分な強度を有し、金型加工
あるいはレーザーによる穴あけ加工により、高精度なビ
アホール（バイアホール）形成が可能であり、比較的廉
価な材料である。このような特性を有する材料であれ
ば、窒化アルミ，炭化ケイ素など他のセラミック材を使
用することも可能である。
有するセラミック基板１の表裏面に、配線導体６と樹脂
絶縁層５Ａ，５Ｂからなる第１，第２の有機配線層４
Ａ，４Ｂが形成される。このセラミック基板１は、厚さ
０．２〜２．０ｍｍのアルミナ基板を用いる。このアル
ミナ基板は、コア材として十分な強度を有し、金型加工
あるいはレーザーによる穴あけ加工により、高精度なビ
アホール（バイアホール）形成が可能であり、比較的廉
価な材料である。このような特性を有する材料であれ
ば、窒化アルミ，炭化ケイ素など他のセラミック材を使
用することも可能である。
【００２６】また、本実施の形態では、セラミック基板
１の一方の面、例えば表面側の第１の有機配線層４Ａを
形成した後に、他方の面、すなわち裏面側の第２の有機
配線層４Ｂにより回路形成を行うため、反りの少ない材
質としてセラミック基板を用いる例を示したが、配線層
形成が可能な範囲で基材の強度が確保できれば、セラミ
ック以外の材料、例えば樹脂材を用いることもできる。
１の一方の面、例えば表面側の第１の有機配線層４Ａを
形成した後に、他方の面、すなわち裏面側の第２の有機
配線層４Ｂにより回路形成を行うため、反りの少ない材
質としてセラミック基板を用いる例を示したが、配線層
形成が可能な範囲で基材の強度が確保できれば、セラミ
ック以外の材料、例えば樹脂材を用いることもできる。
【００２７】一方、有機配線層４Ａ，４Ｂを形成する樹
脂絶縁層５Ａ〜５Ｃとしては、ビルドアップ基板材料と
して用いられているエポキシ系樹脂またはポリイミド系
樹脂を用いる。樹脂絶縁層５Ａ〜５Ｃの厚みは、下地と
なるセラミック基板１の平坦性にによっても差が生じ、
概ね１０〜５０μｍ程度である。これら樹脂絶縁層５Ａ
〜５Ｃのビアホール形成は、フォトビア加工，レーザー
加工等の方式があるが、一般に言われているビルドアッ
プ基板の加工と同様の工程で行われる。また、有機配線
層４Ａ，４Ｂを形成する配線導体６は、銅箔をアディテ
ィブ法で形成し、その厚さは５〜２０μｍ程度とする。
脂絶縁層５Ａ〜５Ｃとしては、ビルドアップ基板材料と
して用いられているエポキシ系樹脂またはポリイミド系
樹脂を用いる。樹脂絶縁層５Ａ〜５Ｃの厚みは、下地と
なるセラミック基板１の平坦性にによっても差が生じ、
概ね１０〜５０μｍ程度である。これら樹脂絶縁層５Ａ
〜５Ｃのビアホール形成は、フォトビア加工，レーザー
加工等の方式があるが、一般に言われているビルドアッ
プ基板の加工と同様の工程で行われる。また、有機配線
層４Ａ，４Ｂを形成する配線導体６は、銅箔をアディテ
ィブ法で形成し、その厚さは５〜２０μｍ程度とする。
【００２８】さらに、セラミック基板１のビア導体２
は、その上部にコンタクトランド３を設ける構造として
いるが、この構造は、ビルドアップ（積層）する導体層
６の位置ずれを吸収し、確実に接続を行えるようにする
ためである。特に、絶縁性基板としてセラミック基板１
を用いた場合のビア導体２には、モリブデンまたはタン
グステン等の高融点金属を用いる。
は、その上部にコンタクトランド３を設ける構造として
いるが、この構造は、ビルドアップ（積層）する導体層
６の位置ずれを吸収し、確実に接続を行えるようにする
ためである。特に、絶縁性基板としてセラミック基板１
を用いた場合のビア導体２には、モリブデンまたはタン
グステン等の高融点金属を用いる。
【００２９】図２は図１におけるセラミック基板の平面
図である。図２に示すように、このセラミック基板１
は、セラミックを基材とし、ビア導体２およびこのビア
導体２に表裏面の近傍で接続されるコンタクトランド３
は、格子状もしくは市松状に配置される。なお、この規
則的配置は一部でもよい。
図である。図２に示すように、このセラミック基板１
は、セラミックを基材とし、ビア導体２およびこのビア
導体２に表裏面の近傍で接続されるコンタクトランド３
は、格子状もしくは市松状に配置される。なお、この規
則的配置は一部でもよい。
【００３０】要するに、このセラミック基板１は、表裏
面に形成する２つの配線層を接続させる機能のみで済む
ため、構造が簡単になると同時に、標準化できるという
利点がある。
面に形成する２つの配線層を接続させる機能のみで済む
ため、構造が簡単になると同時に、標準化できるという
利点がある。
【００３１】このように、ビア導体２，コンタクトラン
ド３が規則的に形成されたセラミック基板１の必要とす
るコンタクトランド３を選択的に使用して基板表配線部
と基板裏配線部を接続することにより、セラミック基板
１は複数の回路モジュールに対して共通の部材として扱
うことができるようになる。また、セラミック基板１の
有機配線層４Ａの上には、半導体素子８等の電子部品を
実装する部品接続電極７を形成しており、有機配線層４
Ｂの上には、外部（他のボード基板等）に接続する外部
電極１０を形成している。すなわち、基板裏面のコンタ
クトランド３より引き出された配線導体６を用い、任意
の場所にランド電極を形成することにより、外部電極１
０とすることができる。この外部電極１０は、はんだ接
続により他のボード基板への実装が可能である。
ド３が規則的に形成されたセラミック基板１の必要とす
るコンタクトランド３を選択的に使用して基板表配線部
と基板裏配線部を接続することにより、セラミック基板
１は複数の回路モジュールに対して共通の部材として扱
うことができるようになる。また、セラミック基板１の
有機配線層４Ａの上には、半導体素子８等の電子部品を
実装する部品接続電極７を形成しており、有機配線層４
Ｂの上には、外部（他のボード基板等）に接続する外部
電極１０を形成している。すなわち、基板裏面のコンタ
クトランド３より引き出された配線導体６を用い、任意
の場所にランド電極を形成することにより、外部電極１
０とすることができる。この外部電極１０は、はんだ接
続により他のボード基板への実装が可能である。
【００３２】しかるに、従来はセラミック基板１ａ上に
形成したランドと他のボード基板とを接続する場合、ボ
ード基板とモジュール基板との熱膨張係数差によるスト
レスの発生が問題となっていたが、本実施の形態の構造
によれば、樹脂絶縁層５Ａ，５Ｂを積層してなる有機配
線層４Ａ，４Ｂが発生した応力を吸収し、ボードとの接
続に対しても高い接続信頼性を確保することができる。
また、本実施の形態においては、基板内には配線層を形
成せず、しかも垂直に形成される外部ピンもないため、
半導体装置としても小型化および軽量化することができ
る。
形成したランドと他のボード基板とを接続する場合、ボ
ード基板とモジュール基板との熱膨張係数差によるスト
レスの発生が問題となっていたが、本実施の形態の構造
によれば、樹脂絶縁層５Ａ，５Ｂを積層してなる有機配
線層４Ａ，４Ｂが発生した応力を吸収し、ボードとの接
続に対しても高い接続信頼性を確保することができる。
また、本実施の形態においては、基板内には配線層を形
成せず、しかも垂直に形成される外部ピンもないため、
半導体装置としても小型化および軽量化することができ
る。
【００３３】要するに、本実施の形態による半導体装置
は、コアとなる絶縁性基板としてのセラミック基板と、
この基板を挟んで上，下に形成する有機配線層と、上側
の有機配線層に搭載する半導体素子とを有し、セラミッ
ク基板には、表裏面を結合し且つ少なくとも一部が規則
的に配列されたビア導体を備えることにより、基板の導
体部としてはビア導体およびコンタクトランドだけであ
るので、セラミック基板そのものを標準化された構造と
することができ、異なる製品に対して共通の部材とする
ことができる。また、回路パターンの引き廻しは、有機
配線層に委ねることにより、廉価で自由度の高い基板開
発を実現することができる。
は、コアとなる絶縁性基板としてのセラミック基板と、
この基板を挟んで上，下に形成する有機配線層と、上側
の有機配線層に搭載する半導体素子とを有し、セラミッ
ク基板には、表裏面を結合し且つ少なくとも一部が規則
的に配列されたビア導体を備えることにより、基板の導
体部としてはビア導体およびコンタクトランドだけであ
るので、セラミック基板そのものを標準化された構造と
することができ、異なる製品に対して共通の部材とする
ことができる。また、回路パターンの引き廻しは、有機
配線層に委ねることにより、廉価で自由度の高い基板開
発を実現することができる。
【００３４】図３は本発明の第２の実施の形態を説明す
るための半導体装置の断面図である。図３に示すよう
に、この実施の形態は、小型モジュールに適用した例で
あり、より小型化可能なバンプ構造を採用するととも
に、絶縁性基板としてのセラミック基板１は、分割しや
すくするために、その端部に有機配線層４Ａ，４Ｂを形
成しないセラミック露出部１１を形成したことにある。
るための半導体装置の断面図である。図３に示すよう
に、この実施の形態は、小型モジュールに適用した例で
あり、より小型化可能なバンプ構造を採用するととも
に、絶縁性基板としてのセラミック基板１は、分割しや
すくするために、その端部に有機配線層４Ａ，４Ｂを形
成しないセラミック露出部１１を形成したことにある。
【００３５】まず、厚さ０．４ｍｍのアルミナセラミッ
ク基板１は、１ｍｍピッチの格子状に配列したビア導体
２と、表裏面でビア導体２を覆うコンタクトランド３と
を備えている。このベースとなる基板１にエポキシ系樹
脂からなる樹脂絶縁層５と配線導体６を積層し有機配線
層４Ａ，４Ｂを形成する。なお、絶縁層５については、
説明を簡略化するため、一まとめにしている。
ク基板１は、１ｍｍピッチの格子状に配列したビア導体
２と、表裏面でビア導体２を覆うコンタクトランド３と
を備えている。このベースとなる基板１にエポキシ系樹
脂からなる樹脂絶縁層５と配線導体６を積層し有機配線
層４Ａ，４Ｂを形成する。なお、絶縁層５については、
説明を簡略化するため、一まとめにしている。
【００３６】ここで、有機配線層４Ａ，４Ｂ内部に形成
される配線回路層、すなわち配線導体６が表裏各１〜３
層程度の低層数である場合は、ベースとなる基板１の材
質はガラスエポキシ材とすることも可能である。
される配線回路層、すなわち配線導体６が表裏各１〜３
層程度の低層数である場合は、ベースとなる基板１の材
質はガラスエポキシ材とすることも可能である。
【００３７】また、有機配線層４Ａは、表面に半導体素
子８をバンプ電極１２によってバンプ接続するための電
極ランドになる部品接続電極７を形成している。この電
極ランドは、約１００μｍピッチレベルのファインパタ
ーン化が必要となるが、ビルドアップ形成される導体層
としての配線導体６はこれらの加工が可能である。
子８をバンプ電極１２によってバンプ接続するための電
極ランドになる部品接続電極７を形成している。この電
極ランドは、約１００μｍピッチレベルのファインパタ
ーン化が必要となるが、ビルドアップ形成される導体層
としての配線導体６はこれらの加工が可能である。
【００３８】さらに、有機配線層４Ｂは、ランド電極と
なる外部電極１０を形成するが、実装性を高めるために
あらかじめはんだを供給し、はんだバンプ１３を形成し
ておいてもよい。本例のように、小型のモジュールの組
み立て行う場合、複数の基板を編集し、集合基板として
おいた方が効率が良い。
なる外部電極１０を形成するが、実装性を高めるために
あらかじめはんだを供給し、はんだバンプ１３を形成し
ておいてもよい。本例のように、小型のモジュールの組
み立て行う場合、複数の基板を編集し、集合基板として
おいた方が効率が良い。
【００３９】本実施の形態においては、半導体モジュー
ルの周囲、すなわち端部の樹脂絶縁層５を取り除き、セ
ラミック露出部１１を設けておくことにより、基板１の
分割が可能になるので、モジュールそのものが小型にな
った場合でも、編集基板のまま組立て工程を通すことが
できる。実際の基板１の分割は、レーザー光を照射して
っ分割溝を形成するレーザースクライブ法の適用が可能
である。なお、レーザースクライブ法は、基板製造工
程、組立て工程を終了した後の工程で行うことができる
ため、前工程における基板割れを発生させずに済み、し
かもスクライブラインを任意に設定できるため、少量多
品種のモジュールの生産にも対応が可能である。
ルの周囲、すなわち端部の樹脂絶縁層５を取り除き、セ
ラミック露出部１１を設けておくことにより、基板１の
分割が可能になるので、モジュールそのものが小型にな
った場合でも、編集基板のまま組立て工程を通すことが
できる。実際の基板１の分割は、レーザー光を照射して
っ分割溝を形成するレーザースクライブ法の適用が可能
である。なお、レーザースクライブ法は、基板製造工
程、組立て工程を終了した後の工程で行うことができる
ため、前工程における基板割れを発生させずに済み、し
かもスクライブラインを任意に設定できるため、少量多
品種のモジュールの生産にも対応が可能である。
【００４０】また、本実施の形態においても、コア材と
なるセラミック基板１のビア導体２を選択的に使用して
有機配線層４Ａ，４Ｂの配線導体６と接続し、使用され
ないビア導体２は配線層４Ａ，４Ｂとの接続を行わない
まま基板１中に放置される。このような構造とすること
により、コア材となるセラミック基板１を標準部材と
し、回路配線はビルドアップ層として基板１の表裏に形
成する有機配線層４Ａ，４Ｂにパターン形成することが
できる。
なるセラミック基板１のビア導体２を選択的に使用して
有機配線層４Ａ，４Ｂの配線導体６と接続し、使用され
ないビア導体２は配線層４Ａ，４Ｂとの接続を行わない
まま基板１中に放置される。このような構造とすること
により、コア材となるセラミック基板１を標準部材と
し、回路配線はビルドアップ層として基板１の表裏に形
成する有機配線層４Ａ，４Ｂにパターン形成することが
できる。
【００４１】要するに、本実施の形態による半導体装置
は、コアとなる絶縁性基板としてのセラミック基板と、
この基板を挟んで上，下に形成する有機配線層と、上側
の有機配線層に搭載する半導体素子とを有し、セラミッ
ク基板には、表裏面を結合し且つ少なくとも一部が規則
的に配列されたビア導体を備えるとともに、半導体素子
にバンプ電極を、外部電極にはんだバンプを設けること
により、半導体素子を基板上にバンプ接続する際にも、
接続部に対するストレスを緩和することができ、高い接
続信頼性を得ることができる。
は、コアとなる絶縁性基板としてのセラミック基板と、
この基板を挟んで上，下に形成する有機配線層と、上側
の有機配線層に搭載する半導体素子とを有し、セラミッ
ク基板には、表裏面を結合し且つ少なくとも一部が規則
的に配列されたビア導体を備えるとともに、半導体素子
にバンプ電極を、外部電極にはんだバンプを設けること
により、半導体素子を基板上にバンプ接続する際にも、
接続部に対するストレスを緩和することができ、高い接
続信頼性を得ることができる。
【００４２】さらに、上述した２つの実施の形態の他に
も、各種の変形例が可能である。すなわち、セラミック
基板１のビア導体２は、格子状あるいは市松状に規則的
に配置することを述べたが、用途によっては半導体装置
としてのパッケージのサイズを限定し、そのパッケージ
の中で周辺部にのみ配列するように配置する等の規則性
を保った状態で、ビア導体２を配置することもできる。
かかるビア導体配置に規則性を持たせることは、基板の
汎用性を高めると同時に、有機配線層における配線導体
設計を容易にすることになる。
も、各種の変形例が可能である。すなわち、セラミック
基板１のビア導体２は、格子状あるいは市松状に規則的
に配置することを述べたが、用途によっては半導体装置
としてのパッケージのサイズを限定し、そのパッケージ
の中で周辺部にのみ配列するように配置する等の規則性
を保った状態で、ビア導体２を配置することもできる。
かかるビア導体配置に規則性を持たせることは、基板の
汎用性を高めると同時に、有機配線層における配線導体
設計を容易にすることになる。
【００４３】また、ビア導体２の各表裏両端部に形成さ
れるコンタクトランド３は、例えば１ｍｍピッチの格子
状では、ランド径０．４〜０．６ｍｍφの円形としてそ
の効果がある。しかし、このランド３の形状は、四角
形，楕円形等ビア導体の配置などにより任意に設定可能
である。実際、このランド３は、位置合わせマークを兼
ね、周期的にランド形状またはサイズを変えてもよい。
特に、セラミック基板をを使用したときには、有機配線
層における導体パターンの形成は、印刷で行われるの
で、任意の場所に導体パターンを形成することができ
る。このため、コンタクトランド３の間に導体による位
置合わせマーク等のパターンを入れることができ、好都
合である。
れるコンタクトランド３は、例えば１ｍｍピッチの格子
状では、ランド径０．４〜０．６ｍｍφの円形としてそ
の効果がある。しかし、このランド３の形状は、四角
形，楕円形等ビア導体の配置などにより任意に設定可能
である。実際、このランド３は、位置合わせマークを兼
ね、周期的にランド形状またはサイズを変えてもよい。
特に、セラミック基板をを使用したときには、有機配線
層における導体パターンの形成は、印刷で行われるの
で、任意の場所に導体パターンを形成することができ
る。このため、コンタクトランド３の間に導体による位
置合わせマーク等のパターンを入れることができ、好都
合である。
【００４４】
【発明の効果】以上説明したように、本発明の半導体装
置は、コア材となる絶縁性基板、特にセラミック基板を
標準化し且つその基板の表裏に形成する有機配線層を多
層化容易なビルドアップ（積層）構造とすることによ
り、それぞれの機能を活かすことができるので、小型・
軽量化するとともに、接続の信頼性を高めた高精度で多
ピン化（高集積化）対応可能な回路モジュールを実現で
き、しかも基板開発費を不要にするとともに、全体のコ
ストを下げることができるという効果がある。
置は、コア材となる絶縁性基板、特にセラミック基板を
標準化し且つその基板の表裏に形成する有機配線層を多
層化容易なビルドアップ（積層）構造とすることによ
り、それぞれの機能を活かすことができるので、小型・
軽量化するとともに、接続の信頼性を高めた高精度で多
ピン化（高集積化）対応可能な回路モジュールを実現で
き、しかも基板開発費を不要にするとともに、全体のコ
ストを下げることができるという効果がある。
【００４５】また、本発明の半導体装置は、絶縁性基板
に標準化配列されたビア導体だけを備え、そのビア導体
の必要な個所を選択的に使用して基板表裏の接続を行う
とともに、有機配線層をビルドアップ（積層）構造とす
ることにより、回路パターンの引き廻しが容易になり、
回路モジュール内部のパーン設計の自由度を大きくでき
るという効果がある。
に標準化配列されたビア導体だけを備え、そのビア導体
の必要な個所を選択的に使用して基板表裏の接続を行う
とともに、有機配線層をビルドアップ（積層）構造とす
ることにより、回路パターンの引き廻しが容易になり、
回路モジュール内部のパーン設計の自由度を大きくでき
るという効果がある。
【図１】本発明の第１の実施の形態を説明するための半
導体装置の断面図である。
導体装置の断面図である。
【図２】図１におけるセラミック基板の平面図である。
【図３】本発明の第２の実施の形態を説明するための半
導体装置の断面図である。
導体装置の断面図である。
【図４】従来の一例を説明するための半導体装置の断面
図である。
図である。
１ セラミック基板 ２ ビア導体 ３ コンタクトランド ４Ａ，４Ｂ 有機配線層 ５，５Ａ〜５Ｃ 樹脂絶縁層 ６ 配線導体 ７ 部品接続電極 ８ 半導体素子 ９ ボンディングワイヤ １０ 外部電極 １１ セラミック露出部 １２ バンプ電極 １３ はんだバンプ
Claims (8)
- 【請求項１】 表裏面を結合するための規則的に配列さ
れたビア導体を備えるとともに、内部には配線層が形成
されない絶縁性基板と、前記絶縁性基板の両面にそれぞ
れ樹脂絶縁層および導体層を積層して形成された第１お
よび第２の有機配線層と、前記第１の有機配線層の前記
導体層に接続される半導体素子などの電子部品とを有
し、前記電子部品は前記第１および第２の有機配線層の
前記導体層および前記絶縁性基板の前記ビア導体を介し
て外部に電気的に接続されることを特徴とする半導体装
置。 - 【請求項２】 前記絶縁性基板は、セラミックを基材と
するセラミック基板を用いた請求項１記載の半導体装
置。 - 【請求項３】 前記ビア導体の少なくとも一部は、格子
状もしくは市松状に配置される請求項１記載の半導体装
置。 - 【請求項４】 前記ビア導体は、前記絶縁性基板の表面
および裏面への露出部近傍にコンタクトランドを形成し
た請求項１記載の半導体装置。 - 【請求項５】 前記絶縁性基板は、その表裏面の端部に
前記有機配線層を形成しない基板露出部を形成した請求
項１記載の半導体装置。 - 【請求項６】 前記第１の有機配線層は、その上面に前
記電子部品と接続するための部品接続電極を形成し、前
記第２の有機配線層は、その上面に外部に接続するため
の外部電極を形成した請求項１記載の半導体装置。 - 【請求項７】 前記電子部品は、バンプ電極を備え、前
記第１の有機配線層の前記部品接続電極にバンプ接続さ
れる請求項６記載の半導体装置。 - 【請求項８】 前記第２の有機配線層の前記外部電極
は、はんだバンプを形成した請求項６記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9044027A JPH10242335A (ja) | 1997-02-27 | 1997-02-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9044027A JPH10242335A (ja) | 1997-02-27 | 1997-02-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10242335A true JPH10242335A (ja) | 1998-09-11 |
Family
ID=12680172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9044027A Pending JPH10242335A (ja) | 1997-02-27 | 1997-02-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10242335A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100390969C (zh) * | 2001-05-30 | 2008-05-28 | 株式会社日立制作所 | 半导体器件 |
| CN100452349C (zh) * | 2004-06-07 | 2009-01-14 | 株式会社东芝 | 设计半导体器件的计算机方法、自动设计系统和半导体器件 |
| JP2009164462A (ja) * | 2008-01-09 | 2009-07-23 | Fujitsu Microelectronics Ltd | 回路基板、回路基板の製造方法及び半導体装置 |
| US7649252B2 (en) | 2003-12-26 | 2010-01-19 | Murata Manufacturing Co., Ltd. | Ceramic multilayer substrate |
| JP2012099861A (ja) * | 1999-09-02 | 2012-05-24 | Ibiden Co Ltd | プリント配線板 |
| US8717772B2 (en) | 1999-09-02 | 2014-05-06 | Ibiden Co., Ltd. | Printed circuit board |
| US8780573B2 (en) | 1999-09-02 | 2014-07-15 | Ibiden Co., Ltd. | Printed circuit board |
-
1997
- 1997-02-27 JP JP9044027A patent/JPH10242335A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012099861A (ja) * | 1999-09-02 | 2012-05-24 | Ibiden Co Ltd | プリント配線板 |
| JP2012114457A (ja) * | 1999-09-02 | 2012-06-14 | Ibiden Co Ltd | プリント配線板 |
| US8717772B2 (en) | 1999-09-02 | 2014-05-06 | Ibiden Co., Ltd. | Printed circuit board |
| US8763241B2 (en) | 1999-09-02 | 2014-07-01 | Ibiden Co., Ltd. | Method of manufacturing printed wiring board |
| US8780573B2 (en) | 1999-09-02 | 2014-07-15 | Ibiden Co., Ltd. | Printed circuit board |
| US8830691B2 (en) | 1999-09-02 | 2014-09-09 | Ibiden Co., Ltd. | Printed circuit board and method of manufacturing printed circuit board |
| US8842440B2 (en) | 1999-09-02 | 2014-09-23 | Ibiden Co., Ltd. | Printed circuit board and method of manufacturing printed circuit board |
| US9060446B2 (en) | 1999-09-02 | 2015-06-16 | Ibiden Co., Ltd. | Printed circuit board |
| CN100390969C (zh) * | 2001-05-30 | 2008-05-28 | 株式会社日立制作所 | 半导体器件 |
| US7649252B2 (en) | 2003-12-26 | 2010-01-19 | Murata Manufacturing Co., Ltd. | Ceramic multilayer substrate |
| CN100452349C (zh) * | 2004-06-07 | 2009-01-14 | 株式会社东芝 | 设计半导体器件的计算机方法、自动设计系统和半导体器件 |
| JP2009164462A (ja) * | 2008-01-09 | 2009-07-23 | Fujitsu Microelectronics Ltd | 回路基板、回路基板の製造方法及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101276809B (zh) | 半导体器件及其制造方法 | |
| CN100364092C (zh) | 半导体器件及其生产方法 | |
| US8381394B2 (en) | Circuit board with embedded component and method of manufacturing same | |
| CN100350602C (zh) | 带内插器的微电子电路封装 | |
| US6628527B2 (en) | Mounting structure for electronic parts and manufacturing method thereof | |
| EP0863548A2 (en) | Mounting assembly of integrated circuit device and method for production thereof | |
| TWI517319B (zh) | 於中介層及無芯基板之間具有雙重連接通道之半導體組體 | |
| CN101166394A (zh) | 安装有电子元件的多层配线基板及其制造方法 | |
| WO1992005583A1 (fr) | Dispositif a semi-conducteur comportant de nombreuses broches a fils conducteurs | |
| JPH08181275A (ja) | 半導体デバイスのパッケージ方法および半導体デバイスのパッケージ | |
| JP2820108B2 (ja) | 電子部品の実装構造およびその製造方法 | |
| TWI907467B (zh) | 具有堆疊被動組件的多層半導體封裝及其形成方法 | |
| JP5173758B2 (ja) | 半導体パッケージの製造方法 | |
| KR100635408B1 (ko) | 집적 회로 패키지 | |
| KR100411862B1 (ko) | 배선기판 및 반도체장치 | |
| JPH0922963A (ja) | 半導体回路素子搭載基板フレームの製造方法 | |
| JP3930222B2 (ja) | 半導体装置の製造方法 | |
| JP2008042064A (ja) | セラミック配線基板とそれを用いた光学デバイス装置、パッケージおよびセラミック配線基板の製造方法 | |
| JP2001284520A (ja) | 半導体チップ搭載用の配線基板、配線基板の製造方法、中継接続用の配線基板、半導体装置および半導体装置間接続構造 | |
| US6653168B2 (en) | LSI package and internal connecting method used therefor | |
| KR102787140B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
| JP2004055985A (ja) | セラミックパッケージ及び電子装置 | |
| US20240063107A1 (en) | Crack arrest features for miultilevel package substrate | |
| JP2623980B2 (ja) | 半導体搭載用リード付き基板の製造法 | |
| JP4733061B2 (ja) | 複数個取り配線基台、配線基台および電子装置、ならびに複数個取り配線基台の分割方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990518 |