JPH10242393A - 誘電体薄膜キャパシタ素子及びその製造方法 - Google Patents
誘電体薄膜キャパシタ素子及びその製造方法Info
- Publication number
- JPH10242393A JPH10242393A JP9043183A JP4318397A JPH10242393A JP H10242393 A JPH10242393 A JP H10242393A JP 9043183 A JP9043183 A JP 9043183A JP 4318397 A JP4318397 A JP 4318397A JP H10242393 A JPH10242393 A JP H10242393A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- dielectric thin
- amorphous
- capacitor element
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 本発明は、誘電体薄膜キャパシタ素子の高温
通電での通電時間に伴うリーク電流の増大を抑制するこ
とができ、絶縁性及び信頼性に優れた誘電体薄膜キャパ
シタ素子及びその製造方法を提供することを目的として
いる。 【解決手段】 基板１上に下部電極４と誘電体薄膜と上
部電極８とが順次形成されて構成される誘電体薄膜キャ
パシタ素子において、誘電体薄膜が酸化物材料から成る
第１のアモルファス誘電体薄膜５と酸化物材料から成る
多結晶誘電体薄膜６と酸化物材料から成る第２のアモル
ファス誘電体薄膜７とが順次形成されて成り、第１のア
モルファス誘電体薄膜５及び第２のアモルファス誘電体
薄膜７の膜厚を１０ｎｍ以上３０ｎｍ以下として構成す
る。
通電での通電時間に伴うリーク電流の増大を抑制するこ
とができ、絶縁性及び信頼性に優れた誘電体薄膜キャパ
シタ素子及びその製造方法を提供することを目的として
いる。 【解決手段】 基板１上に下部電極４と誘電体薄膜と上
部電極８とが順次形成されて構成される誘電体薄膜キャ
パシタ素子において、誘電体薄膜が酸化物材料から成る
第１のアモルファス誘電体薄膜５と酸化物材料から成る
多結晶誘電体薄膜６と酸化物材料から成る第２のアモル
ファス誘電体薄膜７とが順次形成されて成り、第１のア
モルファス誘電体薄膜５及び第２のアモルファス誘電体
薄膜７の膜厚を１０ｎｍ以上３０ｎｍ以下として構成す
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩ、ＤＲＡＭ
メモリーセル、ＭＭＩＣ（Microwave MonolithicIntegr
ated Cercuit）用キャパシタ等に用いられる誘電体薄膜
キャパシタ素子及びその製造方法に関するものである。
メモリーセル、ＭＭＩＣ（Microwave MonolithicIntegr
ated Cercuit）用キャパシタ等に用いられる誘電体薄膜
キャパシタ素子及びその製造方法に関するものである。
【０００２】
【従来の技術】従来より、半導体産業においては、ＤＲ
ＡＭの信号蓄積用キャパシタやＭＭＩＣ（Microwave Mo
nolithic Integrated Cercuit）用キャパシタ等に代表
される誘電体薄膜キャパシタとして、ＳｉＯ2（酸化シ
リコン）、ＳｉＮ（窒化シリコン）、Ｔａ2Ｏ5などが使
用されてきた。また、近年では、半導体技術の進歩によ
る電子部品の小型化や高集積化に伴い、キャパシタ面積
の縮小化のために誘電体膜の極薄膜化や３次元構造化が
行われている。このため、半導体素子の作製工程はます
ます複雑化や微細加工の困難化により、歩留まりや信頼
性等に問題を生じている。そこで、これらの問題に対応
するため、従来と比較して誘電率が高い誘電体薄膜が必
要となり、現在では、高誘電率を有するペロブスカイト
型酸化物から成る高誘電体薄膜の開発が盛んに進められ
ている。
ＡＭの信号蓄積用キャパシタやＭＭＩＣ（Microwave Mo
nolithic Integrated Cercuit）用キャパシタ等に代表
される誘電体薄膜キャパシタとして、ＳｉＯ2（酸化シ
リコン）、ＳｉＮ（窒化シリコン）、Ｔａ2Ｏ5などが使
用されてきた。また、近年では、半導体技術の進歩によ
る電子部品の小型化や高集積化に伴い、キャパシタ面積
の縮小化のために誘電体膜の極薄膜化や３次元構造化が
行われている。このため、半導体素子の作製工程はます
ます複雑化や微細加工の困難化により、歩留まりや信頼
性等に問題を生じている。そこで、これらの問題に対応
するため、従来と比較して誘電率が高い誘電体薄膜が必
要となり、現在では、高誘電率を有するペロブスカイト
型酸化物から成る高誘電体薄膜の開発が盛んに進められ
ている。
【０００３】このような高誘電率を示すペロブスカイト
型酸化物の誘電体として、ＰＬＴ（（Ｐｂ，Ｌａ）Ｔｉ
Ｏ3）やＰＬＺＴ（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3）
等のＰｂ系のほか、チタン酸ストロンチウム（ＳｒＴｉ
Ｏ3）やチタン酸バリウムストロンチウム（（Ｂｒ，Ｓ
ｒ）ＴｉＯ3）等の酸化物高誘電体薄膜の開発が盛んに
行われている（Jpn.J.Appl.Phys.Vol.34(1995),Ken Num
ata et al.等参照)。
型酸化物の誘電体として、ＰＬＴ（（Ｐｂ，Ｌａ）Ｔｉ
Ｏ3）やＰＬＺＴ（（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ3）
等のＰｂ系のほか、チタン酸ストロンチウム（ＳｒＴｉ
Ｏ3）やチタン酸バリウムストロンチウム（（Ｂｒ，Ｓ
ｒ）ＴｉＯ3）等の酸化物高誘電体薄膜の開発が盛んに
行われている（Jpn.J.Appl.Phys.Vol.34(1995),Ken Num
ata et al.等参照)。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
ような（Ｐｂ，Ｌａ）ＴｉＯ3，（Ｐｂ，Ｌａ）（Ｚ
ｒ，Ｔｉ）Ｏ3，ＳｒＴｉＯ3，（Ｂｒ，Ｓｒ）ＴｉＯ3
等の酸化物高誘電体薄膜を用いた従来のキャパシタ素子
では、信頼性が大きな問題となっていた。すなわち、通
常の電子部品の信頼性試験で行われるような、キャパシ
タをある一定の温度に保持し、ある一定の電圧を印加す
るような高温通電試験において、充分に実用化が可能な
特性が得られる高誘電体薄膜素子が実現されていなかっ
た。例えば、１００℃一定に保持し、１０Ｖバイアス印
加した場合の高温通電試験においては、約１０時間程度
で、リーク電流密度が３桁から４桁増大してしまい、キ
ャパシタとしての必要な絶縁性が保てないキャパシタの
抵抗劣化という問題が生じていた。
ような（Ｐｂ，Ｌａ）ＴｉＯ3，（Ｐｂ，Ｌａ）（Ｚ
ｒ，Ｔｉ）Ｏ3，ＳｒＴｉＯ3，（Ｂｒ，Ｓｒ）ＴｉＯ3
等の酸化物高誘電体薄膜を用いた従来のキャパシタ素子
では、信頼性が大きな問題となっていた。すなわち、通
常の電子部品の信頼性試験で行われるような、キャパシ
タをある一定の温度に保持し、ある一定の電圧を印加す
るような高温通電試験において、充分に実用化が可能な
特性が得られる高誘電体薄膜素子が実現されていなかっ
た。例えば、１００℃一定に保持し、１０Ｖバイアス印
加した場合の高温通電試験においては、約１０時間程度
で、リーク電流密度が３桁から４桁増大してしまい、キ
ャパシタとしての必要な絶縁性が保てないキャパシタの
抵抗劣化という問題が生じていた。
【０００５】このようなキャパシタの抵抗劣化の原因
は、下記のような理由によるものと考えられる。ＳｒＴ
ｉＯ3や（Ｂｒ，Ｓｒ）ＴｉＯ3等の酸化物高誘電体薄膜
において、薄膜成長中には、その薄膜中に酸素欠陥（酸
素空孔）が発生する。この酸素空孔が＋２価に帯電して
いるので、高温通電試験での温度加熱と電極への電圧印
加により、酸素空孔が陰極側に移動して行く。そして、
陰極側に移動した酸素空孔は、陰極とＳｒＴｉＯ3や
（Ｂｒ，Ｓｒ）ＴｉＯ3とのポテンシャルバリアのため
に、陰極に到達できず、陰極／誘電体薄膜界面でパイル
アップされる。このとき、電気的補償のため、陰極側か
ら電子が注入される。一方、陽極側からは、新たに酸素
空孔が導入されるか、この際電子をキャリアとして発生
させる。これらの現象により、誘電体薄膜全体として
は、誘電率が時間とともに高くなり、リーク電流が上昇
する。
は、下記のような理由によるものと考えられる。ＳｒＴ
ｉＯ3や（Ｂｒ，Ｓｒ）ＴｉＯ3等の酸化物高誘電体薄膜
において、薄膜成長中には、その薄膜中に酸素欠陥（酸
素空孔）が発生する。この酸素空孔が＋２価に帯電して
いるので、高温通電試験での温度加熱と電極への電圧印
加により、酸素空孔が陰極側に移動して行く。そして、
陰極側に移動した酸素空孔は、陰極とＳｒＴｉＯ3や
（Ｂｒ，Ｓｒ）ＴｉＯ3とのポテンシャルバリアのため
に、陰極に到達できず、陰極／誘電体薄膜界面でパイル
アップされる。このとき、電気的補償のため、陰極側か
ら電子が注入される。一方、陽極側からは、新たに酸素
空孔が導入されるか、この際電子をキャリアとして発生
させる。これらの現象により、誘電体薄膜全体として
は、誘電率が時間とともに高くなり、リーク電流が上昇
する。
【０００６】これに対して、この酸素空孔を補償して、
キャパシタの劣化を防ぐために、誘電体薄膜成膜後に、
酸素雰囲気中で熱処理する酸素アニール処理や、酸素プ
ラズマ処理を施すことが考えられる。しかしながら、こ
れらの処理を行っても、酸素が熱平衡的に安定した誘電
体結晶格子に組み込まれないため、誘電体薄膜の成膜後
に酸素空孔を低減することは困難なことである。
キャパシタの劣化を防ぐために、誘電体薄膜成膜後に、
酸素雰囲気中で熱処理する酸素アニール処理や、酸素プ
ラズマ処理を施すことが考えられる。しかしながら、こ
れらの処理を行っても、酸素が熱平衡的に安定した誘電
体結晶格子に組み込まれないため、誘電体薄膜の成膜後
に酸素空孔を低減することは困難なことである。
【０００７】本発明は、上記のような課題を解決するた
めになされたものであって、誘電体薄膜キャパシタ素子
の高温通電での通電時間に伴うリーク電流の増大を抑制
することができ、絶縁性及び信頼性に優れた誘電体薄膜
キャパシタ素子及びその製造方法を提供することを目的
としている。
めになされたものであって、誘電体薄膜キャパシタ素子
の高温通電での通電時間に伴うリーク電流の増大を抑制
することができ、絶縁性及び信頼性に優れた誘電体薄膜
キャパシタ素子及びその製造方法を提供することを目的
としている。
【０００８】
【課題を解決するための手段】上記課題を解決するた
め、本発明では、基板上に下部電極と誘電体薄膜と上部
電極とが順次形成されて構成される誘電体薄膜キャパシ
タ素子において、誘電体薄膜が酸化物材料から成る第１
のアモルファス誘電体薄膜と酸化物材料から成る多結晶
誘電体薄膜と酸化物材料から成る第２のアモルファス誘
電体薄膜とが順次形成されて成り、第１のアモルファス
誘電体薄膜及び第２のアモルファス誘電体薄膜の膜厚が
１０ｎｍ以上３０ｎｍ以下であることとしている。
め、本発明では、基板上に下部電極と誘電体薄膜と上部
電極とが順次形成されて構成される誘電体薄膜キャパシ
タ素子において、誘電体薄膜が酸化物材料から成る第１
のアモルファス誘電体薄膜と酸化物材料から成る多結晶
誘電体薄膜と酸化物材料から成る第２のアモルファス誘
電体薄膜とが順次形成されて成り、第１のアモルファス
誘電体薄膜及び第２のアモルファス誘電体薄膜の膜厚が
１０ｎｍ以上３０ｎｍ以下であることとしている。
【０００９】本発明によれば、誘電率が高い多結晶誘電
体薄膜の上下に、極めて薄いアモルファス誘電体薄膜を
形成することにより、酸素空孔の移動、注入のバリアと
して機能させ、誘電体薄膜キャパシタ素子の高温通電で
の通電時間に伴うリーク電流の増大を抑制することがで
き、絶縁性及び信頼性を向上させることができる。
体薄膜の上下に、極めて薄いアモルファス誘電体薄膜を
形成することにより、酸素空孔の移動、注入のバリアと
して機能させ、誘電体薄膜キャパシタ素子の高温通電で
の通電時間に伴うリーク電流の増大を抑制することがで
き、絶縁性及び信頼性を向上させることができる。
【００１０】さらに、上記誘電体薄膜キャパシタ素子に
おいて、第１のアモルファス誘電体薄膜、多結晶誘電体
薄膜、及び第２のアモルファス誘電体薄膜がチタン及び
ストロンチウムを含有する酸化物材料から成ることが好
ましい。
おいて、第１のアモルファス誘電体薄膜、多結晶誘電体
薄膜、及び第２のアモルファス誘電体薄膜がチタン及び
ストロンチウムを含有する酸化物材料から成ることが好
ましい。
【００１１】さらに、上記の誘電体薄膜キャパシタ素子
において、第１のアモルファス誘電体薄膜及び第２のア
モルファス誘電体薄膜は、ストロンチウム／チタン比が
０．５以上０．８以下のチタン酸ストロンチウムから成
ることが好ましい。また、多結晶誘電体薄膜は、ストロ
ンチウム／チタン比が０．９以上１．１以下のチタン酸
ストロンチウムから成ることが好ましい。
において、第１のアモルファス誘電体薄膜及び第２のア
モルファス誘電体薄膜は、ストロンチウム／チタン比が
０．５以上０．８以下のチタン酸ストロンチウムから成
ることが好ましい。また、多結晶誘電体薄膜は、ストロ
ンチウム／チタン比が０．９以上１．１以下のチタン酸
ストロンチウムから成ることが好ましい。
【００１２】また、本発明では、基板上に下部電極と誘
電体薄膜と上部電極とを順次形成する誘電体薄膜キャパ
シタ素子の製造方法において、誘電体薄膜として、チタ
ン酸ストロンチウムから成る第１のアモルファス誘電体
薄膜、チタン酸ストロンチウムから成る多結晶誘電体薄
膜、及びチタン酸ストロンチウムから成る第２のアモル
ファス誘電体薄膜をスパッタ法により順次形成し、スパ
ッタターゲットとして、第１のアモルファス誘電体薄膜
及び第２のアモルファス誘電体薄膜の形成には主成分が
チタン酸ストロンチウムでＦｅ，Ｎａ，Ｃａ，Ａｌ，及
びＳｉの不純物を含有するターゲットを用い、多結晶誘
電体薄膜の形成には主成分がチタン酸ストロンチウム粉
末でＦｅ，Ｎａ，Ｃａ，Ａｌ，及びＳｉの不純物を含有
するターゲットを用いることとしている。
電体薄膜と上部電極とを順次形成する誘電体薄膜キャパ
シタ素子の製造方法において、誘電体薄膜として、チタ
ン酸ストロンチウムから成る第１のアモルファス誘電体
薄膜、チタン酸ストロンチウムから成る多結晶誘電体薄
膜、及びチタン酸ストロンチウムから成る第２のアモル
ファス誘電体薄膜をスパッタ法により順次形成し、スパ
ッタターゲットとして、第１のアモルファス誘電体薄膜
及び第２のアモルファス誘電体薄膜の形成には主成分が
チタン酸ストロンチウムでＦｅ，Ｎａ，Ｃａ，Ａｌ，及
びＳｉの不純物を含有するターゲットを用い、多結晶誘
電体薄膜の形成には主成分がチタン酸ストロンチウム粉
末でＦｅ，Ｎａ，Ｃａ，Ａｌ，及びＳｉの不純物を含有
するターゲットを用いることとしている。
【００１３】本発明によれば、上記のような誘電体薄膜
キャパシタ素子を、量産性に優れたスパッタ法を用いて
容易に製造することができる。
キャパシタ素子を、量産性に優れたスパッタ法を用いて
容易に製造することができる。
【００１４】さらに、上記の誘電体薄膜キャパシタ素子
の製造方法において、第１のアモルファス誘電体薄膜及
び第２のアモルファス誘電体薄膜の形成に用いるスパッ
タターゲットのストロンチウム／チタン比は、０．５以
上０．８以下であることが好ましい。また、多結晶誘電
体薄膜の形成に用いるスパッタターゲットのストロンチ
ウム／チタン比は、０．９以上１．１以下であることが
好ましい。
の製造方法において、第１のアモルファス誘電体薄膜及
び第２のアモルファス誘電体薄膜の形成に用いるスパッ
タターゲットのストロンチウム／チタン比は、０．５以
上０．８以下であることが好ましい。また、多結晶誘電
体薄膜の形成に用いるスパッタターゲットのストロンチ
ウム／チタン比は、０．９以上１．１以下であることが
好ましい。
【００１５】本発明による作用について、酸化物誘電体
材料であるチタン酸ストロンチウム（ＳｒＴｉＯ3（以
下、ＳＴＯと称す））を例にして、更に詳細に以下に説
明する。
材料であるチタン酸ストロンチウム（ＳｒＴｉＯ3（以
下、ＳＴＯと称す））を例にして、更に詳細に以下に説
明する。
【００１６】アモルファスＳｒＴｉＯ3誘電体薄膜は、
結晶格子を形成していないので、格子点が存在せず、従
って明確な酸素空孔点というものは存在しない。このた
めに、酸素空孔がアモルファスＳｒＴｉＯ3誘電体薄膜
中では極めて移動しにくい。
結晶格子を形成していないので、格子点が存在せず、従
って明確な酸素空孔点というものは存在しない。このた
めに、酸素空孔がアモルファスＳｒＴｉＯ3誘電体薄膜
中では極めて移動しにくい。
【００１７】ところが、アモルファスＳｒＴｉＯ3誘電
体薄膜は誘電率が１０〜２０程度と低いため、これ単体
では誘電率が不十分である。したがって、本発明では、
多結晶ＳｒＴｉＯ3誘電体薄膜の上下に、極めて薄いア
モルファスＳｒＴｉＯ3誘電体薄膜を形成して、このア
モルファスＳｒＴｉＯ3誘電体薄膜を酸素空孔の移動、
注入のバリアとしている。
体薄膜は誘電率が１０〜２０程度と低いため、これ単体
では誘電率が不十分である。したがって、本発明では、
多結晶ＳｒＴｉＯ3誘電体薄膜の上下に、極めて薄いア
モルファスＳｒＴｉＯ3誘電体薄膜を形成して、このア
モルファスＳｒＴｉＯ3誘電体薄膜を酸素空孔の移動、
注入のバリアとしている。
【００１８】また、アモルファスＳｒＴｉＯ3誘電体薄
膜と多結晶ＳｒＴｉＯ3誘電体薄膜との界面には、多結
晶ＳｒＴｉＯ3誘電体薄膜とその電極として通常よく用
いられる白金電極との界面と比較して、低誘電率層が形
成されにくいので、アモルファスＳｒＴｉＯ3誘電体薄
膜と多結晶ＳｒＴｉＯ3誘電体薄膜との積層による積層
膜全体としての誘電率の低下が抑えられる。
膜と多結晶ＳｒＴｉＯ3誘電体薄膜との界面には、多結
晶ＳｒＴｉＯ3誘電体薄膜とその電極として通常よく用
いられる白金電極との界面と比較して、低誘電率層が形
成されにくいので、アモルファスＳｒＴｉＯ3誘電体薄
膜と多結晶ＳｒＴｉＯ3誘電体薄膜との積層による積層
膜全体としての誘電率の低下が抑えられる。
【００１９】以上のことから、アモルファス誘電体薄膜
の膜厚としては、上記の機能を果たすためには１０ｎｍ
以上必要であり、また、３０ｎｍより厚くしても上記の
機能が向上することなく逆に誘電体薄膜の積層膜全体と
しての誘電率を低下させるので、１０ｎｍ以上３０ｎｍ
以下とするものである。
の膜厚としては、上記の機能を果たすためには１０ｎｍ
以上必要であり、また、３０ｎｍより厚くしても上記の
機能が向上することなく逆に誘電体薄膜の積層膜全体と
しての誘電率を低下させるので、１０ｎｍ以上３０ｎｍ
以下とするものである。
【００２０】また、多結晶誘電体薄膜の膜厚について、
多結晶誘電体薄膜の誘電率，面積，膜厚のそれぞれを
ε，Ｓ，ｄとし、真空中の誘電率をε0とすると、その
ときのキャパシタ容量Ｃは、下記式のように表される。
多結晶誘電体薄膜の誘電率，面積，膜厚のそれぞれを
ε，Ｓ，ｄとし、真空中の誘電率をε0とすると、その
ときのキャパシタ容量Ｃは、下記式のように表される。
【００２１】ε0εＳ／ｄ この式から、多結晶誘電体薄膜の膜厚ｄが厚くなると、
キャパシタ容量Ｃが小さくなるので、２００ｎｍ程度が
好ましいものである。
キャパシタ容量Ｃが小さくなるので、２００ｎｍ程度が
好ましいものである。
【００２２】また、本発明の誘電体薄膜キャパシタ素子
においてアモルファスＳｒＴｉＯ3誘電体薄膜のＳｒ／
Ｔｉ比を０．５以上０．８以下が好ましい、又は本発明
の誘電体薄膜キャパシタ素子の製造方法においてアモル
ファスＳｒＴｉＯ3誘電体薄膜形成に用いるスパッタタ
ーゲットのＳｒ／Ｔｉ比を０．５以上０．８以下が好ま
しいとしたのは、アモルファスＳｒＴｉＯ3誘電体薄膜
中の酸化チタンを多くするためである。これは、酸化チ
タンが多く含む方が、耐圧、絶縁性優れた誘電体薄膜を
得られるからである。
においてアモルファスＳｒＴｉＯ3誘電体薄膜のＳｒ／
Ｔｉ比を０．５以上０．８以下が好ましい、又は本発明
の誘電体薄膜キャパシタ素子の製造方法においてアモル
ファスＳｒＴｉＯ3誘電体薄膜形成に用いるスパッタタ
ーゲットのＳｒ／Ｔｉ比を０．５以上０．８以下が好ま
しいとしたのは、アモルファスＳｒＴｉＯ3誘電体薄膜
中の酸化チタンを多くするためである。これは、酸化チ
タンが多く含む方が、耐圧、絶縁性優れた誘電体薄膜を
得られるからである。
【００２３】一方、本発明の誘電体薄膜キャパシタ素子
において多結晶ＳｒＴｉＯ3誘電体薄膜のＳｒ／Ｔｉ比
を０．９以上１．１以下が好ましい、又は本発明の誘電
体薄膜キャパシタ素子の製造方法においてアモルファス
ＳｒＴｉＯ3誘電体薄膜形成に用いるスパッタターゲッ
トのＳｒ／Ｔｉ比を０．９以上１．１以下が好ましいと
したのは、高い誘電率を得るとともに、リーク電流を低
く抑えられるからである。多結晶ＳｒＴｉＯ3誘電体薄
膜において、例えば、アモルファスＳｒＴｉＯ3誘電体
薄膜と同様に、Ｓｒ／Ｔｉ比を０．５以上０．８以下で
あると、結晶化が十分に行われなく、高い誘電率を得る
ことができない。
において多結晶ＳｒＴｉＯ3誘電体薄膜のＳｒ／Ｔｉ比
を０．９以上１．１以下が好ましい、又は本発明の誘電
体薄膜キャパシタ素子の製造方法においてアモルファス
ＳｒＴｉＯ3誘電体薄膜形成に用いるスパッタターゲッ
トのＳｒ／Ｔｉ比を０．９以上１．１以下が好ましいと
したのは、高い誘電率を得るとともに、リーク電流を低
く抑えられるからである。多結晶ＳｒＴｉＯ3誘電体薄
膜において、例えば、アモルファスＳｒＴｉＯ3誘電体
薄膜と同様に、Ｓｒ／Ｔｉ比を０．５以上０．８以下で
あると、結晶化が十分に行われなく、高い誘電率を得る
ことができない。
【００２４】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して説明する。図１は、本発明の第１の
実施形態の誘電体薄膜キャパシタ素子の概略構造を示す
要部断面図である。図１に示すように、この誘電体薄膜
キャパシタ素子は、ｎ型シリコン基板１上に、シリコン
熱酸化膜２、Ｔａ（タンタル）接着層３、Ｐｔ下部電極
層４、第１のアモルファスＳｒＴｉＯ3誘電体薄膜５、
多結晶ＳｒＴｉＯ3誘電体薄膜６、第２のアモルファス
ＳｒＴｉＯ3誘電体薄膜７、Ｐｔ上部電極層８が、それ
ぞれ順次形成されているものである。
て、図面を参照して説明する。図１は、本発明の第１の
実施形態の誘電体薄膜キャパシタ素子の概略構造を示す
要部断面図である。図１に示すように、この誘電体薄膜
キャパシタ素子は、ｎ型シリコン基板１上に、シリコン
熱酸化膜２、Ｔａ（タンタル）接着層３、Ｐｔ下部電極
層４、第１のアモルファスＳｒＴｉＯ3誘電体薄膜５、
多結晶ＳｒＴｉＯ3誘電体薄膜６、第２のアモルファス
ＳｒＴｉＯ3誘電体薄膜７、Ｐｔ上部電極層８が、それ
ぞれ順次形成されているものである。
【００２５】なお、図１に示した構造は、あくまでも、
後述する本実施形態による誘電体薄膜素子の基本的な電
気特性を評価するためのものであり、本発明による誘電
体薄膜素子の構造がこれに限定されるものでなく、実際
には、ＤＲＡＭやＭＭＩＣ等の様々なメモリ素子に適宜
自由な設計で用いられるものである。
後述する本実施形態による誘電体薄膜素子の基本的な電
気特性を評価するためのものであり、本発明による誘電
体薄膜素子の構造がこれに限定されるものでなく、実際
には、ＤＲＡＭやＭＭＩＣ等の様々なメモリ素子に適宜
自由な設計で用いられるものである。
【００２６】次いで、本実施形態の誘電体薄膜素子の製
造方法について説明する。まず、ｎ型シリコン基板１の
表面に、絶縁層として、膜厚２００ｎｍのシリコン熱酸
化膜２を熱酸化法により形成し、続いて、このシリコン
熱酸化膜２上に膜厚３０ｎｍのＴｉ接着層３と、膜厚２
００ｎｍのＰｔ下部電極層４とを、ＤＣスパッタリング
法により順次形成する。
造方法について説明する。まず、ｎ型シリコン基板１の
表面に、絶縁層として、膜厚２００ｎｍのシリコン熱酸
化膜２を熱酸化法により形成し、続いて、このシリコン
熱酸化膜２上に膜厚３０ｎｍのＴｉ接着層３と、膜厚２
００ｎｍのＰｔ下部電極層４とを、ＤＣスパッタリング
法により順次形成する。
【００２７】次に、このようにして形成したＰｔ下部電
極層４上に、膜厚１０〜３０ｎｍの第１のアモルファス
ＳｒＴｉＯ3誘電体薄膜５、膜厚２００〜３００ｎｍの
多結晶ＳｒＴｉＯ3誘電体薄膜６、膜厚１０〜３０ｎｍ
の第２のアモルファスＳｒＴｉＯ3誘電体薄膜７のそれ
ぞれをスパッタ法により順次形成する。この誘電体薄膜
の成膜工程を説明する。
極層４上に、膜厚１０〜３０ｎｍの第１のアモルファス
ＳｒＴｉＯ3誘電体薄膜５、膜厚２００〜３００ｎｍの
多結晶ＳｒＴｉＯ3誘電体薄膜６、膜厚１０〜３０ｎｍ
の第２のアモルファスＳｒＴｉＯ3誘電体薄膜７のそれ
ぞれをスパッタ法により順次形成する。この誘電体薄膜
の成膜工程を説明する。
【００２８】本実施形態において、第１のアモルファス
ＳｒＴｉＯ3誘電体薄膜５及び第２のアモルファスＳｒ
ＴｉＯ3誘電体薄膜７の形成に用いたスパッタターゲッ
トは、チタン酸ストロンチウム粉体に、不純物として、
Ｆｅ（鉄）１０ｐｐｍ以下、Ｎａ（ナトリウム）１０ｐ
ｐｍ以下、Ｃａ（カルシウム）１０ｐｐｍ以下、Ａｌ
（アルミニウム）１ｐｐｍ以下、Ｓｉ（シリコン）１ｐ
ｐｍ以下を含有したものである。そして、第１のアモル
ファスＳｒＴｉＯ3誘電体薄膜５の成膜条件は、成膜室
内に酸素１０ｃｃｍを導入して、成膜室内の圧力を２Ｐ
ａに保ち、基板温度を３４０℃として、スパッタパワー
２００Ｗで、ＲＦスパッタ法により成膜するものであ
る。なお、本実施形態では、第１のアモルファスＳｒＴ
ｉＯ3誘電体薄膜５として、１０ｎｍ形成した。
ＳｒＴｉＯ3誘電体薄膜５及び第２のアモルファスＳｒ
ＴｉＯ3誘電体薄膜７の形成に用いたスパッタターゲッ
トは、チタン酸ストロンチウム粉体に、不純物として、
Ｆｅ（鉄）１０ｐｐｍ以下、Ｎａ（ナトリウム）１０ｐ
ｐｍ以下、Ｃａ（カルシウム）１０ｐｐｍ以下、Ａｌ
（アルミニウム）１ｐｐｍ以下、Ｓｉ（シリコン）１ｐ
ｐｍ以下を含有したものである。そして、第１のアモル
ファスＳｒＴｉＯ3誘電体薄膜５の成膜条件は、成膜室
内に酸素１０ｃｃｍを導入して、成膜室内の圧力を２Ｐ
ａに保ち、基板温度を３４０℃として、スパッタパワー
２００Ｗで、ＲＦスパッタ法により成膜するものであ
る。なお、本実施形態では、第１のアモルファスＳｒＴ
ｉＯ3誘電体薄膜５として、１０ｎｍ形成した。
【００２９】そして、多結晶ＳｒＴｉＯ3誘電体薄膜６
の形成に用いたスパッタターゲットは、チタン酸ストロ
ンチウム粉体に、不純物として、Ｂａ（バリウム）３９
ｐｐｍ以下、Ｚｒ（ジルコン）１５ｐｐｍ以下、Ｃａ
（カルシウム）３ｐｐｍ以下、Ｆｅ（鉄）１ｐｐｍ以下
を含有したものである。そして、多結晶ＳｒＴｉＯ3誘
電体薄膜６の成膜条件は、成膜室内に酸素１０ｃｃｍを
導入して、成膜室内の圧力を２Ｐａに保ち、基板温度を
３４０℃として、スパッタパワー２００Ｗで、ＲＦスパ
ッタ法により成膜するものである。なお、本実施形態で
は、多結晶ＳｒＴｉＯ3誘電体薄膜５として、２００ｎ
ｍ形成した。
の形成に用いたスパッタターゲットは、チタン酸ストロ
ンチウム粉体に、不純物として、Ｂａ（バリウム）３９
ｐｐｍ以下、Ｚｒ（ジルコン）１５ｐｐｍ以下、Ｃａ
（カルシウム）３ｐｐｍ以下、Ｆｅ（鉄）１ｐｐｍ以下
を含有したものである。そして、多結晶ＳｒＴｉＯ3誘
電体薄膜６の成膜条件は、成膜室内に酸素１０ｃｃｍを
導入して、成膜室内の圧力を２Ｐａに保ち、基板温度を
３４０℃として、スパッタパワー２００Ｗで、ＲＦスパ
ッタ法により成膜するものである。なお、本実施形態で
は、多結晶ＳｒＴｉＯ3誘電体薄膜５として、２００ｎ
ｍ形成した。
【００３０】また、第２のアモルファスＳｒＴｉＯ3誘
電体薄膜７の成膜条件は、上記第１のアモルファスＳｒ
ＴｉＯ3誘電体薄膜成膜時と全く同様のものである。な
お、本実施形態では、第２のアモルファスＳｒＴｉＯ3
誘電体薄膜７として、１０ｎｍ形成した。
電体薄膜７の成膜条件は、上記第１のアモルファスＳｒ
ＴｉＯ3誘電体薄膜成膜時と全く同様のものである。な
お、本実施形態では、第２のアモルファスＳｒＴｉＯ3
誘電体薄膜７として、１０ｎｍ形成した。
【００３１】そして、第２のアモルファスＳｒＴｉＯ3
誘電体薄膜７の成膜後、最後に酸素雰囲気中で、基板加
熱温度３４０℃から、冷却速度約３℃／分で室温まで冷
却した。
誘電体薄膜７の成膜後、最後に酸素雰囲気中で、基板加
熱温度３４０℃から、冷却速度約３℃／分で室温まで冷
却した。
【００３２】次に、本実施形態の誘電体薄膜キャパシタ
素子の電気特性を評価するために、図１に示すように、
第２のアモルファスＳｒＴｉＯ3誘電体薄膜７上に、Ｐ
ｔ上部電極層８を、直径１００μｍの円形、膜厚１００
ｎｍで真空蒸着法により形成する。
素子の電気特性を評価するために、図１に示すように、
第２のアモルファスＳｒＴｉＯ3誘電体薄膜７上に、Ｐ
ｔ上部電極層８を、直径１００μｍの円形、膜厚１００
ｎｍで真空蒸着法により形成する。
【００３３】なお、基板、絶縁層、接着層、及び電極層
のそれぞれの材料、膜厚、形成方法等については、本発
明が本実施形態に限定されるものではない。
のそれぞれの材料、膜厚、形成方法等については、本発
明が本実施形態に限定されるものではない。
【００３４】また、比較例として、本実施形態と同様に
Ｐｔ上下電極層４，８間に、上記第１のアモルファスＳ
ｒＴｉＯ3誘電体薄膜５及び第２のアモルファスＳｒＴ
ｉＯ3誘電体薄膜７と同様にアモルファスＳｒＴｉＯ3誘
電体薄膜を膜厚２２０ｎｍ単層で形成した比較例１と、
上記多結晶ＳｒＴｉＯ3誘電体薄膜６と同様に多結晶Ｓ
ｒＴｉＯ3誘電体薄膜を膜厚２２０ｎｍ単層で形成した
比較例２も作製した。
Ｐｔ上下電極層４，８間に、上記第１のアモルファスＳ
ｒＴｉＯ3誘電体薄膜５及び第２のアモルファスＳｒＴ
ｉＯ3誘電体薄膜７と同様にアモルファスＳｒＴｉＯ3誘
電体薄膜を膜厚２２０ｎｍ単層で形成した比較例１と、
上記多結晶ＳｒＴｉＯ3誘電体薄膜６と同様に多結晶Ｓ
ｒＴｉＯ3誘電体薄膜を膜厚２２０ｎｍ単層で形成した
比較例２も作製した。
【００３５】上記のようにして作製した本実施形態の誘
電体薄膜キャパシタ素子について、図１に示すように、
Ｐｔ上部電極層８とＰｔ下部電極層４との間に電界９を
印加して、誘電率及びリーク電流密度を測定した結果
を、上記比較例１及び比較例２の測定結果と共に、表１
に示す。
電体薄膜キャパシタ素子について、図１に示すように、
Ｐｔ上部電極層８とＰｔ下部電極層４との間に電界９を
印加して、誘電率及びリーク電流密度を測定した結果
を、上記比較例１及び比較例２の測定結果と共に、表１
に示す。
【００３６】
【表１】
【００３７】なお、表１において、ＳｒＴｉＯ3をＳＴ
Ｏと称しており、アモルファス誘電体膜ＳＴＯ／多結晶
誘電体膜ＳＴＯ／アモルファス誘電体膜ＳＴＯは本実施
形態を、アモルファス誘電体膜ＳＴＯは比較例１を、多
結晶誘電体膜ＳＴＯは比較例２を示している。また、誘
電率の測定条件は、２５℃において変調周波数１０ｋＨ
ｚ、印加電圧０．１Ｖで行ったものである。
Ｏと称しており、アモルファス誘電体膜ＳＴＯ／多結晶
誘電体膜ＳＴＯ／アモルファス誘電体膜ＳＴＯは本実施
形態を、アモルファス誘電体膜ＳＴＯは比較例１を、多
結晶誘電体膜ＳＴＯは比較例２を示している。また、誘
電率の測定条件は、２５℃において変調周波数１０ｋＨ
ｚ、印加電圧０．１Ｖで行ったものである。
【００３８】表１から、誘電率については、本実施形態
（アモルファス誘電体膜ＳＴＯ／多結晶誘電体膜ＳＴＯ
／アモルファス誘電体膜ＳＴＯ）が１２０であるのに対
して、比較例１（アモルファス誘電体膜ＳＴＯ）が２
０、比較例２（多結晶誘電体膜ＳＴＯ）が１５０となっ
た。すなわち、本実施形態の誘電率は、多結晶誘電体薄
膜単層から成る比較例２より若干低い値となるものの、
アモルファス誘電体薄膜単層から成る比較例１よりもは
るかに高い、充分に高い良好な値を示した。一方、リー
ク電流密度については、印加電圧１０Ｖ及び２０Ｖのそ
れぞれにおいて、本実施形態、比較例１、及び比較例２
のいずれも、１０-8Ａ／ｃｍ2台の良好な値を示した。
（アモルファス誘電体膜ＳＴＯ／多結晶誘電体膜ＳＴＯ
／アモルファス誘電体膜ＳＴＯ）が１２０であるのに対
して、比較例１（アモルファス誘電体膜ＳＴＯ）が２
０、比較例２（多結晶誘電体膜ＳＴＯ）が１５０となっ
た。すなわち、本実施形態の誘電率は、多結晶誘電体薄
膜単層から成る比較例２より若干低い値となるものの、
アモルファス誘電体薄膜単層から成る比較例１よりもは
るかに高い、充分に高い良好な値を示した。一方、リー
ク電流密度については、印加電圧１０Ｖ及び２０Ｖのそ
れぞれにおいて、本実施形態、比較例１、及び比較例２
のいずれも、１０-8Ａ／ｃｍ2台の良好な値を示した。
【００３９】次に、本実施形態の誘電体薄膜キャパシタ
素子について、図１に示すように、Ｐｔ上部電極層８と
Ｐｔ下部電極層４との間に電界９を印加して、リーク電
流密度の高温走行試験を測定した結果を、比較例１及び
比較例２の測定結果と共に、図２に示す。なお、このと
きの測定条件として、温度を１００℃に保持して、印加
電圧が直流１０Ｖで行ったものである。また、図２にお
いて、ＳｒＴｉＯ3をＳＴＯと称しており、アモルファ
ス誘電体薄膜ＳＴＯ／多結晶誘電体薄膜ＳＴＯ／アモル
ファス誘電体薄膜膜ＳＴＯは本実施形態を、アモルファ
ス誘電体薄膜ＳＴＯは比較例１を、多結晶誘電体薄膜Ｓ
ＴＯは比較例２を示している。
素子について、図１に示すように、Ｐｔ上部電極層８と
Ｐｔ下部電極層４との間に電界９を印加して、リーク電
流密度の高温走行試験を測定した結果を、比較例１及び
比較例２の測定結果と共に、図２に示す。なお、このと
きの測定条件として、温度を１００℃に保持して、印加
電圧が直流１０Ｖで行ったものである。また、図２にお
いて、ＳｒＴｉＯ3をＳＴＯと称しており、アモルファ
ス誘電体薄膜ＳＴＯ／多結晶誘電体薄膜ＳＴＯ／アモル
ファス誘電体薄膜膜ＳＴＯは本実施形態を、アモルファ
ス誘電体薄膜ＳＴＯは比較例１を、多結晶誘電体薄膜Ｓ
ＴＯは比較例２を示している。
【００４０】図２によれば、表１にも示したようにリー
ク電流密度Ｊ（図２の縦軸）の初期値は、１０×-8Ａ／
ｃｍ2台の良好な値を示している。そして、走行時間
（図２の横軸）が増すと、本実施形態（アモルファス誘
電体薄膜ＳＴＯ／多結晶誘電体薄膜ＳＴＯ／アモルファ
ス誘電体薄膜膜ＳＴＯ）及びアモルファス誘電体薄膜単
層から成る比較例１（アモルファス誘電体薄膜ＳＴＯ）
では１０００時間まで抵抗劣化が全く観察されなかった
のに対して、多結晶誘電体薄膜単層から成る比較例２
（多結晶誘電体薄膜ＳＴＯ）では５〜６時間程度から抵
抗劣化が起こり十数時間で１０-6台まで劣化した。
ク電流密度Ｊ（図２の縦軸）の初期値は、１０×-8Ａ／
ｃｍ2台の良好な値を示している。そして、走行時間
（図２の横軸）が増すと、本実施形態（アモルファス誘
電体薄膜ＳＴＯ／多結晶誘電体薄膜ＳＴＯ／アモルファ
ス誘電体薄膜膜ＳＴＯ）及びアモルファス誘電体薄膜単
層から成る比較例１（アモルファス誘電体薄膜ＳＴＯ）
では１０００時間まで抵抗劣化が全く観察されなかった
のに対して、多結晶誘電体薄膜単層から成る比較例２
（多結晶誘電体薄膜ＳＴＯ）では５〜６時間程度から抵
抗劣化が起こり十数時間で１０-6台まで劣化した。
【００４１】以上のことから、本実施形態のアモルファ
ス誘電体薄膜ＳＴＯ／多結晶誘電体薄膜ＳＴＯ／アモル
ファス誘電体薄膜膜ＳＴＯの積層構造のものでは、誘電
率が充分に高く、しかも高温通電において通電時間に伴
うリーク電流の増大を抑制しキャパシタの抵抗劣化が起
こらないという、非常に優れた誘電体薄膜キャパシタ素
子を実現できた。
ス誘電体薄膜ＳＴＯ／多結晶誘電体薄膜ＳＴＯ／アモル
ファス誘電体薄膜膜ＳＴＯの積層構造のものでは、誘電
率が充分に高く、しかも高温通電において通電時間に伴
うリーク電流の増大を抑制しキャパシタの抵抗劣化が起
こらないという、非常に優れた誘電体薄膜キャパシタ素
子を実現できた。
【００４２】なお、上記実施形態では、誘電体薄膜材料
としてＳｒＴｉＯ3用いたが、これに限定されるもので
はなく、ストロンチウム及びチタンを含有する酸化物材
料から成るものであれば良く、（Ｂａ，Ｓｒ）ＴｉＯ3
を用いても同様の効果が得られた。
としてＳｒＴｉＯ3用いたが、これに限定されるもので
はなく、ストロンチウム及びチタンを含有する酸化物材
料から成るものであれば良く、（Ｂａ，Ｓｒ）ＴｉＯ3
を用いても同様の効果が得られた。
【００４３】
【発明の効果】以上のように、本発明の誘電体薄膜キャ
パシタ素子によれば、充分に高い誘電率を示し、かつ、
リーク電流が低く、直流印加電圧で１０００時間高温動
作しても低いリーク電流を維持して絶縁性がほとんど劣
化しない、優れた素子を実現することが可能となる。
パシタ素子によれば、充分に高い誘電率を示し、かつ、
リーク電流が低く、直流印加電圧で１０００時間高温動
作しても低いリーク電流を維持して絶縁性がほとんど劣
化しない、優れた素子を実現することが可能となる。
【００４４】また、本発明の誘電体薄膜キャパシタ素子
の製造方法によれば、上記のような素子を生産性に優れ
たスパッタ法により、容易に製造することができる。
の製造方法によれば、上記のような素子を生産性に優れ
たスパッタ法により、容易に製造することができる。
【００４５】従って、本発明をＭＭＩＣやＤＲＡＭ等の
キャパシタへ応用すれば、素子特性に優れ、かつより高
信頼性を達成することが可能となる。
キャパシタへ応用すれば、素子特性に優れ、かつより高
信頼性を達成することが可能となる。
【図１】本発明による実施形態である誘電体薄膜キャパ
シタ素子の概略構造を示す要部断面図である。
シタ素子の概略構造を示す要部断面図である。
【図２】本発明による実施形態（アモルファス誘電体薄
膜ＳＴＯ／多結晶誘電体薄膜ＳＴＯ／アモルファス誘電
体薄膜膜ＳＴＯ）、比較例１（アモルファス誘電体薄膜
ＳＴＯ）、及び比較例２（多結晶誘電体薄膜ＳＴＯ）に
ついてのリーク電流密度の信頼性走行試験の測定結果を
示すグラフである。
膜ＳＴＯ／多結晶誘電体薄膜ＳＴＯ／アモルファス誘電
体薄膜膜ＳＴＯ）、比較例１（アモルファス誘電体薄膜
ＳＴＯ）、及び比較例２（多結晶誘電体薄膜ＳＴＯ）に
ついてのリーク電流密度の信頼性走行試験の測定結果を
示すグラフである。
１ ｎ型シリコン基板 ２ シリコン熱酸化膜 ３ Ｔａ接着層 ４ Ｐｔ下部電極層 ５ 第１のアモルファス誘電体薄膜 ６ 多結晶誘電体薄膜 ７ 第２のアモルファス誘電体薄膜 ８ Ｐｔ上部電極層
フロントページの続き (72)発明者 大谷 昇 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内
Claims (7)
- 【請求項１】 基板上に下部電極と誘電体薄膜と上部電
極とが順次形成されて構成される誘電体薄膜キャパシタ
素子において、 前記誘電体薄膜が酸化物材料から成る第１のアモルファ
ス誘電体薄膜と酸化物材料から成る多結晶誘電体薄膜と
酸化物材料から成る第２のアモルファス誘電体薄膜とが
順次形成されて成り、前記第１のアモルファス誘電体薄
膜及び前記第２のアモルファス誘電体薄膜の膜厚が１０
ｎｍ以上３０ｎｍ以下であることを特徴とする誘電体薄
膜キャパシタ素子。 - 【請求項２】 前記第１のアモルファス誘電体薄膜、前
記多結晶誘電体薄膜、及び前記第２のアモルファス誘電
体薄膜がストロンチウム及びチタンを含有する酸化物材
料から成ることを特徴とする請求項１に記載の誘電体薄
膜キャパシタ素子。 - 【請求項３】 前記第１のアモルファス誘電体薄膜及び
第２のアモルファス誘電体薄膜はストロンチウム／チタ
ン比が０．５以上０．８以下のチタン酸ストロンチウム
から成ることを特徴とする請求項２に記載の誘電体薄膜
キャパシタ素子。 - 【請求項４】 前記多結晶誘電体薄膜はストロンチウム
／チタン比が０．９以上１．１以下のチタン酸ストロン
チウムから成ることを特徴とする請求項２又は３に記載
の誘電体薄膜キャパシタ素子。 - 【請求項５】 基板上に下部電極と誘電体薄膜と上部電
極とを順次形成する誘電体薄膜キャパシタ素子の製造方
法において、 前記誘電体薄膜として、チタン酸ストロンチウムから成
る第１のアモルファス誘電体薄膜、チタン酸ストロンチ
ウムから成る多結晶誘電体薄膜、及びチタン酸ストロン
チウムから成る第２のアモルファス誘電体薄膜をスパッ
タ法により順次形成し、 スパッタターゲットとして、前記第１のアモルファス誘
電体薄膜及び前記第２のアモルファス誘電体薄膜の形成
には主成分がチタン酸ストロンチウムでＦｅ，Ｎａ，Ｃ
ａ，Ａｌ，及びＳｉの不純物を含有するターゲットを用
い、前記多結晶誘電体薄膜の形成には主成分がチタン酸
ストロンチウム粉末でＦｅ，Ｎａ，Ｃａ，Ａｌ，及びＳ
ｉの不純物を含有するターゲットを用いることを特徴と
する誘電体薄膜キャパシタ素子の製造方法。 - 【請求項６】 前記第１のアモルファス誘電体薄膜及び
前記第２のアモルファス誘電体薄膜の形成に用いるスパ
ッタターゲットのストロンチウム／チタン比が０．５以
上０．８以下であることを特徴とする請求項５に記載の
誘電体薄膜キャパシタ素子の製造方法。 - 【請求項７】 前記多結晶誘電体薄膜の形成に用いるス
パッタターゲットのストロンチウム／チタン比が０．９
以上１．１以下であることを特徴とする請求項５又は６
に記載の誘電体薄膜キャパシタ素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9043183A JPH10242393A (ja) | 1997-02-27 | 1997-02-27 | 誘電体薄膜キャパシタ素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9043183A JPH10242393A (ja) | 1997-02-27 | 1997-02-27 | 誘電体薄膜キャパシタ素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10242393A true JPH10242393A (ja) | 1998-09-11 |
Family
ID=12656800
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9043183A Pending JPH10242393A (ja) | 1997-02-27 | 1997-02-27 | 誘電体薄膜キャパシタ素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10242393A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003045987A (ja) * | 2001-08-02 | 2003-02-14 | Taiyo Yuden Co Ltd | 誘電体積層薄膜及びそれを利用した電子部品 |
| US7161793B2 (en) | 2002-11-14 | 2007-01-09 | Fujitsu Limited | Layer capacitor element and production process as well as electronic device |
| US7349195B2 (en) | 2002-03-25 | 2008-03-25 | Fujitsu Limited | Thin film capacitor and method for manufacturing the same |
| CN113493346A (zh) * | 2021-06-17 | 2021-10-12 | 哈尔滨理工大学 | 一种高击穿场强的储能薄膜及其制备方法 |
-
1997
- 1997-02-27 JP JP9043183A patent/JPH10242393A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003045987A (ja) * | 2001-08-02 | 2003-02-14 | Taiyo Yuden Co Ltd | 誘電体積層薄膜及びそれを利用した電子部品 |
| US7349195B2 (en) | 2002-03-25 | 2008-03-25 | Fujitsu Limited | Thin film capacitor and method for manufacturing the same |
| US7161793B2 (en) | 2002-11-14 | 2007-01-09 | Fujitsu Limited | Layer capacitor element and production process as well as electronic device |
| US7405921B2 (en) | 2002-11-14 | 2008-07-29 | Fujitsu Limited | Layer capacitor element and production process as well as electronic device |
| CN113493346A (zh) * | 2021-06-17 | 2021-10-12 | 哈尔滨理工大学 | 一种高击穿场强的储能薄膜及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6777248B1 (en) | Dielectric element and manufacturing method therefor | |
| JP4020364B2 (ja) | 金属強誘電体絶縁体半導体電界効果トランジスタおよびその製造方法 | |
| JP3171170B2 (ja) | 薄膜キャパシタおよびその製造方法 | |
| JP3628041B2 (ja) | 半導体装置の製造方法 | |
| Cheng et al. | Thickness-dependent microstructures and electrical properties of PZT films derived from sol–gel process | |
| JP2006523153A (ja) | 金属箔上におけるチタン酸バリウムストロンチウムを含む多層構造 | |
| US5907470A (en) | Dielectric thin film capacitor element | |
| JPH0625841A (ja) | 強誘電体膜の形成方法 | |
| JPH11297867A (ja) | ド―プされた金属酸化物誘電体材料を有する電子部品及びド―プされた金属酸化物誘電体材料を有する電子部品の作製プロセス | |
| CN100570899C (zh) | 半导体装置及制造该半导体装置的方法 | |
| EP1793416B1 (en) | Capacitor and method for manufacturing the same | |
| JPH10242393A (ja) | 誘電体薄膜キャパシタ素子及びその製造方法 | |
| JPH10200069A (ja) | 薄膜キャパシタ | |
| US5856242A (en) | Method of producing dielectric thin film element | |
| JP2658819B2 (ja) | 薄膜キャパシタ | |
| JPH0687490B2 (ja) | 薄膜コンデンサおよびその製造方法 | |
| JPH09260516A (ja) | 強誘電体薄膜被覆基板及びそれを用いたキャパシタ構造素子 | |
| JP3172665B2 (ja) | 誘電体薄膜キャパシタ素子及びその製造方法 | |
| JP4471668B2 (ja) | コンデンサ、そのコンデンサを用いた不揮発性記憶装置 | |
| JP2000091531A (ja) | 薄膜キャパシタ及びその製造方法 | |
| JP2001189422A (ja) | 薄膜キャパシタの製造方法 | |
| JPH09153598A (ja) | 誘電体薄膜素子の製造方法及び誘電体薄膜素子 | |
| JPH10209386A (ja) | 誘電体薄膜キャパシタ | |
| JPH09331035A (ja) | 誘電体薄膜キャパシタ素子及びその製造方法 | |
| JPH07161833A (ja) | 誘電体積層膜 |