JPH10242915A

JPH10242915A - 光送信装置

Info

Publication number: JPH10242915A
Application number: JP9042640A
Authority: JP
Inventors: Tamotsu Akashi; 保赤司; Shinichi Takeuchi; 真一竹内
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1997-02-26
Filing date: 1997-02-26
Publication date: 1998-09-11

Abstract

(57)【要約】【課題】光送信装置に関し、光出力信号のパターンジ
ッタを確実に抑圧すると共に所望のパルスデューティが
得られることを課題とする。【解決手段】入力の電気パルス信号に従い半導体発光
素子を駆動して光パルス信号を出力する光送信装置にお
いて、非発光時の半導体発光素子に一時的な逆バイアス
を加えることにより直前の発光時に素子に蓄積された残
留キャリアを強制的に除去する。従って、次の発光開始
時には、入力の電気パルス信号のデータパターン「１０
１」，「１００１」等によらず素子内の残留キャリアは
「０」となっており、パターンジッタを確実に抑圧でき
る。またパターンジッタを抑圧すれば所望のパルスデュ
ーティが簡単に得られる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は光送信装置に関し、
更に詳しくは入力の電気パルス信号に従い半導体発光素
子を駆動して光パルス信号を出力する光送信装置に関す
る。通信のマルチメディア化に伴い、複数加入者の光フ
ァイバをスターカプラによりまとめて局に収容する光通
信システムが導入されつつある。この種の通信システム
では、各端末の送信光の干渉を低減するためにレーザダ
イオード（ＬＤ）等の発光素子には高い消光比が要求さ
れるが、同時にパターンジッタの抑圧、パルスデューテ
ィの適正化が課題となる。

【０００２】

【従来の技術】図７，図８は従来技術を説明する図
（１），（２）である。図７（Ａ）は従来の光加入者方
式の構成を示す図で、図において、ＯＳＵは局側の端局
装置、ＯＮＵ１〜ＯＮＵｎは加入者側の宅内装置であ
る。光加入者方式では複数のＯＮＵ１〜ＯＮＵｎがスタ
ーカプラを介してＯＳＵに接続しており、ＯＳＵとの間
で時分割通信を行う。このため、各ＯＮＵの上り回線で
はスターカプラでバイアス光（ＬＤに閾値電流Ｉthを流
すことにより生じる光）の干渉が起こらないように、Ｌ
Ｄの無バイアス変調を行う。

【０００３】図７（Ｂ）は従来の光送信装置の構成を示
しており、図において、１は無バイアス変調方式による
ＬＤ駆動回路である。一般的なＬＤ駆動回路はＦＥＴ
（又は接合トランジスタ）による差動対（電流スイッ
チ）Ｔ１，Ｔ２のソース回路に不図示の光出力一定制御
（ＡＰＣ）に従う定電流源Ｔ３を備える。入力のデータ
信号ＤＡＴＡ＝１の時はＴ１＝ＯＦＦ，Ｔ２＝ＯＮとな
り、ＬＤが発光する。またＤＡＴＡ＝０の時はＴ１＝Ｏ
Ｎ，Ｔ２＝ＯＦＦとなり、ＬＤが消光する。消光時のＬ
Ｄにはバイアス（閾値）電流Ｉthが流されておらず無バ
イアス変調方式となっている。

【０００４】図８はＬＤ駆動回路の動作タイミングチャ
ートを示している。入力のデータ信号ＤＡＴＡは、一般
にＮＲＺ方式であり、ここにはデータパターンが「１０
１０１」の場合と「１０００１」の場合とが示されてい
る。ＤＡＴＡが最初に「０」から「１」になると、ＬＤ
にキャリアが注入され、所定の発振遅延時間△ｔの後に
ＬＤが発光する。ＬＤの発光中はＬＤのｎ型領域に少数
キャリア（ホール）が蓄積される。そしてＤＡＴＡが
「１」から「０」になると、ＬＤは消光する。この時Ｌ
Ｄの内部では上記蓄積キャリア（ホール）がＬＤのアノ
ード方向に流れ、所定の時定数で減少する。

【０００５】次にＤＡＴＡが「０」から「１」になる
と、再度ＬＤにキャリアが注入され、その時の発振遅延
時間△ｔの後にＬＤが発光する。この時の発振遅延時間
△ｔは直前の蓄積キャリアの残量によって異なる。図示
の如く、高速に変化するデータ「１０１」の場合は、残
留キャリアの存在によりその発振遅延時間△ｔ１は相対
的に短くなり、またデータ「１０００１」（又はデータ
「１００１」）の場合は、残留キャリアが無いことによ
りその発振遅延時間△ｔ２は相対的に長くなる。これに
応じて光出力信号のパルス幅（パルスデュ−ティ）が異
なってくる。この現象はパターンジッタと呼ばれ、これ
が大きいと受信品質が劣化するので、パターンジッタを
十分に抑圧する必要がある。

【０００６】従来は、図７（Ｂ）の構成によりパターン
ジッタを抑圧するものが知られている（特開平４−１２
３４８２）。図において、２は微分回路、３は半波整流
回路である。以下、図８を参照してその動作を説明す
る。入力のデータ信号ＤＡＴＡを微分回路２により微分
して、その出力から半波整流回路３により正の信号成分
を抽出する。この信号は入力のＤＡＴＡが「０」か
ら「１」に変化する時に発生するパルス信号である。こ
のパルス信号によりスイッチＴ４をＯＮにし、そのパ
ルス電流をＴ２のＬＤ駆動電流に重畳する。従って、パ
ルス信号が適正なタイミングで発生している場合は、
データパターンが「１０００１」（又は「１００１」）
の場合でも、ＤＡＴＡが「０」から「１」に変化するタ
イミングにＬＤに大き目な駆動電流が流れ、発振遅延時
間△ｔ２を小さくできる。従って、パターンジッタを抑
圧できる。

【０００７】

【発明が解決しようとする課題】しかし、上記従来の方
法では、パルス信号をＬＤ駆動電流の立ち上がり部分
に正確に合わせ込む必要がある。もしパルス信号’の
如く位相が進むと光出力信号のパルスデュ−ティが変わ
ってしまうし、またパルス信号”のように位相が遅れ
るとパターンジッタを抑圧できなくなるからである。

【０００８】また上記従来の方法では、回路製造時の素
子のばらつきを吸収するためにタイミングを合わせ込む
余分な回路構成や作業が必要となる。また一旦タイミン
グを合わせ込んでも、回路動作時の電源変動や温度変動
によりパルス信号の発生タイミングが変動してしま
う。このように従来はパターンジッタを確実（安定）に
抑圧することが困難であった。

【０００９】本発明の目的は、光出力信号のパターンジ
ッタを確実に抑圧すると共に所望のパルスデューティが
得られる光送信装置を提供することにある。

【００１０】

【課題を解決するための手段】上記の課題は例えば図１
（Ａ）の構成により解決される。即ち、本発明（１）の
光送信装置は、入力の電気パルス信号に従い半導体発光
素子（ＬＤ，ＬＥＤ）を駆動して光パルス信号を出力す
る光送信装置において、非発光時の半導体発光素子に一
時的な逆バイアスを加えることにより直前の発光時に素
子に蓄積された残留キャリアを除去するものである。

【００１１】図１（Ｂ）に動作タイミングチャートを示
す。本発明（１）によれば、半導体発光素子の発光時に
蓄積され、その後の非発光時に放出される残留キャリア
｛ｐｎ接合のｎ型領域における少数キャリア（ホー
ル）｝は、素子に一時的に加えられる逆バイアスにより
その放出が加速されるので、次の素子発光時までに確実
に除去される。従って、入力の電気パルス信号（ＤＡＴ
Ａ）の最小の消灯区間Ｔの間に残留キャリアを除去可能
であり、どのようなデータパターンが入力しても素子の
発光開始条件を同一とできる。従って、光出力信号のパ
ターンジッタを確実に抑圧できる。

【００１２】また、逆バイアスの印加タイミングは素子
の最小消灯区間Ｔの間であればこれが何処にあっても最
終的に残留キャリアを除去できるから、この印加タイミ
ングに精度を要求されない。従って、予め印加タイミン
グを最小消灯区間Ｔの中央付近に設定することが可能で
あり、こうすれば従来の様に印加タイミングを合わせ込
むための余分な回路構成を設けたり、又は印加タイミン
グの調整作業を行わなくても、回路製造時の素子のばら
つきを余裕で吸収できる。また回路動作時に電源や温度
が変動しても残留キャリアによるパターンジッタは生じ
ない。従って、パターンジッタを安定に抑圧できる。

【００１３】また本発明（２）の光送信装置は、入力の
電気パルス信号に従いレーザダイオードを発光駆動する
駆動回路と、前記電気パルス信号の後端エッジを検出し
て所定後ｄのタイミングに所定パルス幅ｗのパルス信号
ＰＳを発生するパルス発生回路と、前記パルス発生回路
のパルス信号ＰＳに従いレーザダイオードＬＤに逆方向
のパルス電圧を印加する逆バイアス回路とを備えるもの
である。

【００１４】従って、簡単な構成により入力のデータ信
号の後端エッジに同期して最小の消灯区間Ｔ内における
残留キャリアを確実に除去できる。なお、逆バイアス回
路はＬＤのカソード側のみに正のパルス電圧を加えても
良いし、又はＬＤのアノード側のみに負のパルス電圧を
加えても良いし、又はカソード及びアノード側に夫々
正，負のパルス電圧を加えても良い。

【００１５】好ましくは、本発明（３）においては、上
記本発明（２）において、入力の電気パルス信号のパル
スデューティを変更するデューティ補償回路を更に備え
る。ところで、上記本発明（２）により光出力信号のパ
ターンジッタは十分に抑圧されるが、ＬＤを発光素子と
する場合は、ＬＤの発振遅延時間△ｔのために光出力信
号のパルスデューティ（パルス幅）は狭くなる傾向にあ
る。本発明（３）によれば、更にデューティ補償回路を
備えることにより、入力のデータパターンに係わらず常
に一定となるような発振遅延時間△ｔを、簡単な構成で
一律に補償できる。

【００１６】また好ましくは、本発明（４）において
は、上記本発明（３）において、デューティ補償回路
は、入力の電気パルス信号を遅延する遅延回路ＤＬと、
該遅延回路の遅延信号と前記入力の電気パルス信号との
論理和出力を形成するゲート回路Ｏとを備える。従っ
て、簡単な構成により入力の電気パルス信号の後端部を
引き延ばし、パルスデューティを所望に補償（設定）で
きる。なお、この場合の上記パルス発生回路はデューテ
ィ補償回路の出力信号を自己の入力信号としても良い。

【００１７】また好ましくは、本発明（５）において
は、上記本発明（３）において、デューティ補償回路
は、レーザダイオードの動作環境温度を検出する温度検
出回路ＴＨと、前記温度検出回路の検出温度を光出力パ
ルスデューティの制御信号に変換する信号変換回路と、
前記信号変換回路の制御信号に従い入力の電気パルス信
号の遅延量を変化させる可変遅延回路ＰＤＬと、前記可
変遅延回路の遅延信号と前記入力の電気パルス信号との
論理和出力を形成するゲート回路Ｏとを備える。

【００１８】本発明（５）によれば、光出力信号のパタ
ーンジッタを十分に抑圧すると共に、ＬＤの動作温度が
変動しても光出力信号のパルスデューティを一定に維持
できる。従って、受信側で高い受信品質が得られる。

【００１９】

【発明の実施の形態】以下、添付図面に従って本発明に
好適なる複数の実施の形態を詳細に説明する。なお、全
図を通して同一符号は同一又は相当部分を示すものとす
る。図２は第１の実施の形態による光送信装置を説明す
る図で、ＬＤのカソード側に正のパルス信号を加える場
合を示している。図２（Ａ）はその回路図、図２（Ｂ）
は動作タイミングチャートである。

【００２０】図２（Ａ）において、１は無バイアス変調
方式によるＬＤ駆動回路、４はパルス発生回路、Ｉはイ
ンバータ回路、ＮＯはＮＯＲゲート回路、Ｃはコンデン
サ、ＬＤはレーザダイオードである。ＬＤ駆動回路１は
図７（Ｂ）の構成と同様で良い。又は図７（Ｂ）の様な
電流スイッチではなく、単一のＦＥＴ（又は接合トラン
ジスタ）からなる簡単なスイッチ回路でも良い。

【００２１】パルス発生回路４は、入力のデータ信号Ｄ
ＡＴＡと、その遅延反転信号との論理ＮＯＲ出力信号を
形成する。これによりデータ信号ＤＡＴＡの立ち下がり
エッジに同期した正のパルス信号ＰＳが得られる。これ
を具体的に言うと、入力のＤＡＴＡが「０」から「１」
に変化した時は、最終段のインバータ回路Ｉの出力が
「１」から「０」に変化する前に入力のＤＡＴＡが
「１」になるので、ＮＯＲゲート回路ＮＯの出力は
「０」のままである。一方、入力のＤＡＴＡが「１」か
ら「０」に変化した時は、最終段のインバータ回路Ｉの
出力が「０」から「１」に変化する前に入力のＤＡＴＡ
が「０」になるので、ＮＯＲゲート回路ＮＯの出力に正
のパルス信号ＰＳが得られる。

【００２２】パルス信号ＰＳのパルス幅ｗは遅延反転信
号の遅延時間で決まる。ここでは奇数個のインバータ回
路Ｉを直列接続することで所望の遅延時間を得ている。
この遅延時間はノンインバータ回路の挿抜で調整しても
良いし、また高速動作時や微妙な調整を行う場合は配線
ワイヤの長さで調整しても良い。図２（Ｂ）は上記図８
と同様にデータパターンが「１０１０１」の場合と「１
０００１」の場合とを示している。ＤＡＴＡが最初に
「０」から「１」になると、ＬＤにキャリアが注入さ
れ、所定の発振遅延時間△ｔの後にＬＤが発光する。Ｌ
Ｄの発光中はＬＤのｎ型領域に少数キャリア（ホール）
が蓄積される。またこの区間にはＮＯＲゲート回路ＮＯ
の出力＝「０」により、コンデンサＣはＬＤを介して図
示の極性でチャージされる。

【００２３】次にＤＡＴＡが「１」から「０」になる
と、ＬＤは消光する。この時ＬＤ内部では上記蓄積され
たキャリア（ホール）がアノードの方向に流れ、所定の
時定数で減少を開始する。パルス発生回路４はこのタイ
ミングに正のパルス信号ＰＳを発生する。このパルス信
号ＰＳはコンデンサＣを介してＬＤのカソード端子に加
えられ、ＬＤを一時的に逆バイアスする。この逆電界が
ｎ型領域の蓄積ホールをアノード側に追いやって蓄積キ
ャリアの減少（放出）を加速し、次にＤＡＴＡが「１」
となる前に残留キャリアが「０」となる。従って、ＤＡ
ＴＡ＝「１０１０１」の場合と、ＤＡＴＡ＝「１０００
１」（又は「１００１」）の場合とで発光開始時の条件
が同一（残留キャリアが「０」）となり、パターンジッ
タが十分に抑圧される。

【００２４】この場合に、上記残留キャリアは少なくと
もＤＡＴＡ＝「０」の最小区間Ｔの間に「０」となって
いれば良いから、パルス信号ＰＳはこの区間Ｔの間の適
当なタイミングに発生すれば良い。即ち、従来のような
正確な発生タイミングは要求されない。そこで、予めパ
ルス信号ＰＳの発生遅延時間ｄに適当な余裕を持たせて
置く事により、回路製造時の回路素子がばらついても、
又は回路動作時に電源や温度が変動しても、残留キャリ
アを確実に「０」としておくことが可能となる。従っ
て、簡単な構成により光出力信号のパターンジッタを確
実に抑圧できる。

【００２５】なお、上記適当な発生遅延時間ｄを得るに
は、パルス発生回路４の前段又は後段に適当な遅延回路
を挿入すれば良い。また、上記パルス発生回路４は他に
も様々に構成できる。例えばパルス発生回路４を微分回
路と半波整流回路とで構成しても良く、又はシングルシ
ョット回路を組み合わせて構成しても良い。

【００２６】図３は第２の実施の形態による光送信装置
を説明する図で、ＬＤのアノード側に負のパルス信号を
加える場合を示している。図３（Ａ）はその回路図、図
３（Ｂ）は動作タイミングチャートである。図３（Ａ）
において、この例のパルス発生回路４は、入力のデータ
信号ＤＡＴＡと、その遅延反転信号との論理ＯＲ出力信
号を形成する。これによりデータ信号ＤＡＴＡの立ち下
がりエッジに同期した負のパルス信号ＰＳが得られる。

【００２７】このパルス信号ＰＳはコンデンサＣを介し
てＬＤのアノード端子に加えられ、ＬＤを一時的に逆バ
イアスする。ＬＤ用の電源部に内部抵抗ｒが存在すれ
ば、ＬＤのアノード側を現在（電源電圧）よりも負側に
バイアスできる。必要なら内部抵抗ｒと直列に小さい抵
抗値の抵抗を設けても良い。また必要なら図の点線で示
す様にＬＤのカソード側に同時に正のパルス信号を印加
しても良い。

【００２８】上記いずれにしてもＬＤに加わる逆電界
（但し、正電界であっても従来より小さければ効果があ
る）がｎ型領域の蓄積ホールをより速くアノード側に追
いやって蓄積キャリアの減少（放出）を加速し、次にＤ
ＡＴＡが「１」となる前に蓄積キャリアが「０」とな
る。従って、ＤＡＴＡ＝「１０１０１」の場合と、ＤＡ
ＴＡ＝「１０００１」（又は「１００１」）の場合とで
発光開始条件が同一（残留キャリアが「０」）となり、
パターンジッタが十分に抑圧される。

【００２９】図４は第３の実施の形態による光送信装置
を説明する図で、パターンジッタの抑圧と共に光出力信
号のパルスデューティを補償する場合を示している。図
４（Ａ）はその回路図、図４（Ｂ）は動作タイミングチ
ャートである。図４（Ａ）において、５はデューティ補
償回路、ＤＬは遅延回路である。デューティ補償回路５
は、入力のデータ信号ＤＡＴＡ（図の実線で示す）と、
遅延回路ＤＬによる遅延信号（図の点線で示す）との論
理ＯＲ出力信号を形成する簡単なものである。従って、
ＬＤ駆動回路１の入力ではＤＡＴＡ＝「１」のレベルの
後端部が引き延ばされ、光出力信号のパルスデューティ
を広げられる。

【００３０】デューティ補償量は遅延回路ＤＬの遅延時
間で決まり、この遅延時間は遅延回路ＤＬを構成するゲ
ート回路の数や配線のワイヤ長等により所望に設定でき
る。図４（Ｂ）において、上記残留キャリアを「０」と
する構成により、続くＤＡＴＡ＝「１」に対応する光出
力信号は、入力のデータパターンによらずその立ち上が
り部分がＬＤの有する発振遅延特性により一律に△ｔだ
け遅れるが、その分だけＤＡＴＡ＝「１」のレベルの後
端部を一律に△ｔだけ引き延ばすことで、光出力信号の
デューティ比を入力信号と同一の５０％に補償できる。
勿論、光出力信号のパルスデューティは所望に設定でき
る。

【００３１】図５は第４の実施の形態による光送信装置
の構成を示す図で、デューティ補償回路にＬＤ動作の温
度依存性を補償する機能を付加した場合を示している。
図において、５はＬＤ動作の温度補償機能を有するデュ
ーティ補償回路、６は電圧制御型ディレイライン（可変
遅延回路）、ＤＬ１，ＤＬ２，ＤＬ４は夫々１’ｓ，
２’ｓ，４’ｓのバイナリーで重み付けされた遅延時間
を有する遅延回路、ＳＥＬは信号のセレクタ、ＲＯＭは
パルスデューティの温度補償制御用の変換テーブルを記
憶しているリードオンリメモリ、Ａ／ＤはＬＤ動作温度
のアナログ検出信号ＭＳをディジタル信号に変換するＡ
／Ｄ変換器、ＴＨはＬＤの動作環境温度を検出するサー
ミスタ、Ｒ１，Ｒ２はサーミスタＴＨと協動して検出温
度に対応する電圧信号を形成する固定抵抗（分圧抵
抗）、７はパルス信号ＰＳの発生タイミングを遅らせる
ための遅延回路（ディレイライン）である。

【００３２】図６は第４の実施の形態による光送信装置
の動作を説明する図である。図６（Ａ）はＬＤのパルス
変調特性を示している。ＬＤでは所定以上の閾値電流Ｉ
_thを流して初めてレーザ出力が得られる。ＬＤの駆動電
流と光出力との間には温度特性があり、温度上昇に伴い
閾値電流Ｉ_thは、例えば常温のＩ_th1（２０ｍＡ程度）
から高温のＩ_th2（３０ｍＡ程度）へと変化する。この
ためＬＤを有限な変化速度の駆動電流で駆動すると、温
度上昇と共に光出力信号のパルスデューティが狭くな
る。

【００３３】図６（Ｂ）はパルスデューティの温度依存
性を示している。常温におけるパルスデューティを１０
０％とした場合に、温度が上昇するとパルスデューティ
は図示の如く狭くなる傾向にある。図６（Ｃ）はデュー
ティ補償回路の温度補償特性を示している。温度上昇に
伴い、図６（Ｂ）と逆の特性でＬＤ駆動電流のパルス幅
を広げれば、常にパルスデューティを１００％の状態に
維持できる。

【００３４】図５に戻り、サーミスタＴＨはＬＤの近傍
に設けられ、ＬＤの動作環境温度を検出する。サーミス
タＴＨの温度−抵抗特性（非直線特性）は抵抗Ｒ１，Ｒ
２により調整される。サーミスタＴＨの検出温度はＡ／
Ｄ変換器により対応するディジタルデータの信号に変換
される。このディジタル温度値１ｓ〜４ｓはＲＯＭのア
ドレス端子に入力され、該ＲＯＭのデータ端子からは図
６（Ｃ）に示す様な特性のデューティ補償量の制御信号
が読み出される。

【００３５】今、例えばＬＤの常温検出時におけるＲＯ
Ｍの出力制御信号＝「２」（ＬＤの発振遅延時間△ｔに
相当）とすると、可変遅延回路におけるＳＥＬ１は遅延
無しの信号、ＳＥＬ２はＤＬ２の遅延信号、ＳＥＬ３は
遅延無しの信号を夫々選択し、トータルの遅延量はＤＬ
２の遅延時間となる。これに応じて光出力信号のパルス
幅が△ｔだけ広がり、常温時のパルスデューティを１０
０％に維持できる。またＬＤの高温検出時におけるＲＯ
Ｍの出力制御信号＝「６」とすると、可変遅延回路にお
けるＳＥＬ１は遅延無しの信号、ＳＥＬ２はＤＬ２の遅
延信号、ＳＥＬ３はＤＬ４の遅延信号を夫々選択し、ト
ータルの遅延量はＤＬ２＋ＤＬ４の遅延時間となる。こ
れに応じて光出力信号のパルス幅は更に広がり、高温時
のパルスデューティも１００％に維持できる。かくし
て、本実施の形態による光送信装置は、動作温度の変動
時においても、パターンジッタの十分に抑圧された、か
つパルスデューティが１００％の光出力信号を安定に出
力する。

【００３６】なお、上記各実施の形態による光送信装置
は、例えば入力電気信号のレベルをＥＣＬレベルとする
と、上記各論理素子、ディレイライン、電圧制御型ディ
レイライン、ＬＤ駆動回路等はいずれもＥＣＬレベルに
対応した市販品が存在し、容易に本回路を実現できる。
また、本発明は特にＬＤを無バイアス変調駆動する光送
信装置に適用して有効であるが、ＬＤをバイアス変調駆
動するような光送信装置であっても、そのバイアス電流
を常にＬＤの閾値電流Ｉ_thに一致させるように制御しな
い限り、高速通信ではパターンジッタやパルスデューテ
ィの問題は生じるので、これに適用しても有効である。

【００３７】また、上記本発明に好適なる複数の実施の
形態を述べたが、本発明思想を逸脱しない範囲内で、各
部の構成、制御、及びこれらの組合せの様々な変更が行
えることは言うまでも無い。

【００３８】

【発明の効果】以上述べた如く本発明によれば、半導体
レーザの無バイアス変調時においても光出力波形のジッ
タを十分に抑圧でき、光加入者システムのような高消光
比を要求される場合でもパターンジッタの抑圧された良
好な光信号波形を出力できる。また光出力波形のデュー
ティ劣化も抑圧され、受信部の構成を簡易化できるとい
う効果がある。

【図面の簡単な説明】

【図１】図１は本発明の原理を説明する図である。

【図２】図２は第１の実施の形態による光送信装置を説
明する図である。

【図３】図３は第２の実施の形態による光送信装置を説
明する図である。

【図４】図４は第３の実施の形態による光送信装置を説
明する図である。

【図５】図５は第４の実施の形態による光送信装置の構
成を示す図である。

【図６】図６は第４の実施の形態による光送信装置の動
作を説明する図である。

【図７】図７は従来技術を説明する図（１）である。

【図８】図８は従来技術を説明する図（２）である。

【符号の説明】

１ＬＤ駆動回路２微分回路３半波整流回路４パルス発生回路５デューティ補償回路６電圧制御型ディレイライン７遅延回路ＣコンデンサＩインバータ回路ＤＬ遅延回路ＬＤレーザダイオードＯＮＵ宅内装置ＯＳＵ端局装置ＮＯＮＯＲゲート回路ＯＯＲゲート回路ＳＥＬセレクタＴＨサーミスタ

Claims

【特許請求の範囲】

【請求項１】入力の電気パルス信号に従い半導体発光
素子を駆動して光パルス信号を出力する光送信装置にお
いて、非発光時の半導体発光素子に一時的な逆バイアス
を加えることにより直前の発光時に素子に蓄積された残
留キャリアを除去することを特徴とする光送信装置。
【請求項２】入力の電気パルス信号に従いレーザダイ
オードを発光駆動する駆動回路と、前記電気パルス信号の後端エッジを検出して所定後のタ
イミングに所定パルス幅のパルス信号を発生するパルス
発生回路と、前記パルス発生回路のパルス信号に従いレーザダイオー
ドに逆方向のパルス電圧を印加する逆バイアス回路とを
備えることを特徴とする光送信装置。
【請求項３】入力の電気パルス信号のパルスデューテ
ィを変更するデューティ補償回路を更に備えることを特
徴とする請求項２に記載の光送信装置。
【請求項４】デューティ補償回路は、入力の電気パルス信号を遅延する遅延回路と、該遅延回路の遅延信号と前記入力の電気パルス信号との
論理和出力を形成するゲート回路とを備えることを特徴
とする請求項３に記載の光送信装置。
【請求項５】デューティ補償回路は、レーザダイオードの動作環境温度を検出する温度検出回
路と、前記温度検出回路の検出温度を光出力パルスデューティ
の制御信号に変換する信号変換回路と、前記信号変換回路の制御信号に従い入力の電気パルス信
号の遅延量を変化させる可変遅延回路と、前記可変遅延回路の遅延信号と前記入力の電気パルス信
号との論理和出力を形成するゲート回路とを備えること
を特徴とする請求項３に記載の光送信装置。