JPH10247153A - Computing device control method - Google Patents

Computing device control method

Info

Publication number
JPH10247153A
JPH10247153A JP9049290A JP4929097A JPH10247153A JP H10247153 A JPH10247153 A JP H10247153A JP 9049290 A JP9049290 A JP 9049290A JP 4929097 A JP4929097 A JP 4929097A JP H10247153 A JPH10247153 A JP H10247153A
Authority
JP
Japan
Prior art keywords
arithmetic unit
output
watchdog timer
abnormal
control method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9049290A
Other languages
Japanese (ja)
Inventor
Hajime Matsuba
元 松葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamagawa Seiki Co Ltd
Original Assignee
Tamagawa Seiki Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamagawa Seiki Co Ltd filed Critical Tamagawa Seiki Co Ltd
Priority to JP9049290A priority Critical patent/JPH10247153A/en
Publication of JPH10247153A publication Critical patent/JPH10247153A/en
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【課題】 従来の演算装置制御方法においては、演算装
置の暴走等によりウォッチドックタイマから正常出力と
異常出力が繰返された場合でも演算装置の電源がオフと
ならないため、機器の異常動作を防止することが不可能
であった。 【解決手段】 本発明による演算装置制御方法において
は、演算装置(1)の暴走等によりウォッチドックタイマ
(3)から正常出力と異常出力が繰返された場合には、検
出器(10)からの検出信号(10a)により電源(5)をオフと
し、演算装置(1)を停止させて機器の異常動作を防止す
る方法である。
(57) [Problem] In a conventional arithmetic device control method, even if a normal output and an abnormal output from a watchdog timer are repeated due to runaway of the arithmetic device or the like, the power of the arithmetic device is not turned off. It was impossible to prevent the abnormal operation of. SOLUTION: In the arithmetic device control method according to the present invention, a watchdog timer is generated due to runaway of the arithmetic device (1) or the like.
If the normal output and abnormal output are repeated from (3), the power supply (5) is turned off by the detection signal (10a) from the detector (10), the arithmetic unit (1) is stopped, and the equipment malfunction This is a method of preventing operation.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、演算装置制御方法
に関し、特に、演算装置を初期化しても再スタートしな
い場合の異常状態により演算装置に接続された電子機器
等の異常動作を防止するための新規な改良に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an arithmetic unit control method, and more particularly, to preventing an abnormal operation of an electronic device or the like connected to an arithmetic unit due to an abnormal state when the arithmetic unit is not restarted even after initialization. Related to new improvements.

【0002】[0002]

【従来の技術】従来、用いられていたこの種の演算装置
制御方法としては、一般に図2で示す方法が採用されて
いる。すなわち、図2において符号1で示されるものは
CPU等からなる演算装置であり、この演算装置1に接
続されかつコントロール信号1aにより制御されるデコ
ーダ2からの一定周期出力2aはウォッチドックタイマ
(WDT)3に入力され、このウォッチドックタイマ3
は発振器4からのクロック信号4aにより駆動されてい
る。このクロック信号4aは前記演算装置1を駆動する
ためにクロック端子CLKに入力されていると共に、こ
の演算装置1には+5Vの電源5が接続されている。前
記ウォッチドックタイマ3からの正常出力H及び異常出
力Lは演算装置1のリセット端子RESETに入力され
ている。
2. Description of the Related Art Conventionally, a method shown in FIG. 2 is generally employed as this type of arithmetic device control method. In FIG. 2, reference numeral 1 denotes an arithmetic unit including a CPU and the like. A constant-cycle output 2a from a decoder 2 connected to the arithmetic unit 1 and controlled by a control signal 1a receives a watchdog timer (WDT). ) 3, this watchdog timer 3
Are driven by the clock signal 4a from the oscillator 4. The clock signal 4a is input to a clock terminal CLK for driving the arithmetic unit 1, and a + 5V power supply 5 is connected to the arithmetic unit 1. The normal output H and the abnormal output L from the watchdog timer 3 are input to a reset terminal RESET of the arithmetic unit 1.

【0003】次に、動作について述べる。まず、演算装
置1が動作中においては、動作プログラムの中に一定周
期でウォッチドックタイマをクリア処理するソフトを入
れておき、演算装置1からのアドレスAによって、デコ
ーダ2から発生する一定周期の一定周期出力2aがウォ
ッチドックタイマ3に入力され、演算装置1が正常な場
合はウォッチドックタイマ3から正常出力Hが出力され
るため演算装置1は正常動作を継続する。一方、演算装
置1の暴走又はメモリ読み込みエラー等によって前述の
クリア処理が実行されない場合は、ウォッチドックタイ
マ3から異常出力Lが出力され、この異常出力Lによっ
て演算装置1を初期化して再スタートさせる。
Next, the operation will be described. First, while the arithmetic unit 1 is operating, software for clearing the watchdog timer at a constant period is included in the operation program, and the constant A generated from the decoder 2 is generated by the address A from the arithmetic unit 1. When the periodic output 2a is input to the watchdog timer 3 and the arithmetic unit 1 is normal, the normal output H is output from the watchdog timer 3 so that the arithmetic unit 1 continues normal operation. On the other hand, if the above-described clearing process is not executed due to a runaway of the arithmetic unit 1 or a memory reading error, an abnormal output L is output from the watchdog timer 3, and the arithmetic unit 1 is initialized and restarted by the abnormal output L. .

【0004】[0004]

【発明が解決しようとする課題】従来の演算装置制御方
法は、以上のように構成されていたため、次のような課
題が存在していた。すなわち、前述のウォッチドックタ
イマからの異常出力によって演算装置1を初期化しても
再スタートしない場合、又は、再スタートしても異常が
絶えず繰返される場合は、演算装置1が正常に動作せ
ず、演算装置1によって作動を行う各種機器が異常動作
を行ってしまうことがあった。
The conventional arithmetic unit control method has the following problems because it is configured as described above. That is, if the arithmetic unit 1 is not restarted even if it is initialized by the above-mentioned abnormal output from the watchdog timer, or if the abnormality is continuously repeated even after the restart, the arithmetic unit 1 does not operate normally, Various devices operated by the arithmetic unit 1 sometimes perform abnormal operations.

【0005】本発明は、以上のような課題を解決するた
めになされたもので、特に、演算装置を初期化しても再
スタートしない場合の異常状態により演算装置に接続さ
れた電子機器等の異常動作を防止するようにした演算装
置制御方法を提供することを目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and in particular, an abnormal state of an electronic device or the like connected to an arithmetic unit due to an abnormal state when the arithmetic unit is not restarted even after initialization. An object of the present invention is to provide an arithmetic device control method that prevents operation.

【0006】[0006]

【課題を解決するための手段】本発明による演算装置制
御方法は、演算装置に接続されたデコーダからの一定周
期出力によりウォッチドックタイマをクリア処理すると
共に、前記クリア処理が行われない時に前記ウォッチド
ックタイマからの異常出力により前記演算装置を初期化
して再スタートするようにした演算装置制御方法におい
て、前記ウォッチドックタイマから異常出力と正常出力
が繰返し出力される状態を検出器により検出し、前記演
算装置への電源をオフとする方法である。
According to a method of controlling an arithmetic unit according to the present invention, a watchdog timer is cleared by a fixed period output from a decoder connected to the arithmetic unit, and the watchdog timer is cleared when the clearing process is not performed. In the arithmetic device control method, wherein the arithmetic device is initialized and restarted by an abnormal output from the dock timer, a state in which an abnormal output and a normal output are repeatedly output from the watch dock timer is detected by a detector, This is a method of turning off the power to the arithmetic device.

【0007】[0007]

【発明の実施の形態】以下、図面と共に本発明による演
算装置制御方法の好適な実施の形態について説明する。
なお、従来例と同一部分には同一符号を付し、説明す
る。図1において符号1で示されるものはCPU等から
なる演算装置であり、この演算装置1に接続されかつコ
ントロール信号1aにより制御されるデコーダ2からの
出力2aは周知のウォッチドックタイマ(WDT)3に
入力され、このウォッチドックタイマ3は発振器4から
のクロック信号4aにより駆動されている。このクロッ
ク信号4aは前記演算装置1を駆動するためにクロック
端子CLKに入力されていると共に、この演算装置1に
は+5Vの電源が接続されている。
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing a preferred embodiment of an arithmetic unit control method according to the present invention.
The same parts as those in the conventional example are denoted by the same reference numerals and will be described. In FIG. 1, reference numeral 1 denotes an arithmetic unit including a CPU and the like. An output 2a from a decoder 2 connected to the arithmetic unit 1 and controlled by a control signal 1a is a well-known watchdog timer (WDT) 3. The watchdog timer 3 is driven by a clock signal 4 a from an oscillator 4. The clock signal 4a is input to a clock terminal CLK for driving the arithmetic unit 1, and a power supply of +5 V is connected to the arithmetic unit 1.

【0008】前記ウォッチドックタイマ3の出力側には
ウォッチドックタイマ3の正常出力H及び異常出力Lを
検出するためクロック信号4aが入力された検出器10
が設けられており、この検出器10の検出信号10aは
電源5と演算装置1間に設けられたラッチングリレー1
1に接続されている。
On the output side of the watchdog timer 3, a detector 10 to which a clock signal 4a for inputting a normal output H and an abnormal output L of the watchdog timer 3 is inputted.
The detection signal 10a of the detector 10 is provided by a latching relay 1 provided between the power supply 5 and the arithmetic unit 1.
1 connected.

【0009】次に、動作について述べる。なお、正常動
作については前述の従来例と同一であるので、ここでは
省略し、異常発生の場合についてのみ説明する。前記ウ
ォッチドックタイマ3のクロック処理が演算装置1の暴
走やメモリ読み込みエラーなどで実行されない場合、ウ
ォッチドックタイマ3がクリアされないため異常出力L
が発生し、演算装置1を初期化して再スタートさせる。
前述の場合、この異常出力Lを検出器10で検出し、こ
の異常出力Lが異常出力Lを発生してから規定時間内に
正常出力Hとならない場合又は規定時間内においても正
常出力Hと異常出力Lを繰り返す場合に検出器10から
の検出信号10aによってラッチングリレー11(常時
はオン状態を保持する)をオフ状態にラッチングし、演
算装置1への電源5の供給を遮断する。従って、演算装
置1の暴走による各種機器の誤動作及び異常動作を防止
できる。
Next, the operation will be described. Since the normal operation is the same as that of the above-described conventional example, it is omitted here, and only the case where an abnormality occurs will be described. If the clock processing of the watchdog timer 3 is not executed due to a runaway of the arithmetic unit 1 or a memory read error, the watchdog timer 3 is not cleared and the abnormal output L
Occurs, the arithmetic unit 1 is initialized and restarted.
In the case described above, the abnormal output L is detected by the detector 10, and if the abnormal output L does not become the normal output H within the specified time after the occurrence of the abnormal output L, or if the normal output H and the abnormal output H When the output L is repeated, the latching relay 11 (which is always kept on) is latched off by the detection signal 10a from the detector 10, and the supply of the power supply 5 to the arithmetic unit 1 is cut off. Therefore, malfunction and abnormal operation of various devices due to runaway of the arithmetic unit 1 can be prevented.

【0010】[0010]

【発明の効果】本発明による演算装置制御方法は、以上
のように構成されているため、次のような効果を得るこ
とができる。すなわち、演算装置の暴走等によりウォッ
チドックタイマがクリア処理されず、演算装置のリセッ
トスタートが行われない場合は自動的に電源がオフとな
り、各種機器の誤動作等を未然に防止できる。
Since the arithmetic unit control method according to the present invention is configured as described above, the following effects can be obtained. That is, when the watchdog timer is not cleared due to a runaway of the arithmetic unit or the like and the reset start of the arithmetic unit is not performed, the power is automatically turned off, and malfunctions of various devices can be prevented beforehand.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による演算装置制御方法を示すブロック
図である。
FIG. 1 is a block diagram showing an arithmetic device control method according to the present invention.

【図2】従来方法を示すブロック図である。FIG. 2 is a block diagram showing a conventional method.

【符号の説明】[Explanation of symbols]

1 演算装置 2 デコーダ 2a 一定周期出力 3 ウォッチドックタイマ 5 電源 10 検出器 L 異常出力 H 正常出力 Reference Signs List 1 arithmetic unit 2 decoder 2a fixed cycle output 3 watchdog timer 5 power supply 10 detector L abnormal output H normal output

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 演算装置(1)に接続されたデコーダ(2)か
らの一定周期出力(2a)によりウォッチドックタイマ(3)
をクリア処理すると共に、前記クリア処理が行われない
時に前記ウォッチドックタイマ(3)からの異常出力(L)に
より前記演算装置(1)を初期化して再スタートするよう
にした演算装置制御方法において、前記ウォッチドック
タイマ(3)から異常出力(L)と正常出力(H)が繰返し出力
される状態を検出器(10)により検出し、前記演算装置
(1)への電源(5)をオフとすることを特徴とする演算装置
制御方法。
1. A watchdog timer (3) based on a constant period output (2a) from a decoder (2) connected to an arithmetic unit (1).
A clearing process, and when the clearing process is not performed, the calculating device (1) is initialized and restarted by an abnormal output (L) from the watchdog timer (3). A detector (10) detects a state in which an abnormal output (L) and a normal output (H) are repeatedly output from the watchdog timer (3), and
A method for controlling an arithmetic unit, comprising turning off a power supply (5) to (1).
JP9049290A 1997-03-04 1997-03-04 Computing device control method Pending JPH10247153A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9049290A JPH10247153A (en) 1997-03-04 1997-03-04 Computing device control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9049290A JPH10247153A (en) 1997-03-04 1997-03-04 Computing device control method

Publications (1)

Publication Number Publication Date
JPH10247153A true JPH10247153A (en) 1998-09-14

Family

ID=12826781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9049290A Pending JPH10247153A (en) 1997-03-04 1997-03-04 Computing device control method

Country Status (1)

Country Link
JP (1) JPH10247153A (en)

Similar Documents

Publication Publication Date Title
US5170109A (en) Method of controlling robot in event of a power failure
JP3056131B2 (en) System reset method
JP3214469B2 (en) Method and apparatus for controlling writing of flash EEPROM by microcomputer
JPH10247153A (en) Computing device control method
JP2005122424A (en) Watchdog timer
JPH08339308A (en) Digital processor
JPH08163883A (en) Motor control device
JP2805295B2 (en) Pachinko machine control device
JPH11161519A (en) Reset device
JPS6118021A (en) Data processor
JPH11203173A (en) Watch dog timer circuit
JP2832599B2 (en) Pachinko machine control device
JP3473002B2 (en) Data processing device and data processing method
JPH0519897A (en) Resetting control circuit of information processor
KR100425205B1 (en) Circuit Controlling STOP mode in Micro Controller
JPH0764675A (en) Reset circuit for microcomputer
JP2006099654A (en) Semiconductor circuit apparatus
KR100200528B1 (en) Automatic shutdown of the personal computer
JP3341165B2 (en) Programmable controller
JPH0679279B2 (en) Supervisory control device for microprocessor-applied equipment
JPH04148246A (en) Watchdog timer
JP2842846B2 (en) How to keep keyboard operation mode
JPH08179997A (en) Memory data destruction prevention circuit
JP2017004259A (en) Microcontroller
CN120407282A (en) Power supply control circuit, method, device and power supply system