JPH10247452A

JPH10247452A - 冷電子放出素子及びその製造方法

Info

Publication number: JPH10247452A
Application number: JP4817897A
Authority: JP
Inventors: Shusuke Gamo; 秀典蒲生; Toshiro Nagase; 俊郎長瀬
Original assignee: Toppan Printing Co Ltd
Current assignee: Toppan Inc
Priority date: 1997-03-03
Filing date: 1997-03-03
Publication date: 1998-09-14
Anticipated expiration: 2017-03-03
Also published as: JP3622406B2

Abstract

(57)【要約】【課題】電界放射型の冷電子放出素子のエミッタをＲＩ
Ｅ等によりその先端を尖鋭に形成でき、単結晶Ｓｉ基板
以外で大面積化が容易で且つ安価で入手できる基板を使
用でき、且つ大面積化しても基板内の素子の特性の均一
性を保てる技術を提供する。【解決手段】絶縁性基板、導電層、絶縁層及びゲート電
極が積層され、ゲート電極と絶縁層には導電層に達する
開口部が設けられ、開口部内の導電層上に、エミッタが
ゲート電極に接触しないように形成されてなり、特に、
エミッタ材料が非単結晶シリコンである冷電子放出素
子、またその製造方法である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、強電界によって電
子を放出する電界放射型の冷電子放出素子およびその製
造方法に関し、より詳しくは、光プリンタ、電子顕微
鏡、電子ビーム露光装置などの電子発生源や電子銃とし
て、あるいは照明ランプの超小型照明源として、そして
特には、平面型ディスプレイを構成できるアレイ状のＦ
ＥＡ(Field Emi-tter Array ）の電子発生源として有用
な技術である。

【０００２】

【従来の技術】従来より、電子ディスプレイデバイスと
して陰極線管が広く用いられているが、陰極線管は、電
子銃のカソードから熱電子を放出させるためにエネルギ
ー消費量が大きく、また、構造的に大きな容積を必要と
するなどの問題があった。

【０００３】このため、熱電子ではなく冷電子を利用で
きるようにして、全体としてエネルギー消費量を低減さ
せ、しかも、デバイス自体を小形化した平面型のディス
プレイが求められ、更に、近年では、そのような平面型
ディスプレイに高速応答性と高解像度とを実現すること
も強く求められている。

【０００４】このような冷電子を利用する平面型ディス
プレイの構造としては、高真空の平板セル中に、微小な
冷電子放出素子をアレイ状に配したものが有望視されて
いる。そして、そのために使用する冷電子放出素子とし
て、電界放射現象を利用した電界放射型の冷電子放出素
子が注目されている。この電界放射型の冷電子放出素子
は、物質に印加する電界の強度を上げると、その強度に
応じて物質表面のエネルギー障壁の幅が次第に狭まり、
電界強度が１０⁷Ｖ／ｃｍ以上の強電界となると、物質
中の電子がトンネル効果によりそのエネルギー障壁を突
破できるようになり、そのため物質から電子が放出され
るという現象を利用している。この場合、電場がポアッ
ソンの方程式に従うために、電子を放出する部材（エミ
ッタ）に電界が集中する部分を形成すると、比較的低い
引き出し電圧で効率的に冷電子の放出を行うことができ
る。

【０００５】このような電界放射型の冷電子放出素子の
一般的なものとしては、図４に示すように、先端が尖っ
たコーン型の冷電子放出素子を例示することができる。
この素子においては、絶縁性基板４１上の導電層４２上
に絶縁層４３及びゲート電極４４が順次積層されてお
り、その絶縁層４３及びゲート電極４４には、導電層４
２に達する開口部Ａが形成されている。そして、その開
口部Ａ内の導電層４２上には、少なくともゲート電極４
４に接触しないように、点状突起Ｐｏを有する円錐形状
（コーン型）のエミッタ４５が形成されている。

【０００６】このようなコーン型エミッタはそれらの製
法の相違によって、スピント型エミッタ(J.Vac.Sci. an
d Tech. Bll.468(1993))と、Ｓｉコーン型エミッタ(Tec
h.Dig.IVMC.,(1991)p26)とに大別されている。

【０００７】まず、スピント型エミッタを備えた冷電子
放出素子の製造例を、図５（ａ）〜図５（ｄ）を参照し
ながら説明する。

【０００８】まず、図５（ａ）に示すように、予め導電
層５２が形成された絶縁性基板５１上に、絶縁層５３及
びゲート電極５４をスパッタリング法又は真空蒸着法等
により順次成膜する。続いて、フォトリソグラフィー法
と反応性イオンエッチング（一般にいうＲＩＥであり、
いかでは単にＲＩＥと称する。）とを利用して絶縁層５
３及びゲート電極５４の一部を、導線層５２が露出する
まで円形の孔（ゲート孔）が開口するようにエッチング
する。

【０００９】次に、図５（ｂ）に示すように、斜方蒸着
によりリフトオフ材５５をゲート電極５４上にのみ形成
する。リフトオフ材５５の材料としては、Ａｌ、ＭｇＯ
等を使用している。

【００１０】続いて、図５（ｃ）に示すように、絶縁性
基板５１上に、その垂直な方向から通常の異方性蒸着に
より、エミッタ５６用の金属材料を蒸着する。このと
き、蒸着の進行につれて、ゲート孔の開口径が狭まると
同時にエミッタ配線５２上にコーン型のエミッタ５５が
自己整合的に形成される。蒸着は、最終的にゲート孔が
閉じるまで行なう。エミッタ５６の材料としては、Ｍ
ｏ、Ｎｉ等を使用している。

【００１１】最後に、図５（ｄ）に示すように、リフト
オフ材５５をエッチングにより剥離し、必要に応じてゲ
ート電極５４をパターニングする。これによりスピント
型エミッタを備えた冷電子放出素子が得られる。

【００１２】このようなスピント型エミッタは、異方性
蒸着法により自己整合的にコーン形状のエミッタが簡便
に形成できるために、エミッタ材料も広範囲に選定で
き、また、エミッタ材料が蒸着可能な材料である限り任
意の種類の基板、特に、大面積化の可能なガラス基板を
利用できるという利点を有している。

【００１３】次に、Ｓｉコーン型エミッタを備えた冷電
子放出素子の製造例を、図６（ａ）〜（ｅ）を参照しな
がら説明する。

【００１４】まず、図６（ａ）に示すように、単結晶Ｓ
ｉ基板６１を熱酸化して表面に酸化シリコン層を形成
し、その酸化シリコン層をフォトリソグラフィー法を利
用して円形にパターニングすることにより、円形のエッ
チングマスク用酸化シリコン層６２を形成する。この酸
化シリコン層６２は後述するようにリフトオフ材として
も機能する。なお、酸化シリコン層６２の径はゲート径
に相当する。

【００１５】次に、図６（ｂ）に示すように、サイドエ
ッチレートの高い条件のＲＩＥによりＳｉ基板６１をエ
ッチングし、エミッタ６３を形成する。

【００１６】続いて、図６（ｃ）に示すように、熱酸化
によりＳｉ基板６１及びエミッタ６３の表面にエミッタ
先端先鋭化用酸化シリコン層６４を形成する。この酸化
シリコン層６４の形成時に発生する応力により、酸化シ
リコン層６４の内側のエミッタ６３の先端が容易に尖鋭
化される。

【００１７】そして、図６（ｄ）に示すように、蒸着法
により絶縁膜６５、ゲート電極６６を積層する。

【００１８】最後に、図６（ｅ）に示すように、リフト
オフ材としても機能するエッチングマスク用酸化シリコ
ン層６２をエッチングによりリフトオフし、更に、エミ
ッタ６３の表面の酸化シリコン層６４をエッチング除去
する。そして必要に応じてゲート電極６６をパターニン
グする。これによりＳｉコーン型エミッタを備えた冷電
子放出素子が得られる。

【００１９】このようなＳｉコーン型エミッタは、従来
考えられる通常の物理的手法では到底得られ難い非常に
シャープな先端形状を形成できるという利点を有する。

【００２０】

【発明が解決しようとする課題】しかしながら、前記ス
ピント型エミッタの場合には、異方性蒸着法を利用して
形成されているが、蒸着中に拡散する蒸着粒子も皆無で
はないために、基板全体に対して均一な蒸着を行なうこ
とは困難であり、従って、同一基板内の複数の冷電子放
出素子の出来具合が個々にバラついてしまい、各冷電子
放出素子の特性を均一に保つことは技術的に困難である
という問題があった。この冷電子放出素子のバラツキの
傾向は、特に基板を大面積化してそれに伴いエミッタを
多数形成する場合にはとりわけ顕著となってくることか
ら、それらの特性を均一に保つことは極めて大変な問題
といえる。

【００２１】一方、前記Ｓｉコーン型エミッタの場合に
は、その形成時に異方性蒸着法を利用せずに、基板全体
に亘って均一なエッチングが可能なＲＩＥを利用するた
めに、基板内での複数の冷電子放出素子の特性の均一性
を保つことが可能である。ところが、その形成時に単結
晶Ｓｉの熱酸化処理が不可欠であることから、使用する
基板が高価な単結晶Ｓｉ基板に限定されるという問題が
あった。また、単結晶Ｓｉは、ガラス基板のように大面
積のものが入手できないために、冷電子放出素子の大面
積化が実質的には不可能といえる問題があった。

【００２２】それから、エミッタへ電界を集中させると
いう観点から、これらのコーン型エミッタの先端形状
は、できるだけ小さい曲率半径となるようにすることが
望まれるが、現状の微細加工技術では、このような理想
形状を大面積にわたって均一に形成することは、けっし
て容易ではないどころか極めて困難といえる。

【００２３】本発明は以上の従来の技術の問題点を解決
しようとするものであり、電界放射型の冷電子放出素子
のエミッタを形成する場合に、異方性蒸着を利用せず、
ＲＩＥ等の技術を利用することによってその先端を尖鋭
化させることができ、しかも、単結晶Ｓｉ基板以外であ
って大面積化が容易な基板、例えば単結晶Ｓｉ基板より
も安価で入手できるガラス基板を使用することができ、
且つ、その基板を大面積化した場合であっても基板内の
複数の冷電子放出素子の特性が均一性を保つことができ
る技術を提供することを目的とする。

【００２４】

【課題を解決するための手段】本発明者は、冷電子放出
素子のエミッタ材料として、金属や単結晶Ｓｉではなく
非単結晶、例えばアモルファスシリコンを使用すること
で、上記目的を達成できることを見出し、本発明を完成
させるに至った。即ち、アモルファスシリコンは、３５
０℃以下の低温でかつ大面積に均一に成膜が可能な材料
であり、したがって安価で大面積化の容易な基板、例え
ばガラス基板上に作製できる。さらに、アモルファスシ
リコン表面にある特定の金属、例えばＡｌ、Ａｕなどを
積層した場合、３５０℃以下の低温アニール処理を施す
と、二層の界面で低温固相反応が起き、アモルファスシ
リコン層と選択エッチングが可能な層がその表面に生成
される。したがって、アモルファスシリコンをエミッタ
材料に適用した場合、この化学反応を利用してエミッタ
の先鋭化が可能となる。

【００２５】即ち、前記課題を解決する為に本発明が提
供する手段とは、まず、請求項１に示すように、絶縁性
基板、導電層、絶縁層及びゲート電極が順次積層され、
該ゲート電極と絶縁層とには該導電層に達する開口部が
設けられ、その開口部内の該導電層上に、エミッタが該
ゲート電極に接触しないように形成されてなり、特に、
エミッタ材料が非単結晶シリコンであることを特徴とす
る冷電子放出素子である。

【００２６】さらに好ましくは、請求項２に示すよう
に、請求項１に記載の冷電子放出素子を基本構成とし
て、前記非単結晶シリコンが、アモルファスシリコンで
ある冷電子放出素子である。

【００２７】また好ましくは、請求項３に示すように、
請求項１に記載の冷電子放出素子を基本構成として、前
記非単結晶シリコンが、水素化アモルファスシリコンで
ある冷電子放出素子である。

【００２８】また好ましくは、請求項４に示すように、
請求項１に記載の冷電子放出素子を基本構成として、前
記非単結晶シリコンが、不純物をドープした水素化アモ
ルファスシリコンである冷電子放出素子である。

【００２９】さらに好ましくは、請求項５に示すよう
に、請求項１乃至４のいずれかに記載の冷電子放出素子
を基本構成として、前記絶縁性基板が、ガラス基板であ
る冷電子放出素子である。

【００３０】また好ましくは、請求項６に示すように、
絶縁性基板、導電層、絶縁層及びゲート電極が順次積層
され、該ゲート電極と絶縁層とには該導電層に達する開
口部が設けられ、その開口部内の該導電層上に、エミッ
タが該ゲート電極に接触しないように形成されてなる電
界放射型の冷電子放出素子の製造方法であって、（ａ）絶縁性基板上に導電層を形成する工程；（ｂ）該導電層上に非単結晶シリコンからなるエミッタ
層を形成する工程；（ｃ）該エミッタ層上に、円形のエッチングマスク層を
形成する工程；（ｄ）反応性イオンエッチングにより該エミッタ層を円
錐台形状に加工しつつ、導電層を露出させる工程；（ｅ）加工されたエミッタ層上にエミッタ先鋭化材料層
を形成した後にアニールし、エミッタ表面にエミッタ先
鋭化反応層を形成する工程；（ｆ）絶縁性基板のエミッタ先鋭化反応層側の表面上
に、絶縁材料とゲート電極材料とを順次積層することに
より、導電層上に絶縁層とゲート電極とを形成し、ま
た、エッチングマスク層上に絶縁材料層とゲート電極材
料層とを形成する工程；及び（ｇ）前記エッチングマスク層用のエッチング液を用い
て、リフトオフ材としてのエッチングマスク層を除去す
るとともに、その上に積層された絶縁材料層及びゲート
電極材料層を剥落させ、また、エミッタ先鋭化反応層と
エミッタ層の一部を剥落する工程；以上の（ａ）〜
（ｇ）の工程を全て具備することを特徴とする冷電子放
出素子の製造方法である。

【００３１】さらに好ましくは、請求項７に示すよう
に、請求項６に記載の冷電子放出素子の製造方法を基本
構成として、前記工程（ｅ）において、エミッタ先鋭化
材料層の材料が、アルミニウムである冷電子放出素子の
製造方法である。

【００３２】また好ましくは、請求項８に示すように、
請求項６に記載の冷電子放出素子の製造方法を基本構成
として、前記工程（ｅ）において、アニールは空気中で
且つ３００℃以下である条件下で行う冷電子放出素子の
製造方法である。

【００３３】

【発明の実施の形態】以下、図面を参照しつつ本発明を
さらに詳細に説明する。図１は、本発明の冷電子放出素
子の断面斜視図である。同図に示すように、この冷電子
放出素子は、絶縁性基板１、導電層２、絶縁層４及びゲ
ート電極５が順次積層された構造を有する。そして、ゲ
ート電極５と絶縁層４とには導電層２に達する開口部Ａ
が設けられており、その開口部Ａ内の導電層２上には、
非単結晶シリコンからなる円錐形のエミッタ３がゲート
電極５に接触しないように形成されている。

【００３４】本発明において絶縁性基板１は、冷電子放
出素子の支持絶縁性基板として用いられており、大面積
化が容易な絶縁性基板を好ましく使用することができ
る。このような絶縁性基板としては、ガラス基板、セラ
ミックス基板、石英基板などを使用することができる。
なお、単結晶シリコンの表面に絶縁膜が形成された基板
も使用することもできる。

【００３５】導電層２は、電気抵抗が低く、絶縁性基板
１との密着性が良好な材料から形成する。更に、後述す
るエミッタ５の形成の際に利用するＲＩＥに使用するエ
ッチングガス、あるいはリフトオフの際に使用するエッ
チング液に耐性を有する材料から形成する。これは、導
電層２をエミッタ形成時のエッチングストッパーとして
機能させるためである。このような材料として、特に好
ましい例としては、Ｃｒ膜であるか、又はＡｌ層とＣｒ
層からなる積層膜かのいずれかを挙げることができる。

【００３６】導電層２の膜厚としては、十分な電気抵抗
と密着性が得られる限り特に制限はないが、通常０．０
５〜０．５μｍ、好ましくは０．１〜０．３μｍとす
る。

【００３７】エミッタ３は、その表面から電子を直接的
に放出する部材として機能している。本発明において、
エミッタ３の形状としては、円錐型の形状であることが
好ましい。

【００３８】このようなエミッタ３の材料としては、本
発明では非単結晶シリコンを使用する。非単結晶シリコ
ンとして、例えば、抵抗率：０．１〜１０¹⁰Ω・ｃｍ程
度のポリシリコンやアモルファスシリコンを使用する。
この場合、素子駆動の際の抵抗層としても機能し、エミ
ッション電流の安定化が可能となる。ここで使用するア
モルファスシリコンは、薄膜Ｘ線回折法による分析で結
晶性を示すピークが観察されないシリコンを意味する。
従って、アモルファスシリコンには、部分的に微結晶と
なっているシリコンも含まれる。なお、アモルファスシ
リコンの抵抗率の制御は、その成膜時に使用するシリコ
ンスパッタリングターゲットのドーパントの種類とドー
ズ量との調整により容易に行うことができる。

【００３９】さらに、エミッタ材料として特に水素化ア
モルファスシリコンを用いた場合には、構造制御性並び
に電気特性の両面で良好な冷電子放出素子を得ることが
可能となる。まず、構造制御性に関しては、水素化アモ
ルファスシリコンは特に微結晶の少ないアモルファス状
態を持つために、ＲＩＥでコーンを形成する際により均
一なエッチングが可能となり、したがってプロセス許容
度が高まり、大面積化が容易となる。また、電気特性に
関しては、水素化アモルファスシリコンでは、よく知ら
れるように不純物のドーピングがさらに容易となり、単
結晶シリコンに近い不純物制御が可能となる。したがっ
て、広範囲な抵抗値制御が可能となる。

【００４０】特に、高濃度にリンドープした水素化アモ
ルファスシリコン膜はｎ型の電気伝導を示し、比抵抗と
して数Ω・ｃｍ以上の低抵抗化も可能となる。これによ
り、冷電子放出素子の放出電流の増加と放出電圧の低電
圧化の実現が可能となる。一方、高濃度にボロンドープ
した水素化アモルファスシリコン膜はｐ型の電気伝導を
示し、比較的比抵抗は高いが制限電流が支配的となり非
常に安定した冷電子放出素子を得ることが可能となる。

【００４１】エミッタ３の厚み（高さ）は、必要に応じ
て適宜決定することができるが、通常は０．３〜２μｍ
とすることが好ましい。

【００４２】絶縁層４は、導電層２とゲート電極５とを
電気的に絶縁するための層である。このような絶縁層４
としては、冷電子放出素子の絶縁層として用いられてい
る公知の材料から形成することができるが、良好な絶縁
性を示し、しかも異方性蒸着法で形成できる酸化シリコ
ンを挙げることができる。

【００４３】絶縁層４の厚みとしては、エミッタ配線２
とゲート電極５との間に十分な絶縁性が保たれればよ
く、例えば、０．２〜２μｍ、好ましくは０．３〜０．
７μｍとする。

【００４４】ゲート電極５は、エミッタ３に強電界を集
中させるための電極である。ゲート電極５の材料として
は、耐電圧性の点から高融点金属であって、エミッタ形
成時に使用するエッチング液に耐性を有する材料を使用
することができ、好ましい例としてはＣｒ、Ｗ、Ｔａ又
はＮｂを挙げることができ、例えば、このうちのいずれ
かを適宜選択して使用してよい。尚、本発明に係る冷電
子放出素子の製造が容易であるというメリットを考慮す
ると、これらの中でも、特にＮｂを使用することが好ま
しい。

【００４５】ゲート電極５の厚みは、必要に応じて適宜
決定することができるが、０．１〜０．５μｍとする。

【００４６】次に、エミッタ３材料としてアモルファス
シリコンを使用した本発明の冷電子放出素子の製造方法
を、図２に従って詳細に説明する。

【００４７】工程（ａ）まず、絶縁性基板１上にスパッタリング法等により導電
層２を形成する（図２（ａ））。この場合も、導電層２
としては、Ｃｒ膜又はＡｌ／Ｃｒ積層膜を好ましく使用
することができる。

【００４８】工程（ｂ）次に、導電層２上にエミッタ層３としてアモルファスシ
リコン層を形成する（図２（ｂ））。この場合、アモル
ファスシリコン層の形成は、常温から３５０℃程度の温
度範囲で成膜が可能なスパッタリング法により導電層２
上に成膜することが好ましい。このような温度で成膜す
ると、絶縁性基板１の熱膨脹を小さい範囲にとどめるこ
とができるので、ガラス基板を使用することができるよ
うになる。

【００４９】またここで、上記アモルファスシリコン層
を、特に水素化アモルファスシリコン層とする場合に
は、上記スパッタリング法に換えてプラズマＣＶＤ法
（ＣＶＤはいわゆる化学的気相成長を指す）を用いて導
電層２上に成膜する。尚、比抵抗が数〜数十Ω・ｃｍの
リンドープアモルファスシリコン膜を成膜する条件の一
例としては、基板温度２５０℃ 導入ガスＳｉＨ₄（１０％水素希釈）：３００ｓｃｃ
ｍ、Ｈ₂：１５０ｓｃｃｍ、及び、ＰＨ₃（１０００ｐ
ｐｍ水素希釈）：９０ｓｃｃｍからなる混合ガスパワー６０Ｗガス圧１Ｔｏｒｒを示すことができる。

【００５０】工程（ｃ）次に、エミッタ層３上に、エッチングマスク用材料を蒸
着法やスパッタリング法などにより成膜し、フォトリソ
グラフィー法を利用して円形にパターニングすることに
よりエッチングマスク層６を形成する（図２（ｃ））。

【００５１】エッチングマスク層６としては、後述する
ＲＩＥに対して耐性を有する材料から形成する。このよ
うな材料としては、好ましくはＳｉＯ₂を挙げることが
できる。

【００５２】なお、円形パターンの径は、冷電子放出素
子特性、フォトリソグラフィー法のデザインルールに応
じた操作の難易度及びエッチング工程の歩留まり等を考
慮すると、１．０〜２．０μｍ程度とすることが好まし
い。

【００５３】工程（ｄ）次に、サイドエッチレートの高い条件のＲＩＥによりエ
ミッタ層３を、導電層２が露出するまでエッチングす
る。これにより、エミッタ層３が円錐台形状に加工され
る（図２（ｄ））。これは、エミッタ層３全体が等方的
にエッチングされるためである。このようなＲＩＥ条件
としては、例えば、導入ガスＳＦ₆、Ｏ₂等を３０〜７０ｓｃｃｍパワー８０〜１２０Ｗガス圧４〜５Ｐａを示すことができる。尚、特に、ＳＦ₆：Ｏ₂＝３：１
（流量比）からなる混合ガスを使用することにより、ア
モルファスシリコン層のエッチング面が平坦となり、ほ
ぼ断面が台形状となるエミッタ層３を加工することがで
きる。

【００５４】工程（ｅ）続いて、スパッタリング法または斜方回転蒸着法等によ
り、エミッタ層３側面及び導電層２表面に、エミッタ先
鋭化材料層７ａを成膜する（図２（ｅ））。エミッタ先
鋭化材料としては、Ｓｉとの界面で固相反応を起こす材
料として、Ａｌ、Ａｕ等が挙げられるが、エッチングの
選択性の面からＡｌを用いることが、特に好ましい。ま
た、成膜の厚みは、先鋭化するエミッタ層３のエッチン
グマスク層６側の残り量、即ち、円錐台の上面の大きさ
によって決まるが、通常０．１μｍ〜０．５μｍの範囲
が好ましい。

【００５５】さらに、先鋭化のためのアニール処理を施
す。アニール条件としては、雰囲気は空気または酸素
中、温度は３５０℃以下、時間は１０分以上とする。こ
れにより、エミッタ層３とエミッタ先鋭化材料層７ａの
界面において固相反応が起こり、エミッタ層３表面にエ
ミッタ先鋭化反応層７ｂが生成する（図２（ｅ’））。

【００５６】工程（ｆ）次に、絶縁性基板１の導電層２側の表面上に、ＳｉＯx
等などの絶縁材料とＮｂ等のゲート電極材料とを蒸着法
などにより積層することにより、導電層２上に絶縁層４
とゲート電極５とを形成するとともに、エッチングマス
ク層６上に絶縁材料層４ａとゲート電極材料層５ａとを
形成する（図２（ｆ））。ここで、絶縁層４を蒸着法に
より形成する場合には、反応ガスとしてオゾンを１０％
程度含有した酸素ガスを導入し、蒸着材料としてＳｉＯ
を充填したチムニー式の抵抗加熱法を用いて成膜するこ
とが好ましい。このような方法で形成された絶縁層４は
良好な絶縁性を示す。

【００５７】工程（ｇ）次に、緩衝フッ酸溶液を用いて、リフトオフ材としての
エッチングマスク層６をエッチング除去する。その結
果、その上に積層されていた絶縁材料層４ａ及びゲート
電極材料層５ａからなる積層体は剥落する。これによ
り、円錐形状のエミッタ層３を有する冷電子放出素子が
得られる（図２（ｇ））。

【００５８】このように、本発明においては、電界放射
型の冷電子放出素子のエミッタを形成する際に、異方性
蒸着を利用することなくＲＩＥ等を利用することにより
その先端を尖鋭化させることができ、しかも単結晶Ｓｉ
基板以外の大面積化が容易な基板、例えばガラス基板を
使用することができ、且つその基板を大面積化した場合
でも基板内の複数の冷電子放出素子の特性の均一性を保
つことができる。

【００５９】

【実施例】本発明の冷電子放出素子の製造例を以下の実
施例で具体的に説明する。

【００６０】工程（ａ）まず、絶縁性基板１としてガラス基板上に導電層２の材
料としてＣｒを膜厚約０．２μｍでスパッタリング成膜
した（図２（ａ））。

【００６１】工程（ｂ）次に、導電層２上にエミッタ層３として、以下に示す条
件；基板温度２５０℃ 導入ガスＳｉＨ₄（１０％水素希釈）：３００ｓｃｃ
ｍ、Ｈ₂：１５０ｓｃｃｍ、及び、ＰＨ₃（１０００ｐ
ｐｍ水素希釈）：９０ｓｃｃｍからなる混合ガスパワー６０Ｗガス圧１Ｔｏｒｒの下でプラズマＣＶＤ法により、リンドープ水素化アモ
ルファスシリコン層を１μｍ厚で成膜した（図２
（ｂ））。

【００６２】工程（ｃ）次に、酸化シリコンを反応性蒸着法により約０．２μｍ
厚で成膜し、続いて、フォトリソグラフィー法により、
エミッタ形成用に直径１．２μｍの円形マスク形状にパ
ターニングすることにより、エッチングマスク層６を形
成した（図２（ｃ））。

【００６３】工程（ｄ）次に、以下に示す条件；導入ガスＳＦ₆：６０ｓｃｃｍパワー１００Ｗガス圧４．５Ｐａの下でＲＩＥ法により、リンドープ水素化アモルファス
シリコン層３ｃを３分間エッチングした（図２
（ｄ））。これにより、エミッタ層３であるリンドープ
水素化アモルファスシリコン層は円錐台形状に加工され
た。

【００６４】工程（ｅ）続いて、Ａｌを０．３μｍ厚でスパッタリングし、エミ
ッタ先鋭化材料層７ａを形成した（図２（ｅ））。この
とき、円錐台形状のエミッタ層３の側面にＡｌが均一に
成膜された。

【００６５】さらに、エミッタ層３を先鋭化するために
アニール処理を施した。アニール条件は、２００℃、３
０分間（空気中）とした。これにより、エミッタ層３表
面にエミッタ先鋭化反応層７ｂが生成し、エミッタ層３
は先鋭化された（図２（ｅ’））。

【００６６】工程（ｆ）次に、絶縁層４として約０．８μｍ厚のシリコン酸化膜
を以下の条件；蒸着源ＳｉＯ反応ガス酸素＋１０％オゾン蒸着真空度５×１０^-6Ｔｏｒｒの下で蒸着し、続いて、その上にゲート電極用材料のＮ
ｂを約０．３μｍ厚で蒸着した（図２（ｆ））。これに
より、エミッタ層３の周囲に位置する絶縁層４とゲート
電極５とは、エミッタ層３に接触することなく、エミッ
タ層３に対して一定の間隙をもって自己整合的に形成す
ることができた。

【００６７】工程（ｇ）工程（ｆ）で得られたものを、緩衝フッ酸溶液に室温で
２分間浸漬することによりエッチングマスク層６をリフ
トオフし、その上に積層されていた絶縁材料層４ａ及び
ゲート電極材料層５ｂの積層体が剥落した。これによ
り、図２（ｇ）の冷電子放出素子が得られた。

【００６８】上述の冷電子放出素子を１００個集積した
アレイを試作し以下のように試験し、評価した。即ち、
各素子のエミッタ電極からゲート電極までの間の距離を
約０．６μｍとした構造の素子に対し、蛍光体を塗布し
た透明電極（アノード）を有するガラス板部材に５００
Ｖ印加しつつ距離３０ｍｍで対向させ、エミッタ電極−
ゲート電極間にゲート電極側が正となる極性で引き出し
電圧を印加したところ、良好なエミッション特性を示し
た。

【００６９】ここで、本発明で用いた、シリコンとある
特定の金属との界面で生じる低温固相反応について、図
３（ａ），（ｂ）を参照して説明する。

【００７０】まず、図３（ａ）に示すような、例えば単
結晶シリコン３１上に０．１μｍのＡｌ３２を成膜し、
空気中で２００℃程度に熱すると１０分程度で、図３
（ｂ）に示すように、表面に０．１μｍの酸化シリコン
３３が成長する。このときＡｌ３２は、酸化シリコン３
３層の下地のシリコン３１中に拡散しＡｌ−Ｓｉ層３４
を形成している。この反応が低温固相反応または低温界
面反応と呼ばれるもので、他にＡｕでも同様の反応が見
られることが知られている。但し、このような反応が低
温で起こるメカニズムについては、未だに定説はない。
また、アモルファスシリコンの場合には、単結晶シリコ
ンより、このような低温固相反応の反応性が高いこと
が、発明者の経験から明らかとなっている。ここで、シ
リコン３１の表面に生成した酸化シリコン３３とＡｌ−
Ｓｉ層３４はフッ酸によりエッチングが可能であり、シ
リコンとのエッチングの選択性から、これまでに詳述し
たようにエミッタの先鋭化に利用できた。

【００７１】

【発明の効果】本発明によれば、冷電子放出素子のエミ
ッタ材料として、金属や単結晶Ｓｉではなく非単結晶、
例えばアモルファスシリコンを使用することで、異方性
蒸着を利用することなくＲＩＥ等を利用することにより
その先端を尖鋭化させることができ、しかも単結晶Ｓｉ
基板以外の大面積化が容易な基板、例えばガラス基板を
使用することができ、且つその基板を大面積化した場合
でも基板内の複数の冷電子放出素子の特性の均一性を保
つことができるようになった。

【００７２】従って、低電圧で動作可能な冷電子放出素
子を大面積にわたって得ることができる。更に、フラッ
トパネルディスプレイに応用した場合にも、大画面で高
画質の画像を得ることが可能となる。

【図面の簡単な説明】

【図１】本発明の冷電子放出素子の概略断面斜視図であ
る。

【図２】本発明の冷電子放出素子の製造工程図である。

【図３】本発明の冷電子放出素子の製造方法の一工程の
説明図である。

【図４】従来の冷電子放出素子の概略断面斜視図であ
る。

【図５】従来の冷電子放出素子の製造工程図である。

【図６】従来の冷電子放出素子の別の製造工程図であ
る。

【符号の説明】

１・・・・絶縁性基板２・・・・導電層３・・・・エミッタ層４・・・・絶縁層４ａ・・・絶縁材料層５・・・・ゲート電極５ａ・・・ゲート電極層６・・・・エッチングマスク層３１・・・シリコン３２・・・Ａｌ３３・・・酸化シリコン３４・・・Ａｌ−Ｓｉ層４１・・・絶縁性基板４２・・・導電層４３・・・絶縁層４４・・・ゲート電極４５・・・エミッタ５１・・・絶縁性基板５２・・・導電層５３・・・絶縁層５４・・・ゲート電極５５・・・リフトオフ材５６・・・エミッタ６１・・・Ｓｉ基板６２・・・酸化シリコン層６３・・・エミッタ６４・・・酸化シリコン層６５・・・絶縁膜６６・・・ゲート電極Ａ・・・・開口部Ｐｏ・・・点状突起

Claims

【特許請求の範囲】

【請求項１】絶縁性基板、導電層、絶縁層及びゲート電
極が順次積層され、該ゲート電極と絶縁層とには該導電
層に達する開口部が設けられ、その開口部内の該導電層
上に、エミッタが該ゲート電極に接触しないように形成
されてなる電界放射型の冷電子放出素子であって、エミッタ材料が非単結晶シリコンであることを特徴とす
る冷電子放出素子。
【請求項２】前記非単結晶シリコンが、アモルファスシ
リコンであることを特徴とする請求項１記載の冷電子放
出素子。
【請求項３】前記非単結晶シリコンが、水素化アモルフ
ァスシリコンであることを特徴とする請求項１に記載の
冷電子放出素子。
【請求項４】前記非単結晶シリコンが、不純物をドープ
した水素化アモルファスシリコンであることを特徴とす
る請求項１に記載の冷電子放出素子。
【請求項５】前記絶縁性基板がガラス基板であることを
特徴とする請求項１乃至４のいずれかに記載の冷電子放
出素子。
【請求項６】絶縁性基板、導電層、絶縁層及びゲート電
極が順次積層され、該ゲート電極と絶縁層とには該導電
層に達する開口部が設けられ、その開口部内の該導電層
上に、エミッタが該ゲート電極に接触しないように形成
されてなる電界放射型の冷電子放出素子の製造方法にお
いて、（ａ）絶縁性基板上に導電層を形成する工程；（ｂ）該導電層上に非単結晶シリコンからなるエミッタ
層を形成する工程；（ｃ）該エミッタ層上に、円形のエッチングマスク層を
形成する工程；（ｄ）反応性イオンエッチングにより該エミッタ層を円
錐台形状に加工しつつ、導電層を露出させる工程；（ｅ）加工されたエミッタ層上にエミッタ先鋭化材料層
を形成した後にアニールし、エミッタ表面にエミッタ先
鋭化反応層を形成する工程；（ｆ）絶縁性基板のエミッタ先鋭化反応層側の表面上
に、絶縁材料とゲート電極材料とを順次積層することに
より、導電層上に絶縁層とゲート電極とを形成し、ま
た、エッチングマスク層上に絶縁材料層とゲート電極材
料層とを形成する工程；及び（ｇ）前記エッチングマスク層用のエッチング液を用い
て、リフトオフ材としてのエッチングマスク層を除去す
るとともに、その上に積層された絶縁材料層及びゲート
電極材料層を剥落させ、また、エミッタ先鋭化反応層と
エミッタ層の一部を剥落する工程；以上の（ａ）〜
（ｇ）の工程を全て具備することを特徴とする冷電子放
出素子の製造方法。
【請求項７】前記工程（ｅ）において、エミッタ先鋭化
材料層の材料が、アルミニウムであることを特徴とする
請求項６に記載の冷電子放出素子の製造方法。
【請求項８】前記工程（ｅ）において、アニールは空気
中で且つ３００℃以下である条件下で行うことを特徴と
する請求項６に記載の冷電子放出素子の製造方法。