JPH10247704A - 回路装置及びその製造方法 - Google Patents
回路装置及びその製造方法Info
- Publication number
- JPH10247704A JPH10247704A JP10100067A JP10006798A JPH10247704A JP H10247704 A JPH10247704 A JP H10247704A JP 10100067 A JP10100067 A JP 10100067A JP 10006798 A JP10006798 A JP 10006798A JP H10247704 A JPH10247704 A JP H10247704A
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- conductor layer
- circuit board
- hole
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07554—Controlling the environment, e.g. atmosphere composition or temperature changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 薄型化を容易に達成することができる混成集
積回路を提供する。 【構成】 回路基板２に貫通孔７を形成し、この貫通孔
７の下側を外部接続用導体層１８で覆う。貫通孔７の下
側に位置する導体層１８の上に放熱体６を介して半導体
チップ１０を配置する。半導体チップ１０をリード線２
２、２３、２４によって導体層１１、１２、１３に接続
する。貫通孔７の壁面に導体層２５を設ける。外部接続
用導体層１８を金属シ−トとメッキ層で形成する。
積回路を提供する。 【構成】 回路基板２に貫通孔７を形成し、この貫通孔
７の下側を外部接続用導体層１８で覆う。貫通孔７の下
側に位置する導体層１８の上に放熱体６を介して半導体
チップ１０を配置する。半導体チップ１０をリード線２
２、２３、２４によって導体層１１、１２、１３に接続
する。貫通孔７の壁面に導体層２５を設ける。外部接続
用導体層１８を金属シ−トとメッキ層で形成する。
Description
【０００１】
【発明の属する技術分野】本発明は混成集積回路等の回
路装置及びその製造方法に関する。
路装置及びその製造方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】半導体
素子等の回路素子を含む混成集積回路装置において、放
熱体等が固着された背の高い回路素子を含む場合には、
この一部又は全部を回路基板の孔に挿入することが考え
られる。この様に回路基板の孔に回路素子を配置する場
合において、回路素子の配置を容易且つ確実に達成でき
れば好都合である。また、発熱の大きい回路素子を使用
する場合には、良好な放熱性が要求される。 また、回
路装置においては、ノイズ防止が必要になる。
素子等の回路素子を含む混成集積回路装置において、放
熱体等が固着された背の高い回路素子を含む場合には、
この一部又は全部を回路基板の孔に挿入することが考え
られる。この様に回路基板の孔に回路素子を配置する場
合において、回路素子の配置を容易且つ確実に達成でき
れば好都合である。また、発熱の大きい回路素子を使用
する場合には、良好な放熱性が要求される。 また、回
路装置においては、ノイズ防止が必要になる。
【０００３】そこで本発明の目的は、薄型化を容易に達
成できると共に、容易に製造することができる回路装置
及びその製造方法を提供することにある。
成できると共に、容易に製造することができる回路装置
及びその製造方法を提供することにある。
【０００４】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための装置の発明は、絶縁性回路基板と
回路素子とを備えた回路装置であって、前記回路基板の
一方の主面から他方の主面に至る貫通孔が設けられてお
り、前記回路基板の一方の主面には前記回路素子を接続
するための配線導体層が設けられており、前記回路基板
の他方の主面側に前記貫通孔を閉塞するように他方の主
面側の導体層が配設されており、前記回路素子が前記貫
通孔の中に配置され且つ前記貫通孔を閉塞している他方
の主面側の導体層で支持されており、前記回路素子と前
記回路基板の一方の主面上の前記配線導体層とが導体で
接続されている回路装置において、前記他方の主面側の
導体層は、前記絶縁性回路基板の他方の主面に固着され
た金属シ−トと該金属シ−トにメッキされて成るメッキ
層とから構成されており、前記他方の主面側の導体層の
肉厚は前記絶縁性回路基板の肉厚よりも小さいことを特
徴とする回路装置に係わるものである。なお、請求項２
に示すように親基板を設けることが望ましい。上記目的
を達成するための方法の発明は、一方の主面から他方の
主面に至る貫通孔を有し、前記一方の主面の第１の金属
シ−トが貼り付けられた絶縁性回路基板を用意する工程
と、前記回路基板よりも薄い第２の金属シ−トを用意
し、前記回路基板の前記他方の主面に対して前記貫通孔
を閉塞するように接着する工程と、次に、メッキによっ
て少なくとも前記第１及び第２の金属シ−トの露出面に
金属メッキ層を形成する工程と、前記金属メッキ層を伴
った前記第１の金属シ−トを所望のパタ−ンにエッチン
グして配線導体層を形成する工程と、前記金属メッキ層
を伴った前記第２の金属シ−トの前記貫通孔を閉塞する
部分の上に回路素子を配置する工程と、前記回路素子と
前記配線導体層とを導体で接続する工程とを有している
ことを特徴とする回路装置の製造方法に係わるものであ
る。
目的を達成するための装置の発明は、絶縁性回路基板と
回路素子とを備えた回路装置であって、前記回路基板の
一方の主面から他方の主面に至る貫通孔が設けられてお
り、前記回路基板の一方の主面には前記回路素子を接続
するための配線導体層が設けられており、前記回路基板
の他方の主面側に前記貫通孔を閉塞するように他方の主
面側の導体層が配設されており、前記回路素子が前記貫
通孔の中に配置され且つ前記貫通孔を閉塞している他方
の主面側の導体層で支持されており、前記回路素子と前
記回路基板の一方の主面上の前記配線導体層とが導体で
接続されている回路装置において、前記他方の主面側の
導体層は、前記絶縁性回路基板の他方の主面に固着され
た金属シ−トと該金属シ−トにメッキされて成るメッキ
層とから構成されており、前記他方の主面側の導体層の
肉厚は前記絶縁性回路基板の肉厚よりも小さいことを特
徴とする回路装置に係わるものである。なお、請求項２
に示すように親基板を設けることが望ましい。上記目的
を達成するための方法の発明は、一方の主面から他方の
主面に至る貫通孔を有し、前記一方の主面の第１の金属
シ−トが貼り付けられた絶縁性回路基板を用意する工程
と、前記回路基板よりも薄い第２の金属シ−トを用意
し、前記回路基板の前記他方の主面に対して前記貫通孔
を閉塞するように接着する工程と、次に、メッキによっ
て少なくとも前記第１及び第２の金属シ−トの露出面に
金属メッキ層を形成する工程と、前記金属メッキ層を伴
った前記第１の金属シ−トを所望のパタ−ンにエッチン
グして配線導体層を形成する工程と、前記金属メッキ層
を伴った前記第２の金属シ−トの前記貫通孔を閉塞する
部分の上に回路素子を配置する工程と、前記回路素子と
前記配線導体層とを導体で接続する工程とを有している
ことを特徴とする回路装置の製造方法に係わるものであ
る。
【０００５】
【発明の作用及び効果】各請求項の発明によれば、回路
基板の貫通孔の中に回路素子を配置し、この貫通孔が回
路基板よりも肉薄の金属シ−トとメッキ層から構成され
る導体層によって閉塞されているので、回路装置の肉薄
化を達成することができると共に、回路素子の配置及び
支持を容易に達成することかでき、回路装置の組立てが
容易になる。また、請求項２の発明によれば、親基板の
導体層によっても貫通孔が閉塞されるので、回路素子の
支持を容易且つ確実に達成することができ、且つ親基板
の導体層を通して放熱させることが可能となる。また、
請求項３の発明によれば、回路装置を容易に製造するこ
とができる。
基板の貫通孔の中に回路素子を配置し、この貫通孔が回
路基板よりも肉薄の金属シ−トとメッキ層から構成され
る導体層によって閉塞されているので、回路装置の肉薄
化を達成することができると共に、回路素子の配置及び
支持を容易に達成することかでき、回路装置の組立てが
容易になる。また、請求項２の発明によれば、親基板の
導体層によっても貫通孔が閉塞されるので、回路素子の
支持を容易且つ確実に達成することができ、且つ親基板
の導体層を通して放熱させることが可能となる。また、
請求項３の発明によれば、回路装置を容易に製造するこ
とができる。
【０００６】
【実施例】次に、図１〜図１０を参照して本発明の実施
例に係わる回路装置を説明する。図１及び図２に示すよ
うに、この回路装置としての混成集積回路１は、誘電体
即ち絶縁体から成る回路基板２と、回路素子としての半
導体素子３と、抵抗又はコンデンサ等の別の回路素子４
とを含む。比較的薄い回路素子４は回路基板２の一方の
主面５の上に配置されているが放熱体６を備えているた
めに比較的に背の高い半導体素子３は、貫通孔７の中に
配置されている。即ち、回路基板２には、一方の主面５
から他方の主面８に至る貫通孔７が形成され、この貫通
孔７の中に直方体の放熱体６が配置され、この放熱体６
の上にろう材９によって半導体チップ１０が固着されて
いる。
例に係わる回路装置を説明する。図１及び図２に示すよ
うに、この回路装置としての混成集積回路１は、誘電体
即ち絶縁体から成る回路基板２と、回路素子としての半
導体素子３と、抵抗又はコンデンサ等の別の回路素子４
とを含む。比較的薄い回路素子４は回路基板２の一方の
主面５の上に配置されているが放熱体６を備えているた
めに比較的に背の高い半導体素子３は、貫通孔７の中に
配置されている。即ち、回路基板２には、一方の主面５
から他方の主面８に至る貫通孔７が形成され、この貫通
孔７の中に直方体の放熱体６が配置され、この放熱体６
の上にろう材９によって半導体チップ１０が固着されて
いる。
【０００７】回路基板２の一方の主面５には、配線導体
層１１、１２、１３、１４、１５、１６、１７が形成さ
れ、他方の主面８には図２及び図３に示すように第１、
第２及び第３の外部接続用導体層１８、１９、２０及び
内部接続用導体層２１が形成されている。なお、実際に
は回路基板２の一方の及び他方の主面５、８の上に半田
接続に無関係の部分を覆うための半田レジスト層を周知
の技術に従って設けるが、本実施例を示す図面ではこれ
が省略されている。
層１１、１２、１３、１４、１５、１６、１７が形成さ
れ、他方の主面８には図２及び図３に示すように第１、
第２及び第３の外部接続用導体層１８、１９、２０及び
内部接続用導体層２１が形成されている。なお、実際に
は回路基板２の一方の及び他方の主面５、８の上に半田
接続に無関係の部分を覆うための半田レジスト層を周知
の技術に従って設けるが、本実施例を示す図面ではこれ
が省略されている。
【０００８】半導体チップ１０は本実施例の場合、電力
用の電界効果トランジスタであって、ソース電極が内部
接続導体としてのリード線２２によって配線導体層１１
に接続され、ドレイン電極がリード線２３によって配線
導体層１２に接続され、ゲート電極がリード線２４によ
って配線導体層１３に接続されている。内部接続導体と
してのリード線２２、２３、２４はそれぞれワイヤボン
ディング方法で設けられている。
用の電界効果トランジスタであって、ソース電極が内部
接続導体としてのリード線２２によって配線導体層１１
に接続され、ドレイン電極がリード線２３によって配線
導体層１２に接続され、ゲート電極がリード線２４によ
って配線導体層１３に接続されている。内部接続導体と
してのリード線２２、２３、２４はそれぞれワイヤボン
ディング方法で設けられている。
【０００９】回路基板２に設けられた貫通孔７の壁面に
はノイズ防止用導体層２５が設けられ、これが主面５上
の配線導体層１１に接続されている。
はノイズ防止用導体層２５が設けられ、これが主面５上
の配線導体層１１に接続されている。
【００１０】回路基板２の他方の主面８の第１の外部接
続用導体層１８は、接着層２６によって回路基板２の他
方の主面８に固着された銅シートから成る金属シート４
３と金属メッキ層３５とから成る。この第１の外部接続
用導体層１８は、図２から明らかなように貫通孔７を回
路基板２の他方の主面８側で閉塞する部分２７を有す
る。回路基板２の他方の主面８における配線導体層２１
も金属シート４３とメッキ層３５とで形成され、また図
３に示す第２及び第３の外部接続用導体層１９、２０も
金属シートとメッキ層で形成されている。図１に示す配
線導体層１５、１６は回路基板２の側面の溝２８、２９
の導体層３０、３１によって図３の回路基板２の他方の
主面８の外部接続用導体層１９、２０に接続されてい
る。また、図１の配線導体層１７はスルーホール３２の
導体層３３によって図３の他方の主面８の導体層２１に
接続されている。
続用導体層１８は、接着層２６によって回路基板２の他
方の主面８に固着された銅シートから成る金属シート４
３と金属メッキ層３５とから成る。この第１の外部接続
用導体層１８は、図２から明らかなように貫通孔７を回
路基板２の他方の主面８側で閉塞する部分２７を有す
る。回路基板２の他方の主面８における配線導体層２１
も金属シート４３とメッキ層３５とで形成され、また図
３に示す第２及び第３の外部接続用導体層１９、２０も
金属シートとメッキ層で形成されている。図１に示す配
線導体層１５、１６は回路基板２の側面の溝２８、２９
の導体層３０、３１によって図３の回路基板２の他方の
主面８の外部接続用導体層１９、２０に接続されてい
る。また、図１の配線導体層１７はスルーホール３２の
導体層３３によって図３の他方の主面８の導体層２１に
接続されている。
【００１１】回路基板２の一方の主面５における配線導
体層１１、１２、１３、１４、１５、１６、１７は、図
１０から明らかなように金属シート４３と金属メッキ層
３５とから成る。
体層１１、１２、１３、１４、１５、１６、１７は、図
１０から明らかなように金属シート４３と金属メッキ層
３５とから成る。
【００１２】第１の外部接続用導体層１８の閉塞部分２
７の上には図２から明らかなように金属メッキ層３６が
設けられ、この上に放熱体６が半田３７によって固着さ
れている。
７の上には図２から明らかなように金属メッキ層３６が
設けられ、この上に放熱体６が半田３７によって固着さ
れている。
【００１３】図１〜図３の混成集積回路１は図４に示す
絶縁性親基板３８の上に配置される。親基板３８にはグ
ランドに接続された第１の導体層３９の他に、第２及び
第３の導体層４０、４１が設けられ、更に回路素子（図
示せず）が配設されている。
絶縁性親基板３８の上に配置される。親基板３８にはグ
ランドに接続された第１の導体層３９の他に、第２及び
第３の導体層４０、４１が設けられ、更に回路素子（図
示せず）が配設されている。
【００１４】図５及び図６は親基板３８の上に混成集積
回路１を配置した状態を図１及び図２に対応して示すも
のである。これから明らかなように混成集積回路１の回
路基板２の他方の主面８の第１の外部接続用導体層１８
は半田４２によって親基板３８のグランド導体層３９に
固着されている。また、図３に示す第２及び第３の外部
接続用導体層１９、２０も図４及び図５に示す親基板３
８の導体層４０、４１に半田（図示せず）によって接続
されている。混成集積回路１の外部接続用導体層１８、
１９、２０は回路基板２の他方の主面８にあるので、表
面実装方法によって同時に半田接続することができる。
回路１を配置した状態を図１及び図２に対応して示すも
のである。これから明らかなように混成集積回路１の回
路基板２の他方の主面８の第１の外部接続用導体層１８
は半田４２によって親基板３８のグランド導体層３９に
固着されている。また、図３に示す第２及び第３の外部
接続用導体層１９、２０も図４及び図５に示す親基板３
８の導体層４０、４１に半田（図示せず）によって接続
されている。混成集積回路１の外部接続用導体層１８、
１９、２０は回路基板２の他方の主面８にあるので、表
面実装方法によって同時に半田接続することができる。
【００１５】図７〜図１０は、回路基板２に導体層１１
〜２１等を形成する方法を示す。まず、図７に示すよう
に例えば厚さ約０．８ｍｍの回路基板２の一方の主面５
の上に厚さ約１８μｍの銅シートから成る金属シート３
４を貼り付け、貫通孔７を形成したものを用意する。ま
た、貫通孔７に対応した貫通孔２６ｂを有する熱硬化性
樹脂から成る接着シート２６ａを用意し、更に、厚さ約
７０μｍの銅シートから成る金属シート４３を用意す
る。次に、回路基板２と接続シート２６ａと金属シート
４３とを積層し、プレスし、加熱することによって金属
シート４３を回路基板２に接着シート２６ａで固着す
る。また、スルーホール３２を形成する。次に、無電解
メッキと電解メッキを順次に施すことによって図９に示
すように金属シート３４、４３の上及び回路基板２の露
出面に金属メッキ層３５を形成する。これにより貫通孔
７の壁内及びスルーホール３２の壁面の導体層３５及び
底面の金属メッキ層３６も形成される。次に、回路基板
２の一方の主面５及び他方の主面８の選択的エッチング
によって図１〜図３及び図１０に示すように所定パター
ンの導体層１１〜２１を形成する。
〜２１等を形成する方法を示す。まず、図７に示すよう
に例えば厚さ約０．８ｍｍの回路基板２の一方の主面５
の上に厚さ約１８μｍの銅シートから成る金属シート３
４を貼り付け、貫通孔７を形成したものを用意する。ま
た、貫通孔７に対応した貫通孔２６ｂを有する熱硬化性
樹脂から成る接着シート２６ａを用意し、更に、厚さ約
７０μｍの銅シートから成る金属シート４３を用意す
る。次に、回路基板２と接続シート２６ａと金属シート
４３とを積層し、プレスし、加熱することによって金属
シート４３を回路基板２に接着シート２６ａで固着す
る。また、スルーホール３２を形成する。次に、無電解
メッキと電解メッキを順次に施すことによって図９に示
すように金属シート３４、４３の上及び回路基板２の露
出面に金属メッキ層３５を形成する。これにより貫通孔
７の壁内及びスルーホール３２の壁面の導体層３５及び
底面の金属メッキ層３６も形成される。次に、回路基板
２の一方の主面５及び他方の主面８の選択的エッチング
によって図１〜図３及び図１０に示すように所定パター
ンの導体層１１〜２１を形成する。
【００１６】本実施例によれば次の効果が得られる。 （イ） 薄型化するために回路基板２の貫通孔７の中に
半導体素子３を配置する時に、導体層１８によって閉塞
された部分２７の上に半導体素子３を置くことができる
ので、半導体素子３の高さ方向の位置決めを容易に達成
することができるばかりでなく、半導体素子３の装着を
容易に達成することができる。 （ロ） 放熱体６が設けられ、これが導体層１８の上に
配置されているので、放熱体６のみでなく、導体層１８
による放熱効果も得ることができる。 （ハ） 導体層１８の貫通孔７を閉塞する部分２７は外
部接続用導体層１８の延長部として形成されているの
で、特別な工程を伴なわずに容易に得ることができる。 （ニ） 親基板３８の導体層３９も貫通孔７の下に配置
される構成であるので、この導体層３９による放熱効果
を得ることができるばかりでなく、半導体素子３の安定
的支持が達成される。 （ホ） 放熱体６を高さ方向のスペーサとして働かせ、
半導体チップ１０の表面の高さ位置を導体層１１、１
２、１３の高さ位置にほぼ揃えているので、ワイヤボン
ディングによりリード線２２、２３、２４を容易に接続
することができる。 （ヘ） 貫通孔７の壁面に導体層２５を設けたので、こ
れによって半導体素子３の電磁及び／又は静電シールド
が達成され、半導体素子３に対するノイズの侵入及びこ
こからのノイズの放射を防ぐことができる。 （ト） 混成集積回路１を親基板３８に対して表面実装
方法で容易に装着することができる。
半導体素子３を配置する時に、導体層１８によって閉塞
された部分２７の上に半導体素子３を置くことができる
ので、半導体素子３の高さ方向の位置決めを容易に達成
することができるばかりでなく、半導体素子３の装着を
容易に達成することができる。 （ロ） 放熱体６が設けられ、これが導体層１８の上に
配置されているので、放熱体６のみでなく、導体層１８
による放熱効果も得ることができる。 （ハ） 導体層１８の貫通孔７を閉塞する部分２７は外
部接続用導体層１８の延長部として形成されているの
で、特別な工程を伴なわずに容易に得ることができる。 （ニ） 親基板３８の導体層３９も貫通孔７の下に配置
される構成であるので、この導体層３９による放熱効果
を得ることができるばかりでなく、半導体素子３の安定
的支持が達成される。 （ホ） 放熱体６を高さ方向のスペーサとして働かせ、
半導体チップ１０の表面の高さ位置を導体層１１、１
２、１３の高さ位置にほぼ揃えているので、ワイヤボン
ディングによりリード線２２、２３、２４を容易に接続
することができる。 （ヘ） 貫通孔７の壁面に導体層２５を設けたので、こ
れによって半導体素子３の電磁及び／又は静電シールド
が達成され、半導体素子３に対するノイズの侵入及びこ
こからのノイズの放射を防ぐことができる。 （ト） 混成集積回路１を親基板３８に対して表面実装
方法で容易に装着することができる。
【００１７】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 半導体チップをＦＥＴ以外のＩＣチップ、ダイ
オードチップ等にすることができる。 （２） 導体層１８を回路基板２に非固着の金属板から
成る導体層とすることができる。
く、例えば次の変形が可能なものである。 （１） 半導体チップをＦＥＴ以外のＩＣチップ、ダイ
オードチップ等にすることができる。 （２） 導体層１８を回路基板２に非固着の金属板から
成る導体層とすることができる。
【図１】本発明の実施例の混成集積回路の一部を示す平
面図である。
面図である。
【図２】図１のＡ−Ａ線の切断面を示す図である。
【図３】図１の混成集積回路の一部を示す底面図であ
る。
る。
【図４】親基板の一部を示す平面図である。
【図５】親基板に図１の混成集積回路を装着した回路装
置の一部を示す平面図である。
置の一部を示す平面図である。
【図６】図５のＢ−Ｂ線の切断面を示す図である。
【図７】図１の混成集積回路のための回路基板と接着シ
ートと金属シートを示す断面図である。
ートと金属シートを示す断面図である。
【図８】回路基板と接着シートと金属シートを一体化し
たものを示す断面図である。
たものを示す断面図である。
【図９】図８のものにスルーホールを形成したものを示
す断面図である。
す断面図である。
【図１０】回路基板の一方及び他方の表面に所定パター
ンの導体層を形成したものを示す断面図である。
ンの導体層を形成したものを示す断面図である。
１ 混成集積回路 ２ 回路基板 ３ 半導体素子 ４ 回路素子 ５ 一方の主面 ６ 放熱体 ７ 貫通孔 ８ 他方の主面 ９ ろう材 １０ 半導体チップ １１〜１７ 導体層 １８ 第１の外部接続用導体層 １９ 第２の外部接続用導体層 ２０ 第３の外部接続用導体層
Claims (3)
- 【請求項１】 絶縁性回路基板と回路素子とを備えた回
路装置であって、 前記回路基板の一方の主面から他方の主面に至る貫通孔
が設けられており、 前記回路基板の一方の主面には前記回路素子を接続する
ための配線導体層が設けられており、 前記回路基板の他方の主面側に前記貫通孔を閉塞するよ
うに他方の主面側の導体層が配設されており、 前記回路素子が前記貫通孔の中に配置され且つ前記貫通
孔を閉塞している他方の主面側の導体層で支持されてお
り、 前記回路素子と前記回路基板の一方の主面上の前記配線
導体層とが導体で接続されている回路装置において、 前記他方の主面側の導体層は、前記絶縁性回路基板の他
方の主面に固着された金属シ−トと該金属シ−トにメッ
キされて成るメッキ層とから構成されており、前記他方
の主面側の導体層の肉厚は前記絶縁性回路基板の肉厚よ
りも小さいことを特徴とする回路装置。 - 【請求項２】 更に、前記絶縁性回路基板よりも大きな
面積の表面及び裏面を有する親基板を備えており、 前記親基板の表面に前記回路基板の前記他方の主面側の
導体層を接続するための導体層が形成されており、 前記親基板の前記導体層は前記絶縁性回路基板の前記他
方の主面側の導体層を介して前記貫通孔の実質的に全部
を覆うように形成されていることを特徴とする請求項１
記載の回路装置。 - 【請求項３】 一方の主面から他方の主面に至る貫通孔
を有し、前記一方の主面の第１の金属シ−トが貼り付け
られた絶縁性回路基板を用意する工程と、 前記回路基板よりも薄い第２の金属シ−トを用意し、前
記回路基板の前記他方の主面に対して前記貫通孔を閉塞
するように接着する工程と、 次に、メッキによって少なくとも前記第１及び第２の金
属シ−トの露出面に金属メッキ層を形成する工程と、 前記金属メッキ層を伴った前記第１の金属シ−トを所望
のパタ−ンにエッチングして配線導体層を形成する工程
と、 前記金属メッキ層を伴った前記第２の金属シ−トの前記
貫通孔を閉塞する部分の上に回路素子を配置する工程
と、 前記回路素子と前記配線導体層とを導体で接続する工程
とを有していることを特徴とする回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10100067A JP3104749B2 (ja) | 1998-03-27 | 1998-03-27 | 回路装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10100067A JP3104749B2 (ja) | 1998-03-27 | 1998-03-27 | 回路装置及びその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7171406A Division JP3061102B2 (ja) | 1995-06-14 | 1995-06-14 | 回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10247704A true JPH10247704A (ja) | 1998-09-14 |
| JP3104749B2 JP3104749B2 (ja) | 2000-10-30 |
Family
ID=14264128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10100067A Expired - Fee Related JP3104749B2 (ja) | 1998-03-27 | 1998-03-27 | 回路装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3104749B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009076750A (ja) * | 2007-09-21 | 2009-04-09 | Daikin Ind Ltd | モジュール |
| JP2013009017A (ja) * | 2012-10-12 | 2013-01-10 | Daikin Ind Ltd | モジュール |
| WO2016121340A1 (ja) * | 2015-01-29 | 2016-08-04 | 日本電気株式会社 | 高周波モジュールおよび高周波モジュールの製造方法 |
| JP2017059757A (ja) * | 2015-09-18 | 2017-03-23 | 日本電気株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2018006463A (ja) * | 2016-06-29 | 2018-01-11 | 京セラ株式会社 | 半導体素子実装用基板および半導体装置 |
| JP2018073992A (ja) * | 2016-10-28 | 2018-05-10 | 京セラ株式会社 | 半導体素子実装用基板および半導体装置 |
| WO2022145250A1 (ja) * | 2021-01-04 | 2022-07-07 | ローム株式会社 | 半導体装置 |
-
1998
- 1998-03-27 JP JP10100067A patent/JP3104749B2/ja not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009076750A (ja) * | 2007-09-21 | 2009-04-09 | Daikin Ind Ltd | モジュール |
| JP2013009017A (ja) * | 2012-10-12 | 2013-01-10 | Daikin Ind Ltd | モジュール |
| WO2016121340A1 (ja) * | 2015-01-29 | 2016-08-04 | 日本電気株式会社 | 高周波モジュールおよび高周波モジュールの製造方法 |
| JP2017059757A (ja) * | 2015-09-18 | 2017-03-23 | 日本電気株式会社 | 半導体装置および半導体装置の製造方法 |
| JP2018006463A (ja) * | 2016-06-29 | 2018-01-11 | 京セラ株式会社 | 半導体素子実装用基板および半導体装置 |
| JP2018073992A (ja) * | 2016-10-28 | 2018-05-10 | 京セラ株式会社 | 半導体素子実装用基板および半導体装置 |
| WO2022145250A1 (ja) * | 2021-01-04 | 2022-07-07 | ローム株式会社 | 半導体装置 |
| JPWO2022145250A1 (ja) * | 2021-01-04 | 2022-07-07 | ||
| US12538854B2 (en) | 2021-01-04 | 2026-01-27 | Rohm Co., Ltd. | Semiconductor apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3104749B2 (ja) | 2000-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4996629A (en) | Circuit board with self-supporting connection between sides | |
| JP5106519B2 (ja) | 熱伝導基板及びその電子部品実装方法 | |
| WO2015049944A1 (ja) | 半導体モジュール | |
| KR101008772B1 (ko) | 집적 회로 장치, 전자 회로 지지 기판 및 집적 회로와 히트싱크의 열적 접속 방법 | |
| JP2007129176A (ja) | 電磁波シールドを有するパッケージデバイス | |
| JPH11191603A (ja) | 半導体集積回路装置およびその製造方法 | |
| CN101795530A (zh) | 电路板和构造电路板的方法 | |
| JP3104749B2 (ja) | 回路装置及びその製造方法 | |
| KR100788858B1 (ko) | 집적 회로 패키지의 구조물 및 어셈블리 방법 | |
| US20230411334A1 (en) | Power module for high-frequency use and method for manufacturing the same | |
| JP3061102B2 (ja) | 回路装置 | |
| JP6839099B2 (ja) | 部品内蔵基板及び部品内蔵基板の製造方法 | |
| CN104867903B (zh) | 电子模块 | |
| JP2001203314A (ja) | 半導体装置 | |
| JP2784525B2 (ja) | 電子部品搭載用基板 | |
| JP2001223452A (ja) | 回路基板 | |
| JP2001291817A (ja) | 電子回路装置および多層プリント配線板 | |
| JPH07297518A (ja) | 電子部品の実装構造 | |
| JPH08316592A (ja) | 回路基板及びその製造方法 | |
| JP3117688B2 (ja) | 表面実装用の半導体パッケージ | |
| JP2664440B2 (ja) | 混成集積回路 | |
| JP3054249B2 (ja) | リードフレーム組立体 | |
| JP3039485B2 (ja) | 表面実装用の半導体パッケージ及びその製造方法 | |
| JP2715957B2 (ja) | 混成集積回路装置 | |
| JP2522583Y2 (ja) | 放熱フイン付きジヤンパ線ユニツト |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070901 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080901 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |