JPH10254786A

JPH10254786A - メモリの一部を保護するための方法及び装置

Info

Publication number: JPH10254786A
Application number: JP9313527A
Authority: JP
Inventors: Frank Norman Eskesen; フランク・ノーマン・エスケセン; Michel Henri Theodore Hack; ミッシェル・ヘンリ・テオドール・ハック; Nagui Halim; ナギー・ハリム; Richard Pervin King; リチャード・パービン・キング
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1996-11-26
Filing date: 1997-11-14
Publication date: 1998-09-25
Anticipated expiration: 2017-11-14
Also published as: US5897658A; SG73478A1; CN1201189A; DE69710034D1; CN1082688C; EP0844565A2; EP0844565B1; JP3552502B2; DE69710034T2; EP0844565A3

Abstract

(57)【要約】【課題】オペレーティング・システム、またはオペレ
ーティング・システム上で実行されるアプリケーション
・プログラムのエラーによって、メモリ上に保管された
データが壊されない方法、及び装置を提供する。【解決手段】コンピュータ・システム内のメモリが、
可視的な部分と隠された部分とを持つ。メモリの可視的
な部分には、プロセッサ、及びコンピュータ・システム
内で作動するオペレーティング・システム（ＯＳ）がア
ドレス指定できる。プロセッサまたはＯＳのいずれによ
るアドレス指定可能性も、メモリの隠された部分に対し
ては除外される。メモリの隠された部分は、プロセッサ
またはＯＳのいずれかによって伝送されたデータを保管
するために用いられる。メモリの可視的な部分に配置さ
れた通信領域が、プロセッサまたはＯＳのいずれかから
のデータ・アクセスの要求を受け取る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、概してコンピュー
タ・システムに関し、より詳細には、コンピュータ・シ
ステム内に配置されたメモリの一部に保管されたデータ
の保護に関し、特にコンピュータ・システムと、オペレ
ーティング・システムが直接のアクセス権をもたないメ
モリの一部との間にデータを転送するメカニズムを開示
する。

【０００２】

【従来の技術】コンピュータ・システム上でプロセスが
実行されるとき、このプロセスはデータを保管し、そこ
からデータを取り出すために指定されたメモリ部分を使
用する。その他のプロセスも、これらの指定されたメモ
リ部分にアクセスすることもある。

【０００３】コンピュータ・システム上で実行されてい
る第１のプロセスが停止し、後に再開される場合に、第
１のプロセスが停止している間にこのコンピュータ・シ
ステム上で実行される第２のプロセスが、第１のプロセ
スによって以前に使用されたメモリ部分にアクセスする
ことがある。第１のプロセスが停止している間に、第２
のプロセスが、第１のプロセスによってメモリに保管さ
れたデータ値を上書きする場合、第１のプロセスが再開
したとき、自身が停止する前にメモリに保管したデータ
値は、もはや使用できない。これによりエラーが発生す
るかもしれない。

【０００４】更にいくつかのプロセスが、同時にあるコ
ンピュータ・システム内で実行されている場合は、ある
プロセスが、他のプロセスが使用しているメモリ部分に
データを保管するかもしれない。そうすると、あるプロ
セスが自身が保管したデータを取り出す前に、そのデー
タが壊されるかもしれない。

【０００５】

【発明が解決しようとする課題】コンピュータ・システ
ムに対してシステム再起動が行われることは、一般的な
ことである。このようなコンピュータ・システムが、シ
ステム再起動が行われる際にも内容が消去されないデー
タ・バッファを提供する、ソフトウェア・アプリケーシ
ョン実行させることもできる。これは例えば、ＩＢＭ
Ｃｏｒｐｏｒａｔｉｏｎ、Ａｒｍｏｎｋ、ＮｅｗＹｏ
ｒｋの製品である、トランザクション処理機能（ＴＰ
Ｆ）として知られるソフトウェア・パッケージに見いだ
される。ＴＰＦにおいては、システム再起動が行われる
際に、ある種のデータ・バッファの内容は消去されな
い。再起動が完了した後、ＴＰＦがシステム再起動の前
に自身が存在した位置から実行を継続するとき、消去さ
れなかったデータ・バッファの内容は、同じ状態である
ことが望ましい。しかしこれらのデータ・バッファは、
システムで実行中のいずれのアプリケーション・プログ
ラムによってもアクセス可能である。したがってこれら
のデータ・バッファは、オペレーティング・システムの
誤動作、あるいはオペレーティング・システム上で実行
されるアプリケーションのいずれかによって壊されるこ
とがある。

【０００６】

【課題を解決するための手段】コンピュータ・システム
内のメモリが、可視的な部分と隠された部分とをもつ。
メモリの可視的な部分には、プロセッサ及びコンピュー
タ・システム内で作動するオペレーティング・システム
（ＯＳ）がアドレスできる。プロセッサまたはＯＳのい
ずれかによるアドレス可能性は、メモリの隠された部分
に対しては除外される。メモリの隠された部分は、プロ
セッサまたはＯＳによって伝送されるデータを保管する
ために用いられる。メモリの可視的な部分に配置された
通信領域が、プロセッサまたはＯＳのいずれかからのデ
ータ・アクセス要求を受け取る。メモリの可視的部分と
メモリの隠された部分の双方にアドレスする隠されたサ
ーバが、通信領域からのデータ・アクセス要求を受け取
り、隠されたメモリ部分へのデータ・アクセスを開始す
る。

【０００７】

【発明の実施の形態】図１は本発明の代表的な１実施例
に従ったコンピュータ・システムを示す。図示したよう
に、コンピュータ・システムのハードウェアは、ある種
のバス、または他の相互接続メカニズム１０を介してメ
モリ２０に接続される、１つまたは複数のプロセッサ１
５ａ〜１５ｎを含む。

【０００８】本発明の代表的な１実施例に従って、いか
なるコンピュータ・システムも使用できるが、Ｄｕｒａ
ｂｌｅＭｅｍｏｒｙＲＳ／６０００（ＤＭ／６００
０）が使用できる。このシステムは、１９９４年６月発
行の「Ｔｈｅ２４ｔｈＩｎｔｅｒｎａｔｉｏｎａｌ
ＳｙｍｐｏｓｉｕｍｏｎＦａｕｌｔＴｏｌｅｒ
ａｎｔＣｏｍｐｕｔｉｎｇ」のダイジェスト版、ペー
ジ４１４〜４２３に記載の、ＡｂｏｔｔＭ．、Ｈａｒ
Ｄ．、ＨｅｒｇｅｒＬ．、Ｋａｕｆｆｍａｎ
Ｍ．、ＭａｋＫ．、ＭｕｒｄｏｃｋＪ．、Ｓｃｈｕ
ｌｚＣ．、ＳｍｉｔｈＴ．Ｂ．、Ｔｒｅｍａｉｎｅ
Ｂ．、ＹｅｈＤ．、ＷｏｎｇＬ．による「Ｄｕｒ
ａｂｌｅＭｅｍｏｒｙＲＳ／６０００Ｓｙｓｔｅ
ｍＤｅｓｉｇｎ」等に説明されている。このシステム
は、ハードウェア冗長性を備え、ハードウェア構成部品
または電源のいずれかが故障しても、コンピュータは停
止しない。

【０００９】メモリ２０の一部は可視的（ｖｉｓｉｂｌ
ｅ）なメモリ３０である。各プロセッサ１５ａ〜１５ｎ
上で実行されるプログラムは、可視的なメモリ３０にア
クセス権をもつ。

【００１０】図２に示すように可視的なメモリ３０は、
ＡＩＸ（ＩＢＭＣｏｒｐｏｒａｔｉｏｎ、Ａｒｍｏｎ
ｋ、ＮｅｗＹｏｒｋから提供されている）のような汎
用のオペレーティング・システム４０、およびアプリケ
ーション・プログラム５ａ〜５ｎを含む。メモリ２０の
これ以外の部分は、隠された（ｈｉｄｄｅｎ）メモリ６
０である。オペレーティング・システム（ＯＳ）４０、
及びアプリケーション・プログラム５ａ〜５ｎが、この
隠されたメモリにアクセスするのを防ぐために、いくつ
かの方法がある。１つの好ましい方法は、メモリ２０の
一部分に欠陥があることをＡＩＸに伝える機能を利用す
る。ＡＩＸがブートされるとき、ＡＩＸは、欠陥がある
メモリ領域の記述を含むＩＰＬ制御ブロックを見つける
ことを予期している。ＡＩＸは、欠陥があると確認され
たいかなるメモリの内容にもアクセスしたり、これを変
更することはなく、自身の仮想アドレス・テーブルにこ
のようなメモリに関する記述はしない。このようにし
て、ＡＩＸが、自身が使用しているプロセッサ１５ａ〜
１５ｎのいずれに対しても、仮想アドレス変換をオンに
すると同時に、このメモリ部分は効果的に隠される。こ
の方法によりメモリ６０は、自身がアクセス可能になっ
ている初期化中の短い期間においてさえも、変更される
恐れはない。他のＯＳはブートされたとき、使用可能な
メモリを指定できるようにする。全体の実メモリより少
ない使用可能メモリを指定してブートすると、使用可能
メモリが指定した領域外のメモリ部分は、ＯＳに対して
隠されている。

【００１１】隠されたサーバ７０は、隠されたメモリ６
０に対するアクセスを制御する。隠されたサーバ７０
は、隠されたメモリ６０にロードされたプログラムであ
る。隠されたサーバ７０内のアドレス変換は、オフにす
ることができる。隠されたサーバ７０、ならびにＯＳ４
０及びアプリケーション・プログラム５ａ〜５ｎの双方
は、可視的なメモリ３０に配置された通信領域８０を共
同で使用する。これが隠されたサーバ７０、ならびにＯ
Ｓ４０及びアプリケーション・プログラム５ａ〜５ｎの
双方が通信するメカニズムである。すべての通信メカニ
ズムを可視的なメモリ３０に配置することにより、ＯＳ
４０及びアプリケーション・プログラム５ａ〜５ｎが、
隠されたメモリに損傷を加える可能性が除かれる。

【００１２】好ましい実施例では、通信領域８０は待ち
行列９０、及び要求ブロック１００ａ〜１００ｎを含
む。待ち行列９０は、好ましくは記憶装置の１ページを
占め、待ち行列の連鎖要素を形成するために使用される
すべてのポインタは、好ましくはアドレスではなく、そ
れに代わるそのページ内のオフセットである。このよう
にして待ち行列９０は、仮想アドレス変換をオンにして
作動するＯＳ４０の下で実行されるプログラムにより、
更に仮想アドレス変換をオフにして作動する隠されたサ
ーバ７０により取り扱われる。待ち行列９０中のエント
リは、待ち行列中のエントリと要求ブロック１００ａ〜
１００ｎの実アドレスとをリンクする、連鎖オフセット
をもつ。待ち行列の先頭ポインタの実アドレスを使用す
ることにより、隠されたサーバ７０は、例えば仮想アド
レス変換用のＡＩＸメカニズムを使用することなく、先
頭ポインタを使用できる。

【００１３】図３に示すように、隠されたメモリ６０の
一部分は固定メモリ（ｓｔａｂｌｅｍｅｍｏｒｙ）１１
０である。この固定メモリは固定メモリ記述子１２０を
含み、隠されたサーバ７０は、事前に準備されたアドレ
スを用いて、この固定メモリ記述子の位置指定ができ、
隠されたサーバ７０は、この固定メモリ記述子を用いて
固定メモリ１１０のどの部分が使用中であるかを確認す
る。固定メモリ１１０の少量の一部は、隠されたサーバ
７０が自身の記録保持のために使用するが、固定メモリ
１１０の大部分は、隠されたサーバ７０がアクセスでき
るプログラムである、特定のサービス１３０ａ〜１３０
ｎが使用する。好ましい実施例は、例えばＶＤＩＳＫサ
ービス１３０ａ、ＰＣＡＣＨＥサービス１３０ｂ、及び
その他のサービスを含む。

【００１４】ＶＤＩＳＫサービス１３０ａは、固定メモ
リ１１０中のスペースを使用するコマンドを処理し、こ
のスペースが１つまたは複数のディスク上にあるかのよ
うにデータを保管する。メモリ中でこの方法で使用され
ている各スペースは、ＶＤＩＳＫと呼ばれる。ＶＤＩＳ
Ｋサービス１３０ａは、少なくとも次の要求、つまりデ
ータ保管に使用するために固定メモリ１１０のスペース
を割り当てる要求、可視的メモリ３０から固定メモリ１
１０にデータをコピーする要求、及び固定メモリ１１０
から可視的メモリ３０にデータをコピーする要求を処理
する能力を提供できることが望ましい。ＰＣＡＣＨＥサ
ービス１３０ｂは、ある時間後にディスクに書き込まれ
ることになっているデータをキャッシングする。データ
のディスク・アドレスは、データ自体と一緒にＰＣＡＣ
ＨＥサービス１３０ｂによって保管され、ＯＳ４０の故
障後にキャッシュ情報を復元できるようにする。

【００１５】隠されたサーバ７０がロードされ、起動さ
れたとき、固定メモリ記述子１２０の有効性が検査さ
れ、それが有効でない場合は、固定メモリはいずれも使
用されていないことを示すように初期化される。この有
効性検査の可能性ある方法には、例えばチェックサム値
を、固定メモリ記述子１２０の内容に対して新たに計算
されたチェックサム値と比較すること、メモリ使用数を
合計して、この値が固定メモリ１１０の合計と一致する
ことを確かめること、更に隠されたサーバ７０がメモリ
初期化を終了したときに、固定メモリ記述子１２０中に
存在する特殊キー値を比較することがある。新たに起動
されたバージョンの隠されたサーバ７０が、事前に存在
する固定メモリ記述子１２０をこのようにして使用する
ことにより、情報の明らかな消失なしに、隠されたサー
バ７０用のコードの置換が可能になる。新バージョンの
隠されたサーバ７０が、古いバージョンの固定メモリ記
述子１２０を解釈できることが、当然望ましいことであ
る。

【００１６】隠されたサーバ７０は、固定メモリ記述子
１２０の一部を使用して、それぞれ別個のサービス１３
０ａ〜１３０ｎに割り振られている、サービス・データ
・ハンドル１１５ａ〜１１５ｎを記録する。各サービス
・データ・ハンドルは、それぞれデータ記述子を指す。
データ記述子は、それぞれのサービスが使用できる隠さ
れたメモリ６０の部分を示す。

【００１７】例えばＶＤＩＳＫサービス１３０ａは、Ｖ
ＤＩＳＫデータ記述子１４０ａを使用する。隠されたサ
ーバ７０が起動されたときはいつでも、ＶＤＩＳＫサー
ビス１３０ａが（他のすべてのサービス１３０ｂ〜１３
０ｎと同様に）起動され、自身のサービス・データ・ハ
ンドル１１５ａのコピーが渡され、このハンドルは、ゼ
ロであるか、またはＶＤＩＳＫデータ記述子１４０ａを
指すポインタである。ＶＤＩＳＫサービス１３０ａは、
自身のサービス・データ・ハンドル１１５ａがＶＤＩＳ
Ｋデータ記述子１４０ａを指すこと、及びこの記述子１
４０ａの有効性を確認する。これは隠されたサーバ７０
が、固定メモリ記述子１２０の存在及びその有効性を確
認するのと同じように行われる。ＶＤＩＳＫサービス１
３０ａが、有効なＶＤＩＳＫデータ記述子１４０ａを見
つけられない場合は、ＶＤＩＳＫサービスは、隠れたサ
ーバ７０がこれを割り当てるように要求し、割り当てら
れた記述子を初期化して、現時点ではＶＤＩＳＫが何も
存在しないことを示す。ＶＤＩＳＫデータ記述子１４０
ａは、ＯＳ４０及びアプリケーション５ａ〜５ｎ中に存
在する固定メモリのユーザのために、固定メモリ１１０
のどの部分がデータの保管用として使用されているかを
記録するために用いられる。

【００１８】サービス・データ・ハンドル１１５ａ〜１
１５ｎ、及びデータ記述子１４０ａ〜１４０ｎをこのよ
うに用いることにより、各サービス１３０ａ〜１３０ｎ
は、情報の消失あるいは作動中の明らかな割り込みがな
く、一時停止及び再開始ができ、これは隠されたサーバ
７０が一時停止、置換、再開始できることとかなり似た
方法である。隠されたサーバ７０の場合と同様に、旧バ
ージョンのサービス１３０ａ〜１３０ｎによって生成さ
れたデータ記述子１４０ａ〜１４０ｎを、新バージョン
のサービス１３０ａ〜１３０ｎが理解できることが望ま
しい。

【００１９】好ましい実施例では、隠されたサーバ７０
への要求には、その要求を処理するサービス１３０ａ〜
１３０ｎの名前が含まれ、これにより隠されたサーバ７
０は、この要求をこれらのサービス１３０ａ〜１３０ｎ
に渡すことができる。いずれかのサービスが必要とする
追加の要求情報は、要求ブロック１００ａ〜１００ｎに
存在するすることもある。ＶＤＩＳＫサービス１３０ａ
の場合には、この要求情報は、ＶＤＩＳＫを作成するか
否かを示すコマンド・コード、どのＶＤＩＳＫに操作が
行われるかを示すＶＤＩＳＫ識別子のようなオペランド
用のスペース、ならびに要求の成功または失敗を示すリ
ターン・コード、及びＶＤＩＳＫサービス１３０ａが要
求の処理をし終ったことを示す完了ビットのような、何
らかの応答情報用のスペースを含む。

【００２０】好ましい実施例では、ＯＳ４０中にインス
トールされているＶＤＩＳＫデバイス・ドライバ１６０
ａが、ＶＤＩＳＫサービス１３０ａを使用する。ＶＤＩ
ＳＫデバイス・ドライバ１６０ａは、ＯＳ４０上にイン
ストールされているいずれのディスク・デバイス・ドラ
イバとも同じインタフェースを備え、データの保管及び
取り出し用に、実際の記憶装置の代りにＶＤＩＳＫサー
ビス１３０ａを用いる。このことにより、ＯＳ４０のそ
の他の部分及びアプリケーション・プログラム５ａ〜５
ｎは、実際の何らかのディスクのようにＶＤＩＳＫを使
用できる。隠されたメモリ６０は、可視的なメモリ３０
中で実行されるいかなるプログラムのいかなる故障によ
っても壊されず、固定メモリ１１０は、隠されたサーバ
７０、及びこのサーバに関連するサービス１３０ａ〜１
３０ｎの再起動の時点で保存されており、更にＤＭ／６
０００ハードウェアに、耐故障性及び電源保護機能が存
在するので、固定メモリ１１０中のＶＤＩＳＫサービス
１３０ａによって保管されるデータは、実際の磁気ディ
スク上に安全に保管されているように見なせる。

【００２１】隠されたサーバ７０に渡されるすべてのア
ドレスは、可視的なメモリ３０中の実アドレスであり、
ＡＩＸの下で作動するＶＤＩＳＫデバイス・ドライバ１
６０ａが、ＡＩＸのカーネル・サービスを用いてこのア
ドレスを確定し、要求ブロック１００ａ〜１００ｎは、
アドレス変換に関する問題を避けるために、メモリの単
一ページに制限されることが望ましい。

【００２２】隠されたサーバ７０が、プロセッサ１５ａ
〜１５ｎの１サブセットで、ＯＳ４０が実行されている
プロセッサから切り離されたプロセッサ上で作動してい
るときは、隠されたサーバ７０が行う要求処理は、ＯＳ
４０及びアプリケーション・プログラム５ａ〜５ｎの処
理と同時に行われる。隠されたサーバ７０、ならびにＯ
Ｓ４０及びアプリケーション・プログラム５ａ〜５ｎ
が、同じプロセッサ１５ａ〜１５ｎを共用するとき、制
御は、転送プログラム１７０を用いてこの両者の間を往
復して転送されることが望ましく、この転送プログラム
は、プロセッサ１５ａ〜１５ｎの状態を、ある時はＯＳ
４０の使用によりセットアップ中であると記録し、次に
隠されたサーバ７０が適切に作動できるように、このプ
ロセッサ１５ａ〜１５ｎの状態を変更する。記録される
べき状態はいろいろあるが、その中にはレジスタの内
容、及び仮想アドレス変換ユニットの設定がある。

【００２３】好ましい実施例では、転送プログラム１７
０はメモリの最初の６４ＫＢに配置される。ＡＩＸは、
メモリのこの部分が自身の実アドレスと同じ仮想アドレ
スをもつように、自身の仮想記憶テーブルを常に設定す
る。メモリのこの区域にあるプログラムは、したがって
アドレス変換をオンにもオフにもでき、いずれにしても
命令の実行を同じプログラム内の次の命令に進める。

【００２４】ＯＳ４０の下で作動するＶＤＩＳＫデバイ
ス・ドライバ１６０ａと、ＶＤＩＳＫサービス１３０ａ
との間に他の信号伝送手段、例えば割り込みなども可能
であるが、好ましい実施例は、要求ブロック１００ａ〜
１００ｎの応答区域に完了フラグを使用する。隠された
サーバ７０がＯＳ４０と同じプロセッサを共用している
場合は、ＶＤＩＳＫデバイス・ドライバ１６０ａは、完
了フラグのチェックと、この隠されたサーバ７０への制
御の引き渡しとの間を、同期を取りながらループする。

【００２５】アプリケーション５ａ〜５ｎによるＶＤＩ
ＳＫ中のデータの要求から、この同じアプリケーション
へのそのデータの配送までの全体の流れを示す経路は、
次のようになる。要求はまずＯＳ４０に行き、ＯＳは要
求対象の装置がＶＤＩＳＫであると判断する。そこでこ
の要求は、ＶＤＩＳＫデバイス・ドライバ１６０ａに渡
され、ＶＤＩＳＫデバイス・ドライバは、どのＶＤＩＳ
Ｋがデータをもつかを判断し、要求ブロック１００ａ〜
１００ｎ中に、この要求がＶＤＩＳＫサービスに対する
ものであることを示す要求を生成し、更にどのＶＤＩＳ
Ｋからデータを取り出すか、ＶＤＩＳＫのどこから読み
取りを開始するか、どのくらいの量のデータを転送する
か、可視的なメモリ３０内のどこに読み出したデータを
配置するかを判断する。この時点では、要求ブロック１
００ａ〜１００ｎ中の完了フラグは、要求が未完了であ
ることを示すように設定されていることに留意された
い。次にＶＤＩＳＫデバイス・ドライバ１６０ａは、待
ち行列９０中にこの要求ブロック１００ａ〜１００ｎを
指す待ち行列エントリを置き、要求が完了したことを示
す完了フラグを待ち始める。プロセッサ１５ａ〜１５ｎ
が、ＯＳ４０と隠されたサーバ７０との間で共用されて
いる場合には、ＶＤＩＳＫデバイス・ドライバ１６０ａ
は、待っている間に転送プログラム１７０を呼び出し、
隠されたサーバ７０にプロセッサ１５ａ〜１５ｎの制御
を渡す。隠されたサーバは、いずれの場合でも自身に制
御が渡されたときに、この待ち行列エントリを待ち行列
から取り出し、ＶＤＩＳＫサービス１３０ａがどの要求
ブロック１００ａ〜１００ｎから処理するべきかを判断
する。ＶＤＩＳＫサービス１３０ａは、自身のサービス
・データ・ハンドル１１５ａを用いて、自身のＶＤＩＳ
Ｋデータ記述子１４０ａの位置決めをし、更にそれによ
ってＶＤＩＳＫデータの位置を決め、その後ＶＤＩＳＫ
サービスは、ＶＤＩＳＫデータを要求ブロック１００ａ
〜１００ｎに記述された可視的なメモリの一部にコピー
し、その後で完了フラグをセットして操作が終了したこ
とを表示する。プロセッサ１５ａ〜１５ｎが、隠された
サーバ７０とＯＳ４０との間で共用されている場合は、
プロセッサ１５ａ〜１５ｎの制御は隠されたサーバ７０
に戻され、このサーバは順に制御を転送プログラム１７
０に戻し、そこから更に制御は、ＶＤＩＳＫデバイス・
ドライバ１３０ａに渡される。ＶＤＩＳＫデバイス・ド
ライバ１６０ａはいずれの場合でも、結局プロセッサ１
５ａ〜１５ｎの制御を再びもち、完了フラグがセットさ
れていることを確認し、ＯＳ４０に制御を戻し、ＯＳ
は、当初の要求元であるアプリケーション・プログラム
５ａ〜５ｎに制御を戻す。

【００２６】ＰＣＡＣＨＥデバイス・ドライバ１６０ｂ
は、ＶＤＩＳＫデバイス・ドライバ１６０ａに非常に似
ており、それは、ＯＳ４０及びアプリケーション・プロ
グラム５ａ〜５ｎにとっては、ＰＣＡＣＨＥデバイス・
ドライバは、実際のディスク装置のように見え、更にこ
のデバイス・ドライバが、隠されたサーバ７０及びＰＣ
ＡＣＨＥサービス１３０ｂを用いて固定メモリにデータ
を保管し、そこからデータを取り出すからである。両者
の違いは、ＰＣＡＣＨＥデバイス・ドライバ１６０ｂ
が、ＰＣＡＣＨＥサービス１３０ｂのみを用いて、実際
のディスク装置１８ａ〜１８ｎに最近読み書きされたデ
ータのキャッシュを保持することであり、ＰＣＡＣＨＥ
デバイス・ドライバ１６０ｂは、それらの特定のディス
ク装置１８ａ〜１８ｎに対するデバイス・ドライバ１６
０ａ〜１６０ｎを用いて、キャッシュにアクセスする。
この方法は、１９９４年１１月２２日にＩＢＭＴ．
Ｊ．ＷａｔｓｏｎＲｅｓｅａｒｃｈＣｅｎｔｅｒが
発行した、ＲＣ−１９８４３に記載のＣ．Ｒ．Ａｔｔａ
ｎａｓｉｏ、Ｍ．Ｂｕｔｒｉｃｏ、Ｃ．Ａ．Ｐｏｌｙｚ
ｏｉｓ、Ｓ．Ｅ．Ｓｍｉｔｈによる「Ｄｅｓｉｇｎａ
ｎｄＩｍｐｌｅｍｅｎｔａｔｉｏｎｏｆａＲｅ
ｃｏｖｅｒａｂｌｅＶｉｒｔｕａｌＳｈａｒｅｄ
Ｄｉｓｋ」に記述されている、ＶＳＤデバイス・ドライ
バが作動する方法と非常に似た方法である。

【００２７】ＯＳ４０の機能停止の場合には、可視的な
メモリ３０の内容は完全に失われる。ＯＳ４０が再起動
されたとき、ＰＣＡＣＨＥデバイス・ドライバ１６０ｂ
は、固定メモリ１１０に現在存在するブロックのホーム
・アドレスのリストを、ＰＣＡＣＨＥサービス１３０ｂ
に要求することにより、キャッシュの位置情報のディレ
クトリを再構築する。ＰＣＡＣＨＥデバイス・ドライバ
１６０ｂは、キャッシュの状態を監視するために自身が
使用するどのような内部データ構造も再構築でき、この
内部データ構造の例にはハッシュ・テーブルがあり、し
たがって正常の作動時には、ＰＣＡＣＨＥサービス１３
０ｂが保管したディレクトリ情報を使用する必要はな
い。

【００２８】図４は、ＯＳ４０が行うステップの論理的
な流れ図であり、更に詳細には、ＯＳ中にインストール
されたデバイス・ドライバ１６０ａ〜１６０ｎ、及び制
御の転送を行う転送プログラム１７０が行うステップの
流れ図である。最初に、隠されたサーバ７０、及び特定
のサービス１３０ａ〜１３０ｎによって処理されること
になるいかなる要求も、いずれかの要求ブロック１００
ａ〜１００ｎ中の通信領域８０に置かれる（ステップ４
１０）。次に１５ａ〜１５ｎの中のどのプロセッサがこ
れらのステップを実行しているかを示す状態が、可視的
なメモリ３０のいずれかに記録される（ステップ４２
０）。隠されたメモリ６０をこのプロセッサに可視的に
するために（ステップ４３０）、好ましい実施例では、
プロセッサの仮想アドレス変換がオフにされるが、これ
以外の手段を取ることも十分可能である。その結果、隠
されたメモリ６０にはこのプロセッサがアクセスでき、
このプロセッサは、隠されたサーバ７０のプログラム中
に含まれる命令の実行を開始できる（ステップ４４
０）。隠されたサーバ７０がプロセッサの制御を手放せ
る状況になったときはいつでも、このプログラムの次の
ステップにおいて、転送プログラム１７０中で実行が再
開され、隠されたメモリ６０を再び隠す操作に進む（ス
テップ４５０）。この操作は好ましい実施例では、仮想
アドレス変換をオンに戻すことにより行われる。その他
のプロセッサの状態は復元でき（ステップ４６０）、制
御は転送を開始したデバイス・ドライバ１６０ａ〜１６
０ｎに戻される。通信領域８０に置かれた応答データ、
あるいは可視的なメモリ３０中の応答データが置かれて
いた場所の応答データを検査できる（ステップ４７
０）。

【００２９】図５は要求を処理するために、隠されたサ
ーバ７０が実行するステップの論理的な流れ図である。
最初のステップ５１０は、要求が通信領域８０に現れる
のを待つことである。要求が現れると、なされた要求の
性質に対して適切な何らかの処理が、ステップ５２０で
行われる。要求データは、例えば要求が渡される何らか
の特定のサービス、及びそのサービスによって実行され
るコマンドを示す。この結果、応答情報が通信領域８
０、または可視的なメモリ３０中の任意の場所に配置さ
れる（ステップ５３０）。当初の要求の内容は、例えば
可視的なメモリ３０中の１つの場所であって、特定の要
求に対する応答情報が置かれる通信領域の外にある場所
を指定できる。次にステップ５４０において、隠された
サーバ７０のプログラムを現在実行しているプロセッサ
が、ＯＳ４０を実行するためにも使用されているか否か
が検査される。この検査は、いかなる数の手段を用いて
も行うことができ、例えば、通信領域内に存在する構成
情報を検査することによっても行える。この時点５４０
でプロセッサが共用されている場合には、隠されたサー
バは、ＯＳ４０に制御を転送して戻す（ステップ５５
０）。

【００３０】図６は、通信領域８０中の待ち行列９０
が、その中に一連の要求が置かれた後に、どのように見
えるかを示す例である。この待ち行列９０中でＡエント
リが最も古く、Ｅエントリ６１０が、最も新しく追加さ
れたエントリである。エントリを待ち行列に入れる操作
と、待ち行列から取り除く操作との間の干渉を避けるた
めに、同期化の手順が必要になる。例えば好ましい実施
例では、確実に同期化するために、「ＴＥＳＴａｎｄ
ＳＥＴ」の（ＩＢＭ３７０の）命令シーケンスが用い
られる一方、ＰｏｗｅｒＰＣアーキテクチャの「ｌｏａ
ｄ−ａｎｄ−ｒｅｓｅｒｖｅ」及び「ｓｔｏｒｅ−ｃｏ
ｎｄｉｔｉｏｎａｌｌｙ」命令も用いられる。当分野で
周知のように、「ｌｏａｄ−ａｎｄ−ｒｅｓｅｒｖｅ」
命令は、「ｓｔｏｒｅ−ｃｏｎｄｉｔｉｏｎａｌｌｙ」
命令が使用するためのメモリ位置を予約する。「ｓｔｏ
ｒｅ−ｃｏｎｄｉｔｉｏｎａｌｌｙ」命令は、保管が行
われるためのメモリ位置に予約がされているか否かをま
ず判定する。予約がされている場合は、保管が行われ、
予約は解除される。予約が行われてない場合は、メモリ
が変更されずに命令が終了する。

【００３１】待ち行列にエントリを入れるためには、待
ち行列中の第１のエントリのオフセットを含む待ち行列
ヘッダ中のワードに、「ｌｏａｄ−ａｎｄ−ｒｅｓｅｒ
ｖｅ」命令が実行される。新しいエントリの「次の」オ
フセットが、このときにその値にセットされる。最後
に、新しいエントリの予約がそのワード上にまだ存在す
るならば、新しいエントリのオフセットが待ち行列のヘ
ッダに保管される。予約が存在しない場合は、待ち行列
に入れる手順が繰り返される。

【００３２】例えばＥエントリ６１０は、予約と一緒に
先頭ポインタ６００をロードすることにより追加され
た。この先頭ポインタは、Ｅエントリ６１０の追加の前
には、Ｄエントリ６２０を指していた。このポインタ
は、Ｅエントリ６１０の次のエントリを示すフィールド
６１３に置かれる。最後にＥエントリ６１０のアドレス
が、先頭ポインタ６００中に条件付きで保管される。こ
の保管が成功したときは、待ち行列入れが行われる。成
功しないときは、このプロセスが繰り返される。

【００３３】この方法は、当然ながら後入れ先出し（Ｌ
ＩＦＯ）方式で構成された待ち行列を形成する。待ち行
列に先入れ先出し（ＦＩＦＯ）の特徴を持たせること
は、待ち行列から取り出すプロセスで行われる。エント
リを待ち行列から取り出すために、待ち行列ヘッダ中
で、先頭オフセットの「ｌｏａｄｉｎｇ−ａｎｄ−ｒｅ
ｓｅｒｖｉｎｇ」が行われる。その次に、全体の待ち行
列が待ち行列ヘッダから除去され、この操作は、全体の
待ち行列値の代わりにゼロを条件付きで保管することに
より行われる。全体の待ち行列が存在するとき、サーバ
は、待ち行列から最も古い要求を自由に取り出せる。上
とは違って待ち行列が空である場合は、待ち行列解除が
行われる。空でない場合は、待ち行列に残っているエン
トリが、待ち行列ヘッダに戻される。

【００３４】残っているエントリを待ち行列ヘッダに戻
すときに、その間に待ち行列に他のエントリが入れられ
た場合は、これらのエントリは、待ち行列から取り出す
プロセスによって除去されたエントリのセットに結合さ
れることが望ましい。この結合を行うために、先頭オフ
セット（待ち行列中の最初のエントリを指す待ち行列ヘ
ッダ中のワード）に、「ｌｏａｄ−ａｎｄ−ｒｅｓｅｒ
ｖｅ」命令が実行される。先頭オフセット値がゼロの場
合は、新しいエントリは存在しない。このように、待ち
行列に戻されつつあるエントリの先頭に現在存在するエ
ントリのオフセットは、条件付きで保管される。それ以
外の場合は、ゼロが条件付きで保管され、ロードされた
値は、古い待ち行列に結合される新しい待ち行列の開始
点として用いられる。その後このプロセスは繰り返され
る。いずれの場合でも保管に失敗した場合は、全体のプ
ロセスが繰り返される。

【００３５】エントリ６１０〜６５０を待ち行列から取
り出すに当たっては、最も古いエントリから行うことが
望ましい。この例では最も古いものはＡエントリ６３０
である。これを行うには、予約を伴った先頭ポインタ６
００のロード、及び各エントリの場所へのゼロの条件付
きストアを繰り返すことにより、連鎖全体を除去する。
これはストアが成功するまで繰り返し行われる。その
後、最後尾のポインタがゼロでないエントリに到達する
まで、待ち行列は横に動かされる。この例ではそのポイ
ンタは、Ａエントリ６３０の最後尾ポインタ６３２であ
る。Ａエントリ６３０の前の各エントリは、待ち行列入
れのアルゴリズムによって決まる、後入れ先出し（ＬＩ
ＦＯ）順になっている。Ａエントリ６３０の後の各エン
トリは、先入れ先出し（ＦＩＦＯ）順になっており、こ
れは、隠されたサーバ７０がこれらのエントリをＢ、
Ｃ、Ｄ、Ｅの順に再配置することにより、維持される
（Ａエントリ６３０は、待ち行列９０から除去されてい
るので、そこには存在しない）。Ｂエントリ６４０は、
Ｅエントリ６１０を指すようにセットされた最後尾ポイ
ンタ６４２をもつ。これは２つのことを示し、その１つ
は、Ｂエントリ６４０は、先入れ先出しエントリの最初
のものであることであり、もう１つは、後入れ先出し順
に存在する新しいエントリは、最後尾ポインタ６４２が
指すエントリの後に配置されるべきであることである。
このことにより、待ち行列９０が再配置される必要があ
る度に、全体の待ち行列９０を順に後方に動かす必要性
がなくなる。

【００３６】残ったエントリを待ち行列９０に戻すこと
は、エントリを待ち行列に入れる操作と非常に似てい
る。その差が見られるのは、隠されたサーバ７０が、待
ち行列から取り出すプロセスの一部としてエントリを取
り扱っている間に、いくつかの他のエントリが待ち行列
９０上に置かれたときである。その場合には、先頭ポイ
ンタ６００からロードされる値はゼロではなく、新しく
待ち行列に入れられたエントリを指す。隠されたサーバ
７０に対する正しい応答は、通常の待ち行列からの取り
出しとしてこれらのエントリを除去し、これらを以前に
除去されたエントリと結合して単一のリストを作成し、
このリストを待ち行列９０上に戻すプロセスを繰り返
す、操作に戻ることである。

【００３７】連鎖上の最も古いエントリが必要になる度
に、ＬＩＦＯ連鎖の最後尾まで操作することを避けるた
めに、最適化が行われる。これには、待ち行列にリスト
を戻す前にエントリの順序を変えることが含まれる。順
序を変えられたエントリは、ここでＦＩＦＯ順になり、
すべてのエントリは、リストの最後尾のオフセット値を
含む。これにより、ＦＩＦＯ順になっているエントリ
を、最後尾のオフセット値の代りに０をもつＬＩＦＯ順
になっているエントリから区別でき、更にこれにより、
最後尾に挿入するために最後尾を迅速に位置決めでき
る。新しいエントリが待ち行列に入れられている間に、
いくつかのＬＩＦＯエントリの後にいくつかのＦＩＦＯ
エントリが来るときがあるが、これらのＬＩＦＯエント
リは、次に隠されたサーバが待ち行列から取り出す操作
をするときに、隠されたサーバが順序を変えることがで
きる。

【００３８】本発明の好ましい実施例を説明したが、当
分野に知識をもつ当業者が、文頭の「特許請求の範囲」
から逸脱することなく、現在及び将来において各種の変
更や拡張をなし得ることは、理解できるであろう。この
特許請求の範囲は、最初に開示された当発明を適切に保
護し、維持するためのものと解釈されるべきである。

【００３９】まとめとして、本発明の構成に関して以下
の事項を開示する。

【００４０】（１）メモリ、少なくとも１つのプロセッ
サ及びオペレーティング・システムを含むコンピュータ
・システムであって、（ａ）前記少なくとも１つのプロ
セッサ及び前記オペレーティング・システムがアドレス
指定できる前記メモリの可視的な部分と、（ｂ）前記少
なくとも１つのプロセッサ及び前記オペレーティング・
システムによるアドレス指定可能性が除外され、更に前
記少なくとも１つのプロセッサまたは前記オペレーティ
ング・システムの少なくともいずれか一方から伝送され
たデータを保管するために用いられる、前記メモリの隠
された部分と、（ｃ）前記メモリの前記可視的な部分に
配置され、前記少なくとも１つのプロセッサまたは前記
オペレーティング・システムの少なくともいずれか一方
からのデータ・アクセスの要求を受け取るための通信領
域と、（ｄ）前記メモリの前記可視的な部分、及び前記
メモリの前記隠された部分の双方をアドレス指定し、前
記通信領域から前記データ・アクセスの要求を受け取
り、前記隠されたメモリへの前記データ・アクセスを開
始する、隠されたサーバと、を含むコンピュータ・シス
テム。（２）前記隠されたサーバが、前記少なくとも１つのプ
ロセッサの第１のプロセッサによって実行され、前記オ
ペレーティング・システムが、前記少なくとも１つのプ
ロセッサの第２のプロセッサによって実行される、
（１）に記載のコンピュータ・システム。（３）前記プロセッサが、隠されたメモリが前記プロセ
ッサに対して可視的でない第１の状態、及び隠されたメ
モリが前記プロセッサに対して可視的である第２の状態
のいずれかにあり、前記コンピュータ・システムが、前
記プロセッサを前記第１の状態と前記第２の状態との間
を変更する手段と、前記隠されたサーバが前記第２の状
態にある間に、前記隠されたサーバが所要の操作を開始
する手段と、を含む、（１）に記載のコンピュータ・シ
ステム。（４）前記隠されたサーバが再ロード可能、再起動可能
であり、前記メモリの前記可視的な部分が、前記隠され
たサーバの再起動の直前と直後との双方で同一である、
（１）に記載のコンピュータ・システム。（５）前記メモリの前記隠された部分にデータを保管す
るため、及び前記オペレーティング・システムの故障を
切り抜けてこれを再起動し、前記隠されたサーバを再ロ
ードして再起動するためのＲＡＭディスク・サービス手
段を更に含む、（１）に記載のコンピュータ・システ
ム。（６）前記メモリの前記隠された部分にデータを保管す
るため、及び前記オペレーティング・システムの故障を
切り抜けてこれを再起動し、前記隠されたサーバを再ロ
ードして再起動するためのディスク・キャッシュ・サー
ビス手段を更に含む、（１）に記載のコンピュータ・シ
ステム。（７）少なくとも１つのプロセッサ及びオペレーティン
グ・システムを含むコンピュータ・システム内に配置さ
れたメモリ中に保管されるデータを保護する方法であっ
て、（ａ）前記少なくとも１つのプロセッサ及び前記オ
ペレーティング・システムがアドレス指定できる前記メ
モリの可視的な部分を割り当てるステップと、（ｂ）前
記少なくとも１つのプロセッサ及び前記オペレーティン
グ・システムによるアドレス指定可能性が除外され、更
に前記少なくとも１つのプロセッサ及び前記オペレーテ
ィング・システムから伝送されたデータを保管するため
に用いられる、前記メモリの隠された部分を割り当てる
ステップと、（ｃ）前記メモリの前記可視的な部分に配
置された通信領域において、前記少なくとも１つのプロ
セッサまたは前記オペレーティング・システムの少なく
ともいずれか一方からの要求を受け取るステップと、
（ｄ）前記メモリの前記可視的な部分、及び前記メモリ
の前記隠された部分の双方をアドレス指定する隠された
サーバが前記要求のそれぞれを受け取るステップと、
（ｅ）前記隠されたメモリに対して前記要求のそれぞれ
を開始するステップと、を含む方法。（８）（ｆ）前記メモリの前記隠された部分が前記プロ
セッサに対して可視的でない第１の状態から、前記メモ
リの前記隠された部分が前記プロセッサに対して可視的
である第２の状態に前記プロセッサを変更するステップ
と、（ｇ）前記プロセッサの制御を前記隠されたサーバ
に転送するステップと、（ｈ）所要の操作を実行する要
求を前記隠されたサーバが受け取るステップと、（ｉ）
前記隠されたサーバが前記所要の操作を開始するステッ
プと、（ｊ）前記隠されたサーバが前記プロセッサの制
御を終了させるステップと、（ｋ）前記プロセッサを前
記第２の状態から前記第１の状態に変更するステップ
と、を更に含む、（７）に記載の方法。（９）（ｌ）前記隠されたサーバを再ロードするステッ
プと、（ｍ）前記隠されたサーバを再起動するステップ
と、（ｎ）前記メモリの前記可視的な部分を、前記隠さ
れたサーバの再起動の直前と直後との双方で同一に維持
するステップと、を更に含む、（８）に記載の方法。（１０）前記メモリの前記隠された部分にデータを保管
し、前記オペレーティング・システムの故障を切り抜け
てこれを再起動し、前記隠されたサーバを再ロードして
再起動する、ＲＡＭディスク・サービスを提供するステ
ップを更に含む、（７）に記載の方法。（１１）前記メモリの前記隠された部分にデータを保管
し、前記オペレーティング・システムの故障を切り抜け
てこれを再起動し、前記隠されたサーバを再ロードして
再起動する、ディスク・キャッシュ・サービスを提供す
るステップを更に含む、（７）に記載の方法。（１２）前記隠されたサーバが、前記少なくとも１つの
プロセッサの第１のプロセッサによって実行され、前記
オペレーティング・システムが、前記少なくとも１つの
プロセッサの第２のプロセッサによって実行される、
（７）に記載の方法。

【図面の簡単な説明】

【図１】本発明の１実施例に従った、メモリ及びメモリ
と複数のプロセッサ及び複数の入出力装置との関係の構
成を示すブロック図である。

【図２】図１に示された可視的なメモリ、及び図１に示
された可視的なメモリと隠されたメモリとの間の通信経
路の構成を示すブロック図である。

【図３】図１に示された隠されたメモリの内部構成を示
すブロック図である。

【図４】オペレーティング・システムが隠されたサーバ
にプロセッサの制御を手渡すための、本発明の１実施例
に従った処理ステップを示す流れ図である。

【図５】本発明の１実施例に従って、図３の隠されたサ
ーバが実行するステップを示す流れ図である。

【図６】本発明の１実施例に従って、隠されたサーバに
要求を手渡すために用いられる待ち行列の構成を示すブ
ロック図である。

【符号の説明】

１０相互接続メカニズム１５ａ〜１５ｎプロセッサ１８ａ〜１８ｎディスク装置１１５ａ〜１１５ｎサービス・データ・ハンドル

───────────────────────────────────────────────────── フロントページの続き (72)発明者ミッシェル・ヘンリ・テオドール・ハックアメリカ合衆国10566、ニューヨーク州ピークスキル、ファーネス・ドック・ロード 403 (72)発明者ナギー・ハリムアメリカ合衆国10598、ニューヨーク州ヨークタウン・ハイツ、クロムポンド・ロード 2917 (72)発明者リチャード・パービン・キングアメリカ合衆国10594、ニューヨーク州ソーンウッド、ウォーレン・アベニュー 540

Claims

【特許請求の範囲】

【請求項１】メモリ、少なくとも１つのプロセッサ及び
オペレーティング・システムを含むコンピュータ・シス
テムであって、（ａ）前記少なくとも１つのプロセッサ
及び前記オペレーティング・システムがアドレス指定で
きる前記メモリの可視的な部分と、（ｂ）前記少なくと
も１つのプロセッサ及び前記オペレーティング・システ
ムによるアドレス指定可能性が除外され、更に前記少な
くとも１つのプロセッサまたは前記オペレーティング・
システムの少なくともいずれか一方から伝送されたデー
タを保管するために用いられる、前記メモリの隠された
部分と、（ｃ）前記メモリの前記可視的な部分に配置さ
れ、前記少なくとも１つのプロセッサまたは前記オペレ
ーティング・システムの少なくともいずれか一方からの
データ・アクセスの要求を受け取るための通信領域と、
（ｄ）前記メモリの前記可視的な部分、及び前記メモリ
の前記隠された部分の双方をアドレス指定し、前記通信
領域から前記データ・アクセスの要求を受け取り、前記
隠されたメモリへの前記データ・アクセスを開始する、
隠されたサーバと、を含むコンピュータ・システム。
【請求項２】前記隠されたサーバが、前記少なくとも１
つのプロセッサの第１のプロセッサによって実行され、
前記オペレーティング・システムが、前記少なくとも１
つのプロセッサの第２のプロセッサによって実行され
る、請求項１に記載のコンピュータ・システム。
【請求項３】前記プロセッサが、隠されたメモリが前記
プロセッサに対して可視的でない第１の状態、及び隠さ
れたメモリが前記プロセッサに対して可視的である第２
の状態のいずれかにあり、前記コンピュータ・システム
が、前記プロセッサを前記第１の状態と前記第２の状態
との間を変更する手段と、前記隠されたサーバが前記第
２の状態にある間に、前記隠されたサーバが所要の操作
を開始する手段と、を含む、請求項１に記載のコンピュ
ータ・システム。
【請求項４】前記隠されたサーバが再ロード可能、再起
動可能であり、前記メモリの前記可視的な部分が、前記
隠されたサーバの再起動の直前と直後との双方で同一で
ある、請求項１に記載のコンピュータ・システム。
【請求項５】前記メモリの前記隠された部分にデータを
保管するため、及び前記オペレーティング・システムの
故障を切り抜けてこれを再起動し、前記隠されたサーバ
を再ロードして再起動するためのＲＡＭディスク・サー
ビス手段を更に含む、請求項１に記載のコンピュータ・
システム。
【請求項６】前記メモリの前記隠された部分にデータを
保管するため、及び前記オペレーティング・システムの
故障を切り抜けてこれを再起動し、前記隠されたサーバ
を再ロードして再起動するためのディスク・キャッシュ
・サービス手段を更に含む、請求項１に記載のコンピュ
ータ・システム。
【請求項７】少なくとも１つのプロセッサ及びオペレー
ティング・システムを含むコンピュータ・システム内に
配置されたメモリ中に保管されるデータを保護する方法
であって、（ａ）前記少なくとも１つのプロセッサ及び
前記オペレーティング・システムがアドレス指定できる
前記メモリの可視的な部分を割り当てるステップと、
（ｂ）前記少なくとも１つのプロセッサ及び前記オペレ
ーティング・システムによるアドレス指定可能性が除外
され、更に前記少なくとも１つのプロセッサ及び前記オ
ペレーティング・システムから伝送されたデータを保管
するために用いられる、前記メモリの隠された部分を割
り当てるステップと、（ｃ）前記メモリの前記可視的な
部分に配置された通信領域において、前記少なくとも１
つのプロセッサまたは前記オペレーティング・システム
の少なくともいずれか一方からの要求を受け取るステッ
プと、（ｄ）前記メモリの前記可視的な部分、及び前記
メモリの前記隠された部分の双方をアドレス指定する隠
されたサーバが前記要求のそれぞれを受け取るステップ
と、（ｅ）前記隠されたメモリに対して前記要求のそれ
ぞれを開始するステップと、を含む方法。
【請求項８】（ｆ）前記メモリの前記隠された部分が前
記プロセッサに対して可視的でない第１の状態から、前
記メモリの前記隠された部分が前記プロセッサに対して
可視的である第２の状態に前記プロセッサを変更するス
テップと、（ｇ）前記プロセッサの制御を前記隠された
サーバに転送するステップと、（ｈ）所要の操作を実行
する要求を前記隠されたサーバが受け取るステップと、
（ｉ）前記隠されたサーバが前記所要の操作を開始する
ステップと、（ｊ）前記隠されたサーバが前記プロセッ
サの制御を終了させるステップと、（ｋ）前記プロセッ
サを前記第２の状態から前記第１の状態に変更するステ
ップと、を更に含む、請求項７に記載の方法。
【請求項９】（ｌ）前記隠されたサーバを再ロードする
ステップと、（ｍ）前記隠されたサーバを再起動するス
テップと、（ｎ）前記メモリの前記可視的な部分を、前
記隠されたサーバの再起動の直前と直後との双方で同一
に維持するステップと、を更に含む、請求項８に記載の
方法。
【請求項１０】前記メモリの前記隠された部分にデータ
を保管し、前記オペレーティング・システムの故障を切
り抜けてこれを再起動し、前記隠されたサーバを再ロー
ドして再起動する、ＲＡＭディスク・サービスを提供す
るステップを更に含む、請求項７に記載の方法。
【請求項１１】前記メモリの前記隠された部分にデータ
を保管し、前記オペレーティング・システムの故障を切
り抜けてこれを再起動し、前記隠されたサーバを再ロー
ドして再起動する、ディスク・キャッシュ・サービスを
提供するステップを更に含む、請求項７に記載の方法。
【請求項１２】前記隠されたサーバが、前記少なくとも
１つのプロセッサの第１のプロセッサによって実行さ
れ、前記オペレーティング・システムが、前記少なくと
も１つのプロセッサの第２のプロセッサによって実行さ
れる、請求項７に記載の方法。