JPH10256305A - 光半導体装置及びその製造方法 - Google Patents
光半導体装置及びその製造方法Info
- Publication number
- JPH10256305A JPH10256305A JP5592797A JP5592797A JPH10256305A JP H10256305 A JPH10256305 A JP H10256305A JP 5592797 A JP5592797 A JP 5592797A JP 5592797 A JP5592797 A JP 5592797A JP H10256305 A JPH10256305 A JP H10256305A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chip
- optical semiconductor
- electrode pattern
- optical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 ＬＤやＰＤの光半導体素子が、Ｓｉ基板に対
して縦、横、高さ方向に高精度に搭載接続された光半導
体装置を提供する。 【解決手段】 Ｓｉ基板１０の溝部１１内に、ＬＤチッ
プ２０の電極パターン２１上に形成された半田バンプ２
２が入るように搭載する。次に、Ｓｉ基板１０の段差部
１４に、ＬＤチップ２０の光学的接続端面２３が当接す
るように、このＳｉ基板１０を傾斜させる。Ｓｉ基板１
０を傾斜させた状態で、リフロー装置等により加熱し
て、半田バンプ２２を溶解する。半田バンプ２２が溶解
すると、余剰半田が溝部１１に吸収されるとともに、溶
融した半田の表面張力によって、ＬＤチップ２０はＳｉ
基板１０の所定の位置に密着接続される。
して縦、横、高さ方向に高精度に搭載接続された光半導
体装置を提供する。 【解決手段】 Ｓｉ基板１０の溝部１１内に、ＬＤチッ
プ２０の電極パターン２１上に形成された半田バンプ２
２が入るように搭載する。次に、Ｓｉ基板１０の段差部
１４に、ＬＤチップ２０の光学的接続端面２３が当接す
るように、このＳｉ基板１０を傾斜させる。Ｓｉ基板１
０を傾斜させた状態で、リフロー装置等により加熱し
て、半田バンプ２２を溶解する。半田バンプ２２が溶解
すると、余剰半田が溝部１１に吸収されるとともに、溶
融した半田の表面張力によって、ＬＤチップ２０はＳｉ
基板１０の所定の位置に密着接続される。
Description
【０００１】
【発明の属する技術分野】本発明は、光データ通信装置
等に使用される電気信号／光信号変換機能を持つ発光素
子（以下、「ＬＤチップ」という）と、光信号／電気信
号変換機能を持つ受光素子（以下、「ＰＤ素子」とい
う）を別々に、または一体化して有する光半導体装置と
その製造方法、特に光半導体素子の実装構造及びその実
装方法に関するものである。
等に使用される電気信号／光信号変換機能を持つ発光素
子（以下、「ＬＤチップ」という）と、光信号／電気信
号変換機能を持つ受光素子（以下、「ＰＤ素子」とい
う）を別々に、または一体化して有する光半導体装置と
その製造方法、特に光半導体素子の実装構造及びその実
装方法に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば次のような文献に記載されるものがあった。 文献：エレクトロニクスソサイティ大会予稿集、ＳＣ−
１−１２、（１９９５年）、電子情報通信学会、蔵田他
著、「表面実装型光モジュールの開発」、ｐ．３３１〜
３３２ 図２（ａ）〜（ｅ）は、前記文献に記載された従来の光
半導体装置の構造を示す図であり、同図（ａ）はシリコ
ン基板（以下、「Ｓｉ基板」という）の素子搭載面の平
面図、同図（ｂ）はＬＤチップの固定面の平面図、同図
（ｃ）は認識マークの平面図、同図（ｄ）はＬＤチップ
が実装されたＳｉ基板の斜視図、及び同図（ｅ）は同図
（ｄ）における断面Ａ−Ａを示す図である。これらの構
造及び実装方法（Ａ）〜（Ｃ）を、以下説明する。
例えば次のような文献に記載されるものがあった。 文献：エレクトロニクスソサイティ大会予稿集、ＳＣ−
１−１２、（１９９５年）、電子情報通信学会、蔵田他
著、「表面実装型光モジュールの開発」、ｐ．３３１〜
３３２ 図２（ａ）〜（ｅ）は、前記文献に記載された従来の光
半導体装置の構造を示す図であり、同図（ａ）はシリコ
ン基板（以下、「Ｓｉ基板」という）の素子搭載面の平
面図、同図（ｂ）はＬＤチップの固定面の平面図、同図
（ｃ）は認識マークの平面図、同図（ｄ）はＬＤチップ
が実装されたＳｉ基板の斜視図、及び同図（ｅ）は同図
（ｄ）における断面Ａ−Ａを示す図である。これらの構
造及び実装方法（Ａ）〜（Ｃ）を、以下説明する。
【０００３】（Ａ） Ｓｉ基板の構造 図２（ａ）に示すように、Ｓｉ基板１の素子搭載面に
は、認識マーク１ａ、電極パターン１ｂ、及び図示しな
い光ファイバの実装位置を決めるためのＶ溝１ｃが形成
されている。 （Ｂ） ＬＤチップの構造 図２（ｂ）に示すように、ＬＤチップ２の固定面には、
認識マーク２ａ、及びＬＤチップの陰極の電極パターン
２ｂが形成されている。また、図示されていないが、Ｌ
Ｄチップ２の固定面とは反対側の面に、陽極の電極パタ
ーンが形成されている。そして、陽極と陰極の間の一定
の位置に光を放出する光学的接続端面２ｄを有してい
る。
は、認識マーク１ａ、電極パターン１ｂ、及び図示しな
い光ファイバの実装位置を決めるためのＶ溝１ｃが形成
されている。 （Ｂ） ＬＤチップの構造 図２（ｂ）に示すように、ＬＤチップ２の固定面には、
認識マーク２ａ、及びＬＤチップの陰極の電極パターン
２ｂが形成されている。また、図示されていないが、Ｌ
Ｄチップ２の固定面とは反対側の面に、陽極の電極パタ
ーンが形成されている。そして、陽極と陰極の間の一定
の位置に光を放出する光学的接続端面２ｄを有してい
る。
【０００４】（Ｃ） ＬＤチップの実装方法 Ｓｉ基板１に対するＬＤチップ２の搭載精度は、このＬ
Ｄチップ２の光学的接続端面２ｄと光ファイバとの光結
合損失を少なくするために、±１μｍ以下の精度が要求
される。このため、Ｓｉ基板１の裏面から赤外線を照射
し、ＬＤチップ２の上部に設置した検出器でその赤外線
を検出することにより、図２（ｃ）に示すように、Ｓｉ
基板１の認識マーク１ａとＬＤチップ２の認識マーク２
ａとが重なるように、ＬＤチップ２の位置決めを行って
いた。このように位置決めを行った後、図２（ｄ），
（ｅ）に示すように、ＬＤチップ２の電極パターン２ｂ
とＳｉ基板１の電極パターン１ｂとを半田３で接続し
て、このＬＤチップ２を実装していた。このような光半
導体装置は、例えば光伝送装置等に組み込まれ、Ｖ溝１
ｃに光ファイバ等の伝送媒体が接続される。Ｓｉ基板１
上で、光ファイバの端面とＬＤチップ２の光学的接続端
面２ｄとが光学的に接続され、ＬＤチップ２から出力さ
れた光信号が光ファイバに送出される。
Ｄチップ２の光学的接続端面２ｄと光ファイバとの光結
合損失を少なくするために、±１μｍ以下の精度が要求
される。このため、Ｓｉ基板１の裏面から赤外線を照射
し、ＬＤチップ２の上部に設置した検出器でその赤外線
を検出することにより、図２（ｃ）に示すように、Ｓｉ
基板１の認識マーク１ａとＬＤチップ２の認識マーク２
ａとが重なるように、ＬＤチップ２の位置決めを行って
いた。このように位置決めを行った後、図２（ｄ），
（ｅ）に示すように、ＬＤチップ２の電極パターン２ｂ
とＳｉ基板１の電極パターン１ｂとを半田３で接続し
て、このＬＤチップ２を実装していた。このような光半
導体装置は、例えば光伝送装置等に組み込まれ、Ｖ溝１
ｃに光ファイバ等の伝送媒体が接続される。Ｓｉ基板１
上で、光ファイバの端面とＬＤチップ２の光学的接続端
面２ｄとが光学的に接続され、ＬＤチップ２から出力さ
れた光信号が光ファイバに送出される。
【０００５】
【発明が解決しようとする課題】しかしながら、従来の
光半導体装置とその製造方法では、次のような課題があ
った。 （ｉ） ＬＤチップ２の搭載時に、Ｓｉ基板１側の認識
マーク１ａとＬＤチップ２側の認識マーク２ａを赤外線
等を使用して検出し、位置決め調整を行う必要が有る。
このため、工程が複雑になり、多くの工数とコストが必
要であった。 （ii） 検出器によってＳｉ基板１側の認識マーク１ａ
とＬＤチップ２側の認識マーク２ａとを同時に認識する
際、Ｓｉ基板１とＬＤチップ２との間隙や、それぞれの
表面の凹凸等により、赤外線の乱反射が発生する。この
ため、認識マーク１ａ，２ａの正確な認識が困難にな
り、正確な位置決めが不可能となる場合が発生する。 （iii) 高さ（Ｚ軸）方向の位置決めは、半田３の最終
的な厚みによって決まるため、高精度に位置を決定する
ことができず、光ファイバと光学的接続端面２ｄの位置
の誤差が生ずる。 本発明は、前記従来技術が持っていた上記課題を解決
し、Ｓｉ基板上にＬＤチップやＰＤ素子を高精度に搭載
することのできる光半導体装置を提供するものである。
光半導体装置とその製造方法では、次のような課題があ
った。 （ｉ） ＬＤチップ２の搭載時に、Ｓｉ基板１側の認識
マーク１ａとＬＤチップ２側の認識マーク２ａを赤外線
等を使用して検出し、位置決め調整を行う必要が有る。
このため、工程が複雑になり、多くの工数とコストが必
要であった。 （ii） 検出器によってＳｉ基板１側の認識マーク１ａ
とＬＤチップ２側の認識マーク２ａとを同時に認識する
際、Ｓｉ基板１とＬＤチップ２との間隙や、それぞれの
表面の凹凸等により、赤外線の乱反射が発生する。この
ため、認識マーク１ａ，２ａの正確な認識が困難にな
り、正確な位置決めが不可能となる場合が発生する。 （iii) 高さ（Ｚ軸）方向の位置決めは、半田３の最終
的な厚みによって決まるため、高精度に位置を決定する
ことができず、光ファイバと光学的接続端面２ｄの位置
の誤差が生ずる。 本発明は、前記従来技術が持っていた上記課題を解決
し、Ｓｉ基板上にＬＤチップやＰＤ素子を高精度に搭載
することのできる光半導体装置を提供するものである。
【０００６】
【課題を解決するための手段】前記課題を解決するため
に、本発明のうちの第１の発明は、固定面に形成された
第１の電極パターン、及び該固定面とは異なる光学的接
続端面の所定の位置に形成された発光部または受光部を
有する光半導体素子と、素子搭載面を有し、該素子搭載
面に前記光半導体素子の固定面が固定される基板とを、
備えた光半導体装置において、光半導体素子の第１の電
極パターン上に、所定の大きさを有する半田バンプを設
けている。更に、前記基板には、前記素子搭載面の一定
方向に配置され、前記半田バンプを摺動自在に収容する
単数または複数の溝部と、前記溝部内に配置され、前記
半田バンプに接続される第２の電極パターンと、前記一
定方向に対する前記光半導体素子の移動を阻止し、前記
光学的接続端面を所定の位置に係止する段差部または突
起部とを設けている。このような構成を採用したことに
より、光半導体素子は、半田バンプによって基板の溝部
に搭載され、段差部または突起部によって所定の位置に
固定される。更に、半田バンプの余剰半田は溝部によっ
て吸収される。
に、本発明のうちの第１の発明は、固定面に形成された
第１の電極パターン、及び該固定面とは異なる光学的接
続端面の所定の位置に形成された発光部または受光部を
有する光半導体素子と、素子搭載面を有し、該素子搭載
面に前記光半導体素子の固定面が固定される基板とを、
備えた光半導体装置において、光半導体素子の第１の電
極パターン上に、所定の大きさを有する半田バンプを設
けている。更に、前記基板には、前記素子搭載面の一定
方向に配置され、前記半田バンプを摺動自在に収容する
単数または複数の溝部と、前記溝部内に配置され、前記
半田バンプに接続される第２の電極パターンと、前記一
定方向に対する前記光半導体素子の移動を阻止し、前記
光学的接続端面を所定の位置に係止する段差部または突
起部とを設けている。このような構成を採用したことに
より、光半導体素子は、半田バンプによって基板の溝部
に搭載され、段差部または突起部によって所定の位置に
固定される。更に、半田バンプの余剰半田は溝部によっ
て吸収される。
【０００７】第２の発明は、固定面に形成された第１の
電極パターン、該固定面とは異なる光学的接続端面の所
定の位置に形成された発光部または受光部、及び該第１
の電極パターン上に設けられ所定の大きさを有する半田
バンプを有する光半導体素子と、素子搭載面、該素子搭
載面の一定方向に配置され前記半田バンプを摺動自在に
収容する単数または複数の溝部、該溝部内に配置され該
半田バンプに接続される第２の電極パターン、及び該一
定方向に対する前記光半導体素子の移動を阻止し、前記
光学的接続端面を所定の位置に係止する段差部または突
起部を有する基板とを備えた光半導体装置を、次のよう
な工程で製造する。まず、前記光半導体素子の半田バン
プを前記基板の対応する溝部内に搭載する。次に、前記
光半導体素子が搭載された前記基板を傾斜させて前記光
学的接続端面を前記段差部または突起部に当接する。そ
して、前記基板を傾斜させた状態で前記半田バンプを溶
融させて前記第１の電極パターンと前記第２の電極パタ
ーンとを接続する。このような方法を採用したことによ
り、光半導体素子は、半田バンプによって基板の溝部に
搭載された後、溝部に沿って移動し、段差部または突起
部によって所定の位置に固定される。更に、溶融された
半田バンプの余剰半田は、溝部によって吸収される。
電極パターン、該固定面とは異なる光学的接続端面の所
定の位置に形成された発光部または受光部、及び該第１
の電極パターン上に設けられ所定の大きさを有する半田
バンプを有する光半導体素子と、素子搭載面、該素子搭
載面の一定方向に配置され前記半田バンプを摺動自在に
収容する単数または複数の溝部、該溝部内に配置され該
半田バンプに接続される第２の電極パターン、及び該一
定方向に対する前記光半導体素子の移動を阻止し、前記
光学的接続端面を所定の位置に係止する段差部または突
起部を有する基板とを備えた光半導体装置を、次のよう
な工程で製造する。まず、前記光半導体素子の半田バン
プを前記基板の対応する溝部内に搭載する。次に、前記
光半導体素子が搭載された前記基板を傾斜させて前記光
学的接続端面を前記段差部または突起部に当接する。そ
して、前記基板を傾斜させた状態で前記半田バンプを溶
融させて前記第１の電極パターンと前記第２の電極パタ
ーンとを接続する。このような方法を採用したことによ
り、光半導体素子は、半田バンプによって基板の溝部に
搭載された後、溝部に沿って移動し、段差部または突起
部によって所定の位置に固定される。更に、溶融された
半田バンプの余剰半田は、溝部によって吸収される。
【０００８】
【発明の実施の形態】第１の実施形態 図１（ａ）〜（ｄ）は、本発明の第１の実施形態を示す
光半導体装置の構造図であり、同図（ａ）はＳｉ基板の
素子搭載面の平面図、同図（ｂ）は同図（ａ）における
断面Ｘ−Ｘを示す図、同図（ｃ）はＬＤチップの固定面
の平面図、及び同図（ｄ）はＬＤチップが実装されたＳ
ｉ基板の斜視図である。また、図３（ａ）〜（ｃ）は、
図１の光半導体装置の製造方法を示す工程図である。以
下、これらの図１（ａ）〜（ｄ）及び図３（ａ）〜
（ｃ）を参照して、光半導体装置を構成するＳｉ基板及
びＬＤチップの構造（Ａ），（Ｂ）と、この光半導体装
置の製造工程におけるＬＤチップの実装方法（Ｃ）につ
いて説明する。
光半導体装置の構造図であり、同図（ａ）はＳｉ基板の
素子搭載面の平面図、同図（ｂ）は同図（ａ）における
断面Ｘ−Ｘを示す図、同図（ｃ）はＬＤチップの固定面
の平面図、及び同図（ｄ）はＬＤチップが実装されたＳ
ｉ基板の斜視図である。また、図３（ａ）〜（ｃ）は、
図１の光半導体装置の製造方法を示す工程図である。以
下、これらの図１（ａ）〜（ｄ）及び図３（ａ）〜
（ｃ）を参照して、光半導体装置を構成するＳｉ基板及
びＬＤチップの構造（Ａ），（Ｂ）と、この光半導体装
置の製造工程におけるＬＤチップの実装方法（Ｃ）につ
いて説明する。
【０００９】（Ａ） Ｓｉ基板の構造 図１（ａ），（ｂ）の基板（例えば、Ｓｉ基板）１０
は、光半導体素子（例えば、ＬＤチップ）２０を搭載す
るための厚さ１．１ｍｍ程度のＳｉを材料とする板であ
る。Ｓｉ基板１０の素子搭載面には、ＬＤチップ２０の
搭載位置を決めるための、例えば、開口部の幅７０〜１
１０μｍ、深さ５０〜７０μｍのＶ字型の溝部１１が、
一定の方向に設けられている。溝部１１は、Ｓｉ基板１
０とＬＤチップ２０とが密着し、かつ、このＬＤチップ
２０の搭載精度が確保されるように、寸法と位置が決定
されている。また、Ｓｉ基板１０には、図示しない光フ
ァイバの実装位置を決めるためのＶ溝１２が、溝部１１
と同一方向に設けられている。これらの溝部１１とＶ溝
１２は、Ｓｉ基板１０をエッチングすることによって高
精度に形成される。溝部１１の内部表面には、蒸着また
はメッキ処理によって、Ａｕ−Ｓｎ等による２つの電極
パターン１３ａ，１３ｂが形成されている。電極パター
ン１３ａは溝部１１の端部１１ａとそれに続く底部１１
ｂに、電極パターン１３ｂは溝部１１の中間の底部１１
ｂに、それぞれ形成されている。更に、Ｓｉ基板１０に
は、溝部１１の端部１１ａにほぼ一致する位置に、ＬＤ
チップ２０を係止するための段差部１４が設けられてい
る。
は、光半導体素子（例えば、ＬＤチップ）２０を搭載す
るための厚さ１．１ｍｍ程度のＳｉを材料とする板であ
る。Ｓｉ基板１０の素子搭載面には、ＬＤチップ２０の
搭載位置を決めるための、例えば、開口部の幅７０〜１
１０μｍ、深さ５０〜７０μｍのＶ字型の溝部１１が、
一定の方向に設けられている。溝部１１は、Ｓｉ基板１
０とＬＤチップ２０とが密着し、かつ、このＬＤチップ
２０の搭載精度が確保されるように、寸法と位置が決定
されている。また、Ｓｉ基板１０には、図示しない光フ
ァイバの実装位置を決めるためのＶ溝１２が、溝部１１
と同一方向に設けられている。これらの溝部１１とＶ溝
１２は、Ｓｉ基板１０をエッチングすることによって高
精度に形成される。溝部１１の内部表面には、蒸着また
はメッキ処理によって、Ａｕ−Ｓｎ等による２つの電極
パターン１３ａ，１３ｂが形成されている。電極パター
ン１３ａは溝部１１の端部１１ａとそれに続く底部１１
ｂに、電極パターン１３ｂは溝部１１の中間の底部１１
ｂに、それぞれ形成されている。更に、Ｓｉ基板１０に
は、溝部１１の端部１１ａにほぼ一致する位置に、ＬＤ
チップ２０を係止するための段差部１４が設けられてい
る。
【００１０】（Ｂ） ＬＤチップの構造 図１（ｃ）のＬＤチップ２０は、一辺の長さ３００〜３
５０μｍ、厚さ１００μｍ程度の直方体の素子であり、
そのＳｉ基板１０への固定面には、Ｓｉ基板１０の電極
パターン１３ａ，１３ｂに対応する位置に、このＬＤチ
ップ２０の陰極に相当する電極パターン２１が、蒸着ま
たはメッキ処理によって形成されている。更に、電極パ
ターン２１の表面には、例えば、Ａｕ８０％、Ｓｎ２０
％、融点２８０℃の半田によって、６０μｍ程度の高さ
の半田バンプ２２が形成されている。また、図示されて
いないが、ＬＤチップ２０の固定面の裏面側の陽極面に
は、このＬＤチップ２０の陽極の電極パターンが形成さ
れている。そして、ＬＤチップ２０の固定面と陽極面の
間の厚さ方向の光学的接続端面２３の一定の位置には、
光を放出する発光部が形成されている。
５０μｍ、厚さ１００μｍ程度の直方体の素子であり、
そのＳｉ基板１０への固定面には、Ｓｉ基板１０の電極
パターン１３ａ，１３ｂに対応する位置に、このＬＤチ
ップ２０の陰極に相当する電極パターン２１が、蒸着ま
たはメッキ処理によって形成されている。更に、電極パ
ターン２１の表面には、例えば、Ａｕ８０％、Ｓｎ２０
％、融点２８０℃の半田によって、６０μｍ程度の高さ
の半田バンプ２２が形成されている。また、図示されて
いないが、ＬＤチップ２０の固定面の裏面側の陽極面に
は、このＬＤチップ２０の陽極の電極パターンが形成さ
れている。そして、ＬＤチップ２０の固定面と陽極面の
間の厚さ方向の光学的接続端面２３の一定の位置には、
光を放出する発光部が形成されている。
【００１１】（Ｃ） ＬＤチップの実装方法 まず、自動搭載機にＳｉ基板１０を、溝部１１等が形成
された素子搭載面を上にしてセットする。そして、ＬＤ
チップ２０をピックアップして、図３（ａ）に示すよう
に、このＬＤチップ２０の半田バンプ２２をＳｉ基板１
０の溝部１１内に搭載する。一般に、自動搭載機の精度
は１０μｍ程度であり、光半導体装置に要求される１μ
ｍ以下の精度には及ばないが、半田バンプ２２が溝部１
１に入ることにより、この溝部１１内部の壁面に沿って
移動し、所定の位置で停止する。これにより、ＬＤチッ
プ２０の平面におけるＸ軸方向（溝部１１の中心線に対
して直角方向）の正確な位置決めが可能である。次に、
図３（ｂ）に示すように、ＬＤチップ２０を搭載したＳ
ｉ基板１０を傾斜台３０に乗せて傾斜させ、ＬＤチップ
２０の光学的接続端面２３をＳｉ基板１０の段差部１４
に当接する。これにより、ＬＤチップ２０の平面におけ
るＹ軸方向（溝部１１の中心線の方向）の正確な位置決
めが可能となる。通常、このように傾斜させることによ
り、ＬＤチップ２０は斜面に沿って下方に移動するが、
この移動を更に確実にするために、このＬＤチップ２０
の上から重しによって、圧力をかけるようにしても良
い。
された素子搭載面を上にしてセットする。そして、ＬＤ
チップ２０をピックアップして、図３（ａ）に示すよう
に、このＬＤチップ２０の半田バンプ２２をＳｉ基板１
０の溝部１１内に搭載する。一般に、自動搭載機の精度
は１０μｍ程度であり、光半導体装置に要求される１μ
ｍ以下の精度には及ばないが、半田バンプ２２が溝部１
１に入ることにより、この溝部１１内部の壁面に沿って
移動し、所定の位置で停止する。これにより、ＬＤチッ
プ２０の平面におけるＸ軸方向（溝部１１の中心線に対
して直角方向）の正確な位置決めが可能である。次に、
図３（ｂ）に示すように、ＬＤチップ２０を搭載したＳ
ｉ基板１０を傾斜台３０に乗せて傾斜させ、ＬＤチップ
２０の光学的接続端面２３をＳｉ基板１０の段差部１４
に当接する。これにより、ＬＤチップ２０の平面におけ
るＹ軸方向（溝部１１の中心線の方向）の正確な位置決
めが可能となる。通常、このように傾斜させることによ
り、ＬＤチップ２０は斜面に沿って下方に移動するが、
この移動を更に確実にするために、このＬＤチップ２０
の上から重しによって、圧力をかけるようにしても良
い。
【００１２】このようにして、ＬＤチップ２０のＸ軸及
びＹ軸方向の正確な位置が決まった後、リフロー装置等
により、例えば３３０℃程度に加熱して半田バンプ２２
を溶解する。リフロー処理によって、半田バンプ２２が
溶解して、溝部１１の内部表面の電極パターン１３ａ，
１３ｂに接続される。このとき、半田バンプ２２の体積
が、Ｓｉ基板１０側の電極パターン１３ａ，１３ｂと、
ＬＤチップ２０側の電極パターン２１との間の体積より
も大きい場合、余った溶融半田は、この電極１３ａ，１
３ｂが形成されていない部分の溝部１１によって吸収さ
れる。半田バンプ２２が溶融して出来た液状の半田の表
面張力により、Ｓｉ基板１０とＬＤチップ２０とは密着
接続されるとともに、電極パターン１３ａ，１３ｂと電
極パターン２１とが電気的に接続される。これにより、
図３（ｃ）に示すように、高さ（Ｚ軸）方向に対して、
Ｓｉ基板１０とＬＤチップ２０とが密着接続され、この
ＬＤチップ２０の光学的接続端面２３の位置を精度良く
固定することができる。ＬＤチップ２０の位置決め搭載
接続後は、ワイヤボンディング等により、このＬＤチッ
プ２０の陽極面の電極パターンに給電ワイヤを接続す
る。
びＹ軸方向の正確な位置が決まった後、リフロー装置等
により、例えば３３０℃程度に加熱して半田バンプ２２
を溶解する。リフロー処理によって、半田バンプ２２が
溶解して、溝部１１の内部表面の電極パターン１３ａ，
１３ｂに接続される。このとき、半田バンプ２２の体積
が、Ｓｉ基板１０側の電極パターン１３ａ，１３ｂと、
ＬＤチップ２０側の電極パターン２１との間の体積より
も大きい場合、余った溶融半田は、この電極１３ａ，１
３ｂが形成されていない部分の溝部１１によって吸収さ
れる。半田バンプ２２が溶融して出来た液状の半田の表
面張力により、Ｓｉ基板１０とＬＤチップ２０とは密着
接続されるとともに、電極パターン１３ａ，１３ｂと電
極パターン２１とが電気的に接続される。これにより、
図３（ｃ）に示すように、高さ（Ｚ軸）方向に対して、
Ｓｉ基板１０とＬＤチップ２０とが密着接続され、この
ＬＤチップ２０の光学的接続端面２３の位置を精度良く
固定することができる。ＬＤチップ２０の位置決め搭載
接続後は、ワイヤボンディング等により、このＬＤチッ
プ２０の陽極面の電極パターンに給電ワイヤを接続す
る。
【００１３】このように実装された図１（ｄ）に示す光
半導体装置は、例えば光伝送装置等に組み込まれ、Ｖ溝
２２に光ファイバ等の伝送媒体が接続され、Ｓｉ基板１
０上で、光ファイバの端面とＬＤチップ２０の光学的接
続端面２３とが光学的に接続される。そして、給電ワイ
ヤから送信信号に応じた駆動電圧が供給され、ＬＤチッ
プ２０の光学的接続端面２３から光信号が出力されて、
光ファイバに送出される。以上のように、この第１の実
施形態によれば、Ｓｉ基板１０に対するＬＤチップ２０
搭載時の位置決めの無調整化が可能になり、工程が単純
になるとともに工数の削減が可能になる。また、溝部１
１によって余剰半田が吸収されるので、半田バンプ２２
の量の管理が比較的緩やかで良く、ＬＤチップ２０に半
田バンプ２２を直接形成することができる。このため、
ＬＤチップ２０の実装時に、電極パターン１３ａ，１３
ｂへの半田搭載の処理を行う必要がなく、製造工程の簡
素化が可能になる。更に、エッチングで正確に形成され
た溝部１１と、光学的接続端面２３係止用の段差部１４
とを有するので、ＬＤチップ２０の縦、横、高さ方向に
おいて高精度な接続が可能となり、信頼性が高く、かつ
性能の安定した光半導体装置が得られる。
半導体装置は、例えば光伝送装置等に組み込まれ、Ｖ溝
２２に光ファイバ等の伝送媒体が接続され、Ｓｉ基板１
０上で、光ファイバの端面とＬＤチップ２０の光学的接
続端面２３とが光学的に接続される。そして、給電ワイ
ヤから送信信号に応じた駆動電圧が供給され、ＬＤチッ
プ２０の光学的接続端面２３から光信号が出力されて、
光ファイバに送出される。以上のように、この第１の実
施形態によれば、Ｓｉ基板１０に対するＬＤチップ２０
搭載時の位置決めの無調整化が可能になり、工程が単純
になるとともに工数の削減が可能になる。また、溝部１
１によって余剰半田が吸収されるので、半田バンプ２２
の量の管理が比較的緩やかで良く、ＬＤチップ２０に半
田バンプ２２を直接形成することができる。このため、
ＬＤチップ２０の実装時に、電極パターン１３ａ，１３
ｂへの半田搭載の処理を行う必要がなく、製造工程の簡
素化が可能になる。更に、エッチングで正確に形成され
た溝部１１と、光学的接続端面２３係止用の段差部１４
とを有するので、ＬＤチップ２０の縦、横、高さ方向に
おいて高精度な接続が可能となり、信頼性が高く、かつ
性能の安定した光半導体装置が得られる。
【００１４】第２の実施形態 図４（ａ）〜（ｃ）は、本発明の第２の実施形態を示す
光半導体装置の構造図であり、図１中の要素と共通の要
素には共通の符号が付されている。図４（ａ）はＳｉ基
板の素子搭載面の平面図、同図（ｂ）は同図（ａ）にお
ける断面Ｘ−Ｘを示す図、及び同図（ｃ）はＬＤチップ
が実装されたＳｉ基板の斜視図である。これらの構造及
び実装方法（Ａ）〜（Ｃ）を、以下説明する。 （Ａ） Ｓｉ基板の構造 図４（ａ）のＳｉ基板１０Ａは、図１（ａ）のＳｉ基板
１０とほぼ同様の構造であるが、図１（ａ）のＳｉ基板
１０の段差部１４に代えて、２個の突起部１５を設けて
おり、この突起部１５によってＬＤチップ２０の光学的
接続端面２３を係止するようになっている。その他の構
造は、図１（ａ）のＳｉ基板１０と同様である。 （Ｂ） ＬＤチップの構造 ＬＤチップ２０は、図１（ｃ）のＬＤチップ２０と同様
の構造である。
光半導体装置の構造図であり、図１中の要素と共通の要
素には共通の符号が付されている。図４（ａ）はＳｉ基
板の素子搭載面の平面図、同図（ｂ）は同図（ａ）にお
ける断面Ｘ−Ｘを示す図、及び同図（ｃ）はＬＤチップ
が実装されたＳｉ基板の斜視図である。これらの構造及
び実装方法（Ａ）〜（Ｃ）を、以下説明する。 （Ａ） Ｓｉ基板の構造 図４（ａ）のＳｉ基板１０Ａは、図１（ａ）のＳｉ基板
１０とほぼ同様の構造であるが、図１（ａ）のＳｉ基板
１０の段差部１４に代えて、２個の突起部１５を設けて
おり、この突起部１５によってＬＤチップ２０の光学的
接続端面２３を係止するようになっている。その他の構
造は、図１（ａ）のＳｉ基板１０と同様である。 （Ｂ） ＬＤチップの構造 ＬＤチップ２０は、図１（ｃ）のＬＤチップ２０と同様
の構造である。
【００１５】（Ｃ） ＬＤチップの実装方法 Ｓｉ基板１０Ａへの、ＬＤチップ２０の実装方法は、図
１の光半導体装置の製造方法とほぼ同様である。ただ、
Ｓｉ基板１０ＡにＬＤチップ２０を搭載した後、このＳ
ｉ基板１０Ａを傾斜させた時に、ＬＤチップ２０が、突
起部１５によって係止される点のみが異なっている。従
って、この図４の光半導体装置は、図１の光半導体装置
と同様の利点がある。なお、本発明は、上記実施形態に
限定されず、種々の変形が可能である。この変形例とし
ては、例えば、次のようなものがある。
１の光半導体装置の製造方法とほぼ同様である。ただ、
Ｓｉ基板１０ＡにＬＤチップ２０を搭載した後、このＳ
ｉ基板１０Ａを傾斜させた時に、ＬＤチップ２０が、突
起部１５によって係止される点のみが異なっている。従
って、この図４の光半導体装置は、図１の光半導体装置
と同様の利点がある。なお、本発明は、上記実施形態に
限定されず、種々の変形が可能である。この変形例とし
ては、例えば、次のようなものがある。
【００１６】（ａ） 上記実施形態ではＬＤチップ２０
を実装した光半導体装置について説明したが、ＰＤ素子
を同様に実装することも可能である。また、１つのＳｉ
基板上に、ＬＤチップとＰＤ素子とを実装することも可
能である。 （ｂ） 溝部１１は、Ｖ字型の形状をしたものとして説
明したが、コの字型、Ｕ字型等の形状をした溝部でも良
い。 （ｃ） 上記実施形態では、溝部１１を１個使用してＬ
Ｄチップ２０を固定しているが、ＬＤチップ２０の電極
パターン２１によっては、それに対応して複数の溝部１
１を平行に配置し、それぞれの溝部１１に電極パターン
１３を設けても良い。 （ｄ） 溝部１１の内部表面には、部分的に電極パター
ン１３が形成されているが、溝部１１の内部表面全体に
電極パターン１３を形成しても同様の効果が得られる。 （ｅ） 半田バンプ２２は、一定温度で溶融し、溶融状
態での表面張力が大きく、かつ常温で凝固して導電性の
ある合金であれば、どのような成分でも良く、Ａｕ−Ｓ
ｎに限定するものではない。
を実装した光半導体装置について説明したが、ＰＤ素子
を同様に実装することも可能である。また、１つのＳｉ
基板上に、ＬＤチップとＰＤ素子とを実装することも可
能である。 （ｂ） 溝部１１は、Ｖ字型の形状をしたものとして説
明したが、コの字型、Ｕ字型等の形状をした溝部でも良
い。 （ｃ） 上記実施形態では、溝部１１を１個使用してＬ
Ｄチップ２０を固定しているが、ＬＤチップ２０の電極
パターン２１によっては、それに対応して複数の溝部１
１を平行に配置し、それぞれの溝部１１に電極パターン
１３を設けても良い。 （ｄ） 溝部１１の内部表面には、部分的に電極パター
ン１３が形成されているが、溝部１１の内部表面全体に
電極パターン１３を形成しても同様の効果が得られる。 （ｅ） 半田バンプ２２は、一定温度で溶融し、溶融状
態での表面張力が大きく、かつ常温で凝固して導電性の
ある合金であれば、どのような成分でも良く、Ａｕ−Ｓ
ｎに限定するものではない。
【００１７】
【発明の効果】以上詳細に説明したように、本発明によ
れば、光半導体素子の半田パンプを摺動自在に収容する
溝部と、該光半導体素子の光学的接続端面を係止する段
差部または突起部とを基板の素子搭載面に設けて製造す
るようにしている。これにより、半田バンプを溶融して
光半導体素子を基板に接続することによって、光学的接
続端面が、縦、横、高さ方向に対して高精度に保持され
た光半導体装置を得ることができる。
れば、光半導体素子の半田パンプを摺動自在に収容する
溝部と、該光半導体素子の光学的接続端面を係止する段
差部または突起部とを基板の素子搭載面に設けて製造す
るようにしている。これにより、半田バンプを溶融して
光半導体素子を基板に接続することによって、光学的接
続端面が、縦、横、高さ方向に対して高精度に保持され
た光半導体装置を得ることができる。
【図１】本発明の第１の実施形態を示す光半導体装置の
構造図である。
構造図である。
【図２】従来の光半導体装置の構造図である。
【図３】図１の光半導体装置の製造方法を示す工程図で
ある。
ある。
【図４】本発明の第２の実施形態を示す光半導体装置の
構造図である。
構造図である。
１０，１０Ａ Ｓｉ基板 １１ 溝部 １２ Ｖ溝 １３，２１ 電極パターン １４ 段差部 １５ 突起部 ２０ ＬＤチップ ２２ 半田バンプ ２３ 光学的接続端面
Claims (2)
- 【請求項１】 固定面に形成された第１の電極パター
ン、及び該固定面とは異なる光学的接続端面の所定の位
置に形成された発光部または受光部を有する光半導体素
子と、素子搭載面を有し、該素子搭載面に前記光半導体
素子の固定面が固定される基板とを、備えた光半導体装
置において、 所定の大きさを有する半田バンプを前記第１の電極パタ
ーン上に設け、 前記素子搭載面の一定方向に配置され、前記半田バンプ
を摺動自在に収容する単数または複数の溝部と、 前記溝部内に配置され、前記半田バンプに接続される第
２の電極パターンと、 前記一定方向に対する前記光半導体素子の移動を阻止
し、前記光学的接続端面を所定の位置に係止する段差部
または突起部とを、前記基板に設けたことを特徴とする
光半導体装置。 - 【請求項２】 固定面に形成された第１の電極パター
ン、該固定面とは異なる光学的接続端面の所定の位置に
形成された発光部または受光部、及び該第１の電極パタ
ーン上に設けられ所定の大きさを有する半田バンプを有
する光半導体素子と、 素子搭載面、該素子搭載面の一定方向に配置され前記半
田バンプを摺動自在に収容する単数または複数の溝部、
該溝部内に配置され該半田バンプに接続される第２の電
極パターン、及び該一定方向に対する前記光半導体素子
の移動を阻止し、前記光学的接続端面を所定の位置に係
止する段差部または突起部を有する基板とを備えた光半
導体装置において、 前記光半導体素子の半田バンプを前記基板の対応する溝
部内に搭載する第１の工程と、 前記光半導体素子が搭載された前記基板を傾斜させて前
記光学的接続端面を前記段差部または突起部に当接する
第２の工程と、 前記基板を傾斜させた状態で前記半田バンプを溶融させ
て前記第１の電極パターンと前記第２の電極パターンと
を接続する第３の工程とを、 順次施すことを特徴とする光半導体素子の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5592797A JPH10256305A (ja) | 1997-03-11 | 1997-03-11 | 光半導体装置及びその製造方法 |
| TW086114341A TW381411B (en) | 1997-01-20 | 1997-10-02 | Assembly unit for optical semiconductor components and the supporting substrate and the method for embedding optical semiconductor components on the supporting substrate |
| KR1019970050843A KR19980069992A (ko) | 1997-01-20 | 1997-10-02 | 광 반도체 장치와 지지기판의 복합 유니트 및 광 반도체 장치를지지기판 상에 실장하기 위한 방법 |
| EP97308445A EP0854520A3 (en) | 1997-01-20 | 1997-10-23 | Method for mounting optical semiconductor device on supporting substrate |
| CA002219166A CA2219166A1 (en) | 1997-01-20 | 1997-10-24 | Composite unit of optical semiconductor device and supporting substrate and method for mounting optical semiconductor device on supporting substrate |
| US08/959,855 US6087194A (en) | 1997-01-20 | 1997-10-29 | Composite unit of optical semiconductor device and supporting substrate and method for mounting optical semiconductor device on supporting substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5592797A JPH10256305A (ja) | 1997-03-11 | 1997-03-11 | 光半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10256305A true JPH10256305A (ja) | 1998-09-25 |
Family
ID=13012734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5592797A Withdrawn JPH10256305A (ja) | 1997-01-20 | 1997-03-11 | 光半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10256305A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008277328A (ja) * | 2007-04-25 | 2008-11-13 | Sanyo Electric Co Ltd | 回路装置の製造方法および回路装置 |
-
1997
- 1997-03-11 JP JP5592797A patent/JPH10256305A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008277328A (ja) * | 2007-04-25 | 2008-11-13 | Sanyo Electric Co Ltd | 回路装置の製造方法および回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5205032A (en) | Electronic parts mounting apparatus | |
| US6504107B1 (en) | Electro-optic module and method for the production thereof | |
| KR920003708B1 (ko) | 광전자 소자용 서브어셈블리 | |
| US4787696A (en) | Mounting apparatus for optical fibers and lasers | |
| US5659566A (en) | Semiconductor laser module and method of assembling semiconductor laser module | |
| JPH1082930A (ja) | 光モジュール，およびその製造方法 | |
| JPH06237016A (ja) | 光ファイバモジュールおよびその製造方法 | |
| JPH10206698A (ja) | 光モジュール | |
| EP0893720A2 (en) | A micro-photonics module with a partition wall | |
| US6711186B2 (en) | Optical module | |
| JP2000098192A (ja) | 光受信モジュール | |
| KR19980045943A (ko) | 하이브리드 광집적회로용 마이크로 거울, 그의 제조방법, 마이크로 거울-광검출기 어셈블리 및 광수신용 하이브리드 광집적회로 어셈블리 | |
| US5404368A (en) | Semiconductor optical apparatus having an improved precision for the optical beam position | |
| JPH05175552A (ja) | 光学素子基板の実装構造 | |
| JP2001343560A (ja) | 光モジュール | |
| JPH08110446A (ja) | 光伝送モジュール | |
| JPH11295560A (ja) | 光通信用モジュール及びその検査方法 | |
| JPH10256305A (ja) | 光半導体装置及びその製造方法 | |
| JPH10132558A (ja) | 光半導体装置 | |
| JP3717623B2 (ja) | 光電子装置およびその製造方法 | |
| JP2000156510A (ja) | 光半導体素子および光半導体素子の製造方法ならびに光電子装置 | |
| JP2001208939A (ja) | 光素子モジュール、モニタ付レーザチップの製造方法、積層チップの実装方法、光素子モジュールの製造方法 | |
| JP2608585B2 (ja) | ハイブリッド光集積回路 | |
| KR100211939B1 (ko) | 경사진 광섬유 지지용 브이홈 블록을 이용한 광결합 방법 | |
| US20030174331A1 (en) | Bench based integrated wavelength locker |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040511 |