JPH10256533A

JPH10256533A - 化合物半導体装置およびその製造方法

Info

Publication number: JPH10256533A
Application number: JP9062728A
Authority: JP
Inventors: Yukie Nishikawa; 幸江西川; Masayuki Sugiura; 政幸杉浦; Yasuo Ashizawa; 康夫芦沢
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1997-03-17
Filing date: 1997-03-17
Publication date: 1998-09-25

Abstract

(57)【要約】【課題】低いソース抵抗、ドレイン抵抗および高いゲ
ートードレイン耐圧を有するＨＥＭＴ素子を歩留まりよ
く製造する方法およびそれを可能とする素子構造の提供
すること。【解決手段】半導体基板上にＩｎ、Ｇａ、およびＰを
含む第１化合物半導体層を形成し、この第１化合物半導
体層上に、直接またはバッファ層を介して、少なくとも
ＧａおよびＡｓを含む第２の化合物半導体層からなるチ
ャンネル層を形成する。このチャネル層上に、電子供給
層およびショットキーコンタクト層を積層し、このショ
ットキーコンタクト層上に形成されたマスクを介して前
記第１化合物半導体層に向かってエッチング処理を施し
てメサ状のゲート電極領域積層体を形成する。このメサ
状のゲート電極領域積層体の両側に露出した前記第１化
合物半導体上に、ｎ型不純物を含む半導体からなるオー
ミックコンタクト層を成長する半導体装置の製造方法。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は化合物半導体を構成
材料とする電界効果トランジスタおよびその製造方法に
関し、特に、高電子移動度トランジスタ（ＨＥＭＴ）お
よびその製造方法に関するものである。

【０００２】

【従来の技術】従来から電界効果トランジスタ（ＦＥ
Ｔ）の一種として、半絶縁性ＧａＡｓ基板上に、ノンド
ープＩｎＧａＡｓチャネル層と、ＩｎＧａＡｓより電子
親和力が小さくｎ型の不純物が高濃度にドーピングされ
たＡｌＧａＡｓあるいはＩｎＧａＰなど半導体からなる
電子供給層との、へテロ接台を有する高電子移動度トラ
ンジスタ（以下ＨＥＭＴという。）が知られている。Ｈ
ＥＭＴの特徴は、高純度なＩｎＧａＡｓチャネル層中に
形成された電子移動度が高い２次元電子ガス（２ＤＥ
Ｇ）をキャリアとすることによって、高速性や雑音特性
に優れているという点である。

【０００３】他方、電界効果トランジスタの高性能化を
実現するためにはゲート長の短縮、ゲート抵抗、ソース
抵抗そのほかの寄生抵抗や寄生容量の低減が必要であ
る。このため、この種の電界効果トランジスタにおいて
は、ゲート長を短縮し、かつゲート抵抗を下げるために
Ｔ字形のゲート電極を使うことが多い。図９は従来のＩ
ｎＧａＰを電子供給層とするＨＥＭＴの断面構造を示す
図である。

【０００４】このようなＨＥＭＴの製造方法は、まず有
機金属気相成長法（ＭＯＣＶＤ法）等によって、半絶縁
性ＧａＡｓ基板５０１上に、ノンドープＧａＡｓバッフ
ア層５０２、ノンドープＩｎＧａＡｓチャネル層５０
３、ノンドープＩｎＧａＰスペーサ層５０４、Ｓｉドー
プｎ型ＩｎＧａＰ電子供給層５０５、ノンドープＩｎＧ
ａＰシヨットキーコンタクト層５０６、Ｓｉドープｎ型
ＧａＡｓオーミックコンタクト層５０７を、順次成長す
る。次いで、フォトリソグラフィーによる電極金属蒸着
およびアロイ工程により、ドレイン電極５０８およびソ
ース電極５０９を離間して形成する。その後、電子ビー
ム露光によって一部分だけ露出させたｎ型ＧａＡｓオー
ミックコンタクト層５０７に凹溝状のリセス５１０を形
成し、ノンドープＩｎＧａＰシヨットキーコンタクト層
の表面を露出させ、その上にゲート電極５１１を形成す
る。

【０００５】このような構造の従来のＨＥＭＴにおいて
は、リセス５１０の形成にはエッチング液を用いたウエ
ットエッチングが主に用いられており、その深さ方向や
幅方向の制御が難しく製造歩留まりの低下によるコスト
上昇を生じていた。また、ウェットエッチングにより露
出した表面にシヨツトキー電極となるゲート電極５１１
を形成した場合、表面状態が変化しやすく、ゲートリー
ク電流が大きくなるなど特性の劣化を引き起こす一因と
なっていた。

【０００６】また、この種のトランジスタにおいては、
ソース抵抗あるいはドレイン抵抗等のいわゆる寄生抵抗
が存在するが、これらの抵抗が大きくなると、動作周波
数帯域、雑音特性、信頼性の低下を引き起こす。他方、
これらの寄生抵抗を小さくしようとすると、ゲートード
レイン耐圧（ブレークダウン電圧）が十分に得られない
という問題を生ずる。例えば、ゲートードレイン耐圧を
改善するために、ゲート電極をリセス５１０底部のソー
ス電極５０９側に近い位置に設け、ドレイン電極５０８
から遠ざけようとすると、今度はゲート電極５１１がソ
ース電極５０９側のＧａＡｓオーミックコンタクト層５
０７に接触するという問題を生じる。また、ゲート電極
５１１と不純物濃度の高いオーミックコンタクト層５０
７との距離が近づくとゲート寄生容量が増加して、高周
波特性の劣化を招く。また、ゲート抵抗を小さくするた
めにゲート電極の脚部を低くして頭部の高さと幅をとも
に大きくすると、上記の問題はより顕著になる等、種々
の問題を生じた。

【０００７】このようなリセス構造を有するＨＥＭＴに
特有の問題点を改善するために、ゲート電極が形成され
る領域以外の部分をエッチングにより除去して、低抵抗
層で埋め込むＨＥＭＴ構造が提案されている。例えば、
特開平２−１４３４３２、特開平５−１３４６７、特開
平６−２１６１６０、特開平６−３４２８１１などがあ
る。図１０に代表例として、特開平６−３４２８１１に
よるＨＥＭＴの構造を示す。半絶縁性ＧａＡｓ基板６０
１と膜厚が約５００ｎｍのアンドープＧａＡｓバッフア
層６０２と、膜厚が約５０ｎｍのアンドープＧａＡｓ層
からなる第１の半導体層（図９のチャネル層５０３に対
応）６０３と、膜厚が約４０ｎｍで、ドナー密度が約２
×１０¹⁸ｃｍ^-3のｎ型ＡｌＧａＡｓ層からなる第２の半
導体層（図９の電子供給層５０５に対応）６０４と、膜
厚が約１００ｎｍで、ドナー密度が約４×１０¹⁸ｃｍ^-3
のｎ型ＧａＡｓ層からなる第３の半導体層（図９のオー
ミックコンタクト層５０７に対応）６０５と、ＷＳｉに
よるゲート電極６０６と、ＡｕＧｅ／Ｎｉ／Ａｕによる
ソース電極６０８とドレイン電極６０７と、ＳｉＯ２に
よるゲート電極庇下の絶縁膜とから形成されている。第
１の半導体層と第２の半導体層は、低抵抗の第３の半導
体層と電気的に接触するように形成されている。

【０００８】

【発明が解決しようとする課題】図１０に示すような構
造の従来のＨＥＭＴによれば、リセスエッチングを行わ
ないため、リセス歩留まりの向上やゲートリーク電流の
低減が期待できる。また、低抵抗層で埋め込むことによ
り、ソース抵抗・ドレイン抵抗の低減が図られ、高周波
特性の改善も期待できる。しかしながら、このような構
造のＨＥＭＴについては、その製造プロセス上多くの問
題を含んでいる。すなわち、第２の半導体層となるＡｌ
組成の高いＡｌＧａＡｓでは選択ドライエッチングが可
能であるが、第１の半導体層となるＧａＡｓ層やＩｎＧ
ａＡｓ層のウエットエッチングでは選択性がほとんどな
いため、エッチング深さ（埋込み層の厚さ）やリセス幅
がウェハの面内において大きく変動するという問題があ
る。特に大口径ＧａＡｓ基板を用いた場合、エッチング
深さが均一にならず、エッチング後に完全に平坦な表面
が得られないため、ゲートとソース電極あるいはドレイ
ン電極との間隔が変動し、その結果ソース抵抗、ドレイ
ン抵抗がウェハ状の異なる場所において形成される素子
毎に変動したり、あるいはゲート−ドレイン耐圧の低下
をもたらす恐れがある。このような理由により、高周波
特性や雑音特性の改善を十分に達成することができな
い。また、製品歩留まりの向上も期待できない。

【０００９】したがって本発明は、上記したＨＥＭＴ素
子が抱える問題点を解決し、低いソース抵抗、ドレイン
抵抗および高いゲートードレイン耐圧を有するＨＥＭＴ
素子を歩留まりよく製造する方法およびそれを可能とす
る素子構造の提供を目的とするものである。

【００１０】

【課題を解決するための手段】本発明の第１の実施形態
によれば、半導体基板上にＩｎ、Ｇａ、およびＰを含む
第１化合物半導体層を形成し、この第１化合物半導体層
上に、直接またはバッファ層を介して、少なくともＧａ
およびＡｓを含む第２の化合物半導体層からなるチャン
ネル層を形成する工程と、このチャネル層上に、電子供
給層およびショットキーコンタクト層を積層する工程
と、このショットキーコンタクト層上に形成されたマス
クを介して前記第１化合物半導体層に向かってエッチン
グ処理を施してメサ状のゲート電極領域積層体を形成す
る工程と、このメサ状のゲート電極領域積層体の両側に
露出した前記第１化合物半導体上に、ｎ型不純物を含む
半導体からなるオーミックコンタクト層を成長する工程
とを備えたことを特徴とする化合物半導体装置の製造方
法が提供される。

【００１１】この第１の実施形態により製造される化合
物半導体装置は、高融点金属からなるゲート電極が前記
シヨットキーコンタクト層上に形成され、前記ゲート電
極に自己整合的にソース電極側のオーミックコンタクト
層が形成され、前記ゲート電極とソース電極側のオーミ
ックコンタクト層との距離をゲート電極とドレイン電極
側のオーミックコンタクト層との距離より短くしたこと
を特徴としている。

【００１２】さらに、第１の実施形態により製造される
化合物半導体装置は、半絶縁性半導体基板上に形成され
たチャネル層と、前記半絶縁性半導体基板と前記チャネ
ル層との間に形成されたＩｎＧａＡｌＰ層と、ｎ型不純
物を含む前記チャネル層より電子親和力が小さい電子供
給層と、前記チャネル層より電子親和力の小さいシヨッ
トキーコンタクト層と、前記ＩｎＧａＡｌＰ層と前記チ
ャネル層に接して形成されたｎ型不純物を含み、シヨッ
トキーコンタクト層より電子親和力が大きくい低抵抗半
導体層からなるオーミックコンタクト層を備え、前記オ
ーミックコンタクト層上にドレイン電極とソース電極が
形成されていることを特徴としている。次に、本発明の
第２の実施形態によれば、低抵抗半導体層である前記オ
ーミックコンタクト層を再成長する場合には、前記ゲー
ト電極領域積層体に隣接して露出した半導体層表面を絶
縁膜で被覆し、前記ゲート電極領域積層体の両側壁から
横方向にエピタキシャル成長させる製造方法を採用す
る。この方法を採用することにより、再成長領域とゲー
ト電極領域積層体の両側壁との間に発生し易い結晶欠陥
や深いエネルギー準位の導入を低減することができる。

【００１３】また、この第２の実施形態により製造され
る化合物半導体装置は、高融点金属からなるゲート電極
を有し、ソース電極とドレイン電極を形成する低抵抗半
導体層が再成長で形成され、半導体基板と再成長層との
間に再成長時のマスクとなる材料が残っているため、基
板との間の寄生容量を低減することができる。

【００１４】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照にしながら説明する。

【００１５】図１は本発明の第１の実施の形態における
第１の実施例に係るＨＥＭＴの構成を摸式的に示す断面
図である。このＨＥＭＴは、有機金属気相成長法（ＭＯ
ＣＶＤ法）によって、半絶縁性ＧａＡｓ基板１０１上
に、５００ｎｍのノンドープＧａＡｓバツフア層１０
２、１００ｎｍのノンドープＩｎ_0.48Ｇａ_0.52Ｐ再成長
表面層１０３、２０ｎｍのノンドープＧａＡｓバッファ
層１０４、１０ｎｍのノンドープＩｎ_0.22Ｇａ_0.78Ａｓ
チャネル層１０５、３ｎｍのノンドープＩｎ_0.3Ｇａ
_0.7Ｐスペーサ層１０６、Ｓｉ面密度Ｎｓ＝３×１０¹²
ｃｍ^-2のプレーナードーピング層からなる電子供給層１
０７、１５ｎｍのノンドープＩｎ_0.48Ｇａ_0.52Ｐシヨッ
トキーコンタクト層１０８、Ｉｎ_0.48Ｇａ_0.52Ｐ再成長
表面層１０３とＩｎ_0.22Ｇａ_0.78Ａｓチャネル層１０５
に接して４５ｎｍでＮ_D＝５×１０¹⁸ｃｍ^-3のＳｉドー
プｎ型ＧａＡｓオーミックコンタクト層１０９、５ｎｍ
でＮ_D＝５×１０¹⁹ｃｍ^-3のＴｅドープｎ型Ｉｎ_0.5Ｇ
ａ_0.5Ａｓオーミックコンタクト層１１０を成長する。
Ｉｎ_0.48Ｇａ_0.52Ｐシヨットキーコンタクト層１０８上
にはゲート電極１１１と絶縁膜１１２が形成され、Ｉｎ
_0.5Ｇａ_0.5Ａｓオーミックコンタクト層１１０上には
ドレイン電極１１３とソース電極１１４が形成されてい
る。

【００１６】なお、上記本発明の実施例において、Ｉｎ
_0.48Ｇａ_0.52Ｐ再成長表面層１０３は、ＧａＡｓ基板ほ
ぼ格子整合するＩｎＧａＡｌＰ材料ならばよく、Ｉｎ
_0.48（Ｇａ_0.6Ａｌ_0.4）_0.52ＰなどのＡｌを含む層で
もよい。Ｉｎ_0.22Ｇａ_0.78Ａｓチャネル層１０５のＩｎ
組成ｙは、ｙ＝０．２２±０．１の範囲であればよい。
また、Ｉｎ_0.3Ｇａ_0.7Ｐスペーサ層１０６のＩｎ組成
ｚは、ｚ＝０．２〜０．６の範囲であればよい。スペー
サ層１０６、シヨットキーコンタクト層１０８は、Ｉｎ
ＧａＡｌＰ材料、例えば、Ａｌを含むＩｎ_0.48（Ｇａ
_0.6Ａｌ_0.4）_0. ₅₂Ｐなどの材料でも良いし、ＡｌＧａ
Ａｓでも良い。ＡｌＧａＡｓを用いる場合、Ａｌ組成ｘ
は、ｘ＝０．１５〜０．３程度が適当である。Ｉｎ_0.5
Ｇａ_0.5Ａｓオーミックコンタクト層１１０のＩｎ組成
ｗはｗ＝０．２〜１．０の範囲にあればよい。

【００１７】次に、上記のようなＨＥＭＴの製造方法を
説明する。図２（ａ）に示すように、半絶縁性ＧａＡｓ
基板１０１上に、ＧａＡｓバッフア層１０２、Ｉｎ_0.48
Ｇａ_0.52Ｐ再成長表面層１０３、ＧａＡｓバッファ層１
０４、Ｉｎ_0.22Ｇａ_0.78Ａｓチャネル層１０５、Ｉｎ
_0.3Ｇａ_0.7Ｐスペーサ層１０６、プレーナードーピン
グ層１０７、Ｉｎ_0.48Ｇａ_0.52Ｐシヨットキーコンタク
ト層１０８をＭＯＣＶＤ法で順次形成する。

【００１８】次に、図２（ｂ）に示すように、Ｓｉ
Ｏ₂、またはＳｉＮなどの絶縁膜１１２ａを形成した
後、電子ビーム露光によって一部分だけショットキーコ
ンタクト層１０８の表面を露出させ、その上にゲート電
極１１１を形成する。ゲート電極金属としては、ＷＳｉ
を用いた。ゲート電極としては、他のＷＴｉ、ＷＮ、Ｗ
などの高融点金属を用いてもよい。ゲート長ｄ_lは０．
１μｍとした。ゲート電極はウェットエッチングにより
露出させた表面ではなく成長最表面に形成されるため、
表面状態は常に安定であるというメリットがある。ウエ
ットリセスエッチングを用いた場合に比べ、ゲートリー
ク電流が５０％以上低減され、ゲート電極形成時の歩留
まりが向上することが確認された。その後、再成長用の
マスクとなる絶縁膜１１２ｂを形成し、ゲート電極近傍
以外の部分を図２（ｂ）の形状のように除去する。ゲー
ト電極に自己整合的にソース電極側のオーミックコンタ
クト層を形成するために、ソース電極側の絶縁膜１１２
ｂはゲート電極上のみを残して除去する。ゲート電極と
ソース電極側のオーミックコンタクト層との距離をゲー
ト電極とドレイン電極側のオーミックコンタクト層との
距離より短くするために、ドレイン電極側の絶縁膜１１
２ａ、１１２ｂはゲート電極部以外も残すようにする。
この時、絶緑膜の寸法はｄ₂＝０．２５μｍ．ｄ₃＝
０．５０μｍとした。

【００１９】図２（ｃ）に示すように、絶縁膜１１２を
マスクとしてＩｎ_0.48Ｇａ_0.52Ｐ再成長表面層１０３が
露出するようにエッチングをする。Ｉｎ_0.3Ｇａ_0.7Ｐ
スペーサ層１０６、プレーナードーピング層１０７、Ｉ
ｎ_0.48Ｇａ_0.52Ｐシヨットキーコンタクト層１０８のエ
ッチングには、塩酸とりん酸の混合溶液を用いた。

【００２０】次に、ＧａＡｓバッフア層１０４、Ｉｎ
_0.22Ｇａ_0.78Ａｓチャネル層１０５のエッチングには、
硫酸と過酸化水素と水の混合液を用いた。この硫酸系混
合液ではＩｎＧａＰはほとんどエッチングされずＧａＡ
ｓとの選択エッチングが可能である。このため、大口径
のウェハ全面にわたって、エッチング深さ（埋込み層の
厚さ）やリセス幅の面内分布をほとんど無くすことがで
きた。

【００２１】次に、図２（ｄ）のように、ＭＯＣＶＤ法
でＩｎ_0.48Ｇａ_0.52Ｐ再成長表面層１０３上にＧａＡｓ
オーミックコンタクト層１０９とＩｎＧａＡｓオーミッ
クコンタクト層１１０を再成長する。再成長温度は５０
０℃とした。ゲート電極には高融点金属を用いているの
で、再成長による高温プロセスを経てもシヨットキー特
性の劣化は起らずゲートリーク電流の増加も見られなか
った。Ｔｉなどの低融点金属では再成長温度でも半導体
膜中への拡散が起るため、本実施例のような再成長を行
うようなデバイス構造では高融点金属を用いることが必
要である。再成長時には絶縁膜１１２の部分には成長が
起こらず、エッチングした部分のみ選択的に成長が進み
埋め込まれる。硫酸系混合液を用いてエッチングするこ
とによりＩｎ_0.48Ｇａ_0.52Ｐ再成長表面層が清浄化され
ることと、ＧａＡｓに比べてＩｎＧａＰでは表面酸化膜
が形成されにくいことにより、再成長より良好な表面モ
ホロジを得ることができた。埋め込み層の厚さ（ＧａＡ
ｓオーミックコンタクト層１０９とＩｎ_0.5Ｇａ_0.5Ａ
ｓオーミックコンタクト層１１０の厚さの和）はエッチ
ング除去した層の厚さ（ＧａＡｓバッファ層１０４、Ｉ
ｎ_0.22Ｇａ_0.78Ａｓチャネル層１０５、Ｉｎ_0.3Ｇａ
_0.7Ｐスペーサ層１０６、プレーナードーピング層１０
７、Ｉｎ_0.48Ｇａ_0.52Ｐシヨットキーコンタクト層１０
８の厚さの和）と同じにした。Ｉｎ_0.5Ｇａ_0.5Ａｓオ
ーミックコンタクト層１１０は無くてもよいが、ドレイ
ン電極・ソース電極の接触抵抗を減らすためにはあった
方が望ましい。

【００２２】その後、フオトリソグラフィー、電極金属
蒸着およびアロイ工程によって、ドレイン電極１１３、
およびソース電極１１４を離間して図２（ｅ）のように
形成する。このような工程を経て、図１に示したような
ＨＥＭＴ構造が作成される。図３を用いて再成長埋込み
層の厚さの影響について説明する。図３（ａ）に示すよ
うに、Ｉｎ_0.3Ｇａ_0.7Ｐスペーサ層１０６、プレーナ
ードーピンダ層１０７、Ｉｎ_0.48Ｇａ_0.52Ｐシヨットキ
ーコンタクト層１０８のみをエッチングした場合、埋め
込み層の厚さはエッチング除去した層の厚さと同じとす
ると２０ｎｍとなる。Ｎ_D＝５×１０¹⁸ｃｍ^-3のＳｉド
ープｎ型ＧａＡｓオーミックコンタクト層１０９を１５
ｎｍ、Ｎ_D＝５×１０¹⁹ｃｍ^-3のＴｅドープｎ型Ｉｎ
_0.5Ｇａ_0.5Ａｓオーミックコンタクト層１１０を５ｎ
ｍ成長した場合、埋込み層のシート抵抗は３００Ω／口
以上と高くなってしまう。これは、埋込み層の厚さが２
０ｎｍと薄いためである。ソース抵抗、ドレイン抵抗の
低減のためには、オーミックコンタクト層のシート抵抗
は２００Ω／口以下、望ましくは１２０Ω／口以下であ
ることが必要である。ＧａＡｓのキャリア濃度をＮ_D＝
５×１０¹⁸ｃｍ^-3とした場合、シート抵抗を２００Ω／
口以下にするには埋込み層の厚さを３０ｎｍ以上、１２
０Ω／口以下とするには５０ｎｍ以上とすることが必要
となる。シート抵抗を下げるためには、オーミックコン
タクト層のキャリア濃度を高くする手法もあるが、ＭＯ
ＣＶＤ成長のＳｉドープＧａＡｓではＮ_D＝５×１０¹⁸
ｃｍ^-3より高くさらにドーピングを行うとモホロジの著
しい劣化が起こるため不可能である。

【００２３】一方、図３（ｂ）に示すように、埋め込み
層の厚さをエッチング除去した層の厚さより厚く成長す
る方法も考えられる。しかし、このような形状では、ゲ
ート電極１１１とＩｎ_0.5Ｇａ_0.5Ａｓオーミックコン
タクト層１１０が接触するなどの問題を生じる。また、
ゲート電極と不純物濃度の高いオーミックコンタクト層
との距離が近づくとゲート寄生容量が増加して、高周波
特性の劣化を招くという弊害もある。このため、埋め込
み層の厚さはエッチング除去した層の厚さより５ｎｍ程
度までなら厚くて問題は無いが、同程度であることが必
要である。オーミックコンタクト層とシヨットキーコン
タクト層がほぼ同一平面にあるような構造とすることに
より、ゲート電極とオーミックコンタクト層との距離を
十分に離すことが可能となり、図７に示したような従来
構造のＨＥＭＴに比べて大幅にゲート寄生容量を低減で
きる。短チャネル効果を抑制し最大利得Ｇｍを大きくと
るためには、２次元電子ガスとシヨットキーコンタクト
までの距離は短い方が良い。スペーサ層、電子供給層、
シヨットキーコンタクト層の厚さの和が小さい方が有利
ということである。つまり、図３に示したようにチャネ
ル層を残した場合、埋め込み層の厚さはさらに薄くな
り、オーミックコンタクト層のシート抵抗を低減し、且
つ、グート電極とオーミックコンタクト層との距離が近
づかないようにすることはできない。しかし本発明の実
施例のように、半導体基板とチャネル層との間にＩｎＧ
ａＡｌＰ再成長表面層を形成してエッチングを行い埋め
込み層を形成することにより、シート抵抗とゲート寄生
容量の低減の両立が始めて可能となる。ＧａＡｓバッフ
ァ層１０４の厚さを変化させることにより、シート抵抗
の低減か可能である。本実施例ではＧａＡｓバッファ層
厚を２０ｎｍとすることにより、シート抵抗は１２０Ω
／口と非常に低い値とすることができた。埋込み層の厚
さが厚くなるとシート抵抗は下がるが再成長に要する時
間が長くなり、プレーナドーピング層からのＳｉ拡散が
生じるため、おおよそ、１００ｎｍ以下が適当であるこ
とが実験的に確認された。埋め込み層の厚さは、前述の
ようにシート抵抗との兼ね台いにより少なくとも３０ｎ
ｍ以上、望ましくは５０ｎｍ以上とし、さらに、約１０
０ｎｍ以下とするとことにより、素子性能向上が図れる
ことが明らかとなった。

【００２４】図１に示したような断面構造のＨＥＭＴに
おいて、ゲート幅２００μｍの素子の特性を評価した。
ゲートードレイン耐圧は１０Ｖ、ソース抵抗は１Ω、ド
レイン抵抗は２Ωであった。図７に示した従来のＨＥＭ
Ｔに比較し、ゲート電極とドレイン電極側のオーミック
コンタクト層との距離をソース電極側の２倍とすること
により、耐圧は５Ｖ以上向上した。ソース抵抗２Ω以
上、ドレイン抵抗は１Ω以上低下し、大きな改善が見ら
れた。このようなソース抵抗・ドレイン抵抗とゲート寄
生容量の低減により、高周波特性も優れていることが確
認された。最大発振周波数ｆｍａｘとしては１６０ＧＨ
ｚが得られ、従来より３ＯＧＨｚ以上向上した。素子動
作時の劣化も無く、信頼性向上も図ることができた。

【００２５】図４は本発明の第１の実施の形態における
第２の実施例に係るＨＥＭＴの構成を摸式的に示す断面
図である。このＨＥＭＴは、有機金属気相成長法（ＭＯ
ＣＶＤ法）によって、半絶縁性ＧａＡｓ基板２０１上
に、５００ｎｍのノンドープＧａＡｓバッファ層２０
２、１００ｎｍのノンドープＩｎ_0.48Ｇａ_0.52Ｐ再成長
表面層２０３、１０ｎｍのノンドープＩｎ_0.22Ｇａ_0.78
Ａｓチャネル層２０４、３ｎｍのノンドープＩｎ_0.3Ｇ
ａ_0.7Ｐスペーサ層２０５、１０ｎｍでＮ_D＝４×１０
¹⁸ｃｍ^-3のＳｉドープｎ型Ｉｎ_0.48Ｇａ_0.52Ｐ電子供給
層２０６、１０ｎｍのノンドープＩｎ_0.48Ｇａ_0.52Ｐシ
ヨットキーコンタクト層２０７、Ｉｎ_0.48Ｇａ_0.52Ｐ再
成長表面層２０３とＩｎ_0.22Ｇａ_0.78Ａｓチャネル層２
０４に接して３０ｎｍでＮ_D＝５×１０¹⁸ｃｍ^-3のＳｉ
ドープｎ型ＧａＡｓオーミックコンタクト層２０８、３
ｎｍでＮ_D＝５×１０¹⁹ｃｍ^-3のＴｅドープｎ型Ｉｎ
_0.5Ｇａ_0.5Ａｓオーミックコンタクト層２０９を成長
する。Ｉｎ_0.48Ｇａ_0.52Ｐシヨットキーコン夕クト層２
０７上にはゲート電極２１０と絶縁膜２１１が形成さ
れ、Ｉｎ_0.5Ｇａ_0.5Ａｓオーミツクコン夕クト層２０
９上にはドレイン電極２１２とソース電極２１３が形成
されている。製造方法は図２に示した方法と同様の手順
で作成した。

【００２６】前述した図１の実施例においては、電子供
給層であるプレーナードーピング層１０７は厚さが薄い
面構造であるのに対し、この実施例においてはＩｎ_0.48
Ｇａ_0.52Ｐ電子供給層２０６の厚さを１０ｎｍと厚くし
たこと、また、図１の実施例におけるＧａＡｓバッファ
層１０４が形成されていない点が異なっている。ＧａＡ
ｓバッファ層１０４が形成されていない理由は、Ｉｎ
_0.48Ｇａ_0.52Ｐ電子供給層２０６の厚さを１０ｎｍと厚
くしたため、埋め込み層の厚さを図１の実施例の場合と
ほぼ同じにするためである。

【００２７】なお、上記本発明の実施例においても、前
述の実施例と同様に、Ｉｎ_0.48Ｇａ_0.52Ｐ再成長表面層
２０３は、ＧａＡｓ基板にほぼ格子整合するＩｎＧａＡ
ｌＰ材料ならばよく、Ｉｎ_0.48（Ｇａ_0.6Ａｌ_0.4）
_0.52ＰなどのＡｌを含む層でもよい。Ｉｎ_0.22Ｇａ_0.78
Ａｓチャネル層２０４のＩｎ組成ｙは、ｙ＝０．２２±
０．１の範囲であればよい。Ｉｎ_0.3Ｇａ_0.7Ｐスペー
サ層２０５のＩｎ組成ｚは、ｚ＝０．２〜０．６の範囲
であればよい。スペーサ層２０５、電子供給層２０６、
シヨットキーコンタクト層２０７は、ＩｎＧａＡｌＰ材
料、例えば、Ａｌを含むＩｎ_0.48（Ｇａ_0.6Ａｌ_0.4）
_0.52Ｐなどの材料でも良いし、ＡｌＧａＡｓでも良い。
ＡｌＧａＡｓを用いる場合、Ａｌ組成Ｘは、ｘ＝０．１
５〜０．３程度が適当である。Ｉｎ_0.5Ｇａ_0.5Ａｓオ
ーミックコンタクト層２０９のＩｎ組成ｗはｗ＝０．２
〜１．０の範囲にあればよい。

【００２８】図４に示したような断面構造のＨＥＭＴに
おいて、ゲート幅２００μｍの素子の特性を評価した。
グートードレイン耐圧は１２Ｖ、ソース抵抗は１Ω、ド
レイン抵抗は２Ωと良好であった。従来のＨＥＭＴに比
較し、大きな改善が見られ、高周波特性や信頼性にも優
れていることが確認された。

【００２９】図５は本発明の第１の実施の形態における
第３の実施例に係るＨＥＭＴの構成を摸式的に示す断面
図である。このＨＥＭＴは、有機金属気相成長法（ＭＯ
ＣＶＤ法）によって、半絶縁性ＧａＡｓ基板３０１上
に、５００ｎｍのノンドープＧａＡｓバッフア層３０
２、１０ｎｍのノンドープＩｎ_0.48Ｇａ_0.52Ｐ層３０
４、１０ｎｍでＮ_D＝４×１０¹⁸ｃｍ^-3のＳｉドープｎ
型Ｉｎ_0.48Ｇａ_0.52Ｐ電子供給層３０５、３ｎｍのノン
ドープＩｎ_0.3Ｇａ_0.7Ｐスペーサ層３０６、１０ｎｍ
のノンドープＩｎ_0.22Ｇａ_0.78Ａｓチャネル層３０７、
３ｎｍのノンドープＩｎ_0.3Ｇａ_0.7Ｐスペーサ層３０
８、１０ｎｍでＮＤ＝４×１０¹⁸ｃｍ^-3のＳｉドープｎ
型Ｉｎ_0.48Ｇａ_0.52Ｐ電子供給層３０９、１０ｎｍのノ
ンドープＩｎ_0. ₄₈Ｇａ_0.52Ｐシヨットキーコンタクト層
３１０、Ｉｎ_0.3Ｇａ_0.7Ｐスペーサ層３０６とＩｎ
_0.22Ｇａ_0.78Ａｓチャネル層３０７に接して３０ｎｍで
ＮＤ＝５×１０¹⁸ｃｍ^-3のＳｉドープｎ型ＧａＡｓオー
ミックコンタクト層３１１、３ｎｍＮ_D＝５×１０¹⁹ｃ
ｍ^-3のＴｅドープｎ型Ｉｎ_0.5Ｇａ_0.5Ａｓオーミック
コンタクト層３１２を成長する。Ｉｎ_0.48Ｇａ_0.52Ｐシ
ヨットキーコンタクト層３１O 上にはゲート電極３１３
と絶縁膜３１４が形成され、Ｉｎ_0.5Ｇａ_0.5Ａｓオー
ミックコンタクト層３１２上にはドレイン電極３１５と
ソース電極３１６が形成されている。本実施例はダブル
ヘテロ構造となっており、ノンドープＩｎ_0.3Ｇａ_0.7
Ｐスペーサ層３０６が再成長表面層を兼ねている。この
構造は図２に示した方法と同様の手順で作成した。

【００３０】なお、この実施例においても、Ｉｎ_0.22Ｇ
ａ_0.78Ａｓチャネル層３０７のＩｎ組成ｙは、ｙ＝０．
２２±０．１の範囲であればよい。Ｉｎ_0.3Ｇａ_0.7Ｐ
スペーサ層３０６、３０８のＩｎ組成ｚは、ｚ＝０．２
〜０．６の範囲であればよい。スペーサ層３０６、３０
８、電子供給層３０５、３０９、シヨットキーコンタク
ト層３１０は、ＩｎＧａＡｌＰ材料、例えば、Ａｌを含
むＩｎ_0.48（Ｇａ_0.6Ａｌ_0.4）_0.52Ｐなどの材料でも
良いし、ＡｌＧａＡｓでも良い。ＡｌＧａＡｓを用いる
場合、Ａｌ組成ｘは、ｘ＝０．１５〜０．３程度が適当
である。Ｉｎ_0. ₅Ｇａ_0.5Ａｓオーミックコンタクト層
３１２のＩｎ組成Ｗはｗ＝０．２〜１．０の範囲にあれ
ばよい。

【００３１】図５に示したような断面構造のＨＥＭＴに
おいて、ゲートードレイン耐圧、ソース抵抗、ドレイン
抵抗とも従来のＨＥＭＴに比較し大きな改善が見られ、
高周波特性や信頼性にも優れていることが確認された。

【００３２】図６は本発明の第１の実施形態における第
４の実施例に係るＨＥＭＴの構成を摸式的に示す断面図
である。このＨＥＭＴは、有機金属気相成長法（ＭＯＣ
ＶＤ法）によって、半絶縁性ＧａＡｓ基板４０１上に、
５００ｎｍのノンドープＧａＡｓバッフア層４０２、１
００ｎｍのノンドープＩｎ_0.48Ｇａ_0.52Ｐ再成長表面層
４０３、１０ｎｍのノンドープＧａＡｓバッファ層４０
４、５０ｎｍのノンドープＡｌ_0.2Ｇａ_0.8Ａｓ層４０
５、５ｎｍでＮ_D＝２×１０¹⁸ｃｍ^-3のＳｉドープｎ型
Ａｌ_0.2Ｇａ_0.8Ａｓ電子供給層４０６、３ｎｍのノン
ドープＡｌ_0.2Ｇａ_0.8Ａｓ層スペーサ層４０７、１５
ｎｍのノンドープＩｎ_0.15Ｇａ_0.85Ａｓチャネル層４０
８、３ｎｍのノンドープＡｌ_0.2Ｇａ_0.8Ａｓスペーサ
層４０９、Ｓｉ面密度Ｎｓ＝５×１０¹²ｃｍ^-2のプレー
ナードーピング層からなる電子供給層４１０、１０ｎｍ
でＮ_D＝５×１０¹⁷ｃｍ^-3のＳｉドーブＡｌ_0.2Ｇａ
_0.8Ａｓシヨットキーコンタクト層４１１、Ｉｎ_0.3Ｇ
ａ_0.7Ｐ再成長表面層４０３とＩｎ_0.15Ｇａ_0.85Ａｓチ
ャネル層４０８に接して９６ｎｍでＮ_D＝５×１０¹⁸ｃ
ｍ^-3のＳｉドープｎ型ＧａＡｓオーミックコンタクト層
４１２を成長する。Ａｌ_0.2Ｇａ_0.8Ａｓシヨットキー
コンタクト層４１１上にはゲート電極４１３と絶縁膜４
１４が形成され、ＧａＡｓオーミックコンタクト層４１
２上にはドレイン電極４１５とソース電極４１６が形成
されている。本実施例はＩｎＧａＰ層の代わりにＡｌＧ
ａＡｓ層を用いたダブルヘテロ構造となっており、図２
に示した方法と同様の手順で作成した。

【００３３】なお、上記実施例において、Ｉｎ_0.15Ｇａ
_0.85Ａｓチャネル層４０８のＩｎ組成ｙは、ｙ＝０．１
５±０．１の範囲であればよい。スペーサ層４０７、４
０９、電子供給層４０６、シヨットキーコンタクト層４
１１は、ＩｎＧａＡｌＰ材料、例えば、Ｉｎ_0.3Ｇａ
_0.7Ｐ、Ｉｎ_0.48Ｇａ_0.52ＰやＡｌを含むＩｎ_0.48（Ｇ
ａ_0.6Ａｌ_0.4）_0.52Ｐなどの材料でも良い。ＡｌＧａ
Ａｓを用いる場合、Ａｌ組成Ｘは、ｘ＝０．１５〜０．
３の範囲にあれば良い。

【００３４】図６に示したような断面構造のＨＥＭＴに
おいて、ゲートードレイン耐圧、ソース抵抗、ドレイン
抵抗とも従来のＨＥＭＴに比較し大きな改善が見られ、
高周波特性や信頼性にも優れていることが確認された。

【００３５】図７は本発明の第２の実施形態におけるへ
テロ接合電界効果トランジスタの第１の実施例を示す概
略断面図である。（００１）結晶面を有する半絶縁性Ｇ
ａＡｓ基板７０１上に、有機金属気相成長法によりノン
ドープＧａＡｓバッフア層７０２、ノンドープＩｎＧａ
Ａｓチャンネル層７０３、ノンドープＡｌＧａＡｓスペ
ーサ層、ＳｉドープＡｌＧａＡｓ電子供給層７０４を成
長する。成長原料にはトリメチルガリウム（ＣＨ₃）₃
Ｇａ、トリメチルアルミニウム（ＣＨ₃）₃Ａｌ、トリ
メチルインジウム（ＣＨ₃）₃Ｉｎ、アルシンＡｓ
Ｈ₃、ドーパント原料としてジシランＳｉ₂Ｈ₆を使用
する（図７−ａ）。この上に厚さ２００ｎｍのＷＳｉＮ
からなるゲート電極７０５をスパッタ蒸着したした後、
ＳｉＯ₂層７０６を形成する。リソグラフィによりゲー
ト部分を残してＷＳｉＮとＳｉＯ₂７０６を除去した
後、再度ＳｉＯ₂を全面蒸着し、レジストでゲート電極
部分を覆った後、異方性ドライエッチングを行うことで
サイドウオール７０７を形成する（図７−ｂ）。

【００３６】次に、Ｈ₃Ｐ０₄、Ｈ₂０₂、Ｈ₂Ｏの混
合液で半導体をバッフア層７０２までエッチングし（図
７−ｃ）、その後ほぼ垂直方向から第２のＳｉＯ₂層７
０８を蒸着して露出したＧａＡｓバッフア層７０２を覆
い、再成長時のマスクとして使う（図７−ｄ）。ゲート
電極部分がマスクとなるため、ゲート下の斜面にはＳｉ
Ｏ₂は堆積しない。次に有機金属気相成長法により高濃
度Ｔｅドープ低抵抗ＧａＡｓ層７０９を成長する。ここ
ではトリエチルガリウムとターシャルブチルアルシン、
ダイイソブロピルテルルを原料として使い、低温で成長
速度を大きくする（図７−ｅ）。再成長が終了した後、
低抵抗ＧａＡｓ層７０９上にＡｕＧｅＮｉオーミック電
極７１０を形成する（図７−ｆ）。ゲート電極７０５上
のＳｉＯ₂７０６はドライエッチングにより除去する。
以上の工程によりオーミック層の下部に絶縁膜がある電
界効果トランジスタが形成できる。

【００３７】図８は本発明の第２の実施形態におけるへ
テロ接合電界効果トランジスタの第２の実施例を示す概
略断面図である。図８においては、図７の実施例と対応
する部分には対応する番号を付し、詳細な説明は省略す
る。図８の（ａ）から（ｃ）は図７に示した第１の実施
例と同じ工程で形成する。図８（ｄ）において、ＳｉＯ
₂層７０８を蒸着した後、抵抗加熱法で基板の垂直方向
からＴｉ／Ｐｔ／Ｇｅ／Ｐｔをこの順で蒸着したオーミ
ック電極７１１を形成する。次に、図８（ｅ）において
低抵抗ＧａＡｓ層７１２を成長する間にオーミック電極
７１１を構成するＰｔがＧａＡｓ層７１２中に拡散して
ＰｔＧａ，ＰｔＡｓ₂などの化合物を形成していく。Ｇ
ｅを加えることにより電極７１１とＧａＡｓ層７１２と
の界面の反応層の抵抗を下げることができ、オーミック
電極を実現できる。

【００３８】なお、本発明は上述した実施例に限定され
るものではない。実施例ではＧａＡｓ、ＡｌＧａＡｓ、
ＩｎＧａＡｓを構成材料とするへテロ接台電界効果トラ
ンジスタについて説明したが、ＭＥＳＦＥＴ＋ＧａＡｓ
以外のＩｎＰ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＰな
どを構成材料とするへテロ接合電界効果トランジスタへ
の適用も可能である。また、低抵抗層の下部の絶縁膜は
ＳｉＯ₂以外にもＳｉＮ、ＳｉＯＮ、Ａｌ₂Ｏ₃を使っ
ても構わない。

【００３９】

【発明の効果】以上説明したように、本発明の第１の実
施形態に基づく電界効果トランジスタでは、半導体基板
とチャネル層との間にＩｎ、Ｇａ、Ｐを含む第１の化合
物半導体層を形成し、この第１の化合物半導体層とチャ
ネル層に接してｎ型不純物を含低抵抗半導体からなるオ
ーミックコンタクト層を形成している。

【００４０】また、高融点金属からなるゲート電極をシ
ヨットキーコンタクト層上に形成し、ゲート電極に自己
整合的にソース電極側のオーミックコンタクト層を形成
し、ゲート電極とソース電極側のオーミックコンタクト
層との距離をゲート電極とドレイン電極側のオーミック
コンタクト層との距離より短くした。これらの手段によ
り、本発明ではソース抵抗・ドレイン抵抗を低減し、且
つ、ゲートードレイン耐圧を向上させ、ＨＥＭＴの素子
性能を向上させることを可能としている。

【００４１】さらに、本発明の第２の実施形態に基づく
電界効果トランジスタによれば、オーミックコンタクト
層に高濃度にｎ型ドーピングを行った低抵抗層を用いる
ことができ、ソース抵抗を低減できる。また、オーミッ
クコンタクト層の基板側に絶縁層があるため、基板との
間の寄生容量を低減できる。さらに、再成長が高融点金
属を蒸着する時にショットキコンタクト層に導入される
ダメージのアニールを兼ねている。

【００４２】また、この実施形態によれば、再成長層と
ゲート下の半導体層との間に欠陥を生じたり、これらの
界面が高抵抗化したり、深い準位が高密度で導入される
ことがなく、良好な再成長層を形成することができる。

【００４３】なお本発明は上記の実施例に限定されるも
のではない。例えば、リセス構造を形成するために、ゲ
ート電極をマスクとしたエッチングを半導体基板に施し
ているが、ショットキコンタクト層上にマスクを形成
し、リセス構造形成のためのエッチングを行った後、マ
スクを除去し、マスクを除去した部分にゲート電極を形
成する方法を用いることも可能である。その他、本発明
の趣旨を逸脱しない範囲で種々変形して実施することが
可能である。

【図面の簡単な説明】

【図１】本発明の実施例に係るＨＥＭＴの断面図であ
る。

【図２】図１に示す本発明のＨＥＭＴの製造方法を示す
断面図である。

【図３】図１に示す本発明のＨＥＭＴの変形例を示す断
面図である。

【図４】本発明の他の実施例に係るＨＥＭＴの断面図で
ある。

【図５】本発明の他の実施例に係るＨＥＭＴの断面図で
ある。

【図６】本発明の他の実施例に係るＨＥＭＴの断面図で
ある。

【図７】本発明の他の実施例に係るＨＥＭＴの断面図で
ある。

【図８】本発明の他の実施例に係るＨＥＭＴの断面図で
ある。

【図９】従来のＨＥＭＴの構造を示す断面図である。

【図１０】従来のＨＥＭＴの他の構造を示す断面図であ
る。

【符号の説明】

１０１半絶縁性ＧａＡｓ基板１０２ＧａＡｓバツフア層１０３ＩｎＧａＰ再成長表面層１０４ＧａＡｓバッフア層１０５ＩｎＧａＡｓチャネル層１０６ＩｎＧａＰスペーサ層１０７Ｓｉプレーナドーピング層からなる電子供給層１０８ＩｎＧａＰシヨットキーコンタクト層１０９ＧａＡｓオーミックコンタクト層１１０ＩｎＧａＡｓオーミックコンタクト層１１１ゲート電極１１２絶縁膜１１３ドレイン電極１１４ソース電極７０１ＧａＡｓ基板７０２ＧａＡｓバッフア層７０３ＩｎＧａＡｓチャンネル層７０４ＡｌＧａＡｓ電子供給層７０５ゲート電極７０６ＳｉＯ₂層７０７サイドウオール７０８第２のＳｉＯ₂層７０９低抵抗ＧａＡｓ層７１０ＡｕＧｅＮｉオーミック電極７１１オーミック電極７１２低抵抗ＧａＡｓ層

Claims

【特許請求の範囲】

【請求項１】半導体基板上にＩｎ、Ｇａ、およびＰを
含む第１化合物半導体層を形成し、この第１化合物半導
体層上に、直接またはバッファ層を介して、少なくとも
ＧａおよびＡｓを含む第２の化合物半導体層からなるチ
ャンネル層を形成する工程と、このチャネル層上に、電
子供給層およびショットキーコンタクト層を積層する工
程と、このショットキーコンタクト層上に形成されたマ
スクを介して前記第１化合物半導体層に向かってエッチ
ング処理を施してメサ状のゲート電極領域積層体を形成
する工程と、このメサ状のゲート電極領域積層体の両側
に露出した前記第１化合物半導体上に、ｎ型不純物を含
む半導体からなるオーミックコンタクト層を成長する工
程とを備えたことを特徴とする化合物半導体装置の製造
方法。
【請求項２】半導体基板上にチャネル層、電子供給
層、ショットキーコンタクト層を積層形成する工程と、
前記ショットキーコンタクト層上に形成されたマスクを
介して前記半導体基板に対してエッチング処理を施して
メサ状のゲート電極領域積層体を形成する工程と、この
ゲート電極領域積層体の両側に露出した前記半導体基板
に平行な半導体層表面を絶縁膜で被覆する工程と、前記
ゲート電極領域積層体の露出した両側壁から横方向にエ
ピタキシャル成長させ前記絶縁膜上に低抵抗半導体層で
あるオーミックコンタクト層を形成する工程と、このオ
ーミックコンタクト層上にソース電極およびドレイン電
極を形成する工程とを備えたことを特徴とする化合物半
導体装置の製造方法。
【請求項３】前記ショットキーコンタクト層上にゲー
ト電極を形成し、このゲート電極の上面および両側面に
前記マスクを形成することを特徴とする請求項２記載の
化合物半導体装置の製造方法。
【請求項４】半絶縁性半導体基板上に形成されたチャ
ネル層と、前記半絶縁性半導体基板と前記チャネル層と
の間に形成されたＩｎＧａＡｌＰ層と、ｎ型不純物を含
む前記チャネル層より電子親和力が小さい電子供給層
と、前記チャネル層より電子親和力の小さいシヨットキ
ーコンタクト層と、前記ＩｎＧａＡｌＰ層と前記チャネ
ル層に接して形成されたｎ型不純物を含み、シヨットキ
ーコンタクト層より電子親和力が大きくい低抵抗半導体
層からなるオーミックコンタクト層を備え、前記オーミ
ックコンタクト層上にドレイン電極とソース電極が形成
されていることを特徴とする化合物半導体装置。
【請求項５】高融点金属からなるゲート電極が前記シ
ヨットキーコントクト層上に形成され、前記ゲート電極
に自己整合的にソース電極側のオーミックコンタクト層
が形成され、前記ゲート電極とソース電極側のオーミッ
クコンタクト層との距離が前記ゲート電極とドレイン電
極側のオーミックコンタクト層との距離より短いことを
特徴とする請求項４記載の化合物半導体装置。
【請求項６】高融点金属からなるゲート電極を有し、
ソース電極とドレイン電極を形成する低抵抗半導体層が
再成長で形成され、半導体基板と再成長層との間に再成
長時のマスクとなる材料が残っていることを特徴とする
化合物半導体装置。
【請求項７】再成長時のマスク材料が、ＳｉＯ２また
はＳｉＮｘまたはＳｉＯＮまたはＡｌ₂０₃などの絶縁
膜であることを特徴とする請求項６記載の化合物半導体
装置。
【請求項８】高融点金属からなるゲート電極を有し、
ソース電極とドレイン電極を形成する低抵抗半導体層が
再成長で形成され、半導体基板と再成長層の間に再成長
時のマスクとなる材料とオーミック電極が挟まれてなる
ことを特徴とする化合物半導体装置。
【請求項９】再成長前にオーミック電極を形成するに
際し、少なくとも１つの前記オーミック電極が異なる複
数の金属の積層構造からなり、かつ電極の最上層がＰｔ
もしくはＰｄからなり、前記低抵抗層の再成長後に前記
オーミック電極と低抵抗層の接触部がＰｔもしくはＰｄ
と化合物半導体の構成元素との金属間化合物からなるこ
とを特徴とする請求項８記載の化合物半導体装置。