JPH10256606A - 半導体集積回路素子 - Google Patents
半導体集積回路素子Info
- Publication number
- JPH10256606A JPH10256606A JP9060905A JP6090597A JPH10256606A JP H10256606 A JPH10256606 A JP H10256606A JP 9060905 A JP9060905 A JP 9060905A JP 6090597 A JP6090597 A JP 6090597A JP H10256606 A JPH10256606 A JP H10256606A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- emitting element
- light emitting
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/785—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling field-effect transistor switches
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Optical Communication System (AREA)
- Light Receiving Elements (AREA)
- Led Devices (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 信号の高速化のために光信号を利用し、更に
多チャンネルの信号を授受する装置を構成するために適
した半導体集積回路素子を提供する。 【解決手段】 半導体集積回路素子内に発光素子駆動回
路及び受光電流を検出する電流検出回路を内蔵させ、外
部には発光素子または受光素子だけを接続するだけで光
信号の授受を行うことができる半導体集積回路素子を提
供する。
多チャンネルの信号を授受する装置を構成するために適
した半導体集積回路素子を提供する。 【解決手段】 半導体集積回路素子内に発光素子駆動回
路及び受光電流を検出する電流検出回路を内蔵させ、外
部には発光素子または受光素子だけを接続するだけで光
信号の授受を行うことができる半導体集積回路素子を提
供する。
Description
【０００１】
【発明の属する技術分野】この発明は例えば装置間を光
伝送路によって接続し、光信号を授受して装置を動作さ
せるような場合に用いて好適な半導体集積回路素子に関
する。
伝送路によって接続し、光信号を授受して装置を動作さ
せるような場合に用いて好適な半導体集積回路素子に関
する。
【０００２】
【従来の技術】装置間において、信号の授受速度を高速
化するために光信号を用いる場合がある。従来は図１２
に示すように送信側装置Ａから受信側装置Ｂに光信号で
データを伝送する場合は、送信側装置Ａに発光素子１１
と発光素子駆動回路１２を設け、この発光素子駆動回路
１２に信号源となる集積回路素子１３から駆動信号を与
え、その駆動信号を発光素子１１で光信号に変換し、そ
の光信号を光ファイバから成る光伝送路１４で伝送する
方式が採られる。
化するために光信号を用いる場合がある。従来は図１２
に示すように送信側装置Ａから受信側装置Ｂに光信号で
データを伝送する場合は、送信側装置Ａに発光素子１１
と発光素子駆動回路１２を設け、この発光素子駆動回路
１２に信号源となる集積回路素子１３から駆動信号を与
え、その駆動信号を発光素子１１で光信号に変換し、そ
の光信号を光ファイバから成る光伝送路１４で伝送する
方式が採られる。
【０００３】受信側装置Ｂには受光素子１５と、光電流
検出回路１６と、送られて来た信号を取り込んで処理す
る半導体集積回路素子１７とが設けられ、送信側装置Ａ
側から送られて来た信号を受け取って信号を処理する動
作を行う。
検出回路１６と、送られて来た信号を取り込んで処理す
る半導体集積回路素子１７とが設けられ、送信側装置Ａ
側から送られて来た信号を受け取って信号を処理する動
作を行う。
【０００４】
【発明が解決しようとする課題】従来は半導体集積回路
素子１３及び１７の他に、発光素子駆動回路１２と光電
流検出回路１６を別にして設けているため、この発光素
子駆動回路１２と光電流検出回路１６を格納するために
スペースを要し、また電力消費量も多くなる欠点があ
る。特に装置ＡとＢの間で数１００〜数１０００チャン
ネルに及ぶチャンネル数で光伝送路を設ける場合には、
これらの発光素子駆動回路１２と光電流検出回路１６を
格納するためのスペースも大きくなり、装置ＡとＢを小
型化する上で障害になる。
素子１３及び１７の他に、発光素子駆動回路１２と光電
流検出回路１６を別にして設けているため、この発光素
子駆動回路１２と光電流検出回路１６を格納するために
スペースを要し、また電力消費量も多くなる欠点があ
る。特に装置ＡとＢの間で数１００〜数１０００チャン
ネルに及ぶチャンネル数で光伝送路を設ける場合には、
これらの発光素子駆動回路１２と光電流検出回路１６を
格納するためのスペースも大きくなり、装置ＡとＢを小
型化する上で障害になる。
【０００５】この発明の目的は装置間のチャンネル数が
多くても発光素子駆動回路及び光電流検出回路を格納す
るスペースを小さくし、且つ駆動回路、検出回路と信号
処理を行う集積回路とを一体化することによって、これ
らの間の信号伝送に係る電力を無くすことにより電力消
費量も小さくできる機能を備えた半導体集積回路を提供
しようとするものである。
多くても発光素子駆動回路及び光電流検出回路を格納す
るスペースを小さくし、且つ駆動回路、検出回路と信号
処理を行う集積回路とを一体化することによって、これ
らの間の信号伝送に係る電力を無くすことにより電力消
費量も小さくできる機能を備えた半導体集積回路を提供
しようとするものである。
【０００６】
【課題を解決するための手段】この出願の請求項１と３
で提案する半導体集積回路素子は、信号源となる回路或
いは受信した信号を処理する回路を収納した半導体集積
回路素子内に発光素子駆動回路または光電流検出回路を
一体に格納し、更に発光素子接続端子または受光素子接
続端子を設けた構造の半導体集積回路素子を提案するも
のである。
で提案する半導体集積回路素子は、信号源となる回路或
いは受信した信号を処理する回路を収納した半導体集積
回路素子内に発光素子駆動回路または光電流検出回路を
一体に格納し、更に発光素子接続端子または受光素子接
続端子を設けた構造の半導体集積回路素子を提案するも
のである。
【０００７】この発明の構成によれば、信号源となる半
導体集積回路素子或いは信号処理回路を構成する半導体
集積回路素子の内部に発光素子駆動回路または光電流検
出回路を組み込んだ構造としたから、半導体集積回路素
子に設けた発光素子接続端子及び受光素子接続端子に発
光素子または受光素子を接続するだけでよい。従って半
導体集積回路素子と発光素子または受光素子の部品だけ
で構成できるため、占有スペースを小さくすることがで
きる。また、発光素子駆動回路及び光電流検出回路を半
導体集積回路の特にＣＭＯＳ構造の半導体集積回路に形
成することはより消費電力を小さくできる利点が得られ
る。
導体集積回路素子或いは信号処理回路を構成する半導体
集積回路素子の内部に発光素子駆動回路または光電流検
出回路を組み込んだ構造としたから、半導体集積回路素
子に設けた発光素子接続端子及び受光素子接続端子に発
光素子または受光素子を接続するだけでよい。従って半
導体集積回路素子と発光素子または受光素子の部品だけ
で構成できるため、占有スペースを小さくすることがで
きる。また、発光素子駆動回路及び光電流検出回路を半
導体集積回路の特にＣＭＯＳ構造の半導体集積回路に形
成することはより消費電力を小さくできる利点が得られ
る。
【０００８】この出願の請求項２と４で提案する半導体
集積回路素子は複数のチャンネルの光伝送路を用いる場
合に用いる半導体集積回路素子を提案するものである。
このために集積回路素子に信号源となる回路、発光素子
駆動回路、発光素子接続端子をそれぞれ複数設けた構成
及び受光素子接続端子、光電流検出回路、信号処理回路
をそれぞれ複数設けた構成とした半導体集積回路素子を
提案するものである。
集積回路素子は複数のチャンネルの光伝送路を用いる場
合に用いる半導体集積回路素子を提案するものである。
このために集積回路素子に信号源となる回路、発光素子
駆動回路、発光素子接続端子をそれぞれ複数設けた構成
及び受光素子接続端子、光電流検出回路、信号処理回路
をそれぞれ複数設けた構成とした半導体集積回路素子を
提案するものである。
【０００９】この出願の請求項５と６で提案する半導体
集積回路素子は送信側及び受信側の何れにも用いること
ができる半導体集積回路素子を提案するもので、特に請
求項５では単一の伝送チャンネルを構成する場合の半導
体集積回路素子を提案し、請求項６では複数の伝送チャ
ンネルを構成する場合の半導体集積回路素子を提案する
ものである。
集積回路素子は送信側及び受信側の何れにも用いること
ができる半導体集積回路素子を提案するもので、特に請
求項５では単一の伝送チャンネルを構成する場合の半導
体集積回路素子を提案し、請求項６では複数の伝送チャ
ンネルを構成する場合の半導体集積回路素子を提案する
ものである。
【００１０】
【発明の実施の形態】図１にこの発明の概念を説明する
ための構成図を示す。この例では、装置Ａから装置Ｂに
光信号を伝送し、装置Ｂ側で受信した信号を処理する場
合を示す。このため送信側装置Ａには、この発明による
半導体集積回路素子２０と発光素子１１とが設けられ、
受信機装置Ｂには受光素子１５と、この発明による半導
体集積回路素子３０とが設けられる。装置ＡとＢの間に
は光コネクタ１４Ａと１４Ｂを介して、例えば光ファイ
バで構成される光伝送路１４が接続される。
ための構成図を示す。この例では、装置Ａから装置Ｂに
光信号を伝送し、装置Ｂ側で受信した信号を処理する場
合を示す。このため送信側装置Ａには、この発明による
半導体集積回路素子２０と発光素子１１とが設けられ、
受信機装置Ｂには受光素子１５と、この発明による半導
体集積回路素子３０とが設けられる。装置ＡとＢの間に
は光コネクタ１４Ａと１４Ｂを介して、例えば光ファイ
バで構成される光伝送路１４が接続される。
【００１１】送信側装置Ａに設けられるこの発明による
半導体集積回路素子２０には、受信側装置Ｂに伝送すべ
き信号を発生する信号源回路２１と発光素子駆動回路２
２とが同一の半導体チップ内に形成される。更に、半導
体集積回路素子２０には、発光素子駆動回路２２の出力
端子に接続された発光素子接続端子２３が設けられる。
従って発光素子１１は、この発光素子接続端子２３と電
源端子２４との間に接続することにより配線が完了す
る。
半導体集積回路素子２０には、受信側装置Ｂに伝送すべ
き信号を発生する信号源回路２１と発光素子駆動回路２
２とが同一の半導体チップ内に形成される。更に、半導
体集積回路素子２０には、発光素子駆動回路２２の出力
端子に接続された発光素子接続端子２３が設けられる。
従って発光素子１１は、この発光素子接続端子２３と電
源端子２４との間に接続することにより配線が完了す
る。
【００１２】装置Ｂ側では受光素子１５と、この発明に
よる半導体集積回路素子３０とが設けられる。この発明
による半導体集積回路素子３０は信号処理回路３１と、
光電流検出回路３２と、受光素子接続端子３３とを有
し、信号処理回路３１と光電流検出回路３２とが同一半
導体チップ内に形成される。受光素子１５は受光素子接
続端子３３と電源端子３４の間に接続され配線が完了す
る。
よる半導体集積回路素子３０とが設けられる。この発明
による半導体集積回路素子３０は信号処理回路３１と、
光電流検出回路３２と、受光素子接続端子３３とを有
し、信号処理回路３１と光電流検出回路３２とが同一半
導体チップ内に形成される。受光素子１５は受光素子接
続端子３３と電源端子３４の間に接続され配線が完了す
る。
【００１３】図１に示す送信側装置Ａに設けた半導体集
積回路素子２０は、この出願の請求項１で提案する半導
体集積回路素子の構成を具備し、受信側装置Ｂに設けた
半導体集積回路素子３０がこの出願の請求項３で提案す
る半導体集積回路素子の構成を具備するものである。図
２は半導体集積回路素子２０と３０に設ける発光素子駆
動回路２２と光電流検出回路３２の回路構造を具体的に
示す。一般に半導体集積回路はＣＭＯＳ構造により構成
される。従って、発光素子駆動回路２２と光電流検出回
路３２をＣＭＯＳによって構成した場合を示す。
積回路素子２０は、この出願の請求項１で提案する半導
体集積回路素子の構成を具備し、受信側装置Ｂに設けた
半導体集積回路素子３０がこの出願の請求項３で提案す
る半導体集積回路素子の構成を具備するものである。図
２は半導体集積回路素子２０と３０に設ける発光素子駆
動回路２２と光電流検出回路３２の回路構造を具体的に
示す。一般に半導体集積回路はＣＭＯＳ構造により構成
される。従って、発光素子駆動回路２２と光電流検出回
路３２をＣＭＯＳによって構成した場合を示す。
【００１４】図２に示す発光素子駆動回路２２は電界効
果トランジスタ（以下単にトランジスタと称す）Ｑ１１
とＱ１２を差動接続し、発光素子が消光状態となるため
にはトランジスタＱ１１をオンに、またトランジスタＱ
１２をオフの状態に維持させる。トランジスタＱ１２の
ドレインは発光素子接続端子２３に接続される。トラン
ジスタＱ１１とＱ１２のゲートには信号源回路２１から
差動的に変化する信号が与えられる。この結果、トラン
ジスタＱ１１がオフに反転するのと同時にトランジスタ
Ｑ１２がオンとなり、発光素子１１に駆動電流を流し発
光させる。
果トランジスタ（以下単にトランジスタと称す）Ｑ１１
とＱ１２を差動接続し、発光素子が消光状態となるため
にはトランジスタＱ１１をオンに、またトランジスタＱ
１２をオフの状態に維持させる。トランジスタＱ１２の
ドレインは発光素子接続端子２３に接続される。トラン
ジスタＱ１１とＱ１２のゲートには信号源回路２１から
差動的に変化する信号が与えられる。この結果、トラン
ジスタＱ１１がオフに反転するのと同時にトランジスタ
Ｑ１２がオンとなり、発光素子１１に駆動電流を流し発
光させる。
【００１５】このように、差動回路によって発光素子１
１を駆動させることにより、トランジスタＱ１１に流れ
ていた電流が、トランジスタＱ１２に切替わるだけの動
作で発光素子１１を発光させるから、発光素子１１に流
れる電流の立ち上がりが速く、高速動作が期待できる。
なお、発光素子接続端子２３に接続した定電流回路２５
は発光素子１１に一定のバイアス電流を流すために設け
た定電流回路である。つまり、発光素子１１が例えばレ
ーザダイオードの場合は、レーザダイオードに発光閾値
近くの電流をバイアス電流として流しておき、トランジ
スタＱ１に電流を流すことによって発光量を変化させる
ための回路である。
１を駆動させることにより、トランジスタＱ１１に流れ
ていた電流が、トランジスタＱ１２に切替わるだけの動
作で発光素子１１を発光させるから、発光素子１１に流
れる電流の立ち上がりが速く、高速動作が期待できる。
なお、発光素子接続端子２３に接続した定電流回路２５
は発光素子１１に一定のバイアス電流を流すために設け
た定電流回路である。つまり、発光素子１１が例えばレ
ーザダイオードの場合は、レーザダイオードに発光閾値
近くの電流をバイアス電流として流しておき、トランジ
スタＱ１に電流を流すことによって発光量を変化させる
ための回路である。
【００１６】受信装置Ｂ側に設けた光電流検出回路３２
も同様にＣＭＯＳ回路によって構成される。トランジス
タＱ２１，Ｑ２２と、Ｑ２３，Ｑ２４及びＱ２５，Ｑ２
６はそれぞれカレントミラー回路を構成している。この
光電流検出回路３２の特徴は、入力インピーダンスが極
力小さくなるように構成している点である。つまり、入
力インピーダンスを低くすることにより受光素子１５の
アノード・カソード間に存在する容量Ｃ１と、受光素子
接続端子３３と共通電位点との間に存在する浮遊容量Ｃ
２による影響を軽減し、高速動作を可能とした回路構成
としたものである。
も同様にＣＭＯＳ回路によって構成される。トランジス
タＱ２１，Ｑ２２と、Ｑ２３，Ｑ２４及びＱ２５，Ｑ２
６はそれぞれカレントミラー回路を構成している。この
光電流検出回路３２の特徴は、入力インピーダンスが極
力小さくなるように構成している点である。つまり、入
力インピーダンスを低くすることにより受光素子１５の
アノード・カソード間に存在する容量Ｃ１と、受光素子
接続端子３３と共通電位点との間に存在する浮遊容量Ｃ
２による影響を軽減し、高速動作を可能とした回路構成
としたものである。
【００１７】この回路は電流比較回路として動作し、基
準電流Ｉthと、トランジスタＱ２１を流れる電流Ｉ1 ＝
（光電流Ｉin＋バイアス電流Ｉbias）とを比較すること
によって出力端子ＯＵＴからパルス信号Ｐを出力する。
つまり、図３Ａに示すようにトランジスタＱ１３を流れ
る電流Ｉ1 ＝（光電流Ｉin＋Ｉbias）が基準電流Ｉthを
越えると、出力端子ＯＵＴの電位は上昇し、出力端子Ｏ
ＵＴに図３Ｃに示すパルスＰが出力される。尚、カレン
トミラーの比率は１として説明したが、必要に応じて倍
率を設けることもできる。
準電流Ｉthと、トランジスタＱ２１を流れる電流Ｉ1 ＝
（光電流Ｉin＋バイアス電流Ｉbias）とを比較すること
によって出力端子ＯＵＴからパルス信号Ｐを出力する。
つまり、図３Ａに示すようにトランジスタＱ１３を流れ
る電流Ｉ1 ＝（光電流Ｉin＋Ｉbias）が基準電流Ｉthを
越えると、出力端子ＯＵＴの電位は上昇し、出力端子Ｏ
ＵＴに図３Ｃに示すパルスＰが出力される。尚、カレン
トミラーの比率は１として説明したが、必要に応じて倍
率を設けることもできる。
【００１８】また、この図２に示す光電流検出回路３２
は使用するトランジスタＱ２１〜Ｑ２６の中のＰチャン
ネル型（Ｑ２３，Ｑ２４）とＮチャンネル型（Ｑ２１，
Ｑ２２，Ｑ２５，Ｑ２６）の特性に製造偏差、或いは環
境温度変動により相対的にずれを生じた場合に、タイミ
ング精度に影響を受けることが少なくなるように、回路
を極力対称形に構成している。この結果、定電流のＩth
及びＩbiasを流す電流源のペア性及びトランジスタＱ２
１，Ｑ２２によって構成されるカレントミラーとトラン
ジスタＱ２５，Ｑ２６によって構成されるカレントミラ
ーのペア性はよく、製造偏差や環境温度変動によって
も、これらのレシオ特性は保たれる。よって無調整で歩
留まりがよく、動作環境に対して安定に精度を保つこと
ができる。
は使用するトランジスタＱ２１〜Ｑ２６の中のＰチャン
ネル型（Ｑ２３，Ｑ２４）とＮチャンネル型（Ｑ２１，
Ｑ２２，Ｑ２５，Ｑ２６）の特性に製造偏差、或いは環
境温度変動により相対的にずれを生じた場合に、タイミ
ング精度に影響を受けることが少なくなるように、回路
を極力対称形に構成している。この結果、定電流のＩth
及びＩbiasを流す電流源のペア性及びトランジスタＱ２
１，Ｑ２２によって構成されるカレントミラーとトラン
ジスタＱ２５，Ｑ２６によって構成されるカレントミラ
ーのペア性はよく、製造偏差や環境温度変動によって
も、これらのレシオ特性は保たれる。よって無調整で歩
留まりがよく、動作環境に対して安定に精度を保つこと
ができる。
【００１９】図４乃至図７に発光素子駆動回路２２の変
形例を示す。図４は図２に示した発光素子駆動回路２２
と比較して構成を簡素化した実施例を示す。この実施例
ではトランジスタＱ１１は電流スイッチとして動作し、
トランジスタＱ１２はトランジスタＱ１２を流れる駆動
電流の値を任意の値に設定するための可変抵抗器として
動作する。
形例を示す。図４は図２に示した発光素子駆動回路２２
と比較して構成を簡素化した実施例を示す。この実施例
ではトランジスタＱ１１は電流スイッチとして動作し、
トランジスタＱ１２はトランジスタＱ１２を流れる駆動
電流の値を任意の値に設定するための可変抵抗器として
動作する。
【００２０】トランジスタＱ１１は発光素子１１を発光
させるときだけオンとなり、発光素子１１に電流を流
す。このため、図２に示す発光素子駆動回路２２より電
力消費量を少なくできる利点が得られる。図５に示す発
光素子駆動回路２２は電源電圧を低くしたい場合に有効
な回路例である。つまり、この図５に示す回路では、電
源電圧＋Ｖと−Ｖとの間に発光素子１１とトランジスタ
Ｑ１４を直列接続とし、発光素子１１とトランジスタＱ
１４から成る直列回路に電源電圧＋Ｖと−Ｖを印加する
構造としたもので、図４と比較すれば明らかなようにト
ランジスタＱ１４に印加できる電圧を高く採ることがで
き、高速動作に適している。
させるときだけオンとなり、発光素子１１に電流を流
す。このため、図２に示す発光素子駆動回路２２より電
力消費量を少なくできる利点が得られる。図５に示す発
光素子駆動回路２２は電源電圧を低くしたい場合に有効
な回路例である。つまり、この図５に示す回路では、電
源電圧＋Ｖと−Ｖとの間に発光素子１１とトランジスタ
Ｑ１４を直列接続とし、発光素子１１とトランジスタＱ
１４から成る直列回路に電源電圧＋Ｖと−Ｖを印加する
構造としたもので、図４と比較すれば明らかなようにト
ランジスタＱ１４に印加できる電圧を高く採ることがで
き、高速動作に適している。
【００２１】図６は図４と図５の特徴とする点を組合せ
た回路構造とした例である。図７は最も単純な回路構造
とした例である。この回路はＣＭＯＳ回路のインバータ
によって簡単に駆動できる特徴を有し、更にＩＣ内にお
いて占有面積を少なくできる利点もあり、多チャンネル
化の場合に適している。図８乃至図１０に光電流検出回
路３２の変形実施例を示す。図８に示す光電流検出回路
３２は図２に示した電流検出回路を簡略化した回路例で
ある。この図８の場合も、トランジスタＱ２１に流れる
電流Ｉ1 ＝（Ｉin＋Ｉbias）が基準電流Ｉthより大きく
なると、出力端子ＯＵＴにパルスＰを出力する。
た回路構造とした例である。図７は最も単純な回路構造
とした例である。この回路はＣＭＯＳ回路のインバータ
によって簡単に駆動できる特徴を有し、更にＩＣ内にお
いて占有面積を少なくできる利点もあり、多チャンネル
化の場合に適している。図８乃至図１０に光電流検出回
路３２の変形実施例を示す。図８に示す光電流検出回路
３２は図２に示した電流検出回路を簡略化した回路例で
ある。この図８の場合も、トランジスタＱ２１に流れる
電流Ｉ1 ＝（Ｉin＋Ｉbias）が基準電流Ｉthより大きく
なると、出力端子ＯＵＴにパルスＰを出力する。
【００２２】図９の例ではＩＣ内に抵抗を形成できる場
合の例である。トランジスタＱ２１及びＱ２２は入力イ
ンピーダンスを下げることによって受光素子１５に形成
される容量及び浮遊容量等により動作速度が劣化するこ
とを防ぐことを目的としたゲート接地回路である。トラ
ンジスタＱ２５，Ｑ２６は抵抗に置き換えることができ
る。トランジスタＱ２５，Ｑ２６を抵抗とした場合は、
出力振幅は小さくなるが、動作を高速化することがで
き、差動出力を得ることができる。この図９の場合も、
トランジスタＱ２１を流れる電流Ｉ1 ＝（Ｉin＋
Ｉbias）が基準電流Ｉthより大きくなると、Ｐチャンネ
ル型トランジスタＱ２４の電流が増加し、その電流の増
加によって出力端子ＯＵＴにパルスＰを出力する。
合の例である。トランジスタＱ２１及びＱ２２は入力イ
ンピーダンスを下げることによって受光素子１５に形成
される容量及び浮遊容量等により動作速度が劣化するこ
とを防ぐことを目的としたゲート接地回路である。トラ
ンジスタＱ２５，Ｑ２６は抵抗に置き換えることができ
る。トランジスタＱ２５，Ｑ２６を抵抗とした場合は、
出力振幅は小さくなるが、動作を高速化することがで
き、差動出力を得ることができる。この図９の場合も、
トランジスタＱ２１を流れる電流Ｉ1 ＝（Ｉin＋
Ｉbias）が基準電流Ｉthより大きくなると、Ｐチャンネ
ル型トランジスタＱ２４の電流が増加し、その電流の増
加によって出力端子ＯＵＴにパルスＰを出力する。
【００２３】図１０は図２，図８，図９で用いた基準電
流Ｉthの代わりに、基準電圧Ｖthを用いた場合を示す。
この図１０に示す回路では、受光によって入力電流Ｉin
が増加し、抵抗器Ｒｄ１に発生する電圧Ｖｄ１が基準電
圧Ｖthより下がると、トランジスタＱ２２の電流が減少
し、代わってトランジスタＱ２３の電流Ｉ2 が増加し、
この電流Ｉ2 の増加により出力端子ＯＵＴにパルスＰを
出力する。トランジスタＱ２４とＱ２５は図９の場合と
同様に抵抗としてもよい。
流Ｉthの代わりに、基準電圧Ｖthを用いた場合を示す。
この図１０に示す回路では、受光によって入力電流Ｉin
が増加し、抵抗器Ｒｄ１に発生する電圧Ｖｄ１が基準電
圧Ｖthより下がると、トランジスタＱ２２の電流が減少
し、代わってトランジスタＱ２３の電流Ｉ2 が増加し、
この電流Ｉ2 の増加により出力端子ＯＵＴにパルスＰを
出力する。トランジスタＱ２４とＱ２５は図９の場合と
同様に抵抗としてもよい。
【００２４】図１１は半導体集積回路素子に発光素子駆
動回路２２と、光電流検出回路３２の双方を備えた場合
の実施例を示す。４０は発光素子駆動回路２２と光電流
検出回路３２の双方を備えた半導体集積回路素子を示
す。この半導体集積回路素子４０にはそれぞれに発光素
子接続端子２３と、受光素子接続端子３３と、発光素子
駆動回路２２，光電流検出回路３２を具備し、各発光素
子接続端子２３に発光素子１１を接続し、受光素子接続
端子３３に受光素子１５を接続し、発光素子１１と受光
素子１５の間は光ファイバのような光伝送路１４が接続
されて、信号の授受を行う。
動回路２２と、光電流検出回路３２の双方を備えた場合
の実施例を示す。４０は発光素子駆動回路２２と光電流
検出回路３２の双方を備えた半導体集積回路素子を示
す。この半導体集積回路素子４０にはそれぞれに発光素
子接続端子２３と、受光素子接続端子３３と、発光素子
駆動回路２２，光電流検出回路３２を具備し、各発光素
子接続端子２３に発光素子１１を接続し、受光素子接続
端子３３に受光素子１５を接続し、発光素子１１と受光
素子１５の間は光ファイバのような光伝送路１４が接続
されて、信号の授受を行う。
【００２５】各半導体集積回路素子４０に発光素子接続
端子２３と受光素子接続端子３３を例えば数１００チャ
ンネル分ずつ備えた半導体集積回路素子を用意すること
により、この半導体集積回路素子を数個用意すればＩＣ
試験装置の例えば主試験装置とテストヘッド間の信号の
伝送に利用することができる。
端子２３と受光素子接続端子３３を例えば数１００チャ
ンネル分ずつ備えた半導体集積回路素子を用意すること
により、この半導体集積回路素子を数個用意すればＩＣ
試験装置の例えば主試験装置とテストヘッド間の信号の
伝送に利用することができる。
【００２６】
【発明の効果】以上説明したように、この発明によれば
半導体集積回路素子の内部に発光素子駆動回路２２，電
流検出回路３２をそれぞれ収納した構成としたから、半
導体集積回路素子の外部に別体でこれらの回路２２及び
３２を設ける必要がない。よって、多チャンネルの信号
の授受を光信号で行うように構成する場合に適用するこ
とにより、装置の小型化と、低電力化がはかられる利点
が得られる。
半導体集積回路素子の内部に発光素子駆動回路２２，電
流検出回路３２をそれぞれ収納した構成としたから、半
導体集積回路素子の外部に別体でこれらの回路２２及び
３２を設ける必要がない。よって、多チャンネルの信号
の授受を光信号で行うように構成する場合に適用するこ
とにより、装置の小型化と、低電力化がはかられる利点
が得られる。
【図１】この発明の一実施例を説明するためのブロック
図。
図。
【図２】図１に示した実施例の要部の具体例を示す接続
図。
図。
【図３】図２に示した具体的回路の動作を説明するため
の波形図。
の波形図。
【図４】図２に示した発光素子駆動回路の変形例を示す
接続図。
接続図。
【図５】図４と同様の接続図。
【図６】図４と同様の接続図。
【図７】図４と同様の接続図。
【図８】図２に示した電流検出回路の変形例を示す接続
図。
図。
【図９】図８と同様の接続図。
【図１０】図８と同様の接続図。
【図１１】半導体集積回路素子に発光素子駆動回路と電
流検出回路の双方を備えた場合の構成例を説明するため
のブロック図。
流検出回路の双方を備えた場合の構成例を説明するため
のブロック図。
【図１２】従来の技術を説明するためのブロック図。
【符号の説明】 Ａ 送信側装置 Ｂ 受信側装置 １１ 発光素子 １４ 光伝送路 １５ 受光素子 ２０ 半導体集積回路素子 ２１ 信号源回路 ２２ 発光素子駆動回路 ２３ 発光素子接続端子 ３０ 半導体集積回路素子 ３１ 信号処理回路 ３２ 光電流検出回路 ３３ 受光素子接続端子
Claims (7)
- 【請求項１】 発光素子駆動回路と、この発光素子駆動
回路の出力端子に外部に設けられる発光素子を接続する
ための発光素子接続端子と、上記発光素子駆動回路に駆
動信号を与える信号源回路とを一体に収納して構成した
ことを特徴とする半導体集積回路素子。 - 【請求項２】 請求項１記載の半導体集積回路素子にお
いて、上記発光素子駆動回路と、発光素子接続端子と、
信号源回路とをそれぞれ複数設けたことを特徴とする半
導体集積回路素子。 - 【請求項３】 受光素子接続端子と、この受光素子接続
端子に入力端子を接続した光電流検出回路と、この光電
流検出回路で検出した光電流検出信号を受け取る信号処
理回路とを一体に収納して構成したことを特徴とする半
導体集積回路素子。 - 【請求項４】 請求項３記載の半導体集積回路素子にお
いて、上記受光素子接続端子と、光電流検出回路と、信
号処理回路をそれぞれ複数設けたことを特徴とする半導
体集積回路素子。 - 【請求項５】 発光素子駆動回路と、発光素子接続端子
と、信号源回路と、受光素子接続端子と、光電流検出回
路と、信号処理回路とを具備して構成したことを特徴と
する半導体集積回路素子。 - 【請求項６】 発光素子駆動回路と、発光素子接続端子
と、信号源回路と、受光素子接続端子と、光電流検出回
路と、信号処理回路とをそれぞれ複数設けて構成したこ
とを特徴とする半導体集積回路素子。 - 【請求項７】 集積回路に入力される信号と集積回路か
ら出力され他の回路へ伝送される信号を光信号によって
行い、その光伝送に用いる発光素子駆動回路と受光素子
の受光信号検出回路を一体に含んだ半導体集積回路素
子。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06090597A JP3881079B2 (ja) | 1997-03-14 | 1997-03-14 | 半導体集積回路素子 |
| TW087103652A TW391062B (en) | 1997-03-14 | 1998-03-12 | Semiconductor integrated circuit |
| US09/041,960 US6396610B1 (en) | 1997-03-14 | 1998-03-13 | Semiconductor integrated circuit |
| KR1019980008618A KR100271432B1 (ko) | 1997-03-14 | 1998-03-14 | 반도체 집적회로 |
| DE19811296A DE19811296A1 (de) | 1997-03-14 | 1998-03-16 | Integrierte Halbleiterschaltung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06090597A JP3881079B2 (ja) | 1997-03-14 | 1997-03-14 | 半導体集積回路素子 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006243973A Division JP4528290B2 (ja) | 2006-09-08 | 2006-09-08 | 半導体集積回路素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10256606A true JPH10256606A (ja) | 1998-09-25 |
| JP3881079B2 JP3881079B2 (ja) | 2007-02-14 |
Family
ID=13155853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06090597A Expired - Fee Related JP3881079B2 (ja) | 1997-03-14 | 1997-03-14 | 半導体集積回路素子 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6396610B1 (ja) |
| JP (1) | JP3881079B2 (ja) |
| KR (1) | KR100271432B1 (ja) |
| DE (1) | DE19811296A1 (ja) |
| TW (1) | TW391062B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002217772A (ja) * | 2000-12-20 | 2002-08-02 | Oasis Design Inc | クロック信号を生成できる、または各トランシーバに関連付けられたデジタル・システムのデータのバイパスを可能にする、電力管理されたトランシーバのネットワークを使用する通信システム |
| JP2003067066A (ja) * | 2001-08-15 | 2003-03-07 | Motorola Inc | 駆動回路 |
| KR100447217B1 (ko) * | 1997-05-10 | 2005-04-06 | 주식회사 하이닉스반도체 | 새로운배선시스템용신호전송및수신장치 |
| JP2005110265A (ja) * | 2003-09-29 | 2005-04-21 | Agilent Technol Inc | 光送信器の自己特性解明および自己プログラミング方法および装置 |
| JP2007053389A (ja) * | 2006-09-08 | 2007-03-01 | Advantest Corp | 半導体集積回路素子 |
| US7509058B2 (en) | 2001-10-09 | 2009-03-24 | Advantest Corporation | Data transmission apparatus, photoelectric conversion circuit and test apparatus |
| JP2012038959A (ja) * | 2010-08-09 | 2012-02-23 | Asahi Kasei Electronics Co Ltd | 半導体レーザ駆動制御回路 |
| JP2013168544A (ja) * | 2012-02-16 | 2013-08-29 | Shimadzu Corp | 半導体レーザ駆動回路 |
| US10355447B2 (en) | 2017-05-29 | 2019-07-16 | Shimadzu Corporation | Laser device |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19739960C2 (de) * | 1997-09-11 | 2000-11-30 | Siemens Ag | Signalregenerierungsschaltung |
| JP4659235B2 (ja) * | 2001-02-28 | 2011-03-30 | 浜松ホトニクス株式会社 | 発光素子駆動回路 |
| JP4339103B2 (ja) * | 2002-12-25 | 2009-10-07 | 株式会社半導体エネルギー研究所 | 半導体装置及び表示装置 |
| DE10356868B4 (de) * | 2003-09-30 | 2014-01-16 | Zentrum Mikroelektronik Dresden Ag | Verfahren zur Steuerung einer Transmitterschaltung mit einer MOS-Open-Drain-Sendestufe sowie Transmitterschaltung mit MOS-Open-Drain-Sendestufe |
| US8639193B2 (en) * | 2011-12-29 | 2014-01-28 | Qualcomm Incorporated | Tri-state control for a line driver |
| US9654088B2 (en) * | 2014-05-29 | 2017-05-16 | Taiwan Semiconductor Manufacturing Company, Ltd. | Hysteresis circuit |
| CN104682938B (zh) * | 2015-03-30 | 2018-02-13 | 威海远晨光电有限公司 | 光控接触器 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4899344A (en) * | 1987-12-07 | 1990-02-06 | Ricoh Co., Ltd. | Semiconductor laser control apparatus |
| US4992677A (en) * | 1988-03-23 | 1991-02-12 | Hitachi, Ltd. | High speed MOSFET output buffer with low noise |
| JPH0358532A (ja) * | 1989-07-27 | 1991-03-13 | Toshiba Corp | 光伝送方式 |
| US5444410A (en) * | 1993-06-30 | 1995-08-22 | National Semiconductor Corporation | Controlled-transitioni-time line driver |
| JP2944398B2 (ja) * | 1993-07-05 | 1999-09-06 | 日本電気株式会社 | Ｍｏｓ差動電圧電流変換回路 |
| US5410275A (en) * | 1993-12-13 | 1995-04-25 | Motorola Inc. | Amplifier circuit suitable for use in a radiotelephone |
| US5978401A (en) * | 1995-10-25 | 1999-11-02 | Honeywell Inc. | Monolithic vertical cavity surface emitting laser and resonant cavity photodetector transceiver |
| JP2783241B2 (ja) * | 1996-02-20 | 1998-08-06 | 日本電気株式会社 | 発光素子駆動回路 |
| US5912751A (en) * | 1996-05-28 | 1999-06-15 | Lucent Technologies Inc. | Fiber optic network using space and wavelength multiplexed data channel arrays |
-
1997
- 1997-03-14 JP JP06090597A patent/JP3881079B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-12 TW TW087103652A patent/TW391062B/zh not_active IP Right Cessation
- 1998-03-13 US US09/041,960 patent/US6396610B1/en not_active Expired - Fee Related
- 1998-03-14 KR KR1019980008618A patent/KR100271432B1/ko not_active Expired - Fee Related
- 1998-03-16 DE DE19811296A patent/DE19811296A1/de not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100447217B1 (ko) * | 1997-05-10 | 2005-04-06 | 주식회사 하이닉스반도체 | 새로운배선시스템용신호전송및수신장치 |
| JP2002217772A (ja) * | 2000-12-20 | 2002-08-02 | Oasis Design Inc | クロック信号を生成できる、または各トランシーバに関連付けられたデジタル・システムのデータのバイパスを可能にする、電力管理されたトランシーバのネットワークを使用する通信システム |
| JP2003067066A (ja) * | 2001-08-15 | 2003-03-07 | Motorola Inc | 駆動回路 |
| US7509058B2 (en) | 2001-10-09 | 2009-03-24 | Advantest Corporation | Data transmission apparatus, photoelectric conversion circuit and test apparatus |
| JP2005110265A (ja) * | 2003-09-29 | 2005-04-21 | Agilent Technol Inc | 光送信器の自己特性解明および自己プログラミング方法および装置 |
| JP2007053389A (ja) * | 2006-09-08 | 2007-03-01 | Advantest Corp | 半導体集積回路素子 |
| JP2012038959A (ja) * | 2010-08-09 | 2012-02-23 | Asahi Kasei Electronics Co Ltd | 半導体レーザ駆動制御回路 |
| JP2013168544A (ja) * | 2012-02-16 | 2013-08-29 | Shimadzu Corp | 半導体レーザ駆動回路 |
| US10355447B2 (en) | 2017-05-29 | 2019-07-16 | Shimadzu Corporation | Laser device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3881079B2 (ja) | 2007-02-14 |
| DE19811296A1 (de) | 1998-09-17 |
| KR100271432B1 (ko) | 2000-11-15 |
| TW391062B (en) | 2000-05-21 |
| US6396610B1 (en) | 2002-05-28 |
| KR19980080261A (ko) | 1998-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10256606A (ja) | 半導体集積回路素子 | |
| US5959472A (en) | Driver circuit device | |
| KR100396724B1 (ko) | 발광다이오드 구동회로 및 광송신모듈 | |
| US7724037B2 (en) | Apparatus and methods for self-biasing differential signaling circuitry having multimode output configurations for low voltage applications | |
| US5235222A (en) | Output circuit and interface system comprising the same | |
| KR100630133B1 (ko) | 전류 드라이버회로 | |
| US20100142976A1 (en) | Transmitting circuit and complementary optical wiring system | |
| CN100536333C (zh) | 发光二极管驱动装置及包括该装置的光传输装置 | |
| JP4170963B2 (ja) | Ｌｅｄ駆動回路 | |
| US7816949B2 (en) | Signal transmission circuit and signal transmission system using the same | |
| US6832054B2 (en) | High speed optical receiver implemented in one chip | |
| US11290108B2 (en) | Negative voltage protection for bus interface devices | |
| US5349462A (en) | Single send-receive optical head for transmission and reception of data by optical system, and associated switching circuit | |
| US6859473B1 (en) | Controlling modulation and bias of laser drivers | |
| US5097145A (en) | Light emitting element drive circuit | |
| US6407402B1 (en) | I2C opto-isolator circuit | |
| JP2006040975A (ja) | Ｌｅｄ駆動回路 | |
| JP4528290B2 (ja) | 半導体集積回路素子 | |
| US6606177B1 (en) | Driver circuit and optical-transmission module | |
| EP0944187A2 (en) | Light emitting element control unit | |
| US20090167369A1 (en) | Lvds output driver | |
| US6922075B1 (en) | Low power driver circuitry | |
| US7564882B2 (en) | Integrated circuit having on-chip laser burn-in circuit | |
| US5237633A (en) | Monolithic optoelectronic integrated circuit | |
| KR100810328B1 (ko) | 전류 구동형 광원 구동 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040115 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20051014 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060619 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060908 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061109 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |