JPH10256730A - 多層セラミック基板 - Google Patents
多層セラミック基板Info
- Publication number
- JPH10256730A JPH10256730A JP9055026A JP5502697A JPH10256730A JP H10256730 A JPH10256730 A JP H10256730A JP 9055026 A JP9055026 A JP 9055026A JP 5502697 A JP5502697 A JP 5502697A JP H10256730 A JPH10256730 A JP H10256730A
- Authority
- JP
- Japan
- Prior art keywords
- glass
- dielectric
- ceramic substrate
- multilayer ceramic
- inner layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 比誘電率が高周波回路用基板に使用できる程
度で、基板としての抗折強度を保持し、内層ビア電極あ
るいは内層ライン電極に低抵抗の金属をベースとした導
体を配することのできる多層セラミック基板を提供す
る。 【解決手段】 絶縁基材１は、誘電体と、Ａｌ2 Ｏ
3 と、誘電体生成可能な元素を含み１０００℃以下の焼
成において液相を発生し誘電体を析出する第１ガラス
と、１０００℃以下の焼成において液相を発生し前記第
１ガラスと固溶し前記Ａｌ2 Ｏ3 と反応する第２ガラス
とを含む混合素材を１０００℃以下で焼成したものから
なる。
度で、基板としての抗折強度を保持し、内層ビア電極あ
るいは内層ライン電極に低抵抗の金属をベースとした導
体を配することのできる多層セラミック基板を提供す
る。 【解決手段】 絶縁基材１は、誘電体と、Ａｌ2 Ｏ
3 と、誘電体生成可能な元素を含み１０００℃以下の焼
成において液相を発生し誘電体を析出する第１ガラス
と、１０００℃以下の焼成において液相を発生し前記第
１ガラスと固溶し前記Ａｌ2 Ｏ3 と反応する第２ガラス
とを含む混合素材を１０００℃以下で焼成したものから
なる。
Description
【０００１】
【発明の属する技術分野】本発明は、高周波回路用の半
導体ＬＳＩやチップ部品等を搭載し、それらの部品を相
互配線するために用いられる多層セラミック基板に関す
るものである。
導体ＬＳＩやチップ部品等を搭載し、それらの部品を相
互配線するために用いられる多層セラミック基板に関す
るものである。
【０００２】
【従来の技術】近年、携帯情報端末機器の小型化、軽量
化の要求に対して、電子機器回路の高密度実装化、高密
度配線基板が進められるようになった。高密度実装技術
においては、半導体素子を直接基板に実装するフリップ
チップ実装も開発されている。
化の要求に対して、電子機器回路の高密度実装化、高密
度配線基板が進められるようになった。高密度実装技術
においては、半導体素子を直接基板に実装するフリップ
チップ実装も開発されている。
【０００３】一方、配線基板においては、樹脂基板の多
層化、セラミック基板における内層ビア電極配線による
三次元配線化技術がある。特に情報機器においては、高
周波回路を使用し、かつ情報量の増大化、情報の高速処
理化が進むに従い、配線基板の誘電率、誘電正接の特性
が重要となる。つまり、高周波回路において回路の信号
速度、信号減衰率について着目すると、基板の誘電率は
広い周波数帯域において一定であること、誘電正接が小
さいことが要求される。携帯情報端末機器の小型化を行
う場合、図６に示すように、高周波回路用基板の比誘電
率が大きくなるほどその配線幅を細くできるので、基板
の小型化が可能となる。又、微小配線形成技術において
は、現行では５０μｍ配線が限界であるので、基板の比
誘電率が２０〜３０であるとき高周波回路用基板を最も
小型化できる。
層化、セラミック基板における内層ビア電極配線による
三次元配線化技術がある。特に情報機器においては、高
周波回路を使用し、かつ情報量の増大化、情報の高速処
理化が進むに従い、配線基板の誘電率、誘電正接の特性
が重要となる。つまり、高周波回路において回路の信号
速度、信号減衰率について着目すると、基板の誘電率は
広い周波数帯域において一定であること、誘電正接が小
さいことが要求される。携帯情報端末機器の小型化を行
う場合、図６に示すように、高周波回路用基板の比誘電
率が大きくなるほどその配線幅を細くできるので、基板
の小型化が可能となる。又、微小配線形成技術において
は、現行では５０μｍ配線が限界であるので、基板の比
誘電率が２０〜３０であるとき高周波回路用基板を最も
小型化できる。
【０００４】表１には、従来の共振器に使用されている
比誘電率が２０〜３０の材料の諸特性を示す。このよう
な材料を高周波回路用基板に使用できればモジュールと
して小型化が可能となる。
比誘電率が２０〜３０の材料の諸特性を示す。このよう
な材料を高周波回路用基板に使用できればモジュールと
して小型化が可能となる。
【０００５】
【表１】
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の共振器に使用されている誘電体を多層セラミック基
板に使用するには、下記の２つの問題がある。
来の共振器に使用されている誘電体を多層セラミック基
板に使用するには、下記の２つの問題がある。
【０００７】第１の問題は、従来の誘電体は基板として
の強度が低いということである。通常の半導体素子、チ
ップ受動部品等を搭載する１０ｍｍ角以上の基板におい
ては抗折強度が２５０ＭＰａ程度を必要とするのである
が、表１に示すように、従来材１、２では抗折強度が１
２０〜１３０ＭＰａ程度であり強度が不足している。
の強度が低いということである。通常の半導体素子、チ
ップ受動部品等を搭載する１０ｍｍ角以上の基板におい
ては抗折強度が２５０ＭＰａ程度を必要とするのである
が、表１に示すように、従来材１、２では抗折強度が１
２０〜１３０ＭＰａ程度であり強度が不足している。
【０００８】第２の問題は、従来の誘電体は焼成温度が
１０００℃以上と高いため内層導体に低融点で低抵抗の
ＡｇやＣｕの合金を使用できないということである。そ
のため従来の誘電体は内層導体に高融点で高抵抗のＷや
Ｍｏを使用しなければならず、特に高周波の領域では信
号損失が回路機能上問題となるので、使用範囲が限られ
ることになる。
１０００℃以上と高いため内層導体に低融点で低抵抗の
ＡｇやＣｕの合金を使用できないということである。そ
のため従来の誘電体は内層導体に高融点で高抵抗のＷや
Ｍｏを使用しなければならず、特に高周波の領域では信
号損失が回路機能上問題となるので、使用範囲が限られ
ることになる。
【０００９】本発明は、かかる問題を解決するため、比
誘電率を高周波回路用基板に最適なものとし、基板とし
ての抗折強度を保持し、内層ビア電極あるいは内層ライ
ン電極に低抵抗の金属をベースとした導体を配すること
のできる多層セラミック基板を提供することを目的とす
る。
誘電率を高周波回路用基板に最適なものとし、基板とし
ての抗折強度を保持し、内層ビア電極あるいは内層ライ
ン電極に低抵抗の金属をベースとした導体を配すること
のできる多層セラミック基板を提供することを目的とす
る。
【００１０】
【課題を解決するための手段】本願の第１発明は、上記
目的を達成するため、複数枚の絶縁基材と、内層ビア電
極と、内層ライン電極と、表層電極とから構成される多
層セラミック基板において、絶縁基材は、誘電体と、Ａ
ｌ2 Ｏ3 と、誘電体生成可能な元素を含み１０００℃以
下の焼成において液相を発生し誘電体を析出する第１ガ
ラスと、１０００℃以下の焼成において液相を発生し前
記第１ガラスと固溶し前記Ａｌ2 Ｏ3 と反応する第２ガ
ラスとを含む混合素材を１０００℃以下で焼成したもの
からなることを特徴とする。
目的を達成するため、複数枚の絶縁基材と、内層ビア電
極と、内層ライン電極と、表層電極とから構成される多
層セラミック基板において、絶縁基材は、誘電体と、Ａ
ｌ2 Ｏ3 と、誘電体生成可能な元素を含み１０００℃以
下の焼成において液相を発生し誘電体を析出する第１ガ
ラスと、１０００℃以下の焼成において液相を発生し前
記第１ガラスと固溶し前記Ａｌ2 Ｏ3 と反応する第２ガ
ラスとを含む混合素材を１０００℃以下で焼成したもの
からなることを特徴とする。
【００１１】この第１発明によれば、絶縁基材の焼成に
おいて、誘電体と第１ガラスから析出した誘電体とによ
り絶縁基材の比誘電率を高周波回路用基板に最適なもの
とすることができ、第１ガラスと第２ガラスとによる液
相発生により１０００℃以下での焼成を可能とすること
ができ、第２ガラスがＡｌ2 Ｏ3 と反応し第１ガラスと
固溶するので第１ガラスと第２ガラスとの混合ガラス中
にＡｌ2 Ｏ3 を多量に分散させることができる。従っ
て、第１発明の絶縁基材は、１０００℃以下の焼成にお
いて、比誘電率を高周波回路用基板に最適なものとする
ことができ、Ａｌ2 Ｏ3 が多量に分散しているので十分
な抗折強度を保持することができ、低融点で低抵抗の金
属をベースとした内層ビア電極と内層ライン電極とを配
することができる。
おいて、誘電体と第１ガラスから析出した誘電体とによ
り絶縁基材の比誘電率を高周波回路用基板に最適なもの
とすることができ、第１ガラスと第２ガラスとによる液
相発生により１０００℃以下での焼成を可能とすること
ができ、第２ガラスがＡｌ2 Ｏ3 と反応し第１ガラスと
固溶するので第１ガラスと第２ガラスとの混合ガラス中
にＡｌ2 Ｏ3 を多量に分散させることができる。従っ
て、第１発明の絶縁基材は、１０００℃以下の焼成にお
いて、比誘電率を高周波回路用基板に最適なものとする
ことができ、Ａｌ2 Ｏ3 が多量に分散しているので十分
な抗折強度を保持することができ、低融点で低抵抗の金
属をベースとした内層ビア電極と内層ライン電極とを配
することができる。
【００１２】本願の第１発明において、誘電体、Ａｌ2
Ｏ3 、第１ガラス、第２ガラスの含有率を、夫々、１５
〜３０ｗｔ％、１５〜２０ｗｔ％、５０〜７０ｗｔ％、
５〜１０ｗｔ％となるように構成すると、絶縁基材の比
誘電率を２０〜３０とすることができ（図２）、抗折強
度を２３０kgf/cm2 以上とすることができ（図３）、低
融点で低抵抗のＡｇやＣｕをベースとした内層ビア電極
と内層ライン電極とを配することができる。
Ｏ3 、第１ガラス、第２ガラスの含有率を、夫々、１５
〜３０ｗｔ％、１５〜２０ｗｔ％、５０〜７０ｗｔ％、
５〜１０ｗｔ％となるように構成すると、絶縁基材の比
誘電率を２０〜３０とすることができ（図２）、抗折強
度を２３０kgf/cm2 以上とすることができ（図３）、低
融点で低抵抗のＡｇやＣｕをベースとした内層ビア電極
と内層ライン電極とを配することができる。
【００１３】なお、誘電体含有率は、１５ｗｔ％に満た
ないと絶縁基材の比誘電率が２０未満となり好ましくな
く、３０ｗｔ％を越えると絶縁基材の比誘電率が３０を
越え好ましくない。Ａｌ2 Ｏ3 含有率は、１５ｗｔ％に
満たないと分散強化が不十分となり絶縁基材の抗折強度
が低下し、２０ｗｔ％を越えると焼結が不十分となり絶
縁基材中に多量の穴が残存して好ましくない。第１ガラ
ス含有率は、５０ｗｔ％に満たないと焼成中の絶縁基材
中の液相量が少なくなり焼結が不十分となり好ましくな
く、７０ｗｔ％を越えると第２ガラスとＡｌ2 Ｏ3 との
反応を阻害し好ましくない。第２ガラス含有率は、５ｗ
ｔ％に満たないとＡｌ2 Ｏ3 を１５ｗｔ％以上添加する
ことができず、１０ｗｔ％を越えると第１ガラスからの
誘電体の析出を阻害するので好ましくない。
ないと絶縁基材の比誘電率が２０未満となり好ましくな
く、３０ｗｔ％を越えると絶縁基材の比誘電率が３０を
越え好ましくない。Ａｌ2 Ｏ3 含有率は、１５ｗｔ％に
満たないと分散強化が不十分となり絶縁基材の抗折強度
が低下し、２０ｗｔ％を越えると焼結が不十分となり絶
縁基材中に多量の穴が残存して好ましくない。第１ガラ
ス含有率は、５０ｗｔ％に満たないと焼成中の絶縁基材
中の液相量が少なくなり焼結が不十分となり好ましくな
く、７０ｗｔ％を越えると第２ガラスとＡｌ2 Ｏ3 との
反応を阻害し好ましくない。第２ガラス含有率は、５ｗ
ｔ％に満たないとＡｌ2 Ｏ3 を１５ｗｔ％以上添加する
ことができず、１０ｗｔ％を越えると第１ガラスからの
誘電体の析出を阻害するので好ましくない。
【００１４】本願の第１発明において、誘電体を、Ｎｄ
2 ＴｉＯ8 、ＢａＴｉＳｉ2 Ｏ6 、Ｎｄ4 Ｔｉ9 Ｏ24、
Ｎｄ4 Ｔｉ3 Ｏ8.7 、ＢａＯ・Ｎｄ2 Ｏ3 ・５ＴｉＯ2
のいずれか１種類以上を含むように構成すると、これら
誘電体の比誘電率の温度依存は極めて小さいので、絶縁
基材の比誘電率を温度依存の小さなものとすることがで
き好適である。
2 ＴｉＯ8 、ＢａＴｉＳｉ2 Ｏ6 、Ｎｄ4 Ｔｉ9 Ｏ24、
Ｎｄ4 Ｔｉ3 Ｏ8.7 、ＢａＯ・Ｎｄ2 Ｏ3 ・５ＴｉＯ2
のいずれか１種類以上を含むように構成すると、これら
誘電体の比誘電率の温度依存は極めて小さいので、絶縁
基材の比誘電率を温度依存の小さなものとすることがで
き好適である。
【００１５】本願の第１発明において、第１ガラスを、
ＳｉＯ2 と、ＴｉＯ2 と、Ｎｄ2 Ｏ5 、ＢａＯのいずれ
か１種類以上と、Ｎａ2 Ｏ、Ｋ2 Ｏ、ＣａＯ、ＢａＯ、
ＺｎＯ、ＰｂＯのいずれか１種類以上と、Ｂ2 Ｏ3 、Ｍ
ｇＯのいずれか１種類以上とを含むように構成すると、
この第１ガラスは、上記誘電体と同じ誘電体を析出する
のに必要な元素の酸化物を含み、１０００℃以下におい
て液相を発生するので、絶縁基材の上記比誘電率を確保
し、１０００℃以下での焼成を可能とすることができ
る。
ＳｉＯ2 と、ＴｉＯ2 と、Ｎｄ2 Ｏ5 、ＢａＯのいずれ
か１種類以上と、Ｎａ2 Ｏ、Ｋ2 Ｏ、ＣａＯ、ＢａＯ、
ＺｎＯ、ＰｂＯのいずれか１種類以上と、Ｂ2 Ｏ3 、Ｍ
ｇＯのいずれか１種類以上とを含むように構成すると、
この第１ガラスは、上記誘電体と同じ誘電体を析出する
のに必要な元素の酸化物を含み、１０００℃以下におい
て液相を発生するので、絶縁基材の上記比誘電率を確保
し、１０００℃以下での焼成を可能とすることができ
る。
【００１６】本願の第１発明において、第２ガラスを、
ＳｉＯ2 と、Ｂ2 Ｏ3 と、Ａｌ2 Ｏ3 と、Ｎａ2 Ｏ、Ｋ
2 Ｏ、ＣａＯ、ＢａＯ、ＭｇＯ、ＺｎＯ、ＰｂＯのいず
れか１種類以上とを含むように構成すると、この第２ガ
ラスは、１０００℃以下において液相を発生し、絶縁基
材の分散強化手段であるＡｌ2 Ｏ3 粒子と容易に反応
し、上記第１ガラスに固溶し易いので、絶縁基材は基板
としての抗折強度を保持し、１０００℃以下での焼成を
可能とすることができる。
ＳｉＯ2 と、Ｂ2 Ｏ3 と、Ａｌ2 Ｏ3 と、Ｎａ2 Ｏ、Ｋ
2 Ｏ、ＣａＯ、ＢａＯ、ＭｇＯ、ＺｎＯ、ＰｂＯのいず
れか１種類以上とを含むように構成すると、この第２ガ
ラスは、１０００℃以下において液相を発生し、絶縁基
材の分散強化手段であるＡｌ2 Ｏ3 粒子と容易に反応
し、上記第１ガラスに固溶し易いので、絶縁基材は基板
としての抗折強度を保持し、１０００℃以下での焼成を
可能とすることができる。
【００１７】本願の第２発明は、複数枚の絶縁基材と、
内層ビア電極と、内層ライン電極と、表層電極とから構
成される多層セラミック基板において、絶縁基材は、誘
電体と、Ａｌ2 Ｏ3 と、誘電体生成可能な元素を含み１
０００℃以下の焼成において液相を発生し誘電体を析出
する第１ガラスと、１０００℃以下の焼成において液相
を発生し前記第１ガラスと固溶し前記Ａｌ2 Ｏ3 と反応
する第２ガラスとを含む混合素材を１０００℃以下で焼
成したものからなり、内層ビア電極の焼成前のペースト
材料は、導電材料として平均粒径４．５〜５．５μｍの
Ａｇ粉末、Ａｇ−Ｐｄ合金粉末、Ａｇ−Ｐｔ合金粉末の
いずれか１種類以上と、ガラスとしてＳｉＯ2 と、Ｎａ
2 Ｏ、Ｋ2 Ｏ、ＣａＯ、ＢａＯ、ＺｎＯ、ＰｂＯのいず
れか１種類以上とを含むものと、高分子材料としてエチ
ルセルロース系樹脂と、溶剤としてα−テルピネオー
ル、ブチルカルビトールのいずれか１種類以上とを含
み、導電材料、ガラス、高分子材料、溶剤の含有率が夫
々８５〜９０ｗｔ％、２〜４ｗｔ％、０．８〜１．５ｗ
ｔ％、８〜１０ｗｔ％であることを特徴とする。
内層ビア電極と、内層ライン電極と、表層電極とから構
成される多層セラミック基板において、絶縁基材は、誘
電体と、Ａｌ2 Ｏ3 と、誘電体生成可能な元素を含み１
０００℃以下の焼成において液相を発生し誘電体を析出
する第１ガラスと、１０００℃以下の焼成において液相
を発生し前記第１ガラスと固溶し前記Ａｌ2 Ｏ3 と反応
する第２ガラスとを含む混合素材を１０００℃以下で焼
成したものからなり、内層ビア電極の焼成前のペースト
材料は、導電材料として平均粒径４．５〜５．５μｍの
Ａｇ粉末、Ａｇ−Ｐｄ合金粉末、Ａｇ−Ｐｔ合金粉末の
いずれか１種類以上と、ガラスとしてＳｉＯ2 と、Ｎａ
2 Ｏ、Ｋ2 Ｏ、ＣａＯ、ＢａＯ、ＺｎＯ、ＰｂＯのいず
れか１種類以上とを含むものと、高分子材料としてエチ
ルセルロース系樹脂と、溶剤としてα−テルピネオー
ル、ブチルカルビトールのいずれか１種類以上とを含
み、導電材料、ガラス、高分子材料、溶剤の含有率が夫
々８５〜９０ｗｔ％、２〜４ｗｔ％、０．８〜１．５ｗ
ｔ％、８〜１０ｗｔ％であることを特徴とする。
【００１８】この第２発明によれば、上記第１発明と同
様の作用効果が得られると共に、ガラスを添加すること
により内層ビア電極と絶縁基材との結合を強くすること
ができ、導電材料粉末の平均粒径が４．５〜５．５μｍ
であることにより内層ビア電極の焼成の体積収縮率を絶
縁基材の焼成の体積収縮率とほぼ同じにすることができ
るので、焼成時に絶縁基材や内層ビア電極が割れたり剥
がれたりしない。又低抵抗の導電材料を使用できるので
内層ビア電極の抵抗値を低くすることができる。
様の作用効果が得られると共に、ガラスを添加すること
により内層ビア電極と絶縁基材との結合を強くすること
ができ、導電材料粉末の平均粒径が４．５〜５．５μｍ
であることにより内層ビア電極の焼成の体積収縮率を絶
縁基材の焼成の体積収縮率とほぼ同じにすることができ
るので、焼成時に絶縁基材や内層ビア電極が割れたり剥
がれたりしない。又低抵抗の導電材料を使用できるので
内層ビア電極の抵抗値を低くすることができる。
【００１９】なお、導電材料の平均粒径は、４．５μｍ
より小さいと内層ビア電極の焼成の体積収縮率が絶縁基
材の焼成の体積収縮率より大きくなり好ましくなく、
５．５μｍより大きいと内層ビア電極の焼成の体積収縮
率が絶縁基材の焼成の体積収縮率より小さくなり好まし
くない。導電材料含有率は、８５ｗｔ％に満たないと内
層ビア電極の抵抗値が低くなり好ましくなく、９０ｗｔ
％を越えると内層ビア電極と絶縁基材との結合が弱くな
り好ましくない。ガラス含有率は、２ｗｔ％に満たない
と内層ビア電極と絶縁基材との結合が弱くなり好ましく
なく、４ｗｔ％を越えると内層ビア電極の抵抗値が低く
なり好ましくない。高分子材料含有率は、０．８ｗｔ％
に満たないとペースト材料の混練ができず、１．５ｗｔ
％を越えると焼成に先立つ脱バインダ時に高分子材料が
大量に気化してセラミック基板がパンクする。溶剤含有
率は、８ｗｔ％に満たないとペースト材料の粘度が高す
ぎて内層ビア電極の印刷ができず、１０ｗｔ％を越える
とペースト材料の粘度が低すぎて内層ビア電極の印刷が
できない。
より小さいと内層ビア電極の焼成の体積収縮率が絶縁基
材の焼成の体積収縮率より大きくなり好ましくなく、
５．５μｍより大きいと内層ビア電極の焼成の体積収縮
率が絶縁基材の焼成の体積収縮率より小さくなり好まし
くない。導電材料含有率は、８５ｗｔ％に満たないと内
層ビア電極の抵抗値が低くなり好ましくなく、９０ｗｔ
％を越えると内層ビア電極と絶縁基材との結合が弱くな
り好ましくない。ガラス含有率は、２ｗｔ％に満たない
と内層ビア電極と絶縁基材との結合が弱くなり好ましく
なく、４ｗｔ％を越えると内層ビア電極の抵抗値が低く
なり好ましくない。高分子材料含有率は、０．８ｗｔ％
に満たないとペースト材料の混練ができず、１．５ｗｔ
％を越えると焼成に先立つ脱バインダ時に高分子材料が
大量に気化してセラミック基板がパンクする。溶剤含有
率は、８ｗｔ％に満たないとペースト材料の粘度が高す
ぎて内層ビア電極の印刷ができず、１０ｗｔ％を越える
とペースト材料の粘度が低すぎて内層ビア電極の印刷が
できない。
【００２０】本願の第３発明は、複数枚の絶縁基材と、
内層ビア電極と、内層ライン電極と、表層電極とから構
成される多層セラミック基板において、絶縁基材は、誘
電体と、Ａｌ2 Ｏ3 と、誘電体生成可能な元素を含み１
０００℃以下の焼成において液相を発生し誘電体を析出
する第１ガラスと、１０００℃以下の焼成において液相
を発生し前記第１ガラスと固溶し前記Ａｌ2 Ｏ3 と反応
する第２ガラスとを含む混合素材を１０００℃以下で焼
成したものからなり、内層ライン電極の焼成前のペース
ト材料は、導電材料として平均粒径２．５〜３．５μｍ
のＡｇ粉末、Ａｇ−Ｐｄ合金粉末、Ａｇ−Ｐｔ合金粉末
のいずれか１種類以上と、ガラスとしてＳｉＯ2 と、Ｎ
ａ2 Ｏ、Ｋ2 Ｏ、ＣａＯ、ＢａＯ、ＺｎＯ、ＰｂＯのい
ずれか１種類以上とを含むものと、高分子材料としてエ
チルセルロース系樹脂と、溶剤としてα−テルピネオー
ル、ブチルカルビトールのいずれか１種類以上とを含
み、導電材料、ガラス、高分子材料、溶剤の含有率が夫
々８３〜８８ｗｔ％、４〜６ｗｔ％、０．８〜１．５ｗ
ｔ％、８〜１０ｗｔ％であることを特徴とする。
内層ビア電極と、内層ライン電極と、表層電極とから構
成される多層セラミック基板において、絶縁基材は、誘
電体と、Ａｌ2 Ｏ3 と、誘電体生成可能な元素を含み１
０００℃以下の焼成において液相を発生し誘電体を析出
する第１ガラスと、１０００℃以下の焼成において液相
を発生し前記第１ガラスと固溶し前記Ａｌ2 Ｏ3 と反応
する第２ガラスとを含む混合素材を１０００℃以下で焼
成したものからなり、内層ライン電極の焼成前のペース
ト材料は、導電材料として平均粒径２．５〜３．５μｍ
のＡｇ粉末、Ａｇ−Ｐｄ合金粉末、Ａｇ−Ｐｔ合金粉末
のいずれか１種類以上と、ガラスとしてＳｉＯ2 と、Ｎ
ａ2 Ｏ、Ｋ2 Ｏ、ＣａＯ、ＢａＯ、ＺｎＯ、ＰｂＯのい
ずれか１種類以上とを含むものと、高分子材料としてエ
チルセルロース系樹脂と、溶剤としてα−テルピネオー
ル、ブチルカルビトールのいずれか１種類以上とを含
み、導電材料、ガラス、高分子材料、溶剤の含有率が夫
々８３〜８８ｗｔ％、４〜６ｗｔ％、０．８〜１．５ｗ
ｔ％、８〜１０ｗｔ％であることを特徴とする。
【００２１】この第３発明によれば、上記第１発明と同
様の作用効果が得られると共に、ガラスを添加すること
により内層ライン電極と絶縁基材との結合を強くするこ
とができ、導電材料粉末の平均粒径が２．５〜３．５μ
ｍであることにより内層ライン電極の焼成の線収縮率を
絶縁基材の焼成の線収縮率とほぼ同じにすることができ
るので、焼成時に絶縁基材や内層ライン電極が割れたり
剥がれたりしない。又低抵抗の導電材料を使用できるの
で内層ライン電極の抵抗値を低くすることができる。
様の作用効果が得られると共に、ガラスを添加すること
により内層ライン電極と絶縁基材との結合を強くするこ
とができ、導電材料粉末の平均粒径が２．５〜３．５μ
ｍであることにより内層ライン電極の焼成の線収縮率を
絶縁基材の焼成の線収縮率とほぼ同じにすることができ
るので、焼成時に絶縁基材や内層ライン電極が割れたり
剥がれたりしない。又低抵抗の導電材料を使用できるの
で内層ライン電極の抵抗値を低くすることができる。
【００２２】なお、導電材料の平均粒径は、２．５μｍ
より小さいと内層ライン電極の焼成の線収縮率が絶縁基
材の焼成の線収縮率より大きくなり好ましくなく、３．
５μｍより大きいと内層ライン電極の焼成の線収縮率が
絶縁基材の焼成の線収縮率より小さくなり好ましくな
い。導電材料含有率は、８３ｗｔ％に満たないと内層ラ
イン電極の抵抗値が低くなり好ましくなく、８８ｗｔ％
を越えると内層ライン電極と絶縁基材との結合が弱くな
り好ましくない。ガラス含有率は、４ｗｔ％に満たない
と内層ライン電極と絶縁基材との結合が弱くなり好まし
くなく、６ｗｔ％を越えると内層ライン電極の抵抗値が
低くなり好ましくない。高分子材料含有率は、０．８ｗ
ｔ％に満たないとペースト材料の混練ができず、１．５
ｗｔ％を越えると焼成に先立つ脱バインダ時に高分子材
料が大量に気化してセラミック基板がパンクする。溶剤
含有率は、８ｗｔ％に満たないとペースト材料の粘度が
高すぎて内層ライン電極の印刷ができず、１０ｗｔ％を
越えるとペースト材料の粘度が低すぎて内層ライン電極
の印刷ができない。
より小さいと内層ライン電極の焼成の線収縮率が絶縁基
材の焼成の線収縮率より大きくなり好ましくなく、３．
５μｍより大きいと内層ライン電極の焼成の線収縮率が
絶縁基材の焼成の線収縮率より小さくなり好ましくな
い。導電材料含有率は、８３ｗｔ％に満たないと内層ラ
イン電極の抵抗値が低くなり好ましくなく、８８ｗｔ％
を越えると内層ライン電極と絶縁基材との結合が弱くな
り好ましくない。ガラス含有率は、４ｗｔ％に満たない
と内層ライン電極と絶縁基材との結合が弱くなり好まし
くなく、６ｗｔ％を越えると内層ライン電極の抵抗値が
低くなり好ましくない。高分子材料含有率は、０．８ｗ
ｔ％に満たないとペースト材料の混練ができず、１．５
ｗｔ％を越えると焼成に先立つ脱バインダ時に高分子材
料が大量に気化してセラミック基板がパンクする。溶剤
含有率は、８ｗｔ％に満たないとペースト材料の粘度が
高すぎて内層ライン電極の印刷ができず、１０ｗｔ％を
越えるとペースト材料の粘度が低すぎて内層ライン電極
の印刷ができない。
【００２３】
【発明の実施の形態】本発明の実施形態を図面に基づい
て以下に説明する。
て以下に説明する。
【００２４】本発明の一実施形態は、図１に示すよう
に、６枚積層された絶縁基材１と、この絶縁基材１の層
間に配された内層ライン電極３と、外層の絶縁基材１の
表面に配された表層電極４と、それら絶縁基材１を貫通
して内層ライン電極３と表層電極４とを電気的に結合す
る内層ビア電極２とを有する。
に、６枚積層された絶縁基材１と、この絶縁基材１の層
間に配された内層ライン電極３と、外層の絶縁基材１の
表面に配された表層電極４と、それら絶縁基材１を貫通
して内層ライン電極３と表層電極４とを電気的に結合す
る内層ビア電極２とを有する。
【００２５】このような構成の多層セラミック基板の一
実施例を以下に説明する。
実施例を以下に説明する。
【００２６】絶縁基材１の焼成前の成型体をグリーンシ
ートと呼ぶが、このグリーンシートの表面に、内層ビア
電極２用のスルーホールを形成し、内層ビア電極２のペ
ースト材料をビア径０．１５ｍｍ、ビア高さ０．１５ｍ
ｍとなるよう孔空き金属版により印刷し、内層ライン電
極３のペースト材料を電極厚み０．０１５ｍｍとなるよ
うスクリーン版により印刷し、それらを６枚積層し、加
熱温度８０℃、加圧圧力２００kgf/cm2 で２分間積層熱
圧着し、５００℃、２時間で脱バインダを行い、大気中
９００℃、１０分で焼成して多層セラミック基板を得
た。なお表層電極４は、前記の内層ライン電極３が絶縁
基材１の積層において表面に現れたものであるので、内
層ライン電極３と同じ構成のものである。
ートと呼ぶが、このグリーンシートの表面に、内層ビア
電極２用のスルーホールを形成し、内層ビア電極２のペ
ースト材料をビア径０．１５ｍｍ、ビア高さ０．１５ｍ
ｍとなるよう孔空き金属版により印刷し、内層ライン電
極３のペースト材料を電極厚み０．０１５ｍｍとなるよ
うスクリーン版により印刷し、それらを６枚積層し、加
熱温度８０℃、加圧圧力２００kgf/cm2 で２分間積層熱
圧着し、５００℃、２時間で脱バインダを行い、大気中
９００℃、１０分で焼成して多層セラミック基板を得
た。なお表層電極４は、前記の内層ライン電極３が絶縁
基材１の積層において表面に現れたものであるので、内
層ライン電極３と同じ構成のものである。
【００２７】絶縁基材１用のグリーンシートは、誘電体
材料として比誘電率９０のＢａＯ・Ｎｄ2 Ｏ3 ・５Ｔｉ
Ｏ2 の粉末を１７．２ｗｔ％と、Ａｌ2 Ｏ3 として住友
化学製ＡＬＭ−４１の粉末を１７．２ｗｔ％と、第１ガ
ラスとしてガラス転移点６８０℃、軟化点７９０℃のＴ
ｉＯ2 −ＰｂＯ−ＳｉＯ2 −Ｂ2 Ｏ3 −Ｎｄ2 Ｏ3 系の
日本電気硝子製ＭＬＳ−４０の粉末を５８．４ｗｔ％
と、第２ガラスとしてＢ2 Ｏ3 −ＳｉＯ2 −Ａｌ2 Ｏ3
−ＰｂＯ系の日本電気硝子製ＭＬＳ−１０００の粉末を
７．２ｗｔ％とを秤量し、これに有機バインダを配合し
て混練し成型機により薄板状に成型して得た。
材料として比誘電率９０のＢａＯ・Ｎｄ2 Ｏ3 ・５Ｔｉ
Ｏ2 の粉末を１７．２ｗｔ％と、Ａｌ2 Ｏ3 として住友
化学製ＡＬＭ−４１の粉末を１７．２ｗｔ％と、第１ガ
ラスとしてガラス転移点６８０℃、軟化点７９０℃のＴ
ｉＯ2 −ＰｂＯ−ＳｉＯ2 −Ｂ2 Ｏ3 −Ｎｄ2 Ｏ3 系の
日本電気硝子製ＭＬＳ−４０の粉末を５８．４ｗｔ％
と、第２ガラスとしてＢ2 Ｏ3 −ＳｉＯ2 −Ａｌ2 Ｏ3
−ＰｂＯ系の日本電気硝子製ＭＬＳ−１０００の粉末を
７．２ｗｔ％とを秤量し、これに有機バインダを配合し
て混練し成型機により薄板状に成型して得た。
【００２８】内層ビア電極２用のペーストは、導電材料
として同和鉱業製の平均粒径４．５〜５．５μｍＡｇ粉
末を８８ｗｔ％と、ガラスとして日本電気硝子製ＳｉＯ
2 −ＰｂＯ系ガラス粉末を３ｗｔ％と、高分子材料とし
て日新化成製エチルセルロース樹脂を１ｗｔ％と、溶剤
としてα−テルピネオールを８ｗｔ％とを３本ロール機
で混練して得た。
として同和鉱業製の平均粒径４．５〜５．５μｍＡｇ粉
末を８８ｗｔ％と、ガラスとして日本電気硝子製ＳｉＯ
2 −ＰｂＯ系ガラス粉末を３ｗｔ％と、高分子材料とし
て日新化成製エチルセルロース樹脂を１ｗｔ％と、溶剤
としてα−テルピネオールを８ｗｔ％とを３本ロール機
で混練して得た。
【００２９】内層ライン電極３用のペーストは、導電材
料として同和鉱業製の平均粒径２．５〜３．５μｍＡｇ
粉末を８６ｗｔ％と、ガラスとして日本電気硝子製Ｓｉ
Ｏ2−ＰｂＯ系ガラス粉末を５ｗｔ％と、高分子材料と
して日新化成製エチルセルロース樹脂を１ｗｔ％と、溶
剤としてα−テルピネオールを８ｗｔ％とを３本ロール
機で混練して得た。
料として同和鉱業製の平均粒径２．５〜３．５μｍＡｇ
粉末を８６ｗｔ％と、ガラスとして日本電気硝子製Ｓｉ
Ｏ2−ＰｂＯ系ガラス粉末を５ｗｔ％と、高分子材料と
して日新化成製エチルセルロース樹脂を１ｗｔ％と、溶
剤としてα−テルピネオールを８ｗｔ％とを３本ロール
機で混練して得た。
【００３０】本実施例の諸特性を、非高周波回路用基板
の従来例と共に表２に示す。表２に示すように、本実施
例においては、比誘電率が所望の範囲にある２１で、抗
折強度が基板として十分な強度の２５０ＭＰａで、内層
ビア電極の抵抗値が従来のものの約１／４の０．７ｍΩ
／ビアで、内層ライン電極の抵抗値が従来のものの約１
／２の１．７５ｍΩ／□で回路信号の伝送損失が低い、
といった高周波回路用基板として最適な多層セラミック
基板が得られた。
の従来例と共に表２に示す。表２に示すように、本実施
例においては、比誘電率が所望の範囲にある２１で、抗
折強度が基板として十分な強度の２５０ＭＰａで、内層
ビア電極の抵抗値が従来のものの約１／４の０．７ｍΩ
／ビアで、内層ライン電極の抵抗値が従来のものの約１
／２の１．７５ｍΩ／□で回路信号の伝送損失が低い、
といった高周波回路用基板として最適な多層セラミック
基板が得られた。
【００３１】
【表２】
【００３２】得られた内層ビア電極及び絶縁基材の焼成
温度と体積収縮率との関係を図４に示す。図４に示すよ
うに、焼成温度以下の温度において内層ビア電極の体積
収縮率は絶縁基材の体積収縮率に近いので、焼成におい
て空洞や割れが発生せず信頼性の高い内層ビア電極が得
られた。
温度と体積収縮率との関係を図４に示す。図４に示すよ
うに、焼成温度以下の温度において内層ビア電極の体積
収縮率は絶縁基材の体積収縮率に近いので、焼成におい
て空洞や割れが発生せず信頼性の高い内層ビア電極が得
られた。
【００３３】又、得られた内層ライン電極及び絶縁基材
の焼成温度と線収縮率との関係を図５に示す。図５に示
すように、焼成温度以下の温度において内層ライン電極
の線収縮率は絶縁基材の線収縮率に近いので、焼成にお
いて空洞や割れが発生せず信頼性の高い内層ライン電極
が得られた。
の焼成温度と線収縮率との関係を図５に示す。図５に示
すように、焼成温度以下の温度において内層ライン電極
の線収縮率は絶縁基材の線収縮率に近いので、焼成にお
いて空洞や割れが発生せず信頼性の高い内層ライン電極
が得られた。
【００３４】本実施形態において、絶縁基材の誘電体含
有率を種々変化させたときの、誘電体含有率と基板の比
誘電率との関係を図２に示す。図２に示すように、誘電
体含有率が１５〜３０ｗｔ％の範囲において、基板の比
誘電率を２０〜３０とすることができる。
有率を種々変化させたときの、誘電体含有率と基板の比
誘電率との関係を図２に示す。図２に示すように、誘電
体含有率が１５〜３０ｗｔ％の範囲において、基板の比
誘電率を２０〜３０とすることができる。
【００３５】本実施形態において、第２ガラス含有率を
７．２ｗｔ％及び０ｗｔ％とした場合に、絶縁基材のＡ
ｌ2 Ｏ3 含有率を種々変化させたときの、Ａｌ2 Ｏ3 含
有率と基板の抗折強度との関係を図３に示す。図３に示
すように、第２ガラス含有率を７．２ｗｔ％とした場
合、Ａｌ2 Ｏ3 含有率が１５〜２５ｗｔ％の範囲におい
て、基板の抗折強度を２３０ＭＰａ以上とすることがで
きる。なお、Ａｌ2 Ｏ3含有率が２０〜２５ｗｔ％の範
囲のものは、絶縁基材中に多量の穴が残存するので回路
基板として好ましくなかった。
７．２ｗｔ％及び０ｗｔ％とした場合に、絶縁基材のＡ
ｌ2 Ｏ3 含有率を種々変化させたときの、Ａｌ2 Ｏ3 含
有率と基板の抗折強度との関係を図３に示す。図３に示
すように、第２ガラス含有率を７．２ｗｔ％とした場
合、Ａｌ2 Ｏ3 含有率が１５〜２５ｗｔ％の範囲におい
て、基板の抗折強度を２３０ＭＰａ以上とすることがで
きる。なお、Ａｌ2 Ｏ3含有率が２０〜２５ｗｔ％の範
囲のものは、絶縁基材中に多量の穴が残存するので回路
基板として好ましくなかった。
【００３６】なお、絶縁基板中の誘電体は、上記に限定
されず、比誘電率が高くかつ比誘電率の温度依存の小さ
なものであればよく、Ｎｄ2 ＴｉＯ8 、ＢａＴｉＳｉ2
Ｏ6、Ｎｄ4 Ｔｉ9 Ｏ24、Ｎｄ4 Ｔｉ3 Ｏ8.7 、ＢａＯ
・Ｎｄ2 Ｏ3 ・５ＴｉＯ2 のいずれか１種類以上を含む
ものでもよい。
されず、比誘電率が高くかつ比誘電率の温度依存の小さ
なものであればよく、Ｎｄ2 ＴｉＯ8 、ＢａＴｉＳｉ2
Ｏ6、Ｎｄ4 Ｔｉ9 Ｏ24、Ｎｄ4 Ｔｉ3 Ｏ8.7 、ＢａＯ
・Ｎｄ2 Ｏ3 ・５ＴｉＯ2 のいずれか１種類以上を含む
ものでもよい。
【００３７】又、絶縁基板中の第１ガラスは、上記実施
例に示すものに限定されず、誘電体生成可能な元素を含
み１０００℃以下の焼成において液相を発生し誘電体を
析出するものであればよく、ＳｉＯ2 と、ＴｉＯ2 と、
Ｎｄ2 Ｏ5 、ＢａＯのいずれか１種類以上と、Ｎａ
2 Ｏ、Ｋ2 Ｏ、ＣａＯ、ＢａＯ、ＺｎＯ、ＰｂＯのいず
れか１種類以上と、Ｂ2 Ｏ3 、ＭｇＯのいずれか１種類
以上とを含むものでもよい。
例に示すものに限定されず、誘電体生成可能な元素を含
み１０００℃以下の焼成において液相を発生し誘電体を
析出するものであればよく、ＳｉＯ2 と、ＴｉＯ2 と、
Ｎｄ2 Ｏ5 、ＢａＯのいずれか１種類以上と、Ｎａ
2 Ｏ、Ｋ2 Ｏ、ＣａＯ、ＢａＯ、ＺｎＯ、ＰｂＯのいず
れか１種類以上と、Ｂ2 Ｏ3 、ＭｇＯのいずれか１種類
以上とを含むものでもよい。
【００３８】又、絶縁基板中の第２ガラスは、上記に限
定されず、１０００℃以下の焼成において液相を発生し
前記第１ガラスと固溶し前記Ａｌ2 Ｏ3 と反応するもの
であればよく、ＳｉＯ2 と、Ｂ2 Ｏ3 と、Ａｌ2 Ｏ
3 と、Ｎａ2 Ｏ、Ｋ2 Ｏ、ＣａＯ、ＢａＯ、ＭｇＯ、Ｚ
ｎＯ、ＰｂＯのいずれか１種類以上を含むものでもよ
い。
定されず、１０００℃以下の焼成において液相を発生し
前記第１ガラスと固溶し前記Ａｌ2 Ｏ3 と反応するもの
であればよく、ＳｉＯ2 と、Ｂ2 Ｏ3 と、Ａｌ2 Ｏ
3 と、Ｎａ2 Ｏ、Ｋ2 Ｏ、ＣａＯ、ＢａＯ、ＭｇＯ、Ｚ
ｎＯ、ＰｂＯのいずれか１種類以上を含むものでもよ
い。
【００３９】又、内層ビア電極中の導体材料は、上記に
限定されず、１０００℃以下の焼成において絶縁基材と
ほぼ同じ体積収縮率を有し低抵抗のものであればよく、
Ａｇ粉末、Ａｇ−Ｐｄ合金粉末、Ａｇ−Ｐｔ合金粉末の
いずれか１種類以上を含むものでもよい。
限定されず、１０００℃以下の焼成において絶縁基材と
ほぼ同じ体積収縮率を有し低抵抗のものであればよく、
Ａｇ粉末、Ａｇ−Ｐｄ合金粉末、Ａｇ−Ｐｔ合金粉末の
いずれか１種類以上を含むものでもよい。
【００４０】又、内層ライン電極中の導体材料は、上記
に限定されず、１０００℃以下の焼成において絶縁基材
とほぼ同じ線収縮率を有し低抵抗のものであればよく、
Ａｇ粉末、Ａｇ−Ｐｄ合金粉末、Ａｇ−Ｐｔ合金粉末の
いずれか１種類以上を含むものでもよい。
に限定されず、１０００℃以下の焼成において絶縁基材
とほぼ同じ線収縮率を有し低抵抗のものであればよく、
Ａｇ粉末、Ａｇ−Ｐｄ合金粉末、Ａｇ−Ｐｔ合金粉末の
いずれか１種類以上を含むものでもよい。
【００４１】更に、内層ビア電極あるいは内層ライン電
極中のガラスは、上記に限定されず、絶縁基材との結合
力の強いものであればよく、ＳｉＯ2 と、Ｎａ2 Ｏ、Ｋ
2 Ｏ、ＣａＯ、ＢａＯ、ＺｎＯ、ＰｂＯのいずれか１種
類以上とを含むものでもよい。
極中のガラスは、上記に限定されず、絶縁基材との結合
力の強いものであればよく、ＳｉＯ2 と、Ｎａ2 Ｏ、Ｋ
2 Ｏ、ＣａＯ、ＢａＯ、ＺｎＯ、ＰｂＯのいずれか１種
類以上とを含むものでもよい。
【００４２】
【発明の効果】本願の第１発明によれば、比誘電率を高
周波回路用基板に最適なものとし、基板としての抗折強
度を保持し、内層ビア電極あるいは内層ライン電極に低
抵抗の金属をベースとした導体を配することのできる多
層セラミック基板を得ることができる。
周波回路用基板に最適なものとし、基板としての抗折強
度を保持し、内層ビア電極あるいは内層ライン電極に低
抵抗の金属をベースとした導体を配することのできる多
層セラミック基板を得ることができる。
【００４３】本願の第２発明によれば、絶縁基板との結
合が強く、低抵抗で、焼成において割れたり剥がれたり
せず信頼性の高い内層ビア電極を有する多層セラミック
基板を得ることができる。
合が強く、低抵抗で、焼成において割れたり剥がれたり
せず信頼性の高い内層ビア電極を有する多層セラミック
基板を得ることができる。
【００４４】本願の第３発明によれば、絶縁基板との結
合が強く、低抵抗で、焼成において割れたり剥がれたり
せず信頼性の高い内層ライン電極を有する多層セラミッ
ク基板を得ることができる。
合が強く、低抵抗で、焼成において割れたり剥がれたり
せず信頼性の高い内層ライン電極を有する多層セラミッ
ク基板を得ることができる。
【図１】本発明の一実施形態の一部を示す断面図。
【図２】本発明の一実施形態における絶縁基材の誘電体
含有率と基板の比誘電率との関係を示す線図。
含有率と基板の比誘電率との関係を示す線図。
【図３】本発明の一実施形態における絶縁基材のＡｌ2
Ｏ3 含有率と基板の抗折強度との関係を示す線図。
Ｏ3 含有率と基板の抗折強度との関係を示す線図。
【図４】本発明の一実施形態における内層ビア電極及び
絶縁基材の焼成温度と体積収縮率との関係を示す線図。
絶縁基材の焼成温度と体積収縮率との関係を示す線図。
【図５】本発明の一実施形態における内層ライン電極及
び絶縁基材の焼成温度と線収縮率との関係を示す線図。
び絶縁基材の焼成温度と線収縮率との関係を示す線図。
【図６】高周波回路用基板の誘電率と配線幅との関係を
示す線図。
示す線図。
１ 絶縁基材 ２ 内層ビア電極 ３ 内層ライン電極 ４ 表層電極
Claims (7)
- 【請求項１】 複数枚の絶縁基材と、内層ビア電極と、
内層ライン電極と、表層電極とから構成される多層セラ
ミック基板において、 絶縁基材は、誘電体と、Ａｌ2 Ｏ3 と、誘電体生成可能
な元素を含み１０００℃以下の焼成において液相を発生
し誘電体を析出する第１ガラスと、１０００℃以下の焼
成において液相を発生し前記第１ガラスと固溶し前記Ａ
ｌ2 Ｏ3 と反応する第２ガラスとを含む混合素材を１０
００℃以下で焼成したものからなることを特徴とする多
層セラミック基板。 - 【請求項２】 誘電体、Ａｌ2 Ｏ3 、第１ガラス、第２
ガラスの含有率が、夫々、１５〜３０ｗｔ％、１５〜２
０ｗｔ％、５０〜７０ｗｔ％、５〜１０ｗｔ％である請
求項１記載の多層セラミック基板。 - 【請求項３】 誘電体は、Ｎｄ2 ＴｉＯ8 、ＢａＴｉＳ
ｉ2 Ｏ6 、Ｎｄ4 Ｔｉ9 Ｏ24、Ｎｄ4 Ｔｉ3 Ｏ8.7 、Ｂ
ａＯ・Ｎｄ2 Ｏ3 ・５ＴｉＯ2 のいずれか１種類以上を
含む請求項１又は２記載の多層セラミック基板。 - 【請求項４】 第１ガラスは、ＳｉＯ2 と、ＴｉＯ
2 と、Ｎｄ2 Ｏ5 、ＢａＯのいずれか１種類以上と、Ｎ
ａ2 Ｏ、Ｋ2 Ｏ、ＣａＯ、ＢａＯ、ＺｎＯ、ＰｂＯのい
ずれか１種類以上と、Ｂ2 Ｏ3 、ＭｇＯのいずれか１種
類以上とを含む請求項１、２又は３記載の多層セラミッ
ク基板。 - 【請求項５】 第２ガラスは、ＳｉＯ2 と、Ｂ2 Ｏ
3 と、Ａｌ2 Ｏ3 と、Ｎａ2 Ｏ、Ｋ2 Ｏ、ＣａＯ、Ｂａ
Ｏ、ＭｇＯ、ＺｎＯ、ＰｂＯのいずれか１種類以上を含
む請求項１、２、３又は４記載の多層セラミック基板。 - 【請求項６】 複数枚の絶縁基材と、内層ビア電極と、
内層ライン電極と、表層電極とから構成される多層セラ
ミック基板において、 絶縁基材は、誘電体と、Ａｌ2 Ｏ3 と、誘電体生成可能
な元素を含み１０００℃以下の焼成において液相を発生
し誘電体を析出する第１ガラスと、１０００℃以下の焼
成において液相を発生し前記第１ガラスと固溶し前記Ａ
ｌ2 Ｏ3 と反応する第２ガラスとを含む混合素材を１０
００℃以下で焼成したものからなり、 内層ビア電極の焼成前のペースト材料は、導電材料とし
て平均粒径４．５〜５．５μｍのＡｇ粉末、Ａｇ−Ｐｄ
合金粉末、Ａｇ−Ｐｔ合金粉末のいずれか１種類以上
と、ガラスとしてＳｉＯ2 と、Ｎａ2 Ｏ、Ｋ2 Ｏ、Ｃａ
Ｏ、ＢａＯ、ＺｎＯ、ＰｂＯのいずれか１種類以上とを
含むものと、高分子材料としてエチルセルロース系樹脂
と、溶剤としてα−テルピネオール、ブチルカルビトー
ルのいずれか１種類以上とを含み、導電材料、ガラス、
高分子材料、溶剤の含有率が夫々８５〜９０ｗｔ％、２
〜４ｗｔ％、０．８〜１．５ｗｔ％、８〜１０ｗｔ％で
あることを特徴とする多層セラミック基板。 - 【請求項７】 複数枚の絶縁基材と、内層ビア電極と、
内層ライン電極と、表層電極とから構成される多層セラ
ミック基板において、 絶縁基材は、誘電体と、Ａｌ2 Ｏ3 と、誘電体生成可能
な元素を含み１０００℃以下の焼成において液相を発生
し誘電体を析出する第１ガラスと、１０００℃以下の焼
成において液相を発生し前記第１ガラスと固溶し前記Ａ
ｌ2 Ｏ3 と反応する第２ガラスとを含む混合素材を１０
００℃以下で焼成したものからなり、 内層ライン電極の焼成前のペースト材料は、導電材料と
して平均粒径２．５〜３．５μｍのＡｇ粉末、Ａｇ−Ｐ
ｄ合金粉末、Ａｇ−Ｐｔ合金粉末のいずれか１種類以上
と、ガラスとしてＳｉＯ2 と、Ｎａ2 Ｏ、Ｋ2 Ｏ、Ｃａ
Ｏ、ＢａＯ、ＺｎＯ、ＰｂＯのいずれか１種類以上とを
含むものと、高分子材料としてエチルセルロース系樹脂
と、溶剤としてα−テルピネオール、ブチルカルビトー
ルのいずれか１種類以上とを含み、導電材料、ガラス、
高分子材料、溶剤の含有率が夫々８３〜８８ｗｔ％、４
〜６ｗｔ％、０．８〜１．５ｗｔ％、８〜１０ｗｔ％で
あることを特徴とする多層セラミック基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9055026A JPH10256730A (ja) | 1997-03-10 | 1997-03-10 | 多層セラミック基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9055026A JPH10256730A (ja) | 1997-03-10 | 1997-03-10 | 多層セラミック基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10256730A true JPH10256730A (ja) | 1998-09-25 |
Family
ID=12987167
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9055026A Pending JPH10256730A (ja) | 1997-03-10 | 1997-03-10 | 多層セラミック基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10256730A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002290037A (ja) * | 2001-03-22 | 2002-10-04 | Kyocera Corp | 回路基板の製造方法 |
| US9666931B2 (en) | 2014-09-30 | 2017-05-30 | Nidec Elesys Corporation | Radio frequency electric power conversion mechanism |
| CN109036779A (zh) * | 2018-09-04 | 2018-12-18 | 湖南创电子科技股份有限公司 | 模具灌注成型绕线式电感器及其制备方法 |
| CN109148101A (zh) * | 2018-09-04 | 2019-01-04 | 珠海群创新材料技术有限公司 | 一种耐高压电感器的软磁磁芯及其制备方法 |
-
1997
- 1997-03-10 JP JP9055026A patent/JPH10256730A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002290037A (ja) * | 2001-03-22 | 2002-10-04 | Kyocera Corp | 回路基板の製造方法 |
| US9666931B2 (en) | 2014-09-30 | 2017-05-30 | Nidec Elesys Corporation | Radio frequency electric power conversion mechanism |
| CN109036779A (zh) * | 2018-09-04 | 2018-12-18 | 湖南创电子科技股份有限公司 | 模具灌注成型绕线式电感器及其制备方法 |
| CN109148101A (zh) * | 2018-09-04 | 2019-01-04 | 珠海群创新材料技术有限公司 | 一种耐高压电感器的软磁磁芯及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11504159A (ja) | セラミック回路板支持基板用ガラスボンディング層 | |
| US5866240A (en) | Thick ceramic on metal multilayer circuit board | |
| JP3528037B2 (ja) | ガラスセラミック基板の製造方法 | |
| JP3207174B2 (ja) | 電気素子搭載配線基板およびその製造方法 | |
| JPH1126943A (ja) | 多層配線基板およびその製造方法 | |
| US5292574A (en) | Ceramic substrate having wiring of silver series | |
| JP4012601B2 (ja) | 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板 | |
| JP4544837B2 (ja) | セラミック配線基板用銅ペースト、セラミック配線基板及びセラミック配線基板の製造方法 | |
| JP4077625B2 (ja) | 低温焼成磁器組成物および低温焼成磁器の製造方法 | |
| EP2520139A1 (en) | Mixed-metal system conductors for use in low-temperature co-fired ceramic circuits and devices | |
| JPS61108192A (ja) | 低温焼結多層セラミツク基板 | |
| JP2598706B2 (ja) | コンデンサ内蔵キャリア基板 | |
| JPH11186727A (ja) | 配線基板およびその製造方法 | |
| JP2001143527A (ja) | 導電ペースト及びそれを用いたセラミック配線基板 | |
| EP1744327A1 (en) | High thermal cycle conductor system | |
| JP2002084051A (ja) | 銅メタライズ組成物、低温焼結セラミック配線基板、及びその製造方法 | |
| JP2738600B2 (ja) | 回路基板 | |
| JP2001102754A (ja) | 多層配線基板 | |
| JP2001015930A (ja) | 多層配線基板およびその製造方法 | |
| JP2001023438A (ja) | 導電性ペーストおよびセラミック電子部品 | |
| JP3934910B2 (ja) | 回路基板 | |
| JPH0544838B2 (ja) | ||
| JP3934811B2 (ja) | 高熱膨張ガラスセラミック焼結体およびその製造方法、配線基板ならびにその実装構造 | |
| JP3439963B2 (ja) | 半導体素子収納用パッケージ | |
| JP2001284489A (ja) | 積層回路基板 |